JP7346592B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP7346592B2 JP7346592B2 JP2021565424A JP2021565424A JP7346592B2 JP 7346592 B2 JP7346592 B2 JP 7346592B2 JP 2021565424 A JP2021565424 A JP 2021565424A JP 2021565424 A JP2021565424 A JP 2021565424A JP 7346592 B2 JP7346592 B2 JP 7346592B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- solder
- semiconductor device
- lead frame
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32058—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/83464—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
本発明の他の一態様による半導体装置の製造方法は、リードフレームの第1面に、第1領域と、前記第1領域の外周を囲むとともに前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、を形成する第1工程と、前記リードフレームの前記第1領域上に前記はんだを配置する第2工程と、前記第1領域上に配置された前記はんだに対して半導体素子を押圧して、前記はんだを前記第2領域上へ濡れ広がらせる第3工程と、を備え、前記リードフレームの前記第1面は、ニッケルメッキで表面処理が行われており、前記第1工程は、前記リードフレームの前記第1面に、レーザ加工によって表面を平坦化または素地の銅を露出させることで互いに平行な複数のハッチング線を形成することにより、前記第1領域を形成する。
本発明の一態様による半導体装置は、半導体素子と、第1領域と、前記第1領域の外周を囲み前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、が形成された第1面を有するリードフレームと、前記リードフレームの前記第1領域および前記第2領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、前記リードフレームの前記第1面は、ニッケルパラジウムで表面処理が行われており、前記第2領域は、表面のパラジウムが除去されてニッケル面が露出されることで形成された、互いに平行な複数のハッチング線を有する。
本発明の他の一態様による半導体装置は、半導体素子と、第1領域と、前記第1領域の外周を囲み前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、が形成された第1面を有するリードフレームと、前記リードフレームの前記第1領域および前記第2領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、前記リードフレームの前記第1面は、ニッケルメッキで表面処理が行われており、前記第1領域は、他の部分よりも表面が平坦化または素地の銅が露出されることで形成された、互いに平行な複数のハッチング線を有する。
図1に示すように、半導体装置100は、内部に半導体素子105(図2参照)を封止するモールド樹脂101を備える。そして、モールド樹脂101の両面には、半導体素子105とはんだ106(図2参照)で接続されるリードフレーム102を有する。モールド樹脂101の上部から半導体素子105と電気的に接続される複数の接続端子103が突出している。リードフレーム102の両面には、絶縁シート104が配置される。
図2において、モールド樹脂101は図示を省略した。また、本実施形態では、半導体素子105として、IGBT(絶縁ゲート型バイポーラトランジスタ)とダイオードチップとを設けた例を示す。なお、半導体素子105は、IGBTに限らず、MOSFET、SiCでもよい。図2では、1アームにIGBTとダイオードをそれぞれ1個配置した例を示すが、搭載する半導体素子105の数は幾つであってもよい。
図3に示すように、リードフレーム102には、1個の半導体素子105に対応して、第1領域301と第2領域302から成る領域を形成する。すなわち、リードフレーム102の第1面に、第1領域301と、第1領域301の外周を囲むとともに第1領域301よりもはんだ106の濡れ広がり性が相対的に低い第2領域302とを形成する。図3では、第1領域301と第2領域302からなる領域を4個示している。各領域は、半導体素子105として、2個のIGBTと2個のダイオードチップに対応している。
半導体装置100の製造方法の第1工程について説明する。図4は、リードフレーム102の正面図である。
後述のはんだ転写ツール401を使用して、はんだ106をリードフレーム102に配置する際、第1領域301を濡れ広がりが良い領域とすることで、リードフレーム102へ転写するはんだ106の転写量(はんだ106の量)が安定する。具体的には、はんだ転写ツール401からはんだ106が離れやすくなり、はんだ106の量が安定する。また、第1領域301内全面にはんだ106が均一に濡れ広がる。シリンジではんだ106を滴下する場合も同様である。
半導体装置100の製造方法の第2工程は、リードフレーム102の第1領域301上にはんだ106を配置する工程である。
半導体装置100の製造方法の第3工程は、第1領域301上に配置されたはんだ106に対して半導体素子105を押圧して、はんだ106を第2領域302上へ濡れ広がらせる工程である。
図7(A)は、リードフレーム102のハッチング例1を示す図である。この例1では、第1領域301の外周形状と第2領域302の外周形状とを相似に形成する。相似にすることで、第1領域301の外周から第2領域の外周へと濡れ拡がる距離が一定になり、はんだ106が外周縁303に同時に到達する為、はんだ106は外周縁303から局所的に溢れにくくなる。また、第1領域301の外周部及び、外周縁303には角部にRをつけ、角部ではんだ106が溢れ出ることを抑制してもよい。
図7(B)は、リードフレーム102のハッチング例2を示す図である。この例2では、第1領域301の外周形状を円形に形成する。円形により、第1領域301内で留まるはんだ106の表面張力が安定し、はんだ106の曲率を保つことができ、また、第1領域301にはんだ106が留まり易くなる。
図7(C)は、リードフレーム102のハッチング例3を示す図である。この例3では、第1領域301の外周形状を楕円形に形成する。楕円形により、第1領域内301で留まるはんだ106の表面張力が安定し、はんだ106の曲率を保つことができ、また、第1領域にはんだ106が留まり易くなる。さらに、半導体素子105が長方形状である場合に、その長辺方向(図示y方向)に合わせて、楕円形の長軸を図示y方向に形成することにより、はんだ106を均一に濡れ広がらせることができる。
図8(A)は、リードフレーム102のハッチング例4を示す図である。この例4では、第1領域301と第2領域302との境界を点線または破線に形成する。第2領域302は濡れ広がり性の方向を揃える為、図示x方向のハッチングを直線にする。
図8(B)は、リードフレーム102のハッチング例5を示す図である。この例5では、第1領域301と第2領域302との境界を点線または破線に形成する。第2領域302は濡れ広がり性の抑制、方向を変える為、図示x方向のハッチングを破線または点線にする。
図8(C)は、リードフレーム102のハッチング例6を示す図である。この例6では、レーザ加工によるハッチングを第1領域301の中心から放射状に形成する。この場合、ハッチングの密度を第1領域301と第2領域302で変える。この例6では、第2領域302のハッチングの密度を高くする。
図9(A)は、リードフレーム102のハッチング例7を示す図である。この例7では、レーザ加工によるハッチングを第1領域301の中心から放射状に形成する。第2領域302は、レーザ加工によるハッチングを第2領域302の外形形状(四角)に相似した複数の相似線状に形成する。
図9(B)は、リードフレーム102のハッチング例8を示す図である。この例8では、第1領域301の外周形状を湾曲した形状に形成する。第2領域302は濡れ広がり性の方向を揃える為、図示x方向に直線状のハッチングを行う。
図9(C)は、リードフレーム102のハッチング例9を示す図である。この例9では、第1領域301および第2領域302は、レーザ加工によるハッチングを外形形状(四角)に相似した複数の相似線状に形成する。そして、ハッチングの密度を第1領域301と第2領域302で変える。この例9では、第2領域302のハッチングの密度を高くする。
図10(A)は、リードフレーム102のハッチング例10を示す図である。この例10では、第1領域301および第2領域302は、レーザ加工によるハッチングをx-y方向(横線状、縦線状)の格子状に形成する。そして、ハッチングの密度を第1領域301と第2領域302で変える。この例10では、第2領域302のハッチングの密度を高くする。
図10(B)は、リードフレーム102のハッチング例11を示す図である。この例11では、第2領域302を四隅の各隅を含む4個の領域に区分し、各領域にレーザ加工によるハッチングをx方向+45°/-45°の組み合わせとする。各領域においてハンチングの方向は第2領域302の四隅の各隅に向けた方向になる。
図10(C)は、リードフレーム102のハッチング例12を示す図である。この例12では、第2領域302にレーザ加工によるハッチングをy方向である縦線状に施す。
半導体素子105が長方形状である場合に、その長辺方向(図示y方向)に合わせて、ハッチングをy方向に形成することにより、はんだ106をy方向に濡れ広がらせることができる。なお、ハッチングをx方向である横線状に施してもよい。この場合は、はんだ106をx方向に均一に濡れ広がらせることができる。
図11(A)~図11(C)は、ハッチングを施したリードフレーム102上でのはんだ106の濡れ広がりを示す図である。
(1)半導体装置100の製造方法は、リードフレーム102の第1面に、第1領域301と、第1領域301の外周を囲むとともに第1領域301よりもはんだ106の濡れ広がり性が相対的に低い第2領域302と、を形成する第1工程と、リードフレーム102の第1領域301上にはんだ106を配置する第2工程と、第1領域301上に配置されたはんだ106に対して半導体素子105を押圧して、はんだ106を第2領域302上へ濡れ広がらせる第3工程と、を備えた。これにより、ボイドの発生やはんだ溢れを防止することができる。
これにより、ボイドの発生やはんだ溢れを防止することができる。
Claims (15)
- リードフレームの第1面に、第1領域と、前記第1領域の外周を囲むとともに前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、を形成する第1工程と、
前記リードフレームの前記第1領域上に前記はんだを配置する第2工程と、
前記第1領域上に配置された前記はんだに対して半導体素子を押圧して、前記はんだを前記第2領域上へ濡れ広がらせる第3工程と、を備え、
前記リードフレームの前記第1面は、ニッケルパラジウムで表面処理が行われており、
前記第1工程は、前記リードフレームの前記第1面に、レーザ加工によって表面のパラジウムを除去してニッケル面を露出させることで互いに平行な複数のハッチング線を形成することにより、前記第2領域を形成する半導体装置の製造方法。 - リードフレームの第1面に、第1領域と、前記第1領域の外周を囲むとともに前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、を形成する第1工程と、
前記リードフレームの前記第1領域上に前記はんだを配置する第2工程と、
前記第1領域上に配置された前記はんだに対して半導体素子を押圧して、前記はんだを前記第2領域上へ濡れ広がらせる第3工程と、を備え、
前記リードフレームの前記第1面は、ニッケルメッキで表面処理が行われており、
前記第1工程は、前記リードフレームの前記第1面に、レーザ加工によって表面を平坦化または素地の銅を露出させることで互いに平行な複数のハッチング線を形成することにより、前記第1領域を形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記第1領域の外周形状と前記第2領域の外周形状とを相似に形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記第1領域の外周形状を円形または楕円形に形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記第1領域の外周形状を湾曲した形状に形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記第1領域と前記第2領域との境界を点線または破線に形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記ハッチング線を点線または破線に形成する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1工程は、前記第1領域と前記第2領域の両方に前記ハッチング線をそれぞれ形成する半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記第1工程は、前記レーザ加工による前記ハッチング線の密度を前記第1領域と前記第2領域で変える半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記第1工程は、前記レーザ加工による前記ハッチング線を格子状に形成する半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記第1工程は、前記レーザ加工による前記ハッチング線を前記第2領域の外形形状に相似した相似線状に形成する半導体装置の製造方法。 - 半導体素子と、
第1領域と、前記第1領域の外周を囲み前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、が形成された第1面を有するリードフレームと、
前記リードフレームの前記第1領域および前記第2領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、
前記リードフレームの前記第1面は、ニッケルパラジウムで表面処理が行われており、
前記第2領域は、表面のパラジウムが除去されてニッケル面が露出されることで形成された、互いに平行な複数のハッチング線を有する半導体装置。 - 半導体素子と、
第1領域と、前記第1領域の外周を囲み前記第1領域よりもはんだの濡れ広がり性が相対的に低い第2領域と、が形成された第1面を有するリードフレームと、
前記リードフレームの前記第1領域および前記第2領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、
前記リードフレームの前記第1面は、ニッケルメッキで表面処理が行われており、
前記第1領域は、他の部分よりも表面が平坦化または素地の銅が露出されることで形成された、互いに平行な複数のハッチング線を有する半導体装置。 - 請求項12または13に記載の半導体装置であって、
前記はんだの前記リードフレーム側の接合領域の外周縁は、前記第2領域の外周縁と略一致する半導体装置。 - 請求項14に記載の半導体装置であって、
前記第2領域の外周縁は、前記はんだの濡れ広がりを規制する第3領域である半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019226537 | 2019-12-16 | ||
JP2019226537 | 2019-12-16 | ||
PCT/JP2020/044168 WO2021124834A1 (ja) | 2019-12-16 | 2020-11-27 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021124834A1 JPWO2021124834A1 (ja) | 2021-06-24 |
JP7346592B2 true JP7346592B2 (ja) | 2023-09-19 |
Family
ID=76477371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021565424A Active JP7346592B2 (ja) | 2019-12-16 | 2020-11-27 | 半導体装置の製造方法および半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230064063A1 (ja) |
JP (1) | JP7346592B2 (ja) |
CN (1) | CN114830305A (ja) |
DE (1) | DE112020005309T5 (ja) |
WO (1) | WO2021124834A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012125786A (ja) | 2010-12-14 | 2012-07-05 | Denso Corp | 半導体装置 |
JP2014145030A (ja) | 2013-01-29 | 2014-08-14 | Sumitomo Bakelite Co Ltd | 樹脂組成物及び樹脂組成物を使用して作製した半導体装置 |
JP2014203947A (ja) | 2013-04-04 | 2014-10-27 | 株式会社デンソー | 半導体装置 |
JP2019195009A (ja) | 2018-05-01 | 2019-11-07 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
JP2019197803A (ja) | 2018-05-09 | 2019-11-14 | 株式会社デンソー | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61174730A (ja) * | 1985-01-30 | 1986-08-06 | Nec Kansai Ltd | 半導体ペレツトのマウント方法 |
JP6423147B2 (ja) | 2013-12-03 | 2018-11-14 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
-
2020
- 2020-11-27 US US17/785,795 patent/US20230064063A1/en active Pending
- 2020-11-27 CN CN202080086891.0A patent/CN114830305A/zh active Pending
- 2020-11-27 DE DE112020005309.1T patent/DE112020005309T5/de active Pending
- 2020-11-27 WO PCT/JP2020/044168 patent/WO2021124834A1/ja active Application Filing
- 2020-11-27 JP JP2021565424A patent/JP7346592B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012125786A (ja) | 2010-12-14 | 2012-07-05 | Denso Corp | 半導体装置 |
JP2014145030A (ja) | 2013-01-29 | 2014-08-14 | Sumitomo Bakelite Co Ltd | 樹脂組成物及び樹脂組成物を使用して作製した半導体装置 |
JP2014203947A (ja) | 2013-04-04 | 2014-10-27 | 株式会社デンソー | 半導体装置 |
JP2019195009A (ja) | 2018-05-01 | 2019-11-07 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
JP2019197803A (ja) | 2018-05-09 | 2019-11-14 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021124834A1 (ja) | 2021-06-24 |
WO2021124834A1 (ja) | 2021-06-24 |
US20230064063A1 (en) | 2023-03-02 |
CN114830305A (zh) | 2022-07-29 |
DE112020005309T5 (de) | 2022-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
US10297534B2 (en) | Integrated circuit (IC) package with a solder receiving area and associated methods | |
US10743442B2 (en) | Cooling devices including jet cooling with an intermediate mesh and methods for using the same | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
TW201241943A (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
KR20080073735A (ko) | 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법 | |
US10937727B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
JP2011204886A (ja) | 半導体装置及びその製造方法 | |
JP6350364B2 (ja) | 接続構造体 | |
JP6094413B2 (ja) | 半導体モジュール及びその製造方法 | |
TW510158B (en) | Heat dissipation structure for semiconductor device | |
JP2010050286A (ja) | 半導体装置 | |
US8026566B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP7346592B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2014192518A (ja) | 半導体装置およびその製造方法 | |
JP5826234B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5579148B2 (ja) | 電力用半導体装置 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
CN115995433A (zh) | 功率半导体器件封装结构及其制备方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP7156172B2 (ja) | 半導体装置 | |
CN113140504A (zh) | 半导体管芯的前侧或背侧互连的附加制造 | |
CN105845656B (zh) | 半导体装置 | |
JP5734493B2 (ja) | 電力用半導体装置 | |
JP7451455B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7346592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |