JP3412108B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP3412108B2 JP3412108B2 JP33489294A JP33489294A JP3412108B2 JP 3412108 B2 JP3412108 B2 JP 3412108B2 JP 33489294 A JP33489294 A JP 33489294A JP 33489294 A JP33489294 A JP 33489294A JP 3412108 B2 JP3412108 B2 JP 3412108B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead frame
- layer
- phosphorus
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパワートランジスタある
いはパワーＩＣ用リードフレームに適したリードフレー
ムに関する。
いはパワーＩＣ用リードフレームに適したリードフレー
ムに関する。
【０００２】
【従来の技術】一般にパワートランジスタ等の半導体装
置は、半導体素子とリードフレームをはんだによって加
熱接合し、半導体素子の電極部とリードフレームとの間
をＡｌまたはＡｕワイヤで電気配線した後、これらの配
線部を樹脂によりモールドして、最後にアウターリード
を切り離して製造される。この半導体素子とリードフレ
ームにおいては、まずリードフレームを酸素濃度の管理
された雰囲気中でヒートブロック上に載せて３５０℃〜
４３０℃に加熱し、次いで半導体素子と接合させるべき
部分にはんだボール、はんだワイヤあるいははんだリボ
ン等を押しつけて溶融させ、この溶融したはんだ上に半
導体素子を置いて接合させる方法が用いられている。そ
して、はんだワイヤをはんだワイヤ供給装置により供給
する方法は連続的にはんだの接合処理が行え、生産性に
優れた方法として賞用されている。また、最近では半導
体素子の汚染を防止するためにフラックスを使用せずに
不活性ガス雰囲気や還元ガス雰囲気中ではんだ接合する
方法が多く用いられている。この方法ではフラックスに
よるリードフレームの酸化物や汚れの除去作用が得られ
ないため、リードフレームに対して表面酸化や表面汚染
の少ないことが要求される。このフラックスを用いな
い、はんだ接合においてはリードフレームの表面にニッ
ケル・りんめっきが主に行われている。りんを含むニッ
ケルめっきが用いられる理由は、りんがニッケルや、は
んだ組成中の錫、鉛よりも酸化されやすい性質を有して
おり、はんだ接合時にはんだ表面やニッケル・りんめっ
き表面の酸化物を還元する効果を有しており、かつ、そ
の還元反応により生成する酸化りんは３５０℃以上の温
度で昇華する性質を有しているためにフラックスなしで
のはんだ接合を可能にするためである。
置は、半導体素子とリードフレームをはんだによって加
熱接合し、半導体素子の電極部とリードフレームとの間
をＡｌまたはＡｕワイヤで電気配線した後、これらの配
線部を樹脂によりモールドして、最後にアウターリード
を切り離して製造される。この半導体素子とリードフレ
ームにおいては、まずリードフレームを酸素濃度の管理
された雰囲気中でヒートブロック上に載せて３５０℃〜
４３０℃に加熱し、次いで半導体素子と接合させるべき
部分にはんだボール、はんだワイヤあるいははんだリボ
ン等を押しつけて溶融させ、この溶融したはんだ上に半
導体素子を置いて接合させる方法が用いられている。そ
して、はんだワイヤをはんだワイヤ供給装置により供給
する方法は連続的にはんだの接合処理が行え、生産性に
優れた方法として賞用されている。また、最近では半導
体素子の汚染を防止するためにフラックスを使用せずに
不活性ガス雰囲気や還元ガス雰囲気中ではんだ接合する
方法が多く用いられている。この方法ではフラックスに
よるリードフレームの酸化物や汚れの除去作用が得られ
ないため、リードフレームに対して表面酸化や表面汚染
の少ないことが要求される。このフラックスを用いな
い、はんだ接合においてはリードフレームの表面にニッ
ケル・りんめっきが主に行われている。りんを含むニッ
ケルめっきが用いられる理由は、りんがニッケルや、は
んだ組成中の錫、鉛よりも酸化されやすい性質を有して
おり、はんだ接合時にはんだ表面やニッケル・りんめっ
き表面の酸化物を還元する効果を有しており、かつ、そ
の還元反応により生成する酸化りんは３５０℃以上の温
度で昇華する性質を有しているためにフラックスなしで
のはんだ接合を可能にするためである。
【０００３】
【発明が解決しようとする課題】しかしながら、ニッケ
ル・りんめっきは通常のニッケルめっきに比較して、め
っきコストが高い他に、いくつかの問題点を有してい
る。問題点の第一はニッケル・りんめっきの硬さがＨｖ
６００以上と硬く、ニッケル・りんめっきを行ったリー
ドフレームのリード部の曲げ加工においてクラックを発
生することである。この問題の対策としてはニッケルめ
っき上にニッケル・りんめっきを積層する二層めっきの
技術が特公昭６０−３３３１２号公報の半導体装置にて
開示されている。二層めっきの理想的な構造としては下
地に加工性の良好なニッケルめっき層を形成し、その上
に還元作用を有するニッケル・りんめっき層を薄く形成
する方法であり、はんだ接合性および曲げ加工性を満足
することが一応可能である。ところが、前記特公昭６０
−３３３１２号公報に記載された半導体装置において
も、はんだワイヤ供給装置によりはんだワイヤをリード
フレーム表面に押しつける際には特に、溶融したはんだ
がはんだ接合部以外に飛散したり、溶融したはんだ形状
が不均一になり、その結果として半導体素子の取付け位
置がずれるという問題がある。
ル・りんめっきは通常のニッケルめっきに比較して、め
っきコストが高い他に、いくつかの問題点を有してい
る。問題点の第一はニッケル・りんめっきの硬さがＨｖ
６００以上と硬く、ニッケル・りんめっきを行ったリー
ドフレームのリード部の曲げ加工においてクラックを発
生することである。この問題の対策としてはニッケルめ
っき上にニッケル・りんめっきを積層する二層めっきの
技術が特公昭６０−３３３１２号公報の半導体装置にて
開示されている。二層めっきの理想的な構造としては下
地に加工性の良好なニッケルめっき層を形成し、その上
に還元作用を有するニッケル・りんめっき層を薄く形成
する方法であり、はんだ接合性および曲げ加工性を満足
することが一応可能である。ところが、前記特公昭６０
−３３３１２号公報に記載された半導体装置において
も、はんだワイヤ供給装置によりはんだワイヤをリード
フレーム表面に押しつける際には特に、溶融したはんだ
がはんだ接合部以外に飛散したり、溶融したはんだ形状
が不均一になり、その結果として半導体素子の取付け位
置がずれるという問題がある。
【０００４】はんだ飛びは、はんだがリードフレームに
接触し、溶融する際に局部的な突沸を生じる現象であ
り、はんだ接合部以外にはんだが飛び散るため樹脂モー
ルドの封止性の低下や外観不良等の品質問題となってい
る。また半導体素子の位置がずれた場合には半導体素子
とリード部との電気配線での工程で自動ワイヤボンディ
ングの位置決めができず生産性が極端に低下するといっ
た大きな問題に発展しかねない。この対策としては従来
解決する手段がなく、ニッケル・りんめっきの新たな改
善が大きな課題となっている。本発明はこのような事情
に鑑みてなされたもので、はんだワイヤ供給装置により
リードフレームと半導体素子とをはんだ接合する場合に
おいて、はんだ飛びを防止すると共に、位置ずれを抑制
することのできるリードフレームを提供することを目的
とする。
接触し、溶融する際に局部的な突沸を生じる現象であ
り、はんだ接合部以外にはんだが飛び散るため樹脂モー
ルドの封止性の低下や外観不良等の品質問題となってい
る。また半導体素子の位置がずれた場合には半導体素子
とリード部との電気配線での工程で自動ワイヤボンディ
ングの位置決めができず生産性が極端に低下するといっ
た大きな問題に発展しかねない。この対策としては従来
解決する手段がなく、ニッケル・りんめっきの新たな改
善が大きな課題となっている。本発明はこのような事情
に鑑みてなされたもので、はんだワイヤ供給装置により
リードフレームと半導体素子とをはんだ接合する場合に
おいて、はんだ飛びを防止すると共に、位置ずれを抑制
することのできるリードフレームを提供することを目的
とする。
【０００５】
【課題を解決するための手段】前記目的に沿う請求項１
記載のリードフレームは、多数のディンプルが形成され
たディンプル形成部の表面に、半導体素子をはんだ接合
するリードフレームにおいて、前記ディンプル形成部
に、下層にニッケルめっき層、中間層にニッケル・りん
めっき層、及び表層にニッケルめっき層をそれぞれ形成
し、更に、前記表層のりん濃度は、０．１Wt％以下であ
って、前記中間層のりん濃度は２〜１０Wt％であり、し
かも、前記ディンプルの周縁部は滑らかに表面部に繋が
っている。また、請求項２記載のリードフレームは、請
求項１記載のリードフレームにおいて、前記表層の厚み
は、０．０３μｍ以内、前記中間層の厚みは０．１〜
０．９μｍである。そして、請求項３記載のリードフレ
ームは、請求項１又は２記載のリードフレームにおい
て、前記ディンプルの深さは０．０１〜０．０３ｍｍと
なっている。
記載のリードフレームは、多数のディンプルが形成され
たディンプル形成部の表面に、半導体素子をはんだ接合
するリードフレームにおいて、前記ディンプル形成部
に、下層にニッケルめっき層、中間層にニッケル・りん
めっき層、及び表層にニッケルめっき層をそれぞれ形成
し、更に、前記表層のりん濃度は、０．１Wt％以下であ
って、前記中間層のりん濃度は２〜１０Wt％であり、し
かも、前記ディンプルの周縁部は滑らかに表面部に繋が
っている。また、請求項２記載のリードフレームは、請
求項１記載のリードフレームにおいて、前記表層の厚み
は、０．０３μｍ以内、前記中間層の厚みは０．１〜
０．９μｍである。そして、請求項３記載のリードフレ
ームは、請求項１又は２記載のリードフレームにおい
て、前記ディンプルの深さは０．０１〜０．０３ｍｍと
なっている。
【０００６】ここで、ディンプルとはリードフレームに
設けられた窪みであり、はんだを介して半導体素子を正
確に位置付けるためのものである。下層に形成されるニ
ッケルめっき層とはリードフレーム本体を保護して、母
材である銅の拡散を防止するものであり、ニッケルを主
成分とするめっき層である。めっき層の表面近傍のりん
濃度及びその分布状態はオージエ分光分析法によって測
定される値であり、めっき層中間部分のりん濃度は化学
分析法、ＥＰＭＡ分析等の手段によって測定することが
できる。
設けられた窪みであり、はんだを介して半導体素子を正
確に位置付けるためのものである。下層に形成されるニ
ッケルめっき層とはリードフレーム本体を保護して、母
材である銅の拡散を防止するものであり、ニッケルを主
成分とするめっき層である。めっき層の表面近傍のりん
濃度及びその分布状態はオージエ分光分析法によって測
定される値であり、めっき層中間部分のりん濃度は化学
分析法、ＥＰＭＡ分析等の手段によって測定することが
できる。
【０００７】
【作用】本発明に係るリードフレームにおいては、ディ
ンプル形成部に、下層にニッケルめっき層、中間層にニ
ッケル・りんめっき層、及び表層にニッケルめっき層を
それぞれ形成しているので、溶融したはんだが直接的に
りん成分と接触して突沸することによるはんだ飛びを防
止することができると共に、りん成分の中間層から表面
への拡散を可能として、溶融したはんだとの接触以降の
タイミングでりん成分による還元効果を発揮させて、め
っき表面に生成する酸化物を還元して溶融したはんだと
の濡れ性を維持することができる。
ンプル形成部に、下層にニッケルめっき層、中間層にニ
ッケル・りんめっき層、及び表層にニッケルめっき層を
それぞれ形成しているので、溶融したはんだが直接的に
りん成分と接触して突沸することによるはんだ飛びを防
止することができると共に、りん成分の中間層から表面
への拡散を可能として、溶融したはんだとの接触以降の
タイミングでりん成分による還元効果を発揮させて、め
っき表面に生成する酸化物を還元して溶融したはんだと
の濡れ性を維持することができる。
【０００８】また、表層のりん濃度は、０．１Wt％以下
であって、前記中間層のりん濃度は２〜１０Wt％である
ように構成されているので、溶融はんだとの接触時にお
けるはんだ飛びの抑制効果とめっき層表面に生成する酸
化物の還元効果とをさらに効果的に増進させることがで
きる。前記表層のりん濃度が０．１Wt％を超えると、は
んだの突沸現象が激しくなりはんだ飛びが生じて半導体
装置の品質を劣化させる要因となる。また、前記中間層
のりん濃度が２Wt％より少ないと、りん成分による酸化
物の還元効果が実質的に発揮できず、りん成分の量が１
０Wt％を超えて増やしても還元効果に変化はなく、りん
成分の増量によるコストアップに繋がるので好ましくな
い。
であって、前記中間層のりん濃度は２〜１０Wt％である
ように構成されているので、溶融はんだとの接触時にお
けるはんだ飛びの抑制効果とめっき層表面に生成する酸
化物の還元効果とをさらに効果的に増進させることがで
きる。前記表層のりん濃度が０．１Wt％を超えると、は
んだの突沸現象が激しくなりはんだ飛びが生じて半導体
装置の品質を劣化させる要因となる。また、前記中間層
のりん濃度が２Wt％より少ないと、りん成分による酸化
物の還元効果が実質的に発揮できず、りん成分の量が１
０Wt％を超えて増やしても還元効果に変化はなく、りん
成分の増量によるコストアップに繋がるので好ましくな
い。
【０００９】前記表層の厚みは、０．０３μｍ以内、中
間層の厚みは０．１〜０．９μｍであるように構成され
ているので、めっき層中におけるりん濃度の分布を特定
範囲に規定することによって、りん成分の表層への拡散
のタイミングを正確に制御することができる。ここで、
ニッケルめっき層の表面から０．０３μｍ以内を表層、
及び中間層の厚みを０．１〜０．９μｍとしたのは、オ
ージエ電子分析法によって測定可能な深さの限界値並び
に、溶融はんだとりん成分との初期の接触により生じる
はんだの突沸現象及びりん成分の還元効果等を実験的に
検証して求めた値とを勘案することにより定めたからで
ある。
間層の厚みは０．１〜０．９μｍであるように構成され
ているので、めっき層中におけるりん濃度の分布を特定
範囲に規定することによって、りん成分の表層への拡散
のタイミングを正確に制御することができる。ここで、
ニッケルめっき層の表面から０．０３μｍ以内を表層、
及び中間層の厚みを０．１〜０．９μｍとしたのは、オ
ージエ電子分析法によって測定可能な深さの限界値並び
に、溶融はんだとりん成分との初期の接触により生じる
はんだの突沸現象及びりん成分の還元効果等を実験的に
検証して求めた値とを勘案することにより定めたからで
ある。
【００１０】そして、ディンプルのその周縁部は滑らか
に表面部に繋がっているようにしているので、はんだ接
合の際、リードフレームのディンプルの周縁部に接触し
て溶融するはんだの流動が妨げられることがなく、はん
だの流動の急激な変化によって生じる飛沫の発生を抑制
できる。なお、ディンプルの深さは０．０１〜０．０３
ｍｍとするのが好ましいが、ディンプルの深さが０．０
１ｍｍより浅いと実質的に半導体装置を正確に位置付け
る効果がなく、逆に０．０３ｍｍより深いと溶融したは
んだの流れがディンプルの周縁部で衝突してはんだ飛び
が顕著になる。そして、ディンプルの周縁部が滑らかに
表面部に繋がっていない場合には、周縁部が鋭角状とな
って、溶融はんだの流れがこの部分で急激に変化するた
め飛沫を発生させる原因となる。
に表面部に繋がっているようにしているので、はんだ接
合の際、リードフレームのディンプルの周縁部に接触し
て溶融するはんだの流動が妨げられることがなく、はん
だの流動の急激な変化によって生じる飛沫の発生を抑制
できる。なお、ディンプルの深さは０．０１〜０．０３
ｍｍとするのが好ましいが、ディンプルの深さが０．０
１ｍｍより浅いと実質的に半導体装置を正確に位置付け
る効果がなく、逆に０．０３ｍｍより深いと溶融したは
んだの流れがディンプルの周縁部で衝突してはんだ飛び
が顕著になる。そして、ディンプルの周縁部が滑らかに
表面部に繋がっていない場合には、周縁部が鋭角状とな
って、溶融はんだの流れがこの部分で急激に変化するた
め飛沫を発生させる原因となる。
【００１１】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係るリードフレ
ームの平面図、図２は同リードフレームのディンプルの
拡大断面図、図３は同リードフレームのめっき層におけ
るりん及びニッケル濃度の分布を示す図、図４ははんだ
ワイヤ供給装置の説明図である。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係るリードフレ
ームの平面図、図２は同リードフレームのディンプルの
拡大断面図、図３は同リードフレームのめっき層におけ
るりん及びニッケル濃度の分布を示す図、図４ははんだ
ワイヤ供給装置の説明図である。
【００１２】図１に示すように本発明のリードフレーム
の一実施例に係るリードフレーム１０は、放熱板を兼ね
る基板と半導体素子１３を載置するディンプル形成部２
１からなる。そしてディンプル形成部２１上には多数の
ディンプル１１（窪み）が配置されている。銅あるいは
銅合金からなるリードフレーム１０に形成されるディン
プル１１は、一辺の長さが０．３ｍｍの正方形で深さ
（Ｄ）を０．０２ｍｍとして、０．６ｍｍ間隔で４８個
が配置される。そして、各ディンプル１１の周縁部２０
は盛り上がり等の突起がなく、かつ滑らかになるように
して金型成型等の手段によりディンプル１１が形成され
ている。続いて前記のように形成したディンプル形成部
２１及びその周辺にニッケルめっき処理をする工程につ
いて表１に基づいて説明する。
の一実施例に係るリードフレーム１０は、放熱板を兼ね
る基板と半導体素子１３を載置するディンプル形成部２
１からなる。そしてディンプル形成部２１上には多数の
ディンプル１１（窪み）が配置されている。銅あるいは
銅合金からなるリードフレーム１０に形成されるディン
プル１１は、一辺の長さが０．３ｍｍの正方形で深さ
（Ｄ）を０．０２ｍｍとして、０．６ｍｍ間隔で４８個
が配置される。そして、各ディンプル１１の周縁部２０
は盛り上がり等の突起がなく、かつ滑らかになるように
して金型成型等の手段によりディンプル１１が形成され
ている。続いて前記のように形成したディンプル形成部
２１及びその周辺にニッケルめっき処理をする工程につ
いて表１に基づいて説明する。
【００１３】
【表１】
【００１４】まず、通常のめっき前処理を行った後、表
１に示すめっき条件でめっき処理を行って、第１層（下
層）のめっき厚さが１〜７μｍとなるようにした。ここ
で得られるニッケルめっき層は実質的にりん成分を含ま
ず、銅あるいは銅合金からなるディンプル形成部２１及
び周辺の酸化を阻止して良好な接合性を保持させる働き
を担う。そして、第２層（中間層）のめっき層を０．２
〜０．５μｍの厚さで前記第１層の上にニッケル・りん
めっき層を被覆した。この第２層中のりん濃度は平均６
Wt％であり、はんだ接合の際、りんの還元作用により酸
化物を除去する働きをする。さらにニッケルめっき層か
らなる第３層（表層）を表１に示すめっき条件により
０．００５〜０．０３μｍの厚さとなるようにして形成
した。図２は上記のようにして作成したリードフレーム
１０のディンプル１１の拡大断面図であり、めっき層１
２の表層中のりん及びニッケルの濃度の分布をオージエ
電子分析及びＥＰＭＡ等の手法を併用して測定した結果
を図３に示す。図３から分かるように表層から０．００
５μｍまでの領域におけるりん成分は検出されなかっ
た。
１に示すめっき条件でめっき処理を行って、第１層（下
層）のめっき厚さが１〜７μｍとなるようにした。ここ
で得られるニッケルめっき層は実質的にりん成分を含ま
ず、銅あるいは銅合金からなるディンプル形成部２１及
び周辺の酸化を阻止して良好な接合性を保持させる働き
を担う。そして、第２層（中間層）のめっき層を０．２
〜０．５μｍの厚さで前記第１層の上にニッケル・りん
めっき層を被覆した。この第２層中のりん濃度は平均６
Wt％であり、はんだ接合の際、りんの還元作用により酸
化物を除去する働きをする。さらにニッケルめっき層か
らなる第３層（表層）を表１に示すめっき条件により
０．００５〜０．０３μｍの厚さとなるようにして形成
した。図２は上記のようにして作成したリードフレーム
１０のディンプル１１の拡大断面図であり、めっき層１
２の表層中のりん及びニッケルの濃度の分布をオージエ
電子分析及びＥＰＭＡ等の手法を併用して測定した結果
を図３に示す。図３から分かるように表層から０．００
５μｍまでの領域におけるりん成分は検出されなかっ
た。
【００１５】以上のようにして作成したリードフレーム
１０に半導体素子１３をはんだワイヤ供給装置１７を用
いてはんだ接合する方法について説明する。図４に示す
ようにはんだワイヤ供給装置１７はリードフレーム１０
を加熱して搬送するヒートブロック１８と、はんだワイ
ヤ１６をリードフレーム１０に供給するロールフィード
１９、及びはんだワイヤ１６の供給ノズル１５とからな
る。窒素濃度９５％、水素５％の雰囲気中のヒートブロ
ック１８上で約４１０℃に加熱されたリードフレーム１
０が図の右方向に移送される。そして、供給ノズル１５
の位置でロールフィード１９により鉛９５．５Wt％、錫
２．０％、銀２．５％を成分とするはんだワイヤ１６が
リードフレーム１０の半導体素子１３の搭載部に押しつ
けられて溶融する。このとき、従来に多く見られたよう
なはんだ飛びは観察されなかった。そして、溶融したは
んだ１４上に半導体素子１３を載せて冷却することによ
り半導体素子１３を半導体素子１３の搭載部に固定し
た。上記のようにして６２０個のリードフレーム１０へ
の半導体素子１３の取付けを行って、２０倍の光学顕微
鏡を用いて半導体装置の位置ずれ及びはんだ飛びを観察
して、半導体装置の不良率（不良数／全数）を求めたと
ころ零％であった。
１０に半導体素子１３をはんだワイヤ供給装置１７を用
いてはんだ接合する方法について説明する。図４に示す
ようにはんだワイヤ供給装置１７はリードフレーム１０
を加熱して搬送するヒートブロック１８と、はんだワイ
ヤ１６をリードフレーム１０に供給するロールフィード
１９、及びはんだワイヤ１６の供給ノズル１５とからな
る。窒素濃度９５％、水素５％の雰囲気中のヒートブロ
ック１８上で約４１０℃に加熱されたリードフレーム１
０が図の右方向に移送される。そして、供給ノズル１５
の位置でロールフィード１９により鉛９５．５Wt％、錫
２．０％、銀２．５％を成分とするはんだワイヤ１６が
リードフレーム１０の半導体素子１３の搭載部に押しつ
けられて溶融する。このとき、従来に多く見られたよう
なはんだ飛びは観察されなかった。そして、溶融したは
んだ１４上に半導体素子１３を載せて冷却することによ
り半導体素子１３を半導体素子１３の搭載部に固定し
た。上記のようにして６２０個のリードフレーム１０へ
の半導体素子１３の取付けを行って、２０倍の光学顕微
鏡を用いて半導体装置の位置ずれ及びはんだ飛びを観察
して、半導体装置の不良率（不良数／全数）を求めたと
ころ零％であった。
【００１６】表２に、ディンプル１１の深さ（Ｄ）を
０．０５ｍｍとした比較例１と、めっき層１２の表層に
おけるりん濃度を５％とした比較例２、及びディンプル
１１の深さ（Ｄ）を０．０５ｍｍとしてかつ表層のりん
濃度を５％に設定した比較例３について、それぞれ求め
た不良率の結果を示す。なお上記の比較例においては表
記した以外の条件は全て実施例と同一となるように設定
したものである。
０．０５ｍｍとした比較例１と、めっき層１２の表層に
おけるりん濃度を５％とした比較例２、及びディンプル
１１の深さ（Ｄ）を０．０５ｍｍとしてかつ表層のりん
濃度を５％に設定した比較例３について、それぞれ求め
た不良率の結果を示す。なお上記の比較例においては表
記した以外の条件は全て実施例と同一となるように設定
したものである。
【００１７】
【表２】
【００１８】表２から明らかなように、本実施例による
リードフレーム１０を使用したものでは、はんだ飛び及
び位置ずれに伴う半導体装置の不良率が比較例に較べて
格段に低下することが分かる。以上のように、構成され
たリードフレーム１０に、半導体素子１３を接合して、
所定のワイヤリングを行い樹脂封止して、パワートラン
ジスタ等の半導体装置が完成する。
リードフレーム１０を使用したものでは、はんだ飛び及
び位置ずれに伴う半導体装置の不良率が比較例に較べて
格段に低下することが分かる。以上のように、構成され
たリードフレーム１０に、半導体素子１３を接合して、
所定のワイヤリングを行い樹脂封止して、パワートラン
ジスタ等の半導体装置が完成する。
【００１９】以上、本発明の実施例を説明したが、本発
明はこれらの実施例に限定されるものではなく、要旨を
逸脱しない条件の変更等は全て本発明の適用範囲であ
る。例えば、上記の実施例においては成分の異なる３種
類のめっき液により接合面を被覆して、所望のりん濃度
の分布をもっためっき層１２を得る方法について説明し
たが、りん濃度の分布を熱拡散処理あるいは化学的な表
面処理等の技術で所望の濃度分とするようなことも可能
である。
明はこれらの実施例に限定されるものではなく、要旨を
逸脱しない条件の変更等は全て本発明の適用範囲であ
る。例えば、上記の実施例においては成分の異なる３種
類のめっき液により接合面を被覆して、所望のりん濃度
の分布をもっためっき層１２を得る方法について説明し
たが、りん濃度の分布を熱拡散処理あるいは化学的な表
面処理等の技術で所望の濃度分とするようなことも可能
である。
【００２０】
【発明の効果】請求項１〜３記載のリードフレームにお
いては、ディンプル形成部に、下層にニッケルめっき
層、中間層にニッケル・りんめっき層、及び表層にニッ
ケルめっき層をそれぞれ形成しているので、溶融したは
んだがりん成分と接触して突沸することによるはんだ飛
びを防止すると共に、中間層に存在するりん成分によっ
て、めっき表面に生成する酸化物を還元して溶融したは
んだとの濡れ角度を低く抑えられる。従って、はんだ接
合におけるはんだ飛びの回避と、はんだとリードフレー
ムとの接着性の向上とを同時に達成することができると
共に、溶融したはんだをディンプル上に安定的に載置し
て、位置ずれを抑制できる。
いては、ディンプル形成部に、下層にニッケルめっき
層、中間層にニッケル・りんめっき層、及び表層にニッ
ケルめっき層をそれぞれ形成しているので、溶融したは
んだがりん成分と接触して突沸することによるはんだ飛
びを防止すると共に、中間層に存在するりん成分によっ
て、めっき表面に生成する酸化物を還元して溶融したは
んだとの濡れ角度を低く抑えられる。従って、はんだ接
合におけるはんだ飛びの回避と、はんだとリードフレー
ムとの接着性の向上とを同時に達成することができると
共に、溶融したはんだをディンプル上に安定的に載置し
て、位置ずれを抑制できる。
【００２１】そして、表層のりん濃度は０．１Wt％以下
であって、中間層のりん濃度は２〜１０Wt％であるよう
に構成されているので、溶融はんだとの接触時における
はんだ飛び抑制効果とめっき層表面に生成する酸化物の
還元効果とをさらに効果的に増進させることができる。
であって、中間層のりん濃度は２〜１０Wt％であるよう
に構成されているので、溶融はんだとの接触時における
はんだ飛び抑制効果とめっき層表面に生成する酸化物の
還元効果とをさらに効果的に増進させることができる。
【００２２】
【００２３】そして、前記リードフレームの半導体素子
との接合部分にはディンプルが設けられて、該ディンプ
ルの周縁部の形状を特定しているので、はんだによる接
合の際、リードフレームのディンプルに接触して溶融す
るはんだの流動が妨げられることがなく、はんだ流動の
急激な変化によって生じる溶融はんだの飛沫の発生を抑
制できると共に、ディンプル上に載置される溶融したは
んだを安定した状態で位置付けることができる。
との接合部分にはディンプルが設けられて、該ディンプ
ルの周縁部の形状を特定しているので、はんだによる接
合の際、リードフレームのディンプルに接触して溶融す
るはんだの流動が妨げられることがなく、はんだ流動の
急激な変化によって生じる溶融はんだの飛沫の発生を抑
制できると共に、ディンプル上に載置される溶融したは
んだを安定した状態で位置付けることができる。
【図１】本発明の一実施例に係るリードフレームの平面
図である。
図である。
【図２】同リードフレームのディンプルの拡大断面図で
ある。
ある。
【図３】同リードフレームのめっき層におけるりん及び
ニッケル濃度の分布を示す図である。
ニッケル濃度の分布を示す図である。
【図４】はんだワイヤ供給装置の説明図である。
１０：リードフレーム、１１：ディンプル、１２：めっ
き層、１３：半導体素子、１４：はんだ、１５：ノズ
ル、１６：はんだワイヤ、１７：はんだワイヤ供給装
置、１８：ヒートブロック、１９：ロールフィード、２
０：周縁部、２１：ディンプル形成部、Ｄ：ディンプル
の深さ
き層、１３：半導体素子、１４：はんだ、１５：ノズ
ル、１６：はんだワイヤ、１７：はんだワイヤ供給装
置、１８：ヒートブロック、１９：ロールフィード、２
０：周縁部、２１：ディンプル形成部、Ｄ：ディンプル
の深さ
フロントページの続き
(72)発明者 金築 三次
山口県下関市長府港町14番１号 株式会
社神戸製鋼所 長府製造所内
(72)発明者 海部 昌治
山口県下関市長府松小田中町19−16
(72)発明者 井上 博富
山口県下関市長府浜浦町２−５
(72)発明者 石川 伸
山口県下関市長府安養寺１−13
(72)発明者 日岡 真一郎
福岡県北九州市門司区吉志1083−11
(56)参考文献 特開 平５−218275（ＪＰ，Ａ)
特開 平５−29517（ＪＰ，Ａ)
実開 昭63−178342（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (3)
- 【請求項１】 多数のディンプルが形成されたディンプ
ル形成部の表面に、半導体素子をはんだ接合するリード
フレームにおいて、 前記ディンプル形成部に、下層にニッケルめっき層、中
間層にニッケル・りんめっき層、及び表層にニッケルめ
っき層をそれぞれ形成し、更に、前記表層のりん濃度
は、０．１Wt％以下であって、前記中間層のりん濃度は
２〜１０Wt％であり、しかも、前記ディンプルの周縁部
は滑らかに表面部に繋がっていることを特徴とするリー
ドフレーム。 - 【請求項２】 前記表層の厚みは、０．０３μｍ以内、
前記中間層の厚みは０．１〜０．９μｍである請求項１
記載のリードフレーム。 - 【請求項３】 前記ディンプルの深さは０．０１〜０．
０３ｍｍとなっている請求項１又は２記載のリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33489294A JP3412108B2 (ja) | 1994-12-19 | 1994-12-19 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33489294A JP3412108B2 (ja) | 1994-12-19 | 1994-12-19 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172154A JPH08172154A (ja) | 1996-07-02 |
| JP3412108B2 true JP3412108B2 (ja) | 2003-06-03 |
Family
ID=18282401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33489294A Expired - Fee Related JP3412108B2 (ja) | 1994-12-19 | 1994-12-19 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3412108B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4918621B1 (ja) * | 2010-09-24 | 2012-04-18 | 神鋼リードミック株式会社 | 電子部品材 |
| JP6430843B2 (ja) | 2015-01-30 | 2018-11-28 | 株式会社ジェイデバイス | 半導体装置 |
-
1994
- 1994-12-19 JP JP33489294A patent/JP3412108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08172154A (ja) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6651870B2 (en) | Solder alloy, substrate with solder alloy for mounting electronic part, member to be bonded of electronic part, and electronic-part-mounted substrate | |
| JP3407275B2 (ja) | バンプ及びその形成方法 | |
| JP3544904B2 (ja) | はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法 | |
| JP2007012776A (ja) | 半導体装置用ボンディングワイヤ | |
| US20120006884A1 (en) | Clad material for wiring connection and wiring connection member processed from the clad material | |
| KR20070070146A (ko) | 반도체 집적 회로 장치 | |
| JP5191616B1 (ja) | はんだバンプの形成方法及び実装基板の製造方法 | |
| JP2007123597A (ja) | 半導体装置用ボンディングワイヤ | |
| US9662730B2 (en) | Bump electrode, board which has bump electrodes, and method for manufacturing the board | |
| US20080266828A1 (en) | Lead frame with solder flow control | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| KR100275381B1 (ko) | 반도체 패키지용 리드프레임 및 리드프레임도금방법 | |
| JP3412108B2 (ja) | リードフレーム | |
| JPH0831848A (ja) | 半導体装置の製造方法 | |
| KR19990036180A (ko) | 전자부품 구조체 | |
| JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
| JP2592763B2 (ja) | 半導体装置用リードフレーム | |
| KR102579479B1 (ko) | 접속핀 | |
| KR102579478B1 (ko) | 전기접속용 금속핀 | |
| EP3923686B1 (en) | Method for forming bump electrode substrate | |
| JP2006352175A (ja) | 半導体集積回路装置 | |
| US20230383413A1 (en) | Workpiece Plating Treatment Method and Workpiece Manufacturing Method | |
| KR100419981B1 (ko) | 반도체 실장기판의 적층 구조 | |
| KR20240033887A (ko) | 접속핀의 접속방법 | |
| KR20240033889A (ko) | 접속핀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |