JP5191616B1 - はんだバンプの形成方法及び実装基板の製造方法 - Google Patents

はんだバンプの形成方法及び実装基板の製造方法 Download PDF

Info

Publication number
JP5191616B1
JP5191616B1 JP2012518680A JP2012518680A JP5191616B1 JP 5191616 B1 JP5191616 B1 JP 5191616B1 JP 2012518680 A JP2012518680 A JP 2012518680A JP 2012518680 A JP2012518680 A JP 2012518680A JP 5191616 B1 JP5191616 B1 JP 5191616B1
Authority
JP
Japan
Prior art keywords
solder
mask
molten solder
fatty acid
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012518680A
Other languages
English (en)
Other versions
JPWO2013157075A1 (ja
Inventor
克守 谷黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TANIGUROGUMI CORP
Original Assignee
TANIGUROGUMI CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TANIGUROGUMI CORP filed Critical TANIGUROGUMI CORP
Application granted granted Critical
Publication of JP5191616B1 publication Critical patent/JP5191616B1/ja
Publication of JPWO2013157075A1 publication Critical patent/JPWO2013157075A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/06Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for positioning the molten material, e.g. confining it to a desired area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1181Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11821Spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/0746Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1344Spraying small metal particles or droplets of molten metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Abstract

【課題】微細な銅電極を有するプリント基板等の実装基板に所望の一定厚さのはんだバンプを銅溶食等の不具合なく形成できるはんだバンプの形成方法を提供する。
【解決手段】準備された基板1と準備されたマスク5とを重ねた後に溶融はんだの噴流を吹き付けてマスク5の開口部にマスク5の厚さよりも厚くなるまで溶融はんだ11aを盛る工程と、マスク5の厚さを超える溶融はんだ11aを除去して所定厚さのはんだバンプ11を形成する工程と、マスク5を取り外す工程とを有し、溶融はんだ11aが、錫を主成分とし、ニッケルを副成分として少なくとも含み、さらに銀、銅、ゲルマニウム等を任意に含む溶融鉛フリーはんだであり、マスク5の厚さを超える溶融はんだ11aの除去を、ブレード又はエアーカッターで行う、又は、炭素数12〜20の有機脂肪酸含有溶液18をスプレーして行うことによって上記課題を解決した。
【選択図】図4

Description

本発明は、はんだバンプ及びその形成方法並びにはんだバンプを備えた基板及びその製造方法に関する。さらに詳しくは、プリント基板、ウエハー及びフレキシブル基板等の基板が有する銅電極上に、その銅電極を構成する銅の溶食を防ぐことができる一定厚さのはんだバンプ及びその形成方法、並びに、そうしたはんだバンプを備えた基板及びその製造方法に関する。
近年、プリント基板、ウエハー及びフレキシブル基板等の基板(以下、これらを「実装基板」ということがある。)は、配線密度や実装密度がますます向上している。実装基板に電子部品をはんだ付けするためのはんだバンプは、微細で、形状及び寸法等が揃っていることが要求されている。そうした要求を満たすはんだバンプの形成方法として、特許文献1には、ペーストでペーストバンプを形成するための開口を備えたスクリーン版であって、剛性な第1の金属層、樹脂系の接着剤層及び第2の金属層からなり、かつ第1の金属層の開口に対して接着剤層及び第2の金属層の開口が縮径していることを特徴とするスクリーン版を用い、緻密で一定形状のバンプを容易に形成する手法等が提案されている。
ところで、コネクタ、QFP(Quad Flat Package)、SOP(Small Out line Package)、BGA(Ball Grid Array)等の電子部品は、リード端子等の接続端子の寸法にばらつきが存在することがある。接続端子の寸法がばらついた電子部品をはんだ付け不良なくはんだ付けするためには、実装基板に設けるはんだバンプを厚くすることにより、電子部品の寸法ばらつきの影響を小さくする必要がある。したがって、特許文献1で用いられるスクリーン版等のメタルマスクは、実装基板上に相当量のはんだを設けることができる程度の厚さが必要となる。
一方、実装基板に実装するための電子部品にCSP(Chip Size Package)等の小型の電子部品が混在する場合、そうした小型電子部品用のはんだバンプの大きさは極めて微細である。そのため、そのはんだバンプを実装基板に設けるためのメタルマスクは、小型電子部品用の小さい開口を備えている。しかし、前記した相当量のはんだを設けるためのメタルマスクは、接続端子の寸法ばらつきを吸収するだけの厚さを有している。そうした厚いメタルマスクに設けられた小型電子部品用の開口は、アスペクト比(厚さ/開口幅)が大きくなり、はんだペーストをメタルマスクを用いてスクリーン印刷した際に、メタルマスクにはんだペーストが残ってしまい、はんだペーストの厚さが不安定になってしまうという問題が起こる。この問題を解決するためには、寸法ばらつきの大きい接続端子を持つ電子部品と、小型の電子部品とを、同じ実装基板上に同時に実装することができるように、高さ方向(厚さ)が異なる複数のはんだバンプを適正に形成する必要がある。しかし、厚さの異なる複数のはんだバンプの製造は煩雑であり、製造コストの点で好ましくない。
特許文献2は、コネクタ、QFP、SOP、BGA等の電子部品と、CSP等の小型の電子部品とが混在する場合であっても、両方の電子部品に適切なはんだバンプを形成する方法を提案している。この方法は、電極を有したプリント基板(実装基板)の上に、開口部を有した金属製の第1の層と、他の開口部を有した第2の層とからなるはんだ印刷用マスクを、第2の層とプリント基板とが密着するように配置し、第1の層側からはんだペーストを供給し、スキージング治具でスキージングを実施し、高さの異なるはんだバンプを形成する方法である。
また、はんだバンプの他の形成方法として、銅電極が設けられた実装基板をそのまま溶融はんだ中にディッピング(浸漬)する方法が知られている。しかしながら、実装基板をそのまま溶融はんだ中にディッピングした場合、はんだに含まれる錫は、銅電極の銅を溶食して所謂「銅溶食」を起こし、銅パターンを消失させるという問題があった。そのため、溶融はんだ中への実装基板のディッピング時間を短縮して銅溶食を抑制するために、実装基板の銅電極上に予備はんだ層を形成し、その後に実装基板を溶融はんだ中にディッピングする方法(ディッピング方法)が検討されている。
特開平10−286936号公報 特開2006−66811号公報
しかしながら、特許文献2の方法は、供給されたはんだペーストをスキージング治具でスキージングして高さの異なるはんだバンプを形成する方法であるので、生産性が悪いという難点があった。また、上記したディッピング方法では、銅溶食の問題が依然として解決できていないという問題があった。
本発明は、上記課題を解決するためになされたものであって、その目的は、微細な電極を有するプリント基板、ウエハー及びフレキシブル基板等の基板に、所望の一定厚さのはんだバンプを銅溶食等の不具合なく形成できるはんだバンプ及びその形成方法を提供することにある。また、本発明の他の目的は、そうしたはんだバンプを備えた基板及びその製造方法を提供することにある。
上記課題を解決するための本発明に係るはんだバンプの形成方法は、銅電極が形成された基板を準備する工程と、前記銅電極上の必要な箇所にはんだバンプを形成するための開口部が形成されたマスクを準備する工程と、前記基板と前記マスクとを重ねた後に、前記マスクの表面側から溶融はんだの噴流を吹き付けて前記マスクの開口部に該マスクの厚さよりも厚くなるまで溶融はんだを盛る工程と、前記マスクの厚さを超える溶融はんだを除去して所定厚さのはんだバンプを形成する工程と、前記マスクを取り外す工程と、を有し、前記溶融はんだが、錫を主成分とし、ニッケルを副成分として少なくとも含み、さらに銀、銅、亜鉛、ビスマス、アンチモン及びゲルマニウムから選ばれる1種又は2種以上を任意の副成分として含む溶融鉛フリーはんだであり、前記マスクの厚さを超える溶融はんだの除去を、ブレード又はエアーカッター等の除去手段で行う、又は、炭素数12〜20の有機脂肪酸含有溶液をスプレーする除去手段で行う、ことを特徴とする。
この発明によれば、錫を主成分とし、ニッケルを副成分として少なくとも含む溶融はんだの噴流を開口部に向けて吹き付けるので、銅電極の銅と溶融はんだが含むニッケルとが合金化したCuNiSn金属間化合物層が、銅電極の表面に形成する。銅電極の表面に形成された金属間化合物層は、銅溶食のバリア層となり、そのバリア層が銅電極の銅溶食を防ぐので、銅溶食による銅電極の欠損や消失を防ぐことができる。その結果、実装基板の銅ランド等の銅電極の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。また、この発明によれば、マスクの厚さを超える溶融はんだの除去を、ブレード又はエアーカッター等の除去手段又は炭素数12〜20の有機脂肪酸含有溶液をスプレーする除去手段という簡便な手段で行うので、微細な銅電極を有する実装基板に所望の一定厚さのはんだバンプを容易に且つ寸法精度よく形成することができる。その結果、従来のような高コストの工程が不要になるので、電子部品をはんだバンプにはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板の製造に有利になる。
本発明に係るはんだバンプの形成方法において、前記はんだバンプ上に、前記有機脂肪酸含有溶液に含まれる有機脂肪酸のコーティング膜が形成されている。
本発明に係るはんだバンプの形成方法において、前記溶融はんだの噴流を前記銅電極上に吹き付ける前に、有機脂肪酸溶液を前記銅電極に接触させる工程を有する。
本発明に係るはんだバンプの形成方法において、前記有機脂肪酸含有溶液が、炭素数16のパルミチン酸を含有する溶液である。
上記課題を解決するための本発明に係る実装基板の製造方法は、電子部品を実装する銅電極に上記した本発明に係るバンプの形成方法ではんだバンプを形成し、形成された前記はんだバンプに電子部品をはんだ付けして実装することを特徴とする。
この発明によれば、上記したはんだバンプの形成方法ではんだバンプを形成するので、実装基板の銅ランド等の銅電極の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。また、微細な銅電極を有する実装基板に所望の一定厚さのはんだバンプを容易に且つ寸法精度よく形成することができる。こうした本発明によれば、従来のような高コストの工程が不要になるので、電子部品をはんだバンプにはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板を製造することができる。
本発明に係るはんだバンプの形成方法によれば、銅電極の銅と溶融はんだが含むニッケルとが合金化したCuNiSn金属間化合物層が、銅電極の表面に形成するので、その金属間化合物層は、銅溶食のバリア層となり、そのバリア層が銅電極の銅溶食を防ぎ、銅溶食による銅電極の欠損や消失を防ぐことができる。その結果、実装基板の銅ランド等の銅電極の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。また、この発明によれば、微細な銅電極を有する実装基板に所望の一定厚さのはんだバンプを容易に且つ寸法精度よく形成することができるので、従来のような高コストの工程が不要になるので、電子部品をはんだバンプにはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板の製造に有利になる。
本発明に係る実装基板の製造方法によれば、実装基板の銅ランド等の銅電極の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。また、微細な銅電極を有する実装基板に所望の一定厚さのはんだバンプを容易に且つ寸法精度よく形成することができる。その結果、従来のような高コストの工程が不要になるので、電子部品をはんだバンプにはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板を製造することができる。
本発明に係るはんだバンプの形成方法で用いる基板とマスクを示す模式的な斜視図である。 本発明に係るはんだバンプの形成方法の一例を示す工程図(その1)である。 本発明に係るはんだバンプの形成方法の一例を示す工程図(その2)である。 本発明に係るはんだバンプの形成方法の他の一例を示す工程図の一部である。 形状の異なるマスクを用いた例である。 銅電極上に形成された金属間化合物層の例であり、(A)は比較例で形成されたはんだ接続部の断面形態の模式図であり、(B)は実施例で形成されたはんだ接続部の断面形態模式図である。 有機脂肪酸含有溶液で清浄化処理された溶融はんだの濡れ性試験(メニスコグラフ)結果である。 未処理の溶融はんだの濡れ性試験(メニスコグラフ)結果である。 はんだ層の深さ方向の酸素量を示すグラフである。 はんだ接続部を加熱した後のマイクロボイドの発生形態の例であり、(A)(B)は比較例での結果であり、(C)(D)は実施例での結果である。 実施例で得られたはんだ接続部の断面の元素マッピング像である。
以下、本発明に係るはんだバンプの形成方法及び実装基板の製造方法について図面を参照しつつ説明する。なお、本願では、「本発明」を「本願の実施形態」と言い換えることができる。
[はんだバンプの形成方法]
本発明に係るはんだバンプ11の形成方法は、銅電極2が形成された基板1を準備する工程と、銅電極2上の必要な箇所にはんだバンプ11を形成するための開口部6が形成されたマスク5を準備する工程と、基板1とマスク5とを重ねた後に、マスク5の表面S1側から溶融はんだの噴流11’を吹き付けてマスク5の開口部6にマスク5の厚さよりも厚くなるまで溶融はんだ11aを盛る工程と、マスク5の厚さを超える溶融はんだ11aを除去して所定厚さのはんだバンプ11を形成する工程と、マスク5を取り外す工程と、を有する。
以下、各工程について詳しく説明する。
(基板の準備工程)
準備される基板1は、図1に示すように、プリント基板、ウエハー及びフレキシブル基板等の基板である。これらの基板1は、所定の銅電極2が形成されている。銅電極2としては、パターン幅で5μm以上又は10μm以上で、500μm以下の狭ピッチのものを好ましく挙げることができる。銅電極2の厚さは特に限定されないが、通常、5μm以上30μm以下程度である。基板1の大きさや外形形状も特に限定されず、各種のものに対して本発明を適用できる。
なお、基板1に設けられる銅電極2のうち、通常、電子部品を実装する部分(はんだ接続部)だけが露出し、はんだ接続部以外は絶縁層や絶縁フィルムで覆われている。この露出したはんだ接続部に、後述の手段によってはんだバンプ11が形成され、そのはんだ接続部に設けられたはんだバンプ11は、電子部品をはんだ接合したり、接続端子(コネクタ)を接合したりするように作用する。
(マスクの準備工程)
準備されるマスク5は、図1に示すように、銅電極2上の必要な箇所にはんだバンプ11を形成するための開口部6が形成されている。マスク5の材質は特に限定されないが、溶融はんだ11aの噴流11’が吹き付けられ、その溶融はんだ11aと一定時間接触するので、耐熱性の材質であればよい。通常、金属製のマスクや耐熱性プラスチック等が用いられる。マスク5に設けられている開口部6は、基板1の銅電極2のうち、はんだバンプ11を設ける必要のある箇所(はんだ接続部)に空けられている。
マスク5の厚さは、形成するはんだバンプ11の厚さに応じて任意に選択される。したがって、マスク5の開口部6の周縁の厚さが、はんだバンプ11の高さ(厚さ)を規制することになる。マスク5の周縁の厚さとしては、例えば20μm以上500μm以下の範囲から任意に選ばれる。本発明では、こうした厚さの範囲内のマスク5を用いることにより、その厚さと同じ又は略同じ厚さのはんだバンプ11をばらつきのない均一な厚さで得ることができる。
マスク5の厚さは、通常は図3(B)(C)に示すように、形成するはんだバンプ11の高さと同じ又は略同じ厚さのマスク5を用いて、寸法ばらつきのない所定の厚さのはんだバンプ11を形成する。一方、図5(A)に示すように、開口部6の周縁の厚さは薄いが、開口部6の周縁以外の部分を厚くしたマスク5Aを用いることもできる。こうしたマスク5Aは、マスク全体として剛性を有し、しかも開口部6の周縁の薄い厚さと同じ厚さのはんだバンプ11を寸法ばらつきなく形成できるという利点がある。また、図5(B)に示すように、開口部6の周縁の厚さをより薄くしたマスク5Bを用いることもできる。こうしたマスク5Bは、マスク全体として剛性を有し、しかも開口部6の周縁のより薄い厚さと同じ厚さのはんだバンプ11を寸法ばらつきなく形成できるという利点がある。
なお、マスク5A,5Bの薄い部分と厚い部分との境界は、図5に示すように、なだらかな傾斜面S2になっていることが好ましい。マスク5A,5Bがこうした傾斜面S2を備えることにより、後述の余剰はんだの除去工程での溶融はんだ11aの除去を容易に行うことができる。そうしたなだらかな傾斜面S2は、溶融はんだ11aの除去が妨げられない程度の直線状の傾斜面であってもよいし、湾曲した曲線状の傾斜面であってもよい。
(はんだ盛り工程)
はんだ盛り工程は、図1及び図2(B)に示すように、基板1とマスク5とを重ねた後に、図2(C)に示すように、マスク5の表面S1側から溶融はんだの噴流11’を吹き付けて、図2(D)に示すように、マスク5の開口部6にマスク5の厚さよりも厚くなるまで溶融はんだ11aを盛る工程である。基板1とマスク5とを重ねるときの位置決めは、それぞれに設けられた位置決めマークや位置決め突起等によって行われ、両者は精度よく位置決めされる。
溶融はんだ11aとしては、はんだを加熱して溶融させ、噴流11’として吹き付けることができる程度に流動化させたものを用いる。その加熱温度は、はんだ組成によって任意に選択されるが、通常、150℃以上300℃以下程度の範囲内から良好な温度が設定される。本発明では、錫を主成分とし、ニッケルを副成分として少なくとも含み、さらに銀、銅、亜鉛、ビスマス、アンチモン及びゲルマニウムから選ばれる1種又は2種以上を副成分として任意に含む溶融鉛フリーはんだが用いられる。
好ましいはんだ組成は、Sn−Ni−Ag−Cu−Ge合金であり、具体的には、ニッケル0.01質量%以上0.5質量%以下、銀2質量%以上4質量%以下、銅0.1質量%以上1質量%以下、ゲルマニウム0.001質量%以上0.02質量%以下、残部が錫のはんだ合金を用いることが、銅食われを安定して防ぐことができるCuNiSn金属間化合物13a(図6(B)参照。)を形成するために好ましい。そうしたCuNiSn金属間化合物13aを形成するための特に好ましい組成は、0.01質量%以上0.07質量%以下、銀0.1質量%以上4質量%以下、銅0.1質量%以上1質量%以下、ゲルマニウム0.001質量%以上0.01質量%以下、残部が錫のはんだ合金である。こうしたSn−Ni−Ag−Cu−Ge合金ではんだ付けする場合は、240℃以上260℃以下の温度の溶融はんだ11aとして用いることが好ましい。
また、ビスマスを含むはんだは、溶融はんだ11aの加熱温度をさらに低温化することができ、その成分組成を調整することにより、例えば150℃近くまで低温化させることができる。ビスマスを含有するはんだ組成も、上記同様、ニッケルを0.01質量%以上0.5質量%以下含有することが好ましく、0.01質量%以上0.07質量%以下含有することがより好ましい。こうすることにより、CuSn金属間化合物層13aを容易に形成できる低温型の溶融はんだ11aとすることができる。
また、その他の亜鉛やアンチモンも、必要に応じて配合される。いずれの場合であっても、はんだ組成は、少なくともニッケルを0.01質量%以上0.5質量%以下含有することが好ましく、0.01質量%以上0.07質量%以下含有することがより好ましい。
こうした組成の溶融はんだ11aは、鉛を含まない鉛フリーはんだであるとともに、上記含有量のニッケルを必須に含むので、図6(B)に示すように、溶融はんだ11aに含まれるニッケルが銅電極2の銅と化合し、さらに溶融はんだ11aの錫とも化合して、CuNiSn金属間化合物層13aを銅電極2の表面に容易に形成することができる。形成されたCuNiSn金属間化合物層13aは、銅電極2の銅溶食防止層として作用し、銅電極2の欠損や消失を防ぐように作用する。したがって、CuNiSn金属間化合物層13aを有するはんだバンプ11は、その後において、そのはんだバンプ11が形成された基板をはんだ槽中にディッピングするディッピング工程に投入する場合のように、銅電極2にとって過酷とも言える処理にも容易に耐えることができる。そのため、低コストのはんだディッピング工程を適用しても、歩留まりがよく、信頼性の高いはんだバンプ11の実現できる。さらに、そのはんだバンプ11を利用した電子部品の実装を低コストで信頼性高く行うことができる実装基板を歩留まりよく得ることができる。
溶融はんだ11aに含まれるニッケル含有量は、後述の実施例に示すように、CuNiSn金属間化合物層13aの厚さに影響する。具体的には、ニッケル含有量が0.01質量%以上、0.5質量%以下(好ましくは0.07質量%以下)の範囲では、1μm以上3μm以下程度の略均一厚さのCuNiSn金属間化合物層13aを生成できる。この範囲内の厚さのCuNiSn金属間化合物層13aは、銅電極2中の銅が溶融はんだ11a中又ははんだバンプ11中に溶け込んで溶食されるのを防ぐことができる。
ニッケル含有量が0.01質量%では、CuNiSn金属間化合物層13aの厚さが約1μm以上1.5μm以下程度になり、ニッケル含有量が例えば0.07質量%では、CuNiSn金属間化合物層13aの厚さが約2μm程度になり、ニッケル含有量が0.5質量%では、CuNiSn金属間化合物層13aの厚さが約3μm程度になる。
ニッケル含有量が0.01質量%未満では、CuNiSn金属間化合物層13aの厚さが1μm未満になって、そのCuNiSn金属間化合物層13aが銅電極2を覆いきれない箇所が生じ、その箇所から銅の溶食が起こりやすくなることがある。ニッケル含有量が0.5質量%を超えると、硬いCuNiSn金属間化合物層13aが厚さ3μmを超えてさらに厚くなり、そのCuNiSn金属間化合物層13aに亀裂が生じる。その結果、その亀裂部分から銅の溶食が起こりやすくなる。なお、好ましいニッケル含有量は0.01質量%以上0.07質量%以下であり、この範囲のニッケル含有量を有する溶融はんだ11aは、ニッケル含有量が0.07質量%を超え、0.5質量%以下の場合に比べて、CuNiSn金属間化合物層13aの亀裂を起こすことがなく、平滑な均一層を形成することができる。
溶融はんだ11aとして用いるはんだは、精製処理されていることが好ましい。具体的には、炭素数12〜20の有機脂肪酸を5質量%以上25質量%以下含有する溶液を180℃以上350℃以下に加熱し、その加熱された溶液と溶融はんだ11aとを接触させて激しく撹拌混合する。こうすることにより、酸化銅とフラックス成分等で汚染された精製処理前の溶融はんだ11aを清浄化することができ、酸化銅やフラックス成分等を除去した溶融はんだ11aを得ることができる。その後、酸化銅やフラックス成分等が除去された溶融はんだ11aを含む混合液を、有機脂肪酸含有溶液貯槽に導入し、その有機脂肪酸含有溶液貯槽中において比重差で分離した清浄化後の溶融はんだ11aをその有機脂肪酸含有溶液貯槽の底部からポンプで鉛フリーはんだ液貯槽に戻す。こうした精製処理を行うことで、噴流として使用する溶融はんだ11a中の銅濃度及び不純物濃度の経時的な上昇を抑制し、かつ酸化銅やフラックス残渣等の不純物を鉛フリーはんだ液貯槽に持ち込ませないようにすることができる。その結果、鉛フリーはんだ液貯槽内の溶融はんだ11aの経時的な組成変化を抑制することができるので、安定した接合信頼性の高い溶融はんだ11aを用いたはんだバンプ11を連続して形成することができる。また、そうしたはんだバンプ11を備えた実装基板を連続して製造することができる。
精製された溶融はんだ11aは、はんだバンプ11の接合品質に影響する酸化銅やフラックス残渣等の不純物を含まない。その結果、はんだバンプ11と電子部品との接合品質のロット間ばらつきがなくなり、経時的な品質安定性に寄与することができる。
また、有機脂肪酸含有溶液で精製された溶融はんだ11aは、有機脂肪酸含有溶液で精製されていない溶融はんだに比べて、濡れ性が良好という結果が得られている。具体的には、後述の実施例と比較例で得られた図7と図8のはんだ濡れ性試験(メニスコグラフ)の結果からもわかるように、精製された溶融はんだ11aのゼロクロスタイムは0.4秒であったが、未精製の溶融はんだのゼロクロスタイムは5秒であった。また、有機脂肪酸含有溶液で精製された溶融はんだ11aは、有機脂肪酸含有溶液で精製されていない溶融はんだに比べて、粘度が顕著に小さいという結果が得られている。具体的には、後述の実施例と比較例で得られた結果からもわかるように、精製された溶融はんだ11aの粘度は0.003Pa・s以上0.004Pa・s以下であるのに対し、未精製の溶融はんだの粘度は0.005Pa・s以上0.006Pa・s以下であり、両者には顕著な差があった。なお、粘度は振動片式粘度計で測定した。
精製された溶融はんだ11aと未精製の溶融はんだとの上記特性差は、溶融はんだ11aの噴流11’が銅電極2上の隅々まで良好なはんだ濡れ性で満遍なく広がることを意味している。特に、溶融はんだ11aを銅電極2上に吹き付ける前に、精製に用いる有機脂肪酸含有溶液をその銅電極2に接触(吹きつけ、浸漬)させることにより、その有機脂肪酸含有溶液が銅表面に存在する酸化物や不純物等を除去するように清浄化する。こうして清浄化された銅表面に、同じく有機脂肪酸含有溶液で精製された溶融はんだ11aを吹き付けて付着させることにより、溶融はんだ11aを銅表面2上にはんだ濡れ性よく、濡れ広げることができる。一方、清浄化された銅表面に未精製の溶融はんだを吹き付けて付着させた場合は、前記のような濡れ性よく濡れ広がることがなく、銅表面に溶融はんだが満遍なく濡れ広がらないことがあった。これらの結果は、有機脂肪酸含有溶液で清浄化された銅表面に、有機脂肪酸含有溶液で精製された溶融はんだ11aを吹き付けて付着させることが、顕著な効果を導くことを示している。
精製に用いる有機脂肪酸含有溶液に含まれる有機脂肪酸は、炭素数11以下でも使用可能ではあるが、そうした有機脂肪酸は、吸水性があり、上記した180℃以上350℃以下の高温域で使用する場合にはあまり好ましくない。また、炭素数21以上の有機脂肪酸は、融点が高いこと、浸透性が悪いこと、取扱いし難いこと等の難点があり、また、精製処理した後の溶融はんだ11aの表面の防錆効果も不充分になる。代表的なものとしては、炭素数16のパルミチン酸が好ましい。有機脂肪酸としては、炭素数16のパルミチン酸のみを用いることが特に好ましく、必要に応じて炭素数12以上20以下の有機脂肪酸、例えば炭素数18のステアリン酸を含有させることもできる。
精製に用いる有機脂肪酸含有溶液は、5質量%以上25質量%以下のパルミチン酸を含み、残部がエステル合成油からなるものが好ましく用いられる。こうした有機脂肪酸含有溶液を180℃以上350℃以下に加温して用いることにより、その有機脂肪酸含有溶液が溶融はんだ11a中に存在する酸化物やフラックス成分等の不純物を選択的に取り込み、溶融はんだ11aを精製することができる。特に、炭素数16のパルミチン酸を10質量%前後(例えば、5質量%以上15質量%以下)含有する有機脂肪酸含有溶液が好ましい。なお、有機脂肪酸含有溶液には、ニッケル塩やコバルト塩等の金属塩や酸化防止剤等の添加剤は含まれていない。
有機脂肪酸の濃度が5質量%未満では、溶融はんだ11a中に存在する酸化物やフラックス成分等の不純物を選択的に取り込んで精製する効果が低く、さらに低濃度での管理が煩雑になる。一方、有機脂肪酸の濃度が25質量%を超えると、有機脂肪酸含有溶液の粘度が著しく高くなること、300℃以上の高温領域では発煙と悪臭の問題を生ずること、溶融はんだ11aとの撹拌混合性が不十分になる等の問題がある。したがって、有機脂肪酸の含有量は、好ましくは5質量%以上25質量%以下であることが好ましく、特に炭素数16のパルミチン酸のみを用いる場合は、10質量%前後(例えば、5質量%以上15質量%以下)の含有量であることが好ましい。
精製に用いる有機脂肪酸含有溶液の温度は、精製する溶融はんだ11aの融点で決まり、有機脂肪酸含有溶液と溶融はんだ11aとは、少なくとも溶融はんだ11aの融点以上の高温領域(一例としては240℃〜260℃)で激しく撹拌接触させる。また、有機脂肪酸含有溶液の上限温度は、発煙の問題や省エネの観点から350℃程度であり、望ましくは精製処理する溶融はんだ11aの融点以上の温度〜300℃の範囲である。例えば、ニッケル0.01質量%以上0.07質量%以下、銀0.1質量%以上4質量%以下、銅0.1質量%以上1質量%以下、ゲルマニウム0.001質量%以上0.01質量%以下、残部が錫のはんだ合金は、240℃以上260℃以下の温度で溶融はんだ11aとして用いるので、有機脂肪酸含有溶液の温度もそれと同じ240℃以上260℃以下程度であることが好ましい。
有機脂肪酸含有溶液にエステル合成油を混合する理由は、有機脂肪酸含有溶液の粘度を下げて、有機脂肪酸含有溶液と溶融はんだ11aとの均一な撹拌混合処理を行い易くすること、及び含有させた有機脂肪酸の高温発煙性を抑制することにある。
こうした有機脂肪酸含有溶液で精製した溶融はんだ11aは、図2(C)に示すように、スプレーノズルからマスク5の開口部6に向かって噴流11’として噴霧される。こうして、図2(D)に示すように、盛り上がった溶融はんだ11aが設けられる。
噴霧する際の雰囲気は特に限定されないが、その後に余った溶融はんだ11aをスキージ、液体シャワー又は気体シャワーで除去することから、「はんだ盛り工程」と余剰はんだの除去工程」の両方の工程で処理する間、雰囲気温度は溶融はんだ11aとしての溶融状態をそのまま維持できる温度(上記の例では、240℃以上260℃以下の温度)に保持されている必要がある。そうした雰囲気温度としては、具体的には、はんだ付けする溶融はんだ11aの温度と同じ又はそれに近い温度であることが好ましい。同じ温度であってもよいが、溶融はんだ11aの温度よりもやや高く設定することが好ましい。例えば、溶融はんだ11aの噴流温度に比べて、2℃以上10℃以下の高さで設定されていることが好ましく、2℃以上5℃以下の雰囲気温度に設定されていることがより好ましい。この温度範囲内とすることにより、銅電極2の表面に噴射した後の溶融はんだ11aの噴流11’をその銅電極2の表面に満遍なく流動させることができ、特にマスク5内の隅々にまで溶融はんだ11aを広げることができる。雰囲気温度が溶融はんだ11aの噴流温度よりも低い場合は、溶融はんだ11aの流動性が低下することがあり、一方、雰囲気温度が10℃を超える高さで設定されると、温度が高すぎて基板に熱ダメージを与えるおそれがある。
(余剰はんだの除去工程)
余剰はんだの除去工程は、図3(A)(B)に示すように、マスク5の表面から厚さ方向にはみ出る(マスク5の厚さを超えるとも言うことができる。)溶融はんだ11aを除去して所定厚さのはんだバンプ11を形成する工程である。マスク5の厚さを超える溶融はんだ11aの除去は、ブレード15又はエアーカッター等の除去手段で行う、又は、炭素数12〜20の有機脂肪酸含有溶液18をスプレーする除去手段で行う。こうすることで、マスク5の表面から厚さ方向にはみ出るはんだ11を除去することができる。
ブレード15は、図3(A)(B)に示すように、掻き落とし用として一般的に用いられている板状ブレードを用いることができる。また、エアーカッター(図示しない)は、エアー噴霧ノズルの先端から空気や不活性ガス(窒素ガス、アルゴンガス等)を勢いよく噴射することができるノズルを用いることができ、そのエアーカッターによって、マスク5の表面から厚さ方向にはみ出た溶融はんだ11aを吹き飛ばして除去することができる。
また、本発明では、炭素数12〜20の有機脂肪酸含有溶液18をノズル17からスプレーして、マスク5の表面から厚さ方向にはみ出た溶融はんだ11aを吹き飛ばす除去手段が好ましい。さらに、こうしたスプレーによる溶融はんだ11aの除去手段によって、はんだバンプ11上に、有機脂肪酸含有溶液18に含まれる有機脂肪酸のコーティング膜19を形成できる。
ノズル17から吹付ける溶融はんだの噴流11’の流速と吹付け処理時間は、溶融はんだ11aの種類やコーティング膜19の厚さ等を考慮して任意に設定する。また、ノズル17の形状と吹付け角度等の条件についても、融はんだ11aの種類やコーティング膜19の厚さ等を考慮して任意に適用又は設定する。吹き付け角度は特に限定されないが、ノズル17の中心軸とマスク面との仮想角を例えば30°〜45°の範囲内にすることが好ましい。なお、溶融はんだの噴流11’の流速と吹き付け処理時間によっては、マスク5の表面から厚さ方向にはみ出る溶融はんだ11aを除去するとともに、マスク5の表面以下の溶融はんだ11aも除去されることがあり、吹き付け後の溶融はんだ11aの表面は若干凹んでいる場合もある。この余剰も溶融はんだ11aを除去した後の形態は、こうした除去後の形態も含む。
吹き付ける有機脂肪酸含有溶液18には、窒素ガス等の不活性ガスを一部混入させてもよい。一方、酸素を含む空気や水等は、溶融はんだ11aの酸化や有機脂肪酸含有溶液への相溶性の観点から混入させない。
この除去工程で処理する間の雰囲気温度は、開口部6盛られた溶融はんだ11aの溶融状態をそのまま維持できる温度に保持されている。そうした温度は、適用する溶融はんだ11aの種類に応じて異なるが、上記の例では、240℃以上260℃以下の温度に保持されている必要がある。
スプレーにより有機脂肪酸含有溶液18を噴射して余剰の溶融はんだ11aを除去する場合、用いる有機脂肪酸含有溶液18は、上記した精製処理で用いたものと同じ有機脂肪酸含有溶液を用いることが好ましい。すなわち、炭素数12〜20の有機脂肪酸を5質量%以上25質量%以下含有する有機脂肪酸含有溶液を用いることが好ましい。特に炭素数16のパルミチン酸を5質量%以上15質量%以下含有する有機脂肪酸含有溶液が好ましく、必要に応じて炭素数12以上20以下の有機脂肪酸、例えば炭素数18のステアリン酸を含有させることもできる。なお、有機脂肪酸含有溶液には、ニッケル塩やコバルト塩等の金属塩や酸化防止剤等の添加剤は含まれていない。
有機脂肪酸含有溶液は、溶融はんだ11aの温度と同様の温度範囲に加温されていることが好ましく、例えば180℃以上350℃以下に加温した有機脂肪酸含有溶液を用いる。溶融はんだ11aを、上記同様、240℃〜260℃の範囲にして噴流11’した場合には、その溶融はんだ11aと同じ240℃〜260℃の温度の有機脂肪酸含有溶液を噴射して、余剰の溶融はんだ11aを除去することが好ましい。なお、スプレー噴射した有機脂肪酸含有溶液と、その有機脂肪酸含有溶液とともに除去された溶融はんだ11aとは、比重差で分離され、有機脂肪酸含有溶液の底に沈んだ溶融はんだ11aを取り出して、有機脂肪酸含有溶液と分離することができる。分離された溶融はんだ11aと有機脂肪酸含有溶液は、再利用することができる。
上記同様、有機脂肪酸含有溶液に含まれる有機脂肪酸は、炭素数11以下でも使用可能ではあるが、そうした有機脂肪酸は、吸水性があり、上記した180℃以上350℃以下の高温域で使用する場合にはあまり好ましくない。また、炭素数21以上の有機脂肪酸は、融点が高いこと、浸透性が悪いこと、取扱いし難いこと等の難点があり、また、溶融はんだ11aの表面に成膜されるコーティング膜19の防錆効果も不充分になる。炭素数16のパルミチン酸が好ましく用いられ、そのパルミチン酸のみを用いることが特に好ましく、必要に応じて炭素数12以上20以下の有機脂肪酸、例えば炭素数18のステアリン酸を含有させることもできる。
有機脂肪酸含有溶液の温度は、除去する溶融はんだ11aの温度と同じ又は略同じであることが好ましい。こうすることで、溶融はんだ11aを冷却することなく吹き飛ばすことができる。
なお、有機脂肪酸含有溶液を溶融はんだ11aに噴射して余剰の溶融はんだ11aを除去した後には、溶融はんだ11aの表面には、有機脂肪酸含有溶液を構成する有機脂肪酸のコーティング膜19が形成される。このコーティング膜19は、溶融はんだ11aの表面を清浄し、さらには溶融はんだ11aの酸化を抑制して酸化被膜の生成を防ぐことができる。
(マスクの取り外し工程)
最後に、図3(C)に示すように、マスク5を取り外す。マスク5を取り外すことにより、所定厚さのはんだバンプ11を形成することができる。溶融はんだ11aからはんだバンプ11への冷却は、マスク5を取り外す前であってもよいし、マスク5を取り外した後であってもよい。冷却は、放冷であっても強制冷却であってもよい。強制冷却の場合は、空気又は不活性ガス(窒素ガス又はアルゴンガス等)を吹き付けて冷却することができる。
はんだバンプ11の厚さは、マスク5の厚さと同じ又は略同じであり、形成した複数のはんだバンプ11はほぼ全て同じ厚さであった。なお、ブレード15やエアーカッター等の部材を用いた除去手段で溶融はんだ11aを除去した場合には、はんだバンプ11の表面は、上記した図4(B)(C)に示すような有機脂肪酸のコーティング膜19は設けられていない。一方、有機脂肪酸含有溶液をスプレーして余剰はんだを除去した場合は、はんだバンプ11の表面は、上記した図4(B)(C)に示すような有機脂肪酸のコーティング膜19が設けられている。
特にパルミチン酸は溶融はんだ11a又ははんだバンプ11に接触して、溶融はんだ11a又ははんだバンプ11の表面をより効果的に清浄化するので好ましい。しかも、そのパルミチン酸が吸着したコーティング膜19は、溶融はんだ11a又ははんだバンプ11の表面に形成されるので、そのコーティング膜19は、溶融はんだ11a又ははんだバンプ11の表面をその後も酸化物の生成を抑えた清浄状態に保持することができる。その結果、電子部品の実装時に複数の加熱炉を通過する場合であっても、その熱によってはんだバンプ11の表面が酸化したりしてはんだ付けを阻害する表面状態に変化するのを抑制できる。そして、電子部品をはんだ付け不良なく、はんだバンプ11にはんだ付けすることができる。
しかも、本発明に係るはんだバンプ11の形成方法で形成されたはんだバンプ11は、図10に示すように、マイクロボイドの発生を極力抑制できるので、電子部品を実装した後に複数の熱履歴が加わったり、実装基板が電子機器内に取り付けられて消費者によって長期間使用されたりした場合であっても、極めて信頼性の高いはんだ接合部とすることができる。こうした高信頼性のはんだ接合部を構成するはんだバンプ11は、本発明に係る方法でしか得ることができない。
以上説明したように、本発明に係るはんだバンプの形成方法によれば、錫を主成分とし、ニッケルを副成分として少なくとも含む溶融はんだの噴流11’を開口部6に向けて吹き付けるので、銅電極2の銅と溶融はんだ11aが含むニッケルとが合金化したCuNiSn金属間化合物層13aが、銅電極2の表面に形成する。銅電極2の表面に形成されたCuNiSn金属間化合物層13aは、銅溶食のバリア層となり、そのバリア層が銅電極2の銅溶食を防ぐので、銅溶食による銅電極2の欠損や消失を防ぐことができる。その結果、実装基板の銅ランド等の銅電極2の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。
また、本発明に係るはんだバンプ11の形成方法によれば、マスク5の厚さを超える溶融はんだ11aの除去を、ブレード15又はエアーカッター等の除去手段又は炭素数12〜20の有機脂肪酸含有溶液18をスプレーする除去手段という簡便な手段で行うので、微細な銅電極2を有する実装基板に所望の一定厚さのはんだバンプ11を容易に且つ寸法精度よく形成することができる。その結果、従来のような高コストの工程が不要になるので、電子部品をはんだバンプ11にはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板の製造に有利になる。
特に近年、銅電極2の配線密度や電子部品の実装密度が向上している。そのため、基板1に電子部品を歩留まりよくはんだ接合することができるように、はんだバンプ11は、ますます微細化し、しかも厚さにばらつきがないことが求められている。本発明は、こうした要求に応えることができるはんだバンプ11の形成方法であって、コネクタ、QFP(Quad Flat Package)、SOP(Small Outline Package)、BGA(Ball Grid Array)等の接続端子の寸法にバラツキが存在する場合であっても、基板1上には一定厚さのはんだバンプ11を形成できるので、安定した信頼性の高いはんだ接合を実現できるという利点がある。その結果、バラツキが存在する電子部品や、大小の電子部品が混在する場合であっても、安定したはんだ接合を実現できる。
[実装基板の製造方法]
本発明に係る実装基板の製造方法は、電子部品を実装する銅電極2の接合部に、上記した本発明に係るはんだバンプの形成方法ではんだバンプ11を形成し、形成されたはんだバンプ11に電子部品をはんだ付けして実装することに特徴がある。こうすることで、実装基板の銅ランド等の銅電極2の信頼性を確保でき、電子部品を実装基板にはんだ付けする際に、従来のはんだ付け時に起こる銅溶食を抑制できる。また、微細な銅電極2を有する実装基板に所望の一定厚さのはんだバンプ11を容易に且つ寸法精度よく形成することができる。こうした本発明によれば、従来のような高コストの工程が不要になるので、電子部品をはんだバンプにはんだ接合した接合部の信頼性と歩留まりを高めることができ、低コストな実装基板を製造することができる。
基板としては、プリント基板、ウエハー及びフレキシブル基板等の各種の基板を挙げることができる。特にウエハーは、銅電極の幅やピッチが狭いので、本発明に係る方法を適用することが好ましく、狭ピッチの微細電極に、はんだバンプ11を精度よく設けることができる。また、大きな電子部品を設けるプリント基板やフレキシブル基板の場合も、はんだバンプ11の厚さを均一にすることができ、しかもそのはんだバンプ11の表面を清浄化した状態で保持できるので、寸法バラツキのある電子部品であっても、はんだ付け不良なく、しかも、図10に示すように、マイクロボイドの発生のおそれなく実装できるという極めて大きな効果を奏する。
電子部品としては、半導体チップ、半導体モジュール、ICチップ、ICモジュール、誘電体チップ、誘電体モジュール、抵抗体チップ、抵抗体モジュール、等々を挙げることができる。
以下、実施例と比較例を挙げて、本発明をさらに具体的に説明する。
[実施例1]
一例として、幅が例えば200μmで厚さが例えば10μmの銅配線パターンが形成された基板1を準備した。この基板1は、銅配線パターンのうち、電子部品の実装部分となる幅が例えば200μmで長さが例えば50μmの接続部のみが露出し、他の銅電極2は絶縁層で覆われている。こうした接続部上にはんだバンプ11を形成するための開口部6を持つマスク5を準備した。基板1上で銅電極2が露出した接続部と、マスク5の開口部6とを位置合わせして重ねた後、Ni:0.05質量%、Ge:0.005質量%、Ag:3質量%、Cu:0.5質量%、残部がSnからなる5元系鉛フリーはんだを用い、250℃に加熱して溶融はんだ11aとし、その溶融はんだの噴流11’を開口部6に向けて噴射した。溶融はんだの噴流11’は、ノズル12を例えば45°に傾けた状態で、250℃の溶融はんだ11aの温度が冷えないように雰囲気温度も250℃前後にして噴射装置を利用して行った。溶融はんだの噴流11’を噴射した後の開口部6の形態は、溶融はんだ11aが表面張力で盛り上がった状態であった。この溶融はんだ11aは、蒸気雰囲気温度によって溶融状態を保持させた。
次に、ニッケル塩やコバルト塩等の金属塩や酸化防止剤等が含まれていないエステル合成油にパルミチン酸を10質量%になるように含有させて、有機脂肪酸含有溶液を調製した。この有機脂肪酸含有溶液を250℃に加温し、その有機脂肪酸含有溶液18を溶融はんだ11aが盛り上がった開口部6に向けて噴射した。このときの溶融はんだ11aは溶融状態が保持されている。有機脂肪酸含有溶液18の噴射は、ノズル17を例えば30°に傾けた状態で、250℃の有機脂肪酸含有溶液18の温度が冷えないように加温された噴霧装置を利用して行った。有機脂肪酸含有溶液18を噴射した後の開口部6の形態は、溶融はんだ11aがマスク5の表面と同じ高さで設けられていた。
その後、溶融はんだ11aを放冷してはんだバンプ11とした後に、マスク5を取り外して、実施例1に係るはんだバンプ11を形成した。得られたはんだバンプ11の断面の走査型電子顕微鏡写真形態を図10に示し、その断面の元素マッピングを図11に示した。図10に示す断面写真から、CuNiSn金属間化合物層13aは、1.5μmの厚さで均一に形成されていた。
[実施例2]
実施例1において、はんだ材料として、Ni:0.03質量%、Ge:0.005質量%、Ag:3質量%、Cu:0.5質量%、残部がSnからなる5元系鉛フリーはんだを用いた他は、実施例1と同様にして、実施例2に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、やや凹凸があるものの、1μmの厚さで形成されていた。
[実施例3]
実施例1において、はんだ材料として、Ni:0.07質量%、Ge:0.005質量%、Ag:3質量%、Cu:0.5質量%、残部がSnからなる5元系鉛フリーはんだを用いた他は、実施例1と同様にして、実施例3に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、2μmの厚さで均一に形成されていた。
[実施例4]
実施例1において、有機脂肪酸含有溶液中のパルミチン酸含有量を7質量%とした他は、実施例1と同様にして、実施例4に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、1.5μmの厚さで均一に形成されていた。
[実施例5]
実施例1において、有機脂肪酸含有溶液中のパルミチン酸含有量を12質量%とした他は、実施例1と同様にして、実施例5に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、1.5μmの厚さで均一に形成されていた。
[比較例1]
実施例1において、はんだ材料として、Ag:3質量%、Cu:0.5質量%、残部がSnからなる3元系鉛フリーはんだを用いた他は、実施例1と同様にして、比較例1に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層は存在せず(図6(A)を参照。)、銅電極2上には、CuSn金属間化合物層13bが形成されていた。
[比較例2]
実施例1において、はんだ材料として、Ni:0.005質量%、Ge:0.005質量%、Ag:3質量%、Cu:0.5質量%、残部がSnからなる5元系鉛フリーはんだを用いた他は、実施例1と同様にして、比較例2に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、凹凸が激しく、膜として連続していなかった。
[比較例3]
実施例1において、はんだ材料として、Ni:1質量%、Ge:0.005質量%、Ag:3質量%、Cu:0.5質量%、残部がSnからなる5元系鉛フリーはんだを用いた他は、実施例1と同様にして、比較例3に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、5μmの厚さで形成されて、亀裂が発生しているのが確認された。
[比較例4]
実施例1において、有機脂肪酸含有溶液中のパルミチン酸含有量を1質量%とした他は、実施例1と同様にして、比較例4に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、1.5μmの厚さで均一に形成されていたが、その表面は酸化していると思われる変色が生じていた。
[比較例5]
実施例1において、有機脂肪酸含有溶液中のパルミチン酸含有量を30質量%とした他は、実施例1と同様にして、比較例5に係るはんだバンプ11を形成した。実施例1と同様に、断面の走査型電子顕微鏡写真から、CuNiSn金属間化合物層13aは、1.5μmの厚さで均一に形成されていた。
[測定と結果]
(ボイド発生についての評価)
CuNiSn金属間化合物層13aの厚さは、断面の走査型電子顕微鏡写真から測定した。また、銅電極2とはんだバンプ11との接合界面付近のボイドの有無は、150℃で240時間エージングした後の断面の走査型電子顕微鏡写真から評価した。図10(A)(B)は比較例1の結果であり、図10(C)(D)は実施例1の結果である。図10に示すように、比較例1のはんだバンプ11は、銅電極2との界面にボイドが発生したのに対し、実施例1のはんだバンプ11は、銅電極2との界面にボイドが発生しなかった。
(元素マッピング)
図11は、実施例1のはんだバンプ11と銅電極2との接合界面付近の走査型電子顕微鏡での断面写真とX線マイクロアナライザー(EPMA)の元素マッピングである。図11に示すように、銅電極2の上にニッケル元素が分布しているのが確認でき、CuNiSn金属間化合物層13aが形成されていることがわかる。
(ぬれ性と含有酸素量)
図7は、有機脂肪酸含有溶液で清浄化処理された溶融はんだの濡れ性試験(メニスコグラフ)結果であり、図8は、未処理の溶融はんだの濡れ性試験(メニスコグラフ)結果である。図7と図8のはんだ濡れ性試験(メニスコグラフ)の結果からもわかるように、図7に示す精製された溶融はんだ11aのゼロクロスタイムは0.4秒であったが、図8に示す未精製の溶融はんだのゼロクロスタイムは5秒であった。このことから、有機脂肪酸含有溶液で精製された溶融はんだ11aは、有機脂肪酸含有溶液で精製されていない溶融はんだに比べて、濡れ性が良好であった
有機脂肪酸含有溶液で精製された溶融はんだ11aと、有機脂肪酸含有溶液で精製されていない溶融はんだについて、振動片式粘度計で粘度を測定した。精製された溶融はんだ11aの粘度は0.003Pa・s以上0.004Pa・s以下であり、より詳しくは、220℃で0.0038Pa・s、240℃で0.0036Pa・s、260℃で0.0035Pa・s、280℃で0.0034Pa・sであった。一方、未精製の溶融はんだの粘度は0.005Pa・s以上0.006Pa・s以下であり、より詳しくは、220℃で0.0060Pa・s、240℃で0.0058Pa・s、260℃で0.0056Pa・s、280℃で0.0054Pa・sであった。両者には顕著な差があった。
また、図9は、はんだ層の深さ方向の酸素量を示すグラフである。はんだ層中の酸素含有量は、飛行時間二次イオン質量分析計(Time-of-flight secondary ion mass spectrometer:TOF−SIMS)で測定した結果である。図9からわかるように、精製された溶融はんだを用いて得たはんだ層の酸素量aは、未精製の溶融はんだを用いて得たはんだ層の酸素量bに比べて、著しく少なかった。このときの酸素量を定量した。定量は、はんだ層の表面から1μmの位置から10μmの位置までの酸素量を厚さ方向で定量し、その平均値で評価した。その結果、精製された溶融はんだを用いて得たはんだ層の酸素量は10ppm以下であり、具体的には3〜4ppmであったが、未精製の溶融はんだを用いて得たはんだ層の酸素量は約200ppmであった。
こうした精製された溶融はんだと未精製の溶融はんだとの上記特性差は、溶融はんだの噴流11’が銅電極2上の隅々まで良好なはんだ濡れ性で満遍なく広がることの理由になっている。すなわち、精製された溶融はんだは、粘度が小さく、濡れ性がよいので、銅表面2上で良好に濡れ広がったが、未精製の溶融はんだは、銅表面に満遍なく濡れ広がらなかった。銅表面を有機脂肪酸含有溶液で清浄化したものに対しても同様であった。
図9で示したはんだ層中の酸素量は、図10に示したボイドの発生と密接に関係していると考えられるとともに、図7と図8の濡れ性にも密接に関係していると考えられる。すなわち、はんだ層中の酸素量の差は、精製された溶融はんだ中の酸素量と未精製の溶融はんだ中の酸素量の差を表しているといえるので、そうした酸素量の影響により、ボイドの発生に差が生じ、また、はんだ濡れ性と粘度に差が生じているものと考えられる。
1 基板
2 銅電極
5,5A,5B マスク
6 開口部
11 はんだバンプ
11a 溶融はんだ
11’ 溶融はんだの噴流
12 噴流ノズル
13a CuNiSn金属間化合物層
13b CuSn金属間化合物層
15 スキージ
17 噴射ノズル
18 有機脂肪酸含有溶液
19 コーティング膜
S1 表面
S2 傾斜面

Claims (4)

  1. 銅電極が形成された基板を準備する工程と、
    前記銅電極上の必要な箇所にはんだバンプを形成するための開口部が形成されたマスクを準備する工程と、
    前記基板と前記マスクとを重ねた後に、前記マスクの表面側から精製処理された150℃以上300℃以下の溶融はんだの噴流を吹き付けて前記マスクの開口部に該マスクの厚さよりも厚くなるまで溶融はんだを盛る工程と、
    前記マスクの厚さを超える溶融はんだを除去して所定厚さのはんだバンプを形成する工程と、
    前記マスクを取り外す工程と、を有し、
    前記精製処理が、180℃以上350℃以下に加熱された炭素数12〜20の有機脂肪酸を5質量%以上25質量%以下含有する溶液と接触させて撹拌混合する処理であり、
    前記溶融はんだが、錫を主成分とし、ニッケルを副成分として少なくとも含み、さらに銀、銅、亜鉛、ビスマス、アンチモン及びゲルマニウムから選ばれる1種又は2種以上を任意の副成分として含む溶融鉛フリーはんだであり、
    前記マスクの厚さを超える溶融はんだの除去を、ブレード又はエアーカッター等の除去手段で行う、又は、炭素数12〜20の有機脂肪酸含有溶液をスプレーする除去手段で行う、ことを特徴とするはんだバンプの形成方法。
  2. 前記マスクの厚さを超える溶融はんだの除去を、炭素数12〜20の有機脂肪酸含有溶液をスプレーする除去手段で行い、
    前記はんだバンプ上に、前記有機脂肪酸含有溶液に含まれる有機脂肪酸のコーティング膜が形成されている、請求項1に記載のはんだバンプの形成方法。
  3. 前記有機脂肪酸含有溶液が、炭素数16のパルミチン酸を含有する溶液である、請求項1又は2に記載のはんだバンプの形成方法。
  4. 電子部品を実装する銅電極に、請求項1〜3のいずれか1項に記載のバンプの形成方法ではんだバンプを形成し、形成された前記はんだバンプに電子部品をはんだ付けして実装することを特徴とする実装基板の製造方法。
JP2012518680A 2012-04-17 2012-04-17 はんだバンプの形成方法及び実装基板の製造方法 Active JP5191616B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/060301 WO2013157075A1 (ja) 2012-04-17 2012-04-17 はんだバンプ及びその形成方法並びにはんだバンプを備えた基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP5191616B1 true JP5191616B1 (ja) 2013-05-08
JPWO2013157075A1 JPWO2013157075A1 (ja) 2015-12-21

Family

ID=48533963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012518680A Active JP5191616B1 (ja) 2012-04-17 2012-04-17 はんだバンプの形成方法及び実装基板の製造方法

Country Status (7)

Country Link
US (1) US20150115020A1 (ja)
EP (1) EP2840596B1 (ja)
JP (1) JP5191616B1 (ja)
KR (1) KR101686312B1 (ja)
CN (1) CN104246996B (ja)
TW (1) TWI569340B (ja)
WO (1) WO2013157075A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140212678A1 (en) * 2012-04-16 2014-07-31 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170183783A1 (en) * 2015-12-29 2017-06-29 Rohm And Haas Electronic Materials Llc Method for forming organic coating on copper surface
CN106252278B (zh) * 2016-09-14 2018-12-07 河南大学 金属氧化物薄膜晶体管阵列的制备方法
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
TWI634340B (zh) * 2016-12-30 2018-09-01 友達光電股份有限公司 積體電路結構、顯示器件模組及其檢測方法
CN108847396B (zh) * 2018-06-14 2021-04-27 通富微电子股份有限公司 倒装方法
US10453817B1 (en) * 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
CN111370320B (zh) * 2018-12-26 2022-07-08 中芯集成电路(宁波)有限公司 封装方法
JP6744972B1 (ja) * 2019-10-04 2020-08-19 有限会社 ナプラ 接合構造部
CN116511752B (zh) * 2023-01-31 2024-02-06 度亘核芯光电技术(苏州)有限公司 一种铜表面结构、制备方法及其焊接方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234195A (ja) * 1990-09-24 1992-08-21 Internatl Business Mach Corp <Ibm> 複数の導電性パッドへのハンダ付着方法及び装置 
JPH0864943A (ja) * 1994-08-17 1996-03-08 Tdk Corp ディスパージョン半田付け方法
JP2001044231A (ja) * 1999-07-30 2001-02-16 Hitachi Chem Co Ltd はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP2001203444A (ja) * 2000-01-19 2001-07-27 Toshiba Tungaloy Co Ltd 非鉛系接合材料の均一ボール製造法
JP2002514352A (ja) * 1997-04-28 2002-05-14 ソシエト ノヴァテ ソシエテ アノニム 電子回路または電子部品の電気接続接触面に、電気接続ビードを作成してはんだ付けする方法、およびそれを実施するための装置
JP2011236457A (ja) * 2010-05-07 2011-11-24 Tdk Corp 電子部品の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3298588A (en) * 1964-01-23 1967-01-17 Sanders Associates Inc Printed circuit board and machine for soldering same
US5403671A (en) * 1992-05-12 1995-04-04 Mask Technology, Inc. Product for surface mount solder joints
JPH06177527A (ja) * 1992-12-09 1994-06-24 Ibiden Co Ltd 表面実装用プリント配線板
JP3529240B2 (ja) 1997-04-16 2004-05-24 山一電機株式会社 スクリーン版の製造方法
US5964395A (en) * 1997-06-09 1999-10-12 Ford Motor Company Predeposited transient phase electronic interconnect media
US6273327B1 (en) * 1999-06-16 2001-08-14 Trw Inc. Apparatus and method for depositing solder material onto a circuit board
JP2002185118A (ja) * 2000-12-14 2002-06-28 Sanken Electric Co Ltd 半田付け方法
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
JP2005138341A (ja) * 2003-11-05 2005-06-02 Murata Mfg Co Ltd ペースト材料の印刷方法及びその印刷装置
WO2005091354A1 (ja) * 2004-03-22 2005-09-29 Tamura Corporation はんだ組成物及びこれを用いたバンプ形成方法
CN101200025B (zh) * 2004-04-16 2012-09-05 P.凯金属股份有限公司 液体活性添加剂在焊接方法中用于降低熔融焊料粘度的用途
JP2006066811A (ja) 2004-08-30 2006-03-09 Toshiba Corp はんだ印刷用マスク、部品実装方法
DE112006000682T5 (de) * 2005-03-23 2008-03-13 Tamura Corp. Heizvorrichtung, Reflow-Vorrichtung, Heizverfahren und Verfahren zur Herstellung von Bumps
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
JP4375485B2 (ja) * 2008-02-22 2009-12-02 日本ジョイント株式会社 鉛フリーはんだ合金の製造方法及び半導体装置の製造方法
JP4375491B1 (ja) * 2008-06-23 2009-12-02 日本ジョイント株式会社 電子部品のはんだ付け装置およびはんだ付け方法
EP2260968B1 (en) * 2009-02-09 2015-03-18 Tanigurogumi Corporation Process for producing tin or solder alloy for electronic part
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置
WO2011018861A1 (ja) * 2009-08-10 2011-02-17 ホライゾン技術研究所株式会社 はんだプリコート被膜の形成方法及びその装置
US8921221B2 (en) * 2011-06-20 2014-12-30 International Business Machines Corporation IMS (injection molded solder) with two resist layers forming solder bumps on substrates
TWI535043B (zh) * 2011-06-29 2016-05-21 國立屏東科技大學 以活性焊料製做的太陽能電池電極及其方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234195A (ja) * 1990-09-24 1992-08-21 Internatl Business Mach Corp <Ibm> 複数の導電性パッドへのハンダ付着方法及び装置 
JPH0864943A (ja) * 1994-08-17 1996-03-08 Tdk Corp ディスパージョン半田付け方法
JP2002514352A (ja) * 1997-04-28 2002-05-14 ソシエト ノヴァテ ソシエテ アノニム 電子回路または電子部品の電気接続接触面に、電気接続ビードを作成してはんだ付けする方法、およびそれを実施するための装置
JP2001044231A (ja) * 1999-07-30 2001-02-16 Hitachi Chem Co Ltd はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP2001203444A (ja) * 2000-01-19 2001-07-27 Toshiba Tungaloy Co Ltd 非鉛系接合材料の均一ボール製造法
JP2011236457A (ja) * 2010-05-07 2011-11-24 Tdk Corp 電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140212678A1 (en) * 2012-04-16 2014-07-31 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
US9289841B2 (en) * 2012-04-16 2016-03-22 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method

Also Published As

Publication number Publication date
EP2840596B1 (en) 2017-11-22
WO2013157075A1 (ja) 2013-10-24
CN104246996A (zh) 2014-12-24
CN104246996B (zh) 2017-09-29
JPWO2013157075A1 (ja) 2015-12-21
EP2840596A4 (en) 2016-04-27
EP2840596A1 (en) 2015-02-25
KR20140147103A (ko) 2014-12-29
TW201344820A (zh) 2013-11-01
KR101686312B1 (ko) 2016-12-13
US20150115020A1 (en) 2015-04-30
TWI569340B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP5191616B1 (ja) はんだバンプの形成方法及び実装基板の製造方法
JP5129898B1 (ja) 電極溶食防止層を有する部品及びその製造方法
JP5079170B1 (ja) はんだ付け装置及び方法並びに製造された基板及び電子部品
JP5079169B1 (ja) はんだ付け装置及び方法並びに製造された基板及び電子部品
JP6150881B2 (ja) はんだ付け装置及びはんだ付け方法
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP6267427B2 (ja) はんだ付け方法及び実装基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Ref document number: 5191616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250