KR101686312B1 - 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법 - Google Patents

땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101686312B1
KR101686312B1 KR1020147028740A KR20147028740A KR101686312B1 KR 101686312 B1 KR101686312 B1 KR 101686312B1 KR 1020147028740 A KR1020147028740 A KR 1020147028740A KR 20147028740 A KR20147028740 A KR 20147028740A KR 101686312 B1 KR101686312 B1 KR 101686312B1
Authority
KR
South Korea
Prior art keywords
solder
mask
molten solder
mass
thickness
Prior art date
Application number
KR1020147028740A
Other languages
English (en)
Other versions
KR20140147103A (ko
Inventor
가쓰모리 다니구로
Original Assignee
가부시키가이샤 다니구로구미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 다니구로구미 filed Critical 가부시키가이샤 다니구로구미
Publication of KR20140147103A publication Critical patent/KR20140147103A/ko
Application granted granted Critical
Publication of KR101686312B1 publication Critical patent/KR101686312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/06—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for positioning the molten material, e.g. confining it to a desired area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11821—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

미세한 구리전극을 갖는 프린트 기판 등의 실장 기판에 원하는 일정 두께의 땜납 범프를 구리부식 등의 결함 없이 형성할 수 있는 땜납 범프의 형성방법을 제공한다.
준비된 기판(1)과 준비된 마스크(5)를 겹친 후에 용융 땜납의 분류를 분사하여 마스크(5)의 개구부에 마스크(5)의 두께보다도 두꺼워질 때까지 용융 땜납(11a)을 쌓는 공정과, 마스크(5)의 두께를 넘는 용융 땜납(11a)을 제거하여 소정 두께의 땜납 범프(11)를 형성하는 공정과, 마스크(5)를 제거하는 공정을 갖고, 용융 땜납(11a)은 납을 주성분으로 하며, 니켈을 부성분으로서 적어도 포함하고, 추가로 은, 구리, 게르마늄 등을 임의로 포함하는 용융 무연 땜납이며, 마스크(5)의 두께를 넘는 용융 땜납(11a)의 제거를, 블레이드 또는 에어 커터로 실행하거나, 탄소수 12~20의 유기 지방산 함유 용액(18)을 스프레이하여 실행함으로써 상기 과제를 해결하였다.

Description

땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법{SOLDER BUMP AND FORMING METHOD THEREFOR, AND SUBSTRATE HAVING SOLDER BUMP AND MANUFACTURING METHOD FOR SUBSTRATE HAVING SOLDER BUMP}
본 발명은 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법에 관한 것이다. 보다 상세하게는, 프린트 기판, 웨이퍼 및 플렉시블 기판 등의 기판이 갖는 구리전극 상에, 그 구리전극을 구성하는 구리의 부식을 막을 수 있는 일정 두께의 땜납 범프 및 그 형성방법과, 그러한 땜납 범프를 구비한 기판 및 그 제조방법에 관한 것이다.
최근, 프린트 기판, 웨이퍼 및 플렉시블 기판 등의 기판(이하, 이들을 "실장기판"이라고 할 경우가 있다)은, 배선밀도나 실장밀도가 점점 향상되고 있다. 실장기판에 전자부품을 납땜하기 위한 땜납 범프는, 미세하고, 형상 및 치수 등이 일치되어 있는 것이 요구되고 있다. 그러한 요구를 만족시키는 땜납 범프의 형성방법으로서, 특허문헌 1에는 페이스트로 페이스트 범프를 형성하기 위한 개구를 구비한 스크린판으로, 강성인 제 1금속층, 수지계의 접착제층 및 제 2금속층으로 이루어지고, 제 1금속층의 개구와 비교해 접착제층 및 제 2금속층의 개구 직경이 줄어들어 있는 것을 특징으로 하는 스크린판을 사용하여, 정밀하고 일정한 형상의 범프를 용이하게 형성하는 방법 등이 제안되어 있다.
그런데, 커넥터, QFP(Quad Flat Package), SOP(Small Out Line Package), BGA(Ball Grid Array) 등의 전자부품은, 리드단자 등의 접속단자의 치수에 편차가 존재하는 경우가 있다. 접속단자의 치수에 편차가 있는 전자부품을 납땜 불량 없이 납땜하기 위해서는, 실장기판에 만들어지는 땜납 범프를 두껍게 함으로써, 전자부품의 치수 편차의 영향을 작게 할 필요가 있다. 따라서, 특허문헌 1에서 사용되는 스크린판 등의 메탈 마스크는, 실장기판 상에 상당량의 땜납 범프를 만들 수 있는 정도의 두께가 필요하게 된다.
한편, 실장기판에 실장하기 위한 전자부품에 CSP(Chip Size Package) 등의 소형 전자부품이 섞여 있는 경우, 그러한 소형 전자부품용 땜납 범프의 크기는 매우 미세하다. 그 때문에, 그 땜납 범프를 실장기판에 만들기 위한 메탈 마스크는, 소형 전자부품용의 작은 개구를 구비하고 있다. 그러나, 상기한 상당량의 땜납을 만들기 위한 메탈 마스크는, 접속단자의 치수 편차를 흡수할 만큼의 두께를 갖고 있다. 그러한 두꺼운 메탈 마스크에 만들어진 소형 전자부품용 개구는, 종횡비(두께/개구폭)가 커지며, 메탈 마스크를 사용하여 땜납 페이스트를 스크린 인쇄할 때에, 메탈 마스크에 땜납 페이스트가 남게 되며, 땜납 페이스트의 두께가 불안정해지는 문제가 발생한다. 이 문제를 해결하려면, 치수 편차가 큰 접속단자를 갖는 전자부품과 소형 전자부품을, 같은 실장기판 상에 동시에 실장할 수 있도록, 높이 방향(두께)이 다른 복수의 땜납 범프를 적정하게 형성할 필요가 있다. 그러나, 두께가 다른 복수의 땜납 범프 제조는 번잡하며, 제조 코스트의 관점에서는 바람직하지 않다.
특허문헌 2는 커넥터 QFP, SOP, BGA 등의 전자부품과, CSP 등의 소형 전자부품이 섞여 있는 경우에도, 양 전자부품에 적절한 땜납 범프를 형성하는 방법을 제안하고 있다. 이 방법은 전극을 갖는 프린트 기판(실장기판) 상에, 개구부를 갖는 금속제의 제 1층과, 다른 개구부를 갖는 제 2층으로 이루어지는 땜납 인쇄용 마스크를, 제 2층과 프린트 기판이 밀착되도록 배치하고, 제 1층 측에서 땜납 페이스트를 공급하면서, 압착(squeezing) 지그로 압착을 실시하여, 높이가 다른 땜납 범프를 형성하는 방법이다.
또, 땜납 범프의 다른 형성방법으로서, 구리전극이 만들어진 실장기판을 그대로 용융 땜납 속에 디핑(침지)하는 방법이 알려져 있다. 그러나, 실장기판을 그대로 용융 땜납 속에 디핑한 경우, 땜납에 포함된 주석은, 구리전극의 구리를 부식시켜 소위 "구리부식"을 일으키고, 구리 패턴을 소실시키는 문제가 있다. 그 때문에, 용융 땜납 속에서의 실장기판의 디핑 시간을 단축시켜 구리부식을 억제하기 위해서, 실장기판의 구리전극 상에 예비 땜납층을 형성하고, 그 후에 실장기판을 용융 땜납 속에 디핑하는 방법(디핑방법)이 검토되고 있다.
특허문헌 1: 일본 특허공개 평10-286936호 공보 특허문헌 2: 일본 특허공개 2006-66811호 공보
그러나, 특허문헌 2의 방법은, 공급된 땜납 페이스트를 압착 지그로 압착해서 높이가 다른 땜납 범프를 형성하는 방법이므로, 생산성이 저하되는 난점이 있다. 또, 상기한 디핑방법은, 구리부식 문제를 여전히 해결할 수 없는 문제가 있다.
본 발명은 상기 문제를 해결하기 위해 이루어진 것으로서, 그 목적은, 미세한 전극을 갖는 기판, 웨이퍼 및 플렉시블 기판 등의 기판에, 원하는 일정 두께의 땜납 범프를 구리부식 등의 결함 없이 형성할 수 있는 땜납 범프 및 그 형성방법을 제공하는데 있다. 또, 본 발명의 다른 목적은, 그러한 땜납 범프를 구비한 기판 및 그 제조방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명에 따르는 땜납 범프의 형성방법은, 구리전극이 형성된 기판을 준비하는 공정과, 상기 구리전극 상의 필요한 장소에 땜납 범프를 형성하기 위한 개구부가 형성된 마스크를 준비하는 공정과, 상기 기판과 상기 마스크를 겹친 후에, 상기 마스크의 표면 측에서 용융 땜납의 분류(噴流)를 분사하여 상기 마스크의 개구부에, 그 마스크의 두께보다도 두꺼워질 때까지 용융 땜납을 쌓는 공정과, 상기 마스크의 두께를 넘는 용융 땜납을 제거하여 소정 두께의 땜납 범프를 형성하는 공정과, 상기 마스크를 제거하는 공정을 가지며, 상기 용융 땜납은 주석을 주성분으로 하고, 니켈을 부성분으로서 적어도 포함하며, 추가로 은, 구리, 아연, 비스무트, 안티몬 및 게르마늄에서 선택되는 1종 또는 2종 이상을 임의의 부성분으로서 포함하는 용융 무연 땜납이며, 상기 마스크의 두께를 넘는 용융 땜납의 제거를, 블레이드 또는 에어 커터 등의 제거수단으로 실행하거나, 탄소수 12~20의 유기 지방산 함유 용액을 스프레이하는 제거수단으로 실행하는 것을 특징으로 한다.
이 발명에 의하면, 주석을 주성분으로 하고, 니켈을 부성분으로서 적어도 포함하는 용융 땜납의 분류를 개구부를 향해서 분사하므로, 구리전극의 구리와 용융 땜납에 포함된 니켈이 합금화된 CuNiSn 금속간 화합물층이, 구리전극의 표면에 형성된다. 구리전극의 표면에 형성된 금속간 화합물층은, 구리부식의 배리어층이 되며, 그 배리어층이 구리전극의 구리부식을 막으므로, 구리부식에 의한 전극의 결손이나 소실을 막을 수 있다. 그 결과, 실장기판의 구리랜드(copper land) 등의 구리전극의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하는 구리부식을 억제할 수 있다. 또, 이 발명에 의하면, 마스크의 두께를 넘는 용융 땜납의 제거를, 블레이드 또는 에어 커터 등의 제거수단 또는 탄소수 12~20의 유기 지방산 함유 용액을 스프레이하는 제거수단이라고 하는 간편한 수단으로 실행하므로, 미세한 구리전극을 갖는 실장기판에 원하는 일정 두께의 땜납 범프를 용이하면서도 치수 정밀도 높게 형성할 수 있다. 그 결과, 종래와 같은 높은 코스트의 공정이 불필요해지므로, 전자부품을 땜납 범프에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조하는 데 유리하다.
본 발명에 따르는 땜납 범프의 형성방법에 있어서, 상기 땜납 범프 상에, 상기 유기 지방산 함유 용액에 포함되는 유기 지방산 코팅막이 형성되어 있다.
본 발명에 따르는 땜납 범프의 형성방법에 있어서, 상기 용융 땜납의 분류를 상기 구리전극 상에 분사하기 전에, 유기 지방산 함유 용액을 상기 구리전극에 접촉시키는 공정을 갖는다.
본 발명에 따르는 땜납 범프의 형성방법에 있어서, 상기 유기 지방산 함유 용액은 탄소수 16의 팔미트산을 함유하는 용액이다.
상기 과제를 해결하기 위한 본 발명에 따르는 실장기판의 제조방법은, 전자부품을 실장하는 구리전극에 상기한 본 발명에 따르는 땜납 범프의 형성방법으로 땜납 범프를 형성하고, 형성된 상기 땜납 범프에 전자부품을 납땜해서 실장하는 것을 특징으로 한다.
이 발명에 의하면, 상기한 땜납 범프의 형성방법으로 땜납 범프를 형성하므로, 실장기판의 구리랜드 등의 구리전극의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하는 구리부식을 억제할 수 있다. 또, 미세한 구리전극을 갖는 실장기판에 원하는 일정 두께의 땜납 범프를 용이하면서 치수 정밀도 높게 형성할 수 있다. 이러한 본 발명에 의하면, 종래와 같은 높은 코스트 공정이 불필요해지므로, 전자부품을 땜납 범프에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조할 수 있다.
본 발명에 따르는 땜납 범프의 형성방법에 의하면, 구리전극의 구리와 용융 땜납에 포함되는 니켈이 합금화된 CuNiSn 금속간 화합물층이, 구리전극의 표면에 형성되므로, 그 금속간 화합물층은 구리부식의 배리어층이 되며, 그 배리어층이 구리전극의 구리부식을 막을 수 있고, 구리부식에 의한 구리전극의 결손이나 소실을 막을 수 있다. 그 결과, 실장기판의 구리랜드 등의 구리전극의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하는 구리부식을 억제할 수 있다. 또, 이 발명에 의하면, 미세한 구리전극을 갖는 실장기판에 원하는 일정 두께의 땜납 범프를 용이하면서 치수 정밀도 높게 형성할 수 있으므로, 종래와 같은 높은 코스트 공정이 불필요해져서, 전자부품을 땜납 범프에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조하는 데 유리하다.
본 발명에 따르는 실장기판의 제조방법에 의하면, 실장기판의 구리랜드 등의 구리전극의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하는 구리부식을 억제할 수 있다. 또, 미세한 구리전극을 갖는 실장기판에 원하는 일정 두께의 땜납 범프를 용이하면서 치수 정밀도 높게 형성할 수 있다. 그 결과, 종래와 같은 높은 코스트 공정이 불필요해지므로, 전자부품을 땜납 범프에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조할 수 있다.
도 1은 본 발명에 따르는 땜납 범프의 형성방법에서 사용하는 기판과 마스크를 나타내는 모식적인 사시도다.
도 2는 본 발명에 따르는 땜납 범프의 형성방법의 일례를 나타내는 공정도(그 중 1)다.
도 3은 본 발명에 따르는 땜납 범프의 형성방법의 일례를 나타내는 공정도(그 중 2)다.
도 4는 본 발명에 따르는 땜납 범프의 형성방법의 다른 일례를 나타내는 공정도의 일부다.
도 5는 형상이 다른 마스크를 사용한 예다.
도 6은 구리전극 상에 형성된 금속간 화합물층의 예로서, (A)는 비교예에서 형성된 땜납 접합부의 단면형태의 모식도며, (B)는 실시예에서 형성된 땜납 접합부의 단면형태 모식도다.
도 7은 유기 지방산 함유 용액으로 청정화 처리된 용융 땜납의 습윤성(wettability) 시험(메니스코 그래프(meniscograph)) 결과다.
도 8은 미처리 용융 땜납의 습윤성 시험(메니스코 그래프) 결과다.
도 9는 땜납층의 깊이 방향의 산화량을 나타내는 그래프다.
도 10은 땜납 접합부를 가열한 후 미세공극의 발생형태의 예로서, (A)(B)는 비교예에서의 결과며, (C)(D)는 실시예에서의 결과다.
도 11은 실시예에서 얻어진 땜납 접합부 단면의 원소 매핑 이미지다.
이하, 본 발명에 따르는 땜납 범프의 형성방법 및 실장기판의 제조방법에 대해서 도면을 참조하면서 설명한다. 또, 본원에서는 "본 발명"을 "본원의 실시형태"라고 바꿔말할 수 있다.
[땜납 범프의 형성방법]
본 발명에 따르는 땜납 범프(11)의 형성방법은, 구리전극(2)이 형성된 기판(1)을 준비하는 공정과, 구리전극(2) 상의 필요한 장소에 땜납 범프(11)를 형성하기 위한 개구부(6)가 형성된 마스크(5)를 준비하는 공정과, 기판(1)과 마스크(5)를 겹친 후에, 마스크(5)의 표면(S1)측에서 용융 땜납의 분류(11')를 분사하여 마스크(5)의 개구부(6)에 마스크(5)의 두께보다도 두꺼워질 때까지 용융 땜납(11a)을 쌓는 공정과, 마스크(5)의 두께를 넘는 용융 땜납(11a)을 제거하여 소정 두께의 땜납 범프(11)를 형성하는 공정과, 마스크(5)를 제거하는 공정을 갖는다.
이하, 각 공정에 대해서 상세하게 설명한다.
(기판 준비공정)
준비되는 기판(1)은 도 1에 나타낸 바와 같이, 프린트 기판, 웨이퍼 및 플렉시블 기판 등의 기판이다. 이들 기판(1)은 소정의 구리전극(2)이 형성되어 있다. 구리전극(2)으로서는, 패턴 폭이 5㎛ 이상 또는 10㎛ 이상이고, 500㎛ 이하의 좁은 피치를 갖는 것을 바람직하게 들 수 있다. 구리전극(2)의 두께는 특히 한정되지 않으나, 통상 5㎛ 이상 30㎛ 이하 정도다. 기판(1)의 크기나 외형 형상도 특히 한정되지 않으며, 각종 기판에 대해서 본 발명을 적용할 수 있다.
또, 기판(1)에 형성된 구리전극(2) 중, 통상 전자부품을 실장하는 부분(땜납 접속부)만 노출되고, 땜납 접속부 이외는 절연층이나 절연필름으로 덮여 있다. 이 노출된 땜납 접속부에, 후술하는 수단에 의해서 땜납 범프(11)가 형성되며, 그 땜납 접속부에 만들어진 땜납 범프(11)는 전자부품을 땜납 접합하거나, 접속단자(커넥터)를 접합하도록 작용한다.
(마스크 준비공정)
준비되는 마스크(5)는, 도 1에 나타낸 바와 같이, 구리전극(2) 상의 필요한 장소에 땜납 범프(11)를 형성하기 위한 개구부(6)가 형성되어 있다. 마스크(5)의 재질은 특히 한정되지 않으나, 용융 땜납(11a)의 분류(11')가 분사되고, 그 용융 땜납(11a)과 일정 시간 접촉하므로, 내열성 재질이면 좋다. 통상 금속제 마스크나 내열성 플라스틱 등이 사용된다. 마스크(5)에 형성된 개구부(6)는 기판(1)의 구리전극(2) 중, 땜납 범프(11)를 만들 필요가 있는 장소(땜납 접속부)에 천공되어 있다.
마스크(5)의 두께는 형성할 땜납 범프(11)의 두께에 따라서 임의로 선택한다. 따라서, 마스크(5)의 개구부(6)의 주변 두께가 땜납 범프(11)의 높이(두께)를 규제하게 된다. 마스크(5)의 주변 두께로서는, 가령 20㎛ 이상 500㎛ 이하의 범위에서 임의로 선택한다. 본 발명에서는, 이러한 두께 범위 내의 마스크(5)를 사용함으로써, 그 두께와 같거나 대략 같은 두께의 땜납 범프(11)를 편차 없이 균일한 두께로 얻을 수 있다.
마스크(5)의 두께는, 통상 도 3(B)(C)에 나타낸 바와 같이, 형성할 땜납 범프(11)의 높이와 같거나 대략 같은 두께의 마스크(5)를 사용하여, 치수 편차가 없는 소정 두께의 땜납 범프(11)를 형성한다. 한편, 도 5(A)에 나타낸 바와 같이, 개구부(6) 주변의 두께는 얇지만, 개구부(6) 주변 이외의 부분은 두껍게 한 마스크(5A)를 사용할 수도 있다. 이러한 마스크(5A)는, 마스크 전체로서 강성을 가지며, 게다가 개구부(6) 주변의 얇은 두께와 같은 두께의 땜납 범프(11)를 치수 편차 없이 형성할 수 있는 이점이 있다. 또, 도 5(B)에 나타낸 바와 같이, 개구부(6) 주변의 두께를 보다 얇게 한 마스크(5B)를 사용할 수도 있다. 이러한 마스크(5B)는, 마스크 전체로서 강성을 가지며, 게다가 개구부(6) 주변의 보다 얇은 두께와 같은 두께의 땜납 범프(11)를 치수 편차 없이 형성할 수 있는 이점이 있다.
또, 마스크(5A, 5B)의 얇은 부분과 두꺼운 부분의 경계는, 도 5에 나타낸 바와 같이, 완만한 경사면(S2)으로 되어 있는 것이 바람직하다. 마스크(5A, 5B)가 이러한 경사면(S2)을 구비함으로써, 후술하는 잉여 땜납 제거공정에서 용융 땜납(11a)을 용이하게 제거할 수 있다. 이러한 완만한 경사면(S2)은, 용융 땜납(11a)의 제거에 방해되지 않을 정도의 직선형상의 경사면이라도 되며, 만곡된 곡선형상의 경사면이라도 된다.
(땜납 쌓기 공정)
땜납 쌓기 공정은, 도 1 및 도 2(B)에 나타낸 바와 같이, 기판(1)과 마스크(5)를 겹친 후에, 도 2(C)에 나타낸 바와 같이, 마스크(5)의 표면(S1)측에서 용융 땜납의 분류(11')를 분사해서, 도 2(D)에 나타낸 바와 같이, 마스크(5)의 개구부(6)에 마스크(5)의 두께보다도 두꺼워질 때까지 용융 땜납(11a)을 쌓는 공정이다. 기판(1)과 마스크(5)를 겹칠 때의 위치 결정은, 각각에 형성된 위치결정 마크나 위치결정 돌기 등에 의해서 실행하며, 양자는 정밀도 높게 위치결정된다.
용융 땜납(11a)으로서는, 땜납을 가열하여 용융시키고, 분류(11')로서 분사할 수 있는 정도로 유동화시킨 것을 사용한다. 그 가열온도는, 땜납의 조성에 따라서 임의로 선택되지만, 통상 150℃ 이상 300℃ 이하 정도의 범위 내에서 양호한 온도가 설정된다. 본 발명에서는, 주석을 주성분으로 하고, 니켈을 부성분으로서 적어도 포함하며, 추가로 은, 구리, 아연, 비스무트, 안티몬 및 게르마늄에서 선택되는 1종 또는 2종 이상을 부성분으로서 임의로 포함하는 용융 무연 땜납이 사용된다.
바람직한 땜납 조성은 Sn-Ni-Ag-Cu-Ge 합금이며, 구체적으로는, 니켈 0.01질량% 이상 0.5질량% 이하, 은 2질량% 이상 4질량% 이하, 구리 0.1질량% 이상 1질량% 이하, 게르마늄 0.001질량% 이상 0.02질량% 이하, 잔부가 주석인 땜납 합금을 사용하는 것이, 구리부식을 안정적으로 막을 수 있는 CuNiSn 금속간 화합물층(13a)(도 6(B) 참조)을 형성하기 때문에 바람직하다. 이러한 CuNiSn 금속간 화합물층(13a)을 형성하기 위한 특히 바람직한 조성은, 니켈 0.01질량% 이상 0.07질량% 이하, 은 0.1질량% 이상 4질량% 이하, 구리 0.1질량% 이상 1질량% 이하, 게르마늄 0.001질량% 이상 0.01질량% 이하, 잔부가 주석인 땜납 합금이다. 이러한 Sn-Ni-Ag-Cu-Ge 합금으로 납땜할 경우, 240℃ 이상 260℃ 이하 온도의 용융 땜납(11a)으로 사용하는 것이 바람직하다.
또, 비스무트를 포함하는 땜납은 용융 땜납(11a)의 가열온도를 더욱 저온화할 수 있으며, 그 성분 조성을 조정함으로써, 가령 150℃ 근처까지 저온화시킬 수 있다. 비스무트를 함유하는 땜납 조성도, 상술한 바와 같이, 니켈을 0.01질량% 이상 0.5질량% 이하 함유하는 것이 바람직하고, 0.01질량% 이상 0.07질량% 이하 함유하는 것이 보다 바람직하다. 이렇게 함으로써, CuNiSn 금속간 화합물층(13a)을 용이하게 형성할 수 있는 저온형의 용융 땜납(11a)으로 할 수 있다.
또, 그 밖에 아연이나 안티몬도 필요에 따라서 배합한다. 어느 경우에나, 땜납 조성은 적어도 니켈을 0.01질량% 이상 0.5질량% 이하 함유하는 것이 바람직하고, 0.01질량% 이상 0.07질량% 이하 함유하는 것이 보다 바람직하다.
이러한 조성의 용융 땜납(11a)은, 납을 포함하지 않는 무연 땜납임과 아울러, 상기 함유량의 니켈을 필수로 포함하므로, 도 6(B)에 나타낸 바와 같이, 용융 땜납(11a)에 포함되는 니켈이 구리전극(2)의 구리와 화합하고, 추가로 용융 땜납(11a)의 주석과 화합해서, CuNiSn 금속간 화합물층(13a)을 구리전극(2)의 표면에 용이하게 형성할 수 있다. 형성된 CuNiSn 금속간 화합물층(13a)은 구리전극(2)의 구리부식 방지층으로서 작용하며, 구리전극(2)의 결손이나 소실을 막도록 작용한다. 따라서, CuNiSn 금속간 화합물층(13a)을 갖는 땜납 범프(11)는, 그 후에 있어서, 그 땜납 범프(11)가 형성된 기판을 땜납조 속에 디핑하는 디핑공정에서 투입하는 경우와 같이, 구리전극(2)에게 있어서는 과산이라고도 할 수 있는 처리에도 용이하게 견딜 수 있다. 그 때문에, 낮는 코스트의 땜납 디핑공정을 적용해도 수율이 좋으며, 신뢰성이 높은 땜납 범프(11)를 실현할 수 있다. 또한, 그 땜납 범프(11)를 사용한 전자부품의 실장을 낮은 코스트로 신뢰성 높게 실행할 수 있고 실장기판을 수율 좋게 얻을 수 있다.
용융 땜납(11a)에 포함되는 니켈 함유량은 후술하는 실시예에 나타낸 바와 같이, CuNiSn 금속간 화합물층(13a)의 두께에 영향을 준다. 구체적으로는, 니켈 함유량이 0.01질량% 이상 0.5질량% 이하(바람직하게는 0.07질량% 이하)의 범위에서는, 1㎛ 이상 3㎛ 이하 정도의 대략 균일한 두께의 CuNiSn 금속간 화합물층(13a)을 생성할 수 있다. 이 범위 내의 두께를 갖는 CuNiSn 금속간 화합물층(13a)은, 구리전극(2) 속의 구리가, 용융 땜납(11a) 속이나 땜납 범프(11) 속으로 녹아들어가서 부식되는 것을 막을 수 있다.
니켈 함유량이 0.01질량%에서는 CuNiSn 금속간 화합물층(13a)의 두께가 약 1㎛ 이상 1.5㎛ 이하 정도가 되며, 니켈 함유량이 가령, 0.07질량%에서는 CuNiSn 금속간 화합물층(13a)의 두께가 약 2㎛ 정도가 되고, 니켈 함유량이 0.5질량%에서는 CuNiSn 금속간 화합물층(13a)의 두께가 약 3㎛ 정도가 된다.
니켈 함유량이 0.01질량% 미만에서는 CuNiSn 금속간 화합물층(13a)의 두께가 약 1㎛ 미만이 되고, 그 CuNiSn 금속간 화합물층(13a)이 구리전극(2)을 덮을 수 없는 장소가 생기며, 그 장소에서 구리의 부식이 발생하기 쉬워지는 경우가 있다. 니켈 함유량이 0.5질량%를 넘으면, 딱딱한 CuNiSn 금속간 화합물층(13a)의 두께가 3㎛를 넘어서 더욱 두꺼워지며, 그 CuNiSn 금속간 화합물층(13a)에 균열이 생긴다. 그 결과, 그 균열부분에서 구리의 부식이 발생하기 쉬워진다. 또, 바람직한 니켈 함유량은 0.01질량% 이상 0.07질량% 이하며, 그 범위의 니켈 함유량을 갖는 용융 땜납(11a)은, 니켈 함유량이 0.07질량%를 넘고, 0.5질량% 이하인 경우에 비해서 CuNiSn 금속간 화합물층(13a)에 균열이 생기지 않아, 평활한 균일층을 형성할 수 있다.
용융 땜납(11a)로서 사용하는 땜납은 정제 처리되어 있는 것이 바람직하다. 구체적으로는, 탄소수 12~20의 유기 지방산을 5질량% 이상 25질량% 이하 함유하는 용액을 180℃ 이상 350℃ 이하로 가열하고, 그 가열된 용액과 용융 땜납(11a)을 접촉시켜서 강하게 교반하여 혼합한다. 이렇게 함으로써, 과산화구리와 플럭스 성분 등으로 오염된 정제 처리 전의 용융 땜납(11a)을 청정화할 수 있어, 과산화구리나 플럭스 성분 등이 제거된 용융 땜납(11a)을 얻을 수 있다. 그 후, 과산화구리나 플럭스 성분 등이 제거된 용융 땜납(11a)을 포함하는 혼합액을 유기 지방산 함유 용액 저장조에 도입하고, 그 유기 지방산 함유 용액 저장조 속에서 비중차로 분리한 청정화 후의 용융 땜납(11a)을 그 유기 지방산 함유 용액 저장조의 저부에서부터 펌프로 무연 땜납액 저장조로 되돌려보낸다. 이러한 정제처리를 실행함으로써, 분류로서 사용하는 용융 땜납(11a) 속의 구리농도 및 불순물 농도의 경시적인 상승을 억제하면서, 산화구리나 플럭스 잔사 등의 불순물이 무연 땜납액 저장조에 들어가지 않도록 할 수 있다. 그 결과, 무연 땜납액 저장조 내의 용융 땜납(11a)의 경시적인 조성변화를 억제할 수 있으므로, 안정되고 접합 신뢰성이 높은 용융 땜납(11a)을 사용한 땜납 범프(11)를 연속해서 형성할 수 있다. 또, 그러한 땜납 범프(11)를 구비한 실장기판을 연속해서 제조할 수 있다.
정제된 용융 땜납(11a)은, 땜납 범프(11)의 접합 품질에 영향을 주는 과산화구리나 플럭스 잔사 등의 불순물을 포함하지 않는다. 그 결과, 땜납 범프(11)와 전자부품의 접합품질의 롯트간 편차가 없어지며, 경시적인 품질 안정성에 기여할 수 있다.
또, 유기 지방산 함유 용액 저장조에서 정제된 용융 땜납(11a)은, 유기 지방산 함유 용액으로 정제되지 않은 용융 땜납에 비해서, 습윤성이 떨어지는 결과가 얻어진다. 구체적으로는, 후술하는 실시예와 비교예에서 얻어진 도 7과 도 8의 땜납 습윤성 시험(메니스코 그래프) 결과로부터 알 수 있는 바와 같이, 정제된 용융 땜납(11a)의 제로 크로스 시간은 0.4초였으나, 미정제 용융 땜납의 제로 크로스 시간은 5초였다. 또, 유기 지방산 함유 용액으로 정제된 용융 땜납(11a)은 유기 지방산 함유 용액으로 정제되지 않은 용융 땜납에 비해서, 점도가 현저하게 작아지는 결과가 얻어졌다. 구체적으로는, 후술하는 실시예와 비교예에서 얻어진 결과로부터 알 수 있는 바와 같이, 정제된 용융 땜납(11a)의 점도는 0.003Pa·s 이상 0.004Pa·s 이하인데 비해서, 미정제 용융 땜납의 점도는 0.005Pa·s 이상 0.006Pa·s 이하며, 양자 간에는 현저한 차가 있었다. 또, 점도는 진동편 시험 점도계로 측정하였다.
정제된 용융 땜납(11a)과 미정제 용융 땜납 간의 상기 특성차는, 용융 땜납(11a)의 분류(11')가 구리전극(2) 상의 구석구석까지 양호한 땜납 습윤성으로 골고루 확산되는 것을 의미한다. 특히, 용융 땜납(11a)을 구리전극(2) 상에 분사하기 전에, 정제에 사용하는 유기 지방산 함유 용액을 그 구리전극(2)에 접촉(분사, 침지)시킴으로써, 그 유기 지방산 함유 용액이 구리 표면에 존재하는 산화물이나 불순물 등을 제거하도록 청정화한다. 이렇게 해서 정제된 구리 표면에, 동일하게 유기 지방산 함유 용액으로 정제된 용융 땜납(11a)을 분사하여 부착시킴으로써, 용융 땜납(11a)은 구리전극(2)의 표면 상에서 땜납 습윤성 좋게, 습윤 확산될 수 있다. 한편, 청정화된 구리 표면에 미정제 용융 땜납을 분사하여 부착시킨 경우는, 상기와 같은 습윤성 좋게 습윤 확산되지 않고, 구리 표면에 용융 땜납이 골고루 습윤 확산되지 않는 경우가 있었다. 이들 결과는, 유기 지방산 함유 용액으로 청정화된 구리 표면에, 유기 지방산 함유 용액으로 정제된 용융 땜납(11a)을 분사하여 부착시킬 경우, 현저한 효과를 이끌어내는 것을 나타내고 있다.
정제에 사용한 유기 지방산 함유 용액에 포함되는 유기 지방산은, 탄소수 11 이하라도 사용 가능하지만, 그러한 유기 지방산은, 흡수성이 있고, 상기한 180℃ 이상 350℃ 이하의 고온 영역에서 사용할 경우에는 그다지 바람직하지 않다. 또, 탄소수 21 이상의 유기 지방산은, 융점이 높은 점, 침투성이 나쁜 점, 취급이 어려운 점 등의 난점이 있으며, 또 정제 처리한 후의 용융 땜납(11a) 표면의 방청 효과도 불충분해진다. 대표적인 것으로는, 탄소수 16의 팔미트산이 바람직하다. 유기 지방산으로는, 탄소수 16의 팔미트산만을 사용하는 것이 특히 바람직하며, 필요에 따라서 탄소수 12 이상 20 이하의 유기 지방산, 가령 탄소수 18의 스테아린산을 함유시킬 수도 있다.
정제에 사용되는 유기 지방산 함유 용액은, 5질량% 이상 25질량% 이하의 팔미트산을 포함하고, 잔부가 에스테르 합성유로 이루어지는 것이 바람직하게 사용된다. 이러한 유기 지방산 함유 용액을 180℃ 이상 350℃ 이하로 가열하여 사용함으로써, 그 유기 지방산 함유 용액이 용융 땜납(11a) 속에 존재하는 산화물이나 플럭스 성분 등의 불순물을 선택적으로 흡수해서, 용융 땜납(11a)을 정제할 수 있다. 특히, 탄소수 16의 팔미트산을 10질량% 전후(가령, 5질량% 이상 15질량% 이하)를 함유하는 유기 지방산 함유 용액이 바람직하다. 또, 유기 지방산 함유 용액은 니켈염이나 코발트염 등의 금속염이나 산화방지제 등의 첨가제는 포함하고 있지 않다.
유기 지방산의 농도가 5질량% 미만에서는, 용융 땜납(11a) 속에 존재하는 산화물이나 플럭스 성분 등의 불순물을 선택적으로 흡수하여 정제하는 효과가 낮으며, 게다가 저농도에서의 관리가 번잡해진다. 한편, 유기 지방산의 농도가 25질량%를 넘으면, 유기 지방산 함유 용액의 점도가 현저하게 높아지는 점, 300℃ 이상의 고온 영역에서는 연기발생(發煙)과 악취 문제를 일으키는 점, 용융 땜납(11a)과의 교반 혼합성이 불충분해지는 등의 문제가 있다. 따라서, 유기 지방산의 함유량은 5질량% 이상 25질량% 이하인 것이 바람직하며, 특히 탄소수 16의 팔미트산만 사용할 경우는, 10질량% 전후(가령, 5질량% 이상 15질량% 이하)의 함유량인 것이 바람직하다.
정제에 사용하는 유기 지방산 함유 용액의 온도는 정제할 용융 땜납(11a)의 융점으로 결정되며, 유기 지방산 함유 용액과 용융 땜납(11a)은, 적어도 용융 땜납(11a)의 융점 이상의 온도 영역(일례로서는 240℃~260℃)에서 강하게 교반하여 접촉시킨다. 또, 유기 지방산 함유 용액의 상한 온도는, 연기발생 문제나 에너지 절약 관점에서 350℃ 정도며, 바람직하게는 정제처리할 용융 땜납(11a)의 융점 이상의 온도~300℃의 범위다. 가령, 니켈 0.01 질량% 이상 0.07질량% 이하, 은 0.1질량% 이상 4질량% 이하, 구리 0.1질량% 이상 1질량% 이하, 게르마늄 0.001질량% 이상 0.01질량% 이하, 잔부가 주석인 땜납 합금은, 240℃ 이상 260℃ 이하의 온도에서 용융 땜납(11a)으로서 사용하므로, 유기 지방산 함유 용액의 온도 역시, 그와 같은 240℃ 이상 260℃ 이하 정도인 것이 바람직하다.
유기 지방산 함유 용액에 에스테르 합성유를 혼합하는 이유는, 유기 지방산 함유 용액의 점도를 낮춰, 유기 지방산 함유 용액과 용융 땜납(11a)의 균일한 교반 혼합 처리를 실행하기 쉽게 하고, 함유시킨 유기 지방산의 고온 발연성을 억제하는데 있다.
이러한 유기 지방산 함유 용액으로 정제한 용융 땜납(11a)은, 도 2(C)에 나타낸 바와 같이, 스프레이 노즐로부터 마스크(5)의 개구부(6)를 향해서 분류(11')로서 분무된다. 이렇게 해서, 도 2(D)에 나타낸 바와 같이, 쌓아올린 용융 땜납(11a)이 만들어진다.
분무할 때의 분위기는 특히 한정되지 않으나, 그 후에 여분의 용융 땜납(11a)을 스퀴지(squeegee), 액체 샤워 또는 기체 샤워로 제거하는 점에서, "땜납 쌓기 공정"과 "잉여 땜납 제거공정"의 양 공정에서 처리하는 동안, 분위기 온도는 용융 땜납(11a)으로서 용융상태를 그대로 유지할 수 있는 온도(상기의 예에서는 240℃ 이상 260℃ 이하의 온도)로 유지할 필요가 있다. 그러한 분위기 온도로서는, 구체적으로, 납땜할 용융 땜납(11a)의 온도와 같거나 그에 가까운 온도인 것이 바람직하다. 같은 온도라도 되지만, 용융 땜납(11a)의 온도보다도 약간 높게 설정하는 것이 바람직하다. 가령, 용융 땜납(11a)의 분류 온도에 비해서, 2℃ 이상 10℃ 이하로 높게 설정되어 있는 것이 바람직하며, 2℃ 이상 5℃ 이하 높은 분위기 온도로 설정되어 있는 것이 보다 바람직하다. 이 온도 범위로 함으로써, 구리전극(2)의 표면에 분사된 후의 용융 땜납(11a)의 분류(11')를 그 구리전극(2)의 표면에서 골고루 유동시킬 수 있고, 특히 마스크(5) 내의 구석구석까지 용융 땜납(11a)을 확산시킬 수 있다. 분위기 온도가 용융 땜납(11a)의 분류 온도보다도 낮은 경우는, 용융 땜납(11a)의 유동성이 저하될 경우가 있다. 한편, 분위기 온도가 10℃를 넘어 높게 설정되면, 온도가 너무 높아서 기판에 열 손상을 줄 우려가 있다.
(잉여 땜납 제거공정)
잉여 땜납 제거공정은, 도 3(A)(B)에 나타낸 바와 같이, 마스크(5)의 표면에서 두께 방향으로 삐져나온 (마스크(5)의 두께를 넘는다고도 할 수 있다) 용융 땜납(11a)을 제거하여 소정 두께의 땜납 범프(11)를 형성하는 공정이다. 마스크(5)의 두께를 넘는 용융 땜납(11a)의 제거는, 블레이드(15) 또는 에어 커터 등의 제거수단으로 실행하거나, 탄소수 12~20의 유기 지방산 함유 용액(18)을 스프레이하는 제거수단으로 실행한다. 이렇게 함으로써, 마스크(5)의 표면에서부터 두께방향으로 땜납 범프(11)를 제거할 수 있다.
블레이드(15)는 도 3(A)(B)에 나타낸 바와 같이, 끌어 떨어뜨림용으로 일반적으로 사용하고 있는 판형상 블레이드를 사용할 수 있다. 또, 에어 커터(도시 생략)는 에어 분무 노즐의 선단에서부터 공기나 불활성 가스(질소 가스, 아르곤 가스 등)를 힘차게 분사할 수 있는 노즐을 사용할 수 있고, 그 에어 커터에 의해서 마스크(5)의 표면에서부터 두께방향으로 삐져나온 용융 땜납(11a)을 불어 날려서 제거할 수 있다.
또, 본 발명에서는 탄소수 12~20의 유기 지방산 함유 용액(18)을 노즐(17)로부터 스프레이해서, 마스크(5)의 표면에서부터 두께 방향으로 삐져나온 용융 땜납(11a)을 불어 날리는 제거수단이 바람직하다. 또한, 이러한 스프레이에 의한 용융 땜납(11a)의 제거수단에 의해서, 땜납 범프(11) 상에 유기 지방산 함유 용액(18)에 포함되는 유기 지방산 코팅막(19)을 형성할 수 있다.
노즐(17)로부터 분사되는 용융 땜납의 분류(11')의 유속과 분사 처리시간은, 용융 땜납(11a)의 종류나 코팅막(19)의 두께 등을 고려해서 임의로 설정한다. 또, 노즐(17)의 형상과 분사각도 등의 조건에 대해서도, 용융 땜납(11a)의 종류나 코팅막(19)의 두께 등을 고려해서 임의로 적용하거나 설정한다. 분사각도는 특히 한정되지 않으나, 노즐(17)의 중심축과 마스크 면의 가상각을 가령, 30°~45°의 범위 내로 하는 것이 바람직하다. 또, 용융 땜납의 분류(11')의 유속과 분사 처리시간에 따라서는, 마스크(5)의 표면에서부터 두께 방향으로 삐져 나온 용융 땜납(11a)을 제거함과 아울러, 마스크(5)의 표면 이하의 용융 땜납(11a)도 제거하는 경우가 있다. 분사후의 용융 땜납(11a)의 표면은 약간 오목해지는 경우도 있다. 이 잉여 용융 땜납(11a)을 제거한 후의 형태는, 이러한 제거 후의 형태도 포함한다.
분사할 유기 지방산 함유 용액(18)에는 질소 가스 등의 불활성 가스를 일부 혼입시켜도 된다. 한편, 산소를 포함하는 공기나 물 등은 용융 땜납(11a)의 산화나 유기 지방산 함유 용액에 대한 상용성의 관점에서 혼입시키지 않는다.
이 제거공정에서 처리하는 동안의 분위기 온도는, 개구부(6)에 쌓인 용융 땜납(11a)의 용융상태를 그대로 유지할 수 있는 온도로 유지하고 있다. 그러한 온도는, 적용하는 용융 땜납(11a)의 종류에 따라서 다르지만, 상기의 예에서는, 240℃ 이상 260℃ 이하의 온도로 유지할 필요가 있다.
스프레이에 의해 유기 지방산 함유 용액(18)을 분사해서 잉여 용융 땜납(11a)을 제거할 경우, 사용하는 유기 지방산 함유 용액(18)은, 상기한 정제처리에서 사용한 것과 같은 유기 지방산 함유 용액을 사용하는 것이 바람직하다. 즉, 탄소수 12~20의 유기 지방산 함유 용액을 5질량% 이상 25질량% 이하 함유하는 유기 지방산 함유 용액을 사용하는 것이 바람직하다. 특히 탄소수 16의 팔미트산을 5질량% 이상 15질량% 이하 함유하는 유기 지방산 함유 용액이 바람직하고, 필요에 따라서 탄소수 12 이상 20 이하의 유기 지방산, 가령, 탄소수 18의 스테아린산을 함유시킬 수도 있다. 또, 유기 지방산 함유 용액에는 니켈염이나 코발트염 등의 금속염이나 산화방지제 등의 첨가제는 포함되지 않는다.
유기 지방산 함유 용액은 용융 땜납(11a)의 온도와 동일한 온도 범위로 가열되어 있는 것이 바람직하며, 가령 180℃ 이상 350℃ 이하로 가열한 유기 지방산 함유 용액을 사용한다. 용융 땜납(11a)을 상술한 바와 같이, 240℃~260℃의 범위로 해서 분류(11')한 경우에는, 그 용융 땜납(11a)과 같은 240℃~260℃ 온도의 유기 지방산 함유 용액을 분사하여, 잉여 용융 땜납(11a)을 제거하는 것이 바람직하다. 또, 스프레이 분사한 유기 지방산 함유 용액과, 그 유기 지방산 함유 용액과 함께 제거된 용융 땜납(11a)은, 비중차에 의해 분리되며, 유기 지방산 함유 용액의 바닥에 가라앉은 용융 땜납(11a)을 취출해서, 유기 지방산 함유 용액과 분리할 수 있다. 분리된 용융 땜납(11a)과 유기 지방산 함유 용액을 재이용할 수 있다.
상술한 바와 같이, 유기 지방산 함유 용액에 포함되는 유기 지방산은 탄소수 11 이하라도 사용가능하지만, 그러한 유기 지방산은 흡수성이 있으며, 상기한 180℃ 이상 350℃ 이하의 고온 영역에서 사용할 경우에는 그다지 바람직하지 않다. 또, 탄소수 21 이상의 유기 지방산은, 융점이 높은 점, 침투성이 나쁜 점, 취급이 어려운 점 등의 난점이 있으며, 또, 용융 땜납(11a)의 표면에 형성되는 코팅막(19)의 방청효과도 불충분해진다. 탄소수 16의 팔미트산이 바람직하게 사용되며, 그 팔미트산만 사용하는 것이 특히 바람직하고, 필요에 따라서 탄소수 12 이상 20 이하의 유기 지방산, 가령 탄소수 18의 스테아린산을 함유시킬 수도 있다.
유기 지방산 함유 용액의 온도는 제거할 용융 땜납(11a)의 온도와 같거나 대략 같은 것이 바람직하다. 이렇게 함으로써, 용융 땜납(11a)을 냉각하는 일 없이 불어 날릴 수 있다.
또, 유기 지방산 함유 용액을 용융 땜납(11a)에 분사하여 잉여 용융 땜납(11a)을 제거한 후에, 용융 땜납(11a)의 표면에는, 유기 지방산 함유 용액을 구성하는 유기 지방산 코팅막(19)이 형성된다. 이 코팅막(19)은, 용융 땜납(11a)의 표면을 청정하게 하고, 또한 용융 땜납(11a)의 산화를 억제해서 산화피막의 생성을 막을 수 있다.
(마스크 제거공정)
마지막으로, 도 3(C)에 나타낸 바와 같이, 마스크(5)를 제거한다. 마스크(5)를 제거함으로써, 소정 두께의 땜납 범프(11)를 형성할 수 있다. 용융 땜납(11a)으로부터 땜납 범프(11)로의 냉각은, 마스크(5)를 제거하기 전이라도 되며, 마스크(5)를 제거한 후라도 된다. 냉각은 방냉(放冷)이라도 되고 강제 냉각이라도 된다. 강제냉각의 경우는 공기 또는 불활성 가스(질소가스 또는 아르곤 가스 등)를 분사하여 냉각할 수 있다.
땜납 범프(11)의 두께는 마스크(5)의 두께와 같거나 대략 같으며, 형성된 복수의 땜납 범프(11)는 거의 모두 같은 두께였다. 또, 블레이드(15)나 에어 커터 등의 부재를 사용한 제거수단으로 용융 땜납(11a)을 제거한 경우에, 땜납 범프(11)의 표면은 상기한 도 4(B)(C)에 나타낸 바와 같은 유기 지방산 코팅막(19)은 만들지 않는다. 한편, 유기 지방산 함유 용액을 스프레이하여 잉여 땜납을 제거한 경우, 땜납 범프(11)의 표면은 상기한 도 4(B)(C)에 나타낸 바와 같은 유기 지방산 코팅막(19)이 만들어져 있다.
특히 팔미트산은 용융 땜납(11a) 또는 땜납 범프(11)에 접촉해서, 용융 땜납(11a) 또는 땜납 범프(11)의 표면을 보다 효과적으로 청정화하므로 바람직하다. 게다가, 그 팔미트산이 흡착된 코팅막(19)은, 용융 땜납(11a) 또는 땜납 범프(11)의 표면에 형성되므로, 그 코팅막(19)은, 용융 땜납(11a) 또는 땜납 범프(11)의 표면을 그 후에도 산화물의 생성을 억제하는 청정상태로 유지할 수 있다. 그 결과, 전자부품의 실장시에 복수의 가열로를 통과할 경우에도, 그 열에 의해서 땜납 범프(11)의 표면이 산화되거나 납땜을 저해하는 표면상태로 변화되는 것을 억제할 수 있다. 그리고, 전자부품을 납땜 불량 없이, 땜납 범프(11)에 납땜할 수 있다.
게다가, 본 발명에 따르는 땜납 범프의 형성방법으로 형성된 땜납 범프(11)는, 도 10에 나타낸 바와 같이, 미세공극의 발생을 최대한 억제할 수 있으므로, 전자부품을 실장한 후에 복수의 열이력이 가해지거나, 실장기판이 전자 기기내에 장착되어 소비자가 장시간 사용한 경우에도, 매우 신뢰성이 높은 땜납 접합부로 할 수 있다. 이러한 높은 신뢰성의 땜납 접합부를 구성하는 땜납 범프(11)는 본 발명에 따르는 방법으로만 얻을 수 있다.
이상으로 설명한 바와 같이, 본 발명에 따르는 땜납 범프의 형성방법에 의하면, 주석을 주성분으로 하고, 니켈을 부성분으로서 적어도 포함하는 용융 땜납의 분류(11')를 개구부(6)를 향해서 분사하므로, 구리전극(2)의 구리와 용융 땜납(11a)에 포함되는 니켈이 합금화된 CuNiSn 금속간 화합물층(13a)이, 구리전극(2)의 표면에 형성된다. 구리전극(2)의 표면에 형성된 CuNiSn 금속간 화합물층(13a)은, 구리부식의 배리어층이 되며, 그 배리어층이 구리전극(2)의 구리부식을 막으므로, 구리부식에 의한 구리전극(2)의 결손이나 소실을 막을 수 있다. 그 결과, 실장기판의 구리랜드 등의 구리전극(2)의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하던 구리부식을 억제할 수 있다.
또, 본 발명에 따르는 땜납 범프(11)의 형성방법에 의하면, 마스크(5)의 두께를 넘는 용융 땜납(11a)의 제거를, 블레이드(15) 또는 에어 커터 등의 제거수단이나, 탄소수 12~20의 유기 지방산 함유 용액(18)을 스프레이하는 제거수단 같은 간편한 수단으로 실행하므로, 미세한 구리전극(2)을 갖는 실장기판에 원하는 일정두께의 땜납 범프(11)를 용이하면서도 치수 정밀도 높게 형성할 수 있다. 그 결과, 종래와 같은 높은 코스트의 공정이 불필요해지므로, 전자부품을 땜납 범프(11)에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조하는데 유리하다.
특히, 최근 구리전극(2)의 배선밀도나 실장밀도가 향상되고 있다. 그 때문에, 기판(1)에 실장기판을 수율 좋게 납땜 접합할 수 있도록, 땜납 범프(11)는, 점점 미세화되고, 게다가 두께에 편차가 없는 것이 요구되고 있다. 본 발명은 이러한 요구에 부응할 수 있는 땜납 범프(11)의 형성방법으로서, 커넥터, QFP(Quad Flat Package), SOP(Small Out Line Package), BGA(Ball Grid Array) 등의 전자부품의 치수에 편차가 존재할 경우에도, 기판(1)상에는 일정한 두께의 땜납 범프(11)를 형성할 수 있으므로, 안정되고 신뢰성이 높은 땜납 접합을 실현하는 이점이 있다. 그 결과, 편차가 존재하는 전자부품이나, 크고 작은 전자부품이 섞여 있는 경우에도, 안정된 땜납 접합을 실현할 수 있다.
[실장기판의 제조방법]
본 발명에 따르는 실장기판의 제조방법은, 전자부품을 실장하는 구리전극(2)의 접합부에 상기한 본 발명에 따르는 땜납 범프의 형성방법으로 땜납 범프(11)를 형성하고, 형성된 땜납 범프(11)에 전자부품을 납땜해서 실장하는 것에 특징이 있다. 이렇게 함으로써, 실장기판의 구리랜드 등의 구리전극(2)의 신뢰성을 확보할 수 있고, 전자부품을 실장기판에 납땜할 때에, 종래의 납땜시에 발생하는 구리부식을 억제할 수 있다. 또, 미세한 구리전극(2)을 갖는 실장기판에 원하는 두께의 땜납 범프(11)를 용이하면서 치수 정밀도 높게 형성할 수 있다. 이러한 본 발명에 의하면, 종래와 같은 높은 코스트의 공정이 불필요해지므로, 전자부품을 땜납 범프에 땜납 접합한 접합부의 신뢰성과 수율을 높일 수 있으며, 낮은 코스트의 실장기판을 제조할 수 있다.
기판으로서는, 프린트 기판, 웨이퍼 및 플렉시블 기판 등의 각종 기판을 들 수 있다. 특히, 웨이퍼는 구리전극의 폭이나 피치가 좁으므로, 본 발명에 따르는 방법을 적용하는 것이 바람직하며, 좁은 피치의 미세 전극에, 땜납 범프(11)를 정밀도 높게 만들 수 있다. 또, 큰 전자부품을 설치하는 프린트 기판이나 플렉시블 기판의 경우도, 땜납 범프(11)의 두께를 균일하게 할 수 있고, 게다가 그 땜납 범프(11)의 표면을 청정화한 상태로 유지할 수 있으므로, 치수 편차가 있는 전자부품이라도, 납땜 불량 없이, 게다가 도 10에 나타낸 바와 같이, 미세 공극이 발생할 우려 없이 실장할 수 있는 매우 큰 효과를 얻는다.
전자부품으로서는, 반도체 칩, 반도체 모듈, IC 칩, IC 모듈, 유전체 칩, 유전체 모듈, 저항체 칩, 저항체 모듈 등을 들 수 있다.
실시예
이하, 실시예와 비교예를 들어서, 본 발명을 보다 구체적으로 설명한다.
[실시예 1]
일례로서, 폭이 가령 200㎛이고 두께가 가령 10㎛인 구리 배선 패턴이 형성된 기판(1)을 준비하였다. 이 기판(1)은 구리 배선 패턴 중, 전자부품의 실장부분이 되는 폭이 가령 200㎛이고 길이가 가령 50㎛인 접속부만 노출되고, 다른 구리전극(2)은 절연측으로 덮여있다. 이러한 접속부 상에 땜납 범프(11)를 형성하기 위한 개구부(6)를 갖는 마스크(5)를 위치결정하여 겹친 후, Ni:0.05질량%, Ge:0.005질량%, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 5원소계 무연 땜납을 사용하고, 250℃로 가열하여 용융 땜납(11a)으로 하고, 그 용융 땜납의 분류(11')를 개구부(6)를 향해서 분사하였다. 용융 땜납의 분류(11')는 노즐(12)을 가령 45°로 기울인 상태에서, 250℃의 용융 땜납(11a)의 온도가 식지 않도록 분위기 온도 역시 250℃ 전후로 해서 분사장치를 이용하여 실행하였다. 용융 땜납의 분류(11')를 분사한 후의 개구부(6)의 형태는, 용융 땜납(11a)이 표면장력에 의해 쌓여 올라간 상태였다. 그 용융 땜납(11a)은 증기 분위기 온도에 의해서 용융상태를 유지시켰다.
다음에, 니켈염이나 코발트염 등의 금속염이나 산화방지제 등이 포함되지 않는 에스테르 합성유에 팔미트산을 10질량%가 되도록 함유시키고, 유기 지방산 함유 용액(18)을 용융 땜납(11a)이 쌓여 올라간 개구부(6)를 향해서 분사하였다. 이 때의 용융 땜납(11a)은 용융상태가 유지되고 있다. 유기 지방산 함유 용액(18)의 분사는, 노즐(17)을 가령 30°로 기울인 상태에서, 250℃의 유기 지방산 함유 용액(18)의 온도가 식지 않도록 가열된 분무장치를 이용하여 실행하였다. 유기 지방산 함유 용액(18)을 분사한 후의 개구부(6)의 형태를 보면, 용융 땜납(11a)이 마스크(5)의 표면과 같은 높이로 만들어졌다.
그 후, 용융 땜납(11a)을 방냉하여 땜납 범프(11)로 한 후에, 마스크(5)를 제거하여, 실시예 1에 따르는 땜납 범프(11)를 형성하였다. 얻어진 땜납 범프(11) 단면의 주사형 전자현미경 사진형태를 도 10에 나타내고, 그 단면의 원소 매핑을 도 11에 나타내었다. 도 10에 나타낸 단면 사진에서, CuNiSn 금속간 화합물층(13a)은, 1.5㎛의 두께로 균일하게 형성되었다.
[실시예 2]
실시예 1에서, 땜납 재료로서, Ni:0.03질량%, Ge:0.005질량%, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 5원소계 무연 땜납을 사용한 것 이외는, 실시예 1과 동일하게 해서, 실시예 2에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은 약간 요철(凹凸)이 있으나, 1㎛의 두께로 형성되었다.
[실시예 3]
실시예 1에서, 땜납 재료로서, Ni:0.07질량%, Ge:0.005질량%, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 5원소계 무연 땜납을 사용한 것 이외는, 실시예 1과 동일하게 해서, 실시예 3에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 2㎛의 두께로 균일하게 형성되었다.
[실시예 4]
실시예 1에서, 유기 지방산 함유 용액 속의 팔미트산 함유량을 7질량%로 한 것 이외는, 실시예 1과 동일하게 해서, 실시예 4에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 1.5㎛의 두께로 균일하게 형성되었다.
[실시예 5]
실시예 1에서, 유기 지방산 함유 용액 속의 팔미트산 함유량을 12질량%로 한 것 이외는, 실시예 1과 동일하게 해서, 실시예 5에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 1.5㎛의 두께로 균일하게 형성되었다.
[비교예 1]
실시예 1에서, 땜납 재료로서, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 3원소계 무연 땜납을 사용한 것 이외는, 실시예 1과 동일하게 해서, 비교예 1에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층은 존재하지 않으며(도 6(A) 참조), 구리전극(2) 상에는 CuSn 금속간 화합물층(13b)이 형성되었다.
[비교예 2]
실시예 1에서, 땜납 재료로서, Ni:0.005질량%, Ge:0.005질량%, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 5원소계 무연 땜납을 사용한 것 이외는, 실시예 1과 동일하게 해서, 비교예 2에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 요철이 심하고, 막으로서 연속되어 있지 않았다.
[비교예 3]
실시예 1에서, 땜납 재료로서, Ni:1질량%, Ge:0.005질량%, Ag:3질량%, Cu:0.5질량%, 잔부가 Sn으로 이루어지는 5원소계 무연 땜납을 사용한 것 이외는, 실시예 1과 동일하게 해서, 비교예 3에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 5㎛의 두께로 형성되고, 균열이 발생되어 있는 것을 확인하였다.
[비교예 4]
실시예 1에서, 유기 지방산 함유 용액 속의 팔미트산 함유량을 1질량%로 한 것 이외는, 실시예 1과 동일하게 해서, 비교예 4에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 1.5㎛의 두께로 균일하게 형성되어 있으나, 그 표면은 산화되어 있다고 생각되는 변색이 발생하였다.
[비교예 5]
실시예 1에서, 유기 지방산 함유 용액 속의 팔미트산 함유량을 30질량%로 한 것 이외는, 실시예 1과 동일하게 해서, 비교예 5에 따르는 땜납 범프(11)를 형성하였다. 실시예 1과 마찬가지로, 단면 주사형 전자현미경 사진에서 CuNiSn 금속간 화합물층(13a)은, 1.5㎛의 두께로 균일하게 형성되었다.
[측정과 결과]
(공극 발생에 대한 평가)
CuNiSn 금속간 화합물층(13a)의 두께는, 단면 주사형 전자현미경 사진에서 측정하였다. 또, 구리전극(2)과 땜납 범프(11)의 접합 계면 부분의 공극의 유무는, 150℃에서 240시간 에이징한 후의 단면 주사형 전자현미경 사진에서 평가하였다. 도 10(A)(B)는 비교예 1의 결과며, 도 10(C)(D)는 실시예 1의 결과다. 도 10에 나타낸 바와 같이, 비교예 1의 땜납 범프(11)는 구리전극(2)과 계면에 공극이 발생한 것에 비해서, 실시예 1의 땜납 범프(11)는 구리전극(2)의 계면에 공극이 발생하지 않았다.
(원소 매핑)
도 11은 실시예 1의 땜납 범프(11)와 구리전극(2)의 접합 계면 부근의 주사형 현미경으로 찍은 단면 사진과 X선 마이크로 분석기(EPMA)의 원소 매핑이다. 도 11에 나타낸 바와 같이, 구리전극(2) 상에 니켈 원소가 분포되어 있는 것을 확인할 수 있으며, CuNiSn 금속간 화합물층(13a)이 형성되어 있는 것을 알았다.
(습윤성과 함유 산소량)
도 7은 유기 지방산 함유 용액으로 청정화처리된 용융 땜납의 습윤성 시험(메니스코 그래프) 결과며, 도 8은 미처리 용융 땜납의 습윤성 시험(메니스코 그래프) 결과다. 도 7과 도 8의 땜납 습윤성 시험(메니스코 그래프)의 결과로부터 알 수 있는 바와 같이, 도 7에 나타낸 정제된 용융 땜납(11a)의 제로 크로스 시간은 0.4초였으나, 도 8에 나타낸 미정제 용융 땜납의 제로 크로스 시간은 5초였다. 이것으로부터, 유기 지방산 함유 용액으로 정제된 용융 땜납(11a)은, 유기 지방산 함유 용액으로 정제되지 않은 용융 땜납에 비해서, 습윤성이 뒤떨어졌다.
유기 지방산 함유 용액으로 정제된 용융 땜납(11a)과, 유기 지방산 함유 용액으로 정제되지 않은 용융 땜납에 대해서, 진동편 시험 점도계로 점도를 측정하였다. 정제된 용융 땜납(11a)의 점도는 0.003Pa·s 이상 0.004Pa·s 이하며, 보다 상세하게는, 220℃에서 0.0038Pa·s, 240℃에서 0.0036Pa·s, 260℃에서 0.0035Pa·s, 280℃에서 0.0034Pa·s이었다. 한편, 미정제 용융 땜납의 점도는 0.005Pa·s 이상 0.006Pa·s 이하며, 보다 상세하게는, 220℃에서 0.0060Pa·s, 240℃에서 0.0058Pa·s, 260℃에서 0.0056Pa·s, 280℃에서 0.0054Pa·s이었다. 양자 간에는 현저한 차가 있었다.
또, 도 9는 땜납층의 깊이 방향의 산소량을 나타내는 그래프다. 땜납층 속의 산소 함유량은, 비행시간 2차 이온질량 분석계(Time-of-flight secondary ion mass spectrometer: TOF-SIMS)로 측정한 결과다. 도 9에서 알 수 있는 바와 같이, 정제된 용융 땜납을 사용하여 얻은 땜납층의 산소량(a)은, 미정제 용융 땜납을 사용하여 얻은 땜납층의 산소량(b)에 비해서, 현저하게 적었다. 이 때의 산소량을 정량하였다. 정량은, 땜납층의 표면에서 1㎛ 위치로부터 10㎛위치까지의 산소량을 두께 방향으로 정량하고, 그 평균값으로 평가하였다. 그 결과, 정제된 용융 땜납을 사용하여 얻은 땜납층의 산소량은 10ppm 이하며, 구체적으로는 3~4ppm이었으나, 미정제 용융 땜납을 사용하여 얻은 땜납층의 산소량은 약 200ppm이었다.
이러한 정제된 용융 땜납과 미정제 용융 땜납 간에 상기 특성차가 생긴 이유는, 용융 땜납의 분류(11')가 구리전극(2)의 구석구석까지 양호한 습윤성으로 골고루 확산되었기 때문이다. 즉, 정제된 용융 땜납은, 점도가 작고 습윤성이 좋으므로, 구리전극(2) 상에서 양호하게 습윤 확산되었으나, 미정제 용융 땜납은, 구리 표면에 골고루 습윤 확산되지 않았다. 구리 표면을 유기 지방산 함유 용액으로 청정화한 것에 대해서도 마찬가지였다.
도 9에 나타낸 땜납층 속의 산소량은, 도 10에 나타낸 공극의 발생과 밀접한 관계가 있다고 생각됨과 아울러, 도 7과 도 8의 습윤성에도 밀접한 관계가 있다고 생각된다. 즉, 땜납층 속의 산소량의 차는, 정제된 용융 땜납 속의 산소량과 미정제 용융 땜납 속의 산소량의 차를 나타내고 있다고 할 수 있으므로, 그러한 산소량의 영향에 의해서, 공극의 발생에 차가 생기며, 땜납 습윤성과 점도에도 차가 생긴 것으로 생각된다.
1 기판
2 구리전극
5, 5A, 5B 마스크
6 개구부
11 땜납 범프
11a 용융 땜납
11' 용융 땜납의 분류
12 분류 노즐
13a CuNiSn 금속간 화합물층
13b CuSn 금속간 화합물층
15 블레이드
17 분사 노즐
18 유기 지방산 함유 용액
19 코팅막
S1 표면
S2 경사면

Claims (5)

  1. 구리전극이 형성된 기판을 준비하는 공정과,
    상기 구리전극 상의 필요한 장소에 땜납 범프를 형성하기 위한 개구부가 형성된 마스크를 준비하는 공정과,
    상기 기판과 상기 마스크를 겹친 후에, 상기 마스크의 표면 측에서 정제 처리된 150℃ 이상 300℃ 이하의 용융 땜납의 분류(噴流)를 분사하여 상기 마스크의 개구부에, 그 마스크의 두께보다도 두꺼워질 때까지 용융 땜납을 쌓는 공정과,
    상기 마스크의 두께를 넘는 용융 땜납을 제거하여 소정 두께의 땜납 범프를 형성하는 공정과,
    상기 마스크를 제거하는 공정을 가지며,
    상기 정제 처리는, 180℃ 이상 350℃ 이하로 가열된 탄소수 12~20의 유기 지방산을 5질량% 이상 25질량% 이하 함유하는 용액과 접촉시켜서 교반 혼합하는 처리이고,
    상기 용융 땜납은 주석 및 니켈을 필수 성분으로서 포함하며, 추가로 은, 구리, 아연, 비스무트, 안티몬 및 게르마늄에서 선택되는 1종 또는 2종 이상을 임의 성분으로서 포함하는 용융 무연 땜납이며,
    상기 마스크의 두께를 넘는 용융 땜납의 제거를, 블레이드 또는 에어 커터의 제거수단으로 실행하거나, 탄소수 12~20의 유기 지방산 함유 용액을 스프레이하는 제거수단으로 실행하는 것을 특징으로 하는 땜납 범프의 형성방법.
  2. 제 1항에 있어서,
    상기 마스크의 두께를 넘는 용융 땜납의 제거를, 탄소수 12~20의 유기 지방산 함유 용액을 스프레이하는 제거수단으로 실행하고,
    상기 땜납 범프 상에는, 상기 유기 지방산 함유 용액에 포함되는 유기 지방산의 코팅막이 형성되어 있는 것을 특징으로 하는 땜납 범프의 형성 방법.
  3. 제 1항에 있어서,
    상기 유기 지방산 함유 용액은, 탄소수 16의 팔미트산을 함유하는 용액인 것을 특징으로 하는 땜납 범프의 형성 방법.
  4. 제 1항에 있어서,
    상기 용융 무연 땜납은, 니켈 0.01질량% 이상 0.5질량% 이하를 함유하고, 추가로 은 2질량% 이상 4질량% 이하, 구리 0.1질량% 이상 1질량% 이하, 게르마늄 0.001질량% 이상 0.02질량% 이하를 함유하며, 잔부가 주석인 Sn-Ni-Ag-Cu-Ge 합금인 것을 특징으로 하는 땜납 범프의 형성 방법.
  5. 전자부품을 실장하는 구리전극에, 제 1항 내지 제 4항 중 어느 한 항에 기재된 땜납 범프의 형성방법으로 땜납 범프를 형성하고, 형성된 상기 땜납 범프에 전자부품을 납땜해서 실장하는 것을 특징으로 하는 실장기판의 제조방법.
KR1020147028740A 2012-04-17 2012-04-17 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법 KR101686312B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/060301 WO2013157075A1 (ja) 2012-04-17 2012-04-17 はんだバンプ及びその形成方法並びにはんだバンプを備えた基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140147103A KR20140147103A (ko) 2014-12-29
KR101686312B1 true KR101686312B1 (ko) 2016-12-13

Family

ID=48533963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147028740A KR101686312B1 (ko) 2012-04-17 2012-04-17 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법

Country Status (7)

Country Link
US (1) US20150115020A1 (ko)
EP (1) EP2840596B1 (ko)
JP (1) JP5191616B1 (ko)
KR (1) KR101686312B1 (ko)
CN (1) CN104246996B (ko)
TW (1) TWI569340B (ko)
WO (1) WO2013157075A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2835204B1 (en) * 2012-04-16 2017-03-15 Tanigurogumi Corporation Soldering device and soldering method
US20170183783A1 (en) * 2015-12-29 2017-06-29 Rohm And Haas Electronic Materials Llc Method for forming organic coating on copper surface
CN106252278B (zh) * 2016-09-14 2018-12-07 河南大学 金属氧化物薄膜晶体管阵列的制备方法
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
TWI634340B (zh) * 2016-12-30 2018-09-01 友達光電股份有限公司 積體電路結構、顯示器件模組及其檢測方法
CN108847396B (zh) * 2018-06-14 2021-04-27 通富微电子股份有限公司 倒装方法
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
CN111370320B (zh) * 2018-12-26 2022-07-08 中芯集成电路（宁波）有限公司 封装方法
JP6744972B1 (ja) * 2019-10-04 2020-08-19 有限会社 ナプラ 接合構造部
CN116511752B (zh) * 2023-01-31 2024-02-06 度亘核芯光电技术(苏州)有限公司 一种铜表面结构、制备方法及其焊接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044231A (ja) 1999-07-30 2001-02-16 Hitachi Chem Co Ltd はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP2002185118A (ja) * 2000-12-14 2002-06-28 Sanken Electric Co Ltd 半田付け方法
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3298588A (en) * 1964-01-23 1967-01-17 Sanders Associates Inc Printed circuit board and machine for soldering same
US5104689A (en) * 1990-09-24 1992-04-14 International Business Machines Corporation Method and apparatus for automated solder deposition at multiple sites
US5403671A (en) * 1992-05-12 1995-04-04 Mask Technology, Inc. Product for surface mount solder joints
JPH06177527A (ja) * 1992-12-09 1994-06-24 Ibiden Co Ltd 表面実装用プリント配線板
JPH0864943A (ja) * 1994-08-17 1996-03-08 Tdk Corp ディスパージョン半田付け方法
JP3529240B2 (ja) 1997-04-16 2004-05-24 山一電機株式会社 スクリーン版の製造方法
FR2762715B1 (fr) * 1997-04-28 2000-07-21 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre
US5964395A (en) * 1997-06-09 1999-10-12 Ford Motor Company Predeposited transient phase electronic interconnect media
US6273327B1 (en) * 1999-06-16 2001-08-14 Trw Inc. Apparatus and method for depositing solder material onto a circuit board
JP2001203444A (ja) * 2000-01-19 2001-07-27 Toshiba Tungaloy Co Ltd 非鉛系接合材料の均一ボール製造法
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
JP2005138341A (ja) * 2003-11-05 2005-06-02 Murata Mfg Co Ltd ペースト材料の印刷方法及びその印刷装置
EP1729334A4 (en) * 2004-03-22 2010-06-02 Tamura Seisakusho Kk LOT COMPOSITION AND METHOD FOR HILLING THEREFOR
CN101200025B (zh) * 2004-04-16 2012-09-05 P.凯金属股份有限公司 液体活性添加剂在焊接方法中用于降低熔融焊料粘度的用途
JP2006066811A (ja) 2004-08-30 2006-03-09 Toshiba Corp はんだ印刷用マスク、部品実装方法
WO2006101124A1 (ja) * 2005-03-23 2006-09-28 Tamura Corporation 加熱装置、リフロー装置、加熱方法及びバンプ形成方法
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
JP4375485B2 (ja) * 2008-02-22 2009-12-02 日本ジョイント株式会社 鉛フリーはんだ合金の製造方法及び半導体装置の製造方法
JP4375491B1 (ja) * 2008-06-23 2009-12-02 日本ジョイント株式会社 電子部品のはんだ付け装置およびはんだ付け方法
EP2260968B1 (en) * 2009-02-09 2015-03-18 Tanigurogumi Corporation Process for producing tin or solder alloy for electronic part
WO2011018861A1 (ja) * 2009-08-10 2011-02-17 ホライゾン技術研究所株式会社 はんだプリコート被膜の形成方法及びその装置
JP5573341B2 (ja) * 2010-05-07 2014-08-20 Ｔｄｋ株式会社 電子部品の製造方法
US8921221B2 (en) * 2011-06-20 2014-12-30 International Business Machines Corporation IMS (injection molded solder) with two resist layers forming solder bumps on substrates
TWI535043B (zh) * 2011-06-29 2016-05-21 國立屏東科技大學 以活性焊料製做的太陽能電池電極及其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044231A (ja) 1999-07-30 2001-02-16 Hitachi Chem Co Ltd はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP2002185118A (ja) * 2000-12-14 2002-06-28 Sanken Electric Co Ltd 半田付け方法
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置

Also Published As

Publication number Publication date
JPWO2013157075A1 (ja) 2015-12-21
TW201344820A (zh) 2013-11-01
CN104246996A (zh) 2014-12-24
CN104246996B (zh) 2017-09-29
EP2840596A1 (en) 2015-02-25
US20150115020A1 (en) 2015-04-30
TWI569340B (zh) 2017-02-01
WO2013157075A1 (ja) 2013-10-24
JP5191616B1 (ja) 2013-05-08
EP2840596B1 (en) 2017-11-22
EP2840596A4 (en) 2016-04-27
KR20140147103A (ko) 2014-12-29

Similar Documents

Publication Publication Date Title
KR101686312B1 (ko) 땜납 범프 및 그 형성방법과 땜납 범프를 구비한 기판 및 그 제조방법
JP5129898B1 (ja) 電極溶食防止層を有する部品及びその製造方法
US9149883B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
US9289841B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
GB2383552A (en) Use of a barrier layer on a Cu substrate when using a Sn-Bi alloy as solder
WO2014148634A1 (ja) はんだ付け装置及び方法並びに製造された基板及び電子部品
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP6267427B2 (ja) はんだ付け方法及び実装基板
KR102389258B1 (ko) 고온 안정성과 필렛특성이 개선된 접합 페이스트 및 그의 제조방법
EP3923686B1 (en) Method for forming bump electrode substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant