JP6032414B2 - 発光モジュール - Google Patents

発光モジュール Download PDF

Info

Publication number
JP6032414B2
JP6032414B2 JP2012252715A JP2012252715A JP6032414B2 JP 6032414 B2 JP6032414 B2 JP 6032414B2 JP 2012252715 A JP2012252715 A JP 2012252715A JP 2012252715 A JP2012252715 A JP 2012252715A JP 6032414 B2 JP6032414 B2 JP 6032414B2
Authority
JP
Japan
Prior art keywords
land
led element
land portion
wiring
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012252715A
Other languages
English (en)
Other versions
JP2014103177A (ja
Inventor
陽光 佐々木
陽光 佐々木
惣彦 別田
惣彦 別田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2012252715A priority Critical patent/JP6032414B2/ja
Priority to CN2013200310899U priority patent/CN203103354U/zh
Priority to TW102103359A priority patent/TW201421751A/zh
Priority to EP13154793.7A priority patent/EP2733754A2/en
Priority to US13/781,427 priority patent/US20140138732A1/en
Publication of JP2014103177A publication Critical patent/JP2014103177A/ja
Application granted granted Critical
Publication of JP6032414B2 publication Critical patent/JP6032414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施形態は、フェイスダウン型のＬＥＤ素子を用いた発光モジュールに関する。
従来、例えば照明装置などに用いられる発光モジュールは、基板の実装面に配線パターンが形成され、この配線パターン上にＬＥＤ素子が実装されている。
ＬＥＤ素子には、フェイスアップ型とフェイスダウン型とがあり、フェイスアップ型は光照射方向の上面側に発光層が形成され、フェイスダウン型は光照射方向に対して反対側となる下面側に発光層を有している。フェイスダウン型のＬＥＤ素子の場合、発熱源である発光層が基板側に近くなるため、ＬＥＤ素子が発生する熱を基板側へ逃しやすくすることができ、発光モジュールの高出力化に対応することができる。
フェイスダウン型のＬＥＤ素子は、発光層としてＰ層およびＮ層を有し、ＬＥＤ素子の下面にはＰ層およびＮ層にそれぞれ接続された二極の半田接合部が形成されている。
フェイスダウン型のＬＥＤ素子を基板に実装する実装方法としては、例えばフリップチップ実装方式がある。このフリップチップ実装方式では、ＬＥＤ素子の半田接合部をランド部に押し付けて加熱し、半田接合部の半田材料が融点以上に温度上昇することで、半田部が溶融してランド部との間で合金層を形成し、接合される。
特開２０１２−２１２７３３号公報
しかしながら、ＬＥＤ素子の半田接合部を基板のランド部に接合する際、溶けて流動性が生じた半田材料がＬＥＤ素子とランド部との間からＬＥＤ素子の側方にはみ出すとともに、表面張力によってＬＥＤ素子の側面を這い上がる場合がある。
フェイスダウン型のＬＥＤ素子は、Ｐ層およびＮ層がＬＥＤ素子の下面に位置しているが、Ｐ層、Ｎ層またはＰ層とＮ層の両方が側面に露出している場合があり、ＬＥＤ素子の側面を這い上がった溶融半田材料によってＰ層やＮ層が反対の極性を持つランド部や半田接合部と短絡するおそれがある。
本発明が解決しようとする課題は、実装によるＬＥＤ素子の短絡を防止できる発光モジュールを提供することである。
実施形態の発光モジュールは、ＬＥＤ素子、第１の半田接合部、第２の半田接合部および基板を具備する。ＬＥＤ素子は、第１の主面、および第１の主面に対して反対側の第２の主面を有するとともに、第１の主面側に設けられる透明層と、透明層の第２の主面側に設けられた第１の半導体層と、第１の半導体層の第２の主面側に設けられた第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた発光層と、を備える。第１の半田接合部は、第１の半導体層の第２の主面側に設けられる。第２の半田接合部は、第２の半導体層の第２の主面側に設けられる。基板は、ＬＥＤ素子を実装する実装面を備える。実装面には、第１の半田接合部が接続される第１のランド部を有する第１の配線パターンが形成されているとともに、第２の半田接合部が接合される第２のランド部を有する第２の配線パターンが第１のランド部と対向するように形成されている。第１および第２のランド部は、それらの縁を形成する縁部がＬＥＤ素子の側面よりもＬＥＤ素子の内側にそれぞれ配置され、第１のランド部と第２のランド部とが互いに対向する方向に対して交差する方向における第２のランド部の幅が第１のランド部の幅よりも小さく、かつ、第１のランド部と第２のランド部の互いに対向する縁部以外の縁部において、第２のランド部の縁部が第１のランド部の縁部よりもＬＥＤ素子の側面に対してより内側に配置されている。
本発明によれば、ＬＥＤ素子の短絡を防止することが期待できる。
一実施形態を示す発光モジュールの断面図である。 同上発光モジュールのランド部およびランド部との第１の配線構造を示す基板の平面図である。 同上発光モジュールと比較する従来構造の発光モジュールの断面図である。 同上発光モジュールの平面図である。 同上ランド部との第２の配線構造を示す基板の平面図である。 同上第２の配線構造を示す基板の斜視図である。 同上ランド部との第３の配線構造を示す基板の平面図である。 同上ランド部との第４の配線構造を示す発光モジュールの断面図である。
以下、一実施形態を、図面を参照して説明する。
図１に発光モジュール10の断面図を示す。発光モジュール10は、基板としてのＤＰＣ（Direct Plated Copper）基板11、およびこのＤＰＣ基板11に実装されたＬＥＤ素子12を備えている。
ＤＰＣ基板11は、セラミック基板13を有している。このセラミック基板13の表面が第１の面としての実装面13a、および実装面13aに対して反対側が第２の面としての裏面13bである。
実装面13aに配線電極14aが形成され、裏面13bに配線電極14bが形成されている。これら配線電極14a，14bは、セラミック基板13の面上に形成された電極層を備えている。配線電極14aは所定の形状に形成された配線パターン15であり、配線電極14bは裏面13bの略全域に形成されている。
電極層は、例えばチタンなどの金属のスパッタリングによって形成されたシード層の上に、銅のめっき処理によって、厚み２５〜７５μｍ程度の銅めっき層を形成したものである。電極層は、銅めっき層の上に、例えばニッケル／金、あるいはニッケル／パラジウム／金を電解めっき法や無電解めっき法などのめっき処理によってさらに金属めっき層を形成したものであってもよい。なお、無電解めっき法の場合、配線パターン15の主面のみならず側面にも金属めっき層を形成することができる。
図１および図２に示すように、配線パターン15は、ＬＥＤ素子12を実装する第１の配線パターン15Nおよび第２の配線パターン15Pを備えている。第１の配線パターン15Nには、ランド部16としての第１のランド部16N、およびこの第１のランド部16Nに接続される第１の配線構造の配線部17としての第１の配線部17Nが形成されている。第２の配線パターン15Pには、ランド部16としての第２のランド部16P、およびこの第２のランド部16Pに接続される第１の配線構造の配線部17としての第２の配線部17Pが形成されている。ランド部16N，16Pは、例えば四角形状に形成されている。配線部17N，17Pは、ランド部16N，16Pの対向する縁部に対して反対側の縁部中央にそれぞれ接続されており、ランド部16N，16Pの幅より狭い幅寸法に形成されている。なお、図１にはランド部16N，16Pの部分で切断した発光モジュール10の断面図を示している。
また、ＬＥＤ素子12は、フェイスダウン型のベアチップである。ＬＥＤ素子12は、光を放出する側の面である第１の主面としての上面12aおよびこの上面12aに対して反対側、すなわち基板11側に位置する面である第２の主面としての下面12bを有している。ＬＥＤ素子12は上面12a側に透明層としてのサファイア層21を有し、このサファイア層21の裏面21b側に第１の半導体層としてのＮ層22および第２の半導体層としてのＰ層23がそれぞれ形成され、これらＮ層22とＰ層23との間に発光層24がそれぞれ形成されている。さらに、ＬＥＤ素子12の下面12b側には、Ｎ層22の電極部に接続された半田接合部としての第１の半田接合部25Nと、Ｐ層23の電極部に接続された半田接合部としての第２の半田接合部25Pとが所定の間隔をあけて形成されている。これら２極の半田接合部25N，25Pは、例えば金／錫の合金からなる半田材料であり、四角形状に形成されている。また、ＬＥＤ素子12は、２極の半田接合部25N，25Pが並ぶ方向に長い直方体形状に形成されており、周面には本実施形態ではＮ層22が露出している。なお、第１の半田接合部25NとＰ層23との間は絶縁されている。
そして、ＬＥＤ素子12は、例えばフリップチップ実装方式によってＤＰＣ基板11に実装されている。すなわち、ＬＥＤ素子12の半田接合部25N，25Pをランド部16N，16Pに押し付けて加熱し、半田接合部25N，25Pの半田材料が融点以上に温度上昇することで、半田接合部25N，25Pが溶融してランド部16N，16Pとの間で合金層を形成し、接合される。
このとき、ＬＥＤ素子12の第２の半田接合部25Pと第２のランド部16Pとの関係は次のようになっている。第２のランド部16Pが、ＬＥＤ素子12の側面より内側、すなわち第１のランド部16Nに対向する縁部に対して反対側の縁部と、ＬＥＤ素子12の長辺に対向する一対の縁部がＬＥＤ素子12の短側面および長側面よりも内側に配置されている。より好ましくは、第２の半田接合部25Pの側面より内側に配置されている。したがって、第２のランド部16Pの面積は、第２の半田接合部25Pの面積より小さくなっている。
このような第２の半田接合部25Pと第２のランド部16Pとの関係により、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、第２のランド部16Pの周辺部からセラミック基板13側に流れ落ち、ＬＥＤ素子12の側面からはみ出してそのＬＥＤ素子12の側面を這い上がるのを抑制でき、ＬＥＤ素子12の短絡を防止することができる。また、ＬＥＤ素子12の第１の半田接合部25Nと第１のランド部16Nとの関係についても、第２の半田接合部25Pと第２のランド部16Pと同様の関係にしている。
なお、第２のランド部16Pと第１のランド部16Nの面積は、異なる大きさとしても、同じ大きさとしてもよい。異なる大きさとした場合、第２のランド部16Pと第１のランド部16Nを識別することが可能となるので、製法上メリットがある。また、溶融半田材料の這い上がりによる短絡の可能性が高いのは第２のランド部16P側であるので、第２のランド部16P側のみＬＥＤ素子12の側面より内側に配置するようにしてもよい。
ここで、図３に、本実施形態の発光モジュール10と比較する従来構造の発光モジュールを示す断面図を示す。なお、本実施形態の発光モジュール10と同様の構成については同一符号を用いて説明する。
ＬＥＤ素子12の第２の半田接合部25Pと第２のランド部16Pとの関係は次のようになっている。第２のランド部16Pが、ＬＥＤ素子12の側面および第２の半田接合部25Pの側面より外側、すなわち第１のランド部16Nに対向する縁部に対して反対側の縁部がＬＥＤ素子12の短側面および長側面よりも外側に配置されている。また、図示していないが、ＬＥＤ素子12の長辺に対向する一対の縁部も、ＬＥＤ素子12の長側面よりも外側に配置されている。したがって、第２のランド部16Pの面積は、第２の半田接合部25Pの面積より大きくなっている。
このような第２の半田接合部25Pと第２のランド部16Pとの関係であるため、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、ＬＥＤ素子12と第２のランド部16Pとの間からＬＥＤ素子12の側方にはみ出すとともに、表面張力によってＬＥＤ素子12の側面を這い上がってＮ層22に到達し、Ｎ層22と短絡する場合がある。
したがって、上述した本実施形態の発光モジュール10の第２の半田接合部25Pと第２のランド部16Pとの関係とすることにより、ＬＥＤ素子12のＮ層22とＰ層23とが半田を介して短絡するのを防止することができる。
また、第２のランド部16Pには給電のための第２の配線部17Pが接続されているため、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、第２の配線部17P以外の箇所では第２のランド部16Pの周辺部からセラミック基板13側に流れ落ちるが、第２の配線部17Pの箇所では第２の配線部17P上にはみ出し得る。
しかしながら、第２の配線部17Pは第２のランド部16Pの幅より狭い幅寸法に形成されているため、第２の配線部17P上にはみ出した溶融半田材料は、一部が第２の配線部17Pの両側からセラミック基板13側に流れ落ちることもあって、ＬＥＤ素子12の側面を這い上がるのを抑制でき、Ｎ層22とＰ層23とが半田を介して短絡するのを防止できる。
しかも、配線部17N，17Pはランド部16N，16Pの幅より狭い幅寸法に形成されているため、発光モジュール10の発光効率を向上できる。これは、配線電極14aの表面（例えばニッケル／金あるいはニッケル／パラジウム／金の金属めっき層）の反射率とセラミック基板13の表面の反射率を比べると、配線電極14aの反射率の方が低いためであり、配線部17N，17Pの幅を狭くして、セラミック基板13に対する配線電極14aの面積の割合を小さくすることで、ＤＰＣ基板11の表面の反射効率を高くし、発光モジュール10の発光効率を向上できる。溶融半田材料の這い上がりや反射効率を考慮すると、配線部17N，17Pの幅は、ランド部16N，16Pの幅に対して、１／２以下、さらには１／３以下であるのが望ましい。ただし、ＬＥＤ素子12に電流を供給することを考慮すると、１／１０以上であるのが望ましい。
さらに、ランド部16N，16Pの面積についても半田接合部25N，25Pの面積より小さく形成されているため、セラミック基板13に対するランド部16N，16Pの面積の割合が小さくなり、ＤＰＣ基板11の表面の反射効率を高くし、発光モジュール10の発光効率を向上できる。
また、図４に発光モジュール10の平面図を示す。ＤＰＣ基板11の実装面13aに配線パターン15が形成され、この配線パターン15上に複数のＬＥＤ素子12が実装されている。
配線パターン15は、外部からＬＥＤ素子12を点灯させる直流電力が給電される一対の端子部31、および一対の端子部31に接続された一対の給電配線部32を有している。一対の給電配線部32間に、複数の配線部17N，17Pおよび複数のランド部16N，16Pが並列に形成されている。そして、複数のランド部16N，16P上に複数のＬＥＤ素子12が実装されている。
上述したように、セラミック基板13に対する配線部17N，17Pおよびランド部16N，16Pの面積の割合を小さくできるため、ＤＰＣ基板11の表面の反射効率を高くし、発光モジュール10の発光効率を向上できる。
なお、図４の符号33は、複数のＬＥＤ素子12を封止する封止樹脂である。この封止樹脂33には、複数のＬＥＤ素子12が発生する光で励起する蛍光体が含有されている。例えば、発光モジュール10が白色の光を放射する場合には、青色発光のＬＥＤ素子12と黄色を主成分とする蛍光体が用いられる。ＬＥＤ素子12が発生する青色光と、ＬＥＤ素子12が発生する青色光で励起した蛍光体が発生する黄色光とが混ざり、封止樹脂33の表面から白色の光を放射する。なお、照射する光の色に応じて対応する色のＬＥＤ素子12および蛍光体が用いられる。
また、発光モジュール10の配線電極14bを半田によってヒートスプレッダに接続し、発光モジュール10のＬＥＤ素子12が発光時に発生する熱をヒートスプレッダに熱伝導して放熱するように構成されている。
次に、図５および図６にランド部16N，16Pとの第２の配線構造の第２の配線部17Pを示す。第２の配線部17Pには、第２のランド部16Pと境界部分に第２のランド部16Pの表面より低い段差部41が形成されている。この段差部41は、めっき処理で配線電極14aの銅めっき層を形成する際のパターンニングによって容易に製造することができる。段差の寸法は、ＬＥＤ素子12のＰ層23と第２のランド部16Pとの間の第２の半田接合部25Pの厚み（１〜７μｍ）より大きいことが好ましい。さらに、段差部41は、第２のランド部16Pとの境界部分側の壁はＬＥＤ素子12の側面および第２の半田接合部25Pの側面より内側に配置され、反対側の壁はそれらの側面よりも外側に配置されている。
そして、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、第２の配線部17Pの箇所では第２の配線部17P上にはみ出すが、段差部41に流れ落ちるため、ＬＥＤ素子12の側面を這い上がるのを抑制でき、Ｎ層22とＰ層23とが短絡するのを防止できる。
次に、図７にランド部16N，16Pとの第３の配線構造の第２の配線部17Pを示す。第２のランド部16Pの周辺部（第２の配線部17Pの箇所以外）に、セラミック基板13の表面に垂直な上下方向に沿って断面Ｖ字形の複数の溝43が形成されている。
そして、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、第２のランド部16Pの周辺部から側方にはみ出そうとするが、第２のランド部16Pの周辺部に形成されている複数の溝43での毛細管現象によって複数の溝43に引き込まれ、複数の溝43からセラミック基板13側に流れ落ちやすくできる。毛細管現象は、半田の粘性や、溝43の大きさに影響されるため、溝43はそれらを考慮した寸法とするのが望ましい。また、溝43は、毛細管現象を発生させやすくするために、半田の濡れ性に優れた金属層が表面に形成されているのが望ましい。例えば、溝43は、銅めっき層が露出した状態よりも、ニッケル、パラジウム、金から選択される一種またはそれらを組み合わせてなる金属めっき層で覆われている方がよい。
これにより、第２のランド部16Pから第２の配線部17P上への溶融半田材料のはみ出し量を少なくすることができるため、溶融半田材料がＬＥＤ素子12の側面を這い上がるのを抑制でき、ＬＥＤ素子12が短絡するのを防止できる。
なお、第２のランド部16Pとの境界部分の第２の配線部17Pの表面に、その表面に沿って複数の溝を形成してもよい。この場合にも、第２のランド部16Pから第２の配線部17P上へはみ出した溶融半田材料を複数の溝での毛細管現象によって溝に引き込み、第２の配線部17Pの表面に沿って拡散させることにより、溶融半田材料がＬＥＤ素子12の側面を這い上がるのを抑制することができる。また、溝43は、Ｖ字状に限らず、台形状やＵ字状であってもよい。
なお、第２の配線部17Pの幅を第２のランド部16Pの幅より狭くすること、第２の配線部17Pに段差部41を設けること、第２のランド部16Pの周辺部に溝43を設けることのいずれかを組み合わせて採用してもよいし、全てを組み合わせて採用してもよい。
次に、図８にランド部16N，16Pとの第４の配線構造を示す。セラミック基板13に、ランド部16N，16Pの位置に対応してスルーホール45が形成され、このスルーホール45にランド部16N，16Pの裏面側に接続されるスルーホール配線部46が接続されている。このスルーホール45およびスルーホール配線部46は、セラミック基板13に多層基板構造を用いることによってセラミック基板13の内部に形成されている。
１つのＬＥＤ素子12を実装する第２のランド部16Pに接続されたスルーホール配線部46は一側隣のＬＥＤ素子12（図８には図示していないが右隣のＬＥＤ素子12）を実装する第１のランド部16Nまたは給電配線部32（図４参照）と接続され、１つのＬＥＤ素子12を実装する第１のランド部16Nに接続されたスルーホール配線部46は他側隣（図８には図示していないが左隣のＬＥＤ素子12）のＬＥＤ素子12を実装する第２のランド部16Pまたは給電配線部32（図４参照）と接続されている。したがって、セラミック基板13の実装面13aにはランド部16N，16Pのみが形成されている。
そして、ＬＥＤ素子12を実装する際に溶けて流動性が生じた第２の半田接合部25Pの溶融半田材料は、ランド部16N，16Pに接続される配線部17N，17Pがないため、ランド部16N，16Pの全周からセラミック基板13側に流れ落ちるため、ＬＥＤ素子12の側面を這い上がるのを抑制でき、Ｎ層22とＰ層23とが短絡するのを防止できる。
なお、スルーホール45をセラミック基板13の表裏面に貫通するように設け、セラミック基板13の裏面13bに形成される配線電極14bに接続し、この配線電極14bを複数のＬＥＤ素子12に給電可能な所定の配線パターンに形成してもよい。
また、前記実施形態で示したＬＥＤ素子12に対してＮ層22とＰ層23とが反対となるＬＥＤ素子12の場合には、Ｎ層22に接続された第１の半田接合部25Nの溶融半田材料がＬＥＤ素子12の側面を這い上がるのを抑制するように、上述した実施形態を採用すればよい。
また、ＬＥＤ素子の上面12aから見たときの形状は、長方形に限らず、正方形や多角形や円形であってもよい。
また、基板は、ＤＰＣ基板11に限らず、一般的なプリント配線基板でもよい。
また、ランド部の基板上に形成される平面形状は、四角形状に限らず、多角形状や円形状でもよく、その輪郭を形成する縁部はＬＥＤ素子の側面に沿っていなくてもよい。
また、半田接合部は、ＬＥＤ素子があらかじめ具備している場合に限らず、基板があらかじめ具備していてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 発光モジュール
11 基板としてのＤＰＣ基板
12 ＬＥＤ素子
12a 第１の主面としての上面
12b 第２の主面としての下面
13a 実装面
15 配線パターン
15N 第１の配線パターン
15P 第２の配線パターン
16 ランド部
16N 第１のランド部
16P 第２のランド部
17N 第１の配線部
17P 第２の配線部
21 透明層としてのサファイア層
22 第１の半導体層としてのＮ層
23 第２の半導体層としてのＰ層
24 発光層
25N 半田接合部としての第１の半田接合部
25P 半田接合部としての第２の半田接合部
41 段差部
43 溝
45 スルーホール
46 スルーホール配線部

Claims (7)

  1. 第１の主面、および第１の主面に対して反対側の第２の主面を有するとともに、第１の主面側に設けられる透明層と、透明層の第２の主面側に設けられた第１の半導体層と、第１の半導体層の第２の主面側に設けられた第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた発光層と、を備えるＬＥＤ素子と；
    第１の半導体層の第２の主面側に設けられた第１の半田接合部と；
    第２の半導体層の第２の主面側に設けられた第２の半田接合部と；
    ＬＥＤ素子を実装する実装面を有し、実装面には第１の半田接合部が接続される第１のランド部を有する第１の配線パターンが形成されているとともに、第２の半田接合部が接合される第２のランド部を有する第２の配線パターンが第１のランド部と対向するように形成されており、第１および第２のランド部は、それらの縁を形成する縁部がＬＥＤ素子の側面よりもＬＥＤ素子の内側にそれぞれ配置され、第１のランド部と第２のランド部とが互いに対向する方向に対して交差する方向における第２のランド部の幅が第１のランド部の幅よりも小さく、かつ、第１のランド部と第２のランド部の互いに対向する縁部以外の縁部において、第２のランド部の縁部が第１のランド部の縁部よりもＬＥＤ素子の側面に対してより内側に配置されている基板と；
    を具備していることを特徴とする発光モジュール。
  2. 少なくとも第２のランド部は、ＬＥＤ素子の第２の半田接合部の側面より内側に配置されていることを特徴とする請求項１記載の発光モジュール。
  3. 少なくとも第２のランド部の面積は、ＬＥＤ素子の第２の半田接合部の面積より小さいことを特徴とする請求項１または２記載の発光モジュール。
  4. 第１、第２の配線パターンは、第１、第２のランド部より幅が狭く第１、第２のランド部に接続される第１、第２の配線部を有していることを特徴とする請求項１ないし３いずれか一記載の発光モジュール。
  5. 少なくとも第２の配線部には、第２のランド部との境界部分に第２のランド部の表面より低い段差部が設けられていることを特徴とする請求項４記載の発光モジュール。
  6. 少なくとも第２のランド部の側面に複数の溝が形成されていることを特徴とする請求項１ないし４いずれか一記載の発光モジュール。
  7. 第１、第２のランド部の位置に対応して基板にスルーホールが形成され、スルーホールに第１、第２のランド部に接続されるスルーホール配線部が形成されていることを特徴とする請求項１ないし３いずれか一記載の発光モジュール。
JP2012252715A 2012-11-16 2012-11-16 発光モジュール Active JP6032414B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012252715A JP6032414B2 (ja) 2012-11-16 2012-11-16 発光モジュール
CN2013200310899U CN203103354U (zh) 2012-11-16 2013-01-21 发光模块
TW102103359A TW201421751A (zh) 2012-11-16 2013-01-29 發光模組
EP13154793.7A EP2733754A2 (en) 2012-11-16 2013-02-11 Light-emitting module
US13/781,427 US20140138732A1 (en) 2012-11-16 2013-02-28 Light-emitting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252715A JP6032414B2 (ja) 2012-11-16 2012-11-16 発光モジュール

Publications (2)

Publication Number Publication Date
JP2014103177A JP2014103177A (ja) 2014-06-05
JP6032414B2 true JP6032414B2 (ja) 2016-11-30

Family

ID=47843043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252715A Active JP6032414B2 (ja) 2012-11-16 2012-11-16 発光モジュール

Country Status (5)

Country Link
US (1) US20140138732A1 (ja)
EP (1) EP2733754A2 (ja)
JP (1) JP6032414B2 (ja)
CN (1) CN203103354U (ja)
TW (1) TW201421751A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015092781A1 (en) 2013-12-19 2015-06-25 Koninklijke Philips N.V. Light emitting device package
CN105830240B (zh) * 2014-01-07 2019-11-01 亮锐控股有限公司 发光器件封装
EP2950358B1 (en) * 2014-05-29 2021-11-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
CN105246248B (zh) * 2015-10-30 2018-04-27 环维电子(上海)有限公司 电路板
JP6728676B2 (ja) * 2015-12-26 2020-07-22 日亜化学工業株式会社 発光装置
US10046409B2 (en) * 2016-09-08 2018-08-14 Raytheon Company Methods of making an electrical connection, and of making a receptacle for receiving an electrical device
CN110137141A (zh) * 2019-04-30 2019-08-16 华南理工大学 一种具有毛细微槽结构的去金属化陶瓷基板及其焊接方法
CN112151565B (zh) * 2019-06-27 2023-01-24 成都辰显光电有限公司 微发光二极管显示面板的制造方法
CN112445024B (zh) * 2019-09-03 2024-03-22 纬联电子科技(中山)有限公司 显示器及其背光模块与灯源支架

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4411695B2 (ja) * 1999-07-28 2010-02-10 日亜化学工業株式会社 窒化物半導体発光素子
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2007288097A (ja) * 2006-04-20 2007-11-01 Showa Denko Kk フリップチップ型半導体発光素子用の実装基板、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ
JP5340583B2 (ja) * 2007-11-26 2013-11-13 スタンレー電気株式会社 半導体発光装置
TW201117436A (en) * 2009-11-04 2011-05-16 Everlight Electronics Co Ltd Light-emitting diode package and manufacturing method thereof
JP5745784B2 (ja) * 2010-06-10 2015-07-08 シチズン電子株式会社 発光ダイオード

Also Published As

Publication number Publication date
JP2014103177A (ja) 2014-06-05
CN203103354U (zh) 2013-07-31
EP2733754A2 (en) 2014-05-21
TW201421751A (zh) 2014-06-01
US20140138732A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6032414B2 (ja) 発光モジュール
JP5585013B2 (ja) 発光装置
JP5482098B2 (ja) 発光装置
JP6660687B2 (ja) 半導体素子および発光装置
JP2011243935A (ja) 発光装置及び照明装置
JP6090680B2 (ja) 発光モジュール
KR100644304B1 (ko) 발광 다이오드 램프
JP2018019032A (ja) 発光装置の製造方法
JP5708766B2 (ja) 発光装置
JP2014130959A (ja) 発光装置及びその製造方法
JP2015050303A (ja) 発光装置
JP2011166035A (ja) 発光装置及び照明装置
JP2013201255A (ja) 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法
JP6611795B2 (ja) Ｌｅｄパッケージ、発光装置およびｌｅｄパッケージの製造方法
JP2009188005A (ja) 表面実装型半導体装置
JP2009188188A (ja) 電子部品及び電子部品の製造方法
JP2009026840A (ja) 発光装置および発光装置の作製方法
US11088303B2 (en) Light emitting device
KR102126536B1 (ko) 선광원 및 이의 제조 방법
US10388839B2 (en) Light-emitting device
KR101724048B1 (ko) 발광소자 라이트 엔진
JP5226829B2 (ja) チップ型発光ダイオード
JP2019029459A (ja) 発光装置、及びその製造方法
JP2017084902A (ja) 実装基板及び電子装置
JP2016115812A (ja) 発光装置用基板及び発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161011

R151 Written notification of patent or utility model registration

Ref document number: 6032414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151