JP2010245161A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010245161A JP2010245161A JP2009090031A JP2009090031A JP2010245161A JP 2010245161 A JP2010245161 A JP 2010245161A JP 2009090031 A JP2009090031 A JP 2009090031A JP 2009090031 A JP2009090031 A JP 2009090031A JP 2010245161 A JP2010245161 A JP 2010245161A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- soldering surface
- noble metal
- component
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】はんだ付け面としての四角形の裏面電極を有する半導体チップを、はんだを介してリードフレームのはんだ付け面に接合してなる電子装置において、電子部品のはんだ付け面の角部にてフィレットを適切に形成して、十分な接合強度を確保できるようにすることを目的とする。
【解決手段】リードフレーム20のはんだ付け面21のうち半導体チップ10の裏面電極11が投影された四角形の領域である部品投影領域22の一部に、リードフレーム20のはんだ付け面21よりもはんだ30に対する濡れ性に優れたAgやAu等の貴金属よりなる貴金属層23が設けられており、さらに、貴金属層23は、部品投影領域22の外周端部に位置する辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されている。
【選択図】図1
【解決手段】リードフレーム20のはんだ付け面21のうち半導体チップ10の裏面電極11が投影された四角形の領域である部品投影領域22の一部に、リードフレーム20のはんだ付け面21よりもはんだ30に対する濡れ性に優れたAgやAu等の貴金属よりなる貴金属層23が設けられており、さらに、貴金属層23は、部品投影領域22の外周端部に位置する辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されている。
【選択図】図1
Description
本発明は、電子部品と基材とを、はんだを介して接合してなる電子装置、および、そのような電子装置の製造方法に関する。
一般に、基材に電子部品をはんだ付けしてなる電子装置としては、電子部品と基材とを、互いのはんだ付け面を対向して配置するとともに、これら両部材のはんだ付け面の間に、はんだを介在させて、貼り合わせた後、はんだを溶融・固化させて接合したものが、提案されている(たとえば、特許文献1参照)。
ここで、一般に、電子部品としては、半導体チップなど、そのはんだ付け面が四角形であるものが用いられ、基材のはんだ付け面は、電子部品のはんだ付け面と同等かそれ以上の平面サイズのものとされる。この場合、基材のはんだ付け面のうち電子部品のはんだ付け面が投影された領域が、部品投影領域とされるが、この領域は、電子部品のはんだ付け面と同一の四角形をなすものとなる。
本発明者は、上記従来の電子装置について鋭意検討を行い、以下に示すような問題点を見出した。まず、1つ目の問題点は、はんだ不濡れによるはんだ引けの問題である。たとえば、基材である基板等に対して、電子部品であるSiチップ等の表面実装部品を、Sn系Pbフリーはんだを用いてはんだ付けする場合について発生する。
この場合、被接合体である基材のはんだ付け面のはんだ濡れ性が悪いこと、および、はんだの表面張力が大きく溶融時に安定な球体に近づこうとする。それによって、はんだは、上記電子部品のはんだ付け面に相当する四角形の部品投影領域の全体に濡れ拡がらず、当該部品投影領域の角部からのはんだ引けが発生する。
そのため、電子部品のはんだ付け面の外周端部、特に角部において、はんだが不足する、フィレットが形成されないなど、はんだ濡れ性が悪いことに起因した不具合が発生する。また、この場合、電子部品の角部の直下にはんだが存在しないため、例えば、この電子部品の角部にワイヤボンディングする際、ボンディングツールからの超音波が電子部品に十分に伝達されず、ボンディング強度が低下するといった不具合が発生する。
具体的に、このはんだ引けの問題は、Siチップ等の表面実装部品を、Niめっき上にフラックスレスはんだを用いて接合する場合に顕著である。ここで、活性の高いフラックスを用いることで、濡れ性を確保できる可能性はあるが、一般的に活性を上げるためには、より強い還元作用をもつハロゲン化合物をフラックスに用いる必要がある。
そのため、はんだ付け後には、強い還元力を持つハロゲンが当該フラックス内に残留し、洗浄に手間がかかる他、当該ハロゲンの除去が不十分であった場合には、素子特性の異常が発生するなどの不具合が生じる。
それゆえ、フラックスレスはんだを用いてはんだ接合を行うが、このとき、Siチップの角部に、はんだ不濡れが発生し、接続寿命の低下やボンディング不良の原因となる。これは、Niに対するSnの濡れ性は比較的良いものの、Ni上に酸化被膜があり、それが濡れ性を悪化させているためと考えられる。
2つ目の問題点としては、はんだと貴金属との合金による接合強度の低下の問題である。一般に、はんだ濡れ性を向上させるため、基材のはんだ付け面の全体にAgめっきやAuめっきを施し、当該はんだ付け面を貴金属化することが実施されているが、上記したようなSn系Pbフリーはんだを用いる場合、Snと貴金属との間で発生する金属拡散により、Sn−Ag合金もしくはSn−Au合金がはんだ中に形成される。
このように、はんだ濡れ性を向上させるための貴金属を採用した場合、その貴金属とはんだとの合金は、市場環境下のストレス等によってはんだ接合部の疲労破壊を起こしやすい。具体的には、たとえば、繰返し冷熱の応力により発生する歪みに対して脆いAg3Sn層が、はんだ中に形成される。そして、はんだのうち電子部品の角部直下に位置する領域は、当該応力が集中し上記歪みが発生しやすい領域であるが、この領域では、上記Ag3Sn層のために、はんだクラックが進行しやすく、接合寿命の低下は免れない。
3つ目の問題点としては、電子部品が傾いて搭載されるという問題である。たとえばSn系Pbフリーはんだを用いた場合には、基材のはんだ付け面に対して、はんだの濡れ性が悪く且つその表面張力が大きいため、はんだが盛り上がりやすく、たとえば、面の中央部にはんだが集まる。
そのため、電子部品の基材への搭載時に位置ズレが生じた場合には、電子部品が傾いて搭載されることになる。すると、はんだ高さが低くなった部分にて、はんだ歪みが集中するため、市場でのストレスにてはんだ中にクラックが発生しやすくなる。
なお、この傾きの問題に対しては、上記特許文献1に記載されているチップ底面電極の長手方向に、基材のランドを複数に分割する手法によって、部品長手方向の傾きは防止することが可能となる。しかし、上記した1つ目および2つ目の問題点に対しては、解決とはならない。
このように、はんだの濡れ性が悪いことによる上記角部でのはんだ引けの発生、および、はんだ濡れ性を高めるための貴金属とはんだとの合金の形成、といった問題は、応力が集中する上記角部において、フィレットが形成されない、接合強度が低下するといった不具合をもたらす。
本発明は、上記問題に鑑みてなされたものであり、四角形のはんだ付け面を有する電子部品を、はんだを介して基材のはんだ付け面に接合してなる電子装置において、電子部品のはんだ付け面の角部にてフィレットを適切に形成して、十分な接合強度を確保できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、基材(20)のはんだ付け面(21)のうち電子部品(10)のはんだ付け面(11)が投影された四角形の領域である部品投影領域(22)の一部に、基材(20)のはんだ付け面(21)よりもはんだ(30)に対する濡れ性に優れた貴金属よりなる貴金属層(23)が設けられており、貴金属層(23)は、部品投影領域(22)の外周端部に位置する辺のうち4個の角部(22a)を除く部位であって且つ当該辺の中央部よりも角部(22a)寄りの部位に隣接して部品投影領域(22)の内周側の所定領域に配置されていることを特徴としている。
それによれば、はんだ接合時に、電子部品(10)と基材(20)との間で溶融したはんだ(30)は、基材(20)のはんだ付け面(21)の部品投影領域(22)において濡れ性の高い貴金属層(23)にて拡がりやすくなり、部品投影領域(22)の外周端部に位置する辺のうち角部(22a)を除く部位に拡がり、そこから、当該辺に沿って角部(22a)に回り込んでくる。そのため、当該角部(22a)では、十分なはんだ(30)の量が確保される。また、貴金属層(23)が存在しない角部(22a)では、はんだ(30)と貴金属との合金が形成されない。
よって、本発明によれば、電子部品(10)のはんだ付け面(11)の角部にて、フィレットを適切に形成して、十分な接合強度を確保することが可能となる。
ここで、請求項2に記載の発明のように、請求項1に記載の電子装置においては、基材(20)のはんだ付け面(21)は、電子部品(10)のはんだ付け面(11)よりも大きく、電子部品(10)のはんだ付け面(11)の外周端部よりはみ出しているものであり、貴金属層(23)は、基材(20)のはんだ付け面(21)において部品投影領域(22)の内周側の所定領域から部品投影領域(22)の外周端部を超えて部品投影領域(22)の外側まではみ出して連続して配置されているものであってもよい。
それによれば、はんだ接合時に、溶融したはんだ(30)が、部品投影領域(22)の外周端部のうち角部(22a)を除く辺に拡がりやすくなる。
さらに、請求項3に記載の発明のように、請求項2に記載の電子装置においては、基材(20)のはんだ付け面(21)において、部品投影領域(22)の外側には、貴金属層(23)が、部品投影領域(22)を取り囲むように連続した環状をなして設けられていてもよい。
それによれば、はんだ接合時に、貴金属層(23)上に沿って濡れ拡がるはんだ(30)は、部品投影領域(22)の全外周を囲んで連続した環状を形成することから、部品投影領域(22)の4個の角部(22a)にて、はんだ(30)の厚さを均一にしやすくなるため、電子部品(10)が傾いて搭載されるのを防止できる。
また、請求項4に記載の発明のように、請求項1〜請求項3に記載の電子装置においては、さらに、貴金属層(23)は、部品投影領域(22)の辺のうち一方の角部(22a)寄りの部位から当該辺の中央部を通って他方の角部(22a)寄りの部位まで連続して辺に隣接しつつ、部品投影領域(22)の内周側の所定領域に配置されたものであってもよい。
それによれば、部品投影領域(22)において、貴金属層(23)が辺の中央部で分断されている場合に比べて、はんだ(30)が部品投影領域(22)の辺に拡がりやすく、結果的に、部品投影領域(22)の角部(22a)に集まるはんだ(30)の量を多くしやすい。
ここで、請求項1〜請求項4に記載の発明は、基材(20)のはんだ付け面(21)に貴金属層(23)を設けたものであったが、それに代えて、請求項5および請求項6に記載の発明のように、電子部品(10)のはんだ付け面(11)に貴金属層(23)を設けてもよい。
請求項5に記載の発明においては、電子部品(10)のはんだ付け面(11)の一部に、電子部品(10)のはんだ付け面(11)よりもはんだ(30)に対する濡れ性に優れた貴金属よりなる貴金属層(23)が設けられており、貴金属層(23)は、電子部品(10)のはんだ付け面(11)の外周端部に位置する辺のうち4個の角部を除く部位であって且つ当該辺の中央部よりも角部寄りの部位に隣接して電子部品(10)のはんだ付け面(11)の内周側の所定領域に配置されていることを特徴としている。
それによれば、はんだ接合時に、電子部品(10)と基材(20)との間で溶融したはんだ(30)は、電子部品(10)のはんだ付け面(11)において濡れ性の高い貴金属層(23)にて拡がりやすくなり、当該はんだ付け面(11)の外周端部に位置する辺のうち角部を除く部位に拡がり、そこから、当該辺に沿って角部に回り込んでくる。そのため、電子部品(10)のはんだ付け面(11)の角部では、十分なはんだ(30)の量が確保される。また、貴金属層(23)が存在しない角部では、はんだ(30)と貴金属との合金が形成されない。
よって、本発明によれば、電子部品(10)のはんだ付け面(11)の角部にて、フィレットを適切に形成して、十分な接合強度を確保することが可能となる。
ここで、請求項6に記載の発明のように、請求項5に記載の電子装置においては、さらに、貴金属層(23)は、電子部品(10)のはんだ付け面(11)の辺のうち一方の角部寄りの部位から当該辺の中央部を通って他方の角部寄りの部位まで連続して当該辺に隣接しつつ、電子部品(10)のはんだ付け面(11)の内周側の所定領域に配置されたものであってもよい。
それによれば、電子部品(10)のはんだ付け面(11)において、貴金属層(23)が辺の中央部で分断されている場合に比べて、はんだ(30)が電子部品(10)のはんだ付け面(11)の辺に拡がりやすく、結果的に、電子部品(10)のはんだ付け面部品(11)の角部に集まるはんだ(30)の量を多くしやすい。
また、上記請求項1〜請求項6に記載の電子装置においては、請求項7に記載の発明のように、はんだ(30)はSn系Pbフリーはんだであるものにできる。Sn系Pbフリーはんだは、比較的濡れ性が悪いので、上記各手段に用いて好適である。
また、上記請求項1〜請求項7に記載の電子装置においては、請求項8に記載の発明のように、基材(20)のはんだ付け面(21)はNi、CuまたはNi−Pを主成分とするめっきよりなるものにできる。Ni、CuまたはNi−Pを主成分とするめっきは、酸化されやすく、比較的濡れ性が悪いので、上記各手段に用いて好適である。
また、上記請求項1〜請求項8に記載の電子装置においては、請求項9に記載の発明のように、貴金属層(23)はAgまたはAuよりなるものにできる。AgまたはAuは、はんだ(30)の濡れ性に優れた材質として有効である。
また、請求項10に記載の発明は、請求項1、2、3、4、7、8、9のいずれか1つに記載の電子装置の製造方法であって、基材(20)のはんだ付け面(21)にはんだ(30)を供給し、当該はんだ(30)を介して、電子部品(10)のはんだ付け面(11)と基材(20)のはんだ付け面(21)とを貼り合わせた後、はんだ(30)を固化させるものであり、はんだ(30)を供給するとき、部品投影領域(22)の外周端部寄りの領域に、部品投影領域(22)の内周側の領域よりも多くのはんだ(30)を供給することを特徴としている。
それによれば、貴金属層(23)上にて、はんだ(30)を厚く形成するのに好ましい方法が提供される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1において、(a)は本発明の第1実施形態に係る電子装置100の概略平面構成を示す図、(b)は、(a)中の一点鎖線A−Aに沿った概略断面図、(c)は、(a)中の一点鎖線B−Bに沿った概略断面図である。
図1において、(a)は本発明の第1実施形態に係る電子装置100の概略平面構成を示す図、(b)は、(a)中の一点鎖線A−Aに沿った概略断面図、(c)は、(a)中の一点鎖線B−Bに沿った概略断面図である。
また、図2は、図1中の基材20および電子部品10の単品構成を示す図であり、(a)は基材20のはんだ付け面21の概略平面図、(b)は電子部品10のはんだ付け面11の概略平面図である。
本実施形態の電子部品10としては、基材20にはんだ付け可能なものであればよく、たとえば、シリコン半導体よりなるICチップ、チップ抵抗、チップコンデンサ、ダイオードなどが挙げられる。また、電子部品10のはんだ付け面11は、はんだ30が接触し、はんだ接合される面であり、四角形をなすものとされている。
ここで、電子部品10のはんだ付け面11がなす四角形とは、正方形、長方形、平行四辺形、菱形、台形等、幾何学的に四角形に分類されるものであればよく、さらには、角部がテーパ形状、R形状のものも含む。
図1に示される例では、電子部品10は、正方形板状をなすシリコン半導体よりなる半導体チップ10であり、その裏面の全体に形成された裏面電極11が電子部品10のはんだ付け面11として構成されている。この裏面電極11は、半導体チップ10の裏面全体に形成されたものであり、半導体チップ10の平面形状である正方形と同一の正方形をなす面として構成されている。
たとえば、裏面電極11は、シリコン半導体よりなる半導体チップ10の裏面に、当該裏面側からNi、Auの各層が順次形成されたNi/Au層である。このNi/Au層は、はんだ濡れ性を確保するためAu層が表層に施され、そのAu層下には、Snによるはんだ食われ時にもSiが拡散しないようにNi層が形成されたものである。
本実施形態の基材20としては、電子部品10をはんだ接合により搭載可能なものであり、具体的には、セラミック基板、プリント基板、フレキシブルプリント基板などの配線基板や、リードフレームや、ヒートシンクなどが挙げられる。この基材20は、電子部品10のはんだ付け面11と同等かそれ以上の大きさのはんだ付け面21を有する。
この基材20のはんだ付け面21は、Ni、CuまたはNi−Pを主成分とするめっきなどよりなる。図1に示される例では、基材20は、Cu合金に無電解Ni−Pめっきを施したリードフレーム20であり、この場合、基材20のはんだ付け面21は、リードフレーム20の一方の板面であり、Niめっきにより構成された面である。
そして、図1に示されるように、半導体チップ10の裏面電極11とリードフレーム20のはんだ付け面21とは対向して配置されており、これら両はんだ付け面11、21の間に介在するはんだ30により接合されている。はんだ30としては、特に限定しないが、具体的にはSn系Pbフリーはんだが望ましい。
Sn系Pbフリーはんだとは、Pbを含まないものであって、Snを主成分として他の金属成分が添加されているものである。たとえば、本実施形態のはんだ30としては、市販されているSnにAgが添加されてなるSn−Ag系はんだ、SnにCuが添加されてなるSn−Cu系はんだ等が挙げられる。
そして、リードフレーム20のはんだ付け面21のうち半導体チップ10の裏面電極11が投影された四角形の領域は、部品投影領域22とされている。この部品投影領域22の外形は、図2(a)において破線の四角形として示されている。
この部品投影領域22は、両はんだ付け面11、21が対向して配置された状態において、半導体チップ10の裏面電極11をリードフレーム20のはんだ付け面21に投影した領域22、つまり半導体チップ10の裏面電極11と同一の正方形をなす領域とされている。
言い換えれば、部品投影領域22は、対向配置された両はんだ付け面11、21において、リードフレーム20のはんだ付け面21のうち半導体チップ10の裏面電極11に重なり合い正対する部位である。つまり、部品投影領域22をなす四角形と半導体チップ10の裏面電極11をなす四角形とは、図形学的に合同の関係にある。
そして、本実施形態では、図1、図2(a)に示されるように、部品投影領域22の一部に、貴金属層23が設けられている。この貴金属層23は、リードフレーム20のはんだ付け面21(ここではNiめっき)よりもはんだ30(ここではSn系Pbフリーはんだ)に対する濡れ性に優れた貴金属よりなる。
ここで、はんだ30に対する濡れ性とは、溶融したはんだ30と接触する面において液状のはんだ30と当該面とのなす接触角の大小により決められるものであり、当該接触角が小さい方が濡れ性に優れる。つまり、貴金属層23は、リードフレーム20のはんだ付け面21を構成するNiめっき等よりも当該接触角が小さく、はんだ30が濡れ拡がりやすいものである。
具体的に、貴金属層23は、AgまたはAuなどのはんだ30の濡れ性に優れた材質よりなる。そして、このような貴金属層23は、AgめっきやAuめっきなどにより形成される。なお、貴金属層23としては、めっき以外にも可能ならば蒸着やスパッタで成膜されたものであってもよい。
図1、図2(a)に示されるように、本実施形態では、貴金属層23は、部品投影領域22の中央部および角部22aを除く周辺部に設けられている。つまり、貴金属層23は、部品投影領域22の外周端部に位置する辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されている。
ここで、部品投影領域22は四角形をなすことから、その外周端部は4個の辺および4個の角部22aにより構成される。この角部22aとは、部品投影領域22を構成する4辺のうち隣接する2辺が交わる点である頂点を意味する。
そして、部品投影領域22の内周側の所定領域とは、部品投影領域22を形成する各辺から部品投影領域22の中央側へ向かって広がる領域である。図1、図2(a)に示される例では、所定領域は、部品投影領域22の1個の辺をみたとき、この1個の辺を下底として部品投影領域22の内周側に拡がる台形をなしている。
さらに、この台形をなすことから明らかなように、貴金属層23は、部品投影領域22の辺のうち一方の角部22a寄りの部位から当該辺の中央部を通って他方の角部22a寄りの部位まで連続して当該辺に隣接し、この隣接している辺の部分から部品投影領域22の内周側に向かって上記台形状の領域に拡がって配置されたものとなっている。つまり、貴金属層23は、当該辺の中央部で分断されてはいない。
また、図1、図2に示されるように、リードフレーム20のはんだ付け面21は、半導体チップ10の裏面電極11よりも大きい。そして、リードフレーム20のはんだ付け面21のうち半導体チップ10の裏面電極11と重なっている部位の周辺部は、半導体チップ10の裏面電極11の外周端部よりはみ出している。
ここにおいて、貴金属層23は、リードフレーム20のはんだ付け面21において部品投影領域22の内周側の所定領域から部品投影領域22の外側まで、部品投影領域22の外周端部を跨いで連続して配置されている。さらに、本実施形態では、貴金属層23は、部品投影領域22の外側にて部品投影領域22を取り囲むように連続した環状をなして配置されている。
つまり、ここでは、図1(a)、図2(a)に示されるように、環状の貴金属層23は、部品投影領域22を取り囲む矩形の額縁形状をなすとともに、その内周部が部品投影領域22内に台形状に張り出した形状とされている。
こうして、図2(a)に示されるように、リードフレーム20のはんだ付け面21は、貴金属層23に被覆された部位と、貴金属層23に被覆されずに露出した部位とを有し、当該露出した部位では、貴金属層23よりもはんだ30に対する濡れ性が悪いものとされている。
そして、本実施形態の電子装置100では、図1に示されるように、はんだ30は、正対する両はんだ付け面11、21の間すなわち部品投影領域22と、部品投影領域22の外側にはみ出した貴金属層23上とに配置されている。そして、このはんだ30を介して、半導体チップ10とリードフレーム20とが電気的・機械的に接合されている。
ここで、図1(b)、(c)に示されるように、部品投影領域22の辺、角部22aとそれぞれ同じ位置にある半導体チップ10の裏面電極11の辺、角部においては、はんだ30は、半導体チップ10側からリードフレーム20側に裾野が拡がった形状をなしており、適切なフィレットが形成されている。
次に、本実施形態の電子装置100の製造方法について述べる。はんだ付け面21に貴金属層23が設けられたリードフレーム20を用意し、そのはんだ付け面21にはんだ30を供給する。供給方法としては、はんだワイヤを用いて無フラックスで供給する方法、印刷法、ディスペンス法、インクジェット法などが挙げられる。
このはんだ30の供給後、当該はんだ30を介して、半導体チップ10の裏面電極11とリードフレーム20のはんだ付け面21とを貼り合わせ、しかる後、はんだ30を固化させる。これにより、本実施形態の電子装置100ができあがる。
ところで、本実施形態によれば、はんだ接合時に、半導体チップ10とリードフレーム20との間で溶融したはんだ30は、部品投影領域22のうち濡れ性の高い貴金属層23にて拡がりやすくなり、部品投影領域22の外周端部に位置する辺のうち角部22aを除く部位に拡がる。
そして、貴金属層23は、部品投影領域22の辺の中央部よりも当該辺の角部22a寄りの部位に配置されているため、当該辺まで拡がったはんだ30は、貴金属層23上を当該辺に沿って濡れ拡がり、角部22aに回り込んでくる。このように、部品投影領域22の角部22aにはんだ30が集まってくるため、この角部22aでは、十分な量のはんだ30を確保することができる。
また、部品投影領域22の角部22aでは貴金属層23が存在しないため、この角部22aでは、Sn−Ag合金やSn−Au合金等、はんだ30と貴金属との合金が形成されることはない。
そして、部品投影領域22の角部22aは、半導体チップ10の裏面電極11の角部と同じ位置であるから、本実施形態によれば、半導体チップ10の裏面電極11の角部にて、はんだ30のフィレットを適切に形成することができ、且つ、十分な接合強度を確保することができる。
また、上述したが、本実施形態によれば、リードフレーム20のはんだ付け面21を、半導体チップ10の裏面電極11よりも大きいサイズとし、貴金属層23を、部品投影領域22の内周側から外側まではみ出して連続して配置しているから、はんだ接合時に、溶融したはんだ30が、部品投影領域22の外周端部の辺まで濡れ拡がりやすくなる。
本実施形態では、部品投影領域22の内周側の所定領域に形成された貴金属層23が、部品投影領域22の外周端部すなわち辺で途切れている構成であってもよい。つまり、上記図2(a)において貴金属層23を、矩形破線の部品投影領域22内のみ残し、当該領域22の外側の部分は除去した構成としてもよい。
しかし、貴金属層23の構成としては、このような辺で途切れた構成よりも、部品投影領域22の辺の外側まではみ出していた方が、当該辺まで、はんだ30が十分な厚さを持って拡がりやすい。
また、貴金属層23の製造面から考えた場合、貴金属層23を部品投影領域22の外周端部すなわち辺に隣接させつつ、この辺から寸分足りともはみ出さないように形成することは、寸法公差の点で制約が生じる。その点、貴金属層23を部品投影領域22の辺を超えて当該領域22の外側まではみ出させる構成とすれば、そのような製造上の制約が解消される。
また、貴金属層23を部品投影領域22の辺を超えて当該領域22の外側まではみ出させれば、それに伴って、はんだ30も部品投影領域22の辺の外側まで濡れ拡がってはみ出た構成となる(図1参照)。この場合、はんだ接合部の外観検査のときに、半導体チップ10の上方から見て、部品投影領域22の外側にはみ出しているはんだ30の形状を視認することができるので、当該検査が容易に行えるという利点もある。
また、上述したが、本実施形態では、リードフレーム20のはんだ付け面21において、部品投影領域22の外側には、貴金属層23が、部品投影領域22を取り囲むように連続した環状をなして設けられている。
それによれば、はんだ接合時に、溶融したはんだ30は、貴金属層23上に沿って、部品投影領域22の全外周を囲む連続した環状に濡れ拡がるから、部品投影領域22の4個の角部22aにて、はんだ30の厚さを均一にしやすくなる。そのため、半導体チップ10の搭載時に、半導体チップ10の傾きを防止し、両はんだ付け面11、21を平行とした状態で、当該搭載を行える。
さらに、本実施形態では、貴金属層23を、部品投影領域22の辺のうち一方の角部22a寄りの部位から当該辺の中央部を通って他方の角部22a寄りの部位まで連続して配置しているから、貴金属層23が部品投影領域22の辺の中央部で分断されている場合(後述の図7(c)等参照)に比べて、はんだ30が部品投影領域22の辺に拡がりやすくなる。その結果、部品投影領域22の角部22aに集まるはんだ30の量を多くすることができる。
次に、本実施形態の上記効果、すなわち、半導体チップ10の裏面電極11の角部におけるフィレットの適切な形成、および、十分な接合強度の確保といった効果について、本発明者が行った具体例を挙げて、より詳細に述べる。
この具体例では、電子部品として上記Ni/Au層よりなる裏面電極11をはんだ付け面とするシリコン半導体よりなる半導体チップ10、基材として上記Cu合金に無電解Niめっきを施し且つ貴金属層23としてのAgめっきを形成してなるリードフレーム20を用い、これらを、Pbフリーはんだを用いたはんだダイボンド法にて、はんだ付けする場合について述べる。
はんだ30としては、Sn−Cu系Pbフリーのはんだワイヤを使用する。当該はんだワイヤはリールから供給し、無フラックスである。まず、リードフレーム20を加熱して260℃にて安定させ、次にリールに巻かれた上記はんだワイヤを長さで制御しながら一定量供給する。はんだワイヤを供給するための治具は、当該はんだ30の溶融温度以下の200℃に加熱保持する。
次に、リードフレーム20のはんだ付け面21上に供給されたはんだ30の上に、当該はんだ30の厚さがおおよそ50μmから100μm程度の一定の厚さになるように、半導体チップ10を搭載する。
このとき、半導体チップ10下の中央付近のはんだ30の濡れ拡がりが芳しくない場合には、半導体チップ10に荷重を加えたり、前後左右に強制的にずらしたりして、濡れ拡がりを補助する。
これら一連の操作の終了後、リードフレーム20を冷却し、はんだ30を固化する。このようにして、半導体チップ10とリードフレーム20とを、はんだ付けし、上記図1に示される本実施形態の電子装置100を作製した。
そして、上記具体例の方法により作製した本実施形態の電子装置と、比較例として上記方法においてリードフレーム20に貴金属層23を形成せずに、リードフレーム20のはんだ付け面21であるNiめっき上に直接はんだ付けを行って作製した電子装置について、はんだフィレットの形成状況を調査した。なお、以下、この比較例をAgめっき無しの比較例という。
この調査は、具体的には図3に示される部品投影領域22の角部22aからのはんだ引け量xを求めることにより行った。図3では、部品投影領域22の角部22aにフィレットが形成されず、はんだ30の引けが生じており、この場合、半導体チップ10の角部からはんだ30の側面までの距離xを、はんだ引け量xとした。
図4は、本実施形態の電子装置と上記Agめっき無しの比較例とについて、それぞれ、n数:100にて、はんだ引け量xを測定した結果を示す図である。はんだ引け量xが0の場合には、角部にて適切にフィレットが形成されるが、はんだ引け量xが大きいほどはんだ30の濡れ性が悪く、フィレットが形成されないことになる。
図4に示されるように、Agめっき無しの比較例では、はんだ引け量xが大きくなっており、半導体チップ10の角部におけるはんだ濡れ性悪く、はんだフィレットが形成できていないものが多く発生したが、本実施形態では、全ての調査サンプルにおいてはんだ引け量xが0であり、半導体チップ10の角部にフィレットが形成されていた。
次に、はんだ接合強度の市場レベルでの冷熱ストレス性について、調査した。本実施形態の電子装置は、上記具体例の方法で作製したものであり、比較例として、上記リードフレーム20のはんだ付け面21の全面に貴金属層23としてのAgめっきを施したものを用いて、上記同様の方法で電子装置を作製した。以下、この比較例を全面Agめっきの比較例という。
これら本実施形態および比較例の場合、はんだ30の歪みは、半導体チップ10の裏面電極11の角部に集中する。また、本実施形態の電子装置では、貴金属層23としてのAgめっきが設けられている領域では、はんだ付けすることにより、AgとSnが拡散し、Agめっきが施された領域に脆弱なAgSn合金層が形成されることになる。ただし、部品投影領域22の角部22aでは、Agめっきが形成されていないため、AgSn合金層は形成されない。
そのため、本実施形態では、上記歪みが集中する部分である4個の角部22aにて、脆弱なAgSn合金層が形成されないので、ストレスによる接合強度の低下が抑制される。実際に、本実施形態の電子装置と上記全面Agめっきの比較例とについて、それぞれ、n数:20にて、冷却/加熱繰り返し評価を実施した。その結果を図5に示す。
図5は、この冷熱繰り返し試験において、冷却/加熱の繰り返し回数と、はんだ30の接合強度として半導体チップの引っ張り強度(チップ引っ張り強度、単位:N)との関係を求めた結果を示す図である。図5中、本実施形態は白丸プロット、全面Agめっきの比較例は黒丸プロットで表してある。なお、図5中、識別のため、本実施形態と比較例とでプロットをずらして併記したが、これらは同じ繰り返し回数での評価である。
図5に示されるように、全面Agめっきの比較例では、繰り返しストレスを加えることにより、はんだ接合強度が低下する傾向が見られるが、本実施形態では、それに比べて、はんだ接合強度低下が抑制できていることがわかる。
このように、本実施形態によれば、半導体チップ10における四角形の裏面電極11において、はんだ接合時のはんだ30は、その外周端部の辺に拡がり、隣り合う2辺から角部に回り込むことで、角部にはんだ30が集まる。
そして、半導体チップ10の4個の角部の直下に、十分な厚さのはんだ30が存在するため、半導体チップ10の傾きが抑えられることから、部品組付け高さを均一にすることができる。そのため、はんだ厚さが局部的に薄くなることにより発生するはんだ30への歪みの集中を回避することができ、はんだ接続寿命の低下を低減できる。
また、四角形をなす裏面電極11においては、市場環境下におけるストレスに対するはんだ歪みの発生が、裏面電極11の対角方向に最大となることから、当該対角方向の角部にて貴金属層23を存在させないことにより、脆弱な上記合金層が形成されず、接合強度の低下が抑制できる。
ここで、本実施形態における電子装置の製造方法について、さらに述べると、貴金属層23が形成されたリードフレーム20のはんだ付け面21にはんだ30を供給するとき、部品投影領域22の外周端部寄りの領域に、部品投影領域22の内周側の領域よりも多くのはんだ30を供給することが望ましい。それによれば、部品投影領域22の外周端部側に位置する貴金属層23上にて、はんだ30を厚く形成しやすくなる。
具体的には、ディスペンス法で部分的に滴下量を変えてやるとか、インクジェット法によって塗布するときのドットの大きさを変えてやることで、部品投影領域22の外周端部寄りの領域と内周側の領域とで、はんだ30の供給量を変更できる。
また、上記具体例では、はんだダイボンド法によるはんだ付けを行い、上記図3〜図5の調査を行って効果を確認したが、はんだ箔を用いた予備はんだ法(つまり、ステップはんだ付け)においても、同様の効果が確認されている。図6は、この予備はんだ法によるはんだ30の供給方法を示す概略平面図である。
図6に示されるように、はんだ箔としてのはんだ30を、リードフレーム20のはんだ付け面21に搭載するものであるが、このとき、はんだ30を、貴金属層23と同程度の四角形枠状のものとし、これを搭載する。
そうすることで、所望の領域にはんだ30を形成することが可能となり、また、はんだ箔の厚さが一定であることから、4個の角部22aにおけるはんだ厚さが一定となるため、半導体チップ10の傾きも効果的に防止することが可能となる。
(第2実施形態)
ところで、貴金属層23は、リードフレーム20のはんだ付け面21の部品投影領域22の一部に設けられ、部品投影領域22の辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されていればよく、その平面形状は、上記図1(a)および図2(a)に示される例に限定するものではない。
ところで、貴金属層23は、リードフレーム20のはんだ付け面21の部品投影領域22の一部に設けられ、部品投影領域22の辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されていればよく、その平面形状は、上記図1(a)および図2(a)に示される例に限定するものではない。
本発明の第2実施形態では、リードフレーム20のはんだ付け面21に設けられる貴金属層23の種々の平面形状を提供する。図7(a)〜(e)、図8(a)〜(d)は、この貴金属層23の種々の平面形状を示す平面図である。また、これら図7、図8においては、部品投影領域22の外形を破線の四角形として示している。
上記図1(a)および図2(a)では、貴金属層23は、部品投影領域22を取り囲むとともに内周部が部品投影領域22内に台形状に張り出した矩形の額縁形状をなしていた。それに対して、図7(a)に示される例のように、貴金属層23は、内周部が部品投影領域22内に円弧状に張り出した矩形の額縁形状であってもよい。さらには、この張り出し部分の形状としては、三角形、波形などであってもよい。
また、貴金属層23は、部品投影領域22の辺のうち角部22aには設けられないが、当該辺の中央部よりも角部22a寄りの部位に配置される。図7(b)に示される例では、貴金属層23を辺の中央部よりも角部22aに寄った部位に配置しつつ、上記図1(a)および図2(a)の例よりも角部22aから離した構成としている。
また、上記図1(a)および図2(a)の例では、貴金属層23は、部品投影領域22の辺のうち一方の角部22a寄りの部位から中央部を通って他方の角部22a寄りの部位まで連続して設けられているが、図7(c)に示される例では、当該辺の中央部で貴金属層23を分離した形状としている。
また、図7(d)に示される例は、上記図7(c)の例に対して、さらに部品投影領域22の中央部の一部にも貴金属層23を形成したものであり、当該中央部にもはんだ30が濡れやすくなるようにしている。この場合、部品投影領域22の外周端部側の貴金属層23の幅を、中央部側の貴金属層23の幅よりも広くすれば、当該外周端部側におけるはんだ30の厚さを大きくすることが容易となり、好ましい。
また、図7(e)に示される例では、上記図7(c)の例に対して、部品投影領域22の外側では、貴金属層23が部品投影領域22を取り囲むように連続した環状をなすものとしている。
また、図8(a)、(b)、(c)、(d)に示されるように、貴金属層23は、複数個のドットの集合体として配置されたものであってもよい。この場合、たとえば貴金属層23を構成する貴金属を含むペーストを用い、この貴金属ペーストをインクジェット法により、リードフレーム20のはんだ付け面21に吹き付け、乾燥・硬化させればよい。
図8に示される貴金属層23は、いずれも、部品投影領域22の辺のうち4個の角部22aを除く部位であって且つ当該辺の中央部よりも角部22a寄りの部位に隣接して部品投影領域22の内周側の所定領域に配置されたものとなっている。
そして、これら図7、図8に示される貴金属層23を採用した場合も、上記第1実施形態と同様に、部品投影領域22の角部22aにて、十分なはんだ30の量を確保し、且つはんだ30と貴金属との合金の形成を防止できるため、フィレットを適切に形成して、十分な接合強度を確保することが可能となる。
(他の実施形態)
なお、上記各実施形態において、リードフレーム20のはんだ付け面21に代えて、電子部品のはんだ付け面としての半導体チップ10の裏面電極11に、貴金属層23を設けてもよい。その貴金属層23の構成としては、上記図1や図7、図8における部品投影領域22内に配置された貴金属層23の平面形状と同様のものにできる。
なお、上記各実施形態において、リードフレーム20のはんだ付け面21に代えて、電子部品のはんだ付け面としての半導体チップ10の裏面電極11に、貴金属層23を設けてもよい。その貴金属層23の構成としては、上記図1や図7、図8における部品投影領域22内に配置された貴金属層23の平面形状と同様のものにできる。
つまり、この半導体チップ10の裏面電極11に貴金属層23を設けた場合、裏面電極11の一部に、裏面電極11よりもはんだ30に対する濡れ性に優れた貴金属よりなる貴金属層23が設けられており、貴金属層23は、裏面電極11の外周端部に位置する辺のうち4個の角部を除く部位であって且つ当該辺の中央部よりも角部寄りの部位に隣接して裏面電極11の所定領域に配置されている電子装置とされる。
また、この場合も、貴金属層23を、裏面電極11の辺のうち一方の角部寄りの部位から当該辺の中央部を通って他方の角部寄りの部位まで連続して配置すれば、貴金属層23が裏面電極11の辺の中央部で分断されている場合(上記図7(c)等参照)に比べて、はんだ30が裏面電極11の辺に拡がりやすくなり、結果として、裏面電極11の角部に集まるはんだ30の量を多くすることができる。
また、上記各実施形態では、電子部品は四角形板状をなす半導体チップ10であり、電子部品のはんだ付け面は、その半導体チップ10の裏面全体に設けられた四角形の裏面電極11であった。しかし、たとえば半導体チップ10が円形や六角形であった場合であっても、その裏面に四角形をなす裏面電極11を設ければ、この裏面電極11が電子部品のはんだ付け面を構成する。
また、はんだ付け面としては、Ni、CuまたはNi−Pを主成分とするめっき以外にも、はんだ濡れが期待できる表面層であればよい。
10 電子部品としての半導体チップ
11 電子部品のはんだ付け面としての半導体チップの裏面電極
20 基材としてのリードフレーム
21 基材のはんだ付け面としてのリードフレームのはんだ付け面
22 部品投影領域
22a 部品投影領域の角部
23 貴金属層
30 はんだ
11 電子部品のはんだ付け面としての半導体チップの裏面電極
20 基材としてのリードフレーム
21 基材のはんだ付け面としてのリードフレームのはんだ付け面
22 部品投影領域
22a 部品投影領域の角部
23 貴金属層
30 はんだ
Claims (10)
- 四角形をなすはんだ付け面(11)を有する電子部品(10)と、
前記電子部品(10)の前記はんだ付け面(11)と同等以上の大きさのはんだ付け面(21)を有する基材(20)、とを備え、
前記電子部品(10)の前記はんだ付け面(11)と前記基材(20)の前記はんだ付け面(21)とは対向して配置されるとともに、これら両はんだ付け面(11、21)の間に介在するはんだ(30)により接合されてなる電子装置において、
前記基材(20)の前記はんだ付け面(21)のうち前記電子部品(10)の前記はんだ付け面(11)が投影された四角形の領域である部品投影領域(22)の一部に、前記基材(20)の前記はんだ付け面(21)よりも前記はんだ(30)に対する濡れ性に優れた貴金属よりなる貴金属層(23)が設けられており、
前記貴金属層(23)は、前記部品投影領域(22)の外周端部に位置する辺のうち4個の角部(22a)を除く部位であって且つ当該辺の中央部よりも前記角部(22a)寄りの部位に隣接して前記部品投影領域(22)の内周側の所定領域に配置されていることを特徴とする電子装置。 - 前記基材(20)の前記はんだ付け面(21)は、前記電子部品(10)の前記はんだ付け面(11)よりも大きく、前記電子部品(10)の前記はんだ付け面(11)の外周端部よりはみ出しているものであり、
前記貴金属層(23)は、前記基材(20)の前記はんだ付け面(21)において前記部品投影領域(22)の内周側の所定領域から前記部品投影領域(22)の外周端部を超えて前記部品投影領域(22)の外側まではみ出して連続して配置されていることを特徴とする請求項1に記載の電子装置。 - 前記基材(20)の前記はんだ付け面(21)において、前記部品投影領域(22)の外側には、前記貴金属層(23)が、前記部品投影領域(22)を取り囲むように連続した環状をなして設けられていることを特徴とする請求項2に記載の電子装置。
- さらに、前記貴金属層(23)は、前記辺のうち一方の前記角部(22a)寄りの部位から当該辺の中央部を通って他方の前記角部(22a)寄りの部位まで連続して前記辺に隣接しつつ、前記部品投影領域(22)の内周側の所定領域に配置されたものであることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
- 四角形をなすはんだ付け面(11)を有する電子部品(10)と、
前記電子部品(10)の前記はんだ付け面(11)と同等以上の大きさのはんだ付け面(21)を有する基材(20)、とを備え、
前記電子部品(10)の前記はんだ付け面(11)と前記基材(20)の前記はんだ付け面(21)とは対向して配置されるとともに、これら両はんだ付け面(11、21)の間に介在するはんだ(30)により接合されてなる電子装置において、
前記電子部品(10)の前記はんだ付け面(11)の一部に、前記電子部品(10)の前記はんだ付け面(11)よりも前記はんだ(30)に対する濡れ性に優れた貴金属よりなる貴金属層(23)が設けられており、
前記貴金属層(23)は、前記電子部品(10)の前記はんだ付け面(11)の外周端部に位置する辺のうち4個の角部を除く部位であって且つ当該辺の中央部よりも前記角部寄りの部位に隣接して前記電子部品(10)の前記はんだ付け面(11)の内周側の所定領域に配置されていることを特徴とする電子装置。 - さらに、前記貴金属層(23)は、前記辺のうち一方の前記角部寄りの部位から当該辺の中央部を通って他方の前記角部寄りの部位まで連続して前記辺に隣接しつつ、前記電子部品(10)の前記はんだ付け面(11)の内周側の所定領域に配置されたものであることを特徴とする請求項5に記載の電子装置。
- 前記はんだ(30)はSn系Pbフリーはんだであることを特徴とする請求項1ないし6のいずれか1つに記載の電子装置。
- 前記基材(20)の前記はんだ付け面(21)はNi、CuまたはNi−Pを主成分とするめっきよりなることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
- 前記貴金属層(23)はAgまたはAuよりなることを特徴とする請求項1ないし8のいずれか1つに記載の電子装置。
- 請求項1、2、3、4、7、8、9のいずれか1つに記載の電子装置の製造方法であって、
前記基材(20)の前記はんだ付け面(21)に前記はんだ(30)を供給し、当該はんだ(30)を介して、前記電子部品(10)の前記はんだ付け面(11)と前記基材(20)の前記はんだ付け面(21)とを貼り合わせた後、前記はんだ(30)を固化させるものであり、
前記はんだ(30)を供給するとき、前記部品投影領域(22)の外周端部寄りの領域に、前記部品投影領域(22)の内周側の領域よりも多くの前記はんだ(30)を供給することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090031A JP2010245161A (ja) | 2009-04-02 | 2009-04-02 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090031A JP2010245161A (ja) | 2009-04-02 | 2009-04-02 | 電子装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245161A true JP2010245161A (ja) | 2010-10-28 |
Family
ID=43097885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090031A Withdrawn JP2010245161A (ja) | 2009-04-02 | 2009-04-02 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010245161A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280438A (zh) * | 2013-05-17 | 2013-09-04 | 香港应用科技研究院有限公司 | 具有准确芯片附着层的大功率介电载体 |
US9196602B2 (en) | 2013-05-17 | 2015-11-24 | Hong Kong Applied Science and Technology Research Institute Company Limited | High power dielectric carrier with accurate die attach layer |
JP2016143693A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社ジェイデバイス | 半導体装置 |
JP2017212354A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | Ledモジュール |
CN107924846A (zh) * | 2015-09-04 | 2018-04-17 | 索尼公司 | 部件、基板模块、设备和光学滤波器 |
WO2021149637A1 (ja) * | 2020-01-23 | 2021-07-29 | ローム株式会社 | 電子装置および電子装置の製造方法 |
-
2009
- 2009-04-02 JP JP2009090031A patent/JP2010245161A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280438A (zh) * | 2013-05-17 | 2013-09-04 | 香港应用科技研究院有限公司 | 具有准确芯片附着层的大功率介电载体 |
US9196602B2 (en) | 2013-05-17 | 2015-11-24 | Hong Kong Applied Science and Technology Research Institute Company Limited | High power dielectric carrier with accurate die attach layer |
TWI705533B (zh) * | 2015-01-30 | 2020-09-21 | 日商安靠科技日本公司 | 半導體裝置 |
KR20160094284A (ko) * | 2015-01-30 | 2016-08-09 | 가부시키가이샤 제이디바이스 | 반도체 장치 |
CN105845656A (zh) * | 2015-01-30 | 2016-08-10 | 株式会社吉帝伟士 | 半导体装置 |
JP2016143693A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社ジェイデバイス | 半導体装置 |
CN105845656B (zh) * | 2015-01-30 | 2021-02-09 | 安靠科技日本公司 | 半导体装置 |
CN112768428A (zh) * | 2015-01-30 | 2021-05-07 | 安靠科技日本公司 | 半导体装置 |
TWI763005B (zh) * | 2015-01-30 | 2022-05-01 | 日商安靠科技日本公司 | 半導體裝置 |
KR102538964B1 (ko) * | 2015-01-30 | 2023-06-01 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체 장치 |
CN107924846A (zh) * | 2015-09-04 | 2018-04-17 | 索尼公司 | 部件、基板模块、设备和光学滤波器 |
JPWO2017037996A1 (ja) * | 2015-09-04 | 2018-06-21 | ソニー株式会社 | 部品、基板モジュール、機器、および光学フィルタ |
US10483438B2 (en) | 2015-09-04 | 2019-11-19 | Sony Corporation | Component, substrate module, apparatus, and optical filter |
JP2017212354A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | Ledモジュール |
WO2021149637A1 (ja) * | 2020-01-23 | 2021-07-29 | ローム株式会社 | 電子装置および電子装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010245161A (ja) | 電子装置およびその製造方法 | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
JP6423685B2 (ja) | 電子部品、モジュール及びカメラ | |
JP5368377B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5665786B2 (ja) | 半導体装置 | |
JP2010165923A (ja) | 半導体装置、及びその製造方法 | |
JP5264585B2 (ja) | 電子部品接合方法および電子部品 | |
JP2006303173A (ja) | 回路基板デバイスおよびその製造方法 | |
JP6008750B2 (ja) | 半導体装置 | |
US20130286594A1 (en) | Circuit device and method for manufacturing same | |
JP2016039181A (ja) | モジュールの製造方法 | |
JP2004228166A (ja) | 半導体装置及びその製造方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
WO2020213133A1 (ja) | 半導体装置 | |
WO2022244395A1 (ja) | 半導体装置 | |
JP3868966B2 (ja) | 半導体装置 | |
CN210110744U (zh) | 封装器件和电子设备 | |
JP5445167B2 (ja) | 半導体装置及びその製造方法 | |
JP5187291B2 (ja) | 半導体装置の製造方法 | |
US20220148944A1 (en) | Electronic device and method for manufacturing electronic device | |
JP2008270846A (ja) | 半導体装置の製造方法 | |
JP2004319692A (ja) | 電子回路基板 | |
JP4736948B2 (ja) | 電子部品の実装方法 | |
JP2012094768A (ja) | 配線基板、およびその配線基板上に電子部品を実装した実装構造体 | |
JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |