KR20130086464A - 테이프 필름 패키지 및 그의 제조방법 - Google Patents

테이프 필름 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20130086464A
KR20130086464A KR1020120007303A KR20120007303A KR20130086464A KR 20130086464 A KR20130086464 A KR 20130086464A KR 1020120007303 A KR1020120007303 A KR 1020120007303A KR 20120007303 A KR20120007303 A KR 20120007303A KR 20130086464 A KR20130086464 A KR 20130086464A
Authority
KR
South Korea
Prior art keywords
wiring patterns
insulating film
solder resist
wiring
via contact
Prior art date
Application number
KR1020120007303A
Other languages
English (en)
Other versions
KR101944795B1 (ko
Inventor
하정규
권영신
이관재
정재민
조경순
한상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120007303A priority Critical patent/KR101944795B1/ko
Priority to US13/747,832 priority patent/US9241407B2/en
Publication of KR20130086464A publication Critical patent/KR20130086464A/ko
Priority to US14/967,490 priority patent/US9620389B2/en
Application granted granted Critical
Publication of KR101944795B1 publication Critical patent/KR101944795B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 테이프 필름 패키지를 개시한다. 그의 패키지는, 절연 필름과, 상기 절연 필름을 관통하는 비어 콘택과, 상기 비어 콘택에서 상기 절연 필름의 절단면까지 연장되는 제 1 배선 패턴들과, 상기 절연 필름 아래에서 상기 비어 콘택에 연결되고, 상기 1 배선 패턴들과 나란하고, 상기 절연 필름의 상기 절단면으로부터 이격된 제 2 배선 패턴들을 포함한다.

Description

테이프 필름 패키지 및 그의 제조방법{tape film package and manufacturing method of the same}
본 발명은 표시장치에 관한 것으로서, 구체적으로 표시장치의 패널과 회로 기판을 연결하는 테이프 필름 패키지 및 그의 제조방법에 관한 것이다.
일반적으로, 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 고밀도 반도체 칩 실장 기술로서, 테이프 필름 패키지가 제안된 바 있다. 테이프 필름 패키지는 테이프 캐리어 패키지 또는 칩 온 필름(chip on film; COF) 패키지를 포함할 수 있다. COF 패키지는 반도체 다이가 플립 칩 본딩 방식으로 상기 기판에 직접 본딩되고, 짧은 리드에 의해 외부 회로에 접속될 수 있으며, 조밀한 배선 패턴의 형성이 가능하기 때문에, 고집적 패키지 기술로서 주목을 받고 있다.
이러한, COF 패키지는 대표적으로 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터 또는 디스플레이 장치인 액정 패널과 회로 기판(PCB)를 전기적으로 연결할 수 있다. 액정 패널은 다양한 기능을 수행하는 많은 입출력 단자들을 가지는 반도체 칩에 의해 구동될 뿐만 아니라, 동시에 상기 패널 자체가 더욱 박형화되고 있는 추세에 있다. 때문에, 고밀도 실장이 가능한 COF 패키지 기술이 광범위하게 사용되고 있다.
본 발명이 해결하고자 하는 과제는 절취 시에 금속 파티클 유발에 의한 쇼트 불량을 방지할 수 있는 테이프 필름 패키지 및 그의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 과제는 생산수율을 증대 또는 극대화할 수 있는 테이프 필름 패키지 및 그의 제조방법을 제공하는 데 있다.
상기한 과제를 달성하기 위한 본 발명의 테이프 필름 패키지는, 절연 필름; 상기 절연 필름을 관통하는 비어 콘택; 상기 비어 콘택에서 상기 절연 필름의 절단면까지 연장되는 제 1 배선 패턴들; 및 상기 절연 필름 아래에서 상기 비어 콘택에 연결되고, 상기 1 배선 패턴들과 나란하고, 상기 절연 필름의 상기 절단면으로부터 이격된 제 2 배선 패턴들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 제 2 배선 패턴들은 상기 제 1 배선 패턴들보다 짧을 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 2 배선 패턴들의 일부를 덮는 제 2 솔더 레지스트를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 2 솔더 레지스트는 상기 제 2 배선 패턴들과 상기 절단면 사이의 상기 절연 필름 아래에 배치될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 2 배선 패턴들은 상기 제 2 솔더 레지스트에 의해 노출된 제 2 패드를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 본 발명의 일 실시예에 따르면, 상기 제 1 배선 패턴들을 덮는 제 1 솔더 레지스트를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 1 솔더 레지스트는 상기 절단면에서 상기 제 1 배선 패턴을 덮을 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 배선 패턴들은 상기 절단면에서 상기 제 1 솔더 레지스트로부터 노출되는 제 1 패드를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 2 배선 패턴은 제 2 씨드 패턴과, 제 2 상부 배선 패턴을 포함할 수 있다.
본 발명의 다른 실시예에 따른 테이프 필름 패키지의 제조방법은, 컷 라인에 의해 정의되는 사용자 영역과 테스트 영역을 포함하는 절연 필름을 제공하는 단계; 상기 사용자 영역의 상기 절연 필름을 관통하는 비아 홀을 형성하는 단계; 상기 비어 홀 내에 비어 콘택을 형성하는 단계; 및 상기 비어 콘택에 연결되고 상기 절연 필름 상의 상기 사용자 영역에서 상기 테스트 영역까지 연장되는 제 1 배선 패턴과, 상기 절연 필름 아래에 상기 비어 콘택에 연결되어 상기 사용자 영역에서 상기 제 1 배선 패턴보다 짧고 상기 컷 라인으로부터 이격된 제 2 배선 패턴을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명의 과제의 해결 수단에 따르면, 비어 콘택에서 절단면까지의 사용자 영역에서 제 1 배선 패턴보다 짧은 제 2 배선 패턴을 포함할 수 있다. 제 1 배선 패턴과 제 2 배선 패턴은 절연 필름 상하에서 비어 콘택에 의해 연결될 수 있다. 제 2 배선 패턴은 절단면 또는 컷 라인에서 절삭 도구에 접촉되지 않기 때문에 금속 파티클의 유발을 방지 또는 최소화할 수 있다.
따라서, 본 발명의 실시예에 따른 테이프 필름 패키지는 생산 수율을 증대 또는 극대화할 수 있다.
도 1은 본 발명의 실시예에 따른 테이프 필름 패키지의 평면도이다.
도 2는 도 1의 제 1 배선 패턴들을 따라 나타낸 단면도이다.
도 3은 도 1의 컷 라인을 따라 절취된 사용자 영역의 절연 필름의 양측에 연결되는 회로 기판과 액정 패널을 나타내는 단면도이다.
도 4는 본 발명의 응용예에 따른 테이프 필름 패키지를 나타내는 단면도이다.
도 5는 표시장치를 개략적으로 나타내는 도면이다.
도 6 내지 도 15는 본 발명의 실시예에 따른 테이프 필름 패키지의 제조방법을 순차적으로 나타낸 공정 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 테이프 필름 패키지(70)의 평면도이다. 도 2는 도 1의 제 1 배선 패턴들(30)을 따라 나타낸 단면도이다. 도 3은 도 1의 컷 라인을 따라 절취된 사용자 영역(12)의 절연 필름(10)의 양측에 연결되는 회로 기판(300)과 액정 패널(200)을 나타내는 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 테이프 필름 패키지(70)는 절연 필름(10)과, 상기 절연 필름(10) 상에서 절단면(22)으로부터 노출되는 제 1 배선 패턴들(30)과, 상기 절연 필름(10)의 아래에서 상기 1 배선 패턴들(30)과 나란하고 상기 절단면(22)으로부터 이격된 제 2 배선 패턴들(50)을 포함할 수 있다.
절연 필름(10)은 폴리이미드(polyimide) 또는 에폭시계 수지를 포함하는 플렉시블 필름일 수 있다. 절연 필름(10)은 사용자 영역(12), 테스트 영역(14), 컷팅 슬릿(16), 및 릴링 영역(18)을 포함할 수 있다. 사용자 영역(12)은 반도체 칩(100)에 연결되는 제 1 및 제 2 배선 패턴들(30, 50)을 실장하는 활성 영역이다. 테스트 영역(14)은 사용자 영역(12)을 둘러싸는 주변 영역일 수 있다. 사용자 영역(12)과 테스트 영역(14)은 컷 라인(20)에 의해 분리될 수 있다. 컷 라인(20)은 사용자 영역(12)과 테스트 영역(14)을 정의할 수 있다. 사용자 영역(12)은 나이프 또는 펀치와 같은 절삭 도구에 의해 테스트 영역(14)으로부터 절취된 절단(22)을 가질 수 있다. 절단면(22)은 사용자 영역(12)에서의 절연 필름(10) 측벽에 대응될 수 있다.
제 1 배선 패턴들(30)은 사용자 영역(12)으로부터 테스트 영역(14)까지 연장될 수 있다. 테스트 영역(14)의 제 1 배선 패턴들(30)은 탐침(prober)의 콘택 부분에 대응되는 제 1 패드들(34)을 포함할 수 있다. 컷팅 슬릿(16)과 릴링 영역(18)은 테스트 영역(14)의 양측에 대칭적으로 배치될 수 있다. 릴링 영역(18)은 일정 간격으로 형성된 홀들(19)을 포함할 수 있다. 와인딩 릴(미도시)에서 절연 필름(10)의 감김(reeling) 또는 풀림(releasing)은 홀들(19)에 의해 제어될 수 있다. 컷팅 슬릿(16)은 와인딩 릴에서 릴링 영역(18)과 테스트 영역(14)사이의 탄성력을 완충시킬 수 있다.
제 1 배선 패턴들(30)은 제 1 씨드 패턴(36)과 제 1 상부 배선 패턴(38)을 포함할 수 있다. 제 1 배선 패턴들(30)은 사용자 영역(12)의 반도체 칩(100)으로부터 테스트 영역(14)까지 연장될 수 있다. 제 1 솔더 레지스트(32)는 제 1 배선 패턴들(30)을 덮을 수 있다. 제 1 솔더 레지스트(32)는 제 1 배선 패턴들(30)의 자연 산화를 방지할 수 있다. 제 1 배선 패턴들(30)은 제 1 솔더 레지스트(32)로부터 노출되는 제 1 패드들(34)을 포함할 수 있다. 제 1 패드들(34)은 사용자 영역(12)의 가장자리와 테스트 영역(14)에 배치될 수 있다. 테스트 영역(14)의 제 1 패드들(34)에 탐침이 접촉될 수 있다. 사용자 영역(12)의 제 1 패드들(34)의 타측은 반도체 칩(100) 또는 범프(102)에 전기적으로 접촉될 수 있다. 봉지 수지(encapsulant, 104)는 반도체 칩(100)과 절연 필름(10)을 접착 고정할 수 있다. 또한, 사용자 영역(12)의 제 1 패드들(34)의 일측은 회로 기판(PCB: Printed Circuit Board, 300)의 기판 패드(302) 또는 제 1 솔더(304)에 전기적으로 연결될 수 있다.
제 2 배선 패턴들(50)은 사용자 영역(12)의 절연 필름(10) 아래에 제 1 배선 패턴들(30)과 동일한 방향으로 배치될 수 있다. 제 2 배선 패턴들(50)은 테스트 영역(14)에서 이격되는 사용자 영역(12) 내의 절연 필름(10) 아래에 배치될 수 있다. 제 2 배선 패턴들(50)은 제 2 씨드 패턴(56)과, 제 2 상부 배선 패턴(58)을 포함할 수 있다.
비어 콘택(40)은 제 1 배선 패턴들(30)과 제 2 배선 패턴들(50)을 전기적으로 연결할 수 있다. 비어 콘택(40)은 제 1 배선 패턴들(30)과 제 2 배선 패턴들(50) 사이의 절연 필름(10)에 관통할 수 있다. 제 2 배선 패턴들(50)은 제 1 배선 패턴들(30)보다 짧다.
컷 라인(20)에 대응되는 절단면(22)에는 절연 필름(10) 상에는 제 1 배선 패턴들(30)이 존재하나, 상기 컷 라인(20)의 절연 필름(10) 아래에는 제 2 배선 패턴들(50)이 존재하지 않는다. 컷 라인(20)에서의 절취 시에 제 1 배선 패턴들(30)은 절단면(22)으로 노출될 수 있다. 반면, 제 2 배선 패턴들(50)은 절단면(22)으로 노출되지 않고, 제 2 솔더 레지스트(52)에 의해 차폐 또는 절연될 수 있다.
제 2 배선 패턴들(50)은 제 2 솔더 레지스트(52)에 의해 절연될 수 있다. 제 2 솔더 레지스트(52)는 제 2 배선 패턴들(50)의 자연 산화를 방지할 수 있다. 제 2 배선 패턴들(50)은 제 2 솔더 레지스트(52)로부터 노출되는 제 2 패드(54)를 포함할 수 있다. 제 2 패드(54)는 컷 라인(20) 또는 절단면(22)으로부터 이격될 수 있다. 제 1 패드(34)와 제 2 패드(54)는 절연 필름(10)의 상하에 각각 배치될 수 있다. 제 1 패드(34)와 제 2 패드(54)는 반도체 칩(100) 양측에 대칭적으로 배치될 수 있다. 제 1 패드(34)는"B1"에 대응되는 위치에서 회로 기판(300)의 기판 패드(302) 및 제 1 솔더(304)에 전기적으로 연결될 수 있다. 제 2 패드(54)는 "B2"에 대응되는 위치에서 액정 패널(200)의 패널 패드(202) 또는 제 2 솔더(204)에 전기적으로 접합(contact)될 수 있다. 패널 패드(202)는 박막트랜지스터 기판(210) 상의 화소를 정의하는 데이터 배선 또는 게이트 배선을 포함할 수 있다. 박막트랜지스터 기판(210)는 실런트(230)에 의해 컬러필터 기판(230)을 고정할 수 있다.
제 2 솔더 레지스트(52)는 컷 라인(20)에 대응되는 절연 필름(10)의 아래에 배치될 수 있다. 제 2 배선 패턴들(50)은 컷 라인(20)에서의 절단 시 블레이드 또는 나이프에 접촉되지 않을 수 있다. 컷 라인(20)에 대응되는 절단면(22)은 제 2 솔드 레지스트(52)을 노출시킬 수 있다. 제 1 배선 패턴들(30)은 절단면(22)으로 노출될 수 있다. 제 2 배선 패턴들(50)은 절단면(22)에서 금속 파티클의 발생이 방지될 수 있다. 제 2 배선 패턴들(50)은 절연 필름(10)의 아래에서 약 15㎛ 내지 약 30㎛정도의 간격을 가질 수 있다. 또한, 제 2 배선 패턴들(50)은 절단면(22)으로 제 2 솔더 레지스트(52)에 의해 차폐 또는 절연될 수 있다. 때문에, 제 2 패드(54)과 패널 패드(202)의 접합 시, 금속 파티클에 의한 쇼트 불량 발생이 방지 또는 최소화될 수 있다.
따라서, 본 발명의 실시예에 따른 테이프 필름 패키지(70)는 생산 수율을 증대 또는 극대화할 수 있다.
도 4는 본 발명의 응용예에 따른 테이프 필름 패키지(70)를 나타내는 단면도이다.
도 1 및 도 4를 참조하면, 절연 필름(10)은 제 2 배선 패턴들(50)과 절단면(22) 사이에서 노출될 수 있다. 제 2 배선 패턴들(50)은 절단면(22)에서 사용자 영역(12)의 내측으로 이격될 수 있다. 절단면(22)은 도 1의 컷 라인(20)에 대응될 수 있다. 제 2 배선 패턴들(50)은 절취 시에 절삭 도구에 접촉되지 않기 때문에 금속 파티클의 발생이 방지될 수 있다. 제 2 배선 패턴들(50)의 제 2 패드(54)와 패널 패드(202)의 접합 시에 금속 파티클에 의한 쇼트 불량 발생이 방지 또는 최소화될 수 있다.
따라서, 본 발명의 응용예에 따른 테이프 필름 패키지(70)는 생산 수율을 증대 또는 극대화할 수 있다.
도 5는 표시장치(400)를 개략적으로 나타내는 도면이다.
도 1 내지 도 5를 참조하면, 반도체 칩(100)은 표시장치(400)의 데이터 드라이버(110) 및/또는 게이트 드라이버(120)에 대응될 수 있다. 데이터 드라이버(110)는 타이밍 컨트롤러(310)에서 출력되는 데이터 신호를 처리할 수 있다. 게이트 드라이버(120)는 타이밍 컨트롤러(310)에서 출력되는 스캔 신호를 처리할 수 있다. 데이터 드라이버(110) 및 게이트 드라이버(120)의 반도체 칩(100)은 테이프 필름 패키지(70)에 실장될 수 있다. 반도체 칩(100)은 외부의 고분자 성분의 보호 패키징 없이 웨이퍼 레벨로 테이프 필름 패키지(70)에 실장될 수 있다.
타이밍 컨트롤러(310), 기준 전압 생성부(320), 전원전압 생성부(330), 및 인터페이스(340)는 회로 기판들(300)에 실장될 수 있다. 타이밍 컨트롤러(310)는 데이터 신호, 스캔 신호, 제어 신호를 생성할 수 있다. 기준 전압 생성부(320)는 데이터 드라이버(110)에서 데이터 신호 대응되는 색 신호 또는 영상 신호를 생성하기 위한 기준 전압을 생성할 수 있다. 데이터 신호는 데이터 드라이버(110)에서 제어 신호에 의해 일시적으로 저장 또는 래치될 수 있다. 이후, 색 신호 또는 영상 신호는 게이트 드라이버(120)에서 출력되는 스캔 신호에 동기되어 액정 패널(200)의 데이터 배선으로 출력될 수 있다. 게이트 드라이버(120)는 스캔 신호를 액정 패널(200)의 게이트 배선에 순차적으로 출력할 수 있다. 전원전압 생성부(330)는 타이밍 컨트롤러(310) 및 게이트 드라이버(120) 전원 전압을 생성할 수 있다. 전원 전압과 기준 전압은 서로 다를 수 있다.
테이프 필름 패키지(70)는 회로 기판들(300) 및 액정 패널(200) 사이를 전기적으로 연결할 수 있다. 테이프 필름 패키지(70)의 제 1 배선 패턴들(30)은 회로 기판(300)들의 기판 패드(302) 및 제 1 솔더(304)에 전기적으로 연결될 수 있다. 테이프 필름 패키지(70)의 제 2 배선 패턴들(50)은 액정 패널(200)의 패널 패드(202) 또는 제 2 솔더(204)에 전기적으로 연결될 수 있다.
따라서, 본 발명의 실시예에 따른 테이프 필름 패키지(70)는 칩 온 필름 또는 테이프 캐리어 패키지를 포함할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 테이프 필름 패키지(70)의 제조방법을 설명하면 다음과 같다.
도 6 내지 도 15는 본 발명의 실시예에 따른 테이프 필름 패키지(70)의 제조방법을 순차적으로 나타낸 공정 단면도들이다. 여기서, 도 5 내지 도 14는 도 2의 단면도에 대응될 수 있다.
도 6을 참조하면, 먼저, 제 1 및 제 2 씨드 층들(31, 51)이 형성된 절연 필름(10)을 제공한다. 절연 필름(10)은 컷 라인(20)에 의해 정의된 사용자 영역(12)과 테스트 영역(14)을 포함할 수 있다. 절연 필름(10)은 폴리이미드 또는 에폭시계 고분자들을 포함할 수 있다. 제 1 및 제 2 씨드 층들(31, 51)은 구리, 금, 주석을 포함할 수 있다. 제 1 및 제 2 씨드 층들(31, 51)은 스퍼터링방법 또는 증발(evaporation)방법에 의해 절연 필름(10)의 전면에 형성될 수 있다. 제 1 및 제 2 씨드 층들(31, 51)은 절연 필름(10)의 사용자 영역과 테스트 영역(14)에 형성될 수 있다. 예를 들어, 제 1 및 제 2 씨드 층들(31, 51)은 절연 필름(10)의 상하에 약 1㎛ 정도의 두께로 형성될 수 있다.
도 7을 참조하면, 사용자 영역(12)의 절연 필름(10)을 관통하는 비어 홀(13)을 형성한다. 비어 홀(13)은 절연 필름(10)의 사용자 영역(12)에 형성될 수 있다. 비어 홀(13)은 레이저 빔 또는 열선에 의해 형성될 수 있다. 비어 홀(13)은 약 15㎛ 내지 약 25㎛ 정도의 직경을 가질 수 있다.
도 8을 참조하면, 비어 홀(13) 내에 비어 콘택(40)을 형성한다. 비어 콘택(40)은 전기도금방법 또는 스퍼터링 방법에 의해 형성된 구리 또는 알루미늄을 포함할 수 있다.
도 9를 참조하면, 절연 필름(10)의 상하에 마스크 패턴들(44)을 형성한다. 마스크 패턴들(44)은 포토레지스트의 포토리소그래피 공정에 의해 형성될 수 있다. 마스크 패턴들(44)은 제 1 및 제 2 씨드 층들(31, 51) 각각의 일부를 노출시킬 수 있다. 제 1 씨드 층(31)은 사용자 영역(12)과 테스트 영역(14)에서 각기 노출될 수 있다. 제 1 씨드 층(31)은 사용자 영역(12)과 테스트 영역(14)의 경계인 컷 라인(20)에서 마스크 패턴들(44)로부터 노출될 수 있다. 비어 콘택(40) 및 상기 비어 콘택(40)에 인접한 제 1 씨드 층(31)은 마스크 패턴들(44)로부터 노출될 수 있다.
제 2 씨드 층(51)은 컷 라인(20)으로부터 일정 부분 이격하는 사용자 영역(12)의 절연 필름(10) 아래에서 노출될 수 있다. 즉, 마스크 패턴들(44)은 컷 라인(20)의 절연 필름(10) 아래에 제 2 씨드 층(51)을 덮을 수 있다. 비어 콘택(40) 및 상기 비어 콘택(40)에 인접한 제 2 씨드 층(51)은 노출될 수 있다.
도 10을 참조하면, 마스크 패턴들(44)로부터 노출되는 제 1 및 제 2 씨드 층들(31, 51) 상에 제 1 상부 배선 패턴(38)과 제 2 상부 배선 패턴(58)을 형성한다. 제 1 상부 배선 패턴(38)과 제 2 상부 배선 패턴(58)은 전기도금(electroplating)방법으로 형성될 수 있다. 전기도금방법은 산성 용액 또는 염기성 용액 내에서 도전성 금속을 석출시키는 애노다이징에 대응될 수 있다.
도 11을 참조하면, 마스크 패턴들(44) 및 상기 마스크 패턴들(44) 아래의 제 1 및 제 2 씨드 층들(31, 51)을 제거하여, 절연 필름(10) 상하에 제 1 배선 패턴들(30)과, 제 2 배선 패턴들(50)을 형성한다. 마스크 패턴들(44)은 습식 또는 건식으로 제거될 수 있다. 예를 들어, 마스크 패턴들(44)은 알코올 또는 아세톤과 같은 휘발성 용매에 의해 습식으로 제거될 수 있다. 또한, 마스크 패턴들(44)은 산소 플라즈마 가스에 의해 건식으로 에싱 또는 건식 제거될 수 있다. 제 1 및 제 2 씨드 층들(31, 51)은 제 1 및 제 2 상부 배선 패턴들(38, 58)을 마스크 막으로 사용하는 습식 식각 방법 또는 건식 식각 방법으로 제거될 수 있다. 제 1 및 제 2 상부 배선 패턴들(38, 58)는 제 1 및 제 2 씨드 층들(31, 51)의 제거 시에 일부 제거 또는 희생될 수 있다. 제 1 배선 패턴들(30)은 제 1 씨드 패턴(36)과 제 1 상부 배선 패턴(38)을 포함할 수 있다. 제 1 배선 패턴들(30)은 약 8㎛ 내지 약 12㎛ 정도의 두께를 가질 수 있다. 제 2 배선 패턴들(50)은 제 2 씨드 패턴(56)과 제 2 상부 배선 패턴(58)을 포함할 수 있다. 마찬가지로, 제 2 배선 패턴들(50)은 제 1 배선 패턴들(30)과 동일한 두께를 가질 수 있다. 여기까지, 전기도금방법을 통해 제 1 배선 패턴들(30) 및 제 2 배선 패턴들(50)을 형성하는 것을 설명하였으나, 제 1 배선 패턴들(30) 및 제 2 배선 패턴들(50)은 스퍼터링방법, 포토리소그래피 방법, 또는 라미네이팅(laminating) 방법에 의해 형성될 수도 있다.
도 12를 참조하면, 제 1 배선 패턴들(30) 및 제 2 배선 패턴들(50) 상에 제 1 솔더 레지스트(32) 및 제 2 솔더 레지스트(52)를 각각 형성한다. 제 1 솔더 레지스트(32)는 제 1 배선 패턴들(30)을 덮을 수 있다. 제 1 솔더 레지스트(32)는 사용자 영역(12)과 테스트 영역(14)의 제 1 패드들(34)을 노출시킬 수 있다. 제 2 솔더 레지스트(52)는 사용자 영역(12)의 절연 필름(10) 아래의 제 2 배선 패턴들(50) 일부를 덮을 수 있다. 제 2 솔더 레지스트(52)는 컷 라인(20)의 절연 필름(10) 아래를 덮을 수 있다. 제 2 패드(54)는 사용자 영역(12) 내의 제 2 솔더 레지스트(52)로부터 노출될 수 있다. 제 2 솔더 레지스트(52)는 제 2 배선 패턴들(50)과 테스트 영역(14) 사이의 절연 필름(10) 아래를 덮을 수 있다. 도시되지는 않았지만, 제 2 배선 패턴들(50)과 테스트 영역(14) 사이의 절연 필름(10)은 아래 방향으로 노출될 수 있다.
도 13을 참조하면, 사용자 영역(12) 내의 제 1 패드들(34) 상에 반도체 칩(100) 또는 범프(102)을 접합한다. 반도체 칩(100)은 제 1 배선 패턴들(30)의 서로 인접하는 제 1 패드들(34)에 접합될 수 있다.
도 2 및 도 14를 참조하면, 반도체 칩(100)과 제 1 패드들(34) 사이에 봉지 수지(104)를 형성한다. 봉지 수지(104)는 절연 필름(10)과 반도체 칩(100)을 고정할 수 있다. 봉지 수지(104)는 반도체 칩(100)과 제 1 패드들(34)을 절연시킬 수 있다. 다음, 반도체 칩(100) 또는 상기 반도체 칩(100)의 접합 전기적 검사를 수행한다. 전기적 검사는 테스트 영역(14)의 제 1 패드들(34)에 접합되는 탐침 및 공용의 탐침 카드(universal type probe card)에 의해 수행될 수 있다.
도 3 및 도 15를 참조하면, 컷 라인(20)을 따라 절연 필름(10) 및 제 1 배선 패턴들(30)을 절취하여 테스트 영역(14)로부터 사용자 영역(12)을 분리한다. 테스트 영역(14)과 사용자 영역(12)의 절연 필름(10)은 절삭도구에 의해 분리될 수 있다. 제 2 배선 패턴들(50)은 절연 필름(10)의 절취 시에 절삭도구에 접촉되지 않기 때문에 금속 파티클의 발생을 방지 또는 최소화시킬 수 있다. 따라서, 제 2 배선 패턴들(50)은 액정 패널(200)과 테이프 필름 패키지(70)의 접합 시에 금속 파티클에 의한 쇼트 불량을 방지 또는 최소화할 수 있다.
결국, 본 발명의 실시예에 따른 테이프 필름 패키지(70)의 생산 수율을 증대 또는 극대화할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 절연 필름 20: 컷 라인
30: 제 1 배선 패턴들 40: 비어 콘택
50: 제 2 배선 패턴 70: 테이프 필름 패키지
100: 반도체 칩 200: 액정 패널
300: 회로 기판 400: 표시장치

Claims (10)

  1. 절연 필름;
    상기 절연 필름을 관통하는 비어 콘택;
    상기 비어 콘택에서 상기 절연 필름의 절단면까지 연장되는 제 1 배선 패턴들; 및
    상기 절연 필름 아래에서 상기 비어 콘택에 연결되고, 상기 1 배선 패턴들과 나란하고, 상기 절연 필름의 상기 절단면으로부터 이격된 제 2 배선 패턴들을 포함하는 테이프 필름 패키지.
  2. 제 1 항에 있어서,
    상기 제 2 배선 패턴들은 상기 제 1 배선 패턴들보다 짧은 테이프 필름 패키지.
  3. 제 2 항에 있어서,
    상기 제 2 배선 패턴들의 일부를 덮는 제 2 솔더 레지스트를 더 포함하는 테이프 필름 패키지.
  4. 제 3 항에 있어서,
    상기 제 2 솔더 레지스트는 상기 제 2 배선 패턴들과 상기 절단면 사이의 상기 절연 필름 아래에 배치된 테이프 필름 패키지.
  5. 제 4 항에 있어서,
    상기 제 2 배선 패턴들은 상기 제 2 솔더 레지스트에 의해 노출된 제 2 패드를 포함하는 테이프 필름 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 배선 패턴들을 덮는 제 1 솔더 레지스트를 더 포함하는 테이프 필름 패키지.
  7. 제 6 항에 있어서,
    상기 제 1 솔더 레지스트는 상기 절단면에서 상기 제 1 배선 패턴을 덮는 테이프 필름 패키지.
  8. 제 7 항에 있어서,
    상기 제 1 배선 패턴들은 상기 절단면에서 상기 제 1 솔더 레지스트로부터 노출되는 제 1 패드를 포함하는 테이프 필름 패키지.
  9. 제 1 항에 있어서,
    상기 제 2 배선 패턴은 제 2 씨드 패턴과, 제 2 상부 배선 패턴을 포함하는 테이프 필름 패키지.
  10. 컷 라인에 의해 정의되는 사용자 영역과 테스트 영역을 포함하는 절연 필름을 제공하는 단계;
    상기 사용자 영역의 상기 절연 필름을 관통하는 비아 홀을 형성하는 단계;
    상기 비어 홀 내에 비어 콘택을 형성하는 단계; 및
    상기 비어 콘택에 연결되고 상기 절연 필름 상의 상기 사용자 영역에서 상기 테스트 영역까지 연장되는 제 1 배선 패턴과, 상기 절연 필름 아래에 상기 비어 콘택에 연결되어 상기 사용자 영역에서 상기 제 1 배선 패턴보다 짧고 상기 컷 라인으로부터 이격된 제 2 배선 패턴을 형성하는 단계를 포함하는 테이프 필름 패키지의 제조방법.
KR1020120007303A 2012-01-25 2012-01-25 테이프 필름 패키지 및 그의 제조방법 KR101944795B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120007303A KR101944795B1 (ko) 2012-01-25 2012-01-25 테이프 필름 패키지 및 그의 제조방법
US13/747,832 US9241407B2 (en) 2012-01-25 2013-01-23 Tape film packages and methods of fabricating the same
US14/967,490 US9620389B2 (en) 2012-01-25 2015-12-14 Methods of fabricating tape film packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007303A KR101944795B1 (ko) 2012-01-25 2012-01-25 테이프 필름 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20130086464A true KR20130086464A (ko) 2013-08-02
KR101944795B1 KR101944795B1 (ko) 2019-04-17

Family

ID=48796320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007303A KR101944795B1 (ko) 2012-01-25 2012-01-25 테이프 필름 패키지 및 그의 제조방법

Country Status (2)

Country Link
US (2) US9241407B2 (ko)
KR (1) KR101944795B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083978A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR20190030839A (ko) * 2017-09-15 2019-03-25 엘지디스플레이 주식회사 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
CN104049393A (zh) * 2014-06-12 2014-09-17 深圳市华星光电技术有限公司 一种覆晶薄膜基板及其制作方法和显示面板
KR102282615B1 (ko) * 2014-12-29 2021-07-28 엘지디스플레이 주식회사 연성인쇄회로기판, 백라이트 유닛 및 이를 이용한 액정표시장치
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102449619B1 (ko) 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
KR102096765B1 (ko) * 2018-02-14 2020-05-27 스템코 주식회사 연성 회로 기판 및 이를 포함하는 전자 장치
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
CN210489211U (zh) * 2019-11-29 2020-05-08 北京京东方显示技术有限公司 一种驱动电路板以及显示装置
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219341A1 (en) * 2002-12-26 2004-11-04 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon and production method thereof
US20040245628A1 (en) * 2003-01-14 2004-12-09 Samsung Electronics Co., Ltd. Tape package having test pad on reverse surface and method for testing the same
US20060097286A1 (en) * 2004-11-09 2006-05-11 Ye-Chung Chung Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package
US20080081161A1 (en) * 2006-09-28 2008-04-03 Matsushita Electric Industrial Co., Ltd. Wiring board and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334857A (en) 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH075227A (ja) 1993-06-15 1995-01-10 Nec Corp テープキャリアパッケージ
US6171714B1 (en) * 1996-04-18 2001-01-09 Gould Electronics Inc. Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
KR19980015389A (ko) 1996-08-21 1998-05-25 김광호 서포트 링을 이용한 tab(tape automated bonding) lga(land grid array) 패키지
KR200244560Y1 (ko) 1996-09-09 2001-12-17 김순택 형광표시관
JP3717660B2 (ja) 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
KR100252037B1 (ko) 1998-04-29 2000-04-15 장용균 폴리에스테르 필름 및 그 제조방법
KR100886367B1 (ko) 2002-09-16 2009-03-03 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
KR100499289B1 (ko) * 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
KR20040100526A (ko) 2003-05-23 2004-12-02 삼성전자주식회사 반도체 패키지용 필름
JP2006228761A (ja) 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
KR20070099986A (ko) 2006-04-06 2007-10-10 삼성전자주식회사 필름형 패키지 및 이를 포함하는 표시 장치
KR101116283B1 (ko) 2009-10-23 2012-03-12 스템코 주식회사 연성 회로 기판, 그 제조 방법 및 그를 포함한 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219341A1 (en) * 2002-12-26 2004-11-04 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon and production method thereof
US20040245628A1 (en) * 2003-01-14 2004-12-09 Samsung Electronics Co., Ltd. Tape package having test pad on reverse surface and method for testing the same
US20060097286A1 (en) * 2004-11-09 2006-05-11 Ye-Chung Chung Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package
US20080081161A1 (en) * 2006-09-28 2008-04-03 Matsushita Electric Industrial Co., Ltd. Wiring board and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083978A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
US9922891B2 (en) 2015-01-02 2018-03-20 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same
KR20190030839A (ko) * 2017-09-15 2019-03-25 엘지디스플레이 주식회사 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부

Also Published As

Publication number Publication date
KR101944795B1 (ko) 2019-04-17
US9620389B2 (en) 2017-04-11
US20130186680A1 (en) 2013-07-25
US20160111299A1 (en) 2016-04-21
US9241407B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
KR101944795B1 (ko) 테이프 필름 패키지 및 그의 제조방법
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR101726262B1 (ko) 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
US20160079207A1 (en) Semiconductor device and method for manufacturing same
US20140125372A1 (en) Probe card and method of manufacturing the same
JP2007184414A (ja) 半導体素子実装用基板、半導体装置及び電子機器
JP2009141228A (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
JP4737995B2 (ja) 半導体装置
JP2001223325A (ja) 半導体装置
JP2002280408A (ja) 半導体装置
JP3973309B2 (ja) 半導体装置
JP2010050296A (ja) 半導体装置用テープキャリア、半導体装置、及び半導体モジュール
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2003234371A (ja) 半導体装置の実装構造
CN116417434A (zh) 载板结构
US8531013B2 (en) Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires
KR100685169B1 (ko) 플립칩 본딩용 연성회로기판
KR20230010297A (ko) 테스트 패드 및 이를 포함하는 칩 온 필름 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant