KR20160083978A - 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 - Google Patents

패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160083978A
KR20160083978A KR1020150000066A KR20150000066A KR20160083978A KR 20160083978 A KR20160083978 A KR 20160083978A KR 1020150000066 A KR1020150000066 A KR 1020150000066A KR 20150000066 A KR20150000066 A KR 20150000066A KR 20160083978 A KR20160083978 A KR 20160083978A
Authority
KR
South Korea
Prior art keywords
output
pad
disposed
region
input
Prior art date
Application number
KR1020150000066A
Other languages
English (en)
Other versions
KR101726262B1 (ko
Inventor
임소영
정재민
하정규
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150000066A priority Critical patent/KR101726262B1/ko
Priority to US14/964,523 priority patent/US9576865B2/en
Publication of KR20160083978A publication Critical patent/KR20160083978A/ko
Priority to US15/404,110 priority patent/US9922891B2/en
Application granted granted Critical
Publication of KR101726262B1 publication Critical patent/KR101726262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지는 칩 영역, 상기 칩 영역의 일측에 배치되는 제 1 테스트 영역 및 상기 칩 영역의 타측에 배치되는 제 2 테스트 영역을 포함하는 절연 필름, 상기 제 1 테스트 영역 내에서, 상기 절연 필름의 일면 상에 배치되는 제 1 출력 테스트 패드, 및 상기 제 2 테스트 영역 내에서, 상기 절연 필름의 상기 일면 상에 배치되는 제 2 출력 테스트 패드를 포함할 수 있다.

Description

반도체 패키지 및 이를 포함하는 표시 장치{Semiconductor Package and display device including the same}
본 발명은 반도체 패키지 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 칩 온 필름 패키지 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 고밀도 반도체 칩 실장 기술로서, 테이프 필름 패키지가 제안된 바 있다. 테이프 필름 패키지는 테이프 캐리어 패키지 또는 칩 온 필름(chip on film; COF) 패키지를 포함할 수 있다. 칩 온 필름 패키지는 반도체 다이가 플립 칩 본딩 방식으로 기판에 직접 본딩되고, 짧은 리드에 의해 외부 회로에 접속될 수 있다. 그리고 조밀한 배선 패턴의 형성이 가능하기 때문에, 고집적 패키지 기술로서 주목을 받고 있다.
이러한, 칩 온 필름 패키지는 대표적으로 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터 또는 디스플레이 패널과 회로 기판(PCB)을 전기적으로 연결할 수 있다. 액정 패널은 다양한 기능을 수행하는 많은 입출력 단자들을 가지는 반도체 칩에 의해 구동될 수 있다. 특히 반도체 칩으로부터 디스플레이 패널에 많은 신호들을 전달하기 위해서는 출력 단자들이 입력 단자들보다 많은 개수가 요구된다. 한편, 입출력 단자들의 신호전달 특성은 입출력 단자들과 연결된 테스트 패드들을 통해 테스트할 수 있다. 테스트 패드들은 입출력 단자들과 동일한 개수로 형성되어야, 입출력 단자들 각각을 테스트할 수 있다.
본 발명이 해결하고자 하는 과제는 복수의 출력 테스트 패드들을 포함하는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 칩 온 필름 패키지를 포함하는 표시 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 패키지는 칩 영역, 상기 칩 영역의 일측에 배치되는 제 1 테스트 영역 및 상기 칩 영역의 타측에 배치되는 제 2 테스트 영역을 포함하는 절연 필름, 상기 제 1 테스트 영역 내에서, 상기 절연 필름의 일면 상에 배치되는 제 1 출력 테스트 패드, 및 상기 제 2 테스트 영역 내에서, 상기 절연 필름의 상기 일면 상에 배치되는 제 2 출력 테스트 패드를 포함할 수 있다.
상기 칩 영역 내에서, 상기 절연 필름을 관통하는 제 1 출력 비아 및 제 2 출력 비아, 및 상기 칩 영역 내에서, 상기 절연 필름의 상기 일면과 대향하는 타면 상에 배치되는 제 1 패드 및 제 2 패드를 더 포함하되, 상기 제 1 출력 비아는 제 1 출력 테스트 패드 및 상기 제 1 패드와 전기적으로 연결되고, 상기 제 2 출력 비아는 상기 제 2 출력 테스트 패드 및 상기 제 2 패드와 전기적으로 연결될 수 있다.
상기 칩 영역 내에서, 상기 절연 필름의 상기 일면 상에 배치되고, 상기 제 1 출력 테스트 패드 및 상기 제 1 출력 비아와 접촉하는 제 1 출력 패드, 상기 칩 영역 내에서, 상기 절연 필름의 상기 일면 상에 상기 제 1 출력 패드와 인접하게 배치되며, 상기 제 2 출력 테스트 패드와 접촉하는 제 2 출력 패드를 더 포함할 수 있다.
상기 절연 필름의 상기 일면 상에 상기 제 1 출력 비아와 상기 제 1 출력 패드를 연결하는 제 1 출력 상부 리드, 상기 절연 필름의 상기 타면 상에 상기 제 2 출력 비아 및 상기 제 2 패드를 연결하는 제 2 출력 리드, 및 상기 절연 필름의 상기 일면 상에 상기 제 1 출력 비아 및 상기 제 1 출력 테스트 패드를 연결하는 전달 리드를 더 포함하되, 상기 제 1 출력 상부 리드와 상기 전달 리드는 전기적으로 연결될 수 있다.
상기 제 1 테스트 영역 내에서, 상기 절연 필름의 상기 일면 상에 상기 제 1 출력 테스트 패드와 이격되게 배치되는 입력 테스트 패드, 상기 절연 필름을 관통하며, 상기 입력 테스트 패드와 접촉하는 입력 비아, 및 상기 칩 영역 내에서, 상기 절연 필름의 상기 타면 상에 배치되는 제 3 패드를 더 포함하되, 상기 입력 비아는 상기 입력 테스트 패드 및 상기 제 3 패드와 전기적으로 연결될 수 있다.
상기 칩 영역 및 상기 제 1 테스트 영역 내에서, 상기 절연 필름의 상기 타면 상에 상기 입력 비아와 접촉하는 입력 패드, 및 상기 칩 영역 내에서, 상기 절연 필름의 상기 타면 상에 상기 입력 패드와 상기 제 3 패드를 연결하는 입력 리드를 더 포함할 수 있다.
상기 제 2 패드는 상기 제 1 패드보다 상기 제 2 테스트 영역에 가깝게 배치되고, 상기 제 3 패드는 상기 제 1 패드보다 상기 제 1 테스트 영역에 가깝게 배치되고, 상기 제 1 출력 비아는 상기 제 2 패드와 상기 제 3 패드 사이에 배치될 수 있다.
본 발명의 실시예에 따른 표시 장치는 칩 영역 및 상기 칩 영역의 일측에 배치되는 입력 영역 및 상기 칩 영역의 타측에 배치되는 출력 영역을 포함하는 패키지 기판, 및 상기 칩 영역 내에서, 상기 패키지 기판의 일면과 대향하는 타면 상에 배치되는 반도체 칩을 포함하되, 상기 패키지 기판은, 상기 출력 영역 내에서, 상기 패키지 기판의 상기 일면 상에 배치되는 제 1 출력 패드, 상기 출력 영역 내에서, 상기 패키지 기판의 상기 일면 상에 상기 제 1 출력 패드와 이격되어 배치되는 제 2 출력 패드, 상기 패키지 기판을 관통하며, 상기 제 1 출력 패드와 연결되는 제 1 출력 비아, 및 상기 패키지 기판을 관통하며, 상기 제 2 출력 패드와 연결되는 제 2 출력 비아를 포함할 수 있다.
상기 제 1 출력 패드는 상기 제 2 출력 패드보다 상기 칩 영역에 가깝게 배치되고, 상기 제 1 출력 비아는 상기 칩 영역 내에 배치되고, 상기 제 2 출력 비아는 상기 출력 영역 내에 배치될 수 있다.
상기 패키지 기판의 상기 일면 상에, 상기 칩 영역에서 상기 출력 영역으로 연장되어, 상기 제 1 출력 비아와 상기 제 1 출력 패드를 연결하는 제 1 출력 상부 리드, 및 상기 패키지 기판의 상기 일면 상에, 상기 칩 영역에서 상기 입력 영역으로 연장되는 전달 리드가 더 배치되되, 상기 제 2 출력 상부 리드와 상기 전달 리드는 전기적으로 연결될 수 있다.
본 발명의 실시예에 따른 반도체 패키지는 절연 필름, 및 절연 필름의 동일한 면 상에 입력 테스트 패드, 제 1 출력 테스트 패드 및 제 2 출력 테스트 패드를 포함할 수 있다. 입력 테스트 패드 및 복수 개의 출력 테스트 패드들이 동일한 면 상에 배치되어, 칩의 특성 검사를 한번에 진행할 수 있다. 따라서, 테스트 시간이 단축될 수 있다.
도 1은 본 발명의 실시예에 따른 절단 전의 반도체 패키지를 나타낸 단면도이다.
도 2a는 본 발명의 실시예에 따른 도 1의 하부면도이다.
도 2b는 본 발명의 실시예에 따른 도 1의 상부면도이다.
도 3은 본 발명의 실시예에 따른 절단 후의 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 패키지를 포함하는 표시 장치를 나타낸 단면도이다.
도 5는 본 발명의 실시예에 따른 구부러진 반도체 패키지를 포함하는 표시 장치를 나타낸 단면도이다.
도 6a은 본 발명의 실시예에 따른 도 4 및 도 5의 하부면도이다.
도 6b는 본 발명의 실시예에 따른 도 4 및 도 5의 상부면도이다.
도 8 내지 도 11은 본 발명의 실시예에 따른 표시 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 절단 전의 반도체 패키지를 나타낸 단면도이다. 도 2a는 본 발명의 실시예에 따른 도 1의 하부면도이다. 도 2b는 본 발명의 실시예에 따른 도 1의 상부면도이다. 도 3은 본 발명의 실시예에 따른 절단 후의 반도체 패키지를 나타낸 단면도이다.
도 1, 도 2a 및 도 2b를 참조하면, 절연 필름(10) 상에 반도체 칩(100)이 배치될 수 있다. 절연 필름(10)은 폴리이미드(polyimide) 또는 에폭시계 수지를 포함하는 플렉시블 필름일 수 있다. 절연 필름(10)은 제 1 면(11) 및 제 2 면(13)을 포함할 수 있다. 제 1 면(11)은 절연 필름(10)의 하부면이고, 제 2 면(13)은 절연 필름(10)의 상부면일 수 있다. 절연 필름(10)은 칩 영역(CS), 입력 영역(IS), 출력 영역(OS), 제 1 테스트 영역(TS1) 및 제 2 테스트 영역(TS2)을 포함할 수 있다. 상세하게, 칩 영역(CS)은 절연 필름(10)의 중앙 영역일 수 있다. 입력 영역(IS)은 칩 영역(CS)의 일측에 위치할 수 있고, 출력 영역(OS)은 칩 영역(CS)의 타측에 위치할 수 있다. 제 1 테스트 영역(TS1)은 입력 영역(IS)의 일측에 위치할 수 있고, 제 2 테스트 영역(TS2)은 출력 영역(OS)의 일측에 위치할 수 있다. 보다 상세하게, 입력 영역(IS)은 제 1 테스트 영역(TS1)과 칩 영역(CS) 사이에 위치할 수 있고, 출력 영역(OS)은 제 2 테스트 영역(TS2)과 칩 영역(CS) 사이에 위치할 수 있다.
절연 필름(10)의 제 1 면(11) 상에 입력 패드들(40)이 배치될 수 있다. 입력 패드들(40)은 절연 필름(10)의 제 1 면(11)과 평행한 제 1 방향(X)으로 연장되어, 절연 필름(10)의 입력 영역(IS) 및 제 1 테스트 영역(TS1)을 동시에 덮을 수 있다. 입력 패드들(40)은 제 1 방향(X)에 수직인 제 2 방향(Y)으로 배열될 수 있다. 입력 패드들(40)은 제 1 입력 패드들(40a) 및 제 2 입력 패드들(40b)을 포함할 수 있다. 제 1 입력 패드들(40a)은 입력 영역(IS)에 배치될 수 있고, 제 2 입력 패드들(40b)은 제 1 테스트 영역(TS1)에 배치될 수 있다.
절연 필름(10)을 관통하는 비아들(31)이 배치될 수 있다. 상세하게, 입력 비아들(31)은 절연 필름(10)의 제 1 테스트 영역(TS1)에 배치될 수 있다. 제 1 출력 비아들(33)은 절연 필름(10)의 칩 영역(CS)에 배치될 수 있다. 제 2 출력 비아들(35)은 절연 필름(10)의 출력 영역(OS)에 배치될 수 있다. 상세하게, 입력 비아들(31) 각각은 입력 패드들(40) 각각에 대응되게 위치하여, 입력 패드들(40)과 일대일로 연결될 수 있다. 입력 비아들(31)은 제 2 방향(Y)으로 배열될 수 있다. 제 1 출력 비아들(33)은 칩 영역(CS) 내에서, 제 2 방향(Y)으로 배열될 수 있다. 제 2 출력 비아들(35) 각각은 절연 필름(10)의 제 2 면(13) 상에 배치된 제 2 출력 패드들(42) 각각에 대응되게 위치하여, 제 2 출력 패드들(42)과 일대일로 연결될 수 있다. 제 2 출력 비아들(35)은 제 2 방향(Y)으로 배열될 수 있다.
절연 필름(10)의 제 1 면(11) 상에 입력 리드들(21), 제 1 출력 하부 리드들(23) 및 제 2 출력 리드들(27)이 배치될 수 있다. 상세하게, 입력 리드들(21)은 절연 필름(10)의 입력 영역(IS) 상에 배치될 수 있다. 입력 리드들(21)은 제 1 방향(X)으로 연장하여, 입력 패드들(40) 각각과 일대일로 연결될 수 있다. 제 1 출력 하부 리드들(23)은 절연 필름(10)의 칩 영역(CS) 상에 배치될 수 있다. 제 1 출력 하부 리드들(23)은 제 1 방향(X)으로 연장하여, 제 1 출력 비아들(33) 각각과 일대일로 연결될 수 있다. 제 2 출력 리드들(27)은 절연 필름(10)의 출력 영역(OS) 상에 배치될 수 있다. 제 2 출력 리드들(27)은 제 1 방향(X)으로 연장하여, 제 2 출력 비아들(35) 각각과 일대일로 연결될 수 있다.
칩 영역(CS) 내에서, 절연 필름(10)의 제 1 면(11) 상에 제 1 패드들(36), 제 2 패드들(37) 및 제 3 패드들(38)이 배치될 수 있다. 제 1 패드들(36)은 제 1 출력 하부 리드들(23)과 일대일로 연결될 수 있다. 제 2 패드들(37)은 제 2 출력 리드들(27)과 일대일로 연결될 수 있다. 제 3 패드들(38)은 입력 리드들(21)과 일대일로 연결될 수 있다. 제 1 패드들(36)는 제 2 패드들(37) 및 제 3 패드들(38) 사이에 배치될 수 있다. 그리고 제 2 패드들(37)은 절연 필름(10)의 출력 영역(OS)에 인접하게 배치될 수 있고, 제 3 패드들(38)는 절연 필름(10)의 입력 영역(IS)에 인접하게 배치될 수 있다. 제 2 패드들(37)과 제 3 패드들(38) 사이에 제 1 출력 비아들(33)이 배치될 수 있다.
반도체 칩(100)은 칩 영역(CS) 내에서, 절연 필름(10)의 제 1 면(11) 상에 배치될 수 있다. 반도체 칩(100)은 DDI(Display Driver IC)일 수 있다. DDI는 디스플레이의 화소를 조절하여 색상을 구현하는 반도체이다. 반도체 칩(100)의 일면은 절연 필름(10)의 제 1 면(11)과 접촉할 수 있다. 반도체 칩(100)의 일면 상에 입력 범프들(51), 제 1 출력 범프들(53) 및 제 2 출력 범프들(55)이 배치될 수 있다.
입력 범프들(51)은 입력 영역(IS)에 인접하게 배치될 수 있고, 제 2 출력 범프들(55)은 출력 영역(OS)에 인접하게 배치될 수 있다. 제 1 출력 범프들(53)은 입력 범프들(51)과 제 2 출력 범프들(55) 사이에 배치될 수 있다. 입력 범프들(51)은 제 2 방향(Y)으로 배열되며, 입력 범프들(51) 각각은 입력 리드들(21) 각각과 일대일로 연결될 수 있다. 입력 범프들(51)은 제 3 패드들(38)과 접촉할 수 있다. 제 1 출력 범프들(53)은 제 2 방향(Y)으로 배열되며, 제 1 출력 범프들(53) 각각은 제 1 출력 하부 리드들(23) 각각과 일대일로 연결될 수 있다. 제 1 출력 범프들(53)은 제 1 패드들(36)과 접촉할 수 있다. 제 2 출력 범프들(55)은 제 2 방향(Y)으로 배열되며, 제 2 출력 범프들(55) 각각은 제 2 출력 리드들(27) 각각과 일대일로 연결될 수 있다. 제 2 출력 범프들(55)은 제 2 패드들(37)과 접촉할 수 있다.
따라서, 입력 리드들(21)은 입력 패드들(40)과 입력 범프들(51) 사이를 연결시킬 수 있다. 제 1 출력 하부 리드들(23)은 제 1 출력 비아들(33)과 제 1 출력 범프들(53) 사이를 연결시킬 수 있다. 제 2 출력 리드들(27)은 제 2 출력 비아들(35)과 제 2 출력 범프들(55) 사이를 연결시킬 수 있다.
절연 필름(10)의 제 2 면(13) 상에 제 1 출력 패드들(41), 제 2 출력 패드들(42), 제 1 출력 테스트 패드들(43), 제 2 출력 테스트 패드들(44) 및 입력 테스트 패드들(45)이 배치될 수 있다. 상세하게, 제 1 및 제 2 출력 패드들(41, 42)은 절연 필름(10)의 출력 영역(OS) 상에 배치되며, 제 2 방향(Y)으로 배열될 수 있다. 제 1 출력 패드들(41) 및 제 2 출력 패드들(42)은 서로 이격될 수 있다. 제 1 출력 패드들(41)은 제 2 출력 패드들(42) 보다 칩 영역(CS)에 인접하게 배치될 수 있다.
제 1 출력 테스트 패드들(43) 및 입력 테스트 패드들(45)은 절연 필름(10)의 제 1 테스트 영역(TS1) 상에 배치되며, 제 2 방향(Y)으로 배열될 수 있다. 제 1 출력 테스트 패드들(43) 및 입력 테스트 패드들(45)은 서로 이격될 수 있다. 제 1 출력 테스트 패드들(43)은 입력 테스트 패드들(45) 보다 입력 영역(IS)에 가깝게 배치될 수 있다.
제 2 출력 테스트 패드들(44)은 절연 필름(10)의 제 2 테스트 영역(TS2) 상에 배치되며, 제 2 방향(Y)으로 배열될 수 있다. 제 2 출력 테스트 패드들(44) 각각은 마주보는 제 2 출력 패드들(42) 각각과 접촉할 수 있다.
입력 비아들(31) 각각은 입력 테스트 패드들(45) 각각과 대응되게 위치하여, 입력 테스트 패드들(45)과 일대일로 연결될 수 있다. 따라서, 입력 범프들(51)은 입력 리드들(21), 입력 패드들(40) 및 입력 비아들(31)을 통해 입력 테스트 패드들(45)과 전기적으로 연결될 수 있다.
제 1 출력 비아들(33) 각각에는 제 1 출력 상부 리드들(25)과 전달 리드들(29)이 동시에 연결될 수 있다. 상세하게, 제 1 출력 상부 리드들(25) 각각은 제 1 출력 패드들(41) 각각과 일대일로 연결될 수 있다. 그리고, 전달 리드들(29) 각각은 제 1 출력 테스트 패드들(43) 각각과 일대일로 연결될 수 있다. 따라서, 제 1 출력 범프들(53)은 제 1 출력 하부 리드들(23), 제 1 출력 비아들(33) 및 제 1 출력 상부 리드들(25)을 통해 제 1 출력 패드들(41)과 전기적으로 연결될 수 있다. 그리고, 제 1 출력 범프들(53)은 제 1 출력 하부 리드들(23), 제 1 출력 비아들(33) 및 전달 리드들(29)을 통해 제 1 출력 테스트 패드들(43)과 전기적으로 연결될 수 있다.
제 2 출력 비아들(35) 각각은 제 2 출력 패드들(42) 각각과 대응되게 위치하여, 제 2 출력 패드들(42)과 일대일로 연결될 수 있다. 따라서, 제 2 출력 범프들(55)은 제 2 출력 리드들(27) 및 제 2 출력 비아들(35)을 통해 제 2 출력 패드들(42)과 전기적으로 연결될 수 있다.
반도체 칩(100)과 절연 필름(10) 사이에 언더필 수지막(60)이 제공될 수 있다. 이에 따라, 입력 범프들(51), 제 1 출력 범프들(53) 및 제 2 출력 범프들(55)은 언더필 수지막(60)으로 덮일 수 있다. 절연 필름(10) 상에 입력 리드들(21) 및 제 2 출력 리드들(27)을 덮는 제 1 레지스트막(61)이 배치될 수 있다. 절연 필름(10) 상에 제 1 출력 상부 리드들(25) 및 전달 리드들(29)을 덮는 제 2 레지스트막(63)이 배치될 수 있다.
반도체 칩(100)의 전기적 특성을 검사하기 위해, 절연 필름(10)의 제 2 면(13) 상에 측정 장치(200)가 제공될 수 있다. 측정 장치(200)에는 탐침부들(201)을 포함할 수 있다. 탐침부들(201)이 절연 필름(10)의 제 2 면(13) 상에 배치된 제 1 출력 테스트 패드들(43), 제 2 출력 테스트 패드들(44) 및 입력 테스트 패드들(45)에 접촉할 수 있다. 전기적 특성을 검사한 후에, 칩 온 필름 패키지들을 분리하기 위한 절단 공정이 절연 필름(10)에 진행될 수 있다. 절단 공정으로, 절연 필름(10)의 제 1 테스트 영역(TS1) 및 제 2 테스트 영역(TS2)은 분리될 수 있다. 따라서, 도 3과 같이, 반도체 패키지(1000)가 형성될 수 있다.
본 발명의 실시예에 따르면, 제 1 출력 테스트 패드들(43), 제 2 출력 테스트 패드들(44) 및 입력 테스트 패드들(45)은 절연 필름(10)의 동일한 면 상에 배치될 수 있다. 따라서, 제 1 출력 테스트 패드들(43), 제 2 출력 테스트 패드들(44) 및 입력 테스트 패드들(45) 각각에 연결된 입출력 회로들의 신호전달 및/또는 전기적인 특성의 측정이 한번에 가능할 수 있다.
도 4는 본 발명의 실시예에 반도체 패키지를 포함하는 표시 장치를 나타낸 단면도이다. 도 5는 본 발명의 실시예에 따른 구부러진 반도체 패키지를 포함하는 표시 장치를 나타낸 단면도이다. 도 6a는 본 발명의 실시예에 따른 도 4 및 도 5의 하부면도이다. 도 6b는 본 발명의 실시예에 따른 도 4 및 도 5의 상부면도이다.
도 4, 도 5, 도 6a 및 도 6b를 참조하면, 표시 장치(1100)는 반도체 패키지(1000), 회로 기판(400) 및 패널(500)을 포함할 수 있다. 반도체 패키지(1000)는 패키지 기판(300)과 반도체 칩(100)을 포함할 수 있다. 패키지 기판(300) 상에 반도체 칩(100)이 배치될 수 있다. 패키지 기판(300)은 제 1 면(310) 및 제 2 면(330)을 포함할 수 있다. 그리고, 패키지 기판(300)은 칩 영역(CS), 입력 영역(IS) 및 출력 영역(OS)을 포함할 수 있다. 상세하게, 칩 영역(CS)은 패키지 기판(300)의 중앙 영역일 수 있다. 입력 영역(IS)은 칩 영역(CS)의 일측에 위치할 수 있고, 출력 영역(OS)은 칩 영역(CS)의 타측에 위치할 수 있다.
패키지 기판(300)의 제 1 면(310) 상에 입력 패드들(40)이 배치될 수 있다. 입력 패드들(40)은 패키지 기판(300)의 제 1 면(310)과 평행한 제 1 방향(X)으로 연장되어, 패키지 기판(300)의 입력 영역(IS) 및 제 1 테스트 영역(TS1)을 동시에 덮을 수 있다. 입력 패드들(40)은 제 1 방향(X)에 수직인 제 2 방향(Y)으로 배열될 수 있다. 입력 패드들(40)의 일측면(P1)은 패키지 기판(300)의 일측면(301)과 일직선 상에 위치할 수 있다.
패키지 기판(300)을 관통하는 출력 비아들이 배치될 수 있다. 상세하게, 제 1 출력 비아들(33)은 절연 필름(10)의 칩 영역(CS)에 배치될 수 있다. 제 1 출력 비아들(33)은 제 2 방향(Y)으로 배열될 수 있다. 제 2 출력 비아들(35)은 패키지 기판(300)의 출력 영역(OS)에 배치될 수 있다. 상세하게, 제 2 출력 비아들(35) 각각은 패키지 기판(300)의 제 2 면(330) 상에 배치된 제 2 출력 패드들(42) 각각에 위치하여, 제 2 출력 패드들(42)과 일대일로 연결될 수 있다. 제 2 출력 비아들(35)은 제 2 방향(Y)으로 배열될 수 있다.
패키지 기판(300)의 제 1 면(310) 상에 입력 리드들(21), 제 1 출력 하부 리드들(23) 및 제 2 출력 리드들(27)이 배치될 수 있다. 상세하게, 입력 리드들(21)은 패키지 기판(300)의 입력 영역(IS) 상에 배치될 수 있다. 입력 리드들(21)은 제 1 방향(X)으로 연장하여, 입력 패드들(40) 각각과 일대일로 연결될 수 있다. 제 1 출력 하부 리드들(23)은 패키지 기판(300)의 칩 영역(CS) 상에 배치될 수 있다. 제 1 출력 하부 리드들(23)은 제 1 방향(X)으로 연장하여, 제 1 출력 비아들(33) 각각과 일대일로 연결될 수 있다. 제 2 출력 리드들(27)은 패키지 기판(300)의 출력 영역(OS) 상에 배치될 수 있다. 제 2 출력 리드들(27)은 제 1 방향(X)으로 연장하여, 제 2 출력 비아들(35) 각각과 일대일로 연결될 수 있다.
칩 영역(CS) 내에서, 패키지 기판(300)의 제 1 면(310) 상에 제 1 패드들(36), 제 2 패드들(37) 및 제 3 패드들(38)이 배치될 수 있다. 제 1 패드들(36)은 제 1 출력 하부 리드들(23)과 일대일로 연결될 수 있다. 제 2 패드들(37)은 제 2 출력 리드들(27)과 일대일로 연결될 수 있다. 제 3 패드들(38)은 입력 리드들(21)과 일대일로 연결될 수 있다. 제 1 패드들(36)는 제 2 패드들(37) 및 제 3 패드들(38) 사이에 배치될 수 있다. 그리고 제 2 패드들(37)은 절연 필름(10)의 출력 영역(OS)에 인접하게 배치될 수 있고, 제 3 패드들(38)는 절연 필름(10)의 입력 영역(IS)에 인접하게 배치될 수 있다. 제 2 패드들(37)과 제 3 패드들(38) 사이에 제 1 출력 비아들(33)이 배치될 수 있다.
반도체 칩(100)은 패키지 기판(300)의 칩 영역(CS) 상에 배치되어, 제 1 면(310)의 일부분을 덮을 수 있다. 반도체 칩(100)은 DDI(Display Driver IC)일 수 있다. DDI는 디스플레이의 화소를 조절하여 색상을 구현하는 반도체이다. 패키지 기판(300)의 제 1 면(310)과 접촉하는 반도체 칩(100)의 일면 상에 입력 범프들(51), 제 1 출력 범프들(53) 및 제 2 출력 범프들(55)이 배치될 수 있다. 입력 범프들(51)은 입력 영역(IS)에 인접하게 배치될 수 있다. 입력 범프들(51)은 제 2 방향(Y)으로 배열되며, 입력 범프들(51) 각각은 입력 리드들(21) 각각과 일대일로 연결될 수 있다. 입력 범프들(51)은 제 3 패드들(38)과 접촉할 수 있다.
제 1 출력 범프들(53)은 입력 범프들(51)과 제 2 출력 범프들(55) 사이에 배치될 수 있다. 제 1 출력 범프들(53)은 제 2 방향(Y)으로 배열되며, 제 1 출력 범프들(53) 각각은 제 1 출력 하부 리드들(23) 각각과 일대일로 연결될 수 있다. 제 1 출력 범프들(53)은 제 1 패드들(36)과 접촉할 수 있다.
제 2 출력 범프들(55)은 출력 영역(OS)에 인접하게 배치될 수 있다. 제 2 출력 범프들(55)은 제 2 방향(Y)으로 배열되며, 제 2 출력 범프들(55) 각각은 제 2 출력 리드들(27) 각각과 일대일로 연결될 수 있다. 제 2 출력 범프들(55)은 제 2 패드들(37)과 접촉할 수 있다.
패키지 기판(300)의 제 2 면(330) 상에 제 1 출력 패드들(41) 및 제 2 출력 패드들(42)이 배치될 수 있다. 상세하게, 제 1 출력 패드들(41)은 패키지 기판(300)의 출력 영역(OS)에 배치되며, 제 2 방향(Y)으로 배열될 수 있다. 제 2 출력 패드들(42)은 패키지 기판(300)의 출력 영역(OS) 상에 배치되며, 제 2 방향(Y)으로 배열될 수 있으며, 상기 제 1 출력 패드들(41)과 서로 이격될 수 있다. 제 1 출력 패드들(41) 및 제 2 출력 패드들(42)은 제 1 방향(X)으로 서로 마주보며 배치될 수 있다. 즉, 제 1 및 제 2 출력 패드들(41, 42)은 제 1 방향(X)으로 복수 개로 배열될 수 있다. 제 1 출력 패드들(41)은 제 1 출력 패드들(41) 보다 칩 영역(CS)에 인접하게 배치될 수 있다. 제 1 방향(X)으로 배열되는 출력 패드들의 개수는 도면 상에 도시한 것으로 한정하지 않으며, 3개 이상일 수 있다.
제 1 출력 비아들(33) 각각에는 제 1 출력 상부 리드들(25)과 전달 리드들(29)이 동시에 연결될 수 있다. 상세하게, 제 1 출력 상부 리드들(25) 각각은 제 1 출력 패드들(41) 각각과 일대일로 연결될 수 있다. 그리고, 전달 리드들(29) 각각은 제 1 출력 상부 리드들(25)이 제 1 출력 패드들(41)과 접촉하기 위해 연장된 반대 방향으로 연장될 수 있다. 따라서, 패키지 기판(300)의 일측면(301)에 전달 리드들(29)의 끝부분(P2)이 노출될 수 있다. 제 1 출력 범프들(53)은 제 1 출력 하부 리드들(23), 제 1 출력 비아들(33) 및 제 1 출력 상부 리드들(25)을 통해 제 1 출력 패드들(41)과 전기적으로 연결될 수 있다.
제 2 출력 비아들(35) 각각은 제 2 출력 패드들(42) 각각에 대응되게 배치되며, 제 2 출력 패드들(42)과 일대일로 연결될 수 있다. 따라서, 제 2 출력 범프들(55)은 제 2 출력 리드들(27) 및 제 2 출력 비아들(35)을 통해 제 2 출력 패드들(42)과 전기적으로 연결될 수 있다.
본 발명의 실시예에 따르면, 패키지 기판의 제 1 면(310) 상에 복수 개의 출력 패드들이 배치될 수 있다. 출력 패드들 각각은 범프들 각각 및 비아들 각각과 별도로 연결될 수 있다. 따라서, 패널(500)은 반도체 칩(100)으로부터 많은 출력 신호들을 전달받을 수 있다.
반도체 칩(100)과 패키지 기판(300) 사이에 언더필 수지막(60)이 제공될 수 있다. 이에 따라, 입력 범프들(51), 제 1 출력 범프들(53) 및 제 2 출력 범프들(55)은 언더필 수지막(60)으로 덮일 수 있다. 패키지 기판(300) 상에 입력 리드들(21) 및 제 2 출력 리드들(27)을 덮는 제 1 레지스트막(61)이 배치될 수 있다. 입력 패드들(40)은 제 1 레지스트막(61)에 노출될 수 있다. 패키지 기판(300)의 제 2 면(330) 상에 제 2 레지스트막(63)이 배치될 수 있다. 제 2 레지스트막(63)은 제 1 출력 상부 리드들(25) 및 전달 리드들(29)을 덮을 수 있다.
입력 패드들(40) 상에 회로 기판(400)이 배치될 수 있다. 입력 패드들(40)은 회로 기판(400)의 기판 패드(401)와 전기적으로 접촉될 수 있다. 그리고, 제 1 출력 패드들(41) 및 제 2 출력 패드들(42) 상에 패널(500)이 배치될 수 있다. 제 1 및 제 2 출력 패드들(41, 42)은 패널(500)의 제 1 패널 패드(501) 및 제 2 패널 패드(502)와 전기적으로 접촉될 수 있다.
표시 장치(1100)의 최종 구조는 도 5와 같이 패키지 기판(300)의 일부가 구부러진 형태일 수 있다. 예를 들어, 출력 영역(OS)에서의 패키지 기판(300)은 구부러질 수 있다. 이에 따라, 제 1 출력 패드(41) 및 제 2 출력 패드(42)가 배치된 패키지 기판(300)의 제 2 면(330)은 패키지 기판(300)의 제 2 면(330)과 서로 마주보며 배치될 수 있다. 그리고, 패널(500)의 일면은 제 2 레지스트막(63)과 접촉할 수 있고, 패널(500)의 타면으로 영상을 볼 수 있다.
도 7과 같이 참조하면, 반도체 칩(100)은 표시 장치(1100)의 데이터 드라이버(610) 및/또는 게이트 드라이버(620)에 대응될 수 있다. 데이터 드라이버(610)는 타이밍 컨트롤러(410)에서 출력되는 데이터 신호를 처리할 수 있다. 게이트 드라이버(620)는 타이밍 컨트롤러(410)에서 출력되는 스캔 신호를 처리할 수 있다.
회로 기판(400)에 타이밍 컨트롤러(410), 기준 전압 생성부(420), 전원전압 생성부(430), 및 인터페이스(440)가 실장될 수 있다. 타이밍 컨트롤러(410)는 데이터 신호, 스캔 신호, 제어 신호를 생성할 수 있다. 기준 전압 생성부(420)는 데이터 드라이버(610)에서 데이터 신호 대응되는 색 신호 또는 영상 신호를 생성하기 위한 기준 전압을 생성할 수 있다. 데이터 신호는 데이터 드라이버(610)에서 제어 신호에 의해 일시적으로 저장 또는 래치될 수 있다. 이후, 색 신호 또는 영상 신호는 게이트 드라이버(620)에서 출력되는 스캔 신호에 동기되어 패널(500)의 데이터 배선으로 출력될 수 있다. 게이트 드라이버(620)는 스캔 신호를 패널(500)의 게이트 배선에 순차적으로 출력할 수 있다. 전원전압 생성부(430)는 타이밍 컨트롤러(410) 및 게이트 드라이버(620) 전원 전압을 생성할 수 있다. 전원 전압과 기준 전압은 서로 다를 수 있다.
반도체 패키지(1000)는 회로 기판들(400)과 패널(500) 사이를 전기적으로 연결할 수 있다.
도 8 내지 도 11은 본 발명의 실시예에 따른 표시 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
본 발명의 실시예에 따른 표시 장치(1100)는, 도 8에 도시된 바와 같이 모바일 폰 또는 스마트 폰(2000)에 적용될 수 있고, 도 9에 도시된 바와 같이 태블릿 또는 스마트 태블릿(3000)에 적용될 수 있다. 또한, 본 발명의 실시예에 따른 표시 장치(1100)는, 도 10에 도시된 바와 같이 노트북 컴퓨터(4000)에 적용될 수 있고, 도 11에 도시된 바와 같이 텔레비전, 모니터 또는 스마트 텔레비전(5000)에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
21: 입력 리드들
23: 제 1 출력 하부 리드들
27: 제 2 출력 리드들
31: 입력 비아들
33: 제 1 출력 비아들
35: 제 2 출력 비아들
40: 입력 패드들
40a: 제 1 입력 패드들
40b: 제 2 입력 패드들
41: 제 1 출력 패드들
42: 제 2 출력 패드들
43: 제 1 출력 테스트 패드들
44: 제 2 출력 테스트 패드들
CS: 칩 영역
IS: 입력 영역
OS: 출력 영역
TS1: 제 1 테스트 영역
TS2: 제 2 테스트 영역
45: 입력 테스트 패드들

Claims (10)

  1. 칩 영역, 상기 칩 영역의 일측에 배치되는 제 1 테스트 영역 및 상기 칩 영역의 타측에 배치되는 제 2 테스트 영역을 포함하는 절연 필름;
    상기 칩 영역 상에 배치되는 반도체 칩;
    상기 제 1 테스트 영역 내에서, 상기 절연 필름의 일면 상에 배치되는 제 1 출력 테스트 패드; 및
    상기 제 2 테스트 영역 내에서, 상기 절연 필름의 상기 일면 상에 배치되는 제 2 출력 테스트 패드를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 칩 영역 내에서, 상기 절연 필름을 관통하는 제 1 출력 비아;
    상기 칩 영역 내에서, 상기 절연 필름을 관통하는 제 2 출력 비아; 및
    상기 칩 영역 내에서, 상기 절연 필름의 상기 일면과 대향하는 타면 상에 배치되는 제 1 패드 및 제 2 패드를 더 포함하되,
    상기 제 1 출력 비아는 제 1 출력 테스트 패드 및 상기 제 1 패드와 전기적으로 연결되고,
    상기 제 2 출력 비아는 상기 제 2 출력 테스트 패드 및 상기 제 2 패드와 전기적으로 연결되는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 칩 영역 내에서, 상기 절연 필름의 상기 일면 상에 배치되고, 상기 제 1 출력 테스트 패드 및 상기 제 1 출력 비아와 접촉하는 제 1 출력 패드; 및
    상기 칩 영역 내에서, 상기 절연 필름의 상기 일면 상에 상기 제 1 출력 패드와 인접하게 배치되며, 상기 제 2 출력 테스트 패드와 접촉하는 제 2 출력 패드를 더 포함하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 절연 필름의 상기 일면 상에 상기 제 1 출력 비아와 상기 제 1 출력 패드를 연결하는 제 1 출력 상부 리드;
    상기 절연 필름의 상기 타면 상에 상기 제 2 출력 비아 및 상기 제 2 패드를 연결하는 제 2 출력 리드; 및
    상기 절연 필름의 상기 일면 상에 상기 제 1 출력 비아 및 상기 제 1 출력 테스트 패드를 연결하는 전달 리드를 더 포함하되,
    상기 제 1 출력 상부 리드와 상기 전달 리드는 전기적으로 연결되는 반도체 패키지.
  5. 제 2 항에 있어서,
    상기 제 1 테스트 영역 내에서, 상기 절연 필름의 상기 일면 상에 상기 제 1 출력 테스트 패드와 이격되게 배치되는 입력 테스트 패드;
    상기 절연 필름을 관통하며, 상기 입력 테스트 패드와 접촉하는 입력 비아; 및
    상기 칩 영역 내에서, 상기 절연 필름의 상기 타면 상에 배치되는 제 3 패드를 더 포함하되,
    상기 입력 비아는 상기 입력 테스트 패드 및 상기 제 3 패드와 전기적으로 연결되는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 칩 영역 및 상기 제 1 테스트 영역 내에서, 상기 절연 필름의 상기 타면 상에 상기 입력 비아와 접촉하는 입력 패드; 및
    상기 칩 영역 내에서, 상기 절연 필름의 상기 타면 상에 상기 입력 패드와 상기 제 3 패드를 연결하는 입력 리드를 더 포함하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 제 2 패드는 상기 제 1 패드보다 상기 제 2 테스트 영역에 가깝게 배치되고, 상기 제 3 패드는 상기 제 1 패드보다 상기 제 1 테스트 영역에 가깝게 배치되고, 상기 제 1 출력 비아는 상기 제 2 패드와 상기 제 3 패드 사이에 배치되는 반도체 패키지.
  8. 칩 영역 및 상기 칩 영역의 일측에 배치되는 입력 영역 및 상기 칩 영역의 타측에 배치되는 출력 영역을 포함하는 패키지 기판; 및
    상기 칩 영역 내에서, 상기 패키지 기판의 일면과 대향하는 타면 상에 배치되는 반도체 칩을 포함하되,
    상기 패키지 기판은:
    상기 출력 영역 내에서, 상기 패키지 기판의 상기 일면 상에 배치되는 제 1 출력 패드;
    상기 출력 영역 내에서, 상기 패키지 기판의 상기 일면 상에 상기 제 1 출력 패드와 이격되어 배치되는 제 2 출력 패드;
    상기 패키지 기판을 관통하며, 상기 제 1 출력 패드와 연결되는 제 1 출력 비아; 및
    상기 패키지 기판을 관통하며, 상기 제 2 출력 패드와 연결되는 제 2 출력 비아를 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 1 출력 패드는 상기 제 2 출력 패드보다 상기 칩 영역에 가깝게 배치되고,
    상기 제 1 출력 비아는 상기 칩 영역 내에 배치되고, 상기 제 2 출력 비아는 상기 출력 영역 내에 배치되는 표시 장치.
  10. 제 8 항에 있어서,
    상기 패키지 기판의 상기 일면 상에, 상기 칩 영역에서 상기 출력 영역으로 연장되어, 상기 제 1 출력 비아와 상기 제 1 출력 패드를 연결하는 제 1 출력 상부 리드; 및
    상기 패키지 기판의 상기 일면 상에, 상기 칩 영역에서 상기 입력 영역으로 연장되는 전달 리드가 더 배치되되,
    상기 제 1 출력 상부 리드와 상기 전달 리드는 전기적으로 연결되는 표시 장치.


KR1020150000066A 2015-01-02 2015-01-02 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 KR101726262B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000066A KR101726262B1 (ko) 2015-01-02 2015-01-02 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
US14/964,523 US9576865B2 (en) 2015-01-02 2015-12-09 Film for semiconductor package, semiconductor package using film and display device including the same
US15/404,110 US9922891B2 (en) 2015-01-02 2017-01-11 Film for semiconductor package, semiconductor package using film and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000066A KR101726262B1 (ko) 2015-01-02 2015-01-02 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160083978A true KR20160083978A (ko) 2016-07-13
KR101726262B1 KR101726262B1 (ko) 2017-04-13

Family

ID=56286883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000066A KR101726262B1 (ko) 2015-01-02 2015-01-02 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Country Status (2)

Country Link
US (2) US9576865B2 (ko)
KR (1) KR101726262B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034525A1 (ko) * 2016-08-18 2018-02-22 스템코 주식회사 연성 회로 기판
KR20190045037A (ko) * 2017-10-23 2019-05-02 삼성전자주식회사 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
US10304764B2 (en) 2016-06-24 2019-05-28 Samsung Electronics Co., Ltd. Film product, film packages and package modules using the same
KR20190074101A (ko) * 2017-12-19 2019-06-27 엘지디스플레이 주식회사 인쇄회로기판 및 그를 이용한 표시장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513498B (zh) * 2016-02-04 2018-12-25 京东方科技集团股份有限公司 一种覆晶薄膜及显示装置
US10141265B2 (en) 2016-12-29 2018-11-27 Intel IP Corporation Bent-bridge semiconductive apparatus
KR102383276B1 (ko) * 2017-03-03 2022-04-05 주식회사 엘엑스세미콘 디스플레이용 연성 회로 기판
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置
KR102449619B1 (ko) 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
KR102096765B1 (ko) * 2018-02-14 2020-05-27 스템코 주식회사 연성 회로 기판 및 이를 포함하는 전자 장치
TWI662672B (zh) * 2018-04-19 2019-06-11 南茂科技股份有限公司 薄膜覆晶封裝結構
KR102552431B1 (ko) * 2018-09-14 2023-07-07 삼성디스플레이 주식회사 연성 필름, 연성 필름 패키지 및 연성 필름의 제조 방법
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
KR20200110491A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR20210059076A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210105723A (ko) * 2020-02-19 2021-08-27 삼성전자주식회사 칩-온-필름 패키지, 및 이를 포함하는 디스플레이 모듈 및 전자 장치
KR20220040578A (ko) * 2020-09-23 2022-03-31 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR20220076177A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지
TWI767817B (zh) * 2021-08-09 2022-06-11 頎邦科技股份有限公司 雙面銅之軟性電路板
CN114286510B (zh) * 2021-12-28 2024-01-19 武汉天马微电子有限公司 线路板、显示模组及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040065440A (ko) * 2003-01-14 2004-07-22 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR20130086464A (ko) * 2012-01-25 2013-08-02 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403621B1 (ko) 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
US8709832B2 (en) 2001-03-30 2014-04-29 Samsung Electronics Co., Ltd. Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
KR100642765B1 (ko) 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
KR100632257B1 (ko) 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
KR20060128168A (ko) 2005-06-09 2006-12-14 주식회사 비에이치 양면형 동박 적층판을 이용한 다층 연성인쇄기판 제조방법
KR100800473B1 (ko) * 2006-06-30 2008-02-04 삼성전자주식회사 재배선 칩 패드를 갖는 적층 칩 및 이를 이용한 적층 칩패키지
JP2008244069A (ja) 2007-03-27 2008-10-09 Funai Electric Co Ltd 表示装置、ｃｏｆの製造方法
KR101445117B1 (ko) 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
JP2010272759A (ja) 2009-05-22 2010-12-02 Renesas Electronics Corp テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
KR101633373B1 (ko) 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040065440A (ko) * 2003-01-14 2004-07-22 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR20130086464A (ko) * 2012-01-25 2013-08-02 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304764B2 (en) 2016-06-24 2019-05-28 Samsung Electronics Co., Ltd. Film product, film packages and package modules using the same
WO2018034525A1 (ko) * 2016-08-18 2018-02-22 스템코 주식회사 연성 회로 기판
KR20180020430A (ko) * 2016-08-18 2018-02-28 스템코 주식회사 연성 회로 기판
CN109644550A (zh) * 2016-08-18 2019-04-16 斯天克有限公司 柔性印制电路板
CN109644550B (zh) * 2016-08-18 2022-03-15 斯天克有限公司 柔性印制电路板
KR20190045037A (ko) * 2017-10-23 2019-05-02 삼성전자주식회사 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR20190074101A (ko) * 2017-12-19 2019-06-27 엘지디스플레이 주식회사 인쇄회로기판 및 그를 이용한 표시장치

Also Published As

Publication number Publication date
US9922891B2 (en) 2018-03-20
US20170125314A1 (en) 2017-05-04
US20160197020A1 (en) 2016-07-07
KR101726262B1 (ko) 2017-04-13
US9576865B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
KR101726262B1 (ko) 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR100688850B1 (ko) 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
KR101944795B1 (ko) 테이프 필름 패키지 및 그의 제조방법
US10607939B2 (en) Semiconductor packages and display devices including the same
US20120262886A1 (en) Display Device
US10903127B2 (en) Film for a package substrate
US10304764B2 (en) Film product, film packages and package modules using the same
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
US20180049324A1 (en) Semiconductor packages and display devices including the same
CN103325742A (zh) 半导体封装基板以及半导体封装结构
JP4252518B2 (ja) 半導体装置
US10747038B2 (en) Display device
CN113950714B (zh) 显示装置、显示装置的制作方法和电子设备
KR102454150B1 (ko) 칩온필름 및 이를 구비한 표시장치
TWM560607U (zh) 液晶顯示器連接結構
KR100658648B1 (ko) 칩 패키지
TWI288267B (en) Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びｔｃｐ構造体
KR20230010297A (ko) 테스트 패드 및 이를 포함하는 칩 온 필름 패키지
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
CN201072757Y (zh) 薄膜覆晶封装
CN116598315A (zh) 一种显示面板及电子设备
CN115915585A (zh) 柔性电路板、测试装置及方法
JP2000276071A (ja) 電気光学装置、その製造方法、およびその装置を搭載する電子機器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant