KR20130055655A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20130055655A
KR20130055655A KR1020137005368A KR20137005368A KR20130055655A KR 20130055655 A KR20130055655 A KR 20130055655A KR 1020137005368 A KR1020137005368 A KR 1020137005368A KR 20137005368 A KR20137005368 A KR 20137005368A KR 20130055655 A KR20130055655 A KR 20130055655A
Authority
KR
South Korea
Prior art keywords
metal plate
fastening
plate portion
semiconductor module
plate part
Prior art date
Application number
KR1020137005368A
Other languages
English (en)
Other versions
KR101533895B1 (ko
Inventor
다쿠야 가도구치
요시카즈 스즈키
마사야 가지
기요후미 나카지마
다츠야 미요시
다카노리 가와시마
도모미 오쿠무라
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20130055655A publication Critical patent/KR20130055655A/ko
Application granted granted Critical
Publication of KR101533895B1 publication Critical patent/KR101533895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/07—Analysing solids by measuring propagation velocity or propagation time of acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/04—Wave modes and trajectories
    • G01N2291/044—Internal reflections (echoes), e.g. on walls or defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/269—Various geometry objects
    • G01N2291/2697—Wafer or (micro)electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 모듈(1, 2, 3, 4)은 반도체 소자(10)와, 반도체 소자측의 제1면(50c)을 갖는 금속판부(50, 501, 502)이며, 단부에 체결부(52, 521, 522)를 갖는 금속판부(50, 501, 502)와, 반도체 소자 및 금속판부를 몰드하여 형성되는 몰드부(60)와, 금속판부와는 별도의 부재로 구성되는 냉각판부(57, 573)이며, 금속판부에 있어서의 반도체 소자측(50c)과는 반대측에 설치되고, 금속판부측과는 반대측에 핀(57a, 573a)을 갖는 냉각판부(57, 573)를 구비하고, 금속판부(50, 501, 502)의 체결부(52, 521, 522)가, 몰드부로부터 노출되는 동시에, 냉각판부(57, 573)가, 금속판부의 체결부에 대응하는 위치에 체결부(58)를 갖는다.

Description

반도체 모듈 {SEMICONDUCTOR MODULE}
본 발명은, 수지에 의한 몰드부를 구비하는 반도체 모듈 등에 관한 것이다.
종래부터, 금속 베이스판과 고열 전도 절연층과 배선 패턴으로 구성되는 회로 기판과, 배선 패턴의 소자 탑재부에 접합된 전력용 반도체 소자와, 전력용 반도체 소자와 전기적으로 접속된 배선 패턴에 설치되고, 또한 외부 단자가 삽입 접속되는 통 형상 외부 단자 접속체와, 금속 베이스판에 형성되고, 금속 베이스판의 타측의 면에 장착되는 냉각 핀을 금속 베이스판에 장착 부재로 고정하기 위한 관통 구멍과, 금속 베이스판의 타측의 면과 통 형상 외부 단자 접속체의 상부가 노출되고, 관통 구멍과 연통하여 관통 구멍의 직경보다도 큰 장착 부재의 삽입 구멍부가 형성되고, 또한 금속 베이스판의 일측과 측면 및 전력용 반도체 소자를 덮도록 밀봉된 트랜스퍼 몰드 수지체를 구비한 전력용 반도체 모듈이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 출원 공개 제2010-129868호 공보
그런데, 수지에 의한 몰드부를 구비하는 반도체 모듈에 있어서는, 몰드부 내부의 상태를 초음파 탐상 검사 등에 의해 검사할 필요가 있을 수 있다.
따라서, 본 발명은, 몰드부 내부의 상태를 초음파 탐상 검사 등에 의해 검사하기 쉬운 구조를 갖는 반도체 모듈 등의 제공을 하나의 목적으로 한다.
본 발명의 일국면에 따르면, 반도체 모듈이며,
반도체 소자와,
상기 반도체 소자측의 제1면을 갖는 금속판부이며, 단부에 체결부를 갖는 금속판부와,
상기 반도체 소자 및 상기 금속판부에 수지를 몰드하여 형성되는 몰드부와,
상기 금속판부와는 별도의 부재로 구성되는 냉각판부이며, 상기 금속판부에 있어서의 상기 반도체 소자측의 제1면과는 반대측에 설치되고, 상기 금속판부측과는 반대측에 핀을 갖는 냉각판부를 구비하고,
상기 금속판부의 체결부가, 상기 몰드부로부터 노출되는 동시에, 상기 냉각판부가, 상기 금속판부의 체결부에 대응하는 위치에 체결부를 갖는 것을 특징으로 하는, 반도체 모듈이 제공된다.
본 발명에 따르면, 몰드부 내부의 상태를 초음파 탐상 검사 등에 의해 검사하기 쉬운 구조를 갖는 반도체 모듈 등이 얻어진다.
도 1은 본 발명의 일 실시예(제1 실시예)에 의한 반도체 모듈(1)의 외관을 상방에서 본 사시도이다.
도 2는 도 1의 반도체 모듈(1)의 주요부 요소를 편의상 분해하여 도시하는 분해 사시도이다.
도 3은 도 1의 반도체 모듈(1)의 각 라인을 따른 단면도이다.
도 4는 냉각판부(57)가 장착된 상태의 반도체 모듈(1)의 단면도이다.
도 5는 수지 몰드부(60)의 연장측부(62)와 금속판부(50)의 측면(50b)의 밀착 형태의 바람직한 복수의 예를 나타내는 도면이다.
도 6은 반도체 모듈(1)의 실장 상태의 일례를 나타내는 단면도이다.
도 7은 본 발명의 그 밖의 실시예(제2 실시예)에 의한 반도체 모듈(2)의 주요 단면을 도시하는 도면이다.
도 8은 2개의 반도체 모듈(2)의 실장 상태의 일례를 나타내는 단면도이다.
도 9는 본 발명의 그 밖의 실시예(제3 실시예)에 의한 반도체 모듈(3)의 하면측을 도시하는 평면도이다.
도 10은 2개의 반도체 모듈(3)의 실장 상태의 일례를 반도체 모듈(3)의 하면측으로부터 도시하는 평면도이다.
도 11은 본 발명의 그 밖의 실시예(제4 실시예)에 의한 반도체 모듈(4)의 주요 단면을 도시하는 도면이다.
도 12는 반도체 모듈(4)의 하방으로부터의 반도체 모듈(4)의 투영시이다.
도 13은 각 실시예에 공통적으로 적용 가능한 2개의 반도체 모듈의 실장 상태의 일례를 나타내는 단면도이다.
도 14는 금속판부(50)의 판 두께와 초음파 탐상 검사의 검사 용이성(정밀도)의 관계를 모식적으로 도시하는 원리도이다.
도 15는 적절한 금속판부(50)의 판 두께 t1의 범위의 도출 방법의 일례의 설명도이다.
도 16은 적절한 금속판부(50)의 판 두께 t1의 범위의 도출 방법에 사용하는 변수의 정의를 나타내는 표이다.
도 17은 적절한 금속판부(50)의 판 두께 t1의 범위의 계산에 사용하는 조건을 나타내는 표이다.
도 18은 적절한 금속판부(50)의 판 두께 t1의 범위의 계산 결과에 대응한 그래프이다.
도 19는 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등을 포함하는 하이브리드 시스템(600)의 일례를 나타내는 개요도이다.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 최선의 형태의 설명을 행한다.
도 1은, 본 발명의 일 실시예(제1 실시예)에 의한 반도체 모듈(1)의 외관을 도시하는 사시도이며, (A)는 상방에서 본 사시도이고, (B)는 하방에서 본 사시도이다. 또한, 탑재 상태에 따라서 상하 방향이 다르지만, 이하에서는, 편의상, 반도체 모듈(1)의 냉각판부측을 하방이라고 한다. 또한, 용어의 정의로서, 「중심측」이란, 반도체 모듈(1)의 중심 O[도 1의 (A) 참조]을 기준으로 한다. 또한, 중심 O은 대체적인 것이면 되고, 엄밀하게 결정되어야 할 성질의 것은 아니다. 도 2는, 도 1의 반도체 모듈(1)의 주요부 요소를 편의상 분해하여 도시하는 분해 사시도이다.
도시한 예에서는, 반도체 모듈(1)은 하이브리드차 또는 전기 자동차에서 사용되는 모터 구동용의 인버터를 구성한다.
도 3은, 도 1의 반도체 모듈(1)의 각 라인을 따른 단면도이며, (A)는 라인 A-A를 따른 단면도이고, (B)는 라인 B-B를 따른 단면도이고, (C)는 라인 C-C를 따른 단면도이고, (D)는 라인 D-D를 따른 단면도이다. 또한, 도 1 내지 도 3에서는, 편의상, 냉각판부(57)가 장착되어 있지 않은 상태가 도시되어 있다.
도 4는, 냉각판부(57)가 장착된 상태의 반도체 모듈(1)의 단면도이며, 도 3의 라인 A-A를 따른 단면에 대응한다.
반도체 모듈(1)은, 주된 구성 요소로서, 반도체 소자(10)와, 배선 부재(20, 22)와, 금속 블록(30)과, 절연 시트(40)와, 금속판부(50)와, 냉각판부(57)(도 4 참조)와, 수지 몰드부(60)를 포함한다.
반도체 소자(10)는 파워 반도체 소자를 포함하고, 예를 들어, IGBT(Insulated Gate Bipolar Transistor), MOSFET(metal oxide semiconductor field-effect transistor)와 같은 스위칭 소자를 포함해도 좋다. 또한, 도시한 예에서는, 반도체 모듈(1)은 인버터를 구성하고, 반도체 소자(10)는 정극 라인과 부극 라인 사이에 서로 병렬로 배치되는 U상, V상, W상의 각 상부 아암 및 각 하부 아암을 구성하는 IGBT 및 다이오드이어도 좋다.
배선 부재(20, 22)는 금속판(리드 프레임 기재)으로부터 가공되어 구성된다. 도시한 예에서는, 배선 부재(20)는 전원 라인용의 배선 부재(전원 라인용 리드)이다. 또한, 배선 부재(22)는 핀 형상의 형태를 갖고, 신호 전달용의 배선 부재(신호 라인용 리드)이다. 배선 부재(20)는 땜납 등에 의해, 대응하는 반도체 소자(10)에 접속되어도 좋다. 도시한 예에서는, 배선 부재(20)는 땜납층(80)에 의해, 대응하는 반도체 소자(10)에 접속된다. 또한, 배선 부재(22)는 와이어 본딩(알루미늄 세선) 등에 의해, 대응하는 반도체 소자(10)에 접속되어도 좋다. 예를 들어 IGBT에 관해서는, 배선 부재(20)는 금속 블록(30)을 통해서 IGBT의 콜렉터 전극에 접속된다. 또한, 배선 부재(20)는 IGBT의 에미터 전극에 접속된다. 배선 부재(22)는 IGBT의 게이트 전극에 접속된다.
금속 블록(30)은, 열(과도열 등)을 흡수하여 확산시키는 히트 싱크 기능을 구비한다. 금속 블록(30)은, 히트 싱크 기능을 갖는 것이면 금속 이외의 재료로 구성되어도 좋지만, 바람직하게는, 구리와 같은, 열 확산성이 우수한 금속으로 형성된다. 금속 블록(30)의 상면에는, 땜납 등에 의해 반도체 소자(10)가 설치된다. 도시한 예에서는, 금속 블록(30)의 상면에는 땜납층(82)을 개재하여 반도체 소자(10)가 설치된다. 금속 블록(30)은, 주로, 반도체 소자(10)의 구동시에 발생하는 반도체 소자(10)로부터의 열을 흡수하여 내부에 확산시킨다.
절연 시트(40)는, 예를 들어 수지 시트로 이루어지고, 금속 블록(30)과 금속판부(50) 사이의 전기적인 절연성을 확보하면서, 금속 블록(30)으로부터 금속판부(50)로의 높은 열 전도를 가능하게 한다. 절연 시트(40)는, 도 3 등에 도시하는 바와 같이, 금속 블록(30)의 하면보다도 큰 외형을 갖는다.
또한, 절연 시트(40)는, 바람직하게는, 땜납이나 금속막 등을 사용하는 일 없이, 직접, 금속 블록(30)과 금속판부(50)를 접합한다. 이에 의해, 땜납을 사용하는 경우에 비해, 열 저항을 낮게 할 수 있어, 공정을 간소화할 수 있다. 또한, 금속판부(50)측에도 납땜용 표면 처리가 불필요해진다. 예를 들어, 절연 시트(40)는, 후술하는 수지 몰드부(60)와 마찬가지의 수지 재료(에폭시 수지)로 이루어지고, 후술하는 수지 몰드부(60)의 몰드시의 압력 및 온도에 의해 금속 블록(30) 및 금속판부(50)에 접합한다.
금속판부(50)와 냉각판부(57)는, 거의 동일한 외형을 갖고, 도 4에 도시하는 바와 같이, 상하 방향으로 적층된다. 또한, 냉각판부(57)는, 도 3 등에 도시하는 바와 같이, 반도체 모듈(1)의 실장 단계까지 금속판부(50)에 장착되어 있지 않아도 좋고, 도 4에 도시하는 바와 같이, 볼트(110) 등을 이용하여 사전에 조립되어 있어도 좋다.
금속판부(50)는, 일방향(본 예에서는, 도 1의 Y방향)의 양단부에 체결부(52)를 포함한다. 각 체결부(52)는 볼트 시트면을 제공하고, 볼트 시트면에는 볼트 삽입 관통용의 체결 구멍(53)이 형성된다. 금속판부(50)는, 냉각 매체가 연통하는 냉각 매체 유로를 형성하는 유로 형성 부재(수로, 하우징 등)(100)에 체결되어도 좋다(도 6 참조).
금속판부(50)의 체결부(52)는, 도 1 등에 도시하는 바와 같이, 금속판부(50)의 단부에 있어서의 다른 영역보다도 Y방향으로 돌출된 영역 내에 형성된다. 즉, 도 1에 나타내는 예에서는, 체결부(52)는 양단부에 각각 2군데 형성되고, 각 단부에 있어서, 2군데의 체결부(52)는 X방향에서 양측의 영역이며, 그 사이의 영역보다도 Y방향으로 돌출된 영역 내에 형성된다. 또한, 금속판부(50)의 체결부(52)는, 예를 들어 프레스 가공에 의해 금속판부(50)와 일체로 형성되지만, 금속판부(50)와는 별도로 형성되어, 금속판부(50)에 용접 등에 의해 고정되어도 좋다.
냉각판부(57)는 금속판부(50)와 거의 동일한 외형의 판재이고, 열 전도성이 좋은 재료로 형성되고, 예를 들어, 알루미늄 등의 금속에 의해 형성되어도 좋다. 냉각판부(57)는 하면측에 핀(57a)을 갖는다. 핀(57a)의 수나 배열 형태는, 특별히 언급하지 않는 한(도 11 등의 구성 참조) 임의이다. 또한, 핀(57a)의 구성(형상ㆍ높이 등)도 임의이어도 좋다. 핀(57a)은, 예를 들어 스트레이트 핀이나 핀 핀(pin-fin)의 지그재그 배치 등으로 실현되어도 좋다. 반도체 모듈(1)의 실장 상태에서는, 핀(57a)은 냉각수나 냉각 공기와 같은 냉각 매체와 접촉한다. 이와 같이 하여, 반도체 소자(10)의 구동시에 발생하는 반도체 소자(10)로부터의 열은, 금속 블록(30), 절연 시트(40), 금속판부(50) 및 냉각판부(57)를 통하여, 냉각판부(57)의 핀(57a)으로부터 냉각 매체로 전달되어, 반도체 소자(10)의 냉각이 실현된다.
또한, 핀(57a)은 냉각판부(57)와 일체로 형성되어도 좋고(예를 들어, 알루미늄 다이캐스팅), 용접 등에 의해 냉각판부(57)와 일체화되어도 좋다.
냉각판부(57)는 금속판부(50)의 체결부(52)에 대응하는 위치에 체결부(58)를 구비한다. 체결부(58)는 금속판부(50)의 볼트 삽입 관통용의 체결 구멍(53)에 대응하는 위치에 마찬가지의 볼트 삽입 관통용의 체결 구멍(59)을 갖는다. 냉각판부(57)는 금속판부(50)와 함께, 유로 형성 부재(100)에 체결된다(도 6 참조).
금속판부(50)와 냉각판부(57) 사이에는, 바람직하게는, 그리스(70)가 도포된다. 그리스(70)는 열 전도성을 갖는 그리스이어도 좋다. 이에 의해, 휨 등에 기인하여 냉각판부(57)와 금속판부(50) 사이에 간극이 확대된 경우라도, 그리스(70)를 통하여 방열할 수 있다.
여기서, 본 실시예에서는, 상술한 바와 같이, 금속판부(50)와 냉각판부(57)가 별도의 부재이므로, 반도체 모듈(1)로부터는 냉각판부(57)를 용이하게 제거하는 것이 가능하다. 따라서, 반도체 모듈(1)은 냉각판부(57)를 제거한 상태(도 1 등에 도시하는 상태)에서 각종 검사를 행할 수 있어, 검사를 행하기 쉬워진다. 예를 들어, 수지 몰드부(60) 내부의 상태의 검사(각 층간의 박리나 층 내의 보이드 등의 검사)는, 초음파 탐상 장치(SAT:Scanning Acoustic Tomograph)에 의해 용이하게 검사할 수 있다. 구체적으로는, 반도체 모듈(1)의 내부[수지 몰드부(60) 내부]를 초음파 탐상 장치에 의해 검사할 때, 초음파를 반도체 모듈(1)의 하면측으로부터 입사할 필요가 있지만, 반도체 모듈(1)의 하면측에 핀(57a)이 존재하면, 초음파가 핀(57a)에 의해 반사하여 고정밀도의 검사 결과가 얻어지지 않는다. 이에 대해, 본 실시예의 반도체 모듈(1)에 따르면, 핀(57a)을 갖는 냉각판부(57)를 제거하거나 또는 냉각판부(57)가 장착되기 전에, 반도체 모듈(1)을 고정밀도의 초음파 탐상 검사할 수 있다. 또한, 구체적인 검사 대상은, 예를 들어, 반도체 소자(10)와 땜납층(82) 사이의 박리의 유무, 땜납층(82) 내부의 보이드의 유무, 땜납층(82)과 금속 블록(30) 사이의 박리의 유무, 금속 블록(30)과 절연 시트(40) 사이의 박리의 유무, 절연 시트(40)와 금속판부(50) 사이의 박리의 유무 등을 포함해도 좋다.
수지 몰드부(60)는, 도 3 등에 도시하는 바와 같이, 반도체 소자(10), 배선 부재(20, 22), 금속 블록(30), 절연 시트(40) 및 금속판부(50)를 수지로 몰드함으로써 형성된다. 즉, 수지 몰드부(60)는 금속판부(50)의 상면에 대해서, 반도체 모듈(1)의 주요 구성 요소[반도체 소자(10), 배선 부재(20, 22), 금속 블록(30) 및 절연 시트(40)]를 내부에 밀봉하는 부위이다. 또한, 사용되는 수지는, 예를 들어 에폭시 수지이어도 좋다. 단, 배선 부재(20, 22)에 대해서는, 주변 장치와의 접속용 단자(20a, 22a)가, 수지 몰드부(60)로부터 노출된다. 또한, 금속판부(50)는 체결부(52)가 수지 몰드부(60)로부터 노출된다. 즉, 체결부(52)는 금속판부(50)에 있어서의 수지 몰드부(60)와의 밀착 영역보다도 측방측에 설정된다. 또한, 배선 부재(20, 22)의 각 단자(20a, 22a)는, 수지 몰드부(60)에 의한 몰드 밀봉 후의 리드 컷트 및 포밍에 의해 최종 형상이 실현되어도 좋다.
여기서, 본 실시예에서는, 도 1, 도 3의 (A) 및 도 3의 (C) 등에 도시하는 바와 같이, 배선 부재(20, 22)의 각 단자(20a, 22a)는 수지 몰드부(60)로부터 X방향으로 노출되어 연장되는 것에 반해, 금속판부(50)의 체결부(52)는 수지 몰드부(60)로부터 Y방향으로 노출되어 연장된다. 즉, 배선 부재(20, 22)의 각 단자(20a, 22a)와 금속판부(50)의 체결부(52)는, 수지 몰드부(60)로부터의 노출 방향이 직교하는 관계로 되어 있다. 환언하면, 배선 부재(20, 22)의 각 단자(20a, 22a)는 반도체 모듈(1)의 X방향의 양측면에서 수지 몰드부(60)로부터 노출되고, 금속판부(50)의 체결부(52)는 도체 모듈(1)의 Y방향의 양측면에서 수지 몰드부(60)로부터 노출된다.
이와 같은 구성에 따르면, 금속판부(50)의 체결부(52)[특히 체결 구멍(53)]의 연직 방향 상방으로, 배선 부재(20, 22)의 각 단자(20a, 22a)가 연장되지 않으므로, 후술하는 유로 형성 부재(100)(도 6 참조)에 금속판부(50)의 체결부(52)를 바로 위로부터 볼트 체결하는 것이 가능해져, 볼트 체결의 작업성이 양호한 동시에, 데드 스페이스를 없앨 수 있다.
수지 몰드부(60)는, 바람직하게는, 도 3의 (C) 및 도 3의 (D)에서 대비적으로 도시하는 바와 같이, 배선 부재(20, 22)의 단자(20a, 22a)가 노출되는 측부 영역[도 3의 (C)]에 있어서, 상기 측부 영역과 인접하는 측부 영역[도 3의 (D)]보다도 측방으로 돌출된 리브부(66)를 갖는다. 리브부(66)는 배선 부재(20, 22)의 노출부 부근에서 배선 부재(20, 22)에 대해서 상하 방향으로 연장된다. 즉, 리브부(66)는 배선 부재(20, 22)의 각 단자(20a, 22a)의 근본[수지 몰드부(60)에 대한 근본]을 상하 방향으로부터 덮는 형태로 설치된다. 리브부(66)는 배선 부재(20, 22)의 단자(20a, 22a)가 노출되는 측부 영역에만 대응하여 설치된다. 따라서, 도 1의 (B)에 도시하는 바와 같이, 수지 몰드부(60)의 측부는 리브부(66) 사이가 오목 형상으로 되고, 전체적으로 요철 형상이 된다. 이에 의해, 수지 몰드부(60)의 측부에 있어서 Y방향으로 인접하는 배선 부재(20, 22)의 각 단자(20a, 22a)간의 연면 거리를 증가시킬 수 있다.
또한, 리브부(66)는, 바람직하게는, 도 3의 (C)에 도시하는 바와 같이, 상하 방향에서 배선 부재(20, 22)의 노출 위치뿐만 아니라, 수지 몰드부(60)의 측부의 높이 방향의 광범위에 걸쳐서 설치된다. 이에 의해, 수지 몰드부(60)의 단부의 강도ㆍ강성을 높일 수 있다. 예를 들어, 리브부(66)는, 하방향에서는, 금속판부(50)의 상면(50c)까지 연장되어도 좋고, 혹은, 도 3의 (C)에 도시하는 바와 같이, 금속판부(50)의 하면(50a)과 동일 평면까지 연장되어도 좋다. 또한, 리브부(66)는, 상방향에서는, 배선 부재(20, 22)의 각 단자(20a, 22a)를 초과하여 연장되어도 좋고, 예를 들어, 도 3의 (C)에 도시하는 바와 같이, 수지 몰드부(60)의 상면을 구성하는 높이까지 연장되어도 좋다.
수지 몰드부(60)는, 도 3 등에 도시하는 바와 같이, 실질적으로는, 배선 부재(20, 22)의 대략 전체[상술한 노출된 단자(20a, 22a) 부분 및 반도체 소자(10)와의 접속면을 제외함], 반도체 소자(10)의 상면[배선 부재(20, 22)의 설치 부분을 제외함] 및 측면, 금속 블록(30)의 상면[반도체 소자(10) 등의 설치 부분을 제외함] 및 측면, 절연 시트(40)의 상면[금속 블록(30)의 설치 부분을 제외함] 및 측면 및 금속판부(50)의 상면에 밀착시킨다.
또한, 수지 몰드부(60)는, 바람직하게는, 도 3의 (B)에 도시하는 바와 같이, 금속판부(50)의 하면(50a)과 동일 평면까지 연장되어 금속판부(50)의 측면(50b)에 밀착시키는 연장측부(62)를 갖는다. 이에 의해, 금속판부(50)의 상면(50c)에서의 수지 몰드부(60)의 밀착에 더하여, 금속판부(50)의 측면(50b)에서의 수지 몰드부(60)의 밀착이 얻어지므로, 금속판부(50)와 수지 몰드부(60)의 밀착성을 효율적으로 높일 수 있다. 또한, 수지 몰드부(60)의 휨 등에 의한 금속판부(50)로부터의 수지 몰드부(60)의 박리를 방지할 수 있다. 또한, 금속판부(50)의 상면(50c)에 있어서의 수지 몰드부(60)와의 밀착부에 있어서, 표면 처리[조화(粗化), 프라이머 처리]를 없애는 것이 가능하다. 단, 필요에 따라서, 이러한 표면 처리를 유지해도 좋다.
또한, 연장측부(62)는, 상하 방향에서는, 적어도, 금속판부(50)의 측면(50b)보다 상방으로부터 금속판부(50)의 하면(50a)과 동일 평면까지 연장되면 좋다. 도 3의 (B)에 나타내는 예에서는, 연장측부(62)는, 상술한 리브부(66)와 마찬가지로, 상하 방향에서 수지 몰드부(60)의 측부의 전체에 걸쳐서 설치된다. 또한, 도시한 예에서는, 리브부(66)가 존재하는 영역에서는, 연장측부(62)는, 리브부(66)와 일체적인 관계로 되고, 리브부(66)의 내측[수지 몰드부(60)의 중심측]에 형성되게 된다[도 3의 (D) 참조].
이 연장측부(62)는, 바람직하게는, 밀착성을 높이기 위해, 금속판부(50)에 있어서의 광범위한 측면(50b)에 대해서 설치된다. 예를 들어, 도시한 예에서는, 연장측부(62)는 금속판부(50)의 Y방향의 단부에 있어서, 체결부(52) 이외의 영역에 있어서의 금속판부(50)의 측면(50b)에 대해서 설치된다. 즉, 연장측부(62)는 금속판부(50)의 Y방향의 양단부에 있어서, X방향에서의 2개의 체결부(52)의 사이의 영역에 있어서의 금속판부(50)의 측면(50b)에 대해서 설치된다. 또한, 연장측부(62)는 금속판부(50)의 X방향의 양단부에 있어서, 금속판부(50)의 측면(50b)에 대해서 Y방향의 전체 길이에 걸쳐서 설치된다. 즉, 연장측부(62)는 금속판부(50)의 X방향의 양단부에 있어서, 금속판부(50)의 측면(50b)에 대해서 전면적으로 설치된다. 이에 의해, 금속판부(50)의 체결부(52) 이외의 실질적으로 모든 영역에 있어서의 금속판부(50)의 측면(50b)에 대해서 연장측부(62)가 설치되므로, 금속판부(50)와 수지 몰드부(60)의 밀착성을 효과적으로 높일 수 있다.
도 5는, 수지 몰드부(60)의 연장측부(62)와 금속판부(50)의 측면(50b)의 밀착 형태의 바람직한 복수의 예를 나타내는 도면이다. 또한, 도 5에 관해서만, 보기 쉬운 관점으로부터, 수지 몰드부(60)의 해칭이 다른 도면과 상이하다. 또한, 도 5는, 도 3의 (B)에 상당하는 단면을 도시한다.
수지 몰드부(60)의 연장측부(62)와 금속판부(50)의 측면(50b)의 밀착을 더 높이기 위해, 도 5에 도시하는 바와 같이, 금속판부(50)의 하면(50a)에 박육부(51)가 형성되어도 좋다. 박육부(51)는, 도 5에 도시하는 바와 같이, 금속판부(50)의 하면(50a)에 있어서의 측면(50b)측에 형성된다. 즉, 박육부(51)는 금속판부(50)의 단부의 하면(50a)을 박육화함으로써 형성된다. 수지 몰드부(60)의 연장측부(62)는 박육부(51)에 있어서 금속판부(50)의 하면(50a)을 덮는다. 이때, 수지 몰드부(60)의 연장측부(62)의 부분이며, 박육부(51)에 있어서 금속판부(50)의 하면(50a)을 덮는 부분은, 금속판부(50)의 금속판부(50)의 중심측의 하면(50a)과 실질적으로 동일 높이로 되는 두께로 설정된다.
박육부(51)는 금속판부(50)의 측면(50b)에 있어서의 수지 몰드부(60)의 연장측부(62)가 설치되는 범위에서 설치된다. 즉, 박육부(51)는 연장측부(62)가 존재하지 않는 체결부(52) 이외의 영역에 있어서의 금속판부(50)의 측면(50b)에 대해서 설치된다. 박육부(51)는, 바람직하게는, 연장측부(62)에 대응하여, 금속판부(50)의 체결부(52) 이외의 실질적으로 모든 영역에 있어서의 금속판부(50)의 측면(50b)에 대응하여 설치된다. 박육부(51)는 에칭, 프레스, 기계 가공, 다이캐스트용의 형틀의 형상 등의 임의의 방법으로 형성되어도 좋다.
보다 구체적으로는, 도 5에 있어서, (A)에서 나타내는 예에서는, 박육부(51)는 금속판부(50)의 단부의 하면(50a)을 일정 두께 ta로 박육화함으로써 형성된다.
도 5에 있어서, (B)에서 나타내는 예에서는, 박육부(51)는 금속판부(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 금속판부(50)의 단부의 테두리부로부터 중심측을 향하여, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb를 개재하여, 제1 두께 ta로 변화된다. 또한, 대체적으로, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb를 개재하여, 제3 두께[0 이상이고 금속판부(50)의 두께보다도 얇은 두께]로 변화되어도 좋다.
도 5에 있어서, (C)에서 나타내는 예에서는, 박육부(51)는 금속판부(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 금속판부(50)의 단부의 테두리부로부터 중심측을 향하여, 제1 두께 ta로부터 서서히 두께 0으로 변화된다. 또한, 대체적으로, 박육화하는 두께는, 금속판부(50)의 단부의 테두리부로부터 중심측을 향하여, 제1 두께 ta로부터 서서히 제4 두께(0보다 크고 제1 두께 ta보다도 얇은 두께)까지 서서히 변화되어도 좋다.
도 5에 있어서, (D)에서 나타내는 예에서는, 박육부(51)는 금속판부(50)의 단부의 하면(50a)을 가변 두께로 박육화함으로써 형성된다. 박육화하는 두께는, 금속판부(50)의 단부의 테두리부로부터 중심측을 향하여, 제1 두께 ta로부터, 상기 제1 두께 ta보다도 두꺼운 제2 두께 tb까지 서서히 변화된다.
도 5에 도시하는 모든 예에 있어서, 수지 몰드부(60)의 연장측부(62)는 박육부(51)에 있어서 금속판부(50)의 하면(50a)측까지 돌아 들어감[박육부(51)를 하방측으로부터 덮음]으로써, 금속판부(50)의 단부를 상하로부터 둘러싸도록 밀착할 수 있어, 수지 몰드부(60)와 금속판부(50)의 밀착성을 높일 수 있다. 또한, 도 5에 나타내는 각 예는, 어디까지나 대표적인 복수의 예에 불과하다. 또한, 도 5에 나타내는 각 예는, 임의로 조합하는 것도 가능하다. 박육부(51)의 형상은 수지 몰드부(60)의 연장측부(62)가, 금속판부(50)의 금속판부(50)의 중심측의 하면(50a)과 실질적으로 동일 높이로 되는 범위에서, 금속판부(50)의 측면(50b)으로부터 금속판부(50)의 하면(50a)측까지 돌아 들어갈 수 있으면 된다.
도 6은, 반도체 모듈(1)의 실장 상태의 일례를 나타내는 단면도이다. 도 6에서는, 도 1의 라인 A-A를 따라서 절단된 단면[도 3의 (A)에 상당하는 단면]에서 반도체 모듈(1)의 실장 상태가 도시된다.
반도체 모듈(1)은, 도 6에 도시하는 바와 같이, 냉각 매체(본 예에서는, 물)가 연통하는 냉각 매체 유로(102)를 형성하는 유로 형성 부재(수로, 하우징 등)(100)에 체결된다. 보다 구체적으로는, 반도체 모듈(1)은 냉각판부(57)의 하면측이, 즉 핀(57a)측이 냉각 매체 유로(102)를 향하는 방향으로, 유로 형성 부재(100)에 볼트(110)에 의해 체결된다. 이 목적을 위해, 유로 형성 부재(100)에는 볼트(110)의 체결 위치[즉, 금속판부(50) 및 냉각판부(57)의 체결부(52, 58)의 체결 구멍(53, 59)의 위치]에 대응하여 나사 구멍(106)이 형성된다. 볼트(110)는 금속판부(50)의 체결부(52)의 체결 구멍(53) 및 냉각판부(57)의 체결부(58)의 체결 구멍(59)을 통하여, 유로 형성 부재(100)의 나사 구멍(106)에 체결된다. 또한, 냉각 매체 유로(102)는, 도 6에 도시하는 바와 같이, 냉각판부(57)의 하면과 유로 형성 부재(100)에 의해 협동해서 형성된다.
또한, 냉각판부(57)의 하면과 유로 형성 부재(100) 사이에는, 냉각판부(57)의 하면과 유로 형성 부재(100) 사이를 시일하기 위한 시일재(120)가 설치된다. 즉, 시일재(120)는 유로 형성 부재(100)의 냉각 매체 유로(102) 내로부터의 냉각 매체의 누설을 방지하기 위해, 유로 형성 부재(100)의 시일부(108)와 냉각판부(57)의 하면의 시일부(57b) 사이에 설치된다. 냉각판부(57)의 시일부(57b)는 냉각판부(57)의 외주부의 전체 둘레에 걸쳐서 설치되어도 좋다(단, 냉각 매체의 입구나 출구에는, 필요에 따라서 다른 시일부가 실현되어도 좋다). 마찬가지로, 유로 형성 부재(100)의 시일부(108)는 냉각판부(57)의 시일부(57b)에 대응하여 설치된다. 시일부(57b) 및 시일부(108)는, 바람직하게는, 금속 블록(30)의 측부보다도 측방측이고 또한 수지 몰드부(60)의 측부보다도 중심측에 설정된다. 이에 의해, 시일 영역을 효율적으로 확보할 수 있는 동시에, 반도체 모듈(1)의 Y방향에서의 소형화를 도모할 수 있고, 또한, 수지 몰드부(60)가 물과 같은 냉각 매체에 노출되는 것을 방지할 수 있다. 또한, 시일부(57b)가 볼트(110)의 체결 위치[체결부(58)]보다도 냉각판부(57)의 중심측에 설정되므로, 볼트(110)의 체결 위치[체결부(58)]를 시일 영역[시일부(57b)]으로부터 이격시킬 수 있다.
도시한 예에서는, 시일부(108)는 냉각판부(57)의 체결부(58)를 지지하는 지지면(109)으로부터 하방에 단차를 설정하여 형성된다. 이 단차에 의해 생성되는 냉각판부(57)의 시일부(57b)와 시일부(108) 사이의 간극에, 시일재(120)가 탄성적으로 찌부러트린 상태로 배치된다. 시일재(120)는, 예를 들어 단면이 대략 원형인 고무 패킹이지만, 시일부(57b) 및 시일부(108) 사이에서 시일을 실현하는 것이면, 임의의 재료ㆍ단면으로 형성되어도 좋다. 시일재(120)는 시일부(57b) 및 시일부(108)에 대응한 형상ㆍ외형을 갖고, 시일부(57b) 및 시일부(108)가 냉각판부(57)의 외주부의 전체 둘레에 걸쳐서 설치되는 경우, 냉각판부(57)의 외주부에 대응한 링 형상의 외형을 가져도 좋다. 또한, 시일부(57b) 및 시일부(108)의 관계(간극 등)는 시일재(120)와 협동하여, 시일부(57b) 및 시일부(108) 사이에서 필요한 시일을 실현하는 것이면 임의이어도 좋다.
도 7은, 본 발명의 그 밖의 실시예(제2 실시예)에 의한 반도체 모듈(2)의 주요 단면을 도시하는 도면이다. 도 7은, 도 1의 라인 A-A를 따라서 절단된 단면[도 3의 (A)에 상당하는 단면]에 대응한다. 또한, 도 7에서는, 편의상, 냉각판부(57)가 장착되어 있지 않은 상태가 도시되어 있다. 본 실시예의 반도체 모듈(2)은 금속판부(501)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지이어도 좋다. 이하에서는, 주로, 금속판부(501)의 특징적인 구성에 대해서 설명한다.
금속판부(501)는, 일방향(본 예에서는, 도 1의 Y방향)의 양단부에 체결부(521)를 포함한다. 체결부(521)의 구성은, 이하에서 설명하는 판 두께의 특징 이외에는, 상술한 제1 실시예에 의한 금속판부(50)의 체결부(52)와 마찬가지이어도 좋다. 또한, 각 단부의 체결부(521)는, 바람직하게는, 이하에서 설명하는 판 두께의 특징 이외에는, 금속판부(501)의 X방향에 관해서 대칭으로 설정된다.
금속판부(501)의 체결부(521)는, 도 7에 도시하는 바와 같이, 금속판부(501)의 중앙부(단부보다도 중심측의 부위이고, 도시한 예에서는, 체결부(521) 이외의 부분)의 판 두께보다도 얇은 판 두께로 형성된다. 금속판부(501)의 체결부(521)는, 바람직하게는, 금속판부(501)의 중앙부의 판 두께의 절반의 판 두께로 형성된다. 또한, Y방향의 한쪽(본 예에서는, 좌측)의 단부에 있어서의 금속판부(501)의 체결부(521)는 금속판부(501)의 상면(50c)과 동일 높이로 되도록 형성되는 한편, Y방향의 다른 쪽(본 예에서는, 우측)의 단부에 있어서의 금속판부(501)의 체결부(521)는 금속판부(501)의 하면(50a)과 동일 높이로 되도록 형성된다. 환언하면, Y방향의 한쪽(본 예에서는, 좌측)의 단부에 있어서의 금속판부(501)의 체결부(521)는 금속판부(501)의 하면(50a)측이 박육화되는 한편, Y방향의 다른 쪽(본 예에서는, 우측)의 단부에 있어서의 금속판부(501)의 체결부(521)는 금속판부(501)의 상면(50c)측이 박육화된다. 이때, 박육화는 금속판부(501)의 중앙부의 판 두께의 절반이어도 좋다.
도 8은, 2개의 반도체 모듈(2)의 실장 상태의 일례를 나타내는 단면도이다. 도 8에서는, 도 1의 라인 A-A를 따라서 절단된 단면[도 3의 (A)에 상당하는 단면]에서 반도체 모듈(1)의 실장 상태가 도시된다.
반도체 모듈(2)은, 도 8에 도시하는 바와 같이, 2개 이상을 Y방향으로 배열하여 실장하는 것이 적합하다. 이때, 도 8에 도시하는 바와 같이, Y방향에서 서로 인접하는 반도체 모듈(2)끼리에 대해서, 각각의 상대측 단부의 금속판부(501)의 체결부(521)는 서로 상하로 겹쳐서 볼트(110)에 의해 같이 체결된다. 각 반도체 모듈(2)은, 인접하는 측의 금속판부(501)의 체결부(521)를 겹쳐서 양쪽을 관통하는 볼트(110)에 의해 유로 형성 부재(수로, 하우징 등)(100)에 체결된다. 또한, 이때, 각 냉각판부(57)는, 도 6에 도시한 실장 형태와 마찬가지로, 대응하는 각 금속판부(501)와 함께 유로 형성 부재(100)에 체결된다. 또한, 냉각판부(57)는, 복수의 금속판부(501)에 대해서 공통인 대형의 판재로 형성되어도 좋다. 도 8에 나타내는 예에서는, 각 냉각판부(57)에 대해서도, 금속판부(501)의 체결부(521)와 마찬가지의 판 두께 특징의 체결부(58)를 갖고, Y방향에서 서로 인접하는 각 냉각판부(57)의 체결부(58)는 서로 상하로 겹쳐서 볼트(110)에 의해 같이 체결되어 있다.
본 실시예의 반도체 모듈(2)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(2)에 따르면, 2개 이상을 Y방향으로 배열하여 실장하는 경우에, 각 체결부(521)를 겹쳐서 실장할 수 있다. 이에 의해, 2개 이상을 Y방향으로 배열하여 실장하는 경우에, Y방향에서 짧은 거리의 스페이스를 이용하여 효율적으로 실장할 수 있다. 즉, Y방향의 공간 절약화(모듈 전체적으로의 소형화)를 도모할 수 있다. 또한, 각 체결부(521)를 겹쳐서 같이 체결함으로써, 필요한 볼트(110)의 개수를 저감할 수 있다. 또한, 서로 상하로 겹쳐지는 각 반도체 모듈(2)의 금속판부(501)의 체결부(521)가, 상술한 바와 같이, 한쪽이 금속판부(501)의 상면(50c)과 동일 높이이고, 다른 쪽이 금속판부(501)의 하면(50a)과 동일 높이이며, 또한, 금속판부(501)의 중앙부의 판 두께의 절반의 판 두께로 형성되는 경우에는, 실장 상태의 각 반도체 모듈(2)의 높이가 다를 경우도 없다.
또한, 반도체 모듈(2)은, 상술한 바와 같이 2개 이상을 Y방향으로 배열하여 실장하는 것이 적합하지만, 도 6에 도시한 반도체 모듈(1)의 실장 상태와 같이, 단일 부재로 유로 형성 부재(수로, 하우징 등)(100)에 체결되어도 좋다.
도 9는, 본 발명의 그 밖의 실시예(제3 실시예)에 의한 반도체 모듈(3)의 하면측을 도시하는 평면도이다. 또한, 도 9에서는, 편의상, 냉각판부(57)가 장착되어 있지 않은 상태가 도시되어 있다. 본 실시예의 반도체 모듈(3)은 금속판부(502)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지이어도 좋다. 이하에서는, 주로, 금속판부(502)의 특징적인 구성에 대해서 설명한다.
금속판부(502)는 일방향(본 예에서는, 도 1의 Y방향)의 양단부에 체결부(522)를 포함한다. 체결부(522)는, 도 9에 도시하는 바와 같이, 금속판부(502)의 단부에 있어서의 다른 영역보다도 Y방향으로 돌출된 영역 내에 형성된다. 본 실시예에서는, 금속판부(502)의 Y방향의 일측(본 예에서는, 좌측)의 단부에 있어서의 체결부(522)는 2군데 형성되고, 2군데의 체결부(522)는 X방향에서 양측의 영역이고, 그 사이의 영역보다도 Y방향으로 돌출된 영역 내에 형성된다. 즉, 금속판부(502)의 Y방향의 일측(본 예에서는, 좌측)의 단부의 형상은, 중심측으로부터 Y방향으로 보아 양측이 돌출된 오목형을 이루고, X방향의 양측에 체결부(522)가 각각 설정된다. 또한, 금속판부(502)의 Y방향의 타측(본 예에서는, 우측)의 단부에 있어서의 체결부(522)는 1군데만 형성되고, X방향에서 중앙의 영역이고, X방향에서 그 양측의 영역보다도 Y방향으로 돌출된 영역 내에 형성된다. 즉, 금속판부(502)의 Y방향의 타측(본 예에서는, 우측)의 단부의 형상은, 중심측으로부터 Y방향으로 보아 중앙이 돌출된 볼록형을 이루고, X방향의 중앙의 영역에 유일한 체결부(522)가 설정된다.
수지 몰드부(60)의 Y방향의 측부는, Y방향에서 체결부(522)의 가장 측방의 위치보다도 중심측에 위치한다. 도시한 예에서는, 수지 몰드부(60)의 Y방향의 측부는 연장측부(62)를 제외하고, Y방향에서 금속판부(502)의 측면(50b)으로부터 측방으로 연장되지 않는다. 또한, 도시한 예에서는, 연장측부(62)는 볼록형측의 단부(도 9의 우측의 단부)에 있어서, X방향에서 체결부(522)의 양측에 설정되어 있다.
또한, 반도체 모듈(3)의 냉각판부(57)는 금속판부(502)의 체결부(522)에 대응한 체결부(58)(도시하지 않음)를 갖는다. 냉각판부(57)는 금속판부(502)와 마찬가지의 외형을 가져도 좋다.
도 10은, 2개의 반도체 모듈(3)의 실장 상태의 일례를 반도체 모듈(3)의 하면측으로부터 도시하는 평면도이다. 또한, 도 10에서는, 편의상, 냉각판부(57)가 장착되어 있지 않은 상태가 도시되어 있다.
반도체 모듈(3)은, 도 10에 도시하는 바와 같이, 2개 이상을 Y방향으로 배열하여 실장하는 것이 적합하다. 이때, 도 10의 파선 프레임 T부 내에 도시하는 바와 같이, Y방향에서 서로 인접하는 반도체 모듈(3)끼리에 대해서, 금속판부(502)의 볼록형의 단부에 있어서의 중앙 영역의 체결부(522)가, 금속판부(502)의 오목형의 단부에 있어서의 X방향의 중앙의 영역(오목 영역)에 들어가도록, 실장된다. 즉, Y방향에서 서로 인접하는 반도체 모듈(3)끼리에 대해서, 각각의 2군데의 체결부(522)와 1군데의 체결부(522)를 Y방향에서 대향시키고, 2군데의 체결부(522)와 1군데의 체결부(522)를 X방향으로 서로 엇갈리게 되도록[즉, 2군데의 체결부(522)와 1군데의 체결부(522)가 Y방향으로 오버랩하도록] 실장된다. 또한, 이때, 각 냉각판부(57)(도 9, 도 10에서는 도시하지 않음)는, 도 6에 도시한 실장 형태와 마찬가지로, 대응하는 각 금속판부(502)와 함께 유로 형성 부재에 체결된다. 또한, 냉각판부(57)는, 복수의 금속판부(502)에 대해서 공통인 대형의 판재로 형성되어도 좋다.
본 실시예의 반도체 모듈(3)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(3)에 따르면, 2개 이상을 Y방향으로 배열하여 실장하는 경우에, 각 반도체 모듈(3)의 체결부(522)를 Y방향으로 오버랩시켜 실장할 수 있다. 이에 의해, 2개 이상의 반도체 모듈(3)을 Y방향으로 배열하여 실장하는 경우에, Y방향에서 짧은 거리의 스페이스를 이용하여 효율적으로 실장할 수 있다. 즉, Y방향의 공간 절약화(모듈 전체적으로의 소형화)를 도모할 수 있다.
또한, 본 제3 실시예에 있어서, 금속판부(502)의 한쪽 단부의 체결부(522)와 다른 쪽 단부의 체결부(522)의 관계는, X방향으로 서로에 대해서 오프셋하고 있으면, 상술한 효과를 얻을 수 있어, 상술한 예에 한정되는 일은 없다. 또한, 금속판부(502)의 일단부에 있어서의 체결부(522)의 수에 대해서도, 필요에 따른 임의의 수이어도 좋고, 금속판부(502)의 양단부에서 동일한 수이어도 좋고, 다른 수이어도 좋다.
또한, 반도체 모듈(3)은, 상술한 바와 같이 2개 이상을 Y방향으로 배열하여 실장하는 것이 적합하지만, 도 6에 도시한 반도체 모듈(1)의 실장 상태와 같이, 단일 부재로 유로 형성 부재(100)에 체결되어도 좋다.
도 11은, 본 발명의 그 밖의 실시예(제4 실시예)에 의한 반도체 모듈(4)의 주요 단면을 도시하는 도면이다. 도 11은, 도 1의 라인 C-C를 따라서 절단된 단면[도 3의 (C)에 상당하는 단면]에 대응한다. 도 12는, 반도체 모듈(4)의 하방으로부터의 반도체 모듈(4)의 투영시이고, 핀(573a)의 형성 영역을 도시한다. 본 실시예의 반도체 모듈(4)은 냉각판부(573)의 구성에 특징을 갖고, 그 밖의 구성에 대해서는, 상술한 제1 실시예에 의한 반도체 모듈(1)과 마찬가지이어도 좋다. 예를 들어, 냉각판부(573)의 체결부(도시하지 않음)는, 상술한 제1 실시예에 의한 냉각판부(57)의 체결부(58)와 마찬가지이어도 좋다. 이하에서는, 주로, 냉각판부(573)의 특징적인 구성에 대해서 설명한다.
냉각판부(573)는 핀(573a)의 형성 영역이 다른 것 이외에는, 상술한 제1 실시예에 의한 냉각판부(57)의 구성과 실질적으로 마찬가지이어도 좋다. 핀(573a)은, 도 11 및 도 12에 도시하는 바와 같이, 금속 블록(30)의 측부보다도 중심측에 형성된다. 즉, 핀(573a)은 투영시에서 핀(573a)의 형성 영역보다도 측방으로 금속 블록(30)의 측부가 연장되도록 형성된다.
본 실시예의 반도체 모듈(4)에 따르면, 상술한 제1 실시예에 의한 반도체 모듈(1)에 의해 얻어지는 효과에 더하여, 이하와 같은 효과가 특히 얻어진다. 즉, 본 실시예의 반도체 모듈(4)에 따르면, 투영시에서 핀(573a)의 형성 영역보다도 측방으로 금속 블록(30)의 측부가 연장됨으로써, 반도체 모듈(4)의 검사(예를 들어 초음파 탐상 검사 등)가 용이해진다. 즉, 반도체 모듈(4)의 내부[수지 몰드부(60) 내부의 각 구성 요소간의 접합 상태 등]를 예를 들어 초음파 탐상 장치에 의해 검사할 때, 초음파를 반도체 모듈(4)의 하면측으로부터 입사할 필요가 있지만, 반도체 모듈(4)의 하면측에 핀(573a)이 존재하면, 초음파가 핀(573a)에 의해 반사하여 고정밀도의 검사 결과가 얻어지지 않는다. 이에 대해, 본 실시예의 반도체 모듈(4)에 따르면, 핀(573a)이 형성되어 있지 않은 에어리어 P1, P2, P3(도 11 참조)을 이용하여, 냉각판부(573)를 제거하는 것을 필요로 하지 않고 반도체 모듈(4)을 고정밀도의 초음파 탐상 검사할 수 있다. 따라서, 또한, 구체적인 검사 대상은, 예를 들어, 금속 블록(30)과 절연 시트(40) 사이의 박리의 유무, 절연 시트(40)와 금속판부(50) 사이의 박리의 유무 등을 포함해도 좋다.
도 13은, 상술한 각 실시예에 공통적으로 적용 가능한 2개의 반도체 모듈의 실장 상태의 일례를 나타내는 단면도이다. 도 13에서는, 일례로서, 2개의 반도체 모듈(2)을 사용한 예가 나타내어진다. 도 13에서는, 도 1의 라인 A-A를 따라서 절단된 단면[도 3의 (A)에 상당하는 단면]에서 반도체 모듈(1)의 실장 상태가 도시된다.
2개의 반도체 모듈(2)은, 도 13에 도시하는 바와 같이, 상하 방향에서 서로 핀(57a)측이 대향하는 관계로 설치되어도 좋다. 이 경우, 도 13에 도시하는 바와 같이, 상하의 반도체 모듈(2)은 유로 형성 부재(수로, 하우징 등)(100)에 공통인 볼트(110) 및 너트(111)에 의해 체결된다. 즉, 상하의 반도체 모듈(2)의 서로 대향하는 각 금속판부(501)의 각 체결부(521)에 대해서 공통인 볼트(110) 및 너트(111)를 사용하여, 상하의 반도체 모듈(2)이 유로 형성 부재(100)에 체결된다. 또한, 이때, 각 냉각판부(57)는, 도 6에 도시한 실장 형태와 마찬가지로, 대응하는 각 금속판부(501)와 함께 유로 형성 부재(100)에 체결된다. 이에 의해, 체결에 필요한 볼트(110) 등의 점수를 저감할 수 있다. 또한, 도 13에 도시하는 바와 같이, 2개의 반도체 모듈(2)이 상하 방향에서 서로 핀(57a)측이 대향하는 관계로 설치되는 경우, 냉각 매체 유로(102)는, 상하 방향에서는, 상하의 반도체 모듈(2)의 냉각판부(57)[핀(57a)측의 면]에 의해 형성된다.
다음에, 도 14 이후를 참조하여, 초음파 탐상 장치에 의한 초음파 탐상 검사가 행하기 쉬워지는 특징적인 구성에 대해서 설명한다. 여기서는, 편의상, 상술한 제1 실시예에 의한 반도체 모듈(1)에 관해서 설명하지만, 다른 제2 실시예, 제3 실시예, 제4 실시예에 대해서도 마찬가지로 적용 가능하다.
도 14는, 금속판부(50)의 판 두께와 초음파 탐상 검사의 검사 용이성(정밀도)의 관계를 모식적으로 도시하는 원리도이다. 여기서는, 반도체 모듈(1)은, 상술한 바와 같이, 냉각판부(57)를 제거한 상태에서, 예를 들어 금속판부(50)측을 수중에 가라앉혀, 수중의 초음파 탐상 장치의 탐촉자(SAT 탐촉자)로부터 금속판부(50)의 하면에 초음파를 입사하고, 그 반사파를 해석함으로써 검사된다. 또한, 본 예에서는, 검사 대상은 반도체 소자(10)와 땜납층(82) 사이의 박리의 유무, 땜납층(82) 내부의 보이드의 유무 및 땜납층(82)과 금속 블록(30) 사이의 박리의 유무 중 적어도 어느 하나이다. 이 목적을 위해, 측정 대상 초음파는, 도면 중에 측정 대상 초음파로서 실선으로 나타낸 바와 같이,
(1) 땜납층(82)과 금속 블록(30) 사이의 경계까지 반사하지 않고 도달하고, 땜납층(82)과 금속 블록(30) 사이의 경계에서 반사하여 직접 복귀되는 반사파(이하, 제1 측정 대상 반사파라고 함)와,
(2) 반도체 소자(10)와 땜납층(82) 사이의 경계까지 반사하지 않고 도달하고, 반도체 소자(10)와 땜납층(82) 사이의 경계에서 반사하여 직접 복귀되는 반사파(이하, 제2 측정 대상 반사파라고 함)이다.
이에 따라서, 초음파 탐상 장치의 게이트 범위(초음파 도달 시간에 관한 감시 범위)는, 제1 측정 대상 반사파의 도달 시간과, 제2 측정 대상 반사파의 도달 시간에 기초하여 설정된다. 게이트 범위는, 제1 측정 대상 반사파의 도달 시간으로부터, 제2 측정 대상 반사파의 도달 시간 +α까지의 범위이어도 좋다. α는, 전형적으로는, 1파장분(예를 들어 수중에서의 1파장)의 시간이지만, 1파장분의 시간보다도 장시간이어도 좋다.
도 14에서는, (A)에 나타내는 예와, (B)에 나타내는 예에서는, 금속판부(50)의 판 두께 t1이 다르다. 도 14의 (A)에 나타내는 예에 있어서는, 게이트 범위 내에 내부 에코 성분(노이즈)이 많이 혼입되어, 측정 대상 반사파가 내부 에코 성분에 가려져 있다. 내부 에코 성분은, 도시하는 바와 같이, 금속판부(50) 내나 절연 시트(40) 내에서 반사를 반복해서[즉, 금속 블록(30)과 절연 시트(40) 사이의 경계, 절연 시트(40)와 금속판부(50) 사이의 경계, 금속판부(50)와 외부(예를 들어 물) 사이의 경계]에서 반사를 반복해서 도달하는 반사 성분을 포함한다. 한편, 도 14의 (B)에 나타내는 예에 있어서는, 게이트 범위 내에 내부 에코 성분(노이즈)이 실질적으로 혼입되지 않아, 내부 에코 성분으로부터 측정 대상 반사파를 분리시켜 고정밀도로 추출할 수 있다.
따라서, 금속판부(50)의 판 두께 t1은, 금속 블록(30)과 절연 시트(40) 사이의 경계에서 반사하여 도달하는 내부 에코 성분이나, 절연 시트(40)와 금속판부(50) 사이의 경계에서 반사하여 도달하는 내부 에코 성분 등이 게이트 범위 내에 실질적으로 중첩하지 않는 두께로 설정된다. 이에 의해, 내부 에코 성분으로부터 측정 대상 반사파를 분리시켜 고정밀도로 추출할 수 있어, 검사 정밀도가 향상된다.
여기서, 이러한 적절한 금속판부(50)의 판 두께 t1의 범위의 도출 방법의 일례에 대해서 도 15 등을 참조하여 설명한다. 여기서는, 내부 에코 성분으로서, 도 15에 도시하는 바와 같이, 금속판부(50) 내에서 m회 왕복하는 반사파와, 절연 시트(40) 내에서 n회 왕복하는 반사파를 상정한다.
이하의 수학식에서 사용하는 첨자의 정의는 도 16과 같다. 예를 들어, 첨자 i=3은, 금속 블록(30)의 층을 나타낸다.
[1. 측정 대상 반사파의 도달 시간]
제1 측정 대상 반사파[땜납층(82)과 금속 블록(30) 사이의 경계에서 반사하여 직접 복귀되는 반사파]의 도달 시간은, 이하와 같다.
Figure pct00001
제2 측정 대상 반사파[반도체 소자(10)와 땜납층(82) 사이의 경계에서 반사하여 직접 복귀되는 반사파]의 도달 시간은, 이하와 같다.
Figure pct00002
이때, 게이트 범위 Tg는, 후방측에 1파장분만큼 부가하여, 이하와 같다.
Figure pct00003
[2. 내부 에코의 도달 시간]
내부 에코의 도달 시간 Tmn은, 송출파의 감쇠 횟수를 k로 하여, 이하와 같다.
Figure pct00004
[3. m의 결정]
이하의 관계
Figure pct00005
을 충족하는 첫회의 m(2 이상의 정수)은, 이하의 관계식으로부터 도출된다.
Figure pct00006
따라서, m(2 이상의 정수)은, 이하의 관계식을 충족하는 정수이다.
Figure pct00007
[4. 중첩 범위의 도출(적절한 판 두께 t1의 범위의 도출)]
절연 시트(40)의 두께는 얇고,
Figure pct00008
까지는 파장이 밀하게 가득차 있고, 내부 에코가 중첩하여, 측정 대상 반사파가 측정 불가능하다고 생각하면, 이하의 2개의 조건[식(2) 및 식(3)]을 충족시키면, 내부 에코가 실질적으로 중첩하지 않아, 측정 대상 반사파가 측정 가능하다.
Figure pct00009
Figure pct00010
식(2)는, 다음과 같이 나타낼 수 있다.
Figure pct00011
이를 정리하면, 이하와 같다.
Figure pct00012
식(3)은, 다음과 같이 나타낼 수 있다.
Figure pct00013
이를 정리하면, 이하와 같다.
Figure pct00014
따라서, 이상의 식(1), 식(2') 및 식(3')을 충족하는 t1을 도출함으로써, 적절한 판 두께 t1의 범위를 도출할 수 있다. 즉, 이상의 식(1)로부터 m을 결정하고, 당해 m을 사용해서 식(2') 및 식(3')을 충족하는 t1을 도출함으로써, 적절한 판 두께 t1의 범위를 도출할 수 있다.
다음에, 특정한 조건 하에서, 적절한 판 두께 t1의 범위를 도출한 산출예를 나타낸다. 여기서는, 도 17에 도시하는 바와 같은 조건을 사용한다. 또한, 금속 블록(30)은 구리이고, 절연 시트(40)는 수지이고, 금속판부(50)는 알루미늄으로 하였다. 또한, 도 17 중의 「-」는, 당해 변수가 임의(불문)인 것을 나타낸다. 또한, 계산에서는, 주파수 f를 50㎒로 하고, 감수(減數) 횟수를 4[회]로 하고, nmax는 4[회]로 하였다.
도 18은, 계산 결과에 대응한 그래프를 나타낸다. 도 18에는, 판 두께 t1이 1 내지 4[㎜]의 범위에서 변화되었을 때의 각 파라미터의 변화 형태가 나타내어진다. 파라미터는, 제1 측정 대상 반사파[땜납층(82)과 금속 블록(30) 사이의 경계에서 반사하여 직접 복귀되는 반사파]의 도달 시간과, 제2 측정 대상 반사파[반도체 소자(10)와 땜납층(82) 사이의 경계에서 반사하여 직접 복귀되는 반사파]의 도달 시간과, 내부 에코의 도달 시간이다. 내부 에코의 도달 시간은, (m, n)=(2, 0),(2, 4),(3, 0) 및 (3, 4)의 4개의 경우가 나타내어져 있다.
금속판부(50)의 판 두께 t1의 범위가 1 내지 4[㎜]의 범위에서 생각하면, 이 조건 하에서 상기 식(1)을 충족하는 m은 2가 되고, 적절한 판 두께 t1의 범위는, 약 2.3 내지 약 2.5[㎜]가 된다. 즉, 도 18에 도시하는 바와 같이, 판 두께 t1의 범위가 약 2.3 내지 약 2.5[㎜]가 되는 구간 A에서는, 제1 측정 대상 반사파의 도달 시간 및 제2 측정 대상 반사파의 도달 시간이, 각 내부 에코의 도달 시간으로부터 괴리되어 있기(내부 에코가 제1 측정 대상 반사파 및 제2 측정 대상 반사파에 중첩하지 않기) 때문에, 제1 측정 대상 반사파 및 제2 측정 대상 반사파를 고정밀도로 측정할 수 있다. 한편, 금속판부(50)의 판 두께 t1이 다른 구간 B, C로 되는 경우에는, 내부 에코가 제1 측정 대상 반사파 및 제2 측정 대상 반사파에 중첩하여, 제1 측정 대상 반사파 및 제2 측정 대상 반사파를 고정밀도로 측정하는 것이 곤란하다.
도 19는, 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등을 포함하는 하이브리드 시스템(600)의 일례를 나타내는 개요도이다.
도시한 예에서는, 하이브리드 시스템(600)은 전지(602)와, 인버터(610)와, 모터 제너레이터(620, 622)를 포함한다. 상술한 각 실시예에 의한 반도체 모듈(1, 2) 등은, IPM(Intelligent Power Module)(612)으로서 실현되어도 좋다. IPM(612)은 인버터(610) 내부에 탑재되고, ECU(614)로부터의 신호에 의해 PWM 제어로 교류(DC)와 직류(AC)간의 변환을 행한다. 또한, 도시한 예에서는, 인버터(610) 내부에 DC/DC 승압 컨버터(616)가 추가되어 있다.
이상, 본 발명의 바람직한 실시예에 대해서 상세하게 설명하였지만, 본 발명은, 상술한 실시예에 제한되는 일은 없으며, 본 발명의 범위를 일탈하는 일 없이, 상술한 실시예에 다양한 변형 및 치환을 추가할 수 있다.
예를 들어, 상술한 실시예에서는, 반도체 모듈(1)에 있어서의 반도체 소자(10)는, U상, V상, W상의 각 상부 아암 및 각 하부 아암의 합계 6아암을 구성하고 있지만, 반도체 모듈(1) 내에 실장되는 아암수는 임의이다. 반도체 모듈(1)이, 예를 들어 2개의 모터(도 19 참조)를 구동하기 위한 인버터로서 구현화되는 경우, 반도체 소자(10)는, 제1 모터용의 U상, V상, W상의 각 상부 아암 및 각 하부 아암, 제2 모터용의 U상, V상, W상의 각 상부 아암 및 각 하부 아암을 구성해도 좋다. 또한, 1아암에 대해서, 병렬로 복수의 반도체 소자(10)가 실장되어도 좋다.
또한, 반도체 모듈(1)은, 다른 구성(예를 들어, 모터 구동용의 DC/DC 승압 컨버터의 소자의 일부)을 포함해도 좋고, 또한, 반도체 모듈(1)은 반도체 소자(10)와 함께, 다른 소자(콘덴서, 리액터 등)를 포함해도 좋다. 또한, 반도체 모듈(1)은 냉각 구조가 필요한 모듈이면 임의이며, 인버터를 구성하는 반도체 모듈에 한정되는 일은 없다. 또한, 반도체 모듈(1)은 차량용의 인버터에 한정되지 않고, 다른 용도(철도, 에어 컨디셔닝, 엘리베이터, 냉장고 등)에서 사용되는 인버터로서 실현되어도 좋다.
또한, 상술한 제1 실시예에 있어서, 반도체 모듈(1)이 Y방향으로 복수개 배치되는 경우, 서로 인접하는 반도체 모듈(1)은, 서로에 대해서 X방향으로 오프셋하여 번갈아(지그재그 형상으로) 배치되어도 좋다. 즉, 서로 인접하는 2개의 반도체 모듈(1)의 한쪽의 체결부(52) 사이가 빈 영역(Y방향의 단부에 있어서의 오목 영역)에, 다른 쪽의 반도체 모듈(1)의 체결부(52)의 하나가 들어가는 형태로, 반도체 모듈(1)이 Y방향으로 복수개 배치되어도 좋다. 이 경우도, 도 10에 도시한 반도체 모듈(3)의 실장 상태의 경우와 같이, 2개 이상의 반도체 모듈(1)을 Y방향으로 배열하여 실장하는 경우에, Y방향에서 짧은 거리의 스페이스를 이용하여 효율적으로 실장할 수 있어, Y방향의 공간 절약화(모듈 전체적으로의 소형화)를 도모할 수 있다.
1, 2, 3, 4 : 반도체 모듈
10 : 반도체 소자
20 : 배선 부재
20a : 단자
22 : 배선 부재
22a : 단자
30 : 금속 블록
40 : 절연 시트
50, 501, 502 : 금속판부
50a : 금속판부의 하면
50b : 금속판부의 측면
50c : 금속판부의 상면
51 : 박육부
52, 521, 522 : 금속판부의 체결부
53 : 금속판부의 체결부의 체결 구멍
57, 573 : 냉각판부
57a, 573a : 핀
57b : 시일부
58 : 냉각판부의 체결부
59 : 냉각판부의 체결부의 체결 구멍
60 : 수지 몰드부
62 : 연장측부
66 : 리브부
70 : 그리스
80 : 땜납층
82 : 땜납층
100 : 유로 형성 부재
102 : 냉각 매체 유로
110 : 볼트
120 : 시일재
600 : 하이브리드 시스템
602 : 전지
610 : 인버터
612 : IPM
616 : DC/DC 승압 컨버터
620, 622 : 모터 제너레이터

Claims (11)

  1. 반도체 모듈이며,
    반도체 소자와,
    상기 반도체 소자측의 제1면을 갖는 금속판부이며, 단부에 체결부를 갖는 금속판부와,
    상기 반도체 소자 및 상기 금속판부에 수지를 몰드하여 형성되는 몰드부와,
    상기 금속판부와는 별도의 부재로 구성되는 냉각판부이며, 상기 금속판부에 있어서의 상기 반도체 소자측의 제1면과는 반대측에 설치되고, 상기 금속판부측과는 반대측에 핀을 갖는 냉각판부를 구비하고,
    상기 금속판부의 체결부가, 상기 몰드부로부터 노출되는 동시에, 상기 냉각판부가, 상기 금속판부의 체결부에 대응하는 위치에 체결부를 갖는 것을 특징으로 하는, 반도체 모듈.
  2. 제1항에 있어서,
    상기 반도체 소자와 상기 금속판부의 상기 반도체 소자측의 제1면 사이에, 히트 싱크부를 더 포함하는 동시에, 상기 히트 싱크부와 상기 금속판부의 상기 반도체 소자측의 제1면 사이에, 절연재를 더 포함하고,
    상기 히트 싱크부 및 상기 절연재는, 상기 몰드부 내에 배치되는, 반도체 모듈.
  3. 제2항에 있어서,
    상기 금속판부의 두께는, 상기 반도체 모듈의 상기 금속판부측으로부터 초음파 탐상 장치에 의해 초음파를 입사하였을 때에, 측정 대상 반사파를 검출하기 위한 게이트 범위 내에, 상기 금속판부와 상기 절연재 사이의 계면에서 반사하는 내부 에코 성분과, 상기 절연재와 상기 히트 싱크부 사이의 계면에서 반사하는 내부 에코 성분이 실질적으로 검출되지 않는 두께로 설정되는, 반도체 모듈.
  4. 제3항에 있어서,
    상기 반도체 소자는, 땜납층을 개재하여 상기 히트 싱크부에 설치되고,
    상기 게이트 범위는,
    상기 금속판부에 있어서의 상기 냉각판부측의 제2면으로부터 입사하고, 상기 땜납층과 상기 히트 싱크부 사이의 계면에서 반사하여 직접 복귀되는 제1 측정 대상 반사파의 도달 시간과,
    상기 금속판부에 있어서의 상기 냉각판부측의 제2면으로부터 입사하고, 상기 반도체 소자와 상기 땜납층 사이의 계면에서 반사하여 직접 복귀되는 제2 측정 대상 반사파의 도달 시간에 기초하여 설정되는, 반도체 모듈.
  5. 제2항에 있어서,
    상기 절연재는, 상기 히트 싱크부의 단부보다도 측방으로 연장되는 단부를 갖고,
    상기 냉각판부의 핀은, 상기 히트 싱크부의 단부보다도 중심측에 형성되는, 반도체 모듈.
  6. 제1항에 있어서,
    상기 금속판부와 상기 냉각판부 사이에 그리스가 도포되는, 반도체 모듈.
  7. 제1항에 있어서,
    상기 몰드부는, 상기 금속판부에 있어서의 상기 체결부가 존재하지 않는 영역에 있어서, 상기 금속판부에 있어서의 냉각판부측의 제2면과 동일 평면까지 연장되어 상기 금속판부의 측면에 밀착하는 연장측부를 갖는, 반도체 모듈.
  8. 제1항에 있어서,
    상기 반도체 소자에 접속되는 배선 부재를 더 포함하고,
    상기 배선 부재는, 단자가 외부로 노출되는 형태로 상기 몰드부 내에 배치되고,
    상기 몰드부는, 상기 배선 부재의 단자가 노출되는 측부 영역에 있어서, 상기 측부 영역에 인접하는 측부 영역보다도 측방으로 돌출된 리브부를 갖는, 반도체 모듈.
  9. 제1항에 있어서,
    상기 금속판부의 체결부는, 제1 방향에서 양측의 단부에 각각 설치되고,
    상기 금속판부의 체결부는, 상기 금속판부의 단부에 있어서의 다른 영역보다도 상기 제1 방향으로 돌출된 영역 내에 형성되고,
    상기 몰드부는, 상기 제1 방향에서 상기 금속판부의 체결부보다도 중심측에 형성되고,
    상기 금속판부에 있어서의 일측의 단부의 체결부는, 타측의 단부의 체결부에 대해서, 상기 제1 방향에 직각인 제2 방향에서 오프셋한 위치에 형성되는, 반도체 모듈.
  10. 제1항에 있어서,
    상기 금속판부의 체결부는, 제1 방향에서 양측의 단부에 각각 설치되고,
    상기 금속판부의 체결부는, 상기 금속판부의 중앙부의 판 두께보다도 얇게 형성되고,
    상기 제1 방향에서 상기 금속판부의 일측의 단부의 체결부는, 상기 금속판부의 반도체 소자측의 제1면과 동일 높이이며, 상기 제1 방향에서 상기 금속판부의 타측의 단부의 체결부는, 상기 금속판부의 냉각판부측의 제2면과 동일 높이인, 반도체 모듈.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 모듈을 포함하는, 하이브리드 시스템.
KR1020137005368A 2010-09-02 2010-09-02 반도체 모듈 KR101533895B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/065062 WO2012029165A1 (ja) 2010-09-02 2010-09-02 半導体モジュール

Publications (2)

Publication Number Publication Date
KR20130055655A true KR20130055655A (ko) 2013-05-28
KR101533895B1 KR101533895B1 (ko) 2015-07-03

Family

ID=45772298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137005368A KR101533895B1 (ko) 2010-09-02 2010-09-02 반도체 모듈

Country Status (6)

Country Link
US (1) US9331001B2 (ko)
EP (1) EP2613351B1 (ko)
JP (1) JP5601374B2 (ko)
KR (1) KR101533895B1 (ko)
CN (1) CN103081097A (ko)
WO (1) WO2012029165A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP5601373B2 (ja) * 2010-09-02 2014-10-08 トヨタ自動車株式会社 半導体モジュール
EP2851945A4 (en) * 2012-05-17 2016-01-27 Mitsubishi Electric Corp SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
JP5928324B2 (ja) * 2012-12-19 2016-06-01 三菱電機株式会社 電力用半導体装置
US9646912B2 (en) * 2013-09-10 2017-05-09 Mitsubishi Electric Corporation Semiconductor device and semiconductor module having cooling fins
DE102013110815B3 (de) * 2013-09-30 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
US20150096719A1 (en) * 2013-10-04 2015-04-09 Specialty Minerals (Michigan) Inc. Apparatus for Dissipating Heat
JP6032254B2 (ja) * 2013-10-11 2016-11-24 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法
US10304458B1 (en) 2014-03-06 2019-05-28 Board of Trustees of the University of Alabama and the University of Alabama in Huntsville Systems and methods for transcribing videos using speaker identification
JP6233257B2 (ja) * 2014-04-15 2017-11-22 トヨタ自動車株式会社 電力変換器
JP2016092970A (ja) * 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
JP6168082B2 (ja) * 2015-02-27 2017-07-26 トヨタ自動車株式会社 電力変換装置
US20180040532A1 (en) * 2015-04-30 2018-02-08 Hewlett-Packard Development Company, L.P. Heat sink
EP3163612B1 (en) * 2015-10-27 2021-05-05 ABB Schweiz AG Cooling element for electronic components and electronic device
JP6635805B2 (ja) * 2016-01-26 2020-01-29 三菱電機株式会社 半導体装置
CN205921880U (zh) * 2016-07-22 2017-02-01 江森自控空调冷冻设备(无锡)有限公司 用于电气柜的冷板组件
JP6358296B2 (ja) * 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法
DE102017202770B4 (de) 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
FR3060847B1 (fr) * 2016-12-21 2020-12-04 Valeo Systemes De Controle Moteur Module electronique de puissance comprenant une face d'echange thermique
JP2018107361A (ja) 2016-12-28 2018-07-05 三菱自動車エンジニアリング株式会社 冷却装置
CN109524364B (zh) * 2017-09-19 2023-09-26 恩智浦美国有限公司 具有堆叠管芯的封装式集成电路和其方法
JP2021068717A (ja) * 2018-02-13 2021-04-30 日立Astemo株式会社 電子制御装置
JP7067129B2 (ja) * 2018-03-06 2022-05-16 富士電機株式会社 冷却装置、半導体モジュールおよび車両
US10734312B2 (en) 2018-07-18 2020-08-04 Nxp Usa, Inc. Packaged integrated circuit having stacked die and method for therefor
CN113228482B (zh) 2018-12-26 2024-03-08 松下知识产权经营株式会社 电力转换装置
US11682606B2 (en) * 2019-02-07 2023-06-20 Ford Global Technologies, Llc Semiconductor with integrated electrically conductive cooling channels
DE102019132314B4 (de) * 2019-11-28 2022-03-03 Infineon Technologies Ag Package mit Einkapselung unter Kompressionsbelastung
JP6884241B1 (ja) * 2020-01-29 2021-06-09 三菱電機株式会社 半導体装置
CN211908640U (zh) * 2020-05-19 2020-11-10 阳光电源股份有限公司 一种功率变换装置
US11932114B2 (en) * 2020-10-29 2024-03-19 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assembly having staggered and diagonally arranged transistors
DE102020130612A1 (de) 2020-11-19 2022-05-19 Infineon Technologies Ag Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
US12075601B2 (en) * 2022-06-03 2024-08-27 Vitesco Technologies USA, LLC Heat dissipation structure for inverter ground screws of a belt starter generator
JP7258269B1 (ja) * 2022-10-13 2023-04-14 三菱電機株式会社 電力半導体装置および電力半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707722A (en) * 1984-12-17 1987-11-17 Motorola, Inc. Laser marking method and ablative coating for use therein
JPH07190992A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 接合界面の評価方法
JP3705960B2 (ja) * 1999-07-09 2005-10-12 四国エックス線株式会社 多層部材の検査方法
US6414867B2 (en) * 2000-02-16 2002-07-02 Hitachi, Ltd. Power inverter
JP3982180B2 (ja) * 2000-02-16 2007-09-26 株式会社日立製作所 電力変換装置
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
US7638924B2 (en) * 2004-03-31 2009-12-29 Murata Manufacturing Co., Ltd. Method of driving ultrasonic transducer
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
EP2003691B1 (en) * 2006-03-13 2019-01-09 Showa Denko K.K. Base for power module
JP2007251076A (ja) 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2008103502A (ja) * 2006-10-18 2008-05-01 Toyota Motor Corp 回路体
JP2008124430A (ja) 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP4847357B2 (ja) * 2007-01-29 2011-12-28 本田技研工業株式会社 半導体装置の製造方法
JP4906650B2 (ja) * 2007-09-12 2012-03-28 株式会社日立製作所 パワー半導体モジュール及びその製法
JP5314933B2 (ja) 2008-06-02 2013-10-16 本田技研工業株式会社 電力変換装置
JP5344888B2 (ja) 2008-11-06 2013-11-20 三菱電機株式会社 半導体装置
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
WO2012029165A1 (ja) 2012-03-08
KR101533895B1 (ko) 2015-07-03
JPWO2012029165A1 (ja) 2013-10-28
JP5601374B2 (ja) 2014-10-08
US20130154084A1 (en) 2013-06-20
EP2613351B1 (en) 2019-08-14
EP2613351A4 (en) 2016-04-13
US9331001B2 (en) 2016-05-03
CN103081097A (zh) 2013-05-01
EP2613351A1 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
KR20130055655A (ko) 반도체 모듈
JP5601373B2 (ja) 半導体モジュール
US9236330B2 (en) Power module
EP2908423B1 (en) Power conversion device
CN105529319B (zh) 半导体装置
US20110194249A1 (en) Power conversion apparatus
JP2003116282A (ja) 水冷インバータ
JP2012146919A (ja) 半導体モジュール
JP3646665B2 (ja) インバータ装置
JP2002315357A (ja) インバータ装置
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
JP2008306048A (ja) 電子ユニット筐体
US20150130042A1 (en) Semiconductor module with radiation fins
WO2020241346A1 (ja) 半導体装置
JP6503909B2 (ja) 半導体装置
JP7153538B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
JP2016067096A (ja) 電力変換装置
US20220165712A1 (en) Power module
JPWO2015097748A1 (ja) 電力変換装置
EP3264454A1 (en) Power module and method of manufacturing the same
JP2023163436A (ja) 電子モジュール及び組合体
CN116741719A (zh) 冷却装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 5