KR20120031130A

KR20120031130A - 화상 형성 장치 등의 전자 디바이스에 전력을 공급하는 전원 회로

Info

Publication number: KR20120031130A
Application number: KR1020110092364A
Authority: KR
Inventors: 야스히꼬 오꾸무라
Original assignee: 캐논 가부시끼가이샤
Priority date: 2010-09-22
Filing date: 2011-09-14
Publication date: 2012-03-30
Also published as: KR101389677B1; JP5654817B2; EP2434349A3; US20120070177A1; CN102411281A; US8761629B2; JP2012068409A; EP2434349A2; CN102411281B

Abstract

본 발명의 현상 유닛은 현상제로 잠상을 현상한다. 공급 유닛은 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 파형을 갖는 현상 교류 바이어스 전압을 현상 유닛으로 공급한다. 입력 신호 발생 유닛은, 현상 교류 바이어스 전압을 형성하는 변압 유닛의 1차측에 공급되는 입력 신호로서, 펄스 기간으로부터 블랭크 기간으로 이행하는 타이밍에 펄스 기간에서의 구형파보다 폭이 좁은 추가 펄스를 부가함으로써 얻어진 입력 신호를 발생시킨다.

Description

화상 형성 장치 등의 전자 디바이스에 전력을 공급하는 전원 회로{POWER SUPPLY CIRCUIT FOR SUPPLYING POWER TO ELECTRONIC DEVICE SUCH AS IMAGE FORMING APPARATUS}

본 발명은 화상 형성 장치 등의 전자 디바이스에 전력을 공급하는 전원 회로에 관한 것이다.

전자 사진 또는 정전 인쇄 화상 형성 장치의 현상 디바이스는, 현상 슬리브에 대해 DC(직류)와 AC(교류) 전압이 중첩된 전압을 인가함으로써, 토너로 정전 잠상을 효율적으로 현상한다. 특히, 구형 파형을 갖는 AC 전압은, 잠상에 대한 토너의 충전 효율(토너 전하가 잠상 전하와 커플링하는 비율)을 향상시킨다.

현상 슬리브에 인가되는 전압은 목표값으로 될 필요가 있다. 이것은, 인가된 전압이 목표 전압을 크게 상회하여 오버슈트(overshoot)가 발생하면, 여러가지 문제가 발생하기 때문이다. 예를 들어, 절연체의 표면이나 공기층을 통해 의도하지 않는 도전체에 전류가 흐른다. 또한, 현상제에 혼합되는 도체 불순물에서 기중 방전(aerial discharge)이 발생하여, 잠상을 손상시킨다. 이들 문제를 완화하기 위한 하나의 해결책으로서, 충분히 큰 저항값을 갖는 댐핑 저항이 채용된다.

그러나, 댐핑 저항의 사용은 단점도 갖는다. 예를 들어, 이상적인 구형파의 상승 및 하강 응답보다 상승 및 하강의 응답이 느려져서, 둔해진(blunt) 구형파가 되어버린다. 둔해진 구형파는 이상적인 구형파보다 충전 효율이 떨어진다. 또한, 댐핑 저항에 걸친 전력 손실은 AC 전압 발생 회로로의 입력 전력의 절반을 차지하여, 에너지 손실을 허용하기 위한 스페이스를 증가시키고 부품 비용을 상승시킨다.

일본 특허 공개 제2002-354831호 공보에서는, 4개의 스위칭 소자로 구성된 풀 브리지(full bridge) 회로로 AC 전압 발생 회로가 형성된다. 각각의 스위칭 소자가 턴 온(turn on)되는 기간의 일부에 소정의 오프 기간이 설정된다. 이러한 배치는, 댐핑 저항에 의존하지 않고 오버슈트를 완화시킨다.

일본 특허 공개 제2002-354831호 공보에 개시된 발명은, 주어진 조건 하에서 현상 유닛, 감광 부재, 현상 고압 전원 및 현상제에 대하여 양호하게 LC 공진에 의한 출력 파형의 왜곡을 보정할 수 있다. 그러나, 종래 기술이 구형파가 출력되는 펄스 기간(pulse period)과 구형파의 출력이 정지되는 블랭크 기간(blank period)을 갖는, 소위 블랭크 펄스 파형에 적용되면, 문제가 발생한다.

도 8은 종래 기술이 블랭크 펄스 파형에 적용되었을 때의 파형을 예시하고 있다. 종래 기술과 같이 항상 일정한 오프 기간이 사용되면, 블랭크 기간으로부터 펄스 기간으로의 선단부와, 펄스 기간으로부터 블랭크 기간으로의 후단부에서 LC 공진 파형이 나타난다. 이러한 파형 왜곡은, 상술된 바와 같이, 현상 품질을 저하시킨다.

본 발명은, 블랭크 펄스 파형의 형상 왜곡을 억제함으로써, 댐핑 저항에 대한 의존성을 감소시키면서 안정된 현상성을 달성하는 것을 특징으로 한다.

본 발명은 하기의 요소를 포함하는 화상 형성 장치를 제공한다. 현상 유닛은 현상제로 잠상을 현상한다. 공급 유닛은 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 파형을 갖는 현상 교류 바이어스 전압을 현상 유닛으로 공급한다. 입력 신호 발생 유닛은, 현상 교류 바이어스 전압을 형성하는 변압 유닛의 1차측에 공급되는 입력 신호로서, 펄스 기간으로부터 블랭크 기간으로 이행하는 타이밍에 펄스 기간에서의 구형파보다 폭이 좁은 추가 펄스를 부가함으로써 얻어진 입력 신호를 발생시킨다.

본 발명의 추가적인 특징은 (첨부된 도면을 참조하여) 하기의 예시적인 실시예의 설명으로부터 명백해질 것이다.

도 1은 화상 형성 장치를 도시하는 개략 단면도.
도 2는 제1 실시예에 따른 전원 디바이스를 도시하는 회로도.
도 3은 제1 실시예에 따른 블랭크 펄스 파형을 발생시킬 때의 반도체 스위칭 소자(Q1, Q2, Q3, Q4)로의 게이트 신호와, 출력 전압 파형을 도시하는 파형 도면.
도 4는 제1 실시예가 적용된 전원 디바이스(200)로부터 출력되는 전압의 측정 파형을 도시하는 파형 도면.
도 5는 제2 실시예에 따른 전원 디바이스, 현상 유닛(4) 및 감광 부재(1)를 도시하는 개략도.
도 6은 제2 실시예에 따른 블랭크 펄스 파형을 발생시킬 때의 반도체 스위칭 소자(Q1, Q2, Q3, Q4)로의 게이트 신호와, 출력 전압 파형을 도시하는 파형 도면.
도 7은 제2 실시예가 적용된 전원 디바이스(200)로부터 출력되는 전압의 측정 파형을 도시하는 파형 도면.
도 8은 블랭크 펄스 파형에서 발생되는 왜곡을 설명하기 위한 파형 도면.

[제1 실시예]

도 1에 도시된 화상 형성 장치(100)는, 본 발명에 따른 전원 회로를 구비하는 전자 사진 다색 화상 형성 장치이다. 또한, 본 발명은, 단색의 화상 형성 장치에도 적용할 수 있음을 유의해야 한다. 화상 형성 장치(100)는 상이한 색상, 즉 옐로우, 마젠타, 시안, 블랙의 현상제(토너)로 화상을 형성하는 4개의 화상 형성 스테이션 Y, M, C, K를 구비하고 있다. 화상 형성 스테이션은 기본적으로 동일한 구성을 가지며, 옐로우의 화상 형성 스테이션을 대표로 설명한다.

화상 형성 장치(100) 전체를 제어하는 호스트 컨트롤러(210)(도 2)가 인쇄 매체(P) 상에 화상을 형성하는 명령을 수신하면, 감광 부재(1), 중간 전사 벨트(51), 대전 롤러(2), 현상 슬리브(41), 1차 전사 롤러(53), 2차 전사 롤러 쌍(56), 정착 유닛(7)은 회전을 개시한다. DC 전압 또는 DC 전압에 정현파 전압을 중첩시킴으로써 얻어진 고전압이 고압 전원(도시되지 않음)으로부터 대전 롤러(2)에 인가된다. 대전 롤러(2)와 접촉하고 있는 감광 부재(1)의 표면은 고압 전원으로부터 균일하게 인가되는 DC 전압과 동일한 전위로 대전된다. 그 후에, 감광 부재(1)의 표면은 노광 디바이스(3)로부터의 레이저 조사 위치로 이동하도록 회전한다. 노광 디바이스(3)는 화상 신호에 대응하는 광(L)을 발광하여, 정전 잠상을 형성한다. 도 2에 도시된 전원 디바이스(200)는, DC 전압에 AC 전압(구형파의 전압)을 중첩시킴으로써 얻어진 고전압(현상 바이어스)를 현상 유닛(4)의 현상 슬리브(41)에 인가한다. 현상 바이어스는 토너에 음전하(negative charge)를 발생시킨다. 토너는 현상 슬리브(41)로부터 양전위(positive-potential) 잠상을 현상하여, 토너 화상을 형성한다. 현상 슬리브(41)는 전원 디바이스로부터 공급되는 전압이 인가되는 현상 부재의 일례이다. 감광 부재(1)는 현상 부재로부터 공급된 현상제로 현상되는 정전 잠상을 담지하는 화상 담지체(image carrier)의 일례이다. 감광 부재(1)의 표면상의 토너 화상은 이동하여, 감광 부재(1)가 회전할 때 1차 전사 롤러(53)에 도달한다. 그 후에, 토너 화상은 중간 전사 벨트(51) 상에 전사된다. Y, M, C, K의 토너 화상이 정합되어 중간 전사 벨트(51) 상에 전사되는 것에 유의해야 한다. 최종적으로, 다색 토너 화상이 중간 전사 벨트(51) 상에 겹쳐서 형성된다. 중간 전사 벨트(51)는 화상 담지체의 다른 예이다. 중간 전사 벨트(51)의 표면상의 다색 토너 화상은 이동하여, 벨트(51)가 회전할 때 2차 전사 롤러 쌍(56)에 도달한다. 2차 전사 롤러 쌍(56)은 다색 토너 화상을 인쇄 매체(P) 상에 전사한다. 2차 전사 롤러 쌍(56)은 현상제 화상을 화상 담지체로부터 기록 매체 상에 전사하는 전사 부재의 일례이다. 정착 유닛(7)은 인쇄 매체(P) 상에 전사된 토너 화상을 압력 및 온도에 의해 인쇄 매체(P)에 정착시킨다.

도 2는 현상 바이어스를 발생시키는 전원 디바이스(200), 현상 유닛(4) 및 감광 부재(1)를 도시한다. 전원 디바이스(200)는 AC 전압 발생 회로(201), 변압기(T1) 및 DC 전압을 발생시키는 DC 전압원(211)을 구비한다. 일반적으로, 댐핑 저항(R1)은 변압기(T1)와 현상 슬리브 사이에 직렬로 삽입되지만, 본 발명에서는 기본적으로 생략될 수 있다. 커패시턴스(C1)는 현상 슬리브(41)와 감광 부재(1) 사이의 간극에 형성된 커패시턴스이다. DC 전압원(211)은 AC 전압 발생 회로(201)의 변압기(T1)의 2차측에 출력되는 AC 전압에 DC 전압을 중첩시킨다. AC 전압과 DC 전압을 중첩시킴으로써 형성된 구형파의 현상 바이어스가 현상 슬리브(41)에 인가된다. DC 전압원(211)에 커패시턴스(C2)가 병렬 접속됨을 유의해야 한다.

AC 전압 발생 회로(201)는, 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 휴지 기간(idle period)(블랭크 기간)을 갖는 블랭크 펄스 파형을 출력하는 AC 전압 발생 유닛으로서 기능한다. AC 전압 발생 회로(201)와 변압기(T1)는 DC 전압에 중첩되는 AC 전압(구형파)을 발생시켜 출력한다. AC 전압 발생 회로(201)는 4개의 반도체 스위칭 소자(Q1, Q2, Q3, Q4)로 구성된 풀 브릿지 회로를 구비한다. 반도체 스위칭 소자(Q1, Q2, Q3, Q4)는 제1 스위칭 유닛, 제2 스위칭 유닛, 제3 스위칭 유닛, 제4 스위칭 유닛에 각각 대응한다. 반도체 스위칭 소자(Q1)는 +24V의 전압원에 커플링된 일단부와, 변압기(T1)의 1차측(1차 권선측)의 제1 단자(Ta)와 반도체 스위칭 소자(Q2)의 일단부에 커플링된 타단부를 갖는다. 반도체 스위칭 소자(Q2)의 타단부는 접지에 커플링되어 있다(즉 접지되어 있다). 반도체 스위칭 소자(Q3)는 +24V의 전압원에 커플링된 일단부와, 변압기(T1)의 1차측의 제2 단자(Tb)와 반도체 스위칭 소자(Q4)의 일단부에 커플링된 타단부를 갖는다. 반도체 스위칭 소자(Q4)의 타단부는 접지에 커플링되어 있다. 변압기(T1)는, 제1 스위칭 유닛의 타단부와 제2 스위칭 유닛의 일단부에 커플링되는 1차측의 제1 단자(Ta)와, 제3 스위칭 유닛의 타단부와 제4 스위칭 유닛의 일단부에 커플링되는 1차측의 제2 단자(Tb)를 가지며, AC 전압 발생 유닛에 의해 발생된 블랭크 펄스 파형을 수신하는 변압 유닛의 일례이다.

구동 신호 발생 회로(202)는, Q1을 턴 온, Q2를 턴 오프, Q3를 턴 오프, Q4를 턴 온하도록 게이트 신호를 각각의 반도체 스위칭 소자의 게이트(구동 단자)에 출력한다. 결과적으로, 변압기 권선의 제1 단자(Ta)의 전위가 Tb의 전위보다 높아지도록 전압이 인가되고, 2차 권선에는 양(positive)의 진폭을 갖는 전압이 발생한다. 마찬가지로, 출력 명령에 따라서, 구동 신호 발생 회로(202)는, Q1을 턴 오프, Q2를 턴 온, Q3를 턴 온, Q4를 턴 오프하도록 게이트 신호를 출력한다. 그 후에, 변압기 권선의 제2 단자(Tb)의 전위가 Ta의 전위보다 높아지도록 Ta와 Tb 사이에 전압이 인가되고, 2차 권선에는 음의 진폭을 갖는 전압이 발생한다.

도 3은 블랭크 펄스 파형을 발생시킬 때의 반도체 스위칭 소자(Q1, Q2, Q3, Q4)로의 게이트 신호와, 변압기(T1)의 1차측에 입력되는 신호와, 출력 전압 파형을 도시한다. 블랭크 펄스 파형은 펄스 기간에서 2개의 펄스(구형파)와 블랭크 기간에서 2개의 블랭크를 갖는다. 호스트 CPU로부터 화상 형성을 개시하기 위한 블랭크 펄스 출력 명령을 수신하면, 구동 신호 발생 회로(202)는 반도체 스위칭 소자(Q1, Q2, Q3, Q4)를 구동시키기 위한 구동 신호(게이트 신호)를 출력한다. 게이트 신호의 반주기(half cycle)는 제1 온 기간, 오프 기간 및 제2 온 기간을 갖는 구동 패턴으로 형성된다. 제1 온 기간, 오프 기간 및 제2 온 기간의 비율이 적절히 조정되어, 블랭크 펄스 파형의 출력 개시 시의 왜곡과 출력 종료 시의 왜곡을 감소시킨다. 특히, 오프 기간의 길이를 조정함으로써 공진 파형이 감소될 수 있다.

도 3을 참조하면, 기간 T1 내지 T3에서 Q1 및 Q4의 게이트에 출력되는 게이트 신호는 제1 구동 신호로 지칭된다. 기간 T4 내지 T6에서 Q2 및 Q3의 게이트로 출력되는 게이트 신호는 제2 구동 신호로 지칭된다. 또한, 기간 T7 및 T8에서 Q2 및 Q3의 게이트로 출력되는 게이트 신호는 제3 구동 신호로 지칭된다. 보다 구체적으로, 제1 구동 신호는, Q1 및 Q4 양자가 턴 온되는 제1 온 기간 T1과, Q1 및 Q4 양자가 턴 오프되는 오프 기간 T2와, Q1 및 Q4 양자가 턴 온되는 제2 온 기간 T3를 갖는다. 제2 구동 신호는, Q2 및 Q3 양자가 턴 온되는 제1 온 기간 T4와, Q2 및 Q3 양자가 턴 오프되는 오프 기간 T5와, Q2 및 Q3 양자가 턴 온되는 제2 온 기간 T6를 갖는다. 제3 구동 신호는, Q2 및 Q3가 턴 오프되는 오프 기간 T7과, Q2 및 Q3 양자가 턴 온되는 온 기간 T8을 갖는다.

도 3을 참조하면, 구동 신호 발생 회로(202)는 제1 온 기간으로서 제공되는 기간 T1에서 Q1 및 Q4로의 게이트 신호를 온으로 한다. 그 후에, 변압기(T1)는 양의 출력 전압의 출력을 개시한다. 오프 기간으로서 제공되는 기간 T2에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q1 및 Q4로의 게이트 신호를 오프로 한다. 제2 온 기간으로서 제공되는 기간 T3에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 온으로 한다. 이러한 방식으로, 출력 전압은 기간 T1 내지 T3에서 0V로부터 양의 목표값 Vtar+로 상승된 구형파가 된다. 기간 T1 내지 T3의 합은 구형파의 반주기에 대응함에 유의해야 한다. 이러한 반주기는 Th+로 지칭된다. 구동 신호 발생 회로(202)는, AC 전압 발생 유닛이 블랭크 펄스 파형에서 1번째 반주기의 구형파를 출력하도록 하기 위해서, 4개의 스위칭 유닛 중 제1 스위칭 유닛 및 제4 스위칭 유닛에 제1 구동 신호를 출력하는 구동 신호 발생 유닛으로서 기능한다.

제1 온 기간으로서 제공되는 기간 T4에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 그 후에, 변압기(T1)는 음의 출력 전압의 출력을 개시한다. 오프 기간으로서 제공되는 기간 T5에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로의 게이트 신호를 오프로 한다. 제2 온 기간으로서 제공되는 기간 T6에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 따라서, 출력 전압은 기간 T4 내지 T6에서 Vtar+로부터 음의 목표값 Vtar-로 하강한 구형파가 된다. 기간 T4 내지 T6의 합도 구형파의 반주기에 대응함에 유의해야 한다. 이러한 반주기는 Th-로 지칭된다. 제1 실시예에 있어서, 기간 Th+ 및 Th-는 서로 같으며, 이는 구형파에서 양의 목표값 Vtar+의 절대값과 음의 목표값 Vtar-의 절대값의 비가 1:1이기 때문이다. 보다 구체적으로, 구동 신호 발생 회로(202)는, 제1 구동 신호의 지속 기간(duration) Th+와 제2 구동 신호의 지속 기간 Th-의 비가, 제2 구동 신호에 대응해서 출력되는 반파(half-wave)의 최대 진폭 Vtar-와 제1 구동 신호에 대응해서 출력되는 반파의 최대 진폭 Vtar+의 비와 같아지도록, 제1 구동 신호 및 제2 구동 신호를 출력한다.

각각의 반파(반주기)의 제1 온 기간, 오프 기간, 제2 온 기간은, T1≠T4, T2≠T5, T3≠T6 및 T1<T4를 항상 만족시킨다. 즉, 제1 구동 신호의 제1 온 기간 T1의 길이는 제2 구동 신호의 제1 온 기간 T4의 길이와 상이하다. 제1 구동 신호의 오프 기간 T2의 길이는 제2 구동 신호의 오프 기간 T5의 길이와 상이하다. 제1 구동 신호의 제2 온 기간 T3의 길이는 제2 구동 신호의 제2 온 기간 T6의 길이와 상이하다. 또한, 제2 구동 신호의 제1 온 기간 T4의 길이는 제1 구동 신호의 제1 온 기간 T1의 길이보다 길다. 이들 조건은 블랭크 펄스 파형의 출력 개시 시의 왜곡을 감소시키는 것을 목적으로 한다. 이와 같이, 구동 신호 발생 회로(202)는, AC 전압 발생 유닛이 블랭크 펄스 파형에서 2번째의 반주기의 구형파를 출력하도록 하기 위해서, 4개 스위칭 유닛 중 제2 스위칭 유닛 및 제3 스위칭 유닛에 제2 구동 신호를 출력하는 구동 신호 발생 유닛으로서 기능한다.

제1 온 기간으로서 제공되는 기간 T4'에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 온으로 한다. 그 후에, 변압기(T1)는 양의 출력 전압의 출력을 개시한다. 오프 기간으로서 제공되는 기간 T5'에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q1 및 Q4로의 게이트 신호를 오프로 한다. 제2 온 기간으로서 제공되는 기간 T6'에서, 구동 신호 발생 회로(202)는 Q1 및 Q4를 턴 온시킨다. 결과적으로, 기간 T4' 내지 T6'에서 음의 목표 전압 Vtar-로부터 양의 목표값 Vtar+까지 변화하는 구형파가 얻어진다. 이러한 경우에 있어서, T4=T4', T5=T5', T6=T6'이면 충분하다. 이는 부분적으로, 초기값(0)과 음의 목표값 Vtar- 사이 및 초기값과 목표값 Vtar+ 사이의 전위차가 피크 대 피크(peak-to-peak) 대칭이기 때문이다. 또한, AC 전압 발생 회로(201)의 Q1 및 Q4가 온인 경우와 Q2 및 Q3가 온인 경우의 사이에서, 변압기(T1)의 1차측에 걸쳐 인가되는 전압이 피크 대 피크 대칭을 갖는다.

기간 T4"에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 그 후에, 변압기(T1)는 음의 출력 전압의 출력을 개시한다. 기간 T5"에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로의 게이트 신호를 오프로 한다. 기간 T6"에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 그 후에, 기간 T4"내지 T6"에서 양의 목표값 Vtar+로부터 음의 목표값 Vtar-까지 변화하는 구형파가 얻어진다. 이 기간에서의 초기값은 Vtar+이며, 이는 이 기간에서의 목표값 Vtar-와 부호만 상이하다. 따라서, T4=T4", T5=T5", T6=T6"이다.

기간 T7에서, 구동 신호 발생 회로(202)는, 펄스 기간으로부터 블랭크 기간으로 이행하기 위해서, Q1, Q2, Q3, Q4로 공급되는 모든 게이트 신호를 오프로 한다. 기간 T8에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로 공급되는 게이트 신호를 온으로 한다. 그 후, 구동 신호 발생 회로(202)는 Q2로의 게이트 신호를 오프로 한다. 이러한 방식으로 게이트 신호를 제어함으로써, 출력 전압은 기간 T7 및 T8에서 Vtar-로부터 목표 제어값인 0V로 이행한다. 따라서, 구동 신호 발생 회로(202)는, 블랭크 펄스 파형을 펄스 기간으로부터 블랭크 기간으로 이행시키기 위해서, 제2 스위칭 유닛 및 제3 스위칭 유닛에 제3 구동 신호를 출력하는 구동 신호 발생 유닛으로서 기능한다.

Q1, Q2, Q3, Q4로 공급되는 모든 게이트 신호가 오프되는 기간 T7에서의 동작은, 변압기(T1)의 1차측 단자에 전압이 인가되는 기간 T1 및 기간 T4에서의 동작과 상이하다는 것에 유의해야 한다. 이는, 전자의 동작은 블랭크 기간으로의 이행 동작이지만, 후자의 동작은 구형파를 발생시키는 동작이기 때문이다. 따라서, T7≠T1≠T4 및 T8≠T2≠T5이다. 즉, 제1 구동 신호의 제1 온 기간 T1의 길이와, 제2 구동 신호의 제1 온 기간 T4의 길이와, 제3 구동 신호의 오프 기간 T7의 길이는 서로 상이하다. 또한, 제1 구동 신호의 오프 기간 T2의 길이와, 제2 구동 신호의 오프 기간 T5의 길이와, 제3 구동 신호의 온 기간 T8의 길이는 서로 상이하다. 이들 조건은 펄스 기간으로부터 블랭크 기간으로 이행할 때 발생할 수 있는 왜곡을 감소시키는 것을 목적으로 한다.

상기 구동 시퀀스의 사용은 공진 왜곡이 억제된 2개의 펄스의 구형파를 제공할 수 있다. 그 후, 구동 신호 발생 회로(202)는 Q1 및 Q3가 턴 온되고 Q2 및 Q4가 턴 오프되는 소정 길이의 기간을 확보한다. 이러한 길이는, 화상 형성 장치의 설계 단계에서 결정된 (기간 T7 및 T8을 포함하는) 블랭크 기간을 달성하기에 충분히 길다. 1 주기가 기간 T1의 개시부터 블랭크 기간의 종료까지로 한정된 파형이, 2개의 펄스 및 2개의 블랭크의 블랭크 펄스 파형으로서 제공된다.

제1 실시예에 따르면, 제1 온 기간으로서 각각 제공되는 기간 T1 및 기간 T4(T4' 및 T4")가 상이한 길이를 갖고, 오프 기간으로서 각각 제공되는 기간 T2 및 기간 T5(T5' 및 T5")가 상이한 길이를 갖는다. 또한, 구형파의 출력이 종료되는 기간 T7 및 기간 T8이 게이트 신호의 구동 패턴에 추가된다. 도 3에서 명백한 바와 같이, 추가 펄스는 변압기(T1)의 1차측 입력 신호에서 파선으로 둘러싸인 부분에 부가된다. 소정의 블랭크 펄스 파형은 댐핑 저항에 의존하지 않고 출력될 수 있다. 전원 디바이스(200)로부터 현상 슬리브(41)에, 블랭크 펄스 파형의 왜곡을 감소시키는 현상 바이어스를 공급함으로써, 안정된 현상성이 달성될 수 있다.

도 4는 제1 실시예가 적용된 전원 디바이스(200)로부터 출력되는 전압의 측정 파형을 도시하는 파형 도면이다. 목표값 Vtar+는 875V이고, DC 전압은 -500V이다. 도 4는, 상단부터 순서대로, Q4의 게이트에 출력되는 게이트 신호, Q2의 게이트에 출력되는 게이트 신호, 현상 슬리브(41)에 인가되는 출력 전압 파형을 도시한다.

도 4로부터 명백한 바와 같이, 펄스 기간에서 최초로 출력되는 반파 게이트 신호의 제1 온 기간, 오프 기간 및 제2 온 기간의 비율과, 이후에 출력되는 게이트 신호의 제1 온 기간, 오프 기간 및 제2 온 기간의 비율은 상이하다. 또한, 도 4를 참조하면, 펄스 기간으로부터 블랭크 기간으로 이행할 때에 공진 파형을 억제하기 위한 기간 T7 및 T8이 채용된다. 도 4와 도 8을 비교하면, 펄스 기간의 개시와 블랭크 기간의 개시에서 왜곡이 충분히 억제된 것이 나타나 있다.

상술된 바와 같이, 본 실시예는 댐핑 저항(R1)을 기본적으로 생략할 수 있다. 그러나, 다른 이유로, 예를 들어 블랭크 펄스 파형의 응답 속도를 조정하기 위해, 댐핑 저항(R1)이 이용될 수 있다. 댐핑 저항(R1)은 각각의 기간의 길이를 조정하는 것 만으로는 공진 파형이 충분히 억제될 수 없는 경우에도 사용될 수 있다. 이러한 경우에서도, 댐핑 저항(R1)으로서 작은 저항이 채용될 수 있으며, 이는 종래 기술에 비해 우수하다.

도 4에서, 2개의 펄스 및 2개의 블랭크의 파형에 대해서 설명했다. 3개 이상의 펄스에 대해서는, 기간 T4, T5, T6, T4', T5', T6'를 펄스의 개수만큼 반복하면 충분하다. 이는, 기간 T1 내지 T3의 비율이 기간 T4, T5, T6의 비율과 상이하고 , 또한 기간 T7 및 기간 T8이 추가하는 것이 본 실시예의 특징이기 때문이다.

[실시예 2]

도 5는 제2 실시예에 따른 전원 장치, 현상 유닛(4) 및 감광 부재(1)를 도시하는 개략도이다. 도 2에서는, 24V의 단일 전압이 Q1 및 Q3 양자에 공급되었다. 도 5에서는, Q1의 드레인에 18V가 인가되고, Q3의 드레인에 12V가 인가되며, 커패시터(C3)가 변압기(T1)에 직렬로 접속되어 있다. 제2 실시예에서의 나머지 배치는 제1 실시예와 동일하다.

추가된 커패시터(C3)의 용량값(capacitance value)은, 반도체 스위칭 소자(Q1, Q2, Q3, Q4)에 의한 스위칭 동작에 의해 야기되는 커패시터(C3)에 걸친 전압의 변화를 억제하기 위해, 18V 및 12V의 2개의 전원 전압 사이의 6V의 전위차로부터 커패시터(C3)에 걸친 전압이 변화하지 않도록, 충분히 큰 값으로 설정된다.

도 6은 제2 실시예에 따른 구동 신호 발생 회로(202)로부터 출력되는 게이트 신호의 패턴과 출력 전압 파형을 도시하는 파형 도면이다. 제2 실시예에 따른 출력 전압 파형에서의 양의 진폭 Vtar+와 음의 진폭 Vtar-는 2:3의 비율을 갖는다. 양의 진폭 기간으로서 제공되는 반주기 Th+와 음의 진폭 기간으로서 제공되는 반주기 Th-는 3:2의 비율을 갖는다. 구동 신호 발생 회로(202)는, 제1 구동 신호의 지속 기간 Th+와 제2 구동 신호의 지속 기간 Th-의 비가, 제2 구동 신호에 대응해서 출력되는 반파의 최대 진폭 Vtar-와 제1 구동 신호에 대응해서 출력되는 반파의 최대 진폭 Vtar+의 비와 같아지도록, 제1 구동 신호 및 제2 구동 신호를 출력한다. 양의 진폭과 음의 진폭이 비대칭인 블랭크 펄스 파형은 2 성분(two-component) 현상제를 사용하는 화상 형성 장치의 현상 성능을 향상시키는 데 이용될 수 있다. 특히, 음의 진폭은 양의 진폭보다 크다. 이는, 현상 슬리브(41)로부터 감광 부재(1)로의, 음으로 대전된 토너의 이동을 강하게 촉진시키고, 양전하의 캐리어의 감광 부재(1)로의 이동을 제한한다.

도 6에 도시된 제1 온 기간으로서 제공되는 기간 T11에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 온으로 한다. 그 후에, 양의 진폭을 갖는 출력 전압의 출력이 개시된다. 오프 기간으로서 제공되는 기간 T12에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q1 및 Q4로의 게이트 신호를 오프로 한다. 제2 온 기간인 기간 T13에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 다시 온으로 한다. 결과적으로, 전원 디바이스(200)가 기동된 후에 최초의 구형파를 발생시키기 위한 기간 T11 내지 T13에서, 양의 목표값 Vtar+를 갖는 구형파가 얻어진다.

기간 T14에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 그 후에, 음의 진폭을 갖는 출력 전압의 출력이 개시된다. 기간 T15에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로의 게이트 신호를 오프로 한다. 기간 T16에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 다시 온으로 한다. 기간 T14 내지 T16에서, 출력 전압의 진폭은 Vtar+로부터 Vtar-까지 변화한다. 상술된 바와 같이, Th+:Th- = 3:2이다. 각각의 반파의 제1 온 기간, 오프 기간, 제2 온 기간은 T11≠T14, T12≠T15, T13≠T16의 관계를 갖는다. 이는, 진폭의 초기값 및 목표값 사이의 전위차가 각각의 반파 사이에서 상이하기 때문이다. 즉, 기간 T11 내지 T16은 각각의 전위차에 대응하는 길이를 갖는다.

기간 T17에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 온으로 한다. 이에 의해, 양의 진폭을 갖는 출력 전압이 출력된다. 기간 T18에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q1 및 Q4로의 게이트 신호를 오프로 한다. 기간 T19에서, 구동 신호 발생 회로(202)는 Q1 및 Q4로의 게이트 신호를 온으로 한다. 기간 T17 내지 T19에서, 진폭이 Vtar-부터 Vtar+까지 변화하는 구형파가 얻어진다. 기간 T14 내지 T16에서의 진폭의 초기값으로부터 목표값까지의 전위차는, 기간 T17 내지 T19의 전위차와 부호를 제외하고는 동일하다. 그러나, 변압기(T1)의 1차측에 걸쳐 인가되는 전압은 Q1 및 Q4가 온인 경우와 Q2 및 Q3가 온인 경우 사이에서 상이하다. 보다 구체적으로, 초기값 Vtar+로부터 목표값 Vtar-로 이행시 변압기(T1)에 걸쳐 인가되는 전압은 -18V이지만, 초기값 Vtar-로부터 목표값 Vtar+까지 이행시의 전압은 12V이다. 이것으로부터, 제1 온 기간, 오프 기간 및 제2 온 기간에 의해 만족되어야 하는 조건은, T14≠T17, T15≠T18, T16≠T19이다.

기간 T14'에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 온으로 한다. 그 후에, 음의 진폭을 갖는 출력 전압의 출력이 개시된다. 기간 T15'에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로의 게이트 신호를 오프로 한다. 기간 T16'에서, 구동 신호 발생 회로(202)는 Q2 및 Q3로의 게이트 신호를 다시 온으로 한다. 기간 T14' 내지 T16'에서, 진폭이 Vtar+로부터 Vtar-까지 변화하는 구형파가 얻어진다. 기간 T14' 내지 T16'에서, 초기값인 Vtar+와 목표값인 Vtar-에 관한 조건은 기간 T14 내지 T16에서의 조건과 동일하다. 따라서, T14=T14', T15=T15', T16=T16'이다.

기간 T20에서, 구동 신호 발생 회로(202)는 블랭크 기간으로 이행시키기 위해서 Q1, Q2, Q3, Q4로의 모든 게이트 신호를 오프로 한다. 기간 T21에서, 구동 신호 발생 회로(202)는 공진 파형을 억제하기 위해서 Q2 및 Q3로의 게이트 신호를 온으로 한다. Q1, Q2, Q3, Q4로의 모든 게이트 신호가 오프로 되는 기간 T20에서의 동작은, 변압기(T1)에 전압이 인가되는 기간 T11 및 T14에서의 동작과 상이하다. 따라서, T20≠T11≠T14, T21≠T12≠T15가 성립된다.

마지막으로, 구동 신호 발생 회로(202)는 Q1 및 Q3로의 게이트 신호를 온으로 하고, Q2 및 Q4로의 게이트 신호를 오프로 한다. 그 후에, 출력 전압의 진폭은 Vtar-로부터 0V로 변화한다.

상기 구동 시퀀스에 의해, 공진 왜곡이 거의 없는 2개의 펄스의 구형파가 얻어질 수 있다. 그 후, 구동 신호 발생 회로(202)는 Q1 및 Q3로의 게이트 신호를 온으로 하고 Q2 및 Q4로의 게이트 신호를 오프로 함으로써 블랭크 기간을 확보한다. 기간 T20 및 T21도 블랭크 기간의 일부이다.

도 7은 제2 실시예가 적용된 전원 디바이스(200)로부터 출력되는 전압의 측정 파형을 도시하는 파형 도면이다. 도 7은, 상단부터 순서대로, Q4의 게이트에 출력되는 게이트 신호, Q2의 게이트에 출력되는 게이트 신호, 현상 슬리브(41)에 인가되는 출력 전압 파형을 도시한다. 도 7에 도시된 바와 같이, 제2 실시예는, 블랭크 펄스 파형을 형성하는 구형파에서 양의 진폭과 음의 진폭이 서로 상이한 경우에도 각각의 기간의 길이를 적절히 조정함으로써, 제1 실시예와 같은 효과를 얻을 수 있다.

제1 실시예 및 제2 실시예에서 각각의 기간에 부과되는 조건에 대해서 설명했다. 각각의 기간의 실제적인 길이는 현상 바이어스에 대해 요구되는 조건에 의존한다. 상술된 조건을 충족시키도록 각각의 기간의 길이를 실험 또는 시뮬레이션에 의해 결정하면 충분하다.

본 발명은 예시적인 실시예를 참조하여 기술되었지만, 본 발명이 개시된 예시적인 실시예에 한정되지 않는다는 것이 이해되어야 한다. 하기의 특허청구범위의 범주는 이러한 모든 변경 및 등가 구조와 기능을 포함하도록 광의의 해석에 따라야 한다.

Claims

감광 부재에 형성된 잠상을 현상제로 현상하는 현상 유닛과,
구형파가 출력되는 펄스 기간(pulse period)과 구형파가 출력되지 않는 블랭크 기간(blank period)을 갖는 파형을 갖는 현상 교류 바이어스 전압을 상기 현상 유닛으로 공급하는 공급 유닛과,
상기 현상 교류 바이어스 전압을 형성하는 변압 유닛의 1차측에 공급되는 입력 신호로서, 상기 펄스 기간으로부터 상기 블랭크 기간으로 이행하는 타이밍에 상기 펄스 기간에서의 구형파보다 폭이 좁은 추가 펄스를 부가함으로써 얻어진 입력 신호를 발생시키는 입력 신호 발생 유닛을 포함하는, 화상 형성 장치.
제1항에 있어서,
상기 입력 신호 발생 유닛은, 상기 입력 신호의 상기 펄스 기간에 대응하는 각각의 구형파의 선두 부근에 미리결정된 폭의 오프(OFF) 기간을 설정하는, 화상 형성 장치.
제2항에 있어서,
상기 펄스 기간으로부터 상기 블랭크 기간으로 이행하는 타이밍에 부가되는 상기 추가 펄스의 폭은, 상기 펄스 기간에서의 복수의 구형파 중 마지막 구형파의 상기 오프 기간의 미리결정된 폭보다 좁은, 화상 형성 장치.
전압원에 커플링된 일단부를 갖는 제1 스위칭 유닛과, 상기 제1 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제2 스위칭 유닛과, 상기 전압원에 커플링된 일단부를 갖는 제3 스위칭 유닛과, 상기 제3 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제4 스위칭 유닛으로 형성된 풀 브릿지(full bridge) 회로를 포함하고, 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 블랭크 펄스 파형을 출력하는 교류 전압 발생 유닛과,
상기 제1 스위칭 유닛의 타단부와 상기 제2 스위칭 유닛의 일단부에 커플링되는 1차측의 제1 단자와, 상기 제3 스위칭 유닛의 타단부와 상기 제4 스위칭 유닛의 일단부에 커플링되는 1차측의 제2 단자를 갖고, 상기 교류 전압 발생 유닛에 의해 발생되는 블랭크 펄스 파형을 수신하는 변압 유닛과,
상기 블랭크 펄스 파형 중 1번째의 반주기(half cycle)의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛의 구동 단자에 제1 구동 신호를 출력하고, 상기 블랭크 펄스 파형 중 2번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제2 구동 신호를 출력하는 구동 신호 발생 유닛을 포함하고,
상기 제1 구동 신호는, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 온(turn on)되는 제1 온(ON) 기간과, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 온되는 제2 온 기간을 갖고,
상기 제2 구동 신호는, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 제1 온 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 제2 온 기간을 가지며,
상기 제1 구동 신호의 제1 온 기간의 길이와 상기 제2 구동 신호의 제1 온 기간의 길이가 서로 상이하고, 상기 제1 구동 신호의 오프 기간의 길이와 상기 제2 구동 신호의 오프 기간의 길이가 서로 상이하며, 상기 제1 구동 신호의 제2 온 기간의 길이와 상기 제2 구동 신호의 제2 온 기간의 길이가 서로 상이하고, 상기 제2 구동 신호의 제1 온 기간의 길이가 상기 제1 구동 신호의 제1 온 기간의 길이보다 긴, 전원 회로.
제4항에 있어서,
상기 구동 신호 발생 유닛은, 상기 블랭크 펄스 파형을 상기 펄스 기간으로부터 상기 블랭크 기간으로 이행시키기 위해서, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛에 제3 구동 신호를 출력하고,
상기 제3 구동 신호는, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 온 기간을 가지며,
상기 제1 구동 신호의 제1 온 기간의 길이와, 상기 제2 구동 신호의 제1 온 기간의 길이와, 상기 제3 구동 신호의 오프 기간의 길이가 서로 상이하고, 상기 제1 구동 신호의 오프 기간의 길이와, 상기 제2 구동 신호의 오프 기간의 길이와, 상기 제3 구동 신호의 온 기간의 길이가 서로 상이한, 전원 회로.
제4항에 있어서,
상기 구동 신호 발생 유닛은, 상기 제1 구동 신호의 지속 기간(duration)과 상기 제2 구동 신호의 지속 기간의 비가, 상기 제2 구동 신호에 대응해서 출력되는 반파(half-wave)의 최대 진폭과 상기 제1 구동 신호에 대응해서 출력되는 반파의 최대 진폭의 비와 같아지도록, 상기 제1 구동 신호 및 상기 제2 구동 신호를 출력하는, 전원 회로.
전압원에 커플링된 일단부를 갖는 제1 스위칭 유닛과, 상기 제1 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제2 스위칭 유닛과, 상기 전압원에 커플링된 일단부를 갖는 제3 스위칭 유닛과, 상기 제3 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제4 스위칭 유닛으로 형성된 풀 브릿지 회로를 포함하고, 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 블랭크 펄스 파형을 출력하는 교류 전압 발생 유닛과,
상기 제1 스위칭 유닛의 타단부와 상기 제2 스위칭 유닛의 일단부에 커플링되는 1차측의 제1 단자와, 상기 제3 스위칭 유닛의 타단부와 상기 제4 스위칭 유닛의 일단부에 커플링되는 1차측의 제2 단자를 갖고, 상기 교류 전압 발생 유닛에 의해 발생되는 블랭크 펄스 파형을 수신하는 변압 유닛과,
상기 블랭크 펄스 파형 중 1번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛의 구동 단자에 제1 구동 신호를 출력하고, 상기 블랭크 펄스 파형 중 2번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제2 구동 신호를 출력하고, 상기 블랭크 펄스 파형을 상기 펄스 기간으로부터 상기 블랭크 기간으로 이행시키기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제3 구동 신호를 출력하는 구동 신호 발생 유닛을 포함하고,
상기 제3 구동 신호는, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 온 기간을 갖고,
상기 제1 구동 신호의 제1 온 기간의 길이와, 상기 제2 구동 신호의 제1 온 기간의 길이와, 상기 제3 구동 신호의 오프 기간의 길이가 서로 상이하고, 상기 제1 구동 신호의 오프 기간의 길이와, 상기 제2 구동 신호의 오프 기간의 길이와, 상기 제3 구동 신호의 온 기간의 길이가 서로 상이한, 전원 회로.
제7항에 있어서,
상기 구동 신호 발생 유닛은, 상기 제1 구동 신호의 지속 기간과 상기 제2 구동 신호의 지속 기간의 비가, 상기 제2 구동 신호에 대응해서 출력되는 반파의 최대 진폭과 상기 제1 구동 신호에 대응해서 출력되는 반파의 최대 진폭의 비와 같아지도록, 상기 제1 구동 신호 및 상기 제2 구동 신호를 출력하는, 전원 회로.
전원 회로와,
상기 전원 회로로부터 공급된 블랭크 펄스 파형이 인가되는 현상 부재와,
상기 현상 부재로부터 공급된 현상제에 의해 현상되는 정전 잠상을 담지하는 화상 담지체(image carrier)와,
상기 화상 담지체로부터 현상제 화상을 인쇄 매체 상에 전사하는 전사 부재를 포함하고,
상기 전원 회로는,
전압원에 커플링된 일단부를 갖는 제1 스위칭 유닛과, 상기 제1 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제2 스위칭 유닛과, 상기 전압원에 커플링된 일단부를 갖는 제3 스위칭 유닛과, 상기 제3 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제4 스위칭 유닛으로 형성된 풀 브릿지 회로를 포함하고, 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 블랭크 펄스 파형을 출력하는 교류 전압 발생 유닛과,
상기 제1 스위칭 유닛의 타단부와 상기 제2 스위칭 유닛의 일단부에 커플링되는 1차측의 제1 단자와, 상기 제3 스위칭 유닛의 타단부와 상기 제4 스위칭 유닛의 일단부에 커플링되는 1차측의 제2 단자를 갖고, 상기 교류 전압 발생 유닛에 의해 발생되는 블랭크 펄스 파형을 수신하는 변압 유닛과,
상기 블랭크 펄스 파형 중 1번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛의 구동 단자에 제1 구동 신호를 출력하고, 상기 블랭크 펄스 파형 중 2번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제2 구동 신호를 출력하는 구동 신호 발생 유닛을 포함하고,
상기 제1 구동 신호는, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 온되는 제1 온 기간과, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛 양자가 턴 온되는 제2 온 기간을 갖고,
상기 제2 구동 신호는, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 제1 온 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 제2 온 기간을 가지며,
상기 제1 구동 신호의 제1 온 기간의 길이와 상기 제2 구동 신호의 제1 온 기간의 길이가 서로 상이하고, 상기 제1 구동 신호의 오프 기간의 길이와 상기 제2 구동 신호의 오프 기간의 길이가 서로 상이하며, 상기 제1 구동 신호의 제2 온 기간의 길이와 상기 제2 구동 신호의 제2 온 기간의 길이가 서로 상이하고, 상기 제2 구동 신호의 제1 온 기간의 길이가 상기 제1 구동 신호의 제1 온 기간의 길이보다 긴, 화상 형성 장치.
전원 회로와,
상기 전원 회로로부터 공급된 블랭크 펄스 파형이 인가되는 현상 부재와,
상기 현상 부재로부터 공급된 현상제에 의해 현상되는 정전 잠상을 담지하는 화상 담지체와,
상기 화상 담지체로부터 현상제 화상을 인쇄 매체 상에 전사하는 전사 부재를 포함하고,
상기 전원 회로는,
전압원에 커플링된 일단부를 갖는 제1 스위칭 유닛과, 상기 제1 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제2 스위칭 유닛과, 상기 전압원에 커플링된 일단부를 갖는 제3 스위칭 유닛과, 상기 제3 스위칭 유닛의 타단부에 커플링된 일단부와 접지에 커플링된 타단부를 갖는 제4 스위칭 유닛으로 형성된 풀 브릿지 회로를 포함하고, 구형파가 출력되는 펄스 기간과 구형파가 출력되지 않는 블랭크 기간을 갖는 블랭크 펄스 파형을 출력하는 교류 전압 발생 유닛과,
상기 제1 스위칭 유닛의 타단부와 상기 제2 스위칭 유닛의 일단부에 커플링되는 1차측의 제1 단자와, 상기 제3 스위칭 유닛의 타단부와 상기 제4 스위칭 유닛의 일단부에 커플링되는 1차측의 제2 단자를 갖고, 상기 교류 전압 발생 유닛에 의해 발생되는 블랭크 펄스 파형을 수신하는 변압 유닛과,
상기 블랭크 펄스 파형 중 1번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제1 스위칭 유닛 및 상기 제4 스위칭 유닛의 구동 단자에 제1 구동 신호를 출력하고, 상기 블랭크 펄스 파형 중 2번째의 반주기의 구형파를 상기 교류 전압 발생 유닛이 출력하도록 하기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제2 구동 신호를 출력하고, 상기 블랭크 펄스 파형을 상기 펄스 기간으로부터 상기 블랭크 기간으로 이행시키기 위해서 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛의 구동 단자에 제3 구동 신호를 출력하는 구동 신호 발생 유닛을 포함하고,
상기 제3 구동 신호는, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 오프되는 오프 기간과, 상기 제2 스위칭 유닛 및 상기 제3 스위칭 유닛 양자가 턴 온되는 온 기간을 갖고,
상기 제1 구동 신호의 제1 온 기간의 길이와, 상기 제2 구동 신호의 제1 온 기간의 길이와, 상기 제3 구동 신호의 오프 기간의 길이가 서로 상이하고, 상기 제1 구동 신호의 오프 기간의 길이와, 상기 제2 구동 신호의 오프 기간의 길이와, 상기 제3 구동 신호의 온 기간의 길이가 서로 상이한, 화상 형성 장치.