JP2018063674A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮すること。【解決手段】交流電圧と直流電圧とを重畳した出力電圧を出力する電源装置であって、コンデンサ１３１を有し、トランス１１５の２次巻線１１５ｂの一端に接続された電圧検知回路１５５を有し、ＣＰＵ１０１は、出力電圧の出力を停止させる際に、コンデンサ１１９の両端の電圧が、直流電圧Ｖｄｃ（＝Ｖ）よりも低い直流電圧（Ｖｄｃ＝０）となるようにトランス１１５を制御し（Ｓ１０６）、その後、トランス１１５の駆動を停止させる（Ｓ１０８）。【選択図】図２

Description

本発明は、交流電圧に直流電圧を重畳した交流電圧を生成する電源装置及びその電源装置を有する画像形成装置に関する。

高電圧電源には、交流電圧に直流電圧を重畳した高電圧の交流電圧（以下、直流重畳交流高電圧という）を生成する方式がある。例えば、電子写真方式を採用する画像形成装置は高電圧電源を備えている。高電圧電源は、紙等の記録材に対する画像形成プロセスには欠かせない存在となっている。画像形成装置の高電圧電源には、帯電高電圧電源、現像高電圧電源、転写高電圧電源等、各種モジュール化された電源（以下、高電圧モジュールという）が存在する。各高電圧モジュールは、画像形成装置の構成に応じて異なった仕様を有している。例えば、現像高電圧電源に直流重畳交流高電圧を生成する電源を用いるものがある。直流重畳交流高電圧を発生する現像高電圧電源の従来例は、例えば特許文献１に開示されている。図７に従来例の直流重畳交流高電圧電源回路の一例を示す。図７の電源装置は、トランス１１５の２次巻線１１５ｂに発生した交流電圧に、抵抗１１８の両端に発生した直流電圧を重畳することにより、２次側の出力端１２２から直流重畳交流高電圧を出力する。

図７の電源装置において、２次側からの出力を停止する際には、ＣＰＵ１０１は、図８のフローチャートに示すような制御を行う。図９は、ＣＰＵ１０１が図８の制御を行う際のパルス信号ＣＬＫと出力端１２２から出力される電圧を示すタイミングチャートである。ＣＰＵ１０１は、トランス１１５の２次側に接続されているコンデンサ１１９、４０２、抵抗１１８により決定される時定数に基づいて待機時間Ｘを設定する。ＣＰＵ１０１は、待機時間Ｘが経過したことに応じで、電源装置から高電圧の出力が停止されたと判断し、処理を終了する。

特開２０１１−２３２４５０号公報

しかしながら、直流重畳交流高電圧電源回路を含む高電圧電源回路は、高電圧電源の立下りに時間を要する。なお、立下りとは、高電圧出力が所定の電圧からゼロ電位に収束することを意味する。高電圧電源は、一般的に数１００Ｖから数ｋＶの電圧を生成するため、トランス１１５の２次側に設けられる抵抗１１８は、耐圧を満足させるために、数ＭΩから数１０ＭΩの定数に設定される。高電圧回路はプッシュプル駆動回路による制御を停止したとき、トランス１１５の２次側のコンデンサと抵抗で決まる時定数で電荷が放電される。高電圧回路は、一般的に、トランス１１５の２次側が数１０００ｐＦのコンデンサと数ＭΩの抵抗で構成される。そのため、高電圧回路では、高電圧回路がプッシュプル駆動回路による駆動を停止してから高電圧出力がゼロ電位に収束するまでに、数１００ミリ秒の時間を必要としている。

例えば、高電圧電源の立下りに時間を要した場合、上述した高電圧電源を有する画像形成装置では、以下に説明する課題が存在する。一般的に、電子写真方式を用いた画像形成装置は、感光体に電荷を一様に帯電させる帯電処理、感光体に静電潜像を形成する露光処理、感光体に形成された静電潜像にトナー像を形成する現像処理を行う。画像形成装置は、更に、感光体に形成されたトナー像を記録材に形成する転写処理、記録材に転写されたトナー像を形成する定着処理を行い、画像を形成する。画像形成に使用される感光体の寿命は、感光体の削れ量に比例することがわかっており、感光体の削れ量は交流帯電電圧の印加時間に比例して増加することが判明している。そのため、交流帯電電圧の印加時間が長いほど感光体の寿命が短くなる。近年、画像形成装置の高速化やプリントボリュームの増加が進んでいるため、交流帯電電圧の印加時間が増加することから、感光体の長寿命化も求められている。こうした中、高電圧電源の立下りに時間を要してしまうと、感光体に交流帯電電圧を印加する時間が長くなり、感光体の寿命を短くさせてしまう。更に、交流現像電圧回路を適用した画像形成装置は、交流帯電電圧を停止させる前に交流現像電圧を停止させる構成である。交流帯電電圧を交流現像電圧よりも先に停止させると、感光体の表面電位、トナー電位、現像電圧の出力値の電位関係がくずれ、意図しないタイミングでトナーが感光体に飛翔し、クリーニング不良を引き起こしてしまう。このため、交流現像電圧を停止させた後に交流帯電電圧を停止させている。このような構成をとっているため、交流現像電圧を停止させるまでは交流帯電電圧が感光体に印加されることになる。その結果、感光体の寿命をより短くさせてしまうという課題がある。このため、高電圧電源を停止させる際に、出力電圧の立下りに要する時間を短縮することが求められている。

本発明は、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次巻線と２次巻線とを有する第１のトランスを有し、前記第１のトランスの２次巻線の一端から交流電圧を生成する第１の生成手段と、前記第１のトランスの２次巻線の他端に接続された第１のコンデンサを有し、直流電圧を生成する第２の生成手段と、前記第１の生成手段及び前記第２の生成手段を制御する制御手段と、を有し、前記第１の生成手段により生成された交流電圧と前記第２の生成手段により生成された直流電圧とを重畳した出力電圧を出力する電源装置であって、第２のコンデンサを有し、前記第１のトランスの２次巻線の前記一端に接続された第１の回路を有し、前記制御手段は、前記出力電圧の出力を停止させる際に、前記第１のコンデンサの両端の電圧が、前記第２の生成手段により生成されている第１の直流電圧よりも低い第２の直流電圧となるように前記第１の生成手段を制御し、その後、前記第１の生成手段を停止させることを特徴とする電源装置。

（２）感光体と、前記感光体を帯電する帯電手段と、前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、前記露光手段により形成された静電潜像をトナーにより現像しトナー像を形成する現像手段と、前記現像手段により形成されたトナー像を被転写体に転写する転写手段と、前記帯電手段、前記現像手段及び前記転写手段の少なくとも１つに交流電圧を供給する前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。

実施例１、２の画像形成装置の構成図、実施例１の電源装置の回路図 実施例１の出力電圧を停止するときの動作を説明するフローチャート 実施例１の出力電圧を停止するときの動作を説明するタイムチャート 実施例２の電源装置の回路図 実施例２の出力電圧を停止するときの動作を説明するフローチャート 実施例２の出力電圧を停止するときの動作を説明するタイムチャート 従来例の電源装置の回路図 従来例の出力電圧を停止するときの動作を説明するフローチャート 従来例の出力電圧を停止するときの動作を説明するタイムチャート

［一般的な電源装置］
図７に示す回路は、交流電圧を生成する昇圧トランスから、交流電圧とともに直流電圧も生成する回路である。制御手段であるＣＰＵ１０１は、抵抗１０２を介してＮＰＮトランジスタ（以下、トランジスタとする）４０１のベース端子にパルス信号ＣＬＫを出力する。ＣＰＵ１０１は、交流電圧を生成するためのパルス信号ＣＬＫの１周期における時間幅を変化させることで直流電圧を調整する。パルス信号ＣＬＫの１周期における時間幅を、以下、デューティーとする。パルス信号ＣＬＫの論理がハイレベルのとき、トランジスタ４０１はオンする。トランジスタ４０１は、コレクタ端子が抵抗１０３を介して電源電圧Ｖ１に接続され、エミッタ端子はグランド（以下、ＧＮＤとする）に接続されている。トランジスタ４０１がオンすると、電源電圧Ｖ１から供給される電流は、抵抗１０３とトランジスタ４０１のコレクタ−エミッタ間を介して、ＧＮＤに流れ込む。

抵抗１０３とトランジスタ４０１の接続点は、ＮＰＮトランジスタ（以下、トランジスタとする）１１１のベース端子と、ＰＮＰトランジスタ（以下、トランジスタとする）１１２のベース端子とに接続されている。トランジスタ１１１は、コレクタ端子に抵抗１１０を介して電源電圧Ｖ１が接続され、エミッタ端子にコンデンサ１１４を介してトランス１１５の１次巻線１１５ａの一端が接続されている。トランジスタ１１２は、エミッタ端子にコンデンサ１１４を介してトランス１１５の１次巻線１１５ａの一端が接続され、コレクタ端子は抵抗１１３を介してＧＮＤに接続されている。トランス１１５の１次巻線１１５ａの他端はＧＮＤに接続されている。抵抗１０３、１１０、１１３、トランジスタ１１１、１１２は、プッシュプル駆動回路３５０を構成している。第１のトランスであるトランス１１５は、同極性の１次巻線１１５ａと２次巻線１１５ｂを有しており、２次巻線１１５ｂの一端から所定の交流電圧を生成する第１の生成手段として機能する。

トランジスタ４０１がオンのとき、トランジスタ１１１にはベース電流が供給されない。このため、トランジスタ１１１はオフしている。トランジスタ１１１がオフしていると、トランス１１５の１次巻線１１５ａに電流は流れないため、トランス１１５の２次巻線１１５ｂに電圧は誘起されず出力端１２２に高電圧は発生しない。出力端１２２は、トランス１１５の２次巻線１１５ｂの一端から抵抗１２１を介して負荷に電圧を供給するための負荷との接続点である。

パルス信号ＣＬＫの論理がハイレベルからローレベルに遷移すると、トランジスタ４０１がオンからオフに遷移する。トランジスタ４０１がオフすると、電源電圧Ｖ１から供給される電流は、抵抗１０３を介してトランジスタ１１１のベース端子に流れ込み、トランジスタ１１１はオンする。一方、トランジスタ１１２はオフする。その結果、電源電圧Ｖ１から供給される電流は、抵抗１１０、トランジスタ１１１のコレクタ−エミッタ間、コンデンサ１１４を介してトランス１１５の１次巻線１１５ａに流れ込み、トランス１１５の１次巻線１１５ａが励磁される。

トランス１１５の１次巻線１１５ａが励磁されると、トランス１１５の２次巻線１１５ｂには、１次巻線１１５ａと２次巻線１１５ｂとの巻数比に応じた電圧が誘起され、出力端１２２には２次巻線１１５ｂに誘起された電圧に応じた電圧が発生する。２次巻線１１５ｂに誘起された電圧から生じるトランス１１５の２次巻線１１５ｂに流れる電流は、ダイオード４０３を介して、コンデンサ４０２に流れこむ。また、２次巻線１１５ｂに流れる電流は、ダイオード４０３のカソード端子に接続されたツェナーダイオード１１６、抵抗４０４、ＧＮＤを介して、抵抗１１８と第１のコンデンサであるコンデンサ１１９にも流れる。第２の抵抗である抵抗１１８はコンデンサ１１９に並列に接続されている。抵抗１１８とコンデンサ１１９の一方の接続点はトランス１１５の２次巻線１１５ｂの他端に接続され、抵抗１１８とコンデンサ１１９の他方の接続点はＧＮＤに接続（接地）されている。コンデンサ１１９に充電された所定の直流電圧は、トランス１１５の２次巻線１１５ｂに発生した交流電圧に重畳され、抵抗１２１を介して出力端１２２に直流重畳交流高電圧として生成される。抵抗１１８及びコンデンサ１１９は、所定の直流電圧を生成する第２の生成手段として機能する。

パルス信号ＣＬＫの論理がローレベルから再度ハイレベルに遷移すると、トランジスタ１１１はオフし、トランジスタ１１２がオンする。トランジスタ１１２がオンすると、トランス１１５の１次巻線１１５ａに流れる電流は、コンデンサ１１４、トランジスタ１１２、抵抗１１３を介してＧＮＤに流れ込む。このとき、トランス１１５の２次巻線１１５ｂにはトランジスタ１１２のオフ時とは逆向きに電圧が生じるため、２次巻線１１５ｂには電流は流れない。以上の動作をパルス信号ＣＬＫのデューティーで繰り返すことで、図７の電源装置は、直流重畳交流高電圧を生成する。

上述した回路について、高電圧の出力を停止するときの動作を説明する。図８は高電圧の出力を停止するように指示されたときにＣＰＵ１０１が実行するフローチャートを示している。なお、高電圧の出力を停止するように指示する制御部は、ＣＰＵ１０１とは別に設けられているＣＰＵであってもよいし、ＣＰＵ１０１であってもよい。図９は高電圧の出力を停止するように指示されたときのタイムチャートを示している。図９（ｉ）はパルス信号ＣＬＫのハイレベル（Ｈ）、ローレベル（Ｌ）を示しており、（ｉｉ）はトランス１１５の２次巻線１１５ｂの出力端１２２から出力される電圧の変動を示している。（ｉｉ）の細線は直流電圧Ｖｄｃが重畳された交流電圧を示し、太線は直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。図９の領域Ａに示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫを出力する区間では、交流電圧と直流電圧が重畳された高電圧が出力される。領域Ａでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶ（Ｖｄｃ＝Ｖ）となるようなデューティーでパルス信号ＣＬＫを出力している。

高電圧の出力を停止する指示を受けると、ＣＰＵ１０１は、ステップ（以下、Ｓとする）１０２で、パルス信号ＣＬＫの論理をハイレベルに固定する。これにより、図９の領域Ａの区間が終了し領域Ｂの区間に遷移する。ＣＰＵ１０１は、タイマ（不図示）をリセットしてスタートする。パルス信号ＣＬＫがハイレベルに固定されたため、トランジスタ４０１はオン状態を維持する。これにより、抵抗１０３、１１０、１１３、トランジスタ１１１、１１２で構成されるプッシュプル駆動回路３５０はプル動作を維持する。その結果、領域Ｂに示すように、トランス１１５の２次巻線１１５ｂには高電圧の交流電圧は生成されなくなる。

Ｓ１０３でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＣＬＫの論理をハイレベルに固定してからＸミリ秒（ｍｓｅｃ）（以下、待機時間Ｘという）が経過したか否かを判断する。Ｘミリ秒は、トランス１１５の２次側に蓄積された直流電圧Ｖｄｃの電荷が放電するまでの時間に設定されている。直流電圧Ｖｄｃの電荷の放電時間は、トランス１１５の２次側に設けられているコンデンサと抵抗の時定数により決定される。すなわち、直流電圧Ｖｄｃの電荷の放電時間においては、コンデンサ１１９、４０２、抵抗１１８が支配的となる。そのため、待機時間Ｘはコンデンサ１１９、４０２、抵抗１１８の回路定数や実機状態を加味し、適切な値に設定される。Ｓ１０３でＣＰＵ１０１は、待機時間Ｘミリ秒が経過していないと判断した場合、処理をＳ１０３に戻し、待機時間Ｘミリ秒が経過したと判断した場合、処理をＳ１０４に進める。Ｓ１０４でＣＰＵ１０１は、領域Ｂに示すように、トランス１１５の２次側の時定数で決まる待機時間Ｘが経過すると、直流電圧Ｖｄｃの電荷が放電され、高電圧の出力が停止された（高電圧出力オフ）と判断し、処理を終了する。なお、図９で示す待機時間Ｘは設定値であるため、電荷が放電される時間にマージンを取るために、十分長い時間に設定されることもあれば、電荷が放電される前の時間に設定されることもある。

［画像形成装置］
電源装置を有する画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００（以下、プリンタ３００という）は、静電潜像が形成される感光体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）を備えている。プリンタ３００は、更に、感光ドラム３１１に静電潜像を形成する露光部３１９（露光手段）、感光ドラム３１１上に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された被転写体としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、露光部３１９、現像部３１２、転写部３１８が画像形成部である。また、プリンタ３００は、後述する電源装置４００を備えている。なお、画像形成装置は、図１（ａ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像をシートに転写する２次転写部を備える画像形成装置であってもよい。

プリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するＣＰＵを有するコントローラ３２０を備えている。電源装置４００は、例えばコントローラ３２０に電力を供給する低電圧電源と、帯電部３１７、現像部３１２、転写部３１８の少なくとも１つに交流高電圧を供給する高電圧電源と、を備えている。電源装置４００の高電圧電源は、交流電圧に直流電圧を重畳した交流電圧を出力する。

［高電圧電源］
図１（ｂ）に実施例１の高電圧電源の回路図を示す。図７の構成と同じ構成には同じ符号を付す。図１（ｂ）の高電圧電源は、交流電圧を生成する昇圧トランスから交流電圧とともに直流電圧も生成する回路である。図１（ｂ）の高電圧電源では、交流電圧を生成するためのパルス信号のデューティーを変化させることで直流電圧が調整される。制御手段であるＣＰＵ１０１は、パルス信号ＣＬＫの出力、停止、デューティーを制御するＣＰＵであり、内部にタイマ（不図示）を有している。なお、ＣＰＵ１０１は、プリンタ３００が有するコントローラ３２０のＣＰＵであってもよいし、コントローラ３２０のＣＰＵとは独立に設けられた電源装置の制御用のＣＰＵであってもよく、以下の実施例についても同様とする。抵抗１０２、１０３、電界効果トランジスタ（以下、ＦＥＴとする）１０４は、ＣＰＵ１０１から出力されるパルス信号ＣＬＫの電圧を変換する回路である。ＦＥＴ１０４は、パルス信号ＣＬＫがハイレベルのときにオンされ、パルス信号ＣＬＫがローレベルのときにオフされる。

コンデンサ１０５はパルス信号ＣＬＫの直流成分をカットするカップリングコンデンサであり、電源電圧Ｖ１を抵抗１０６、１０７で分圧した電圧を中間電圧とする交流電圧を生成する。抵抗１０８、１０９、１１０、１１３、トランジスタ１１１、１１２、コンデンサ１１４は、トランス１１５に入力される交流電圧を生成する、駆動手段であるプッシュプル型の駆動回路１５０である。プッシュプル型の駆動回路１５０では、パルス信号ＣＬＫの論理がローレベルのとき、トランジスタ１１１がオンし、電源電圧Ｖ１から抵抗１１０、トランジスタ１１１、コンデンサ１１４を介してトランス１１５の１次巻線１１５ａに電流が流れ込む。これにより、トランス１１５の１次巻線１１５ａが励磁される。トランス１１５の１次巻線１１５ａが励磁されると、トランス１１５の２次巻線１１５ｂには、１次巻線１１５ａと２次巻線１１５ｂとの巻数比に応じた電圧が誘起され、出力端１２２には２次巻線１１５ｂに誘起された電圧に応じた電圧が発生する。

トランス１１５の２次巻線１１５ｂに生じる電流は、抵抗１２０、ツェナーダイオード１１６、ダイオード１１７、ＧＮＤを介してコンデンサ１１９と抵抗１１８に流れ込む。トランス１１５の２次巻線１１５ｂに誘起された電圧の波形において、上端のピーク電圧は、ツェナーダイオード１１６によりクランプされ、コンデンサ１１９には直流電圧Ｖｄｃが充電される。ダイオード１１７は、トランス１１５の２次巻線１１５ｂに誘起された電圧の波形における下端の電圧が出力される区間において、逆方向に電流が流れることを防止する目的で接続されている。抵抗１２１は出力端１２２の保護抵抗である。出力端１２２には、高電圧電源により動作させる負荷が接続される。負荷は、例えば、プリンタ３００の帯電部３１７、現像部３１２、転写部３１８等である。

パルス信号ＣＬＫの論理がローレベルからハイレベルに遷移すると、トランス１１５の２次巻線１１５ｂにはパルス信号ＣＬＫの論理がローレベルのときとは逆向きの電圧が誘起される。このときトランス１１５の２次巻線１１５ｂに生じる電流は、コンデンサ１１９、ＧＮＤ、コンデンサ１３１、ダイオード１３０、抵抗１２０を介して流れる。ダイオード１３０は、カソード端子にトランス１１５の一端が接続されている。

ここで、ダイオード１３０、コンデンサ１３１、１３５、抵抗１３２、１３３、１３４は、トランス１１５の出力電圧の波形の下端のピーク電圧をホールドすることにより電圧を検知する第１の回路として機能する電圧検知回路１５５である。なお、電圧検知回路１５５は、トランス１１５の出力電圧の波形の下端又は上端のいずれか一方のピーク電圧をホールドしてもよいし、下端及び上端の両方のピーク電圧をホールドする回路でもよい。トランス１１５の出力電圧の波形の下端のピーク電圧（以下、下端ピーク電圧という）は、第１のダイオードであるダイオード１３０、第２のコンデンサであるコンデンサ１３１により整流、平滑される。整流、平滑された電圧は、抵抗１３２、１３３、１３４により分圧され、分圧された電圧は、オペアンプ１３６の非反転入力端子に入力される。電源電圧Ｖ２は、電圧検知回路１５５用の電源電圧である。直列に接続された抵抗１３２と抵抗１３４は、第１の抵抗として機能する。直列に接続された抵抗１３２、１３４は、コンデンサ１３１に並列に接続されている。コンデンサ１３１と抵抗１３２、１３４の一方の接続点はダイオード１３０のアノード端子に接続され、コンデンサ１３１と抵抗１３２、１３４の他方の接続点は接地されている。

ＣＰＵ１０１はパルス信号ＰＷＭを出力している。ＣＰＵ１０１から出力されたパルス信号ＰＷＭは、抵抗１３７、コンデンサ１３８により平滑され、平滑された直流電圧はオペアンプ１３６の反転入力端子に入力されている。ＣＰＵ１０１は、パルス信号ＰＷＭのデューティーを変化させることで、オペアンプ１３６の反転入力端子に入力される直流電圧を変化させることができる。コンデンサ１３９はオペアンプ１３６の出力電圧を安定させるためのコンデンサである。オペアンプ１３６は反転入力端子と非反転入力端子とにそれぞれ入力された電圧が等しくなるように、出力電圧を制御する。すなわち、オペアンプ１３６は、下端ピーク電圧を一定電圧とするようにフィードバック制御を行っている。ＣＰＵ１０１から出力されるパルス信号ＰＷＭのデューティーを変化させることで、下端ピーク電圧を変化させることができる。

［高電圧電源の出力停止時の動作］
図１（ｂ）の高電圧電源について、高電圧の出力を停止する際（出力オフ時）の動作を説明する。実施例１では、プリンタ３００で使用する高電圧回路を想定しており、出力端１２２はトランス１１５の２次側と比べて高インピーダンスとなっている。図２は高電圧の出力を停止する際のフローチャートを示しており、図３は高電圧の出力を停止する際の制御のタイムチャートを示している。図３（ｉ）はパルス信号ＣＬＫのハイレベル、ローレベルを示しており、（ｉｉ）は図１（ｂ）の高電圧電源の出力端１２２から出力される電圧の変動を示している。（ｉｉ）の細線は出力端１２２から出力される交流電圧を示し、太線は抵抗１１８の両端に発生する直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。

図３の領域Ｃ示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫを出力する区間では、交流電圧と直流電圧が重畳された高電圧が出力される。領域Ｃでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＣＬＫのデューティーを制御している。ＣＰＵ１０１は、高電圧の出力を停止する際、Ｓ１０６以降の処理を実行する。これにより、領域Ｃの区間が終了し、領域Ｄの区間に遷移する。Ｓ１０６でＣＰＵ１０１は、直流電圧Ｖｄｃがゼロ電位となるように（Ｖｄｃ＝０）パルス信号ＣＬＫのデューティーを設定し、パルス信号ＣＬＫを出力する。ここで、ＣＰＵ１０１は、直流電圧Ｖｄｃがゼロ電位となるようにパルス信号ＣＬＫのデューティーを設定している。しかし、ＣＰＵ１０１は、領域Ｃの直流電圧ＶｄｃであるＶよりも低い直流電圧Ｖ３（Ｖ３＜Ｖ）となるようにパルス信号ＣＬＫのデューティーを設定してもよい。ＣＰＵ１０１は、タイマ（不図示）をリセットしてスタートさせる。なお、実施例１では、パルス信号ＣＬＫのハイレベルのデューティー（以下、正デューティーという）を領域Ｃにおける４５％から領域Ｄでは２０％に変更した場合で説明する。

領域Ｄに示すように、パルス信号ＣＬＫの正デューティーを２０％にすることで、直流電圧Ｖｄｃがゼロ電位に近づく。パルス信号ＣＬＫがローレベルのとき、コンデンサ１１９はトランス１１５の２次巻線１１５ｂに流れる電流で電荷が充電される一方で、コンデンサ１３１は抵抗１３２を介して電荷が放電される。また、パルス信号ＣＬＫがハイレベルのとき、コンデンサ１３１が充電される一方で、コンデンサ１１９は放電される。ここで、領域Ｃ、領域Ｄにおけるコンデンサ１３１は、パルス信号ＣＬＫがローレベルのときに放電された電荷を、パルス信号ＣＬＫがハイレベルのときに充電するという動作をしている。コンデンサ１３１には、トランス１１５の２次巻線１１５ｂに流れる電流だけでなく、コンデンサ１１９から放電された電荷も流れ込み、コンデンサ１３１は充電される。これは、一般的に抵抗１１８は、数ＭΩから数１０ＭΩの定数で構成されるため、コンデンサ１３１を介した電流経路の方が抵抗１１８を介した電流経路よりもインピーダンスが低いからである。なお、前述したように出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来例ではコンデンサ１１９の電荷が抵抗１１８を介して放電されるのに対し、実施例１では、抵抗１１８より低インピーダンスのコンデンサ１３１を介した電流経路で、コンデンサ１１９の電荷が放電される。このため、実施例１の構成の方が従来例よりトランス１１５の２次側に充電された電荷を早く放電することができ、直流電圧Ｖｄｃの立下りが早くなる。

Ｓ１０７でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＣＬＫのデューティーを切り替えてから、所定の時間Ｙミリ秒が経過したか否かを判断する。Ｓ１０７でＣＰＵ１０１は、所定の時間Ｙミリ秒が経過していないと判断した場合、処理をＳ１０７に戻し、所定の時間Ｙミリ秒が経過したと判断した場合、処理をＳ１０８に進める。Ｓ１０８でＣＰＵ１０１は、パルス信号ＣＬＫの論理をハイレベルに固定する。ＣＰＵ１０１は、タイマをリセットしてスタートさせる。ここで、所定の時間Ｙは、あらかじめパルス信号ＣＬＫの正デューティーを、例えば４５％から２０％に切り替えたときに、直流電圧Ｖｄｃがゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。パルス信号ＣＬＫの論理がハイレベルに固定されると、領域Ｄから領域Ｅに遷移する。

Ｓ１０９でＣＰＵ１０１は、タイマを参照することにより、領域Ｄから領域Ｅに遷移してから所定の時間Ｚミリ秒が経過したか否かを判断する。Ｓ１０９でＣＰＵ１０１は、所定の時間Ｚミリ秒が経過していないと判断した場合、処理をＳ１０９に戻し、所定の時間Ｚミリ秒が経過したと判断した場合、処理をＳ１１０に進める。Ｓ１１０でＣＰＵ１０１は、高電圧の出力が停止したと判断し、処理を終了する。所定の時間Ｚは、あらかじめパルス信号ＣＬＫの正デューティーを、例えば２０％からハイレベルに固定したときに、交流電圧がゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。なお、図３の所定の時間Ｙ、Ｚはあくまで設定値であるため、コンデンサ１１９に充電された電荷が放電される時間のマージンを取るために、十分長い時間に設定してもよい。また、製品仕様上許容される範囲であれば、コンデンサ１１９の電荷の放電が終了する前の時間に設定してもよい。

［感光ドラムの削れ量の改善］
実施例１において、交流電圧のピークトゥピーク電圧（上端電圧−下端電圧）を１５００Ｖ、直流電圧Ｖｄｃを−３７５Ｖ、抵抗１１８、１３２を１０ＭΩ、コンデンサ１１９を４７００ｐＦ、コンデンサ１３１を２２００ｐＦにそれぞれ設定する。このような設定値の場合、従来例における図９の領域Ｂは１８０ミリ秒、実施例１の図３の領域Ｄは１７ミリ秒となる。実施例１の構成では、高電圧の出力停止を指示してから高電圧の出力が実際に停止されるまでの時間を、従来例よりも１６３ミリ秒短縮することができる。なお、上述した構成は実施例１を説明するための一例であり、実施例１の回路設定に限定されない。

実施例１の高電圧電源を画像形成装置の交流現像回路に適用した場合の効果を説明する。一例として、ある画像形成装置の動作シーケンスを考える。シート１枚をプリントするために帯電電圧を従来よりも１６３ミリ秒早く停止させた場合、シート１枚あたりの感光ドラム３１１の削れ量は、従来の削れ量に比べて２．２％改善できることが確認されている。寿命まで２００００枚を印刷できる感光ドラム３１１において、シート１枚当たりの削れ量が従来の削れ量に比べて２．２％改善できた場合、１６３ミリ秒の時間の短縮により、２０４４０枚のプリントを実行することができる。つまり、プリントの実行枚数にして４４０枚分、感光ドラム３１１の寿命を延長させることができる。

以上のような制御を実施することで、従来の制御よりも早く高電圧出力をゼロ電位に近づけることができる。その結果、直流重畳交流高電圧回路を有する画像形成装置においては、交流帯電電圧の印加時間を短縮することができ、感光体の寿命を延長することができる。なお、高電圧を生成するためのパルス信号ＣＬＫのデューティーを、直流電圧Ｖｄｃをゼロ電位又は直流電圧Ｖｄｃよりも低い電位に設定することで高電圧出力の停止を早くする制御を実施する構成は、実施例１の回路構成に限定されない。以上、実施例１によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。

図４に実施例２を説明するための高電圧電源の回路図を示す。図４の高電圧電源は、交流電圧を生成する昇圧トランスと、直流電圧を生成する昇圧トランスとを、独立に設けた回路である。実施例２の高電圧電源は、両方の昇圧トランスの２次側を接続することで、直流重畳交流高電圧を生成している。図４の動作を説明する。図１（ｂ）と同一部分においては同一符号を付し、図１（ｂ）と同じ回路の詳細な説明は省略する。

［高電圧電源］
ＣＰＵ１０１はパルス信号ＣＬＫの出力、停止、デューティーに加え、パルス信号ＣＬＫ２の出力、停止、デューティーを制御する。ＣＰＵ１０１は、所定のデューティーのパルス信号ＣＬＫ２を出力することで、抵抗５０１を介してＦＥＴ５０３のスイッチング動作を行う。トランス５０６は１次巻線と２次巻線を有し、所定の直流電圧を生成する第２の生成手段として機能する。トランス５０６の２次巻線には、第１のコンデンサであるコンデンサ５０８が接続されている。コンデンサ５０８には、第２の抵抗である抵抗５０９が並列に接続されている。コンデンサ５０８と抵抗５０９の一方の接続点はトランス１１５の２次巻線１１５ｂの他端に接続され、コンデンサ５０８と抵抗５０９の他方の接続点は接地されている。ＦＥＴ５０３がオンしたとき、トランス５０６の１次巻線には抵抗５０２を介して電源電圧Ｖ１から電流が流れ込み、トランス５０６の１次巻線が励磁される。トランス５０６の１次巻線が励磁されると、トランス５０６の２次巻線には、１次巻線と２次巻線との巻数比に応じた電圧が誘起される。ただし、ダイオード５０７により電流が流れる方向が制限されるため、トランス５０６の２次側には電流は流れない。

パルス信号ＣＬＫ２のデューティーで決まる時間によりパルス信号ＣＬＫ２の論理がハイレベルからローレベルに遷移すると、ＦＥＴ５０３がオフする。トランス５０６の１次側では、トランス５０６の回生電流がダイオード５０５、トランス５０６を介してコンデンサ５０４に流れ込み、回生電流がコンデンサ５０４に充電される。一方、トランス５０６の２次巻線には、ＦＥＴ５０３がオンしたときとは逆向きの電圧が誘起され、トランス５０６の２次側には、コンデンサ５０８と抵抗５０９を介してダイオード５０７に電流が流れる。このとき、コンデンサ５０８に充電される電荷は、高電圧電源の直流電圧Ｖｄｃとして生成される。

コンデンサ５０８の一端は、ダイオード５０７のアノードに接続され、他端はＧＮＤに接続されている。コンデンサ５０８に充電された直流電圧Ｖｄｃは、交流電圧を生成するトランス１１５を介して出力端１２２から出力される。なお、第１のダイオードであるダイオード１３０、第２のコンデンサであるコンデンサ１３１、第１の抵抗である抵抗１３２は、トランス１１５の２次巻線１１５ｂに発生した交流電圧の波形の下端電圧をクランプする回路であり、第１の回路として機能する。ダイオード１３０は、トランス１１５の一端にカソード端子が接続されている。抵抗１３２は、コンデンサ１３１に並列に接続されている。コンデンサ１３１と抵抗１３２の一方の接続点はダイオード１３０のアノード端子に接続され、コンデンサ１３１と抵抗１３２の他方の接続点は接地されている。

実施例２では、コンデンサ１３１と抵抗１３２は、実施例１のような電圧検知回路１５５としてではなく、直流電圧Ｖｄｃが充電されているコンデンサ５０８の電荷を早く放電させるための機能を果たしている。また、図４の回路では、トランス１１５の２次巻線１１５ｂに発生した交流電圧の波形の上端電圧をクランプするツェナーダイオード１１６と、ダイオード１１７は接続されていない。以上説明したように図４の回路構成では、交流電圧と直流電圧を独立したトランスを用いて生成し、直流電圧を交流電圧に重畳することで直流重畳交流電圧を生成している。

［高電圧電源の出力停止時の動作］
上述した回路について、高電圧出力を停止する際の動作を説明する。実施例２では、プリンタ３００で使用する高電圧回路を想定しており、出力端１２２はトランス１１５の２次側と比べて高インピーダンスとなっている。図５は高電圧の出力を停止させる際のフローチャートを示しており、図６は高電圧の出力を停止させる際の制御のタイムチャートを示している。図６（ｉ）はパルス信号ＣＬＫのハイレベル、ローレベルを示しており、（ｉｉ）はパルス信号ＣＬＫ２のハイレベル、ローレベルを示している。図６（ｉｉｉ）は図４の高電圧電源の出力端１２２の電圧の変動を示している。（ｉｉｉ）で、細線は高電圧出力の交流電圧を示し、太線は高電圧出力の直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。

図６の領域Ｃ示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫ、ＣＬＫ２をそれぞれ出力すると、交流電圧と直流電圧Ｖｄｃが重畳された高電圧が出力される。領域Ｃでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＣＬＫ２のデューティーを設定している。ＣＰＵ１０１が高電圧電源からの出力を停止する処理を開始すると、領域Ｃから領域Ｄの区間に遷移する。Ｓ２０６でＣＰＵ１０１は、パルス信号ＣＬＫを直流電圧Ｖｄｃがゼロ電位となるようなデューティーに設定し、パルス信号ＣＬＫ２の論理をローレベルに固定する。ここで、実施例１と同様に、ＣＰＵ１０１は、領域Ｃの直流電圧ＶｄｃであるＶよりも低い直流電圧Ｖ３（Ｖ３＜Ｖ）となるようにパルス信号ＣＬＫのデューティーを設定してもよい。ＣＰＵ１０１は、タイマをリセットしてスタートさせる。実施例２では、パルス信号ＣＬＫの正デューティーを、例えば４５％から２０％に変更する。領域Ｄに示すように、パルス信号ＣＬＫの正デューティーを２０％にすることで、直流電圧Ｖｄｃがゼロ電位に近づく。従来の高電圧の出力を停止する際の動作は、パルス信号ＣＬＫ、ＣＬＫ２を高電圧の出力を停止させる際の論理に固定するだけである。すなわち、従来の制御では、パルス信号ＣＬＫをハイレベルに固定し、パルス信号ＣＬＫ２をローレベルに固定するだけである。そのため、従来の高電圧電源では、図９の領域Ｂと同じように、トランス５０６で生成される直流電圧Ｖｄｃは抵抗５０９を介して放電される。

一方、実施例２の高電圧の出力を停止させる際は、トランス１１５が所定のデューティー設定で動作している。パルス信号ＣＬＫの論理がハイレベルのとき、トランス１１５のプッシュプル型の駆動回路１５０はプル動作をしている。このとき、トランス１１５の２次側に流れる電流は、コンデンサ５０８、ＧＮＤ、コンデンサ１３１、ダイオード１３０を介して流れるが、２次側に流れる電流だけでなく、コンデンサ５０８から放電された電流も流れる。なお、前述したように出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来の高電圧電源ではコンデンサ５０８の電荷が抵抗５０９を介して放電されるのに対し、実施例２では、抵抗５０９より低インピーダンスのコンデンサ１３１側の電流経路で、コンデンサ５０８に充電された電荷が放電される。このため、実施例２の構成の方が、従来よりも早くコンデンサ５０８の電荷を放電することができる。

Ｓ２０７でＣＰＵ１０１は、タイマを参照することにより、所定の時間Ｎミリ秒が経過したか否かを判断する。Ｓ２０７でＣＰＵ１０１は、所定の時間Ｎミリ秒が経過していないと判断した場合、処理をＳ２０７に戻し、所定の時間Ｎミリ秒が経過したと判断した場合、処理をＳ２０８に進める。Ｓ２０８でＣＰＵ１０１は、パルス信号ＣＬＫの論理をハイレベルに固定し、タイマをリセットしてスタートさせる。ここで、所定の時間Ｎミリ秒は、あらかじめパルス信号ＣＬＫの正デューティーを４５％から２０％に切り替えたときに直流電圧Ｖｄｃがゼロ電位になる時間を見積もっておき、見積もった値に基づき最適な値に設定される。パルス信号ＣＬＫの論理をハイレベルに固定すると、領域Ｄから領域Ｅに遷移する。

Ｓ２０９でＣＰＵ１０１は、タイマを参照することにより、所定の時間Ｋミリ秒が経過したか否かを判断する。Ｓ２０９でＣＰＵ１０１は、所定の時間Ｋミリ秒が経過していないと判断した場合、処理をＳ２０９に戻し、所定の時間Ｋミリ秒が経過したと判断した場合、処理をＳ２１０に進める。Ｓ２１０でＣＰＵ１０１は、高電圧の出力が停止されたと判断し、処理を終了する。所定の時間Ｋミリ秒は、あらかじめパルス信号ＣＬＫの正デューティーが２０％からハイレベルに固定されたときの交流電圧がゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。なお、図５で示す所定の時間Ｎ、Ｋはあくまで設定値であるため、コンデンサ５０８の電荷が放電される時間のマージンを取るために、十分長い時間に設定してもよい。また、製品仕様上、許容範囲であれば、コンデンサ５０８の電荷の放電が終了する前の時間に設定してもよい。

実施例２では、交流電圧のピークトゥピーク電圧（上端電圧−下端電圧）を１５００Ｖ、直流電圧Ｖｄｃを−３７５Ｖ、抵抗５０９、１３２を１０ＭΩ、コンデンサ５０８を４７００ｐＦ、コンデンサ１３１を２２００ｐＦと設定する。この結果、従来における領域Ｂに相当する時間は１８０ミリ秒、図６の領域Ｄは１０ミリ秒となり、実施例２の制御は従来の制御より１７０ミリ秒時間を短縮することができる。なお、上述した構成は、実施例２を説明するための一例であり、実施例２の回路設定に限定されない。また、実施例２の高電圧電源を画像形成装置の交流現像回路に適用した場合も、実施例１と同様の効果を得ることができる。

以上のような制御を実施することで、パルス信号ＣＬＫをハイレベルに固定する場合よりも早く高電圧の出力電圧をゼロ電位に近づけることができる。これにより、交流高電圧回路を有する画像形成装置においては、感光体の寿命を延長することができる。なお、高電圧生成のパルス信号のデューティーを、直流電圧Ｖｄｃをゼロ電位又は直流電圧Ｖｄｃよりも低い電位に設定することで高電圧出力の停止を早める制御を実施する構成は、実施例２の回路構成に限定されない。以上、実施例２によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。

なお、実施例１の図１の回路構成において、直流電圧Ｖｄｃを生成する回路を実施例２の図４の直流電圧Ｖｄｃを生成する回路のように構成してもよい。また、実施例２の図４の回路構成において、直流電圧Ｖｄｃを生成する回路を実施例１の図１の直流電圧Ｖｄｃを生成する回路のように構成してもよい。このように構成した場合でも、実施例１、実施例２と同様の効果を得ることができる。

１０１ ＣＰＵ
１１５ トランス
１１８ 抵抗
１１９ コンデンサ
１３１ コンデンサ
１５５ 電圧検知回路

Claims (9)

1. １次巻線と２次巻線とを有する第１のトランスを有し、前記第１のトランスの２次巻線の一端から交流電圧を生成する第１の生成手段と、
   前記第１のトランスの２次巻線の他端に接続された第１のコンデンサを有し、直流電圧を生成する第２の生成手段と、
   前記第１の生成手段及び前記第２の生成手段を制御する制御手段と、
   を有し、前記第１の生成手段により生成された交流電圧と前記第２の生成手段により生成された直流電圧とを重畳した出力電圧を出力する電源装置であって、
   第２のコンデンサを有し、前記第１のトランスの２次巻線の前記一端に接続された第１の回路を有し、
   前記制御手段は、前記出力電圧の出力を停止させる際に、前記第１のコンデンサの両端の電圧が、前記第２の生成手段により生成されている第１の直流電圧よりも低い第２の直流電圧となるように前記第１の生成手段を制御し、その後、前記第１の生成手段を停止させることを特徴とする電源装置。
2. 前記第１のトランスを駆動する駆動手段を有し、
   前記制御手段は、前記第１のトランスを駆動するためのパルス信号を前記駆動手段に出力し、
   前記出力電圧の出力を停止させる際に、前記第１のコンデンサの両端の電圧が前記第２の直流電圧となるように前記パルス信号のデューティーを調整し、その後、前記パルス信号の論理を前記第１の生成手段を停止させる論理に固定することを特徴とする請求項１に記載の電源装置。
3. 前記第１の回路は、前記出力電圧の波形の上端の電圧と前記出力電圧の波形の下端の電圧とのいずれか一方、又は前記出力電圧の波形の上端の電圧と前記出力電圧の波形の下端の電圧との両方をホールドする回路であることを特徴とする請求項１又は請求項２に記載の電源装置。
4. 前記第１の回路は、前記第１のトランスの前記一端にカソード端子が接続された第１のダイオードを有することを特徴とする請求項３に記載の電源装置。
5. 前記第２のコンデンサに並列に接続された第１の抵抗を有し、
   前記第２のコンデンサと前記第１の抵抗の一方の接続点は前記第１のダイオードのアノード端子に接続され、前記第２のコンデンサと前記第１の抵抗の他方の接続点は接地されていることを特徴とする請求項４に記載の電源装置。
6. 前記第１の抵抗は、直列に接続された２つの抵抗であることを特徴とする請求項５に記載の電源装置。
7. 前記第２の生成手段は、前記第１のコンデンサに並列に接続された第２の抵抗を有し、
   前記第１のコンデンサと前記第２の抵抗の一方の接続点は前記第１のトランスの２次巻線の他端に接続され、前記第１のコンデンサと前記第２の抵抗の他方の接続点は接地されていることを特徴とする請求項１から請求項６のいずれか１項に記載の電源装置。
8. 前記第２の生成手段は、１次巻線と２次巻線とを有する第２のトランスを有し、
   前記第２のトランスの２次巻線に接続された前記第１のコンデンサと、前記第１のコンデンサに並列に接続された第２の抵抗と、を有し、
   前記第１のコンデンサと前記第２の抵抗の一方の接続点は前記第１のトランスの前記他端に接続され、前記第１のコンデンサと前記第２の抵抗の他方の接続点は接地されていることを特徴とする請求項１から請求項６のいずれか１項に記載の電源装置。
9. 感光体と、
   前記感光体を帯電する帯電手段と、
   前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、
   前記露光手段により形成された静電潜像をトナーにより現像しトナー像を形成する現像手段と、
   前記現像手段により形成されたトナー像を被転写体に転写する転写手段と、
   前記帯電手段、前記現像手段及び前記転写手段の少なくとも１つに交流電圧を供給する請求項１から請求項８のいずれか１項に記載の電源装置と、
   を備えることを特徴とする画像形成装置。

Images