JP2021092625A - 画像形成装置 - Google Patents

Abstract

【課題】現像電圧のオーバーシュートを低減すること。【解決手段】画像形成装置の電源装置は、トランスの一次巻線に第一方向の電流を流すときに当該電流の経路となる第一経路と、一次巻線に第二方向の電流を流すときに当該電流の経路となる第二経路とを有している。第一経路と第二経路とのうちの少なくとも一方には、二次巻線に生じる現像電圧のオーバーシュートを低減するダンピング抵抗器が設けられる。【選択図】図５

Description

本発明は画像形成装置に関する。

現像装置は、交流電圧（矩形波）と直流電圧とを重畳して生成された現像電圧を用いてトナー画像を形成する。特許文献１は、交流電圧を生成する回路の二次側にダンピング抵抗を採用することで、現像電圧のオーバーシュートを低減することに言及している。

特開２０１２−０６３７１４号公報

現像電圧は負の電圧Ｖｐ−と正の電圧Ｖｐ＋を交互に繰り返す電圧である。現像電圧の元になる矩形波の周波数とデューティ比が高くなると、トナー画像の粒状性が向上する。しかし、矩形波の周波数およびデューティ比が高くなると、負の電圧Ｖｐ−を出力している時間Ｔｂが短くなってしまう。その結果、正の電圧Ｖｐ＋から負の電圧Ｖｐ−への立下りが遅くなって現像電圧の波形が崩れてしまい、適切な現像条件が得られなくなる。

ダンピング抵抗の抵抗値を小さくすると、正の電圧Ｖｐ＋から負の電圧Ｖｐ−への立下りが速くなる。しかし、正の電圧Ｖｐ＋への立ち上がりも同様に速くなってしまう。｜Ｖｐ−｜より｜Ｖｐ＋｜が小さいため、現像電圧がＶｐ−からＶｐ＋へ立ち上がるときに、オーバーシュートが発生し、トナー画像にリングマーク（リング状またはスポット状の模様）が発生してしまう。そこで、本発明は、現像電圧のオーバーシュートを低減することを目的とする。

本発明は、たとえば、
感光体を帯電させる帯電手段と、
前記帯電手段により帯電された前記感光体を露光することにより静電潜像を形成する露光手段と、
前記静電潜像を現像剤で現像してトナー画像を形成する現像手段と、
現像電圧を生成して前記現像手段に印加する電源手段と、を有し、
前記電源手段は、
一次巻線と二次巻線とを有し、前記二次巻線の一端が前記現像手段に接続され、前記二次巻線の他端がグランドに接続されたトランスと、
前記一次巻線の一端に接続されたコンデンサと、
前記一次巻線の第一方向に電流を流す第一スイッチング回路と、
前記一次巻線の第二方向に電流を流す第二スイッチング回路と、
前記第一スイッチング回路および前記第二スイッチング回路を制御して前記一次巻線に流れる電流の向きを切り替える制御部と、
前記一次巻線に前記第一方向の電流を流すときに当該電流の経路となる第一経路と、
前記一次巻線に前記第二方向の電流を流すときに当該電流の経路となる第二経路と、
前記第一経路に挿入され、前記二次巻線に生じる前記現像電圧の正側のオーバーシュートを低減する第一ダンピング抵抗器と、
を有することを特徴とする画像形成装置を提供する。

本発明によれば現像電圧のオーバーシュートが低減される。

画像形成装置を説明する図 現像電圧を説明する図 電源装置と制御基板を示すブロック図 クロック信号と現像電圧の交流成分との関係を示す図 ＡＣ生成回路を示す回路図 二次側のダンピング抵抗の効果を説明する図 デューティ比が高く設定されたケースでの現像電圧を説明する図 電流経路を説明する図 一次側のダンピング抵抗の効果を説明する図 期間Ｔｂの違いに依存した現像電圧の波形を説明する図

以下、添付図面を参照して実施形態が詳しく説明される。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一または同様の構成に同一の参照番号が付され、重複した説明は省略される。

＜画像形成装置＞
図１は電源装置１５０を備えた画像形成装置１００の概略構成を示す図である。画像形成装置１００は、イエロー、マゼンタ、シアン、ブラックという四色の現像剤（トナー）を用いて多色画像を形成するために、四つの画像形成ステーションを有している。参照符号の数字の後に付されたａ〜ｄの文字はそれぞれイエロー、マゼンタ、シアン、ブラックを示している。なお、各画像形成ステーションの構成に違いはないため、ａ〜ｄの文字は以下の説明では省略される。

感光体１はドラム状の像担持体である。帯電ローラ２は感光体１の表面を一様に帯電させる帯電手段である。帯電ローラ２には電源装置１５０により生成された帯電電圧を印加される。露光装置３は一様に帯電した感光体１の表面に画像情報に応じたレーザー光Ｌを照射して静電潜像を形成する露光手段ないしは像形成手段である。現像器４は静電潜像にトナーを付着させることにより現像してトナー画像を形成する現像手段である。現像器４は現像スリーブ４１を有している。現像スリーブ４１には現像を促すための高圧の現像電圧が印加されてもよい。一次転写ローラ５３は感光体１に担持されているトナー画像を中間転写ベルト５１に転写する転写手段である。シートＰは給紙部８によって搬送路へ給紙される。感光体クリーナー６は残ったトナーを感光体１から除去する除去手段である。二次転写ローラ５６は中間転写ベルト５１に担持されているトナー画像をシートＰに転写する転写手段である。中間転写ベルトクリーナー５５は中間転写ベルト５１に残ったトナーを除去する除去手段である。定着器７はとシートＰ上に転写されたトナー画像に熱と圧力を加えて定着させる定着手段である。

電源装置１５０は、直流電圧に交流電圧（矩形波）を重畳して生成した高電圧（現像電圧）を現像スリーブ４１に印加する。負電荷を帯びたトナーは、現像スリーブ４１から静電潜像に付着して、トナー画像となる。なお、静電潜像の電位は、現像スリーブ４１に対して正電位であり、グランド（ＧＮＤ）に対して負電位である。

図２は現像電圧（現像バイアス）の一例を示している。現像電圧は、直流電圧Ｖｄｃと矩形波の交流電圧Ｖａｃを重畳することで生成されている。図２では一例として、現像電圧の周波数は１０ｋＨｚであり、現像電圧のデューティ比は６０％である。直流電圧Ｖｄｃと交流電圧Ｖａｃはそれぞれ可変である。図２では直流電圧Ｖｄｃが−５００Ｖであり、交流電圧Ｖａｃが１６００Ｖｐｐである。正の電圧Ｖｐ＋が出力されている期間Ｔａは６０ｕｓである。負の電圧Ｖｐ−が出力されている期間Ｔｂは４０ｕｓである。交流電圧Ｖａｃが１６００Ｖｐｐである場合、正の電圧値Ｖｐ＋は６４０Ｖであり、負の電圧値Ｖｐ−は９６０Ｖである。

＜電源装置＞
図３が示すように、制御基板３００は電源装置１５０を制御する。ＣＰＵ３０１は制御基板３００に実装されており、メモリ３０２に記憶されている制御プログラムを実行することで、様々な制御信号を生成して電源装置１５０を制御する。電源装置１５０は、交流電圧Ｖａｃを生成するＡＣ生成回路１１０と直流電圧Ｖｄｃを生成するＤＣ生成回路１２０を有する。ＡＣは直流を意味し、ＤＣは交流を意味する。

ＣＰＵ３０１は、交流電圧Ｖａｃを生成するために、ＡＣ生成回路１１０に制御信号ＰＷＭ１、クロック信号ＣＬＫ＿Ａ、およびクロック信号ＣＬＫ＿Ｂを出力する。制御信号ＰＷＭ１の周波数は２５ｋＨｚである。制御信号ＰＷＭ１のデューティ比は交流電圧Ｖａｃの目標値に応じた値である。

ＣＰＵ３０１は、直流電圧Ｖｄｃを生成するために、ＤＣ生成回路１２０にクロック信号ＣＬＫ＿Ｃと制御信号ＰＷＭ２を出力する。たとえば、クロック信号ＣＬＫ＿Ｃの周波数は５０ｋＨｚである。クロック信号ＣＬＫ＿Ｃのデューティ比は２５％である。制御信号ＰＷＭ２の周波数は２５ｋＨｚである。制御信号ＰＷＭ２のデューティ比は、直流電圧Ｖｄｃの目標値に応じた値である。

図４はクロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂ、および現像電圧の交流成分（交流電圧Ｖａｃ）の関係を示している。クロック信号ＣＬＫ＿Ａは負の電圧Ｖｐ−を出力する期間ＴｂにおいてＬｏｗとなる。クロック信号ＣＬＫ＿Ａは正の電圧Ｖｐ＋を出力する期間ＴａにおいてＨｉｇｈとなる。クロック信号ＣＬＫ＿Ｂは正の電圧Ｖｐ＋を出力する期間ＴａにおいてＬｏｗとなる。クロック信号ＣＬＫ＿Ｂは負の電圧Ｖｐ−を出力する期間ＴｂにおいてＨｉｇｈとなる。これにより、交流電圧Ｖａｃが生成される。

図５が示すように、ＡＣ生成回路１１０はトランス駆動部１１５によりトランスＴ１を駆動することで交流電圧Ｖａｃを生成する。トランス駆動部１１５は、ＭＯＳタイプのトランジスタＱ１〜Ｑ４により形成されたフルブリッジ回路を有している。フルブリッジ回路は、二つのスイッチング回路の一例であり、ハーフブリッジ回路など、他の形式の回路が採用されてもよい。つまり、期間Ｔａと期間Ｔｂとでそれぞれ異なる電圧を一次巻線に印可できる回路であれば、フルブリッジ回路の代わりに採用可能である。

＜ＤＣ−ＤＣ変換回路Ａ１１１、ＤＣ−ＤＣ変換回路Ｂ１１２＞
ＤＣ−ＤＣ変換回路Ａ１１１は、入力された電源電圧（＋２４Ｖ）と制御信号ＰＷＭ１とから電圧Ｖａを生成してトランス駆動部１１５に出力する。電圧Ｖａは正の電圧Ｖｐ＋を生成するための電圧である。ＤＣ−ＤＣ変換回路Ｂ１１２は、入力された電源電圧（＋２４Ｖ）と制御信号ＰＷＭ１とから電圧Ｖｂを生成してトランス駆動部１１５に出力する。電圧Ｖｂは負の電圧Ｖｐ−を生成するための電圧である。電圧Ｖａのレベルと電圧Ｖｂのレベルは制御信号ＰＷＭ１によって制御される。なお、トランスＴ１の二次巻線の一端と現像スリーブ４１とを接続する経路には二次側のダンピング抵抗Ｒ２が挿入されている。

＜ドライブ回路Ａ１１３、ドライブ回路Ｂ１１４＞
ドライブ回路Ａ１１３は、ＣＰＵ３０１から入力されるクロック信号ＣＬＫ＿Ａに応じてトランジスタＱ１、Ｑ３をオン／オフする。クロック信号ＣＬＫ＿ＡがＨｉｇｈであるときは、トランジスタＱ１がオンとなり、トランジスタＱ３がオフとなる。クロック信号ＣＬＫ＿ＡがＬｏｗであるときは、トランジスタＱ１がオフとなり、トランジスタＱ３がオンとなる。ドライブ回路Ｂ１１４は、ＣＰＵ３０１から入力されるクロック信号ＣＬＫ＿Ｂに応じてトランジスタＱ２、Ｑ４をオン／オフする。クロック信号ＣＬＫ＿ＢがＨｉｇｈであるときは、トランジスタＱ２がオンとなり、トランジスタＱ４がオフとなる。クロック信号ＣＬＫ＿ＢがＬｏｗであるときは、トランジスタＱ２がオフとなり、トランジスタＱ４がオンとなる。

＜トランス駆動部１１５＞
トランス駆動部１１５はＰｃｈＭＯＳＦＥＴであるトランジスタＱ１、Ｑ２とＮｃｈＭＯＳＦＥＴであるトランジスタＱ３、Ｑ４、コンデンサＣ１、トランスＴ１を有している。一次側のダンピング抵抗Ｒ３、Ｒ４はオプションであり、ダンピング抵抗Ｒ３、Ｒ４のうち少なくとも一方が採用される。

トランジスタＱ１のソースはＤＣ−ＤＣ変換回路Ａ１１１の出力端子に接続されている。トランジスタＱ１のゲートはドライブ回路Ａ１１３の出力端子に接続されている。トランジスタＱ１のドレインは接続点Ｐ１に接続されている。接続点Ｐ１にはトランスＴ１の一次巻線の一端とトランジスタＱ３のドレインとが接続されている。トランジスタＱ３のゲートはドライブ回路Ａ１１３の出力端子に接続されている。トランジスタＱ３のソースは接地されている。

トランジスタＱ２のソースはＤＣ−ＤＣ変換回路Ｂ１１２の出力端子に接続されている。トランジスタＱ３のゲートはドライブ回路Ｂ１１４の出力端子に接続されている。トランジスタＱ３のドレインは接続点Ｐ２に接続されている。接続点Ｐ２にはトランスＴ１の一次巻線の他端とトランジスタＱ４のドレインとが接続されている。トランジスタＱ４のゲートはドライブ回路Ｂ１１４の出力端子に接続されている。トランジスタＱ４のソースは接地されている。

ドライブ回路Ａ１１３は制御信号を出力することで次のようにトランジスタＱ１、Ｑ３を制御する。ドライブ回路Ｂ１１４は制御信号を出力することで次のようにトランジスタＱ２、Ｑ４を制御する。

期間ＴａではトランジスタＱ１、Ｑ４がオンとなり、トランスＴ１の一次巻線の両端にはＤＣ−ＤＣ変換回路Ａ１１１から出力された電圧Ｖａが印加される。期間ＴｂではトランジスタＱ２、Ｑ３がオンとなり、トランスＴ１の一次巻線の両端にはＤＣ−ＤＣ変換回路Ｂ１１２から出力された電圧−Ｖｂが印加される。電圧Ｖａまたは電圧−ＶｂがトランスＴ１で変圧され、トランスＴ１の二次巻線には、現像電圧の交流成分（交流電圧Ｖａｃ）である１６００Ｖｐｐが生成される。

＜二次側のダンピング抵抗Ｒ２＞
図６が示すように、二次側のダンピング抵抗Ｒ２は、現像電圧のＶｐ＋への立ち上がりと、現像電圧のＶｐ−への立下りを緩やかにする。これにより、オーバーシュートの発生が抑制される。Ｖｐ＋への立ち上がりとＶｐ−への立下りに要する時間（波形）はダンピング抵抗Ｒ２の抵抗値と現像スリーブ４１と感光体ドラム１との間に形成される容量（負荷容量）とにより定まる時定数に依存する。一次側のダンピング抵抗Ｒ３、Ｒ４が設けられない比較例では、オーバーシュートの発生を抑制するために、ダンピング抵抗Ｒ２の抵抗値が２０ｋΩに設定される。

なお、期間Ｔａにおいて、ダンピング抵抗Ｒ２の左から右（現像スリーブ４１）に電流が流れる。期間Ｔｂにおいて、ダンピング抵抗Ｒ２の右から左に電流が流れる。つまり、期間Ｔａと期間Ｔｂとの両方においてダンピング抵抗Ｒ２には電流が流れるため、ダンピング抵抗Ｒ２は期間Ｔａと期間Ｔｂとの両方においてオーバーシュートを低減する。これはメリットである一方で、デメリットでもある。なぜなら、ダンピング抵抗Ｒ２は、期間Ｔａと期間Ｔｂとのいずれか一方でのみオーバーシュートを低減することができないからである。

＜一次側のダンピング抵抗Ｒ３、Ｒ４の一方が設けられるケース＞
以下では、図７が示すような現像電圧が使用される。直流電圧Ｖｄｃは−５００Ｖである。交流電圧Ｖａｃは１０００Ｖｐｐである。デューティ比は８５％である。そのため、期間Ｔｂは１５ｕｓである。デューティ比が高くなると、一次側のダンピング抵抗Ｒ３が効果的となる。

ここでは、図５に示されているように、トランジスタＱ１のドレイン端子と接続点Ｐ１との間に一次側のダンピング抵抗Ｒ３が設けられることが仮定されている。この場合、二次側のダンピング抵抗Ｒ２の抵抗値が小さくされる。二次側のダンピング抵抗Ｒ２は１０ｋΩである。一次側のダンピング抵抗Ｒ３の抵抗値は３Ωである。

図８において、電流経路Ｐａは期間Ｔａにおいて電流が流れる経路を示している。電流経路Ｐｂは期間Ｔｂにおいて電流が流れる経路を示している。期間ＴａではトランジスタＱ１、Ｑ４がオンする。そのため、電流経路Ｐａは＋２４Ｖ電源、ＤＣ−ＤＣ変換回路Ａ１１１、トランジスタＱ１、一次側のダンピング抵抗Ｒ３、トランスＴ１、コンデンサＣ１、トランジスタＱ４、およびＧＮＤ（グランド）を結ぶ経路となる。期間ＴｂではトランジスタＱ２、Ｑ４がオンする。そのため、電流経路Ｐｂは＋２４Ｖ電源、ＤＣ―ＤＣ変換回路Ｂ１１２、トランジスタＱ２、コンデンサＣ１、トランスＴ１、トランジスタＱ３、およびＧＮＤを結ぶ経路となる。つまり、一次側のダンピング抵抗Ｒ３は、期間Ｔａにおける電流が流れる電流経路Ｐａに接続される。ここでは電流経路Ｐａに一次側のダンピング抵抗Ｒ３が接続されているが、期間Ｔｂに電流が流れる電流経路Ｐｂに一次側のダンピング抵抗Ｒ４が接続されてもよい。一次側のダンピング抵抗Ｒ４は、期間Ｔｂにおける二次側電圧の波形を整形することができるが、期間Ｔａにおけるオーバーシュートを直接的に低減するわけではない。

図９はダンピング抵抗Ｒ３がある場合（実線）とない場合（点線）のトランスＴ１の一次側の両端電圧の波形を示している。さらに、図９は、ダンピング抵抗Ｒ３がある場合（実線）とない場合（太い点線）の現像電圧の波形を示している。

●両端電圧の波形
ダンピング抵抗Ｒ３がある場合の両端電圧におけるＶａへの立ち上がり波形は、ダンピング抵抗Ｒ３が無い場合の波形に比べ、緩やかになる。Ｖａへの立ち上がり時間とＶｂへの立下り時間は、コンデンサＣ１の容量とその充放電の電流経路の抵抗値との時定数で決まる。電流経路Ｐａにダンピング抵抗Ｒ３が接続されているため、Ｖａへの立ち上がり時間が緩やかになる。一方、Ｖｂへの立ち下がり時間は、ダンピング抵抗Ｒ３の有り無しに拘わらず、同じである。

●現像電圧の波形
まず、Ｖｐ−側の波形が説明される。比較例（細かい点線）では二次側のダンピング抵抗Ｒ２が２０ｋΩであるため、デューティ比が８５％になると、期間Ｔｂ内に現像電圧がＶｐ−まで到達できなくなる。そこで、二次側のダンピング抵抗Ｒ２の抵抗値を１０ｋΩへ小さくすることで、オーバーシュートのピークがＶｐ−となる。これは、図１０が示すように期間Ｔｂが長い場合、期間Ｔｂ内で現像電圧がオーバーシュートのピークから本来の収束値に変化してしまう。一方、期間Ｔｂが短い場合、オーバーシュートしている間に期間Ｔｂが期間Ｔａに切り替わるため、オーバーシュートのピーク値がＶｐ−となる。

図９が示すように、ダンピング抵抗Ｒ３が有る場合の現像電圧の波形とダンピング抵抗Ｒ３が無い場合の現像電圧の波形とは、同じである。なぜなら、ダンピング抵抗Ｒ３が有る場合のＶｂへの立下り波形と、ダンピング抵抗Ｒ３が無い場合のＶｂへの立下り波形とが同じだからである。

続いて、Ｖｐ＋側の波形が説明される。すでに説明されたように、Ｖｐ−への立ち上がり波形でオーバーシュートが発生するよう二次側のダンピング抵抗Ｒ２が１０ｋΩに削減されている。そのため、一次側のダンピング抵抗Ｒ３がない場合ではオーバーシュートが発生する。ダンピング抵抗Ｒ３が設けられると、Ｖａへの立ち上がり波形が緩やかになるため、Ｖｐ＋側のオーバーシュートが低減される。

このように、二次側のダンピング抵抗Ｒ２が削減され、かつ、トランスＴ１の一次側にダンピング抵抗Ｒ３とダンピング抵抗Ｒ４とのうちの一方が設けられてもよい。とりわけ、一次側のダンピング抵抗Ｒ３が電流経路Ｐａに挿入されると、現像電圧の波形におけるＶｐ＋への立ち上がりの傾きが調整される。つまり、Ｖｐ＋への立ち上がりの際に発生しうるオーバーシュートが低減される。一次側のダンピング抵抗Ｒ４が電流経路Ｐｂに挿入されると、現像電圧の波形におけるＶｐ−への立下りの傾きが調整される。その結果、期間Ｔｂ内に現像電圧をＶｐ−まで立ち下げることが可能となる。

＜一次側のダンピング抵抗Ｒ３、Ｒ４の両方が設けられるケース＞
上記の実施例では、一次側のダンピング抵抗Ｒ３，Ｒ４のうちいずれか一方のみが採用されるケースが説明されたが、ダンピング抵抗Ｒ３，Ｒ４の両方が採用されてもよい。ただし、この場合、トランジスタＱ２のドレイン端子と接続点Ｐ２との間に設けられた一次側のダンピング抵抗Ｒ４の抵抗値は２Ωに設定される。一次側のダンピング抵抗Ｒ３の抵抗値は３Ωから６Ωに増加される。二次側のダンピング抵抗Ｒ２の抵抗値は１０ｋΩから８ｋΩに削減される。

図８を用いて説明されたように、一次側のダンピング抵抗Ｒ３は期間Ｔａにのみ電流が流れる電流経路Ｐａに設けられている。ダンピング抵抗Ｒ３は、一次巻線の両端電圧におけるＶａへの立ち上がりの傾き、つまり、現像電圧におけるＶｐ＋への立ち上がりの傾きを調整する。一次側のダンピング抵抗Ｒ４は期間Ｔｂにのみ電流が流れる電流経路Ｐｂに設けられている。ダンピング抵抗Ｒ４は、一次巻線の両端電圧におけるＶｂへの立下りの傾き、つまり、現像電圧におけるＶｐ−への傾きを調整する。本実施例は、現像電圧の波形崩れ、Ｖｐ＋への立ち上がり波形におけるオーバーシュート、およびＶｐ−への立ち上がり波形におけるオーバーシュートを低減する。そのために、ダンピング抵抗Ｒ３は６Ωに設定され、ダンピング抵抗Ｒ４は２Ωに設定される。

このように、一次側のダンピング抵抗Ｒ３が電流経路Ｐａに挿入され、一次側のダンピング抵抗Ｒ４が電流経路Ｐｂに挿入される。これにより、現像電圧におけるＶｐ＋への立ち上がりの傾きと、Ｖｐ−への立下りの傾きとが個別に調整可能となる。その結果、現像電圧をＶｐ−まで安定して立ち下げることが可能となる。さらに、Ｖｐ＋への立ち上がりの際にオーバーシュートが発生しにくくなる。

＜まとめ＞
［観点１］
電源装置１５０は現像電圧を生成して現像手段に印加する電源手段として機能する。トランスＴ１は、一次巻線と二次巻線とを有し、二次巻線の一端が現像手段に接続され、二次巻線の他端がグランドに接続されたトランスの一例である。なお、トランスＴ１として巻線を有しない圧電トランスが採用されてもよい。コンデンサＣ１は一次巻線の一端に接続されたコンデンサの一例である。トランジスタＱ１，Ｑ４は一次巻線の第一方向に電流を流す第一スイッチング回路として機能する。トランジスタＱ２，Ｑ３は一次巻線の第二方向に電流を流す第二スイッチング回路として機能する。ＣＰＵ３０１、ドライブ回路Ａ１１３、ドライブ回路Ｂ１１４は、第一スイッチング回路および第二スイッチング回路を制御して一次巻線に流れる電流の向きを切り替える制御部として機能する。電流経路Ｐａは一次巻線に第一方向の電流を流すときに当該電流の経路となる第一経路の一例である。電流経路Ｐｂは、一次巻線に第二方向の電流を流すときに当該電流の経路となる第二経路の一例である。ダンピング抵抗Ｒ３は、第一経路に挿入され、二次巻線に生じる現像電圧の正側のオーバーシュートを低減する第一ダンピング抵抗器として機能する。オーバーシュートが低減されると、トナー画像に生じうるリングマークも削減される。その結果、トナー画像の品質が向上する。

［観点２］
図５は、二次巻線の一端と現像手段とを接続する第三経路を示している。第三経路は、現像電圧が正側の電圧になる第一期間（例：期間Ｔａ）と、現像電圧が負側の電圧になる第二期間（例：Ｔｂ）との両方において現像手段に電流を流すことができる。二次側のダンピング抵抗Ｒ２は、第三経路に設けられている。そのため、ダンピング抵抗Ｒ２は、現像電圧の正側のオーバーシュートと現像電圧の負側のオーバーシュートを調整する第二ダンピング抵抗器として機能する。

［観点３］
第二ダンピング抵抗器と第一ダンピング抵抗器とが協働して現像電圧のオーバーシュートを低減するよう、第二ダンピング抵抗器の抵抗値と、第一ダンピング抵抗器の抵抗値とが定められていてもよい。図９が示すように、第二ダンピング抵抗器（例：Ｒ２）の抵抗値（例：８ｋΩ）は、現像電圧の正側のオーバーシュートが発生し、かつ、現像電圧の負側のオーバーシュートが発生しないように設定されている。第一ダンピング抵抗器（例：Ｒ３）の抵抗値（例：３Ω）は、現像電圧の正側のオーバーシュートを削減するように設定されている。デューティ比を高くすると、現像電圧の負側の値が目標電圧に届かなくなる。そこで、現像電圧の負側の値が目標電圧となるように、ダンピング抵抗Ｒ２が調整される。ただし、この調整の副産物として、現像電圧の正側のオーバーシュートが目立つようになってしまう。そこで、ダンピング抵抗Ｒ３を設けることで、現像電圧の正側のオーバーシュートが低減される。また、デューティ比を高くすることが可能となるため、トナー画像の粒状性が向上する。

［観点４〜６］
図５が示すように、ダンピング抵抗Ｒ４は、第二経路（例：電流経路Ｐｂ）に挿入され、二次巻線に生じる現像電圧の負側の立ち下がり波形の傾きを調整する第三ダンピング抵抗器として機能してもよい。第三ダンピング抵抗器の抵抗値は、第二ダンピング抵抗器の抵抗値に依存して決定された現像電圧の負側の立ち下がり波形の傾きをさらに増大するように設定されている。二次側のダンピング抵抗Ｒ２が削減されると、現像電圧の負側の立ち下がり波形の傾きが不足して、現像電圧の負側の値が目標電圧に届かなくなる。そこで、電流経路Ｐｂにダンピング抵抗Ｒ４を設けることで、現像電圧の負側の値が目標電圧となる。図１０が示すように、現像電圧の負側のオーバーシュートにより生じる電圧が現像電圧の負側の目標電圧に一致するよう、第三ダンピング抵抗器の抵抗値（例：２Ω）と第二ダンピング抵抗器の抵抗値（例：８ｋΩ）が設定されていてもよい。

［観点７］
ダンピング抵抗Ｒ３、Ｒ４は、第一経路または第二経路に挿入され、二次巻線に生じる現像電圧のオーバーシュートを調整するダンピング抵抗器として機能する。このように、デューティ比および二次側のダンピング抵抗Ｒ２に依存して、電流経路Ｐａ、Ｐｂのいずれか一方にのみ一次側のダンピング抵抗が採用されてもよい。これにより、現像電圧のオーバーシュートが低減される。

［観点８］
ダンピング抵抗Ｒ３は、第一経路に挿入され、二次巻線に生じる現像電圧の正側のオーバーシュートを調整する第一抵抗器として機能する。ダンピング抵抗Ｒ４は、第二経路に挿入され、二次巻線に生じる現像電圧の負側のオーバーシュートを調整する第二抵抗器として機能する。このように、ダンピング抵抗Ｒ３、Ｒ４の両方が採用されてもよい。

［観点９、１０］
図５が示すように、第一スイッチング回路と第二スイッチング回路とがフルブリッジ回路を形成していてもよい。また、第一スイッチング回路と第二スイッチング回路とがハーフブリッジ回路を形成していてもよい。いずれにしても、期間Ｔａにおいて電流経路Ｐａに電流を流し、かつ、期間Ｔｂにおいて電流経路Ｐｂに電流を流すことができるようなスイッチング回路が採用されれば十分であろう。

［観点１１］
ＤＣ−ＤＣ変換回路Ａ１１１は、現像電圧が正の電圧となる第一期間において第一スイッチング回路に正の第一電圧を印可する第一電源回路の一例である。ＤＣ−ＤＣ変換回路Ｂ１１２は、現像電圧が負の電圧となる第二期間において第二スイッチング回路に負の第二電圧を印可する第二電源回路の一例である。第一電圧（例：＋Ｖａ）の絶対値は第二電圧（例：−Ｖｂ）の絶対値よりも小さい。このようなケースでは、現像電圧の正側のオーバーシュートが目立ちやすくなるか、現像電圧の負側の値が目標電圧に対して不足することがある。そのため、本実施例の技術思想が有利に機能するであろう。

［観点１２］
第一期間（例：期間Ｔａ）は第二期間（例：期間Ｔｂ）よりも長い。この場合、トナー画像の粒状性が向上する。ただし、期間Ｔｂを短くしすぎると、現像電圧の正側のオーバーシュートが目立ちやすくなるか、現像電圧の負側の値が目標電圧に対して不足することがある。そのため、本実施例の技術思想が有利に機能するであろう。

［観点１３］
現像電圧のデューティ比は、たとえば、８５％以上であって９５％以下であってもよい。この場合、トナー画像の粒状性が向上しやすくなろう。

［観点１４］
ＤＣ生成回路１２０は直流電源の一例である。現像電圧は、直流電源から供給された直流電圧Ｖｄｃに、トランスＴ１の二次巻線に生じた交流電圧Ｖａｃを重畳することで生成された電圧であってもよい。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項が添付される。

１００：画像形成装置、４１：現像スリーブ、Ｔ１：トランス、Ｒ２〜Ｒ４：ダンピング抵抗

Claims (13)

1. 感光体を帯電させる帯電手段と、
   前記帯電手段により帯電された前記感光体を露光することにより静電潜像を形成する露光手段と、
   前記静電潜像を現像剤で現像してトナー画像を形成する現像手段と、
   現像電圧を生成して前記現像手段に印加する電源手段と、を有し、
   前記電源手段は、
   一次巻線と二次巻線とを有し、前記二次巻線の一端が前記現像手段に接続され、前記二次巻線の他端がグランドに接続されたトランスと、
   前記一次巻線の一端に接続されたコンデンサと、
   前記一次巻線の第一方向に電流を流す第一スイッチング回路と、
   前記一次巻線の第二方向に電流を流す第二スイッチング回路と、
   前記第一スイッチング回路および前記第二スイッチング回路を制御して前記一次巻線に流れる電流の向きを切り替える制御部と、
   前記一次巻線に前記第一方向の電流を流すときに当該電流の経路となる第一経路と、
   前記一次巻線に前記第二方向の電流を流すときに当該電流の経路となる第二経路と、
   前記第一経路に挿入され、前記二次巻線に生じる前記現像電圧の正側のオーバーシュートを低減する第一ダンピング抵抗器と、
   を有することを特徴とする画像形成装置。
2. 前記二次巻線の前記一端と前記現像手段とを接続する第三経路であって、前記現像電圧が正側の電圧になる第一期間と、前記現像電圧が負側の電圧になる第二期間との両方において前記現像手段に電流を流す第三経路と、
   前記第三経路に設けられ、前記現像電圧の正側のオーバーシュートと前記現像電圧の負側のオーバーシュートを調整する第二ダンピング抵抗器と、をさらに有することを特徴とする請求項１に記載の画像形成装置。
3. 前記第二経路に挿入され、前記二次巻線に生じる前記現像電圧の負側の立ち下がり波形の傾きを調整する第三ダンピング抵抗器をさらに有することを特徴とする請求項２に記載の画像形成装置。
4. 前記第三ダンピング抵抗器の抵抗値は、前記第二ダンピング抵抗器の抵抗値に依存して決定された前記現像電圧の負側の立ち下がり波形の傾きをさらに増大するように設定されていることを特徴とする請求項３に記載の画像形成装置。
5. 前記現像電圧の負側のオーバーシュートにより生じる電圧が前記現像電圧の負側の目標電圧に一致するよう、前記第三ダンピング抵抗器の抵抗値と前記第二ダンピング抵抗器の抵抗値とが設定されていることを特徴とする請求項４に記載の画像形成装置。
6. 感光体を帯電させる帯電手段と、
   前記帯電手段により帯電された前記感光体を露光することにより静電潜像を形成する露光手段と、
   前記静電潜像を現像剤で現像してトナー画像を形成する現像手段と、
   現像電圧を生成して前記現像手段に印加する電源手段と、を有し、
   前記電源手段は、
   一次巻線と二次巻線とを有し、前記二次巻線の一端が前記現像手段に接続され、前記二次巻線の他端がグランドに接続されたトランスと、
   前記一次巻線の一端に接続されたコンデンサと、
   前記一次巻線の第一方向に電流を流す第一スイッチング回路と、
   前記一次巻線の第二方向に電流を流す第二スイッチング回路と、
   前記第一スイッチング回路および前記第二スイッチング回路を制御して前記一次巻線に流れる電流の向きを切り替える制御部と、
   前記一次巻線に第一方向の電流を流すときに当該電流の経路となる第一経路と、
   前記一次巻線に第二方向の電流を流すときに当該電流の経路となる第二経路と、
   前記第一経路または前記第二経路に挿入され、前記二次巻線に生じる前記現像電圧のオーバーシュートを調整するダンピング抵抗器と、
   を有することを特徴とする画像形成装置。
7. 感光体を帯電させる帯電手段と、
   前記帯電手段により帯電された前記感光体を露光することにより静電潜像を形成する露光手段と、
   前記静電潜像を現像剤で現像してトナー画像を形成する現像手段と、
   現像電圧を生成して前記現像手段に印加する電源手段と、を有し、
   前記電源手段は、
   一次巻線と二次巻線とを有し、前記二次巻線の一端が前記現像手段に接続され、前記二次巻線の他端がグランドに接続されたトランスと、
   前記一次巻線の一端に接続されたコンデンサと、
   前記一次巻線の第一方向に電流を流す第一スイッチング回路と、
   前記一次巻線の第二方向に電流を流す第二スイッチング回路と、
   前記第一スイッチング回路および前記第二スイッチング回路を制御して前記一次巻線に流れる電流の向きを切り替える制御部と、
   前記一次巻線に第一方向の電流を流すときに当該電流の経路となる第一経路と、
   前記一次巻線に第二方向の電流を流すときに当該電流の経路となる第二経路と、
   前記第一経路に挿入され、前記二次巻線に生じる前記現像電圧の正側のオーバーシュートを調整する第一抵抗器と、
   前記第二経路に挿入され、前記二次巻線に生じる前記現像電圧の負側のオーバーシュートを調整する第二抵抗器と、
   を有することを特徴とする画像形成装置。
8. 前記第一スイッチング回路と前記第二スイッチング回路とがフルブリッジ回路を形成していることを特徴とする請求項１ないし７のいずれか一項に記載の画像形成装置。
9. 前記第一スイッチング回路と前記第二スイッチング回路とがハーフブリッジ回路を形成していることを特徴とする請求項１ないし７のいずれか一項に記載の画像形成装置。
10. 前記現像電圧が正の電圧となる第一期間において前記第一スイッチング回路に正の第一電圧を印可する第一電源回路と、
    前記現像電圧が負の電圧となる第二期間において前記第二スイッチング回路に負の第二電圧を印可する第二電源回路と、をさらに有し、
    前記第一電圧の絶対値は前記第二電圧の絶対値よりも小さいことを特徴とする請求項１ないし９のいずれか一項に記載の画像形成装置。
11. 前記第一期間は前記第二期間よりも長いことを特徴とする請求項１０に記載の画像形成装置。
12. 前記現像電圧のデューティ比は８５％以上であることを特徴とする請求項１ないし１１のいずれか一項に記載の画像形成装置。
13. 直流電源をさらに有し、
    前記現像電圧は、前記直流電源から供給された直流電圧に、前記トランスの二次巻線に生じた交流電圧を重畳することで生成された電圧であることを特徴とする請求項１ないし１２のいずれか一項に記載の画像形成装置。

Images