JP2021196466A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】現像電圧と同一位相で、正側電圧及び負側電圧において、同一方向に一定電圧がオフセットされた現像ブレード電圧を生成すること。【解決手段】トランス２１２を駆動する駆動回路２４０と、トランス２１２の二次巻線２１２ｂの一端に接続されたコンデンサ２１４と、駆動回路２４０を制御するＣＰＵ２０１とを有し、トランス２１２の二次巻線２１２ｂの他端に生成された交流電圧にコンデンサ２１４に充電された直流電圧を重畳した現像電圧を出力する現像電圧生成回路２２９と、現像電圧が正電圧の場合には現像電圧生成回路２２９から入力された電流をダイオード２２４に出力し、現像電圧が負電圧の場合にはダイオード２２３を経由して現像電圧生成回路２２９から入力された電流をダイオード２２０に出力し、現像電圧よりも所定の電圧だけ低い現像ブレード電圧を出力するためのツェナーダイオード２２１を有する現像ブレード電圧生成回路２１８とを備える。【選択図】図２

Description

本発明は、電源装置、及び電源装置を備えた画像形成装置に関する。

従来、電子写真方式の画像形成装置には、感光体に形成された静電潜像にトナーを飛翔させるための現像ローラ、現像ローラ上のトナー量を規制する規制部材である現像ブレードを有した現像装置を備えているものが存在する。現像ブレードは、摩擦帯電によりトナーに電荷を付与する機能も有しているが、摩擦帯電だけではトナーに十分な電荷を付与しきれないことがある。そのため、現像ブレードに高電圧を印加することで、トナーに十分な電荷を付与する構成を有する現像装置も存在する。電源装置が現像ブレードに印加する高電圧の現像ブレード電圧は、現像ローラに印加する高電圧の現像電圧に対して、一定電圧、オフセットした電圧に設定される。これにより、トナーは一定電圧で帯電されるため、トナーにより安定した電荷を付与することができる。そのため、現像電圧が交流電圧の場合にトナーに安定した電荷を付与するには、現像電圧と現像ブレード電圧とは同一位相で、電源装置から常に一定の電位差をもって出力されることが望ましい。

例えば、特許文献１では、現像電圧と現像ブレード電圧を同一位相の交流電圧で生成する構成を有する現像装置が提案されている。提案されている現像装置では、現像電圧から現像ブレード電圧を生成するために、正側のオフセット電圧生成用と負側のオフセット電圧生成用に、２つのツェナーダイオードを用いる構成となっている。これにより、現像ブレード電圧を生成する専用回路を設ける必要がなくなり、その結果、回路規模の拡大を抑制し、コストダウンを実現している。

特開２００１−１０９２４３号公報

しかしながら、上述した特許文献１で提案されている現像装置の構成では、現像電圧と現像ブレード電圧とは同一位相ではあるが、現像電圧の正側電圧と負側電圧におけるオフセット電圧の正負の関係が異なっている。すなわち、現像電圧に対する現像ブレード電圧が、正側の電圧においては高く、負側の電圧においては低くなっている。このような場合には、現像電圧の正側の電圧が出力されている場合と負側の電圧が出力されている場合とで、トナーに付与される電荷にむらが生じるため、画像濃度が安定しない等の課題が生じることがある。

本発明は、このような状況のもとでなされたもので、現像電圧と同一位相で、正側電圧及び負側電圧において、同一方向に一定電圧がオフセットされた現像ブレード電圧を生成することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）一次巻線と二次巻線を有するトランスと、前記トランスを駆動する駆動回路と、前記トランスの二次巻線の一端に接続され、直流電圧を生成する生成回路と、前記駆動回路を制御する制御手段と、を有し、前記トランスの二次巻線の他端に生成された交流電圧に、前記生成回路により生成された直流電圧を重畳した第１の出力電圧を出力する第１の電源部と、前記第１の出力電圧よりも所定の電圧低い第２の出力電圧を出力する第２の電源部と、を備え、前記第２の電源部は、前記第１の出力電圧が正電圧の場合に導通状態となる第１の整流回路と、前記第１の出力電圧が負電圧の場合に導通状態となる第２の整流回路及び第３の整流回路と、前記第１の出力電圧が正電圧の場合には前記第１の電源部から入力される電流を前記第１の整流回路に出力し、前記第１の出力電圧が負電圧の場合には前記第２の整流回路を経由して前記第１の電源部から入力される電流を前記第３の整流回路に出力し、前記第１の出力電圧よりも前記所定の電圧低い前記第２の出力電圧を出力するための定電圧素子と、を有することを特徴とする電源装置。

（２）感光体と、前記感光体を帯電する帯電手段と、前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、前記感光体上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、前記現像手段により形成されたトナー像を記録材に転写するための転写手段と、前記（１）に記載の電源装置と、を備え、前記電源装置は、前記現像手段に前記第１の出力電圧及び前記第２の出力電圧を供給することを特徴とする画像形成装置。

本発明によれば、現像電圧と同一位相で、正側電圧及び負側電圧において、同一方向に一定電圧がオフセットされた現像ブレード電圧を生成することができる。

実施例１、２の画像形成装置の構成図、現像装置の構成図 実施例１の電源装置の回路図 実施例１の電源装置の動作波形を説明する図 実施例２の電源装置の回路図 実施例２の電源装置の動作波形を説明する図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［画像形成装置］
実施例１の電源装置を有する画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００（以下、プリンタ３００という）は、静電潜像が形成される感光体としての感光ドラム１０１、感光ドラム１０１を一様に帯電する帯電部３１７（帯電手段）を備えている。プリンタ３００は、更に、感光ドラム１０１に静電潜像を形成する露光部３１９（露光手段）、感光ドラム１０１上（感光体上）に形成された静電潜像をトナーで現像する現像ローラ１０５を有する現像装置１１０（現像手段）を備えている。そして、感光ドラム１０１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム１０１、帯電部３１７、露光部３１９、現像装置１１０、転写部３１８が画像形成部である。また、プリンタ３００は、後述する電源装置５００を備えている。なお、画像形成装置は、図１（ａ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム１０１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

プリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するＣＰＵを有するコントローラ３２０を備えている。電源装置５００は、例えばコントローラ３２０に電力を供給する低電圧電源と、帯電部３１７、現像ローラ１０５、転写部３１８の少なくとも１つに交流高電圧を供給する高電圧電源と、を備えている。電源装置５００の高電圧電源は、交流電圧に直流電圧を重畳した交流電圧を出力する。

［現像装置］
図１（ｂ）は、本実施例の現像装置１１０の構成を示す断面図である。現像装置１１０は、像担持体である感光ドラム１０１に対向する部分に開口部を有する現像室１０２と、現像室１０２に連通する形で内部にトナー１０３を収容するトナー容器１０４と、を備えている。また、現像室１０２には、開口部から一部が露出するように現像ローラ１０５が回転可能に配置されている。現像ローラ１０５は、感光ドラム１０１との間に微小なギャップを介して、対向するように配置されている。現像室１０２には、トナー容器１０４から搬送部材１０７により搬送されたトナー１０３を、現像ローラ１０５に供給するためのトナー供給部材１０６が収容されている。現像ローラ１０５の図中回転方向の開口部よりも上流側に、現像ローラ１０５に担持されているトナー１０３の層厚を規制する現像ブレード１０８が、現像ローラ１０５の表面に当接するように配置されている。現像ブレード１０８は、現像室１０２の開口部の近傍に取り付けられている。現像ローラ１０５の図中回転方向の下流側には、現像室１０２の図中下部から外部へのトナーの吹き出しを防止するための吹き出し防止シート１０９が設けられている。トナー容器１０４内のトナー１０３は、搬送部材１０７によって現像室１０２に搬送され、搬送されたトナー１０３はトナー供給部材１０６によって、現像ローラ１０５の表面に塗布される。現像ローラ１０５は、図中矢印方向（反時計回り方向）に回転し、現像ローラ１０５の表面に担持されているトナー１０３は、現像ブレード１０８で所定の層厚に規制された後、感光ドラム１０１と対向する現像領域に移動する。なお、現像ローラ１０５の表面から感光ドラム１０１の表面にトナー１０３を飛翔させて付着させるために、現像ローラ１０５には高電圧の交流電圧である現像電圧が印加される。また、トナー１０３に安定した電荷を付与するために、現像ブレード１０８にも、高電圧の交流電圧である現像ブレード電圧が印加される。

［高電圧電源］
次に、上述した現像装置１１０の現像ローラ１０５、現像ブレード１０８に印加する高電圧の交流電圧を生成する高電圧電源について説明する。図２は、本実施例の高電圧電源の現像電圧と現像ブレード電圧を生成する回路構成を示す回路図である。図２に示すように、本実施例の高電圧電源は、現像電圧と現像ブレード電圧を１つのトランス２１２から生成する回路構成となっている。第１の電源部である現像電圧生成回路２２９は、第１の出力電圧である現像電圧を生成し、第２の電源部である現像ブレード電圧生成回路２１８は、第２の出力電圧である現像ブレード電圧を生成する。現像電圧生成回路２２９により生成された現像電圧は、出力端２２７より出力され、図１（ｂ）の現像ローラ１０５に印加される。一方、現像ブレード電圧生成回路２１８により生成された現像ブレード電圧は、出力端２２８より出力され、図１（ｂ）の現像ブレード１０８に印加される。なお、本実施例における現像ブレード電圧生成回路２１８は、現像電圧生成回路２２９と出力端２２７との間に設けられ、現像電圧の出力端２２７と現像ブレード電圧の出力端２２８とをツェナーダイオード２２１を介して接続した回路構成となっている。

図３は、図２の高電圧電源のパルス信号ＣＬＫと、出力端２２７から出力される現像電圧、及び出力端２２８から出力される現像ブレード電圧との対応を説明するタイミングチャートである。図３において、（ｉ）はパルス信号ＣＬＫの波形のハイレベル（Ｈ）、ローレベル（Ｌ）を示しており、（ｉｉ）は、図２の高電圧電源の出力端２２７、２２８から出力される電圧の変動を示し、太い実線は現像電圧を示し、破線は現像ブレード電圧を示している。横軸はいずれも時間を示している。

（現像電圧生成回路）
まず、現像ローラ１０５に印加される現像電圧を生成する現像電圧生成回路２２９の回路構成、及び回路動作について説明する。図２において、制御手段であるＣＰＵ２０１は、現像電圧を生成するためのパルス信号ＣＬＫの出力、停止、デューティ、オンデューティ比を制御するＣＰＵである。デューティとはパルス信号ＣＬＫの１周期における時間幅であり、オンデューティ比とはパルス信号ＣＬＫの１周期におけるハイレベル（Ｈ）の時間幅の比率のことである。なお、ＣＰＵ２０１は、図１（ａ）のプリンタ３００のコントローラ３２０のＣＰＵであってもよい。抵抗２０２、２０３、トランジスタ２０４は、ＣＰＵ２０１から出力されるパルス信号ＣＬＫの電圧を変換する回路である。トランジスタ２０４は、パルス信号ＣＬＫがハイレベルのときにオンされ、パルス信号ＣＬＫがローレベルのときにオフされる。トランジスタ２０４は、コレクタ端子が抵抗２０３を介して電源電圧Ｖ１に接続され、エミッタ端子はグランド（以下、ＧＮＤとする）に接続（接地）されている。

抵抗２０３とトランジスタ２０４のコレクタ端子との接続点は、抵抗２０５を介してＮＰＮ型のトランジスタ２０８のベース端子と、抵抗２０６を介してＰＮＰ型のトランジスタ２０９のベース端子とに接続されている。トランジスタ２０８は、コレクタ端子に抵抗２０７を介して電源電圧Ｖ１が接続され、エミッタ端子にコンデンサ２１１を介してトランス２１２の一次巻線２１２ａの一端が接続されている。トランジスタ２０９は、エミッタ端子にコンデンサ２１１を介してトランス２１２の一次巻線２１２ａの一端が接続され、コレクタ端子は抵抗２１０を介してＧＮＤに接続されている。トランス２１２の一次巻線２１２ａの他端はＧＮＤに接続されている。抵抗２０５、２０６、２０７、２１０、トランジスタ２０８、２０９、コンデンサ２１１は、トランス２１２に入力される交流電圧を生成するプッシュプル型の駆動回路２４０である。トランス２１２は、同極性の一次巻線２１２ａと二次巻線２１２ｂとを有し、二次巻線２１２ｂの一端から所定の交流電圧を出力する。

トランス２１２の二次巻線２１２ｂの一端は、ダイオード２１６のアノード端子と、現像ブレード電圧生成回路２１８のダイオード２１９のアノード端子に接続されている。ダイオード２１９のカソード端子は、出力端保護抵抗である抵抗２２６の一端に接続され、抵抗２２６の他端は現像電圧の出力端２２７に接続されている。一方、ダイオード２１６のカソード端子は、コンデンサ２１５の一端と、抵抗２１７の一端に接続され、抵抗２１７の他端はＧＮＤに接続されている。

トランス２１２の二次巻線２１２ｂの一端は、コンデンサ２１５の他端と、並列に接続された抵抗２１３とコンデンサ２１４の接続点の一方と接続されている。並列に接続された抵抗２１３とコンデンサ２１４の接続点の他方はＧＮＤに接続されている。第１のコンデンサであるコンデンサ２１５と第１の抵抗である抵抗２１３は、直流電圧を生成する生成回路として機能する。

パルス信号ＣＬＫの論理がロー（Ｌ）レベルのとき、トランジスタ２０４はオフ状態となる。トランジスタ２０４がオフすると、電源電圧Ｖ１から供給される電流は、抵抗２０３、２０５を介してトランジスタ２０８のベース端子に流れ込み、トランジスタ２０８はオンする。一方、トランジスタ２０９はオフする。その結果、電源電圧Ｖ１から供給される電流は、抵抗２０７、トランジスタ２０８のコレクタ端子−エミッタ端子間、コンデンサ２１１を介してトランス２１２の一次巻線２１２ａに流れ込み、トランス２１２の一次巻線２１２ａが励磁される。

トランス２１２の一次巻線２１２ａが励磁されると、トランス２１２の二次巻線２１２ｂには、一次巻線２１２ａと二次巻線２１２ｂとの巻数比に応じた電圧が誘起される。そして、抵抗２２６を介して出力端２２７には、二次巻線２１２ｂに誘起された電圧に応じた電圧が出力される。二次巻線２１２ｂに誘起された電圧から生じるトランス２１２の二次巻線２１２ｂに流れる電流は、ダイオード２１６を介して、コンデンサ２１５に流れ込む。そして、コンデンサ２１５には、トランス２１２に生じた電圧とパルス信号ＣＬＫのオンデューティ比に依存した電圧が充電される。

また、二次巻線２１２ｂに流れる電流は、ダイオード２１６のカソード端子に接続された抵抗２１７、ＧＮＤを介して、抵抗２１３とコンデンサ２１４にも流れる。コンデンサ２１５に充電された電圧は、抵抗２１３と抵抗２１７とで分圧される。そして、抵抗２１３と並列に接続されたコンデンサ２１４に蓄えられた電圧である直流電圧Ｖｄｃは、トランス２１２が生成する交流電圧に重畳される。コンデンサ２１４に充電された所定の直流電圧Ｖｄｃ（図３（ｉｉ））は、トランス２１２の二次巻線２１２ｂに発生した交流電圧に重畳され、正側の現像電圧が生成される。そして、抵抗２２６を介して出力端２２７に、図３（ｉｉ）の領域Ａに示す、現像電圧の正側電圧Ｖｍｉｎが出力される。

パルス信号ＣＬＫの論理がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移すると、トランジスタ２０４はオン状態となる。トランジスタ２０４がオンすると、トランジスタ２０８がオフし、トランジスタ２０９がオンする。トランジスタ２０９がオンすると、トランス２１２の一次巻線２１２ａに流れる電流は、コンデンサ２１１、トランジスタ２０９、抵抗２１０を介してＧＮＤに流れ込む。このとき、トランス２１２の二次巻線２１２ｂにはトランジスタ２０９のオフ時、すなわちパルス信号ＣＬＫの論理がロー（Ｌ）レベル時とは逆向きに電圧が誘起される。このとき、二次巻線２１２ｂに生じた電流は、抵抗２１３とコンデンサ２１４、ＧＮＤから、現像ブレード電圧生成回路２１８のコンデンサ２２２と抵抗２３０、ダイオード２２３、ツェナーダイオード２２１、ダイオード２２０を介して二次巻線２１２ｂに戻る。このとき、現像電圧の出力端２２７には、コンデンサ２１４に充電された所定の直流電圧Ｖｄｃが、トランス２１２の二次巻線２１２ｂに発生した交流電圧に重畳され、負側の現像電圧が生成される。そして、抵抗２２６を介して出力端２２７に、図３（ｉｉ）の領域Ｂに示す、現像電圧の負側電圧Ｖｍａｘが出力される。上述した動作をパルス信号ＣＬＫのデューティで繰り返すことで、図２の高電圧電源の現像電圧生成回路２２９は、直流電圧に重畳された交流の高電圧である現像電圧を生成する。

本実施例の現像電圧生成回路２２９の回路構成は、正側電圧Ｖｍｉｎと負側電圧Ｖｍａｘの電位差が、トランス２１２の一次巻線２１２ａと二次巻線２１２ｂの巻数比によって変化する構成となっている。また、上述したように、コンデンサ２１５には、トランス２１２に生じた電圧とパルス信号ＣＬＫのオンデューティ比に依存した電圧が充電されており、コンデンサ２１５に充電された電圧は、抵抗２１３と抵抗２１７とで分圧される。そして、抵抗２１３と並列に接続されたコンデンサ２１４に蓄えられた電圧である直流電圧Ｖｄｃは、トランス２１２が生成する交流電圧に重畳される。その結果、図３（ｉｉ）に示すように、正側電圧Ｖｍｉｎは、トランス２１２が生成する正側の交流電圧に直流電圧Ｖｄｃを重畳した電圧となっている。一方、パルス信号ＣＬＫの論理がハイ（Ｈ）レベルのときに、トランス２１２の二次巻線２１２ｂに流れる電流は、ツェナーダイオード２２１を介して流れる。そのため、図３（ｉｉ）に示すように、負側電圧Ｖｍａｘは、トランス２１２が生成する負側の交流電圧に直流電圧Ｖｄｃを重畳した電圧から、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚだけ、高い電圧となっている。

（現像ブレード電圧生成回路）
次に、現像ブレード１０８に印加される現像ブレード電圧を生成する現像ブレード電圧生成回路２１８の回路構成、及び回路動作について説明する。現像ブレード電圧生成回路２１８において、ダイオード２１９は、アノード端子がトランス２１２の二次巻線２１２ｂの一端に接続され、カソード端子は一端が出力端２２７に接続された抵抗２２６の他端に接続されている。また、ダイオード２１９は、カソード端子が定電圧素子であるツェナーダイオード２２１のカソード端子に接続され、アノード端子はダイオード２２０のカソード端子と接続されている。第１のツェナーダイオードであるツェナーダイオード２２１のアノード端子は、ダイオード２２０のアノード端子、現像ブレード電圧が出力される出力端２２８、及びダイオード２２４のアノード端子と接続されている。並列に接続された抵抗２３１とコンデンサ２２５は、一端がダイオード２２４のカソード端子と接続され、他端はＧＮＤに接続されている。なお、整流素子であるダイオード２２４、並列に接続された抵抗２３１とコンデンサ２２５は、第１の整流回路を構成する。また、整流素子であるダイオード２２０は、第３の整流回路を構成する。

また、ダイオード２２３は、カソード端子がツェナーダイオード２２１のカソード端子、ダイオード２１９のカソード端子、及び抵抗２２６の他端に接続されている。並列に接続された抵抗２３０とコンデンサ２２２は、一端がダイオード２２３のアノード端子と接続され、他端はＧＮＤに接続されている。なお、整流素子であるダイオード２２３、並列に接続された抵抗２３０とコンデンサ２２２は、第２の整流回路を構成する。

現像ブレード電圧生成回路２１８では、パルス信号ＣＬＫの論理がロー（Ｌ）レベルのとき、二次巻線２１２ｂに流れる電流は、ツェナーダイオード２２１に入力され、上述した第１の整流回路へと流れる。すなわち、二次巻線２１２ｂに流れる電流は、ダイオード２１９、ツェナーダイオード２２１、ダイオード２２４、コンデンサ２２５と抵抗２３１、ＧＮＤを介して、抵抗２１３とコンデンサ２１４に流れ込む。なお、このとき、ダイオード２２０、２２３は、カソード端子側の電圧がアノード端子側の電圧よりも高いため、非導通状態となり、電流は流れない。このように、パルス信号ＣＬＫの論理がロー（Ｌ）レベルのとき、ツェナーダイオード２２１には、カソード端子からアノード端子の方向に電流が流れている。そのため、現像電圧が出力される出力端２２７と現像ブレード電圧が出力される出力端２２８との電位差は、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚとなる。その結果、現像ブレード電圧は、図３（ｉｉ）の領域Ａに示すように、現像電圧の正側電圧Ｖｍｉｎに対して電圧Ｖｚだけ低い電圧として出力される。

一方、パルス信号ＣＬＫの論理がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移すると、現像ブレード電圧生成回路２１８では、二次巻線２１２ｂに流れる電流は、次のような経路で流れる。すなわち、二次巻線２１２ｂに流れる電流は、上述した第２の整流回路を経由して、ツェナーダイオード２２１に入力され、上述した第３の整流回路へと流れる。詳細には、二次巻線２１２ｂに流れる電流は、抵抗２１３とコンデンサ２１４、ＧＮＤから、コンデンサ２２２と抵抗２３０、ダイオード２２３、ツェナーダイオード２２１、ダイオード２２０を介して、二次巻線２１２ｂに戻る。なお、このとき、ダイオード２２４、２１９は、カソード端子側の電圧がアノード端子側の電圧よりも高いため、非導通状態となり、電流は流れない。このときも、パルス信号ＣＬＫの論理がロー（Ｌ）レベルの場合と同様に、ツェナーダイオード２２１には、カソード端子からアノード端子の方向に電流が流れている。そのため、現像電圧が出力される出力端２２７と現像ブレード電圧が出力される出力端２２８との電位差は、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚとなる。その結果、現像ブレード電圧は、図３（ｉｉ）の領域Ｂに示すように、現像電圧の負側電圧Ｖｍａｘに対して電圧Ｖｚだけ低い電圧（所定の電圧低い電圧）として出力される。

上述したように、本実施例の現像ブレード電圧生成回路２１８は、現像電圧が正電圧のときに電流が流れる回路と、現像電圧が負電圧のときに電流が流れる回路と、を有している。現像電圧が正電圧のときに電流が流れる回路は、ダイオード２２４、コンデンサ２２５、抵抗２３１から構成された回路であり、現像電圧が負電圧のときに電流が流れる回路は、ダイオード２２３、コンデンサ２２２、抵抗２３０から構成された回路である。これにより、現像ブレード電圧生成回路２１８は、現像電圧が正側電圧、負側電圧の両方の場合において、ツェナーダイオード２２１のカソード端子からアノード端子の方向に電流が流れる導通状態となる回路構成としている。ツェナーダイオード２２１は、カソード端子が抵抗２２６を介して現像電圧の出力端２２７に接続され、アノード端子が現像ブレード電圧の出力端２２８に接続されており、ツェナー電圧Ｖｚが現像電圧と現像ブレード電圧の電圧差となる回路構成となっている。その結果、現像電圧の正側電圧、負側電圧において、現像ブレード電圧は、現像電圧に対して、正側電圧、負側電圧の同じ方向に、一定電圧がオフセットされた電圧となっている。

なお、本実施例で説明した現像装置の構成や、現像電圧及び現像ブレード電圧を生成する高電圧電源の回路構成は一例であり、上述した構成に限定されるものではない。また、本実施例では、ツェナーダイオードを用いて現像電圧に対して一定電圧、オフセットした現像ブレード電圧を生成する実施例について説明したが、例えばツェナーダイオードの代わりにバリスタを用いて現像ブレード電圧を生成する構成でも実現可能である。

以上説明したように、本実施例によれば、現像電圧と同一位相で、正側電圧及び負側電圧において、同一方向に一定電圧がオフセットされた現像ブレード電圧を生成することができる。

実施例２では、実施例１とは異なる回路構成で、現像電圧及び現像ブレード電圧を生成する高電圧電源について説明する。なお、実施例２が適用される画像形成装置、及び現像装置の構成は、実施例１と同様であり、ここでの説明は省略する。

［高電圧電源］
次に、本実施例の現像装置１１０の現像ローラ１０５、現像ブレード１０８に印加する高電圧の交流電圧を生成する高電圧電源について説明する。図４は、本実施例の高電圧電源の現像電圧と現像ブレード電圧を生成する回路構成を示す回路図である。本実施例の高電圧電源は、実施例１と同様に、現像電圧と現像ブレード電圧を１つのトランス２１２から生成する回路構成となっている。現像電圧生成回路４０６は、現像電圧を生成し、生成された現像電圧は出力端２２７より出力され、図１（ｂ）の現像ローラ１０５に印加される。一方、現像ブレード電圧生成回路４０７は、現像ブレード電圧を生成し、生成された現像ブレード電圧は出力端２２８より出力され、図１（ｂ）の現像ブレード１０８に印加される。なお、現像ブレード電圧生成回路４０７は、実施例１と同様に、現像電圧生成回路４０６と出力端２２７との間に設けられ、現像電圧の出力端２２７と現像ブレード電圧の出力端２２８とをツェナーダイオード２２１を介して接続した回路構成となっている。

また、図５は、図４の高電圧電源のパルス信号ＣＬＫと、出力端２２７から出力される現像電圧、及び出力端２２８から出力される現像ブレード電圧との対応を説明するタイミングチャートである。図５において、（ｉ）はパルス信号ＣＬＫの波形のハイレベル（Ｈ）、ローレベル（Ｌ）を示しており、（ｉｉ）は、図４の高電圧電源の出力端２２７、２２８から出力される電圧の変動を示し、太い実線は現像電圧を示し、破線は現像ブレード電圧を示している。横軸はいずれも時間を示している。

（現像電圧生成回路と現像ブレード電圧生成回路）
次に、本実施例の現像電圧生成回路４０６、及び現像ブレード電圧生成回路４０７の回路構成、及び回路動作について説明する。本実施例の図４に示す現像電圧生成回路４０６は、実施例１の図２に示す現像電圧生成回路２２９と比べて、次の点が異なる。すなわち、本実施例では、実施例１のトランジスタ２０４の代わりに電界効果トランジスタ（以下、ＦＥＴという）４１３が使用されている。また、本実施例では、駆動回路２４０の入力側にコンデンサ４０１、抵抗４０２、４０３から構成された回路が追加されている。更に、本実施例では、実施例１の図２に示すトランス２１２の二次側に設けられていたコンデンサ２１５、ダイオード２１６、抵抗２１７が削除されている。

また、本実施例の図４に示す現像ブレード電圧生成回路４０７は、実施例１の図２に示す現像ブレード電圧生成回路２１８と比べて、次の点が異なる。すなわち、本実施例では、実施例１の図２に示すコンデンサ２２５、抵抗２３１が削除され、第２のツェナーダイオードであるツェナーダイオード４０５が追加されている。なお、ツェナーダイオード４０５のカソード端子は、ツェナーダイオード２２１のアノード端子、ダイオード２２０のアノード端子、及び現像ブレード電圧が出力される出力端２２８と接続されている。一方、ツェナーダイオード４０５のアノード端子は、ダイオード２２４のアノード端子に接続され、ダイオード２２４のカソード端子はＧＮＤに接続されている。なお、図４において、実施例１の図２の回路と同じ部品には同じ符号を付し、ここでの詳細な説明は省略する。

現像電圧生成回路４０６において、抵抗２０２、２０３、ＦＥＴ４１３は、ＣＰＵ２０１から出力されるパルス信号ＣＬＫの電圧を変換する回路である。ＦＥＴ４１３は、パルス信号ＣＬＫがハイレベルのときにオンし、パルス信号ＣＬＫがローレベルのときにオフする。

コンデンサ４０１は直流成分をカットするカップリングコンデンサであり、電源電圧Ｖ１を抵抗４０２、４０３で分圧した電圧を中間電圧とする交流電圧を生成する。コンデンサ４０１の一端は、一端が電源電圧Ｖ１に接続された抵抗２０３の他端とＦＥＴ４１３のドレイン端子とに接続されている。一方、コンデンサ４０１の他端は、一端が電源電圧Ｖ１と接続された抵抗４０２の他端、及び一端がＧＮＤに接続された抵抗４０３の他端と、駆動回路２４０を構成する抵抗２０５、２０６の一端と接続されている。なお、抵抗２０５、２０６の他端は、それぞれトランジスタ２０８、２０９のベース端子と接続されている。パルス信号ＣＬＫに応じてオン、オフするＦＥＴ４１３、トランス２１２を駆動するプッシュプル型の駆動回路２４０、及びトランス２１２の一次側の回路動作は、実施例１の図２を用いて説明した回路動作と同様であり、ここでの説明は省略する。

パルス信号ＣＬＫの論理がロー（Ｌ）レベルのときに、ＦＥＴ４１３はオフし、トランジスタ２０８はオンする。そして、トランス２１２の一次巻線２１２ａが励磁されると、トランス２１２の二次巻線２１２ｂには、一次巻線２１２ａと二次巻線２１２ｂとの巻数比に応じた電圧が誘起される。二次巻線２１２ｂに誘起された電圧から生じる、二次巻線２１２ｂに流れる電流は、抵抗４０４、ダイオード２１９、ツェナーダイオード２２１、ツェナーダイオード４０５、ダイオード２２４、ＧＮＤを介してコンデンサ２１４と抵抗２１３に流れ込む。このとき、ダイオード２２０、２２３は、カソード端子側の電圧がアノード端子側の電圧よりも高くなるため、非導通状態となり、電流は流れない。なお、ダイオード２２４は、現像電圧の負側電圧が出力される区間において、逆方向に電流が流れることを防止する目的で配置されている。

本実施例では、トランス２１２の二次巻線２１２ｂに誘起された電圧の正側電圧は、現像ブレード電圧生成回路４０７のツェナーダイオード２２１、４０５によりクランプされる。そのため、現像電圧の正側の最大電圧である正側電圧Ｖｍｉｎは、図５（ｉｉ）の領域Ｃに示すように、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚと、ツェナーダイオード４０５のツェナー電圧である電圧Ｖｚ１との和になる。このとき、ツェナーダイオード２２１には、カソード端子からアノード端子の方向に電流が流れている。そのため、現像電圧が出力される出力端２２７と現像ブレード電圧が出力される出力端２２８の電位差は、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚとなる。その結果、図５（ｉｉ）の領域Ｃに示すように、現像ブレード電圧は、現像電圧に対して電圧Ｖｚだけ低い電圧として出力される。

パルス信号ＣＬＫの論理がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移すると、トランス２１２の二次巻線２１２ｂにはトランジスタ２０９のオフ時、すなわちパルス信号ＣＬＫの論理がロー（Ｌ）レベル時とは逆向きに電圧が誘起される。このとき、二次巻線２１２ｂに生じた電流は、コンデンサ２１４と抵抗２１３、ＧＮＤから、コンデンサ２２２と抵抗２３０、ダイオード２２３、ツェナーダイオード２２１、ダイオード２２０、抵抗４０４を介して二次巻線２１２ｂに戻る。このとき、ダイオード２１９、２２４は、カソード端子側の電圧がアノード端子側の電圧よりも高くなるため、非導通状態となり、電流は流れない。この場合も、ツェナーダイオード２２１には、カソード端子からアノード端子の方向に電流が流れている。そのため、現像電圧が出力される出力端２２７と現像ブレード電圧が出力される出力端２２８の電位差は、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚとなる。その結果、現像ブレード電圧は、図５（ｉｉ）の領域Ｄに示すように、現像電圧に対して電圧Ｖｚだけ低い電圧として出力される。

本実施例の現像電圧生成回路４０６の回路構成においても、実施例１と同様に、コンデンサ２１４には、トランス２１２に生じた電圧とパルス信号ＣＬＫのオンデューティ比に依存した電圧が充電されている。そして、コンデンサ２１４に蓄えられた電圧である直流電圧Ｖｄｃ１は、トランス２１２が生成する交流電圧に重畳される。ただし、本実施例では、現像電圧の正側電圧Ｖｍｉｎはツェナーダイオード２２１、４０５によりクランプされる回路構成となっている。そのため、本実施例では、現像電圧の正側電圧Ｖｍｉｎは、実施例１とは異なり、重畳される直流電圧Ｖｄｃ１の電圧によらず、固定値（固定電圧）となる。ただし、直流電圧Ｖｄｃ１は、ツェナーダイオード２２１、４０５が正常動作する直流電圧に限られる。

一方、パルス信号ＣＬＫの論理がハイ（Ｈ）レベルのときにトランス２１２の二次巻線２１２ｂに流れる電流は、出力端２２７と出力端２２８との間に設けられたツェナーダイオード２２１を流れる。そのため、現像電圧の負側電圧Ｖｍａｘは、トランス２１２が生成する負側の交流電圧に直流電圧Ｖｄｃ１を重畳した電圧から、ツェナーダイオード２２１のツェナー電圧である電圧Ｖｚだけ、現像ブレード電圧よりも高い電圧となっている。

上述したように、本実施例の現像ブレード電圧生成回路４０７は、現像電圧が正電圧のときに電流が流れる回路と、現像電圧が負電圧のときに電流が流れる回路と、を有している。現像電圧が正電圧のときに電流が流れる回路は、ツェナーダイオード４０５、ダイオード２２４から構成された回路であり、現像電圧が負電圧のときに電流が流れる回路は、ダイオード２２３、コンデンサ２２２、抵抗２３０から構成された回路である。これにより、現像ブレード電圧生成回路４０７は、現像電圧が正側電圧、負側電圧の両方の場合において、ツェナーダイオード２２１のカソード端子からアノード端子の方向に電流が流れる導通状態となる回路構成としている。また、本実施例の現像ブレード電圧生成回路４０７では、ツェナーダイオード２２１は、現像電圧の正側出力Ｖｍｉｎをクランプするとともに、現像電圧と現像ブレード電圧の電位差を生成する回路構成となっている。これにより、現像ブレード電圧を生成するための回路規模を低減することができる。また、本実施例は、実施例１と同様に、現像電圧の正側電圧、負側電圧において、現像ブレード電圧は、現像電圧に対して、正側電圧、負側電圧の同じ方向に、一定電圧がオフセットされた電圧となっている。

なお、本実施例で説明した現像装置の構成や現像電圧及ぶ現像ブレード電圧を生成する高電圧電源の回路構成は一例であり、上述した構成に限定されるものではない。また、本実施例では、ツェナーダイオードを用いて、現像電圧に対して一定電圧、オフセットした現像ブレード電圧を生成する実施例について説明したが、ツェナーダイオードに限定されるものではなく、例えばバリスタを用いて生成する構成でも実現可能である。

以上説明したように、本実施例によれば、現像電圧と同一位相で、正側電圧及び負側電圧において、同一方向に一定電圧がオフセットされた現像ブレード電圧を生成することができる。

２０１ ＣＰＵ
２１２ トランス
２１４ コンデンサ
２１８ 現像ブレード電圧生成回路
２２０、２２３、２２４ ダイオード
２２１ ツェナーダイオード
２２９ 現像電圧生成回路
２４０ 駆動回路

Claims (15)

1. 一次巻線と二次巻線を有するトランスと、
   前記トランスを駆動する駆動回路と、
   前記トランスの二次巻線の一端に接続され、直流電圧を生成する生成回路と、
   前記駆動回路を制御する制御手段と、
   を有し、前記トランスの二次巻線の他端に生成された交流電圧に、前記生成回路により生成された直流電圧を重畳した第１の出力電圧を出力する第１の電源部と、
   前記第１の出力電圧よりも所定の電圧低い第２の出力電圧を出力する第２の電源部と、を備え、
   前記第２の電源部は、
   前記第１の出力電圧が正電圧の場合に導通状態となる第１の整流回路と、
   前記第１の出力電圧が負電圧の場合に導通状態となる第２の整流回路及び第３の整流回路と、
   前記第１の出力電圧が正電圧の場合には前記第１の電源部から入力される電流を前記第１の整流回路に出力し、前記第１の出力電圧が負電圧の場合には前記第２の整流回路を経由して前記第１の電源部から入力される電流を前記第３の整流回路に出力し、前記第１の出力電圧よりも前記所定の電圧低い前記第２の出力電圧を出力するための定電圧素子と、
   を有することを特徴とする電源装置。
2. 前記制御手段は、前記トランスを駆動するためのパルス信号を前記駆動回路に出力することを特徴とする請求項１に記載の電源装置。
3. 前記生成回路は、前記トランスの二次巻線の一端に接続された第１のコンデンサを有し、
   前記第１のコンデンサに充電された直流電圧が前記交流電圧に重畳されることを特徴とする請求項２に記載の電源装置。
4. 前記第１のコンデンサには、前記パルス信号の１周期におけるオン状態の時間の比率に応じた直流電圧が充電されることを特徴とする請求項３に記載の電源装置。
5. 前記生成回路は、前記第１のコンデンサに並列に接続された第１の抵抗を有し、
   前記第１のコンデンサと前記第１の抵抗の一方の接続点は前記トランスの二次巻線の一端に接続され、前記第１のコンデンサと前記第１の抵抗の他方の接続点は接地されていることを特徴とする請求項４に記載の電源装置。
6. 前記定電圧素子は、第１のツェナーダイオードであることを特徴とする請求項１から請求項５のいずれか１項に記載の電源装置。
7. 前記第２の整流回路は、ダイオードと、並列に接続されたコンデンサ及び抵抗と、を有し、
   前記ダイオードのカソード端子は前記第１のツェナーダイオードのカソード端子と接続され、
   前記コンデンサと前記抵抗の一方の接続点は前記ダイオードのアノード端子と接続され、前記コンデンサと前記抵抗の他方の接続点は接地されていることを特徴とする請求項６に記載の電源装置。
8. 前記第３の整流回路は、ダイオードを有し、
   前記ダイオードは、アノード端子が前記第１のツェナーダイオードのアノード端子と接続され、カソード端子が前記トランスの二次巻線の他端と接続されていることを特徴とする請求項７に記載の電源装置。
9. 前記第１の整流回路は、ダイオードと、並列に接続されたコンデンサ及び抵抗と、を有し、
   前記ダイオードのアノード端子は前記第１のツェナーダイオードのアノード端子と接続され、
   前記コンデンサと前記抵抗の一方の接続点は前記ダイオードのカソード端子と接続され、前記コンデンサと前記抵抗の他方の接続点は接地されていることを特徴とする請求項８に記載の電源装置。
10. 前記所定の電圧は、前記第１のツェナーダイオードのツェナー電圧であり、
    前記第２の出力電圧は、前記第１の出力電圧よりも前記ツェナー電圧だけ低いことを特徴とする請求項９に記載の電源装置。
11. 前記第１の整流回路は、第２のツェナーダイオードと、ダイオードと、を有し、
    前記第２のツェナーダイオードは、カソード端子が前記第１のツェナーダイオードのアノード端子と接続され、カソード端子が前記ダイオードのアノード端子と接続され、
    前記ダイオードのカソード端子は接地されていることを特徴とする請求項８に記載の電源装置。
12. 前記所定の電圧は、前記第１のツェナーダイオードのツェナー電圧であり、
    前記第２の出力電圧は、前記第１の出力電圧よりも前記ツェナー電圧だけ低いことを特徴とする請求項１１に記載の電源装置。
13. 前記第１の出力電圧の正側の最大電圧は、前記第１のツェナーダイオードのツェナー電圧と、前記第２のツェナーダイオードのツェナー電圧との和であることを特徴とする請求項１２に記載の電源装置。
14. 感光体と、
    前記感光体を帯電する帯電手段と、
    前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、
    前記感光体上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、
    前記現像手段により形成されたトナー像を記録材に転写するための転写手段と、
    請求項１から請求項１３のいずれか１項に記載の電源装置と、
    を備え、
    前記電源装置は、前記現像手段に前記第１の出力電圧及び前記第２の出力電圧を供給することを特徴とする画像形成装置。
15. 前記現像手段は、前記感光体上の静電潜像にトナーを付着する現像ローラと、前記現像ローラの表面のトナー量を規制する現像ブレードと、を有し、
    前記第１の出力電圧は、前記現像ローラに供給され、
    前記第２の出力電圧は、前記現像ブレードに供給されることを特徴とする請求項１４に記載の画像形成装置。

Images