JP5512092B2 - 現像装置及び画像形成装置 - Google Patents

現像装置及び画像形成装置 Download PDF

Info

Publication number
JP5512092B2
JP5512092B2 JP2008090789A JP2008090789A JP5512092B2 JP 5512092 B2 JP5512092 B2 JP 5512092B2 JP 2008090789 A JP2008090789 A JP 2008090789A JP 2008090789 A JP2008090789 A JP 2008090789A JP 5512092 B2 JP5512092 B2 JP 5512092B2
Authority
JP
Japan
Prior art keywords
bias
voltage
developing device
pulsed
developing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008090789A
Other languages
English (en)
Other versions
JP2009244579A (ja
Inventor
研介 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2008090789A priority Critical patent/JP5512092B2/ja
Publication of JP2009244579A publication Critical patent/JP2009244579A/ja
Application granted granted Critical
Publication of JP5512092B2 publication Critical patent/JP5512092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Developing For Electrophotography (AREA)
  • Dry Development In Electrophotography (AREA)

Description

本発明は、現像装置及び画像形成装置に関する。
下記特許文献1には、現像バイアス電圧におけるパルス状交流バイアスのオーバーシュートやアンダーシュートを防止する現像装置及び当該現像装置を備えた画像形成装置が開示されているが、この現像装置及び画像形成装置は、現像トランスの二次側にツェナーダイオードやバリスタを挿入することにより、ツェナーダイオードやバリスタの遮断電圧に基づいてオーバーシュートやアンダーシュートを防止するものである。
特開2003−066697号公報
ところで、特許文献1の技術は、現像トランスの二次側、つまり数千ボルトの現像バイアス電圧が出力される高圧側にツェナーダイオードやバリスタを挿入するものなので、ツェナーダイオードやバリスタの遮断電圧を精度良く設定することが困難であり、実用性に欠ける。
また、ローパスフィルタを通過させて現像バイアス電圧のパルス状交流バイアスの高周波成分を除去することによりオーバーシュートやアンダーシュートを防止することが考えられるが、このような方法ではパルス状交流バイアスの立上り及び立下りの急峻性が低下するので、現像性能を低下させてしまうという不都合がある。
本発明は、上述した事情に鑑みたものであり、実用的であると共に立上り及び立下りの急峻性を阻害することなくパルス状交流バイアスのオーバーシュートやアンダーシュートを防止することを目的とするものである。
上記目的を達成するために、本発明は、現像装置に係る第1の解決手段として、所定の直流バイアスとパルス状交流バイアスとを加算してなる現像バイアス電圧を用いて帯電したトナーを感光ドラム上に付着させることにより当該感光ドラム上に形成された静電潜像を現像する現像装置であって、現像バイアスの生成開始時において、パルス状交流バイアスがオーバーシュートを発生しないように設定された立上り波形の交流起動信号によって交流バイアス発生回路を起動させる、という手段を採用する。
現像装置に係る第2の解決手段として、上記第1の解決手段において、交流起動信号は、パルス状交流バイアスがオーバーシュートを発生しないように設定された第1のレベルにステップ状に立上り、これ以降ステップ状にレベル増加して規定レベルに達する立上り波形を備える、という手段を採用する。
現像装置に係る第3の解決手段として、上記第1の解決手段において、交流起動信号は、対数関数的に連続的に増加して規定レベルに達する立上り波形を備える、という手段を採用する。
現像装置に係る第4の解決手段として、所定の直流バイアスとパルス状交流バイアスとを加算してなる現像バイアス電圧を用いて帯電したトナーを感光ドラム上に付着させることにより当該感光ドラム上に形成された静電潜像を現像する現像装置であって、現像バイアスの生成停止時において、パルス状交流バイアスがアンダーシュートを発生しないように設定された立下り波形の交流起動信号によって交流バイアス発生回路を停止させる、という手段を採用する。
現像装置に係る第5の解決手段として、上記第4の解決手段において、交流起動信号は、パルス状交流バイアスがアンダーシュートを発生しないように設定された第1のレベルにステップ状に立下り、これ以降ステップ状にレベル減少して規定レベルに達する立下り波形を備える、という手段を採用する。
現像装置に係る第6の解決手段として、上記第4の解決手段において、交流起動信号は、対数関数的に連続的に減少して規定レベルに達する立下り波形を備える、という手段を採用する。
画像形成装置に係る解決手段として、上記第1〜第6の何れかの現像装置を備える、という手段を採用する。
本発明によれば、現像バイアスの生成開始時において、パルス状交流バイアスがオーバーシュートを発生しないように設定された立上り波形の交流起動信号によって交流バイアス発生回路を起動させるので、実用的であると共に立上り及び立下りの急峻性を阻害することなくパルス状交流バイアスのオーバーシュートを防止することができる。
また、本発明によれば、現像バイアスの生成停止時において、パルス状交流バイアスがアンダーシュートを発生しないように設定された立下り波形の交流起動信号によって交流バイアス発生回路を停止させるので、実用的であると共に立上り及び立下りの急峻性を阻害することなくパルス状交流バイアスのアンダーシュートを防止することができる。
以下、図面を参照して、本発明の一実施形態について説明する。
図1は、本実施形態に係る現像装置Aの機能構成を示すブロック図である。
本現像装置Aは、図示するように操作部1、制御部2、交流バイアス発生回路3、直流バイアス発生回路4、加算器5及び現像器6を備えている。このような本現像装置Aは、電子写真方式に基づいて画像を形成する画像構成装置において、所定の現像バイアス電圧を用いて帯電したトナーを感光ドラム上に付着させることにより感光ドラム上の静電潜像を現像するものである。
操作部1は、上記画像構成装置においてユーザの操作指示を受け付ける機能構成要素であり、具体的には複数のハードウエアキーやタッチパネル等である。このような操作部1は、ユーザから受け付けた操作指示を制御部2に出力する。制御部2は、画像構成装置全体を統括的に制御する機能構成要素であり、MPU(Micro Processing Unit)、ROM(Read-Only Memory)及びRAM(Random Access Memory)等からなる記憶部並びに操作部1、交流バイアス発生回路3及び直流バイアス発生回路4等と信号の授受を行うための各種インタフェース回路等から構成されている。
上記ROMには画像構成装置全体を統括的に制御するための制御プログラムが記憶されており、この制御部2は、MPUが上記制御プログラムを実行することにより画像構成装置全体を統括的に制御する。例えば、制御部2は、操作部1から入力される画像形成指示に基づいて交流バイアス発生回路3にAC起動信号を出力すると共に直流バイアス発生回路4にDC起動信号を出力する。
交流バイアス発生回路3は、所定の繰り返し周波数かつ所定振幅のパルス状の交流バイアスを生成する機能構成要素である。この交流バイアス発生回路3は、上記AC起動信号をトリガー信号として交流バイアスを生成して加算器5に出力する。直流バイアス発生回路4は、所定電圧の直流バイアスを生成する機能構成要素である。この直流バイアス発生回路4は、上記DC起動信号をトリガー信号として直流バイアスを生成して加算器5に出力する。加算器5は、上記交流バイアスと直流バイアスとを加算して現像バイアス電圧を生成する機能構成要素である。この加算器5は、現像バイアス電圧を現像器6に出力する。
現像器6は、トナーカートリッジ内に充填された粉末状のトナーを帯電させ、上記現像バイアス電圧を用いることにより上記帯電したトナーを感光ドラム上に付着させる機能構成要素である。すなわち、この現像器6は、現像バイアス電圧によって感光ドラムとの間に形成される電界によって帯電状態のトナーに斥力を作用させ、当該斥力によって感光ドラムの周面に飛翔させることによって当該感光ドラム状に予め形成された原稿画像の静電潜像を現像する。
次に、このように構成された現像装置Aの動作について、図2をも参照して詳しく説明する。
本現像装置Aでは、ユーザが操作部1を操作することにより画像形成指示を画像構成装置に入力すると、当該画像形成指示は操作部1から制御部2に入力される。そして、制御部2は、上記画像形成指示が操作部1から入力されると、AC起動信号を交流バイアス発生回路3に出力すると共にDC起動信号を直流バイアス発生回路4に出力する。この結果、交流バイアス発生回路3から加算器5に交流バイアスが出力され、また直流バイアス発生回路4から加算器5に直流バイアスが出力され、交流バイアスと直流バイアスとが加算された現像バイアス電圧が加算器5から現像器6に出力されて感光ドラムの現像が行われる。
図2(a)は、上記AC起動信号の波形を模式的に示す波形図である。制御部2は、時刻t1に上記画像形成指示が入力されると、図示するようにAC起動信号を「ゼロ」ボルトから第1の電圧V1までパルス状に立ち上げ、これ以降ステップ状に電圧を順次増加して規定電圧VRに達する立上り波形とする。上記第1の電圧V1は、図2(b)に示すように交流バイアス発生回路3から出力される交流バイアスがオーバーシュートを発生しないように設定された電圧値であり、予め実験等によって求められて制御部2内に制御データの1つとして記憶されている。
このような本現像装置Aによれば、現像バイアスの生成開始時において、交流バイアスにオーバーシュートが発生しないと共に、交流バイアスの立上り及び立下りの急峻性を損なうことがない。また、本現像装置Aによるオーバーシュートの防止方法は、AC起動信号の立上り波形を図2(a)のように整形するものなので、極めて実用性が高い。
なお、この図2(a)では、第1の電圧V1まで立ち上った後、3段階に亘るステップ状の電圧上昇を経て規定電圧VRに到達する場合を示しているが、第1の電圧V1まで立ち上った後の電圧上昇の段数は3段階に限定されない。交流バイアスがオーバーシュートを発生しないのであれば、1段階あるいは2段階の電圧上昇を経て規定電圧VRに到達するようにしても良い。また、第1の電圧V1まで立ち上った後にステップ状に電圧上昇するのではなく、ランプ波形状に一定の傾斜で直線的かつ連続的に電圧上昇するようにしても良い。
続いて、画像形成が終了すると、制御部2は、AC起動信号の交流バイアス発生回路3への出力を停止すると共にDC起動信号の直流バイアス発生回路4への出力を停止することにより、交流バイアス発生回路3からの交流バイアスの出力及び直流バイアス発生回路4からの直流バイアスの出力を停止させ、以って現像バイアス電圧の現像器6への供給を停止させる。
このようない現像バイアスの生成停止時において、制御部2は、時刻t2にAC起動信号を規定電圧VRから第2の電圧V2までパルス状に立ち下げ、これ以降ステップ状に電圧を順次減少させて「ゼロ」ボルトに達する立上り波形とする。上記第1の電圧V2、図2(b)に示すように交流バイアス発生回路3から出力される交流バイアスがアンダーシュートを発生しないように設定された電圧値であり、予め制御部2内に制御データの1つとして記憶されている。
このような本現像装置Aによれば、現像バイアスの生成停止時において、交流バイアスにアンダーシュートが発生しないと共に、交流バイアスの立上り及び立下りの急峻性を損なうことがない。また、本現像装置Aによるアンダーシュートの防止方法は、AC起動信号の立下り波形を図2(a)のように整形するものなので、極めて実用性が高い。
なお、図2(a)に示すAC起動信号に代えて、図2(c)に示す波形のAC起動信号を採用することが考えられる。すなわち、図2(c)のAC起動信号は、立上り及び立下りが対数関数的に連続的に増加及び減少して規定電圧VR及び「ゼロ」ボルトに達する立上り波形及び立下り波形を備えるものである。対数関数は、図示するように急峻に立上った後に緩やかに規定電圧VRに到達する、あるいは急峻に立下った後に緩やかに「ゼロ」ボルトに達する曲線を示すので、対数関数の係数をオーバーシュート及びアンダーシュートが発生しないように設定することにより、交流バイアスの立上り及び立下りの急峻性を損なうことなく、オーバーシュート及びアンダーシュートを防止することができる。
本発明の一実施形態に係わる現像装置Aの機能構成を示すブロック図である。 本発明の一実施形態に係わる現像装置Aの動作を示す波形図である。
符号の説明
1…操作部、2…制御部、3…交流バイアス発生回路、4…直流バイアス発生回路、5…加算器、6…現像器

Claims (3)

  1. 所定の直流バイアスとパルス状交流バイアスとを加算してなる現像バイアス電圧を用いて帯電したトナーを感光ドラム上に付着させることにより当該感光ドラム上に形成された静電潜像を現像する現像装置であって、
    現像バイアスの生成開始時において、パルス状交流バイアス自身がオーバーシュートを発生しないように調整された立上り波形の交流起動信号によって交流バイアス発生回路を起動させ
    交流起動信号は、ゼロボルトからパルス状交流バイアス自身がオーバーシュートを発生しないように調整された第1の電圧V1までステップ状に立上り、これ以降第1の電圧V1よりも順次小さな電圧でステップ状に順次増加して規定電圧VRに達する立上り波形を備えることを特徴とする現像装置。
  2. 所定の直流バイアスとパルス状交流バイアスとを加算してなる現像バイアス電圧を用いて帯電したトナーを感光ドラム上に付着させることにより当該感光ドラム上に形成された静電潜像を現像する現像装置であって、
    現像バイアスの生成停止時において、パルス状交流バイアス自身がアンダーシュートを発生しないように調整された立下り波形の交流起動信号によって交流バイアス発生回路を停止させ、
    交流起動信号は、規定電圧VRからパルス状交流バイアス自身がアンダーシュートを発生しないように調整された第2の電圧V2までステップ状に立下り、これ以降第2の電圧V2よりも順次小さな電圧でステップ状に順次減少してゼロボルトに達する立下り波形を備えることを特徴とする請求項1記載の現像装置。
  3. 請求項1または2に記載の現像装置を備えることを特徴とする画像形成装置。
JP2008090789A 2008-03-31 2008-03-31 現像装置及び画像形成装置 Active JP5512092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008090789A JP5512092B2 (ja) 2008-03-31 2008-03-31 現像装置及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008090789A JP5512092B2 (ja) 2008-03-31 2008-03-31 現像装置及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2009244579A JP2009244579A (ja) 2009-10-22
JP5512092B2 true JP5512092B2 (ja) 2014-06-04

Family

ID=41306535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008090789A Active JP5512092B2 (ja) 2008-03-31 2008-03-31 現像装置及び画像形成装置

Country Status (1)

Country Link
JP (1) JP5512092B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5654817B2 (ja) * 2010-09-22 2015-01-14 キヤノン株式会社 画像形成装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173316A (ja) * 1989-12-01 1991-07-26 Canon Inc 電源装置
JPH0424667A (ja) * 1990-05-18 1992-01-28 Canon Inc 現像バイアス回路
JP4908774B2 (ja) * 2005-05-09 2012-04-04 キヤノン株式会社 画像形成装置

Also Published As

Publication number Publication date
JP2009244579A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
US20200150767A1 (en) Devices and methods for controlling a haptic actuator
JP2019169195A (ja) 触覚設計オーサリングツール
CN110347252B (zh) 马达激励信号生成方法、装置和计算机设备
JP2014509026A (ja) スマート線形共振アクチュエータ制御
US8803569B1 (en) Ramp generator using operational amplifier based integration and switched capacitor techniques
CN111552371B (zh) 激励电压生成方法、装置、设备及介质、测试方法及系统
JP2011019212A (ja) デジタルノイズ保護用回路及び方法
JP5512092B2 (ja) 現像装置及び画像形成装置
US10846999B2 (en) Method and device for enabling pitch control for a haptic effect
CN111327247B (zh) 一种马达的控制方法及控制系统
US4959687A (en) Bias power source controller for an image forming apparatus
CN111078043A (zh) 一种低频振感补偿方法、装置及电子设备
CN112346573B (zh) 触感优化方法、装置、设备和介质
TWI568120B (zh) 嵌位電路及其相關方法
JP2007318946A (ja) バッテリ充電制御回路及び携帯用電子機器
JP2008224467A (ja) 静電気シミュレーター
KR100790690B1 (ko) 공진형 전원 컨버터용 소프트 스타트 회로
KR100841455B1 (ko) 실시간 확률 제어기를 이용한 불규칙 교란의 제어 방법 및 이를 기록한 기록매체
JP4742741B2 (ja) 電源装置
RU2261525C1 (ru) Генератор импульсов случайной длительности
EP4422213A1 (en) Method and device for determining a microphone status
US4554464A (en) Propagation delay generator
RU2261527C1 (ru) Формирователь импульсов случайной длительности
JPH11305985A (ja) 対話装置
CN116134404A (zh) 触感生成方法、触觉再现装置及计算机存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150