KR20110099008A - 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법 - Google Patents

와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법 Download PDF

Info

Publication number
KR20110099008A
KR20110099008A KR1020117012761A KR20117012761A KR20110099008A KR 20110099008 A KR20110099008 A KR 20110099008A KR 1020117012761 A KR1020117012761 A KR 1020117012761A KR 20117012761 A KR20117012761 A KR 20117012761A KR 20110099008 A KR20110099008 A KR 20110099008A
Authority
KR
South Korea
Prior art keywords
band gap
wide band
substrate
gap semiconductor
manufacturing
Prior art date
Application number
KR1020117012761A
Other languages
English (en)
Other versions
KR101607725B1 (ko
Inventor
쇼지 아끼야마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20110099008A publication Critical patent/KR20110099008A/ko
Application granted granted Critical
Publication of KR101607725B1 publication Critical patent/KR101607725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

와이드 밴드 갭 반도체(1)의 벌크 결정을 기판의 파손을 발생시키지 않고 가능한 한 얇게 핸들 기판(3)에 전사할 수 있는 저비용의 접합 웨이퍼(8)의 제조 방법을 제공한다.　 핸들 기판(3)의 표면에 와이드 밴드 갭 반도체 박막층(4)을 형성하여 접합 웨이퍼(8)를 제조하는 방법으로서, 밴드 갭 2.8eV 이상의 와이드 밴드 갭 반도체 기판(1)의 표면(5)에서부터 이온을 주입하여 이온 주입층(2)을 형성하는 공정, 상기 핸들 기판(3)의 상기 표면 및 상기 와이드 밴드 갭 반도체 기판(1)의 상기 이온 주입면(5) 중 적어도 한쪽 면에 표면 활성화 처리를 실시하는 공정, 상기 와이드 밴드 갭 반도체 기판(1)의 상기 표면(5)과 상기 핸들 기판(3)의 표면을 접합하여 접합체(6)를 얻는 공정, 상기 접합체(6)에 150℃ 이상 400℃ 이하의 열처리를 가하는 공정, 상기 접합체(6)의 반도체 기판(1)에서부터 상기 와이드 밴드 갭 반도체 기판(1)의 이온 주입층(2)을 향하여 가시광을 조사하여, 상기 이온 주입층(2)의 계면을 취화하고, 와이드 밴드 갭 반도체 박막(4)을 핸들 기판(3)에 전사하는 공정을 이 순서로 포함하는 접합 웨이퍼의 제조 방법이다.

Description

와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법{METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE ON WHICH WIDE BANDGAP SEMICONDUCTOR IS LAMINATED}
본 발명은 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법에 관한 것이다.
파워 반도체나 단파장 레이저의 기판으로서 최근 와이드 밴드 갭 반도체가 주목을 받고 있다. 특히, 탄화규소 SiC(2.9eV 내지 3.0eV), 질화갈륨 GaN(3.4eV), 산화아연 ZnO(3.37eV), 다이아몬드(5.47eV), 질화알루미늄 AlN(6.0eV) 등은 그 높은 밴드 갭으로부터 특히 주목받는 재료이다.
그러나, 예로서 GaN은 단결정 사파이어나 단결정 SiC에서 헤테로에피택셜(heteroepitaxial) 성장에 의해 성막되지만, 격자 정수의 차이에 따라 결함이 많아, 파워 반도체 디바이스나 고성능 레이저 등에는 응용이 어려운 것이 현실이다.
이들 단결정의 제법 중에서 가장 품질이 좋은 결정을 제조하는 방법은 수열 합성법 등의 결정 성장법이며, 이 방법으로 제조된 벌크 결정으로부터 잘라낸 것(웨이퍼)이 가장 품질이 좋은 것이 알려져 있다. 그러나, 결정의 성장에는 시간이 걸리고, 그로 인해 가격이 매우 높아, 용도가 좀처럼 확대되지 않는 것이 현실이다. 그러나, 디바이스로서 실제로 사용하는 것은 표층으로부터 수백㎚ 내지 수um의 극한된 영역이며, 이들 벌크 결정을 얇게 핸들 기판에 전사하여 비용을 낮추는 방법은 자연스러운 발상이라고 할 수 있다.
대표적인 박막 전사의 방법으로서, SOITEC법을 들 수 있지만, 이 방법에서는, 실온에서 미리 수소 이온 주입을 실시한 반도체 기판(도너 기판)과 지지 기판이 되는 기판(핸들 기판)을 접합하고, 고온(500℃ 부근)에서 열처리를 실시하여 이온 주입 계면에서 마이크로캐비티라고 불리는 미소한 기포를 다수 발생시켜 박리를 행하고, 반도체 박막을 핸들 기판에 전사하는 것이다.
그러나, 실제로는 핸들 기판(예로서 실리콘, 석영, 사파이어 등)과의 열팽창률의 차로부터, 단순히 양 기판을 접합 온도를 올리는 것만으로는 기판 균열을 일으켜, 기판의 복합화를 할 수 없는 것이 예상된다.
다른 하나의 방법으로서 SiGen법이라고 불리는 방법이 있고, 마찬가지로 수소 이온 주입을 미리 실시한 반도체 기판과 핸들 기판 양쪽 또는 한쪽에 플라즈마 처리로 표면을 활성화시킨 후에 접합을 행하고, 그런 후에 기계적인 충격을 부여하여, 수소 이온 주입 계면에서 박리를 하는 방법이다. 그러나, 박막 전사를 기계적인 방법(충격 등)에 의지하므로, 이들의 소구경이고 얇은 반도체 기판의 박막 전사에는, 기계적 강도가 부족하여, 전사시에 기판이 파손되는 문제가 있다.
본 발명은, 와이드 밴드 갭 반도체의 벌크 결정을 기판의 파손을 발생시키지 않고 가능한 한 얇게 핸들 기판에 전사할 수 있는 저비용의 접합 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
이 문제를 해결하기 위하여, 본 발명자는 이하와 같은 제작법을 고안하였다.
즉, 본 발명에 관한 접합 웨이퍼의 제조 방법은, 핸들 기판의 표면에 와이드 밴드 갭 반도체 박막층을 형성하여 접합 웨이퍼를 제조하는 방법으로서, 밴드 갭 2.8eV 이상의 와이드 밴드 갭 반도체 기판의 표면에서부터 이온을 주입하여 이온 주입층을 형성하는 공정, 상기 핸들 기판의 상기 표면 및 상기 와이드 밴드 갭 반도체 기판의 상기 이온 주입면 중 적어도 한쪽 면에 표면 활성화 처리를 실시하는 공정, 상기 와이드 밴드 갭 반도체 기판의 상기 표면과 상기 핸들 기판의 상기 표면을 접합하여 접합체를 얻는 공정, 상기 접합체에 150℃ 이상 400℃ 이하의 열처리를 가하는 공정, 상기 접합체의 반도체 기판측 또는 핸들 기판측에서부터 상기 와이드 밴드 갭 반도체 기판의 이온 주입층을 향하여 가시광을 조사하여, 상기 이온 주입층의 계면을 취화(embrittle)하고, 와이드 밴드 갭 반도체 박막을 핸들 기판에 전사하는 공정을 포함한다.
본 발명에 의해, 와이드 밴드 갭 반도체 기판에 형성한 이온 주입층의 계면을, 기계적 충격에 의존하지 않고, 효과적 또한 효율적으로 취화할 수 있고, 와이드 밴드 갭 반도체의 벌크 결정을 가능한 한 얇게 핸들 기판에 전사할 수 있으므로, 비용을 낮출 수 있다. 또한 와이드 밴드 갭 반도체 기판과 핸들 기판의 열팽창 계수의 차이에 기인하는 웨이퍼의 균열이나 결함, 접합면의 박리 등의 발생을 방지할 수도 있다.
도 1은 본 발명에 관한 접합 웨이퍼의 제조 공정의 일 형태를 도시하는 모식도이다.
도 2는 본 발명에 관한 접합 웨이퍼의 제조 공정의 다른 형태를 도시하는 모식도이다.
<부호의 설명>
1: 와이드 밴드 갭 반도체 기판
2: 이온 주입 계면
3: 핸들 기판
4: 와이드 밴드 갭 반도체 박막
5: 이온 주입한 표면(이온 주입면)
6: 접합체
8: 접합 웨이퍼
9: 접합면
본 발명은, 핸들 기판의 표면에 와이드 밴드 갭 반도체 박막을 형성하여 접합 웨이퍼를 제조하는 방법이다.
본 발명에서 다루는 와이드 밴드 갭 반도체 기판은, 그 높은 밴드 갭으로부터 가시광 파장 영역(450㎚ 내지 700㎚)의 전역 또는 적어도 장파장 영역의 광에 대하여, 투명 또는 투과율이 70% 이상인 것이 알려져 있다. 와이드 밴드 갭 반도체로서는, 예를 들어, 탄화규소(SiC), 질화갈륨(GaN), 산화아연(ZnO), 다이아몬드, 질화알루미늄(AlN) 등을 들 수 있지만, 이들에 한정되는 것은 아니고, 밴드 갭이 2.8eV 이상인 반도체에 적응할 수 있다고 생각된다. 이유는 2.8eV의 흡수 단부는 450㎚ 정도이며<흡수단 파장=1.24/밴드 갭(eV)um>, 그것보다 장파장 영역의 광은 흡수되기 어렵기 때문이다. 밴드 갭의 상한은, 이 이상 높아지면 반도체로서의 성질이 없어지고 절연성이 높아지는 기준으로서, 예를 들어, 6.5eV로 할 수 있다.
밴드 갭은, 순수한 반도체의 금제대(forbidden band) 폭을 의미하고, 불순물의 혼입에 의해 형성되는 불순물 준위는 고려하지 않는 값이다. 본 명세서에 있어서, 밴드 갭의 값은, 흡수 단부의 파장을 에너지로 바꾸어 구하였다.
본 발명에 있어서는, 와이드 밴드 갭 반도체 기판의 구경은 25㎜ 내지 100㎜이며, 두께는, 특별히 한정되지 않지만, 통상의 SEMI/JEIDA 규격 근방의 1㎜ 이하의 얇은 웨이퍼이면, 핸들링의 관계에서 취급하기 쉽다.
핸들 기판으로서는, 상기 와이드 밴드 갭 반도체 박막을 지지할 수 있는 것이면 특별히 한정되지 않고, 실리콘, 산화막을 갖는 실리콘, 알루미나, 비(非)단결정 질화알루미늄, 탄화규소, 유리, 석영, 사파이어 등을 들 수 있다.
후술하는 가시광 조사 공정에 있어서, 핸들 기판측에서부터 가시광 조사를 행하는 경우에는, 조사하는 가시광 파장 영역에 있어서, 에너지 손실이 적은 것인 것이 바람직하고, 상기 가시광 영역의 투과율이 70% 이상인 기판이면 특별히 한정되지 않지만, 그 중에서도 절연성ㆍ투명성이 우수한 점에서, 유리, 석영 또는 사파이어 중 어느 하나인 것이 바람직하다. 본 발명에 있어서는, 핸들 기판의 구경은, 통상 25㎜ 내지 100㎜이며, 두께는, 특별히 한정되지 않지만, 통상의 SEMI/JEIDA 규격 근방의 1㎜ 이하의 얇은 웨이퍼이면, 핸들링의 관계에서 취급하기 쉽다.
도 1 및 도 2에 도시한 바와 같이, 우선, 와이드 밴드 갭 반도체 기판(1)의 표면(5)으로부터 이온을 주입하여 이온 주입층(2)을 형성한 후, 각각의 접합면에 표면 활성화 처리를 실시한 후, 와이드 밴드 갭 반도체 기판의 상기 표면(5)과 핸들 기판(3)을 접합하여 접합체(6)를 얻는다. 이온 주입의 상세에 대해서는 후술한다.
그 때에, 이온 주입층을 형성한 후, 와이드 밴드 갭 기판 상에 50㎚ 정도의 두께로, SiO2막을 부착한 것을 사용해도 된다.
그 경우, 접합 공정에 있어서의 접합 강도가 증가하는 효과를 얻을 수 있다.
표면 활성화 처리의 방법으로서는, 오존수 처리, UV 오존 처리, 이온 빔 처리, 플라즈마 처리 등을 들 수 있다. 표면 활성화에 의한 결합력 증가의 메커니즘은 완전히 풀려 밝혀진 것은 아니지만, 이하와 같이 설명할 수 있다. 오존수 처리나 UV 오존 처리 등에서는, 표면의 유기물을 오존에 의해 분해하고, 표면의 OH기를 증가시킴으로써 활성화를 행한다. 한편, 이온 빔 처리나 플라즈마 처리 등은, 웨이퍼 표면의 반응성이 높은 미결합손(댕글링 본드)을 노출시킴으로써, 또는 그 미 결합손에 OH기가 부여됨으로써 활성화를 행한다. 표면 활성화의 확인에는 친수성의 정도(습윤성)를 봄으로써 확인을 할 수 있다.
구체적으로는, 웨이퍼 표면에 물을 흘려, 그 접촉각(콘택트 앵글)을 측정함으로써 간편하게 측정을 할 수 있다.
오존수로 처리하는 경우에는, 오존을 10mg/L 정도 용존한 순수에 웨이퍼를 침지함으로써 실현할 수 있다.
UV 오존으로 처리를 하는 경우에는, 오존 가스, 또는 대기로부터 생성된 오존 가스에 UV광(예 185㎚)을 조사함으로써 행하는 것이 가능하다.
이온 빔으로 처리하는 경우에는, 스퍼터법과 같이 고진공 하에서 웨이퍼 표면을 아르곤 등의 불활성 가스의 빔으로 처리함으로써, 표면의 미결합손을 노출시켜, 결합력을 증가시키는 것이 가능하다.
플라즈마 처리의 경우에는, 챔버 중에 와이드 밴드 갭 반도체 기판 및/또는 핸들 기판을 적재하고, 플라즈마용 가스를 감압 하에서 도입한 후, 100W 정도의 고주파 플라즈마에 5 내지 10초 정도 노출시켜, 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 와이드 밴드 갭 반도체 기판을 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 또는 수소 가스와 헬륨 가스의 혼합 가스를 사용할 수 있다. 핸들 기판을 처리하는 경우는 어떠한 가스라도 좋다. 이 처리에 의해 와이드 밴드 갭 반도체 기판 및/또는 핸들 기판의 표면의 유기물이 산화되어 제거되고, 또한 표면의 OH기가 증가하여 활성화된다.
상기 4개의 처리는 와이드 밴드 갭 반도체 기판의 이온 주입한 표면, 및 핸들 기판의 접합면의 양쪽에 대하여 행하는 것이 보다 바람직하지만, 어느 한쪽만 행해도 된다.
다음에, 얻어진 접합체(6)에 150℃ 이상 400℃ 이하의 열처리를 실시한다. 열처리를 행하는 이유는, 후공정의 가시광 조사로 접합 계면(9)이 고온으로 되었을 때에 급격한 온도 상승에서 접합 계면(9)이 어긋나는 것에 의한 결정 결함 도입을 방지하기 위해서이다. 온도를 150℃ 이상 400℃ 이하로 하는 이유는, 150℃ 미만에서는 결합 강도가 올라가지 않는 경우가 있기 때문이고, 400℃를 초과하면 접합한 기판이 파손될 가능성이 생기기 때문이다.
본 발명자들이 실험 검토한 결과, 핸들 기판(3)이 석영 또는 유리인 경우의 적절한 온도는 150℃ 이상 400℃ 이하이고, 사파이어의 경우에는 150℃ 이상 350℃ 이하이었다. 이들 온도 영역은 기판에 따라 다르다. 열처리는, 상기 적절한 온도 범위에서 온도를 바꾸어 2단계 이상으로 나누어 행해도 된다.
열처리 시간으로서는, 온도에도 어느 정도 의존하지만 12시간 내지 72시간이 바람직하다.
계속해서, 접합체(6)를 실온까지 냉각하고, 반도체 기판(1)측 또는 핸들 기판(3)측으로부터, 와이드 밴드 갭 반도체 기판(1)의 이온 주입층(2)을 향하여 가시광을 단시간 조사하고, 어닐을 실시한다.
본 명세서에 있어서, 「가시광」이란, 450 내지 700㎚의 파장 영역에 극대 파장을 갖는 광을 말하고, 파장은, 와이드 밴드 갭 반도체 기판(1)의 투과율이 높은 파장이 적절히 선택된다. 가시광은, 코히런트광 또는 인코히런트광 중 어느 것이어도 된다.
통상, 이 파장 영역에서는 상기 반도체 기판(1)은 투명하며 흡수 계수는 매우 낮지만, 수소 이온 주입 개소는 이 파장 영역의 광을 흡수하여, 내부에서 화학 반응이 가속되고, 그 결과 기판 전체면을 과열하지 않고 이온 주입층(2)의 계면에서 취화가 일어나고, 와이드 밴드 갭 반도체 박막(4)의 일부가 핸들 기판(3)에 전사되어, 접합 웨이퍼(8)의 형성이 가능해진다.
이 가시광 파장 영역에서 채용 가능한 레이저로서는, 예를 들어, 액정용 아몰퍼스 실리콘의 결정화에 사용되고 있는 파장 532㎚의 그린 레이저, 파장 633㎚의 적색 레이저 등을 들 수 있고, Nd:YAG 레이저의 제2차 고조파(파장=532㎚), YVO4 레이저의 제2차 고조파(파장=532㎚) 등이 있다.
이때의 조사 방법으로서는 특별히 한정되는 것은 아니지만, 기판 전체가 가열되어 버리면 휨에 의해 기판이 파손되어 버리므로, 기판 전체가 가열되기 전에 처리를 종료할 수 있는 방법이 바람직하다.
본 발명에 관한 방법에서는, 도 1에 도시한 바와 같이, 반도체 기판(1)측으로부터 조사를 행할 수 있는 것이지만 가시광 영역(파장 450㎚ 내지 700㎚)의 광이 접합한 와이드 밴드 갭 반도체 기판의 이온 주입층에 도달할 때까지, 에너지 손실이 적고, 상기 가시광 영역의 투과율이 70% 이상인 기판, 예를 들어, 석영, 유리, 사파이어 등으로 핸들 기판이 구성될 때에는, 도 2 도시한 바와 같이, 핸들 기판(3)측으로부터 조사하는 것도 가능하다.
반대로 핸들 기판이 실리콘 등의 불투명 재료로 구성될 때는 와이드 밴드 갭 반도체 기판(1)측으로부터의 조사가 필수적이다.
상기 가시광의 대부분의 파장 영역은 반도체 기판(1)을 통과하여, 이온 주입 개소에서만 흡수되므로, 투명 기판 전체가 가열되지 않고, 에너지가 필요한 개소(이온 주입 개소)에만 에너지를 부여할 수 있어, 이상적인 방법이다. 여기서는 이온 주입 개소는 충분히 취화되어 있기 때문에, 기판에 부담을 주지 않고 박막 전사가 가능해진다.
여기서 주의해야만 하는 것은 레이저의 조사에 의해 이온 주입 부분을 지나치게 가열하면, 부분적으로 열 박리가 발생하여, 블리스터라고 불리는 팽창 결함이 발생한다. 이것은, 접합체(6)의 투명 기판측에서부터 육안으로 관찰된다. 이 블리스터에 의해 한번 박리가 시작되면, 접합체(6)에 응력이 국재화되어, 접합체(6)의 파괴를 발생시킨다. 따라서, 열 박리를 발생시키지 않을 정도로 레이저를 조사하는 것, 또는 레이저의 조사에 앞서, 접합체(6)의 단부, 접합면(9) 근방에 기계적 충격을 부여해 두고, 레이저 조사에 의한 열의 충격이 단부의 기계적 충격의 기점부로부터 접합체(6) 전체면에 걸쳐서 이온 주입 계면의 파괴를 발생시키게 하는 것이 바람직하다.
레이저의 조사 조건으로서는, 출력 50W 내지 100W이고 발진 주파수가 25mJ＠3kHz인 것을 사용하는 경우, 단위 면적당의 조사 에너지가, 경험상 0.4J/㎠ 내지 1.6J/㎠인 것이 바람직하다. 0.4J/㎠ 미만이면 이온 주입 계면에서의 취화가 일어나지 않을 가능성이 있고, 1.6J/㎠를 초과하면 취화가 지나치게 강해서 기판이 파손될 가능성이 있기 때문이다. 조사는 스폿 형상의 레이저광을 웨이퍼 상에서 주사하므로, 시간으로 규정하는 것은 어렵지만, 처리 후의 조사 에너지가 상기의 범위에 들어가 있는 것이 바람직하다.
가시광 조사의 방법으로서는, 반도체 프로세스 등에 사용되는 RTA 등도 유용한 방법이다. RTA는 50℃/초 내지 150℃/초라는 빠른 승온ㆍ강온이 가능하여, 기판 전체를 따뜻하게 하기 전에 프로세스를 종료할 수 있는 우수한 방법이다. 이때에는 이온 주입 계면 근방만을, 열 박리가 발생하지 않을 정도로 과열하는 것이 중요하다. 통상의 RTA에 사용되는 열원은 할로겐 램프이므로, 가시광 조사원으로서는 적합하다.
또한, 가시광으로서는, 크세논 플래시 램프 등도 응용 가능하다. 크세논 램프 광을 사용하는 경우, 가시광 영역 외의 광을 컷트하는 파장 필터를 통하여 조사를 행해도 된다. 또한, 와이드 밴드 갭 기판에 대하여 투명한 가시광 파장 영역 이외의 파장 영역을 차단하는 필터 등도 프로세스의 안정화를 위하여 유효하다. 전술한 블리스터의 발생을 억제하기 위해서는, 본 크세논 램프 광으로 접합 기판 전체면의 일괄 조사를 행하는 것이 바람직하다. 일괄 조사에 의해, 접합 기판의 응력 국재화를 방지하여, 접합 기판의 파괴를 방지하는 것이 용이해진다. 따라서, 열 박리를 발생시키지 않을 정도로 크세논 램프 광을 조사하는 것, 또는 크세논 램프 광의 조사에 앞서, 접합체(6)의 단부, 접합면(9) 근방에 기계적 충격을 부여해 두고, 크세논 램프 광 조사에 의한 열의 충격이 단부의 기계적 충격의 기점부로부터 접합 기판 전체면에 걸쳐서 이온 주입 계면에 파괴를 발생시키게 하는 것이 바람직하다.
레이저광 조사, RTA 처리 또는 플래시 램프 조사 후에, 와이드 밴드 갭 반도체 박막의 핸들 기판에의 전사를 확인할 수 없는 경우에는, 이온 주입층의 계면에 기계적 충격을 부여함으로써 박리를 행해도 된다.
이온 주입층의 계면에 기계적 충격을 부여하기 위해서는, 예를 들어 가스나 액체 등의 유체의 제트를 접합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 분사하거나, 박리 기구를 사용해도 되고, 충격에 의해 기계적 박리가 발생하는 방법이면 특별히 제한은 되지 않는다.
박리 기구는, 150℃ 이상 400℃ 이하의 온도에서 열처리된 접합체(6)의 수소 이온 주입층의 측면으로부터 기계적 충격을 부여할 수 있는 것이며, 바람직하게는, 수소 이온 주입층의 측면에 닿는 부분이 뾰족해지고, 이온 주입층을 따라 이동 가능한 것이며, 바람직하게는, 가위 형상의 예각인 도구나 가위 형상의 예각인 날을 구비하는 장치를 사용하고, 그 재질로서는 플라스틱(예를 들어 폴리에테르에테르케톤)이나 지르코니아, 실리콘, 다이아몬드 등을 사용할 수 있고, 오염에 구애되지 않으므로 금속 등을 사용할 수도 있다. 오염에 구애되는 경우에는, 플라스틱을 사용하면 된다. 또한, 쐐기 형상의 예각인 도구로서, 가위 등의 날을 사용해도 된다.
상기 박리 공정에 의해, 핸들 기판(3) 상에 와이드 밴드 갭 반도체 박막층(4)이 형성된 접합 웨이퍼(8)가 얻어진다.
와이드 밴드 갭 반도체 박막(4)의 두께는, 통상, 50㎚ 내지 2000㎚로 할 수 있다.
이하, 이온 주입과 표면 활성화 처리에 대하여 설명한다.
본 발명에 관한 접합 웨이퍼의 제조 방법은, 와이드 밴드 갭 반도체 기판(1)과 핸들 기판(3)의 접합에 앞서, 와이드 밴드 갭 반도체 기판(1)의 편측 표면(5)으로부터 이온을 주입하여 이온 주입층(2)을 형성하는 공정을 포함한다. 이때, 그 표면으로부터 원하는 깊이에 이온 주입층(2)을 형성할 수 있는 주입 에너지로, 소정의 선량의 수소 이온(H+) 또는 수소 분자 이온(H2 +)을 주입한다. 이때의 조건으로서, 예를 들어 주입 에너지는 50 내지 100keV로 할 수 있다.
상기 와이드 밴드 갭 반도체 기판(1)에 주입하는 수소 이온(H+)의 도우즈량은, 5.0×1016atom/㎠ 내지 3.0×1017atom/㎠인 것이 바람직하다. 5.0×1016atom/㎠ 미만이면, 계면의 취화가 일어나지 않는 경우가 있고, 2.0×1017atom/㎠를 초과하면, 접합 후의 열처리 중에 기포로 되어 전사 불량으로 되는 경우가 있다.
주입 이온으로서 수소 분자 이온(H2 +)을 사용하는 경우, 그 도우즈량은 2.5×1015원자/㎠ 내지 1.5×1017원자/㎠인 것이 바람직하다. 2.5×1015원자/㎠ 미만이면, 계면의 취화가 일어나지 않는 경우가 있고, 1.0×1017원자/㎠를 초과하면, 접합 후의 열처리 중에 기포로 되어 전사 불량으로 되는 경우가 있다.
또한, 와이드 밴드 갭 반도체 기판(1)의 표면에 미리 수㎚ 내지 500㎚ 정도의 실리콘 산화막 등의 절연막을 형성해 두고, 그것을 통하여 수소 이온 또는 수소 분자 이온의 주입을 행하면, 주입 이온의 채널링을 억제하는 효과를 얻을 수 있다.
본 발명에 관한 접합 웨이퍼의 제조 방법은, 상기 이온 주입 후, 와이드 밴드 갭 반도체 기판(1)과 핸들 기판(3)의 접합에 앞서, 와이드 밴드 갭 반도체 기판(1)의 상기 이온 주입면(5) 및/또는 핸들 기판(3)의 표면을 활성화 처리하는 공정을 포함한다. 표면 활성화 처리의 방법으로서는, 플라즈마 처리, 오존 처리 등을 들 수 있다.
플라즈마로 처리를 하는 경우, 진공 챔버 중에 RCA 세정 등의 세정을 한 와이드 밴드 갭 반도체 기판 및/또는 핸들 기판을 적재하고, 플라즈마용 가스를 감압 하에서 도입한 후, 100W 정도의 고주파 플라즈마에 5 내지 10초 정도 노출시켜, 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 와이드 밴드 갭 반도체 기판을 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 또는 수소 가스와 헬륨 가스의 혼합 가스를 사용할 수 있다. 핸들 기판을 처리하는 경우는 어떠한 가스이어도 된다.
플라즈마로 처리함으로써, 와이드 밴드 갭 반도체 기판 및/또는 핸들 기판의 표면의 유기물이 산화되어 제거되고, 또한 표면의 OH기가 증가하여 활성화된다. 처리는 와이드 밴드 갭 반도체 기판의 이온 주입한 표면, 및 핸들 기판의 접합면의 양쪽에 대하여 행하는 것이 보다 바람직하지만, 어느 한쪽만 행해도 된다.
오존으로 처리를 하는 경우에는, 대기를 도입한 챔버 중에 RCA 세정 등의 세정을 한 와이드 밴드 갭 반도체 기판 및/또는 핸들 기판을 적재하고, 질소 가스, 아르곤 가스 등의 플라즈마용 가스를 도입한 후, 고주파 플라즈마를 발생시켜, 대기 중의 산소를 오존으로 변환함으로써, 표면을 오존 처리한다. 플라즈마 처리와 오존 처리는 어느 한쪽 또는 양쪽 모두 행할 수 있다.
상술한 접합 웨이퍼의 제조 방법에 의해 얻어진 접합 웨이퍼도 또한, 본 발명에 포함된다. 접합 웨이퍼의 적용예로서는, 액정 장치 등의 전기 광학 장치용 기판의 작성용, 파워 반도체나 단파장 레이저의 기판 등을 들 수 있다.
<실시예>
실시예 1
직경 50㎜의 GaN 기판에 H2 + 이온을 75KeV의 가속 전압으로 1.35×1017원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜의 실리콘 기판을 준비하고, 양쪽의 기판에 오존수 처리, UV 오존 처리, 이온 빔 처리, 플라즈마 활성화 처리를 행하였다. 실온에서 접합을 행하고, 250℃, 24시간의 열처리를 실시한 후에 532㎚의 레이저로 투명한 GaN 기판측에서부터 조사를 행하였다. 조사 에너지는 0.5J/㎠ 정도이다. 조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 GaN의 박막을 실리콘 기판에 전사할 수 있었다. 이 때 전사된 GaN의 두께는 290㎚이었다.
이에 의해, 전사되는 막의 품질은 상기 활성화의 종류에는 의존하지 않는 것이 판명되었다.
실시예 2
직경 50㎜의 GaN 기판에 H2 + 이온을 75KeV의 가속 전압으로 1.35×1017원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜의 실리콘 기판을 준비하고, 양쪽의 기판에 이온 빔 활성화 처리를 행하였다. 실온에서 접합을 행하고, 250℃, 24시간의 열처리를 실시하였다. 같은 기판을 총 3장 준비한 후에 그린 레이저(파장 532㎚), RTA, 플래시 램프로 투명 기판측(석영측)으로부터 가시광 조사를 행하였다.
이때의 레이저 조사 조건은, 출력 75W이고 발진 주파수가 25mJ＠3kHz이었다. 기판 전체면을 1.2J/㎠로 되도록 조사하였다.
RTA의 경우에는, 온도는 파이로미터로 GaN측으로부터 접합 계면을 관찰하는 방향으로 배치하였다. 이때, 접합 계면 근방의 온도를 관찰할 수 있게 된다.
5O℃/초의 승온 속도로, 350℃(파이로미터 읽기)까지 승온하여, 도달과 동시에 파워를 컷트하고, 기판을 냉각하였다.
플래시 램프의 경우에는, 펄스폭 1m(밀리)초로서 조사를 행하였다. 조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 GaN의 박막을 실리콘 기판에 전사할 수 있었다. 이 때 전사된 GaN의 두께는 750㎚이었다. 3개의 샘플을 육안으로 관찰한 결과, 유의차는 발견되지 않았다. 이에 의해, 전사되는 막의 품질은 상기 가시광 조사의 종류에는 의존하지 않는 것이 판명되었다.
비교예 1
직경 50㎜의 GaN 기판에 H2 + 이온을 75KeV의 가속 전압으로 1.35×1017원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜의 실리콘 기판을 준비하고, 양쪽의 기판에 이온 빔 처리를 행하였다. 200℃에서 접합을 행하고, 250℃, 24시간의 열처리를 실시한 후에 200℃의 핫 플레이트 상에서 532㎚의 레이저를 사용하여, 투명한 GaN 기판측에서부터 조사를 행하였다. 조사 에너지는 0.5J/㎠ 정도이다.
조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 GaN의 박막을 실리콘 기판에 전사할 수 있었다. 이 때 전사된 GaN의 두께는 290㎚이었다.
비교예 2
직경 50㎜의 GaN 기판에 H+ 이온을 75KeV의 가속 전압으로 1.35×1017원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜의 실리콘 기판을 준비하고, 양쪽의 기판에 이온 빔 처리를 행하였다. 200℃에서 접합을 행하고, 250℃, 24시간의 열처리를 실시한 후에 250℃의 핫 플레이트 상에서 532㎚의 레이저를 사용하여, 투명한 GaN 기판측에서부터 조사를 행하였다. 조사 에너지는 0.5J/㎠ 정도이다. 조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 GaN의 박막을 실리콘 기판에 전사할 수 있었다. 이 때 전사된 GaN의 두께는 290㎚이었다. 비교예 1과 2로부터 접합의 온도나 조사시의 온도의 자유도는 높다고 생각된다.
실시예 3
직경 50㎜의 ZnO 기판에 H+ 이온을 80KeV의 가속 전압으로 9.5×1016원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜의 실리콘 기판을 준비하고, 양쪽의 기판에 플라즈마 활성화 처리를 행하였다. 실온에서 접합을 행하고, 250℃, 24시간의 열처리를 실시한 후에 Xe 플래시 램프로 투명한 ZnO 기판측에서부터 조사를 행하였다. 펄스폭을 1밀리초 정도로 하였다. 조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 ZnO의 박막을 실리콘 기판에 전사할 수 있었다. 이 때 전사된 ZnO의 두께는 550㎚이었다.
실시예 4
직경 50㎜의 GaN 기판에 H2 + 이온을 75KeV의 가속 전압으로 1.35×1017원자/㎠의 도우즈량으로 타입하였다. 계속해서 핸들 기판이 되는 직경 50㎜ 사파이어 기판을 준비하고, 양쪽의 기판에 플라즈마 활성화 처리를 행하였다. 실온에서 접합을 행하고, 150℃, 24시간과 250℃, 24시간의 열처리를 실시한 후에 Xe 플래시 램프로 사파이어 기판측에서부터 조사를 행하였다. 펄스폭을 1밀리초 정도로 하였다. 조사 후에 접합 계면에 가볍게 기계적 충격을 부여함으로써 GaN의 박막을 사파이어 기판에 전사할 수 있었다. 이 때 전사된 GaN의 두께는 290㎚이었다.

Claims (14)

  1. 핸들 기판의 표면에 와이드 밴드 갭 반도체 박막층을 형성하여 접합 웨이퍼를 제조하는 방법으로서,
    밴드 갭 2.8eV 이상의 와이드 밴드 갭 반도체 기판의 표면에서부터 이온을 주입하여 이온 주입층을 형성하는 공정,
    상기 핸들 기판의 상기 표면 및 상기 와이드 밴드 갭 반도체 기판의 상기 이온 주입면 중 적어도 한쪽 면에 표면 활성화 처리를 실시하는 공정,
    상기 와이드 밴드 갭 반도체 기판의 상기 표면과 상기 핸들 기판의 상기 표면을 접합하여 접합체를 얻는 공정,
    상기 접합체에 150℃ 이상 400℃ 이하의 열처리를 가하는 공정, 및
    상기 접합체의 반도체 기판측에서부터 상기 와이드 밴드 갭 반도체 기판의 이온 주입층을 향하여 가시광을 조사하여, 상기 이온 주입층의 계면을 취화(embrittle)하고, 와이드 밴드 갭 반도체 박막을 핸들 기판에 전사하는 공정을 포함하는 접합 웨이퍼의 제조 방법.
  2. 핸들 기판의 표면에 와이드 밴드 갭 반도체 박막층을 형성하여 접합 웨이퍼를 제조하는 방법으로서,
    밴드 갭 2.8eV 이상의 와이드 밴드 갭 반도체 기판의 표면에서부터 이온을 주입하여 이온 주입층을 형성하는 공정,
    상기 핸들 기판의 상기 표면 및 상기 와이드 밴드 갭 반도체 기판의 상기 이온 주입면 중 적어도 한쪽 면에 표면 활성화 처리를 실시하는 공정,
    상기 와이드 밴드 갭 반도체 기판의 상기 표면과 상기 핸들 기판의 상기 표면을 접합하여 접합체를 얻는 공정,
    상기 접합체에 150℃ 이상 400℃ 이하의 열처리를 가하는 공정, 및
    상기 접합체의 핸들 기판측에서부터 상기 와이드 밴드 갭 반도체 기판의 이온 주입층을 향하여 가시광을 조사하여, 상기 이온 주입층의 계면을 취화하고, 와이드 밴드 갭 반도체 박막을 핸들 기판에 전사하는 공정을 포함하는 접합 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 표면 활성화가 오존수 처리, UV 오존 처리, 이온 빔 처리, 플라즈마 처리 중 어느 하나, 또는 조합으로 행해지는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 가시광 조사 후, 이온 주입층의 계면에 기계적 충격을 가하여, 상기 계면을 따라 반도체 박막을 박리하는 공정을 포함하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 와이드 밴드 갭 반도체 기판이 탄화규소, 질화갈륨, 산화아연, 다이아몬드 또는 질화알루미늄 중 어느 하나인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 와이드 밴드 갭 반도체 기판이 탄화규소, 질화갈륨, 산화아연, 다이아몬드 또는 질화알루미늄 중 어느 하나에 SiO2막이 부착되어 있는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가시광이 레이저광인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가시광이 스파이크 어닐을 포함하는 RTA(Rapid Thermal Anneal; 급속 열처리)인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가시광이 크세논 플래시 램프 광인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  10. 제1항 및 제3항 내지 제9항 중 어느 한 항에 있어서, 상기 핸들 기판이 실리콘, 산화막을 갖는 실리콘, 알루미나, 비(非)단결정 질화알루미늄 또는 탄화규소 중 어느 하나인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  11. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 핸들 기판이 유리, 석영 또는 사파이어 중 어느 하나인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 주입 이온이 수소 원자 이온(H+)이며, 도우즈량이 3.0×1017원자/㎠ 이상 2×1017원자/㎠ 이하인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 주입 이온이 수소 분자 이온(H2 +)이며, 도우즈량이 1.5×1017원자/㎠ 이상 1×1017원자/㎠ 이하인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 기재된 제조 방법에 의해 얻어진 접합 웨이퍼.
KR1020117012761A 2008-12-11 2009-12-10 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법 KR101607725B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-315566 2008-12-11
JP2008315566 2008-12-11
JP2009278561A JP5389627B2 (ja) 2008-12-11 2009-12-08 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JPJP-P-2009-278561 2009-12-08

Publications (2)

Publication Number Publication Date
KR20110099008A true KR20110099008A (ko) 2011-09-05
KR101607725B1 KR101607725B1 (ko) 2016-03-30

Family

ID=42242822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012761A KR101607725B1 (ko) 2008-12-11 2009-12-10 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법

Country Status (8)

Country Link
US (1) US8546245B2 (ko)
EP (1) EP2357660B1 (ko)
JP (1) JP5389627B2 (ko)
KR (1) KR101607725B1 (ko)
CN (1) CN102246267B (ko)
AU (1) AU2009325425B2 (ko)
TW (1) TWI482198B (ko)
WO (1) WO2010067835A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
JP5417399B2 (ja) 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
EP2736065B1 (en) * 2012-07-18 2017-09-06 NGK Insulators, Ltd. Composite wafer and manufacturing method therefor
WO2014017369A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
DE112013006227T5 (de) * 2012-12-26 2015-10-01 Ngk Insulators, Ltd. Verbundsubstrat, Herstellungsverfahren dafür und akustische-Wellen-Vorrichtung
JP6347553B2 (ja) * 2013-05-31 2018-06-27 日本碍子株式会社 複合基板用支持基板および複合基板
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
JP6387375B2 (ja) 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN107785235A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 一种在基板上制造薄膜的方法
RU2699606C1 (ru) * 2016-11-28 2019-09-06 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ ионно-лучевого синтеза нитрида галлия в кремнии
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
KR101969679B1 (ko) * 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
JP7416935B2 (ja) * 2019-11-14 2024-01-17 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体基板、その製造方法、及び半導体装置
CN111883651A (zh) * 2020-07-23 2020-11-03 奥趋光电技术(杭州)有限公司 一种制备高质量氮化铝模板的方法
WO2023119916A1 (ja) 2021-12-21 2023-06-29 信越半導体株式会社 窒化物半導体基板および窒化物半導体基板の製造方法
CN117476831B (zh) * 2023-12-20 2024-03-19 青禾晶元(晋城)半导体材料有限公司 Led外延片及其制备方法、led芯片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3655547B2 (ja) 2000-05-10 2005-06-02 株式会社イオン工学研究所 半導体薄膜の形成方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004140266A (ja) * 2002-10-18 2004-05-13 Ishikawajima Harima Heavy Ind Co Ltd 薄膜層ウェハ製造方法、及び薄膜層ウェハ
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP5358159B2 (ja) 2004-02-03 2013-12-04 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
WO2006082467A1 (en) 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor
DE602006021014D1 (de) 2005-06-07 2011-05-12 Fujifilm Corp Struktur enthaltender funktionaler film und verfahren zur herstellung eines funktionalen films
JP2007019482A (ja) 2005-06-07 2007-01-25 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP4995626B2 (ja) * 2007-04-27 2012-08-08 信越化学工業株式会社 貼り合わせ基板の製造方法

Also Published As

Publication number Publication date
CN102246267A (zh) 2011-11-16
JP5389627B2 (ja) 2014-01-15
EP2357660A1 (en) 2011-08-17
US8546245B2 (en) 2013-10-01
TWI482198B (zh) 2015-04-21
KR101607725B1 (ko) 2016-03-30
AU2009325425A1 (en) 2010-06-17
TW201104726A (en) 2011-02-01
CN102246267B (zh) 2016-04-27
EP2357660B1 (en) 2014-09-03
JP2010161355A (ja) 2010-07-22
AU2009325425B2 (en) 2014-10-02
US20110227068A1 (en) 2011-09-22
WO2010067835A1 (ja) 2010-06-17
EP2357660A4 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
KR101607725B1 (ko) 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
EP2428980B1 (en) Method for manufacturing bonded wafer
AU2009314986B2 (en) SOI substrate manufacturing method
KR101750580B1 (ko) 응력을 저감한 ｓｏｓ 기판
EP2437281B1 (en) Method for preparing an sos substrate having low surface defect density
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
KR101652144B1 (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 4