TWI482198B - And a wide-band gap semiconductor is used for manufacturing a composite substrate - Google Patents

And a wide-band gap semiconductor is used for manufacturing a composite substrate Download PDF

Info

Publication number
TWI482198B
TWI482198B TW098142557A TW98142557A TWI482198B TW I482198 B TWI482198 B TW I482198B TW 098142557 A TW098142557 A TW 098142557A TW 98142557 A TW98142557 A TW 98142557A TW I482198 B TWI482198 B TW I482198B
Authority
TW
Taiwan
Prior art keywords
wide
substrate
gap semiconductor
manufacturing
ion implantation
Prior art date
Application number
TW098142557A
Other languages
English (en)
Other versions
TW201104726A (en
Inventor
Shoji Akiyama
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201104726A publication Critical patent/TW201104726A/zh
Application granted granted Critical
Publication of TWI482198B publication Critical patent/TWI482198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Description

積層寬能隙(wide-band gap)半導體而成的複合基板之製造方法
本發明關於積層寬能隙(wide-band gap)半導體的複合基板之製造方法。
近年來寬能隙半導體作為功率半導體或短波長雷射之基板被注目。特別是，碳化矽SiC(2.9eV～3.0eV)、氮化鎵GaN(3.4eV)、氧化鋅ZnO(3.37eV)、鑽石(5.47eV)、氮化鋁AlN(6.0eV)等之高寬能隙而成為特別被注目之材料。
但是，例如GaN係由單結晶圓藍寶石或單結晶SiC藉由異質磊晶成長而被成膜，因為格子常數之差異而存在多數缺陷，難以應用於功率半導體元件或高性能雷射乃現狀。
彼等單結晶製法之中製造品質最佳結晶的方法有水熱合成法等之結晶成長法，由該方法製造之本體(bulk)結晶切出之晶圓之品質最佳此乃習知者。但是，結晶成長需要時間，價格極高，用途無法擴大乃現狀。然而，作為元件實際使用者乃表層起數百nm～數μm之極為有限之區域，將彼等本體結晶轉印至對象(handle)基板來降低成本之方法乃自然之想法。
作為帶代表性之薄膜轉印方法有例如SOITEC法，該方法係於室溫事先將施予氫離子植入的半導體基板(施體基板)與成為支撐基板的基板(對象基板(handle board))貼合，於高溫(500℃附近)施予熱處理於離子植入界面產生多數稱為微孔(micro cavity)之微小氣泡而進行剝離，將半導體薄膜轉印至對象基板者。
但是，實際上由於和對象基板(例如矽、石英、藍寶石等)間之熱膨脹係數差，單純僅貼合兩基板上升溫度將會引起基板龜裂，導致基板之複合化無法達成。
另一方法為稱為SiGen法者，同樣在事先施予氫離子植入的半導體基板與對象基板雙方或單方，藉由電漿處理使表面活化之後進行貼合，之後施加機械衝擊，於離子植入界面進行剝離。但是，薄膜轉印係依賴機械方法(衝擊等)，藉由彼等之小口徑進行箔的半導體基板之薄膜轉印時，會有機械強度不足，轉印時基板破損問題。
本發明目的在提供一種，在不產生基板破損之情況下，可以將寬能隙半導體之本體結晶，儘可能薄地轉印至對象基板的低成本之貼合晶圓之製造方法。
為解決該問題，本發明人考慮以下製造方法。
亦即，本發明之貼合晶圓之製造方法，係於對象基板表面形成寬能隙半導體薄膜層予以貼合而製造晶圓的方法；包含：由能隙2.8eV以上之寬能隙半導體基板表面植入離子而形成離子植入層的工程；於上述對象基板之上述表面，與上述寬能隙半導體基板之上述離子植入面之至少一方之面，施予表面活化處理的工程；將上述寬能隙半導體基板之上述表面與上述對象基板之上述表面貼合，而獲得接合體的工程；對上述接合體施加150℃以上400℃以下熱處理的工程；及由上述接合體之半導體基板側或對象基板側朝上述寬能隙半導體基板之離子植入層照射可視光，脆弱化上述離子植入層之界面，而將寬能隙半導體薄膜轉印至對象基板的工程。
本發明係於對象基板表面形成寬能隙半導體薄膜、製造貼合晶圓的方法。
本發明之寬能隙半導體基板，習知為對於自其之高能隙至可視光波長域(450nm～700nm)之全域或至少長波長域之光，為透明或透過率為70%以上者。作為寬能隙半導體，例如可為碳化矽(SiC)、氮化鎵(GaN)、氧化鋅(ZnO)、鑽石、氮化鋁(AlN)等，但並不限定於彼等，可考慮為適用於能隙為2.8eV以上之半導體。其理由為，2.8eV之吸收端為約450nm，＜吸收端波長=1.24/能隙(eV)μm＞，因此，長波長域之光難以被吸收。能隙之上限例如可設為6.5eV，因為較其高時作為半導體之性質將消失而使絕緣性變高，因此可以其作為衡量指標。
能隙係指純粹之半導體之禁制帶寬，係不考慮雜質之混入所形成的雜質能階之值。本說明書中，能隙之值，係將吸收端之波長轉換為能量而求出。
本發明中，寬能隙半導體基板之口徑為25mm～100mm，厚度雖未特別限定，基於處理關係上之容易性考量，只要是通常之SEMI/JEIDA規格附近之1mm以下之薄的晶圓即可使用。
作為對象基板，除能支撐上述寬能隙半導體薄膜以外並無特別限定，可為例如矽、附加氧化膜之矽、氧化鋁、非單結晶氮化鋁、碳化矽、玻璃、石英、藍寶石等。
於後述可視光照射工程中，由對象基板側照射可視光時，於照射之可視光波長域之能量損失較少者為較好，於上述可視光區域之透過率為70%以上之基板即可，並無特別限定，然就絕緣性、透明性良好觀點而言，其中以玻璃、石英、或藍寶石之其中之一為較好。本發明中對象基板之口徑通常為25mm～100mm，厚度雖未特別限定，基於處理關係上之容易對應之考量，只要是通常之SEMI/JEIDA規格附近之1mm以下之薄的晶圓即可使用。
如圖1、2所示，由寬能隙半導體基板1之表面5植入離子形成離子植入層2之後，於個別之貼合面施予表面活化處理之後，將寬能隙半導體基板之上述表面5與對象基板3貼合而獲得接合體6。離子植入之詳細如後述。
此時，形成離子植入層之後，於寬能隙基板之上以大略50nm厚度附加SiO2 膜而加以使用亦可。
此情況下，可獲得貼合工程中之貼合強度增的效果。
表面活化處理可為臭氧水處理、UV臭氧處理、離子束處理、電漿處理等。表面活化引起之結合力增加之機制雖未完全理解，但可以如下說明。於臭氧水處理、UV臭氧處理中，藉由臭氧使表面之有機物分解，增加表面之OH基而進行活化。另外，離子束處理或電漿處理等，係使晶圓表面反應性高的未結合鍵(懸空鍵)露出，或者對該未結合鍵提供OH基而進行活化。於表面活化之確認可藉由觀察親水性之程度(潤濕性)來確認。
具體言之為，於晶圓表面噴灑水測定其接觸角(contact angle)而可以簡單測知。
以臭氧水處理時，可將晶圓浸漬於約溶存有10mg/L臭氧的純水來實現。
以UV臭氧處理時，可將紫外光(例如185nm)照射至臭氧氣體，或由大氣產生之臭氧氣體而進行。
以離子束處理時，可如濺鍍法般於高真空下使晶圓表面於Ar等惰性氣體之射束予以處理，使表面之未結合鍵露出而增加結合力。
施予電漿處理時，可於腔室中載置寬能隙半導體基板及/或對象基板，於減壓下導入電漿用氣體之後，約5～10秒曝曬於約100W之高頻電漿，進行表面之電漿處理。作為電漿用氣體，在處理寬能隙半導體基板時，氧化表面時可使用氧氣體之電漿，不氧化時可使用氫氣體、Ar氣體，或者彼等之混合氣體或氫氣體與氦氣體之混合氣體。在處理對象基板時可使用其中任一氣體。藉由該處理可使寬能隙半導體基板及/或對象基板之表面之有機物被氧化除去，進而增加表面之OH基，促進活化。
上述4種處理針對寬能隙半導體基板之離子植入表面以及對象基板之貼合面雙方進行為更好，但亦可僅對其中任一方進行。
之後，對獲得之接合體6實施150℃以上400℃以下之熱處理。進行熱處理之理由在於，可防止後續工程之中可視光照射使貼合面9成為高溫時急速之溫度上升導致貼合面9偏移所引起之結晶缺陷導入。溫度設為150℃以上400℃以下之理由在於，小於150℃實有可能無法提升結合強度，超出400℃則有可能貼合而成的基板會破損。
本發明經由實驗結果發現，對象基板3為石英或玻璃時適當之溫度為150℃以上400℃以下，藍寶石時為150℃以上350℃以下。彼等之溫度區域因基板而異。熱處理亦可於上述適當溫度範圍內變化溫度分2階段以上進行。
熱處理時間亦和溫度有關，較好為12小時～72小時。
接著，將接合體6冷卻至室溫，由半導體基板1側或對象基板3側，朝寬能隙半導體基板1之離子植入層2照射短時間之可視光，進行退火。
本說明書中，「可視光」係指在450～700nm之波長帶具有極大波長之光，波長可適當選擇寬能隙半導體基板1之透過率高的波長。可視光可為同調光(coherent)或非同調光(incoherent)之其中任一。
通常於該波長帶，上述半導體基板1為透明、吸收係數極低，但是氫離子植入處會吸收該波長帶之光，內部被加速化學反應，結果可於基板全面不過熱之情況下，於離子植入層2之界面引起脆化，使寬能隙半導體薄膜4之一部分被轉印至3，可形成貼合晶圓8。
於該可視光波長帶可以採用之雷射，例如可為液晶用非晶質矽之結晶化所使用之波長532nm之綠光雷射，波長633nm之紅光雷色等，有例如Nd：YAG雷射之二次高諧波(波長=532nm)，YVO4 雷射之二次高諧波(波長=532nm)等。
此時之照射方法並未特別限定，但基板全體被加熱時會引起彎曲導致基板破損，因此較好是在基板全體被加熱之前可以結束處理的方法。
本發明之方法中，如圖1所示，係由半導體基板1進行照射而得者，在可視光區域(波長450nm～700nm)之光到達貼合之寬能隙半導體基板之離子植入層之前，能損變少，上述可視光區域之透光率為70%以上之基板、例如由石英、玻璃、藍寶石等構成對象基板時，係如圖2所示，亦可由對象基板3側照射。
反之，對象基板由矽等之非透明材料構成時，必須由寬能隙半導體基板1側進行照射。
上述可視光之大部分之波長帶會通過半導體基板1，僅於離子植入處被吸收，因此透明基板全體未被加熱，能量可以僅供給至必要之處(離子植入處)，為理想之方法。於此離子植入處被充分脆弱化，因此可於不對基板帶來負擔之情況下，進行薄膜轉印。
需要注意者為，雷射照射導致過度加熱離子植入部分時，會產生一部分之熱剝離，而產生稱為起泡(blister)之膨脹缺陷。此可由接合體6之透明基板側以目視觀察。該起泡導致開始剝離時，應力會局部出現於接合體6，導致接合體6之破壞。因此，在不產生熱剝離之程度下照射雷射，或者，於雷視照射之前，對接合體6端部或貼合面9附近施加機械衝擊，使雷射照射之熱衝擊由端部之機械衝擊之起始點涵蓋接合體6全面而產生離子植入界面之破壞，如此較好。
雷射照射條件，使用輸出為50W～100W、振盪頻率為25mJ＠3kHz者時，單位面積之照射能量就經驗而言較好是0.4J/cm2 ～1.6J/cm2 。未滿0.4J/cm2 時有可能無法引起離子植入界面之脆化，超出1.6J/cm2 時因過度脆化而有可能導致基板破壞。照射係以點狀雷射光於晶圓上掃描，難以時間加以界定，但是處理後之照射能量位於上述範圍為較好。
可視光照射之方法，例如半導體製程等使用之RTA等亦為有用之方法。RTA可以50℃/秒～150℃/秒之快速升溫/降溫，在基板全體被加溫前可以結束製程，為較優之方法。此時重要者為，僅使離子植入界面附近在不產生熱剝離之程度下成為過熱。通常之RTA使用之熱源為鹵素燈管，適合作為可視光照射源。
另外，可視光亦可使用氙閃光燈(Xe Flash Lamp)等。使用氙閃光燈之光時，介由可切斷可視光帶域以外之光的波長濾波器進行照射亦可。另外，可以切斷相對於寬能隙半導體基板為透明的可視光波長帶域以外之波長帶的濾波器等，亦可達成製程之穩定化。為抑制上述起泡之產生，較好是以氙燈管光進行貼合基板全面之統籌照射。藉由統合照射可防止貼合基板之應力局部化，貼合基板之破壞防止變為容易。因此，較好是在不產生熱剝離之程度下照射氙燈管光，或者，於氙燈管光照射之前，對接合體6端部、貼合面9附近施加機械衝擊，使氙燈管光照射之熱衝擊由端部之機械衝擊之起始點起擴及貼合基板全面而產生離子植入界面之破壞。
在雷射光照射或閃光燈照射後無法確認寬能隙半導體薄膜對對象基板之轉印時，於離子植入層界面施加機械衝擊而進行剝離亦可。
欲對離子植入層界面施加機械衝擊，例如可將氣體或液體等之流體噴射由接合之金屬物質側面以連續或斷續的方式吹出，但並未特別限定，只要藉由衝擊能產生機械式剝離的方法即可。
剝離器具，若是由150℃以上400℃以下溫度施予熱處理的接合體6之氫離子植入層側面施加機械衝擊者，較好是和氫離子植入層側面觸接之部分為尖狀，沿著離子植入層可移動者，較好是使用夾具狀之銳角道具或具備夾具狀銳角刀刃的裝置，其材質亦可使用塑膠(例如聚醚酮)或氧化鋯、矽、鑽石等，因為不影響到污染而可以使用金屬等。對污染有影響時可以使用塑膠。另外，作為楔形狀之銳角道具，亦可使用夾具等之刀刃。
藉由上述剝離工程，可獲得在對象基板3上形成有寬能隙半導體薄膜4的貼合晶圓8。
寬能隙半導體薄膜4之厚度通常可為50nm～2000nm。
以下說明離子植入即表面活化處理。
本發明之貼合晶圓之製造方法，係包含於寬能隙半導體基板1與對象基板3之貼合之前，由寬能隙半導體基板1之單側表面5植入離子形成離子植入層2的工程。此時，以由該表面起至特定深度可形成離子植入層2的能量，植入特定線量之氫離子(H+ )或氫分子離子(H2 + )。此時之條件例如植入能量可為50～100keV。
植入上述寬能隙半導體基板1的氫離子(H+ )之摻雜量，較好是為5.0×1016 atoms/cm2 ～3.0×1017 atoms/cm2 。未滿5.0×1016 atoms/cm2 時，有可能無法引起界面之脆化。超出2.0×1017 atoms/cm2 時貼合後之熱處理中有可能成為氣泡成為轉印不良。
使用氫分子離子(H2 + )作為植入離子時，其摻雜量較好是為2.5×1015 atoms/cm2 ～1.5×1017 atoms/cm2 。未滿2.5×1015 atoms/cm2 ～時有可能無法引起界面之脆化。超出1.0×1017 atoms/cm2 時貼合後之熱處理中有可能成為氣泡成為轉印不良。
另外，於寬能隙半導體基板1之表面事先形成約數nm～500nm之矽氧化膜等絕緣膜，通過其進行氫離子或氫分子離子之植入，可獲得抑制植入離子之通道之效果。
本發明之貼合晶圓之製造方法，係包含於上述離子植入之後，將寬能隙半導體基板1與對象基板3貼合之前，對寬能隙半導體基板1之上述離子植入面5及/或對象基板3之表面施予活化處理的工程。表面活化處理之方法可為電漿處理、臭氧處理等。
藉由電漿進行處理時，可於腔室中載置實施RCA洗淨等的寬能隙半導體基板及/或對象基板，於減壓下導入電漿用氣體之後，約5～10秒曝曬於約100W之高頻電漿，進行表面之電漿處理。作為電漿用氣體，在處理寬能隙半導體基板時，對表面施予氧化時可使用氧氣體之電漿，不氧化時可使用氫氣體、Ar氣體，或者彼等之混合氣體或氫氣體與氦氣體之混合氣體。在處理對象基板時可使用其中任一氣體。
藉由電漿處理可使寬能隙半導體基板及/或對象基板之表面之有機物被氧化除去，進而增加表面之OH基，促進活化。該處理係針對寬能隙半導體基板之離子植入之表面以及對象基板之貼合面雙方進行為更好，但亦可僅對其中任一方進行。
藉由臭氧進行處理時，可於導入大氣的腔室中載置實施RCA洗淨等的寬能隙半導體基板及/或對象基板，導入Ar氣體等之電漿用氣體之後，產生高頻電漿，轉換大氣中之氧成為臭氧，進行表面之臭氧處理。電漿處理與臭氧處理，可進行其中之任一方或雙方。
藉由上述貼合晶圓之製造方法獲得的貼合晶圓，亦包含於本發明。作為貼合晶圓之適用例，可為液晶裝置等之光電裝置用基板之作成用、功率半導體或短波長雷射之基板等。
(實施形態) 第1實施形態
於直徑50mm之GaN基板以75KeV之加速電壓、1.35×1017 atoms/cm2 之摻雜量植入H2 + 離子。之後，準備作為對象基板的直徑50mm之矽基板，對雙方之基板進行臭氧水處理、UV臭氧處理、離子束處理、電漿活化處理。於室溫進行貼合，施予250度、24小時之熱處理之後，以532nm之雷射由透明之GaN基板側進行照射。照射能量約為0.5J/cm2 。照射後於貼合界面輕輕施加機械衝擊而可將GaN之薄膜轉印至矽基板。此時被轉印之GaN之厚度為290nm。
依此而可判斷被轉印之膜之品質不受上述活化種類之影響。
第2實施形態
於直徑50mm之GaN基板以75KeV之加速電壓、1.35×1017 atoms/cm2 之摻雜量植入H2 + 離子。之後，準備作為對象基板的直徑50mm之矽基板，對雙方之基板進行離子束活化處理。於室溫進行貼合，施予250度、24小時之熱處理。準備同樣之基板3片，之後，藉由綠光雷射(波長532nm)、RTA閃光燈由透明基板側(石英側)進行可視光照射。
此時之雷射照射條件為，輸出75W、振盪頻率為25mJ＠3kHz。使基板全面成為1.2J/cm2 而進行照射。
RTA時，溫度係以藉由高溫計(pyrometer)可由GaN側觀察貼合界面之方向予以配置。此時，成為可以觀察貼合界面附近之溫度。以50℃/秒之升溫速度，升溫至350度(高溫計讀取)，到達之同時，切斷電力，冷卻基板。
閃光燈時，進行脈寬1m秒(毫秒)之照射，照射後於貼合界面輕輕施加機械衝擊而可將GaN之薄膜轉印至矽基板。此時被轉印之GaN之厚度為750nm。以目視觀察3個樣本之結果發現不存在有意義之差。由此可判斷被轉印之膜之品質不受上述可視光照射種類之影響。
比較例1
於直徑50mm之GaN基板以75KeV之加速電壓、1.35×1017 atoms/cm2 之摻雜量植入H2 + 離子。之後，準備作為對象基板的直徑50mm之矽基板，對雙方之基板進行離子束處理。於200℃進行貼合，施予250℃、24小時之熱處理之後，於200℃之熱板上使用532nm之雷射，由透明之GaN基板側進行照射。照射能量約為0.5J/cm2 。
照射後於貼合界面輕輕施加機械衝擊而可將GaN之薄膜轉印至矽基板。此時被轉印之GaN之厚度為290nm。
比較例2
於直徑50mm之GaN基板以75KeV之加速電壓、1.35×1017 atoms/cm2 之摻雜量植入H+ 離子。之後，準備作為對象基板的直徑50mm之矽基板，對雙方之基板進行離子束處理。於200℃進行貼合，施予250℃、24小時之熱處理之後，於250℃之熱板上使用532nm之雷射，由透明之GaN基板側進行照射。照射能量約為0.5J/cm2 。照射後於貼合界面輕輕施加機械衝擊而可將GaN之薄膜轉印至矽基板。此時被轉印之GaN之厚度為290nm。
由比較例1、2可知，貼合溫度或照射時之溫度之自由度高。
第3實施形態
於直徑50mm之ZnO基板以80KeV之加速電壓、9.5×1016 atoms(O>K)/cm2 之摻雜量植入H+ 離子。之後，準備作為對象基板的直徑50mm之矽基板，對雙方之基板進行電漿活化處理。於室溫進行貼合，施予250℃、24小時之熱處理之後，藉由氙(Xe)閃光燈由透明之ZnO基板側進行照射。脈寬設為約1毫秒。照射後於貼合界面輕輕施加機械衝擊而可將ZnO之薄膜轉印至矽基板。此時被轉印之ZnO之厚度為550nm。
第4實施形態
於直徑50mm之GaN基板以75KeV之加速電壓、1.35×1017 atoms/cm2 之摻雜量植入H2 + 離子。之後，準備作為對象基板的直徑50mm之藍寶石基板，對雙方之基板進行電漿活化處理。於室溫進行貼合，施予150℃、24小時與250℃、24小時之熱處理後，藉由氙(Xe)閃光燈由藍寶石基板側進行照射。脈寬設為約1m秒(毫秒)。照射後於貼合界面輕輕施加機械衝擊而可將GaN之薄膜轉印至藍寶石基板。此時被轉印之GaN之厚度為290nm。
(發明效果)
依據本發明，可以不必要依賴機械衝擊，有效地脆弱化形成於寬能隙半導體基板之離子植入層之界面，可以使寬能隙半導體之本體結晶儘可能薄而轉印至對象基板，可降低成本。另外，亦可防止寬能隙半導體基板與對象基板之熱膨脹係數差異引起之晶圓龜裂或缺陷、貼合面之剝離等之產生。
1．．．寬能隙半導體基板
2．．．離子植入界面
3．．．對象基板
4．．．寬能隙半導體薄膜
5．．．離子植入之表面(離子植入面)
6．．．接合體
8．．．貼合晶圓
9．．．貼合面
圖1為本發明之貼合晶圓之製造工程之一態樣模式圖。
圖2為本發明之貼合晶圓之製造工程之另一態樣模式圖。
1．．．寬能隙半導體基板
2．．．離子植入層
3．．．對象基板
4．．．寬能隙半導體薄膜
5．．．表面
6．．．接合體
8．．．貼合晶圓
9．．．貼合面

Claims (14)

  1. 一種貼合晶圓之製造方法，係於對象基板表面形成寬能隙半導體薄膜層予以貼合而製造晶圓的方法；其特徵為包含：由能隙2.8eV以上之寬能隙半導體基板表面植入離子而形成離子植入層的工程；於上述對象基板之上述表面，與上述寬能隙半導體基板之上述離子植入面之至少一方之面，施予表面活化處理的工程；將上述寬能隙半導體基板之上述表面與上述對象基板之上述表面貼合，而獲得接合體的工程；對上述接合體施加150℃以上400℃以下熱處理的工程；及由上述接合體之半導體基板側朝上述寬能隙半導體基板之離子植入層照射可視光，脆弱化上述離子植入層之界面，而將寬能隙半導體薄膜轉印至對象基板的工程。
  2. 一種貼合晶圓之製造方法，係於對象基板表面形成寬能隙半導體薄膜層予以貼合而製造晶圓的方法；其特徵為包含：由能隙2.8eV以上之寬能隙半導體基板表面植入離子而形成離子植入層的工程；於上述對象基板之上述表面，與上述寬能隙半導體基 板之上述離子植入面之至少一方之面，施予表面活化處理的工程；將上述寬能隙半導體基板之上述表面與上述對象基板之上述表面貼合，而獲得接合體的工程；對上述接合體施加150℃以上400℃以下熱處理的工程；及由上述接合體之對象基板側朝上述寬能隙半導體基板之離子植入層照射可視光，脆弱化上述離子植入層之界面，而將寬能隙半導體薄膜轉印至對象基板的工程。
  3. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中表面活化，係藉由臭氧水處理、UV臭氧處理、離子束處理、電漿處理之其中任一、或組合來進行。
  4. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中包含：於上述可視光照射之後，於離子植入層之界面施加機械衝擊，沿著該界面將半導體薄膜剝離的工程。
  5. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述寬能隙半導體基板，係碳化矽(SiC)、氮化鎵(GaN)、氧化鋅(ZnO)、鑽石、氮化鋁(AlN)之其中任一。
  6. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中 上述寬能隙半導體基板，係在碳化矽(SiC)、氮化鎵(GaN)、氧化鋅(ZnO)、鑽石、氮化鋁(AlN)之其中任一，被附加SiO2 膜。
  7. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述可視光為雷射光。
  8. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述可視光為包含尖峰退火(spike anneal)的RTA(Rapid Thermal Anneal)。
  9. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述可視光為氙閃光燈(Xe Flash Lamp)之光。
  10. 如申請專利範圍第1項之貼合晶圓之製造方法，其中上述對象基板為矽、附加氧化膜之矽、氧化鋁、非單結晶氮化鋁、或碳化矽之其中任一。
  11. 如申請專利範圍第2項之貼合晶圓之製造方法，其中上述對象基板為玻璃、石英或藍寶石之其中任一。
  12. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述植入離子為氫原子離子(H+ )，摻雜量為5.0×1016 atoms/cm2 ~3.0×1017 atoms/cm2 。
  13. 如申請專利範圍第1或2項之貼合晶圓之製造方法，其中上述植入離子為氫原分子離子(H2 + )，摻雜量為2.5×1015 atoms/cm2 ~1.5×1017 atoms/cm2 。
  14. 一種貼合晶圓，係由申請專利範圍第1~13項中任一項之貼合晶圓之製造方法獲得者。
TW098142557A 2008-12-11 2009-12-11 And a wide-band gap semiconductor is used for manufacturing a composite substrate TWI482198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008315566 2008-12-11
JP2009278561A JP5389627B2 (ja) 2008-12-11 2009-12-08 ワイドバンドギャップ半導体を積層した複合基板の製造方法

Publications (2)

Publication Number Publication Date
TW201104726A TW201104726A (en) 2011-02-01
TWI482198B true TWI482198B (zh) 2015-04-21

Family

ID=42242822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142557A TWI482198B (zh) 2008-12-11 2009-12-11 And a wide-band gap semiconductor is used for manufacturing a composite substrate

Country Status (8)

Country Link
US (1) US8546245B2 (zh)
EP (1) EP2357660B1 (zh)
JP (1) JP5389627B2 (zh)
KR (1) KR101607725B1 (zh)
CN (1) CN102246267B (zh)
AU (1) AU2009325425B2 (zh)
TW (1) TWI482198B (zh)
WO (1) WO2010067835A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
RU2469433C1 (ru) 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
JP5417399B2 (ja) 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法
EP2879176B1 (en) * 2012-07-25 2019-12-04 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
CN104871431B (zh) * 2012-12-26 2018-04-10 日本碍子株式会社 复合基板及其制造方法，以及弹性波装置
WO2014192597A1 (ja) * 2013-05-31 2014-12-04 日本碍子株式会社 複合基板用支持基板および複合基板
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
JP6387375B2 (ja) 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN107785235A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 一种在基板上制造薄膜的方法
RU2699606C1 (ru) * 2016-11-28 2019-09-06 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ ионно-лучевого синтеза нитрида галлия в кремнии
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
KR101969679B1 (ko) * 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件
CN111883651A (zh) * 2020-07-23 2020-11-03 奥趋光电技术(杭州)有限公司 一种制备高质量氮化铝模板的方法
CN117476831B (zh) * 2023-12-20 2024-03-19 青禾晶元(晋城)半导体材料有限公司 Led外延片及其制备方法、led芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140266A (ja) * 2002-10-18 2004-05-13 Ishikawajima Harima Heavy Ind Co Ltd 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2008277552A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3655547B2 (ja) 2000-05-10 2005-06-02 株式会社イオン工学研究所 半導体薄膜の形成方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
JP5358159B2 (ja) 2004-02-03 2013-12-04 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
WO2006082467A1 (en) * 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor
JP2007019482A (ja) 2005-06-07 2007-01-25 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
DE602006021014D1 (de) 2005-06-07 2011-05-12 Fujifilm Corp Struktur enthaltender funktionaler film und verfahren zur herstellung eines funktionalen films
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140266A (ja) * 2002-10-18 2004-05-13 Ishikawajima Harima Heavy Ind Co Ltd 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2008277552A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Also Published As

Publication number Publication date
CN102246267A (zh) 2011-11-16
JP2010161355A (ja) 2010-07-22
EP2357660A1 (en) 2011-08-17
WO2010067835A1 (ja) 2010-06-17
CN102246267B (zh) 2016-04-27
US8546245B2 (en) 2013-10-01
KR101607725B1 (ko) 2016-03-30
AU2009325425A1 (en) 2010-06-17
US20110227068A1 (en) 2011-09-22
JP5389627B2 (ja) 2014-01-15
AU2009325425B2 (en) 2014-10-02
EP2357660B1 (en) 2014-09-03
EP2357660A4 (en) 2012-06-20
TW201104726A (en) 2011-02-01
KR20110099008A (ko) 2011-09-05

Similar Documents

Publication Publication Date Title
TWI482198B (zh) And a wide-band gap semiconductor is used for manufacturing a composite substrate
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
JP5496608B2 (ja) Ｓｏｉ基板の作製方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
EP2437281B1 (en) Method for preparing an sos substrate having low surface defect density
WO2011081146A1 (ja) 応力を低減したｓｏｓ基板
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
EP2757574B1 (en) Method for manufacturing composite wafer
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
JP2009283922A (ja) 半導体基板の作製方法
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ