CN103703542B - 复合晶片及其制造方法 - Google Patents

复合晶片及其制造方法 Download PDF

Info

Publication number
CN103703542B
CN103703542B CN201380002366.6A CN201380002366A CN103703542B CN 103703542 B CN103703542 B CN 103703542B CN 201380002366 A CN201380002366 A CN 201380002366A CN 103703542 B CN103703542 B CN 103703542B
Authority
CN
China
Prior art keywords
supporting substrates
composite crystal
semiconductor substrate
described supporting
under wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380002366.6A
Other languages
English (en)
Other versions
CN103703542A (zh
Inventor
岩崎康范
井出晃启
堀裕二
多井知义
宫泽杉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN103703542A publication Critical patent/CN103703542A/zh
Application granted granted Critical
Publication of CN103703542B publication Critical patent/CN103703542B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

复合晶片（10）是使支承基板（12）和半导体基板（14）通过直接键合来贴合而成的复合晶片。支承基板（12）是氧化铝纯度在99%以上的透光性氧化铝基板。该支承基板（12）的可见光区域的直线透过率在40%以下。又，支承基板（12）在波长200～250nm下的前方全光线透过率在60%以上。支承基板（12）的平均结晶颗粒直径为10μm～35μm。半导体基板（14）为单结晶硅基板。这样的复合晶片(10）具有与SOS晶片同等的绝缘性及热传导性，能够以低成本进行制作，并能够较容易地制得大直径晶片。

Description

复合晶片及其制造方法
技术领域
本发明涉及一种复合晶片及其制造方法。
背景技术
对于移动电话所使用的天线切换用开关来说，应当对应多模多带化，从线性化、失真抑制的观点来看，迄今为止，通常采用使用GaAs的pHEMT开关。但是，在GaAs平台的情况下，由于流向基板的电流泄漏等，具有不能降低耗电量的缺点。又，开关装置中，因为在外部另需要Si制的解码电路，所以在使用GaAs平台的情况下，不能将上述电路集成化。因此，小型化/低成本化存在限制。
近年来，作为解决该技术问题的技术，存在SOI（SilicononInsulator）技术（例如参照专利文献1）。已知在Si层上部形成SiO2层，并在其上将其他的Si层作为功能层键合而作为SOI晶片。又，已知将氧化铝基板与硅基板键合而作为SOI晶片（例如专利文献2）。
现有技术文献
专利文献
专利文献1：日本专利特开2011-29594号公报
专利文献2：日本专利特开2010-278342号公报
发明内容
发明所要解决的技术问题
但是，专利文献1的SOI晶片中,由于SiO2层的厚度为～1μm左右，所以作为全体SOI晶片的绝缘性存在某种界限。又，由于SiO2热传导率只有1.5W/mK左右，所以具有在CMOS电路层（Si层）产生的热难以挥散的性质。由此，专利文献1的SOI晶片存在晶片绝缘性及热传导性不佳的问题。
又,对于专利文献2的SOI晶片,考虑寻求低失真及低损耗的高频装置中的应用的话，则一般的氧化铝基板中介电损耗正切（tanδ）过大而不适合。与此相对应，多结晶的透光性氧化铝基板由于tanδ较小，因而适合高频装置。但是，介隔掩膜对硅上的光阻膜照射激光时，由于激光从透光性氧化铝基板和硅基板的键合界面、透光性氧化铝基板内部等处反射到光阻膜的背面，所以存在图案形成精度下降的问题。
本发明的目的在于，解决上述技术问题，在复合晶片中,保证良好绝缘性及热传导性，适合于高频装置，并提高光刻的图案形成精度。
解决技术问题的手段
本发明的复合晶片是使支承基板和半导体基板通过直接键合来贴合而成的复合晶片，其特征在于，所述支承基板的材料为多结晶透光性陶瓷，所述半导体基板的材料为硅，所述支承基板在波长200～250nm下的前方全光线透过率高于在波长555nm下的前方全光线透过率。
该复合晶片中，因为使用多结晶的透光性陶瓷作为支承基板，所以能够确保良好的绝缘性（例如＞1014Ωm）和热传导性（例如＞30W/mK）。又，因为使用透光性陶瓷制的支承基板，所以tanδ较小，适合于高频装置。进一步地，其提高基于光刻的图案形成精度。即是说，在半导体基板的表面上形成光阻膜后，波长200～250nm的UV（例如使用波长248nm的KrF激光）进行光阻膜的曝光时能够进行高精度的图案形成。波长200～250nm的UV通过半导体基板。因为支承基板在波长200～250nm下的前方全光线透过率比在波长555nm下的前方全光线透过率更高，所以从支承基板和半导体基板的界面及支承基板内部朝后方即半导体基板侧的光的散射、反射较少，几乎不存在支承基板上的光阻膜从背面被曝光的情况。因此，能够进行高精度的图案形成。另外，因为曝光装置的分辨率被定义为k×λ/NA（k:系数，λ：光源的波长，NA：投影透镜的开口数），所以通过用短波长来进行曝光，能够形成细微的图案。
此外，优选99%以上的高纯度品来作为多结晶的透光性陶瓷。从而防止由于杂质而导致热传导性/绝缘性变差。
本发明的复合晶片中，所述支承基板在波长200～250nm下的前方全光线透过率优选为80%以上。这样的话，就更加提高上述的基于光刻的图案形成精度。
本发明的复合晶片中，所述支承基板在波长200～750nm的直线透过率优选为20%以下。这样的话，因为支承基板的前方全光线透过率较高而直线透过率较低，所以在支承基板内部光的散射变多，降低由放置复合晶片的工作台面处的反射而导致的影响。又，在半导体制造工序中，自动搬运复合晶片，并在那时进行基于可见光的图像识别。为了对晶片进行图像识别，希望其有可见光不可透过性。如果支承基板在波长200～750nm下的直线透过率在20%以下，就能够可靠地进行复合晶片的图像识别。
本发明的复合晶片中，所述支承基板的平均结晶颗粒直径优选为10μm～50μm。这样的话，因为平均结晶颗粒直径较小，所以在光刻技术的曝光工序中，光容易散射。如果平均结晶颗粒直径比10μm更小，那么在材料内部或晶界中不均匀的缺陷会增加，因而不推荐。另一方面，平均结晶颗粒直径比50μm更大的话，由于内部应力，容易在基板上出现破裂，因而不推荐。
本发明的复合晶片中，所述支承基板也可以具备空腔。因为通过将透光性陶瓷原料成形烧结可以得到支承基板，所以制作具备空腔的支承基板时，使用能够得到具备空腔成形体的金属模具就可以了。因此，不需要掩膜、蚀刻工序。例如，不使用透光性陶瓷基板而使用硅基板作为支承基板的情况下，要在该硅基板上制作空腔，就需要首先将硅基板的一面（与键合半导体基板的面相反的面）用掩膜覆盖，然后将该掩膜曝光/显影,之后对没有被掩膜的部分进行蚀刻的一系列工序。不对空腔的形状进行特别地限定，即可为矩形也可为非线形，使用与其相对应的金属模具就可以了。
本发明的复合晶片中，所述支承基板的材料优选为多结晶的透光性氧化铝。如果为多结晶的透光性氧化铝的话，那么tanδ较小，进而，在波长200～250nm下的前方全光线透过率容易满足上述数值范围，直线透过率也容易满足上述数值范围。
本发明的复合晶片的制造方法，其特征在于，包括：
（1）贴合工序，其使由多结晶的透光性陶瓷构成的支承基板和由硅构成的半导体基板通过直接键合来贴合，所述支承基板在波长200～250nm下的前方全光线透过率高于在波长555nm下的前方全光线透过率；
（2）薄板化工序，其通过离子注入法或者研磨将所述半导体基板的表面薄板化。
根据该制造方法，可以容易地得到上述的本发明的复合晶片。
本发明的复合晶片的制造方法中，工序（1）中，使用多结晶的透光性陶瓷，将例如包含陶瓷粉末、凝胶化剂及凝胶化催化剂的糊状物放入成型金属模具使其硬化成为成形体后，将该成形体从成型金属模具中取出，通过在氢气氛围中烧结而能够得到这样的透光性陶瓷。烧结温度为1700～1800℃就可以了。由此，平均结晶颗粒直径在10μm以上，能够使透光性陶瓷在波长200～250nm下的前方全光线透过率比在波长555nm下的前方全光线透过率更高。进一步地，在不想让前方全光线透过率变高的情况下，可以扩大结晶颗粒直径。在得到大结晶颗粒直径的情况下，可以使烧结温度变高，也可以用相同温度进行反复烧结。如果使用这样的透光性陶瓷，因为能够确保良好的绝缘性（例如＞1014Ωm）和热传导性（例如＞30W/mK），且tanδ较小，所以适合于高频装置。又，其提高基于光刻的图案形成精度。
本发明的复合晶片的制造方法中，在工序（1）中使支承基板与半导体基板通过直接键合来键合。对于直接键合技术，例如可以采用对表面进行等离子处理而进行活性化，从而实现常温下键合的表面活性化键合技术。
本发明的复合晶片的制造方法中，在工序（2）中键合支承基板和半导体基板后，通过离子注入法和研磨来对半导体基板进行薄板化。由此，能够当作含有具备良好绝缘性的半导体基板的复合晶片。通过离子注入法进行薄板化的情况下，预先将离子注入半导体基板（例如块状硅基板），并将该基板与支承基板键合后,将半导体基板一部分进行机械或热剥离。进行半导体基板的薄板化时，在想要减小对半导体基板的损伤情况下，优选进行研磨而非使用离子注入法。采用研磨的话，与采用离子注入法的情况相比，Si的结晶性较好。想要得到100nm以下的极薄的半导体基板的情况下，优选使用离子注入法而非进行研磨。虽然并未特别限定半导体基板的厚度，但是，例如想要得到完全空乏型CMOS结构的情况下，优选为100～300nm左右，想要得到部分空乏型CMOS结构的情况下，优选为～1μm左右。
附图说明
图1是示出复合晶片10的大致结构的立体图。
图2是图1的A-A截面图。
图3是示出复合晶片10制造工序的立体图。
图4是实施例及比较例中使用的透光性氧化铝陶瓷的前方全光线透过率光谱的图表。
图5是测定装置40的说明图。
图6是另一实施方式的复合晶片的截面图。
图7是另一实施方式的复合晶片的截面图。
具体实施方式
然后，对用于实施本发明的方式用图进行说明。图1是示出作为本发明的一种实施方式的复合晶片10的大致结构的立体图、图2是图1的A-A截面图。
如图1所示，复合晶片10是使支承基板12和半导体基板14通过直接键合来贴合而成的物体。将该复合晶片10形成为其中一处平坦的圆形。该平板的部分被称为定向平面（OF），例如，在半导体装置的制造工序中进行各种操作时等，在进行晶片位置和方向的检测等时被使用。
支承基板12是氧化铝纯度99%以上的透光性氧化铝基板。该支承基板12在波长200～700nm下的直线透过率为20%以下。又，支承基板12在波长200～250nm下的前方全光线透过率为70%以上，优选为80%以上，比在波长555nm下的前方全光线透过率更高。支承基板12的平均结晶颗粒直径为10μm～50μｍ。支承基板12的两面的算术表面粗糙度Ra为0.5～20nm。该支承基板12半透明，厚度为50～800μm。
半导体基板14是单结晶硅基板。该半导体基板14透明，厚度为0.05～0.5μｍ。
关于这种复合晶片10的制造方法的一个实例，下面用图3进行说明。图3是示出复合晶片10制造工序的立体图。首先，准备具有OF的规定直径及厚度的支承基板12。又，准备与支承基板12相同直径的半导体基板24（参照图3（a））。该半导体基板24比复合晶片10的半导体基板14更厚。支承基板12例如由凝胶注模法制作。凝胶注模法中，首先，将包含α-氧化铝粉末、异氰酸酯系的凝胶化剂及聚氨酯反应促进用的催化剂的糊状物放入成型金属模具使其硬化成为成形体后，将该成形体从成型金属模具中取出，通过在氢气氛围中烧结做成多结晶的透光性氧化铝，通过对其进行研磨得到支承基板12。如果在凝胶注模法中将使用的金属模具换为大型模具的话，可以较容易地将该支承基板12大型化（例如直径φ12英寸左右）。此外，要扩大平均结晶颗粒直径，也可以将氢气中的烧结温度设高些，或者也可以在较低烧结温度下反复进行烧结。
然后，使支承基板12和半导体基板24通过直接键合来贴合（参照图3（b））。作为直接键合技术，例如可以采用对表面进行等离子处理而进行活性化，从而实现常温下键合的表面活性化键合技术。
此后，通过离子注入法和研磨，将半导体基板24磨薄为规定厚度，得到复合晶片10，作为得到半导体基板14，（参照图3（c））。通过离子注入法进行薄板化的情况下，预先将离子注入半导体基板24，并将该基板与支承基板12键合后,将半导体基板24一部分进行机械或热剥离。进行半导体基板24的薄板化时，在想要减小对半导体基板24的损伤情况下，优选进行研磨而非使用离子注入法。
对这样制得的复合晶片10在这之后使用一般性的光刻技术进行图案形成。具体来说，在半导体基板14的表面，涂布/干燥光阻剂，通过光掩膜对光阻剂使光照射（掩膜曝光）。然后，浸入显影液，去除不需要的光阻剂。在光阻剂为负抗蚀剂的情况下，光阻剂中光照到的部分残留在半导体基板14上。另一方面，在光阻剂为正抗蚀剂的情况下，光阻剂中光未照到的部分残留在半导体基板14上。然后，通过蚀刻法，去除半导体基板14的表面中没有被光阻剂覆盖的地方。
在此，掩膜曝光时，虽然已照射的光透过半导体基板14，但是由于支承基板12的前方全光线透过率较高，从半导体基板14与支承基板12的键合界面及支承12内部到后方（即半导体基板一边）的反射被抑制。进一步地，由于支承基板12的直线透过率较小，增加支承基板12内的光的散射，不存在曝光机的工作台面上反射而对掩膜的背面的抗蚀剂进行曝光的情况。与此相对应，支承基板12为硅的情况下，因为硅为单结晶所以不存在晶界，存在已照射的光在曝光机的工作台面上反射而对掩膜背面的抗蚀剂进行曝光的情况，不能高精度地形成图案。又，为了形成高精度的图案，必须使曝光光源短波长化。因而，通过支承基板12，使短波长的光散射，特别地，优选200nm附近的短波长紫外线区域的光（例如KrF激光（248nm））。在本实施方式的支承基板12上使用的透光性氧化铝，具有在上述短波长紫外线区域提高前方全光线透过率并降低直线透过率的特性。在上述透光性氧化铝制支承基板12上入射光的话，该光在位于支承基板12的内部的晶界处折射，朝所有方向出射。透光性氧化铝中，由于光的波长越短该倾向越明显，直线透过率降低全光线透过率提高，即是说，波长越短散射光越多。因此，特别在用短波长实施曝光及图案形成时，适宜使用透光性氧化铝。
另一方面，晶片工序中，复合晶片10被自动搬运，此时，通过可见光进行图像识别。因此，为了对复合晶片10进行图像识别，要求使可见光非透过的特性。本实施方式的复合晶片10因为具有由波长200～700nm的区域中直线透过率20%以下的透光性氧化铝构成的支承基板12，所以适合于图像识别。与此相对应，例如SOS（Si-on-Sapphire，蓝宝石上硅）晶片因为具有由可见光区域中透明的蓝宝石构成的支承基板，所以不适合于图像识别。
根据如上详述的本实施方式的复合晶片10，因为使用纯度99%以上的多结晶透光性氧化铝作为支承基板12，所以能够确保良好的绝缘性(例如大于1014Ωm)，热传导性（例如大于30W/mK）。又，因为透光性氧化铝tanδ较小，所以适合于高频装置。进一步地，通过光刻而得到的图案形成的精度提高。
又，因为支承基板12的平均结晶颗粒直径小至10μm～50μm，所以在光刻技术的曝光工序中容易使光散射。
进一步地，因为支承基板12在波长200～250nm下的前方全光线透过率为70%以上（优选80%以上），所以在光刻技术的曝光工程中使用波长200～250nm的UV时，高精度的图案形成是可能的。即是说，虽然波长200～250nm的UV通过半导体基板，但是因为支承基板前方全光线透过率高至70%以上，所以朝后方即半导体基板侧的散射、反射较少，几乎不存在从支承基板上光阻剂背面被曝光的情况。结果，高精度的图案形成是可能的。附带提一下，因为用k×λ/NA定义曝光装置的分辨率（k:系数，λ:光源的波长，NA:投影透镜的开口数），所以通过用短波长曝光，能够形成微细图案。
进一步地，因为支承基板12的波长200～750nm的直线透过率为20%以下，所以能够抑制由曝光机的工作台面上的反射而产生的影响，在半导体制造工序中自动搬运该复合晶片10时，基于可见光的图像识别是可能的。
此外，本发明不对上述实施方式进行任何限定，可在本发明的技术范围内实施各种形式的实施方式。
例如，上述实施方式中，支承基板12也可以具备如图6、图7所示的空腔。上述复合晶片可以应用于Si-MEMS。因为通过将透光性氧化铝原料成形烧结可以得到支承基板12，所以制作具备空腔的支承基板12时，使用能够得到具备空腔成形体的金属模具就可以了。因此，不需要掩膜、蚀刻工序。例如，不使用透光性氧化铝基板而使用硅基板作为支承基板12的情况下，要在该硅基板上制作空腔，就需要首先将硅基板的一面（与键合半导体基板的面相反的面）用掩膜覆盖，然后将该掩膜曝光/显影,之后对没有被掩膜的部分进行蚀刻的一系列工序。对空腔的形状不进行特别地限定，既可为矩形也可为非线形，使用与其相对应的金属模具就可以了。
（实施例）
（实施例1）
首先,按下面的制造方法准备作为支承基板使用的透光性氧化铝基板。最初，调制混合了表1成分的糊状物。此外，α-氧化铝粉末使用纯度99.99%、比表面积3.5～4.5m2/g、平均一次粒径0.35～0.45μm的。
表1
将该糊状物在室温下注入铝合金制的模型后，在室温下放置1小时。接着，在40℃下放置30分钟，增进硬化后进行脱模。进一步地，在室温、90℃下分别放置2小时，得到板状的粉末成形体。将得到的粉末成形体在大气中以1100℃进行预煅烧（预备烧结）后，将煅烧体放在钼制板上，并且以再覆盖上钼制板的状态，在氢：氮＝3：1（体积比）的空气中，将1400℃至1600℃的升温速度设为50℃/h，用1750℃进行一次烧结，得到具有定向平面的直径φ4英寸的透光性氧化铝陶瓷基板。该基板板厚度为1mm，表面平均颗粒直径为20μm。对于该透光性氧化铝基板，不进行表面研磨而测定前方全光线透过率。在图4中示出其结果。如从图4所明确的，前方全光线透过率在可见光波长下不满70%（测定波长555nm），在波长200nm～250nm下高至80%以上。
此外，基于通过图5的测定装置40得到的测定值，计算出前方全光线透过率。图5的测定装置用样品S（厚度3mm）将积分球41的开口部塞住，将具有孔44（直径φ）的板42放置在样品S的上表面，并以该状态通过孔44，使来自于光源46的光对样品S进行照射，使用积分球41集中通过试样S的光，利用检测器48测定该光的强度。前方全光线透过率通过以下算式求得。
前方全光线透过率=100×（测定的光强度）/（光源强度）
依次使用GC（绿碳）磨粒、金刚石磨粒、CMP抛光液，将制得的多结晶透光性氧化铝基板研磨至0.6mm。测定该基板的可见光区域的直线透过率，为20%（测定波长555nm）。又，tanδ为10-5，体积固有电阻值为1014Ωm，热传导率为33W/mK，算术平均粗糙度Ra＜1nm。
然后，准备具有直径φ4英寸，厚度250μm的定向平面的单结晶Si基板。然后，利用基于等离子体活性化的直接键合，将单结晶Si基板与上述多结晶透光性氧化铝基板进行贴合。用于键合的两块基板在氮中实施等离子体处理，其后通过水洗处理去除表面的微粒。用定向平面实施确认将两块基板进行重合，通过按压两块基板的端部使其贴紧，将该按压部分键合，并且该键合传播至整个平面。在两基板通过相互吸引力（表面间引力）使键合自动地进行，在表面被非常平滑地研磨的情况下可观察到该现象。两块基板的键合完成后，用研磨机研削单结晶Si基板一侧，直至厚度变为20μm。然后，使用1μm的金刚石磨粒和锡平板，进行精研加工直至厚度变为3μm。然后，使用胶态氧化硅和聚氨酯垫进行磨光，将厚度磨至0.2μm。将这样的基板磨薄后，在900℃下实施退火处理，制得复合晶片。
在这样制得的复合晶片的Si基板上，使用曝光机形成细线图案。即是说，首先往Si基板上涂布抗蚀剂，使用形成线宽度0.4μm的图案的掩膜进行曝光后，实施显影。曝光中使用KrF激光（λ=248nm）。以透光性氧化铝基板为基底的情况下，因为尤其是波长在200nm附近的光几乎都在基板内部被散射，所以晶片背面反射返回的光的影响较少，高精度图案形成成为可能。
（实施例2）
使用制作实施例1的多结晶透光性氧化铝基板时的糊状物，除将烧结温度设为1700℃进行一次烧结以外，按与实施例1相同的步骤制作多结晶透光性氧化铝基板。对于制得的多结晶透光性氧化铝基板，不进行表面研磨而测定前方全光线透过率，如图4所示，在可见光波长下不满70%（测定波长555nm），但在波长200nm～250nm下高至80%以上。该透光性氧化铝基板的平均颗粒直径为12μm。与实施例1同样地，将透光性氧化铝基板研磨至0.6mm厚。测定该基板可见光区域的直线透过率，为30%(测定波长555nm)。又，tanδ为10-5，体积固有电阻值为1014Ωm，热传导率为33W/mK，算术平均粗糙度Ra为1nm。使用研磨后的透光性氧化铝基板，与实施例1同样地制作复合晶片，形成细线图案，与实施例1同样地能够形成高精度图案。
（比较例1）
使用制作实施例1的多结晶透光性氧化铝基板时的糊状物，除将氢气氛围中的烧结温度变更为1500℃进行一次烧结以外，按与实施例1相同的步骤制作多结晶透光性氧化铝基板。对于制得的多结晶透光性氧化铝基板，不进行表面研磨而测定前方全光线透过率，在可见光波长中为25%(测定波长555nm)，在波长200nm～250nm中为比其更低的值。该透光性氧化铝基板的在波长200nm～2μm下的前方全光线透过率在40%以下，平均颗粒直径为5μm。与实施例1同样地，将该透光性氧化铝基板研磨至0.6mm厚。测定该基板的可见光区域的直线透过率，为40%（测定波长555nm）。又，tanδ为10-5，体积固有电阻值为1014Ωm，热传导率为33W/mK，算术平均粗糙度Ra＜1nm。使用研磨后的透光性氧化铝基板，与实施例1同样地制作复合晶片，形成细线图案，因为激光透过基板内部在端面上产生反射，所以图案形状的精度恶化了。
本申请以2012年7月18日所申请的美国临时申请第61/672807号作为优先权主张的基础，并通过引用将其全部内容包含于本说明书中。
工业上的利用可能性
本发明的复合晶片可以用于CMOS等半导体装置。
符号说明
10复合晶片
12支承基板
14半导体基板
24半导体基板
40测定装置
41积分球
42板
44孔
46光源
48检测器。

Claims (9)

1.一种复合晶片，使支承基板和半导体基板通过直接键合来贴合而成，其特征在于，
所述支承基板的材料为多结晶透光性陶瓷，
所述半导体基板的材料为硅，
所述支承基板的在波长200～250nm下的前方全光线透过率为70％以上，且高于在波长555nm下的前方全光线透过率。
2.如权利要求1所述的复合晶片，其特征在于，所述支承基板在波长200～250nm下的前方全光线透过率在80％以上。
3.如权利要求1或2所述复合晶片，其特征在于，所述支承基板在波长200～750nm下的直线透过率在20％以下。
4.如权利要求1或2所述的复合晶片，其特征在于，所述支承基板的平均结晶颗粒直径为10μm～50μm。
5.如权利要求1或2所述的复合晶片，其特征在于，所述支承基板具备空腔。
6.如权利要求1或2所述的复合晶片，其特征在于，所述支承基板的材料为多结晶的透光性氧化铝。
7.如权利要求1或2所述的复合晶片，其特征在于，所述半导体板的材料为单结晶硅。
8.一种复合晶片的制造方法，其特征在于，包括：
(1)贴合工序，其使由多结晶的透光性陶瓷构成的支承基板和由硅构成的半导体基板通过直接键合来贴合，所述支承基板在波长200～250nm下的前方全光线透过率为70％以上，且高于在波长555nm下的前方全光线透过率；
(2)薄板化工序，其通过离子注入法或者研磨将所述半导体基板的表面薄板化。
9.一种复合晶片，使支承基板和半导体基板通过直接键合来贴合而成，其特征在于，
所述支承基板的在波长200～250nm下的前方全光线透过率高于在波长555nm下的前方全光线透过率，
所述支承基板在波长200～250nm下的前方全光线透过率在70％以上，
所述支承基板在波长200～750nm下的直线透过率在30％以下，
所述支承基板的平均结晶颗粒直径为10μm～50μm，
所述支承基板的材料为多结晶的透光性氧化铝，
所述半导体基板的材料为单结晶硅。
CN201380002366.6A 2012-07-18 2013-07-16 复合晶片及其制造方法 Expired - Fee Related CN103703542B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261672807P 2012-07-18 2012-07-18
US61/672,807 2012-07-18
PCT/JP2013/069284 WO2014013980A1 (ja) 2012-07-18 2013-07-16 複合ウェハー及びその製法

Publications (2)

Publication Number Publication Date
CN103703542A CN103703542A (zh) 2014-04-02
CN103703542B true CN103703542B (zh) 2016-06-08

Family

ID=49948806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380002366.6A Expired - Fee Related CN103703542B (zh) 2012-07-18 2013-07-16 复合晶片及其制造方法

Country Status (7)

Country Link
US (1) US8981531B2 (zh)
EP (1) EP2736065B1 (zh)
JP (1) JP5491680B1 (zh)
KR (1) KR101436289B1 (zh)
CN (1) CN103703542B (zh)
TW (1) TWI515804B (zh)
WO (1) WO2014013980A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2863545B1 (en) * 2012-06-13 2020-01-15 NGK Insulators, Ltd. Composite substrate
CN103703542B (zh) * 2012-07-18 2016-06-08 日本碍子株式会社 复合晶片及其制造方法
EP2978009B1 (en) * 2013-12-25 2018-03-21 NGK Insulators, Ltd. Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing same
EP2953157B1 (en) * 2014-01-06 2017-04-05 NGK Insulators, Ltd. Handle substrate and composite wafer for semiconductor device
CN105190838B (zh) * 2014-02-12 2017-06-06 日本碍子株式会社 半导体用复合基板的操作基板以及半导体用复合基板
WO2015125770A1 (ja) * 2014-02-18 2015-08-27 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
WO2015129302A1 (ja) * 2014-02-26 2015-09-03 日本碍子株式会社 半導体用複合基板のハンドル基板
JP6375188B2 (ja) * 2014-09-10 2018-08-15 日本碍子株式会社 透光性焼結セラミック支持体及びその製造方法
US9287106B1 (en) 2014-11-10 2016-03-15 Corning Incorporated Translucent alumina filaments and tape cast methods for making
TWD174921S (zh) 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
USD809804S1 (en) * 2014-12-17 2018-02-13 Ngk Insulators, Ltd. Composite substrate for acoustic wave device
USD966276S1 (en) 2019-07-29 2022-10-11 Samsung Display Co., Ltd. Display module for wearable device
USD958094S1 (en) 2019-07-29 2022-07-19 Samsung Display Co., Ltd. Display panel
USD940131S1 (en) * 2019-07-29 2022-01-04 Samsung Display Co., Ltd. Display panel
KR20240021394A (ko) 2022-08-10 2024-02-19 한국과학기술원 캐비티 웨이퍼 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199036A (zh) * 1998-04-24 1998-11-18 中国科学院上海硅酸盐研究所 透明氮化铝陶瓷的制备方法
CN102246267A (zh) * 2008-12-11 2011-11-16 信越化学工业株式会社 层叠有宽带隙半导体的复合基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2010278342A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
JP2011029594A (ja) 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011029595A (ja) 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
JP5149876B2 (ja) 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
CN103703542B (zh) * 2012-07-18 2016-06-08 日本碍子株式会社 复合晶片及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199036A (zh) * 1998-04-24 1998-11-18 中国科学院上海硅酸盐研究所 透明氮化铝陶瓷的制备方法
CN102246267A (zh) * 2008-12-11 2011-11-16 信越化学工业株式会社 层叠有宽带隙半导体的复合基板的制造方法

Also Published As

Publication number Publication date
EP2736065A4 (en) 2015-02-11
TWI515804B (zh) 2016-01-01
CN103703542A (zh) 2014-04-02
EP2736065B1 (en) 2017-09-06
JP5491680B1 (ja) 2014-05-14
US8981531B2 (en) 2015-03-17
KR20140032483A (ko) 2014-03-14
US20140191373A1 (en) 2014-07-10
WO2014013980A1 (ja) 2014-01-23
TW201407692A (zh) 2014-02-16
EP2736065A1 (en) 2014-05-28
JPWO2014013980A1 (ja) 2016-06-30
KR101436289B1 (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
CN103703542B (zh) 复合晶片及其制造方法
KR102222089B1 (ko) 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
TWI605937B (zh) Composite substrate
KR102188440B1 (ko) 반도체용 복합 기판의 핸들 기판
TW200605158A (en) Method for manufacturing semiconductor integrated circuit device
KR101597501B1 (ko) 핸들 기판 및 반도체용 복합 웨이퍼
EP2871668B1 (en) Handle substrate for compound substrate for use with semiconductor
CN103985663A (zh) 一种用于超薄石英基片上光刻刻蚀双面薄膜电路图形的方法
TW201826367A (zh) 晶圓之製造方法以及晶圓
TW201740449A (zh) 晶圓之製造方法及晶圓
KR102617324B1 (ko) 슈퍼스트레이트 및 그 사용 방법
EP3107116B1 (en) Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor
US7189155B2 (en) Polishing body, polishing apparatus, semiconductor device, and semiconductor device manufacturing method
TW201837009A (zh) 暫時固定基板及電子元件的模塑方法
CN204067306U (zh) 处理基板和半导体用复合晶片
US9466484B1 (en) Manufacturing method of semiconductor device
KR100398704B1 (ko) 실리콘 웨이퍼 제조 방법
KR20130006184A (ko) 식각 장비용 실링 밸브 및 그 제작 방법
KR101832809B1 (ko) 슬러리 조성물, 이의 제조 방법 및 연마 방법
JP2001277132A (ja) 研磨用砥石及びその製造方法
JP6375188B2 (ja) 透光性焼結セラミック支持体及びその製造方法
CN113921390A (zh) 一种晶圆级芯片的加工工艺方法及晶圆结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

CF01 Termination of patent right due to non-payment of annual fee