KR102617324B1 - 슈퍼스트레이트 및 그 사용 방법 - Google Patents
슈퍼스트레이트 및 그 사용 방법 Download PDFInfo
- Publication number
- KR102617324B1 KR102617324B1 KR1020190152036A KR20190152036A KR102617324B1 KR 102617324 B1 KR102617324 B1 KR 102617324B1 KR 1020190152036 A KR1020190152036 A KR 1020190152036A KR 20190152036 A KR20190152036 A KR 20190152036A KR 102617324 B1 KR102617324 B1 KR 102617324B1
- Authority
- KR
- South Korea
- Prior art keywords
- protrusion
- superstraight
- substrate
- projected square
- superstrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012530 fluid Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000005399 alkali-barium silicate glass Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000000203 droplet dispensing Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
- B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/003—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor characterised by the choice of material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
- B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00611—Processes for the planarisation of structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
- B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
- B29C2043/023—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
- B29C2043/025—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves forming a microstructure, i.e. fine patterning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0118—Processes for the planarization of structures
- B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Health & Medical Sciences (AREA)
- Oral & Maxillofacial Surgery (AREA)
- Thermal Sciences (AREA)
- Geometry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Coating Apparatus (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Abstract
장치는 슈퍼스트레이트를 포함할 수 있다. 슈퍼스트레이트는 직경을 갖는 본체를 포함할 수 있다. 본체는 투영된 정사각형 내에 끼워질 수 있다. 투영된 정사각형은 본체의 직경과 동일한 길이를 가질 수 있다. 투영된 정사각형 내의 본체는 본체의 외부 에지와 투영된 정사각형 사이에 개방 영역을 생성할 수 있다. 슈퍼스트레이트는 개방 영역 내에서 본체의 외부 에지로부터 연장되는 제1 돌출부를 더 포함할 수 있다.
Description
본 개시내용은 기판 처리에 관한 것이며, 더 구체적으로는 반도체 제조에서의 표면의 평탄화에 관한 것이다.
평탄화 기술은 반도체 웨이퍼 상에 전자 디바이스를 제조하는데 유용하다. 이러한 기술은 성형가능 재료를 웨이퍼 상에 퇴적시키기 위한 유체 분배 시스템의 사용을 포함할 수 있다. 슈퍼스트레이트(superstrate)는 분배된 재료가 웨이퍼 상에서 고화되기 전에 분배된 재료를 평탄화 및/또는 패턴화한다.
그러나, 슈퍼스트레이트가 기판 상의 분배 재료로부터 분리될 때 결함이 발생할 수 있다. 평탄화 기술에서의 개선은 전체 웨이퍼 처리를 허용하는 것이 바람직하다.
일 양태에서, 슈퍼스트레이트는 직경을 갖는 본체를 포함할 수 있다. 본체는 투영된 정사각형 내에 끼워질 수 있다. 투영된 정사각형은 본체의 직경과 동일한 길이를 가질 수 있다. 투영된 정사각형 내의 본체는 본체의 외부 에지와 투영된 정사각형 사이에 개방 영역을 생성할 수 있다. 슈퍼스트레이트는 개방 영역 내에서 본체의 외부 에지로부터 연장되는 제1 돌출부를 더 포함할 수 있다.
다른 양태에서, 제1 돌출부는 r√2 - r 이하의 길이(Y)를 가질 수 있으며, r은 본체의 반경이다.
또 다른 양태에서, 제1 돌출부는 기하학적 형상일 수 있다.
다른 양태에서, 개방 영역은 투영된 정사각형의 면적 - 본체의 면적과 동일할 수 있다.
추가 양태에서, 제1 돌출부는 개방 영역의 1/4 이하를 점유할 수 있다.
다른 양태에서, 슈퍼스트레이트는 제2 돌출부를 더 포함할 수 있으며, 제2 돌출부는 제1 돌출부에 의해 점유되지 않은, 개방 영역의 1/4 내에 있을 수 있다.
다른 양태에서, 제2 돌출부는 r√2 - r 이하의 길이(z)를 가질 수 있으며, r은 본체의 반경이다.
또 다른 양태에서, 슈퍼스트레이트는 제3 돌출부를 더 포함할 수 있고, 제3 돌출부는 제1 돌출부 또는 제2 돌출부 중 어느 하나와 제4 돌출부에 의해 점유되지 않은, 개방 영역의 1/4 내에 있을 수 있으며, 제4 돌출부는 제1 돌출부, 제2 돌출부, 또는 제3 돌출부 중 어느 것에 의해서도 점유되지 않은, 개방 영역의 1/4 내에 있을 수 있다.
다른 양태에서, 제3 돌출부는 r√2 - r 이하의 길이(x)를 가질 수 있으며, r은 본체의 반경이다.
추가 양태에서, 제1 돌출부의 길이(Y)는 0보다 클 수 있다.
다른 양태에서, 제4 돌출부는 r√2 - r 이하의 길이(w)를 가지며, r은 본체의 반경이다.
다른 양태에서, 제1 돌출부는 제2 돌출부에 대향한다.
다른 양태에서, 평탄화 층을 형성하는 방법은 성형가능 재료를 기판 상에 퇴적시키는 단계 및 슈퍼스트레이트를 기판과 정렬시키는 단계를 포함할 수 있다. 슈퍼스트레이트는 직경을 갖는 본체를 포함할 수 있다. 본체는 투영된 정사각형 내에 끼워질 수 있다. 투영된 정사각형은 본체의 직경과 동일한 길이를 가질 수 있다. 투영된 정사각형 내의 본체는 본체의 외부 에지와 투영된 정사각형 사이에 개방 영역을 생성할 수 있다. 제1 돌출부는 개방 영역 내에서 본체의 외부 에지로부터 연장될 수 있다. 상기 방법은 메사를 기판과 접촉시키는 단계 및 슈퍼스트레이트와 기판을 분리하는 단계를 더 포함할 수 있다.
다른 양태에서, 슈퍼스트레이트와 기판을 분리하는 단계는 제1 돌출부에 힘을 가하여 메사와 기판 사이의 균열 전파를 향상시킴으로써 이루어질 수 있다.
또 다른 양태에서, 개방 영역은 투영된 정사각형의 면적 - 본체의 면적과 동일할 수 있다.
추가 양태에서, 제1 돌출부는 0보다 큰 길이(y)를 가질 수 있다.
다른 양태에서, 제1 돌출부는 다수의 파동 또는 곡선을 가질 수 있다.
추가 양태에서, 제1 돌출부는 반원일 수 있다.
또 다른 양태에서, 제1 돌출부는 개방 영역의 1/4 미만의 면적을 가질 수 있다.
다른 양태에서, 물품을 제조하는 방법은 성형가능 재료를 기판 상에 퇴적시키는 단계 및 슈퍼스트레이트를 기판과 정렬하는 단계를 포함할 수 있다. 슈퍼스트레이트는 직경을 갖는 본체를 포함할 수 있다. 본체는 투영된 정사각형 내에 끼워질 수 있다. 투영된 정사각형은 본체의 직경과 동일한 길이를 가질 수 있다. 투영된 정사각형 내의 본체는 본체의 외부 에지와 투영된 정사각형 사이에 개방 영역을 생성할 수 있다. 제1 돌출부는 개방 영역 내에서 본체의 외부 에지로부터 연장될 수 있다. 물품 제조 방법은, 메사를 기판과 접촉시키는 단계, 평면 층을 형성하기 위해 성형가능 재료를 경화시키는 단계, 슈퍼스트레이트와 기판을 분리하는 단계, 평면 층이 형성된 기판을 처리하는 단계, 및 처리된 기판으로부터 물품을 제조하는 단계를 더 포함할 수 있다.
실시형태는 예로서 도시되며 첨부 도면으로 한정되지 않는다.
도 1은 예시적인 리소그래피 시스템의 측면도의 예시를 포함한다.
도 2a는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 2b는 도 2a의 실시형태에 따른 기판 및 슈퍼스트레이트의 측면도의 예시를 포함한다.
도 3은 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 4는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 5는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 6은 본 개시내용의 방법의 예시를 포함한다.
통상의 기술자는 도면의 요소가 단순성 및 명료성을 위해 도시되고 반드시 비율대로 그려진 것은 아님을 이해해야 한다. 예를 들어, 본 발명의 실시형태의 이해의 개선을 돕기 위해서, 도면 내의 일부 요소의 치수가 다른 요소에 비해서 과장되었을 수 있다.
도 1은 예시적인 리소그래피 시스템의 측면도의 예시를 포함한다.
도 2a는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 2b는 도 2a의 실시형태에 따른 기판 및 슈퍼스트레이트의 측면도의 예시를 포함한다.
도 3은 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 4는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 5는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트의 평면도의 예시를 포함한다.
도 6은 본 개시내용의 방법의 예시를 포함한다.
통상의 기술자는 도면의 요소가 단순성 및 명료성을 위해 도시되고 반드시 비율대로 그려진 것은 아님을 이해해야 한다. 예를 들어, 본 발명의 실시형태의 이해의 개선을 돕기 위해서, 도면 내의 일부 요소의 치수가 다른 요소에 비해서 과장되었을 수 있다.
이하의 설명은 도면과 함께 본 명세서에 개시된 교시의 이해를 돕기 위해 제공된다. 이하의 설명은 특정 구현예 및 교시의 실시형태에 초점을 맞출 것이다. 이 초점은 교시의 설명을 돕기 위해 제공되며 교시의 범위 또는 적용 가능성에 대한 제한으로 해석되어서는 안 된다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 재료, 방법, 및 예는 단지 예시적인 것이며, 제한하려는 것은 아니다. 본 명세서에 설명되지 않은 범위에 대해서는, 특정 재료 및 처리 행위에 관한 많은 세부 사항은 통상적이며, 임프린트 및 리소그래피 분야의 교재 및 다른 출처에서 확인할 수 있다.
도 1을 참조하면, 본 명세서에 설명된 실시형태에 따른 장치(10)는 평탄화를 위한 준비에서 기판(12) 위의 환경을 제어하는데 사용될 수 있다. 기판(12)은 실리콘 웨이퍼와 같은 반도체 베이스 재료일 수 있지만, 유리, 사파이어, 스피넬 등과 같은 절연 베이스 재료를 포함할 수 있다. 기판(12)은 기판 홀더(14)에 결합될 수 있다. 기판 홀더(14)는 진공 척일 수 있지만, 다른 실시형태에서 기판 홀더(14)는 진공식, 핀-타입, 홈-타입, 정전기식, 전자기식 등을 포함하는 임의의 척일 수 있다. 기판(12) 및 기판 홀더(14)는 스테이지(16)에 의해 더 지지될 수 있다. 스테이지(16)는 X-, Y-, 또는 Z-방향을 따른 병진 운동 또는 회전 운동을 제공할 수 있다. 스테이지(16), 기판(12), 및 기판 홀더(14)는 또한 기부(도시되지 않음) 상에 위치설정될 수 있다.
슈퍼스트레이트(18)가 기판(12)으로부터 이격되어 있을 수 있다. 슈퍼스트레이트(18)는 제1 측면 및 제2 측면을 갖는 본체를 포함할 수 있고, 하나의 측면은 그로부터 기판(12)을 향해서 연장되는 몰드를 갖는다. 몰드는 때때로 메사라 칭할 수 있다. 일 실시형태에서, 도 1에 도시되는 바와 같이, 슈퍼스트레이트(18)는 몰드 없이 형성될 수 있다. 슈퍼스트레이트(18), 몰드, 또는 이들 모두는 유리계 재료, 실리콘, 스피넬, 용융 실리카, 석영, 실리콘, 유기 폴리머, 실록산 폴리머, 플루오로카본 폴리머, 금속, 경화 사파이어, 다른 유사 재료, 또는 이들의 임의의 조합을 포함하는 재료로부터 형성될 수 있다. 유리계 재료는 소다 석회 유리, 보로실리케이트 유리, 알칼리-바륨 실리케이트 유리, 알루미노실리케이트 유리, 석영, 합성 용융 실리카 등을 포함할 수 있다. 슈퍼스트레이트(18)는 퇴적된 산화물, 애노드처리된 알루미나, 유기-실란, 유기실리케이트 재료, 유기 폴리머, 무기 폴리머, 및 이들의 임의의 조합을 포함할 수 있다. 슈퍼스트레이트(18)의 본체는 30 미크론 내지 2000 미크론 범위의 두께를 가질 수 있다.
슈퍼스트레이트(18) 및 몰드는 단일 부품 구성을 포함할 수 있다. 대안적으로, 슈퍼스트레이트(18) 및 몰드는 함께 결합되는 별개의 구성요소를 포함할 수 있다. 일 실시형태에서, 몰드의 임프린트 표면은 평면 표면을 포함할 수 있다. 다른 실시형태에서, 임프린트 표면은 이격된 오목부 및 돌출부에 의해 형성되는 특징부를 포함할 수 있다. 임프린트 표면은, 기판(12) 상에 형성할 패턴의 기초를 형성하는 임의의 원본 패턴을 형성할 수 있다. 다른 실시형태에서, 임프린트 표면은 블랭크일 수 있고, 즉 임프린트 표면은 어떠한 오목부 또는 돌출부도 갖지 않고, 평면 접촉 표면을 가질 수 있다.
무엇보다도, 슈퍼스트레이트(18)는 기판(12) 상의 성형가능 재료를 평탄화하기 위해 사용될 수 있다. 슈퍼스트레이트(18)는 슈퍼스트레이트 홀더(28)에 결합될 수 있다. 슈퍼스트레이트(18)는 슈퍼스트레이트 홀더(28)에 의해 보유지지되며 그 형상이 슈퍼스트레이트 홀더에 의해 조절될 수 있다. 슈퍼스트레이트 홀더(28)는 처킹 영역 내에 슈퍼스트레이트(18)를 보유지지하도록 구성될 수 있다. 슈퍼스트레이트 홀더(28)는 진공식, 핀-타입, 홈-타입, 정전기식, 전자기식, 또는 다른 유사 홀더 타입으로서 구성될 수 있다. 일 실시형태에서, 슈퍼스트레이트 홀더(28)는 슈퍼스트레이트(18)의 형상을 조절하기 위해 정압 또는 진공을 홀더(28)의 다양한 구역에 가함으로써 슈퍼스트레이트(18)의 형상을 조절하는데 사용될 수 있다. 일 실시형태에서, 슈퍼스트레이트 홀더(28)는 슈퍼스트레이트 홀더(28)의 본체 내에 투명창을 포함할 수 있다. 일 실시형태에서, 슈퍼스트레이트 홀더(28)는, 슈퍼스트레이트 홀더(28) 또는 임프린트 헤드(26)가 X-, Y-, 또는 Z-방향을 따라 슈퍼스트레이트(18)의 병진 운동 또는 회전 운동을 용이하게 할 수 있도록, 임프린트 헤드(26)에 결합될 수 있다. 일 실시형태에서, 슈퍼스트레이트(18)는 기판(12)과 대략 동일한 표면적을 가질 수 있다. 일 실시형태에서, 기판(12) 및 슈퍼스트레이트(18)는 300mm 직경을 가질 수 있다. 일 실시형태에서, 기판(12) 및 슈퍼스트레이트(18)는 300mm 내지 600mm의 직경을 가질 수 있다. 일 실시형태에서, 기판(12) 및 슈퍼스트레이트(18)는 300mm 내지 450mm의 직경을 가질 수 있다. 다른 실시형태에서, 기판(12) 및 슈퍼스트레이트(18)는 450mm 내지 600mm의 직경을 가질 수 있다.
장치(10)는, 성형가능 재료(34)를 기판(12)의 표면 상에 퇴적시키기 위해 사용되는 유체 분배 시스템(32)을 더 포함할 수 있다. 예를 들어, 성형가능 재료(34)는 수지와 같은 성형가능 재료를 포함할 수 있다. 성형가능 재료(34)는 액적 분배, 스핀-코팅, 침지 코팅, 화학기상증착(CVD), 물리기상증착(PVD), 박막 퇴적, 후막 퇴적, 또는 이들의 조합과 같은 기술을 이용하여 1개 이상의 층으로 기판(12) 상에 위치설정될 수 있다. 성형가능 재료(34)는 몰드와 기판(12) 사이에 원하는 체적이 형성되기 전 또는 후에 기판(12) 상에 분배될 수 있다. 예를 들어, 성형가능 재료(34)는 자외선, 열 등을 이용하여 경화될 수 있는 단량체 혼합물을 포함할 수 있다.
리소그래피 시스템(10)은 에너지(40)를 경로(42)를 따라 지향시키도록 결합된 에너지 공급원(38)을 더 포함할 수 있다. 임프린트 헤드(26) 및 스테이지(16)는 슈퍼스트레이트(18) 및 기판(12)을 경로(42)와 중첩하여 위치설정하도록 구성될 수 있다. 리소그래피 시스템(10)은 스테이지(16), 임프린트 헤드(26), 유체 분배 시스템(32), 또는 에너지 공급원(38)과 통신하는 논리 요소(54)에 의해서 통제될 수 있으며, 메모리(56)에 선택적으로 저장되는 컴퓨터 판독가능 프로그램에서 동작할 수 있다. 논리 요소(54)는 프로세서(예를 들어, 마이크로프로세서 또는 마이크로컨트롤러의 중앙 처리 유닛), 필드-프로그램가능 게이트 어레이(FPGA), 주문형 집적 회로(ASIC) 등일 수 있다. 프로세서, FPGA 또는 ASIC는 장치 내에 있을 수 있다. 다른 실시형태(도시되지 않음)에서, 논리 요소는 장치(10)의 외부의 컴퓨터일 수 있으며, 장치(10)에 양방향식으로 결합된다.
도 2a는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트(200)의 평면도의 예시를 포함한다. 슈퍼스트레이트(200)는 도 1의 슈퍼스트레이트(18)와 유사할 수 있다. 슈퍼스트레이트(200)는 돌출부(214)를 갖는 본체(220)를 포함할 수 있다. 일 실시형태에서, 슈퍼스트레이트(200)는 투영된 정사각형(206) 내에 끼워질 수 있다. 투영된 정사각형(206)은 각 측면이 본체(220)의 직경(204)과 동일한 길이(208)를 가질 수 있다. 다른 실시형태에서, 슈퍼스트레이트(200)는 투영된 직사각형 내에 끼워질 수 있다. 투영된 정사각형(206) 내의 슈퍼스트레이트(200)는 본체(220)의 외부 에지(212)와 투영된 정사각형(206) 사이에 영역(210)을 생성할 수 있다. 일 실시형태에서, 슈퍼스트레이트(200)의 본체(220)가 원형인 경우, 본체(220)는 πr2의 면적과 동일한 면적을 가질 수 있으며, r은 슈퍼스트레이트(200)의 반경이다. 개방 영역(210)은 투영된 정사각형(206)의 외부 에지를 향할 수 있다. 개방 영역(210)은 투영된 정사각형(206)의 4개의 코너에 있을 수 있다. 일 실시형태에서, 개방 영역(210)은 대략 투영된 정사각형(206)의 면적 - 슈퍼스트레이트(200)의 면적이다.
돌출부(214)는 개방 영역(210) 내에서 본체(220)로부터 연장될 수 있다. 일 실시형태에서, 돌출부(214)는 외부 에지(212)로부터 개방 영역(210)의 1/4로 연장될 수 있다. 일 실시형태에서, 돌출부(214) 및 본체(220)는 하나의 연속적인 부품이다. 다른 실시형태에서, 돌출부(214) 및 본체(220)는 별개의 부품이다. 돌출부(214)는 0보다 크고 r√2 - r 이하인 길이(Y)를 가질 수 있으며, r은 본체(220)의 반경이다. 일 실시형태에서, 길이(Y)는 0보다 클 수 있다. 다른 실시형태에서, Y의 길이는 50 미크론 초과일 수 있다. 도 2b에서 볼 수 있는 바와 같이, 돌출부(214)는 본체(220)의 외부 에지(212)를 너머 연장될 수 있다. 일 실시형태에서, 돌출부(214)는 슈퍼스트레이트(200)가 기판(12)으로부터의 분리를 개시하도록 지렛대 작용될 수 있는 영역을 제공한다. 일 실시형태에서, 돌출부(214)는 기판(12)의 외부 에지를 너머 연장될 수 있다. 일 실시형태에서, 돌출부(214)는 본체(220)의 두께와 대략 동일한 두께를 갖는다. 다른 실시형태에서, 돌출부(214)는 본체(220)의 두께보다 작은 두께를 갖는다. 일 실시형태에서, 돌출부(214)는 타원 형상을 가질 수 있다. 다른 실시형태에서, 돌출부(214)는 날카로운 에지를 가질 수 있다. 다른 실시형태에서, 돌출부(214)는 직사각형 형상을 가질 수 있다. 다른 실시형태에서, 돌출부(214)는 기하학적 형상일 수 있다. 또 다른 실시형태에서, 돌출부(214)는 2개의 피크가 개방 영역(210) 내로 돌출하는 파동 형상을 가질 수 있다. 다른 실시형태에서, 돌출부(214)는 개방 영역(210)의 1/4을 둘러쌀 수 있다. 하나의 돌출부만이 도시되어 있지만, 더 상세하게 후술되는 바와 같이 더 많은 돌출부가 가능하다. 일 실시형태에서, 본체(220)는 적어도 1개의 돌출부 내지 4개 이하의 돌출부를 포함할 수 있다.
도 3은 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트(300)의 평면도의 예시를 포함한다. 슈퍼스트레이트(300)는 도 1의 슈퍼스트레이트(18)와 유사할 수 있다. 슈퍼스트레이트(300)는 제1 돌출부(314) 및 제2 돌출부(316)를 갖는 본체(320)를 포함할 수 있다. 슈퍼스트레이트(300)는 측면(308)을 갖는 투영된 정사각형(306) 내에 끼워질 수 있다. 일 실시형태에서, 투영된 정사각형(306)의 각각의 측면(308)의 길이는 슈퍼스트레이트(300)의 본체(320)의 직경(304)과 동일할 수 있다. 일 실시형태에서, 제1 돌출부(314)는 제2 돌출부(316)에 대향할 수 있다. 투영된 정사각형(306)은 4개의 사분면(I, II, III, 및 IV)으로 지정될 수 있다. 제1 사분면(I)은 IV 사분면에 대향할 수 있고, 제2 사분면(II)은 III 사분면에 대향할 수 있으며, IV 사분면은 제3 사분면(III) 및 제2 사분면(II)에 접할 수 있다. 일 실시형태에서, 제1 돌출부(314)는 제2 사분면(II) 내에 있을 수 있고, 제2 돌출부(316)는 제3 사분면(III) 내에 있을 수 있다. 다른 실시형태에서, 제1 돌출부(314)는 제2 사분면(II) 내에 있을 수 있으며, 제2 돌출부(314)는 제4 사분면(IV) 내에 있을 수 있다. 또 다른 실시형태에서, 제1 돌출부(314)는 제2 사분면(II) 내에 있을 수 있고, 제2 돌출부(316)는 제1 사분면(I) 내에 있을 수 있다. 또 다른 실시형태에서, 제1 돌출부(314)는 4개의 사분면(I, II, III, IV) 중 어느 하나 내에 있을 수 있고, 제2 돌출부(316)는 제1 돌출부(314)에 의해 점유되지 않은 4개의 사분면(I, II, III, IV) 중 어느 하나 내에 있을 수 있다.
투영된 정사각형(306) 내의 슈퍼스트레이트(300)는 본체(320)의 외부 에지(312)와 투영된 정사각형(306) 사이에 개방 영역(310)을 생성할 수 있다. 일 실시형태에서, 개방 영역(310)은 대략 투영된 정사각형(306)의 면적 - 슈퍼스트레이트(300)의 본체(320)의 면적이다. 일 실시형태에서, 제1 돌출부(314)는 개방 영역(310)의 1/4 이하를 점유할 수 있고, 제2 돌출부(316)는 제1 돌출부(314)에 의해 점유되지 않은 개방 영역(310)의 1/4 이하를 점유할 수 있다. 일 실시형태에서, 제1 돌출부(314)와 제2 돌출부(316)는 본체(320)의 외부 에지(312)로부터 연장될 수 있다. 일 실시형태에서, 제1 돌출부(314)와 제2 돌출부(316)는 본체(320)와 함께 하나의 연속적인 부품으로서 기계가공될 수 있다. 다른 실시형태에서, 제1 돌출부(314)와 제2 돌출부(316)는 본체(320)에 부착되는 별개의 부품일 수 있다. 제1 돌출부(314)는 r√2 - r 이하일 수 있는 길이(Y)를 가질 수 있고, r은 본체(320)의 반경이다. 일 실시형태에서, 길이(Y)는 본체(320)의 외부 에지(312)로부터 제1 돌출부(314)의 최외측 에지까지 측정될 수 있다. 제2 돌출부(316)는 r√2 - r 이하일 수 있는 길이(Z)를 가질 수 있고, r은 본체(320)의 반경이다. 일 실시형태에서, 길이(Z)는 본체(320)의 외부 에지(312)로부터 제1 돌출부(316)의 최외측 에지까지 측정될 수 있다. 일 실시형태에서, Y = Z이다. 다른 실시형태에서, Y는 Z와 상이할 수 있다. 예를 들어, Y는 Z보다 클 수 있다. 다른 실시형태에서, Y는 Z보다 작을 수 있다.
도 4는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트(400)의 평면도의 예시를 포함하다. 슈퍼스트레이트(400)는 도 1의 슈퍼스트레이트대(18)와 유사할 수 있다. 슈퍼스트레이트(400)는 제1 돌출부(414), 제2 돌출부(416) 및 제3 돌출부(418)를 갖는 본체(420)를 포함할 수 있다. 슈퍼스트레이트(400)는 측면(408)을 갖는 투영된 정사각형(406) 내에 끼워질 수 있다. 일 실시형태에서, 투영된 정사각형(406)의 각각의 측면(408)의 길이는 슈퍼스트레이트(400)의 본체(420)의 직경(404)과 동일할 수 있다. 제1 돌출부(414)는 제1 돌출부(314)와 유사할 수 있고, 제2 돌출부(416)는 제2 돌출부(314)와 유사할 수 있다. 제3 돌출부(418)는 r√2 - r 이하일 수 있는 길이(X)를 가질 수 있으며, r은 본체(420)의 반경이다. 일 실시형태에서, Y = X = Z이다. 다른 실시형태에서, X는 Y와 상이할 수 있다. 또 다른 실시형태에서, X는 Z와 상이할 수 있다. 제3 돌출부(418)는 제1 돌출부(414)와 유사한 형상을 가질 수 있다. 다른 실시형태에서, 제3 돌출부(418)는 제1 돌출부(414)와 상이한 형상을 가질 수 있다. 또 다른 실시형태에서, 제1 돌출부(414), 제2 돌출부(416) 및 제3 돌출부(418)는 모두 동일한 형상을 가질 수 있다. 또 다른 실시형태에서, 제1 돌출부(414), 제2 돌출부(416), 및 제3 돌출부(418)는 상이한 기하학적 형상을 각각 가질 수 있다. 일 실시형태에서, 제3 돌출부(418)는 제1 돌출부(414) 또는 제2 돌출부(416)에 의해 점유되지 않은 개방 영역(410)의 1/4 이하를 점유할 수 있다.
도 5는 본 명세서에 설명된 실시형태에 따른 디바이스 슈퍼스트레이트(500)의 평면도의 예시를 포함한다. 슈퍼스트레이트대(500)는 도 1의 슈퍼스트레이트(18)와 유사할 수 있다. 슈퍼스트레이트(500)는 제1 돌출부(514), 제2 돌출부(516), 제3 돌출부(518) 및 제4 돌출부(522)를 갖는 본체(520)를 포함할 수 있다. 슈퍼스트레이트(500)는 측면(508)을 갖는 투영된 정사각형(506) 내에 끼워질 수 있다. 일 실시형태에서, 투영된 정사각형(506)의 각각의 측면(508)의 길이는 슈퍼스트레이트(500)의 본체(520)의 직경(504)과 동일할 수 있다. 일 실시형태에서, 제1 돌출부(514)는 제1 돌출부(414)와 유사할 수 있고, 제2 돌출부(516)는 제2 돌출부(414)와 유사할 수 있으며, 제3 돌출부(518)는 제3 돌출부(418)와 유사할 수 있다. 다른 실시형태에서, 제1 돌출부(514), 제2 돌출부(516) 및 제3 돌출부(518)는 상이한 기하학적 형상을 각각 가질 수 있다. 제4 돌출부(522)는 r√2 - r 이하일 수 있는 길이(W)를 가질 수 있고, r은 본체(520)의 반경이다. 일 실시형태에서, Y = X = Z = W이다. 다른 실시형태에서, W는 Y와 상이할 수 있다. 또 다른 실시형태에서, W는 Z와 상이할 수 있다. 또 다른 실시형태에서, W는 X와 상이할 수 있다. 제4 돌출부(522)는 제1 돌출부(514)와 유사한 형상을 가질 수 있다. 다른 실시형태에서, 제4 돌출부(522)는 제1 돌출부(514)와 상이한 형상을 가질 수 있다. 또 다른 실시형태에서, 제1 돌출부(514), 제2 돌출부(516), 제3 돌출부(518), 및 제4 돌출부(522)는 모두 동일한 형상을 가질 수 있다. 또 다른 실시형태에서, 제1 돌출부(514), 제2 돌출부(516), 제3 돌출부(518), 및 제4 돌출부(522)는 상이한 기하학적 형상을 각각 가질 수 있다. 일 실시형태에서, 제4 돌출부(522)는 제1 돌출부(514) 또는 제2 돌출부(516) 또는 제3 돌출부(518)에 의해 점유되지 않은 개방 영역(510)의 1/4 이하를 점유할 수 있다.
도 6은 본 개시내용의 방법(600)의 예시를 포함한다. 방법(600)은 장치(10)에서 수행될 수 있다. 동작 610에서, 성형가능 재료(34)는 기판(12) 상에 퇴적될 수 있다. 성형가능 재료(34)는 유체 분배 시스템(32)을 사용하여 퇴적될 수 있다. 동작 620에서, 슈퍼스트레이트(18)는 기판(12)과 정렬될 수 있다. 슈퍼스트레이트(18)는 정렬 마커를 사용하여 정렬될 수 있다. 일 실시형태에서, 위에서 설명된 돌출부는 정렬 마커로서 사용될 수 있다. 슈퍼스트레이트(18)는 슈퍼스트레이트(18)의 중심축이 기판(12)의 중심축과 대략 동일할 수 있도록 기판(12)과 정렬된다. 동작 630에서, 슈퍼스트레이트(18)는 기판(12) 상의 성형가능 재료(34)와 접촉할 수 있다. 임프린트 헤드(26)는 슈퍼스트레이트(18)가 기판(12) 상에 퇴적된 성형가능 재료(34)와 접촉할 때까지 기판(12)을 향해 슈퍼스트레이트(18)를 하강시킬 수 있다. 슈퍼스트레이트(18)는 성형가능 재료(34)를 확산시켜 이것을 슈퍼스트레이트(18)와 기판(12) 사이의 공간에 채울 수 있다. 성형가능 재료(34)는 평탄화 층을 형성하기 위해 경화(예를 들어, 광경화 또는 열적으로)될 수 있다. 평탄화 층이 형성된 후, 동작 640에서, 슈퍼스트레이트(18)는 돌출부를 사용하여 기판(12)으로부터 분리될 수 있다. 일 실시형태에서, 슈퍼스트레이트는 제1 돌출부(214), 제2 돌출부(316), 제3 돌출부(418), 및 제4 돌출부(522)를 포함할 수 있다. 다른 실시형태에서, 슈퍼스트레이트는 1개 내지 4개의 돌출부를 포함할 수 있다. 일 실시형태에서, 2개의 돌출부가 슈퍼스트레이트(18)와 기판(12) 사이의 균열 전파를 향상시키는데 사용될 수 있다. 돌출부(214)는 기판(12) 및 슈퍼스트레이트(18)의 외부 에지를 너머 연장될 수 있다. 따라서, 슈퍼스트레이트(18)와 기판(12) 사이의 분리를 개시하기 위해 적용력, 예를 들어 기계적인 것, 진공 또는 유체 압력 중 어느 하나가 돌출부(214)에 가해질 수 있다. 일 실시형태에서, 피에조 액추에이터가 슈퍼스트레이트(18)와 기판(12) 사이의 박리 또는 균열 전파를 향상시키기 위해 돌출부(214)와 접촉하여 이를 가압하기 위해 사용될 수 있다. 다른 실시형태에서, 유체 압력이 돌출부(214)를 밀어올려 균열 전파를 개시시키기 위해 사용될 수 있다. 또 다른 실시형태에서, 액추에이터가 돌출부(214) 상에 힘을 가함으로써 슈퍼스트레이트(18)를 상승 또는 잡아당길 수 있다.
적어도 1개의 돌출부(214)를 개방 영역(210) 내에 배치함으로써, 슈퍼스트레이트(18)는 표준 크기의 전방 개방 통합 포드(FOUP)에 탑재될 수 있다. 적어도 1개의 돌출부(214)는 슈퍼스트레이트(18)와 FOUP 사이의 개방 영역 내에 끼워질 수 있다. 일 실시형태에서, 적어도 1개의 돌출부(214)는 제조 및 운반 중에 FOUP 내에 끼워진 상태에서 처리 동안 균열 전파를 향상시킬 수 있다. 슈퍼스트레이트(18)는 변형 또는 특정 변경 없이 제조 캐리어 내에 끼워질 수 있고, 이에 의해 특히 전체 기판 처리 동안 기판과의 분리를 개시하기 위해 사용될 수 있는 슈퍼스트레이트를 위해 특별히 설계되는 장비와 관련된 제조 비용을 절감한다. 일단 분리가 발생하면, 기판(12)은 추가 처리를 거칠 수 있고, 처리된 기판(12)으로부터 물품이 제조될 수 있다.
일 실시형태에서, 물품을 제조하는 방법은 기판(12) 상에 성형가능 재료(34)를 퇴적시키는 단계와, 슈퍼스트레이트(18)를 기판(12) 상의 성형가능 재료(34)와 접촉시키는 단계를 포함할 수 있다. 일 실시형태에서, 슈퍼스트레이트는 직경을 갖는 본체를 포함할 수 있다. 본체는 투영된 정사각형 내에 끼워질 수 있다. 일 실시형태에서, 투영된 정사각형은 본체의 직경과 동일한 길이를 가질 수 있고, 제1 돌출부는 투영된 정사각형 내에서 본체로부터 연장될 수 있다. 물품을 제조하는 방법은 평면 층을 형성하기 위해 성형가능 재료(34)를 경화시키는 단계, 슈퍼스트레이트(18)와 기판(12) 상의 성형가능 재료(34)를 분리하는 단계, 평면 층이 형성된 기판(12)을 처리하는 단계, 및 처리된 기판(12)으로부터 물품을 제조하는 단계를 더 포함할 수 있다.
일반적인 설명 또는 예에서 상술된 모든 활동이 요구되는 것은 아니며, 특정 활동의 일부가 요구되지 않을 수 있고, 설명된 것에 추가로 하나 이상의 추가 활동이 수행될 수 있는 점에 유의한다. 또한, 활동이 나열되는 순서는 반드시 활동이 수행되는 순서는 아니다.
이점, 다른 장점, 및 문제에 대한 해결책이 특정 실시형태에 관해 상술되었다. 그러나, 이점, 장점, 문제에 대한 해결책, 및 임의의 이점, 장점, 또는 해결책이 발생하게 하거나 더 두드러지게 할 수 있는 임의의 특징(들)은 임의의 또는 모든 청구항의 중요한, 요구되는, 또는 필수적인 특징으로서 해석되어서는 안 된다.
본 명세서에 설명된 실시형태의 상세한 설명 및 도면은 다양한 실시형태의 구조의 일반적인 이해를 제공하도록 의도된다. 상세한 설명 및 도면은 본 명세서에 설명된 구조 및 방법을 사용하는 장치 및 시스템의 모든 요소 및 특징의 철저한 그리고 포괄적인 설명으로서 기능하도록 의도되지 않는다. 개별 실시형태는 또한 단일 실시형태의 조합으로 제공될 수 있고, 반대로, 간략화를 위해, 단일 실시형태의 맥락에서 설명되는 다양한 특징이 또한 개별적으로 또는 임의의 서브조합으로 제공될 수 있다. 또한, 범위로 기술된 값들에 대한 언급은 해당 범위 내의 각각의 그리고 모든 값을 포함한다. 본 명세서를 읽는 것만으로도 많은 다른 실시형태가 당업자에게 명확해질 수 있다. 구조적 치환, 논리적 치환, 또는 다른 변경이 본 개시내용의 범위 내에서 이루어질 수 있도록, 다른 실시형태가 본 개시내용으로부터 사용되고 파생될 수 있다. 따라서, 개시내용은 제한적인 것이 아니라 예시적인 것으로 간주될 것이다.
Claims (12)
- 슈퍼스트레이트이며,
직경을 갖는 본체로서, 상기 본체는 투영된 정사각형 내에 끼워지고, 상기 투영된 정사각형의 각 측면은 상기 본체의 상기 직경과 동일한 길이를 갖는, 본체; 및
상기 투영된 정사각형 내에서 상기 본체로부터 연장되는 제1 돌출부를 포함하는 슈퍼스트레이트. - 제1항에 있어서, 상기 본체로부터의 상기 제1 돌출부의 길이가 0보다 크고 r√2 - r 이하이며, r은 상기 본체의 반경인 슈퍼스트레이트.
- 제1항에 있어서, 상기 제1 돌출부는 상기 투영된 정사각형과 상기 본체 사이의 4개의 영역 중 하나에 존재하는 슈퍼스트레이트.
- 제3항에 있어서, 상기 제1 돌출부는 상기 투영된 정사각형의 면적에서 상기 본체의 면적을 뺀 면적의 1/4 이하를 점유하는 슈퍼스트레이트.
- 제1항에 있어서, 상기 투영된 정사각형과 상기 본체 사이의 4개의 영역 중 1개 내의 제2 돌출부를 더 포함하며, 상기 제2 돌출부는 상기 제1 돌출부에 의해 점유되지 않은 영역에 있는 슈퍼스트레이트.
- 제1항에 있어서, 메사를 더 포함하는 슈퍼스트레이트로서,
상기 슈퍼스트레이트는 제1 측면 및 제2 측면을 포함하고,
상기 메사는 상기 슈퍼스트레이트의 상기 제1 측면 또는 상기 제2 측면으로부터 상기 슈퍼스트레이트의 두께 방향으로 연장되는 것을 특징으로 하는, 슈퍼스트레이트. - 제5항에 있어서, 상기 제1 돌출부는 상기 본체의 중심으로부터 상기 제2 돌출부에 대향하는 슈퍼스트레이트.
- 평탄화 층 형성 방법이며,
성형가능 재료를 기판 상에 퇴적시키는 단계;
슈퍼스트레이트를 상기 기판 상의 상기 성형가능 재료와 접촉시키는 단계; 및
상기 슈퍼스트레이트와 상기 기판 상의 상기 성형가능 재료를 분리하는 단계를 포함하고,
상기 슈퍼스트레이트는,
직경을 갖는 본체로서, 상기 본체는 투영된 정사각형 내에 끼워지고, 상기 투영된 정사각형의 각 측면은 상기 본체의 상기 직경과 동일한 길이를 갖는, 본체; 및
상기 투영된 정사각형 내에서 상기 본체로부터 연장되는 제1 돌출부를 포함하는, 평탄화 층 형성 방법. - 제8항에 있어서, 상기 슈퍼스트레이트와 상기 기판을 분리하는 단계는 상기 제1 돌출부에 힘을 가함으로써 이루어지는, 평탄화 층 형성 방법.
- 제8항에 있어서, 상기 본체로부터의 상기 제1 돌출부의 길이가 0보다 크고 r√2 - r 이하이며, r은 상기 본체의 반경인, 평탄화 층 형성 방법.
- 물품 제조 방법이며,
성형가능 재료를 기판 상에 퇴적시키는 단계;
슈퍼스트레이트를 상기 기판 상의 상기 성형가능 재료와 접촉시키는 단계로서, 상기 슈퍼스트레이트는,
직경을 갖는 본체로서, 상기 본체는 투영된 정사각형 내에 끼워지고, 상기 투영된 정사각형의 각 측면은 상기 본체의 상기 직경과 동일한 길이를 갖는, 본체; 및
상기 투영된 정사각형 내에서 상기 본체로부터 연장되는 제1 돌출부를 포함하는,
접촉 단계;
평면 층을 형성하기 위해 상기 성형가능 재료를 경화시키는 단계;
상기 슈퍼스트레이트와 상기 기판 상의 상기 성형가능 재료를 분리하는 단계;
상기 평면 층이 형성된 상기 기판을 처리하는 단계; 및
상기 처리된 기판으로부터 상기 물품을 제조하는 단계를 포함하는, 물품 제조 방법. - 제11항에 있어서, 상기 슈퍼스트레이트와 상기 기판을 분리하는 단계는 상기 제1 돌출부에 힘을 가함으로써 이루어지는, 물품 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/210,625 | 2018-12-05 | ||
US16/210,625 US11018018B2 (en) | 2018-12-05 | 2018-12-05 | Superstrate and methods of using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200068579A KR20200068579A (ko) | 2020-06-15 |
KR102617324B1 true KR102617324B1 (ko) | 2023-12-26 |
Family
ID=70970581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190152036A KR102617324B1 (ko) | 2018-12-05 | 2019-11-25 | 슈퍼스트레이트 및 그 사용 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11018018B2 (ko) |
JP (1) | JP6868078B2 (ko) |
KR (1) | KR102617324B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11562924B2 (en) * | 2020-01-31 | 2023-01-24 | Canon Kabushiki Kaisha | Planarization apparatus, planarization process, and method of manufacturing an article |
JP7446934B2 (ja) | 2020-07-13 | 2024-03-11 | キヤノン株式会社 | 型、平坦化装置、平坦化方法及び物品の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007190734A (ja) | 2006-01-18 | 2007-08-02 | Hitachi Ltd | パターン形成方法およびモールド |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679610A (en) * | 1994-12-15 | 1997-10-21 | Kabushiki Kaisha Toshiba | Method of planarizing a semiconductor workpiece surface |
US6218316B1 (en) | 1998-10-22 | 2001-04-17 | Micron Technology, Inc. | Planarization of non-planar surfaces in device fabrication |
CN100365507C (zh) | 2000-10-12 | 2008-01-30 | 德克萨斯州大学系统董事会 | 用于室温下低压微刻痕和毫微刻痕光刻的模板 |
US6716767B2 (en) | 2001-10-31 | 2004-04-06 | Brewer Science, Inc. | Contact planarization materials that generate no volatile byproducts or residue during curing |
TW200504928A (en) * | 2003-06-20 | 2005-02-01 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
US7790231B2 (en) | 2003-07-10 | 2010-09-07 | Brewer Science Inc. | Automated process and apparatus for planarization of topographical surfaces |
US7775785B2 (en) * | 2006-12-20 | 2010-08-17 | Brewer Science Inc. | Contact planarization apparatus |
JP2010055672A (ja) * | 2008-08-27 | 2010-03-11 | Fujifilm Corp | インプリント用モールド構造体、並びに磁気記録媒体及びその製造方法 |
CN101923282B (zh) * | 2009-06-09 | 2012-01-25 | 清华大学 | 纳米压印抗蚀剂及采用该纳米压印抗蚀剂的纳米压印方法 |
WO2012083578A1 (zh) | 2010-12-22 | 2012-06-28 | 青岛理工大学 | 整片晶圆纳米压印的装置和方法. |
JP5750992B2 (ja) * | 2011-04-27 | 2015-07-22 | 大日本印刷株式会社 | インプリント方法およびそれを実施するためのインプリント装置 |
JP5879086B2 (ja) * | 2011-10-14 | 2016-03-08 | 国立大学法人東北大学 | ナノインプリント用複製モールド |
JP2015027798A (ja) * | 2013-07-04 | 2015-02-12 | 旭硝子株式会社 | 第1モールドの凹凸パターンを転写した第2モールドの製造方法、第2モールドを用いた物品の製造方法、光学パネルの製造方法、および光学素子の製造方法 |
CN105682808B (zh) * | 2013-08-19 | 2018-03-27 | 德克萨斯大学系统董事会 | 以纳米级精确度可程序化的沉积用户自定义外形的薄膜 |
US9606409B2 (en) * | 2013-09-13 | 2017-03-28 | Itn Energy Systems Inc. | Electrochromic window insert assembly and methods of manufacture |
US10409156B2 (en) * | 2015-02-13 | 2019-09-10 | Canon Kabushiki Kaisha | Mold, imprint apparatus, and method of manufacturing article |
US11204549B2 (en) * | 2018-10-26 | 2021-12-21 | Canon Kabushiki Kaisha | Superstrate with an offset mesa and methods of using the same |
-
2018
- 2018-12-05 US US16/210,625 patent/US11018018B2/en active Active
-
2019
- 2019-11-19 JP JP2019209003A patent/JP6868078B2/ja active Active
- 2019-11-25 KR KR1020190152036A patent/KR102617324B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007190734A (ja) | 2006-01-18 | 2007-08-02 | Hitachi Ltd | パターン形成方法およびモールド |
Also Published As
Publication number | Publication date |
---|---|
JP6868078B2 (ja) | 2021-05-12 |
US11018018B2 (en) | 2021-05-25 |
JP2020089876A (ja) | 2020-06-11 |
KR20200068579A (ko) | 2020-06-15 |
US20200185230A1 (en) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102617324B1 (ko) | 슈퍼스트레이트 및 그 사용 방법 | |
KR102305247B1 (ko) | 국부 필드 임프린팅을 위한 비대칭 템플릿 형상 변조 | |
KR20040095658A (ko) | 마스크, 마스크 블랭크, 그리고 이들의 제조 방법 | |
TWI665513B (zh) | 用於經改良重疊校正之低接觸壓印微影樣板卡盤系統 | |
KR20170124524A (ko) | 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판 | |
KR20110046438A (ko) | 나노임프린트 리소그래피를 위한 내부 캐비티 시스템 | |
TWI780407B (zh) | 氣體通透性覆板及其使用方法 | |
US20200096863A1 (en) | Method of fluid droplet offset and apparatus for imprint lithography | |
JP6497761B2 (ja) | 静電チャック用薄膜電極 | |
KR102602905B1 (ko) | 성형 장치 및 물품 제조 방법 | |
KR102488918B1 (ko) | 마스크와 기판 사이의 분위기를 제어하기 위한 가요성 마스크 조정 및 그 사용 방법들 | |
KR101251344B1 (ko) | 고분자 화합물 필러 구조체를 이용한 3차원 전극 및 그 제조방법 | |
JP6818843B2 (ja) | スーパーストレートおよびその使用方法 | |
TW202136013A (zh) | 覆板及製造覆板之方法 | |
JP2019523989A (ja) | 静電チャック及び静電チャックのための製造方法 | |
KR20220029413A (ko) | 성형 장치, 성형 방법, 및 템플릿 | |
WO2007133604B1 (en) | Method for forming a semiconductor on insulator structure | |
CN104637824A (zh) | 硅片的临时键合和解离工艺方法 | |
EP2525389A1 (en) | Electrostatic clamp and method of making said electrostatic clamp | |
TW202333930A (zh) | 覆板及使用覆板之方法 | |
TWI423306B (zh) | 適應性奈米形貌刻蝕技術 | |
KR20210130407A (ko) | 마스크 금속막의 제조 방법, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법 | |
TW202401144A (zh) | 製造物品的平面化程序、設備及方法 | |
JP2021048203A (ja) | パターン形成方法、ウェハ、および半導体製造装置 | |
KR20210009112A (ko) | Soi 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |