JP6818843B2 - スーパーストレートおよびその使用方法 - Google Patents

スーパーストレートおよびその使用方法 Download PDF

Info

Publication number
JP6818843B2
JP6818843B2 JP2019194624A JP2019194624A JP6818843B2 JP 6818843 B2 JP6818843 B2 JP 6818843B2 JP 2019194624 A JP2019194624 A JP 2019194624A JP 2019194624 A JP2019194624 A JP 2019194624A JP 6818843 B2 JP6818843 B2 JP 6818843B2
Authority
JP
Japan
Prior art keywords
mesa
super straight
diameter
substrate
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019194624A
Other languages
English (en)
Other versions
JP2020068384A (ja
Inventor
シー シャックレトン スティーブン
シー シャックレトン スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2020068384A publication Critical patent/JP2020068384A/ja
Application granted granted Critical
Publication of JP6818843B2 publication Critical patent/JP6818843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、基板処理に関し、より詳細には、半導体製造における表面の平坦化に関する。
平坦化技術は、半導体ウェハ上に電子デバイスを製造する際に有用である。このような技術は、成形可能材料をウェハ上に堆積させるための流体分配システムの使用を含むことができる。スーパーストレートは、分配された材料がウェハ上で固化される前に、分配された材料を平坦化および／またはパターン化する。
しかしながら、基板上の分配された材料からスーパーストレートが分離されるときに欠陥が生じることがある。平坦化技術の改善を可能にすることがウェハ処理全体のために望まれている。
一側面では、基板の上の成形可能材料を平坦化するためのスーパーストレートに係り、前記スーパーストレートは、第１の側、前記第１の側の反対側の第２の側、および、第１の直径を有する本体と、前記本体の前記第１の側のメサと、含むことができる。前記メサは、第２の直径を有することができる。前記本体の中心点は、前記メサの中心点と異なりうる。前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有しうる。前記スーパーストレートは、ガラスベースの材料、スピネル、溶融シリカ、石英、有機ポリマー、シロキサンポリマー、フルオロカーボンポリマー、金属および硬化サファイアの少なくとも１つを含む材料から形成されうる。
別の側面では、前記第２の直径が前記第１の直径よりも小さい。
別の側面では、前記本体はエッジ領域を更に含み、前記メサはエッジ領域を含むことができる。
更に別の側面では、前記メサの前記エッジ領域の第１の部分は、前記本体の前記エッジ領域の第１の部分と位置合わせされる。
別の側面では、前記スーパーストレートは、排斥領域を更に含むことができる。前記排斥領域は、前記メサの外縁と前記本体の外縁との間の領域である。
更なる側面では、前記排斥領域は、前記メサの周辺領域を全周にわたって取り囲むことができる。
別の側面では、前記排斥領域は、非包含的である。
別の側面では、前記スーパーストレートは、前記排斥領域の中に少なくとも１つの位置合わせマーカを更に含むことができる。
別の側面では、前記排斥領域は、第１のゾーンと、前記第１のゾーンの反対側の第２のゾーンとを含むことができる。前記第１のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に式０≦Ｙ≦２Ｘによって定義される距離Ｙを有する。Ｘは、前記スーパーストレートの前記本体の半径から前記メサの半径を引いたものに等しい。前記排斥領域の前記第２のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に２Ｘ−Ｙによって定義される値の距離Ｚを有する。
別の側面では、Ｙ≠Ｚである。
別の側面では、平坦化装置は、基板の上の成形可能材料を平坦化するためのスーパーストレートと、前記スーパーストレートを保持するように構成されたスーパーストレート・ホルダとを含むことができる。前記スーパーストレートは、第１の直径、第１の側、および、前記第１の側の反対側の第２の側を有する本体と、前記本体の前記第１の側のメサと、を含みうる。前記メサは、第２の直径を有し、前記本体の前記第１の直径の中心点は、前記メサの前記第２の直径の中心点とは異なりうる。前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有しうる。あるいは、前記スーパーストレートは、本体と、前記本体の側のメサと、前記本体の外縁と前記メサの外縁との間にある排斥領域とを含むことができる。前記本体は、中心点、第１の側、前記第１の側の反対側の第２の側、および、第１の直径を有する。前記メサは、第２の直径、および、中心点を有する。前記本体の中心点は、前記メサの中心点と異なりうる。
別の側面では、前記排斥領域は、第１のゾーンと、前記第１のゾーンの反対側の第２のゾーンとを含む。
別の側面では、前記第１のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に式０≦Ｙ≦２Ｘによって定義される距離Ｙを有することができる。Ｘは、前記スーパーストレートの半径から前記メサの半径を引いたものに等しくすることができる。前記排斥領域の前記第２のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に２Ｘ−Ｙによって定義される値の距離Ｚを有することができる。
別の側面では、前記第１の直径は、前記第２の直径と異なることができる。
別の側面では、平坦化層を形成する方法は、基板の上に成形可能材料を堆積させることを含むことができる。前記方法はまた、前記基板の上の前記成形可能材料を平坦化するためのスーパーストレートを位置合わせすることを含むことができる。前記スーパーストレートは、中心点、第１の側、前記第１の側とは反対側の第２の側、および、第１の直径を有する本体と、前記本体の前記第１の側のメサと、排斥領域と、を含み、前記メサは、第２の直径と、中心点と、平面接触面とを有し、前記本体の前記中心点は、前記メサの前記中心点とは異なる。前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有しうる。前記排斥領域は、前記メサの外縁と前記本体の外縁との間の領域とすることができる。前記方法はまた、前記メサの前記接触表面を前記基板と接触させて、前記基板の上に平面層を形成することを含むことができる。
別の側面では、前記方法はまた、前記メサと前記基板とを分離することを含むことができる。
別の側面では、前記メサと前記基板とを分離することは、前記排斥領域に力を加えることによる。
別の側面では、前記スーパーストレートは、前記スーパーストレートを前記基板に位置合わせすることを助けるための少なくとも１つの位置合わせマーカを更に含むことができる。
別の側面において、前記位置合わせマーカは、前記排斥領域にあり得る。
別の側面では、前記第１の直径は、前記第２の直径と異なることができる。
実施形態は、例として示されており、添付の図面に限定されない。
例示的なリソグラフィ・システムの側面図。 本明細書に記載される実施形態に従うデバイス・スーパーストレートの底面図。 図２Ａの線Ｃに沿って切断された基板およびスーパーストレートの側面図。 本明細書に記載される実施形態に従うデバイス・スーパーストレートの底面図。 本明細書に記載される実施形態に従うデバイス・スーパーストレートの底面図。 本開示の方法を示す図。
当業者は、図中の要素が単純化および明確化のために示されており、必ずしも一定の縮尺で描かれていないことを理解する。例えば、図中のいくつかの要素の寸法は本発明の実施形態の理解を改善するのを助けるために、他の要素に対して誇張されていることがある。
図面と組み合わせた以下の説明は、本明細書に開示される教示の理解を助けるために提供される。以下の議論は、本教示の特定の実施および実施形態に焦点を当てる。この焦点は、教示を説明するのを助けるために提供され、教示の範囲または適用可能性に対する限定として解釈されるべきではない。
特に定義しない限り、本明細書中で用いられる全ての技術用語および科学用語は、本発明が属する技術分野の当業者によって一般的に理解されるものと同じ意味を有する。材料、方法、および実施例は、例示にすぎず、限定を意図するものではない。本明細書に記載されていない範囲で、特定の材料および処理動作に関する多くの詳細は従来のものであり、インプリントおよびリソグラフィ技術内の教科書および他の情報源に見出すことができる。
図１を参照すると、本明細書に記載された実施形態に従う装置１０は、平坦化に備えて基板１２上の環境を制御する際に使用されうる。基板１２は、シリコンウェハ等の半導体基材であってもよいが、ガラス、サファイア、スピネル等の絶縁基材を含んでいてもよい。基板１２は、基板ホルダ１４に結合することができる。基板ホルダ１４は、真空チャックであってもよいが、他の実施形態では基板ホルダ１４が真空、ピンタイプ、溝タイプ、静電、電磁気などを含む任意のチャックであってもよい。基板１２および基板ホルダ１４は、ステージ１６によって更に支持されてもよい。ステージ１６は、Ｘ方向、Ｙ方向、またはＺ方向に沿った並進運動または回転運動を提供することができる。ステージ１６、基板１２、および基板ホルダ１４は、ベース（不図示）上に配置することもできる。
基板１２から離間して、スーパーストレート１８があってもよい。スーパーストレート１８は、第１の側と第２の側とを有する本体を含むことができ、一方の側は、基板１２に向かってそこから延在するモールド２０を有する。モールド２０は、メサと呼ばれることもある。一実施形態では、スーパーストレート１８は、モールド２０を有することなく形成されうる。スーパーストレート１８、モールド２０、またはその両方は、ガラスベースの材料、シリコン、スピネル、溶融シリカ、石英、シリコン、有機ポリマー、シロキサンポリマー、フルオロカーボンポリマー、金属、硬化サファイア、他の同様の材料、またはそれらの任意の組合せを含む材料から形成することができる。ガラスベースの材料は、ソーダ石灰ガラス、ホウケイ酸ガラス、アルカリバリウムケイ酸ガラス、アルミノケイ酸ガラス、石英、合成溶融シリカなどを含むことができる。スーパーストレート１８は、堆積された酸化物、陽極酸化されたアルミナ、有機シラン、有機シリケート材料、有機ポリマー、無機ポリマー、およびそれらの任意の組み合わせを含むことができる。スーパーストレート１８の本体は、３０ミクロン〜２０００ミクロンの範囲内の厚さを有することができる。
スーパーストレート１８およびモールド２０は、単一部品構造を含むことができる。代替的に、スーパーストレート１８およびモールド２０は、互いに結合された別個の構成要素を含むことができる。一実施形態では、モールド２０のインプリント表面２２が平坦な表面を含むことができる。別の実施形態では、インプリント表面２２は、離間した凹部および凸部によって画定されるフィーチャを含むことができる。インプリント面２２は、基板１２上に形成されるパターンの基礎を形成する任意のオリジナルパターンを画定することができる。別の実施形態では、インプリント表面２２は、ブランクとすることができ、すなわち、インプリント表面２２はいかなる凹部または凸部も有さず、平坦な接触表面を有することができる。
とりわけ、スーパーストレート１８は、基板１２上の成形可能材料を平坦化するために使用されうる。スーパーストレート１８は、スーパーストレート・ホルダ２８に結合されることができる。スーパーストレート１８は、スーパーストレート・ホルダ２８によって保持され、また、その形状が調整されうる。スーパーストレート・ホルダ２８は、チャッキング領域内にスーパーストレート１８を保持するように構成することができる。スーパーストレート・ホルダ２８は、真空、ピンタイプ、溝タイプ、静電、電磁、または別の同様のホルダタイプとして構成することができる。一実施形態では、スーパーストレート・ホルダ２８は、スーパーストレート１８の形状を調整するようにホルダ２８の様々なゾーンに正または真空のいずれかの圧力を加えることによって、スーパーストレート１８の形状を調整するために使用されうる。一実施形態では、スーパーストレート・ホルダ２８は、スーパーストレート・ホルダ２８の本体内に透明窓２６を含むことができる。一実施形態では、スーパーストレート・ホルダ２８またはインプリントヘッド３０がＸ、Ｙ、またはＺ方向に沿ったスーパーストレート１８の並進または回転運動を容易にすることができるように、スーパーストレート・ホルダ２８がインプリントヘッド３０に結合されうる。一実施形態では、スーパーストレート１８は、基板１２とほぼ同じ表面積を有することができる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍの直径を有しうる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍと６００ｍｍとの間の直径を有しうる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍと４５０ｍｍとの間の直径を有しうる。別の実施形態では、基板１２及びスーパーストレート１８は、４５０ｍｍと６００ｍｍとの間の直径を有しうる。
装置１０は、基板１２の表面４４上に成形可能材料３４を堆積させるために使用される流体分配システム３２を更に含むことができる。例えば、成形可能材料３４は、樹脂などの重合可能な材料を含むことができる。成形可能材料３４は、液滴分配、スピンコーティング、浸漬コーティング、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、薄膜堆積、厚膜堆積、またはそれらの組み合わせなどの技術を使用して、１つまたは複数の層で基板１２上に配置することができる。成形可能材料３４は、モールド２０と基板１２との間に所望の体積が画定される前または後に、基板１２上に分配することができる。例えば、成形可能材料３４は、紫外線、熱などを使用して硬化させることができるモノマー混合物を含むことができる。
リソグラフィ・システム１０は、経路４２に沿って直接エネルギー４０に結合されたエネルギー源３８を更に含むことができる。インプリントヘッド３０およびステージ１６は、テンプレート１８および基板１２を経路４２と重ね合わせて位置決めするように構成することができる。リソグラフィ・システム１０は、ステージ１６、インプリント・ヘッド３０、流体分配システム３２、またはエネルギー源３８と通信する論理エレメント５４によって調整することができ、任意選択でメモリ５６に記憶されたコンピュータ可読プログラム上で動作することができる。論理エレメント５４は、プロセッサ（例えば、マイクロプロセッサまたはマイクロコントローラの中央処理装置）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）などであってもよい。プロセッサ、ＦＰＧＡ、またはＡＳＩＣは、装置内にあってもよい。別の実施形態（不図示）では、論理エレメントが装置１０の外部のコンピュータとすることができ、装置１０に双方向に結合される。
図２Ａは、本明細書で説明される実施形態に従うデバイス・スーパーストレート２００の底面図を含む。スーパーストレート２００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート２００は、本体２２０と、モールド２１０と、排斥領域２３０とを含むことができる。排斥領域２３０は、本体２２０の外縁とモールド２１０の外縁との間の領域とすることができる。一実施形態では、排斥領域２３０は非連続であってもよい。別の実施形態では、排斥領域２３０は、三日月形状形であってもよい。更に別の実施形態では、排斥領域２３０は、ドーナツ形状であってもよい。一実施形態では、本体２２０は、モールド２１０の直径よりも大きい直径を有することができる。図２Ａに見られるように、本体２２０は、線Ａと線Ｃとが交差するその直径の中心点２２２を有することができる。モールド２１０は、線Ｂと線Ｃとが交差するその直径の中心点２１２を有することができる。一実施形態では、中心点２２２は、中心点２１２とは異なる。換言すれば、中心点２２２は、中心点２１２から離間している。一実施形態では、モールド２１０および本体２２０は、領域２２４で縁を共有することができる。一実施形態では、排斥領域２３０は、排斥領域２３０がモールド２１０を完全に取り囲まないように、非包囲とすることができる。別の実施形態では、排斥領域２３０は、三日月形状であってもよい。別の実施形態では、排斥領域２３０は連続的であってもよい。
排斥領域２３０は、モールド２１０の外縁と本体２２０の外縁との間の様々な領域で測定されるように、様々な距離を有することができる。排斥領域は、第１のゾーンと、第１のゾーンの反対側の第２のゾーンとを含むことができる。一実施形態では、排斥領域の第１のゾーンは、メサの外縁と本体の外縁との間に、０以上かつ２Ｘ以下の値の距離Ｙを有することができる。ここで、Ｘはスーパーストレート本体の半径からメサの半径を引いたものに等しい。すなわち、第１のゾーンは、式０≦Ｙ≦２Ｘによって定義される距離を有することができる。排斥領域の第２のゾーンは、メサの外縁と本体の外縁との間に、２Ｘ−Ｙ、すなわちＹ＋Ｚ＝２Ｘによって定義される値の距離Ｚを有することができる。一実施形態では、Ｙ≠Ｚである。例えば、本体は１５０ｍｍの半径を有し、メサは１４７ｍｍの半径を有する場合、２Ｘ＝６、０≦Ｙ≦６、およびＺ＝６−Ｙである。一実施形態では、排斥領域２３０の第１の部分を３ｍｍと６ｍｍとの間とすることができ、一方、排斥領域２３０の第２の部分を０ｍｍと３ｍｍとの間とすることができる。別の実施形態では、排斥領域２３０の第１の部分を３．５ｍｍと６ｍｍとの間とすることができ、一方、排斥領域２３０の第２の部分を０ｍｍと２．５ｍｍとの間とすることができる。別の実施形態では、排斥領域２３０の第１の部分を４ｍｍと６ｍｍとの間とすることができ、一方、排斥領域２３０の第２の部分を０ｍｍと２ｍｍとの間とすることができる。別の実施形態では。排斥領域２３０の第１の部分を４．５ｍｍと６ｍｍとの間とすることができ、一方、排斥領域２３０の第２の部分を０ｍｍと１．５ｍｍとの間とすることができる。排斥領域の第２の部分は、最大２．９ｍｍ（例えば２．５ｍｍ）、または、最大２ｍｍ、または。最大１．５ｍｍ、または、最大１ｍｍ、または、最大０．５ｍｍ、または、最大０．１ｍｍ、または、最大０ｍｍとすることができる。排斥領域の第１の部分は、最大６ｍｍ（例えば５．５ｍｍ）、または、最大５ｍｍ、または、最大４．５ｍｍ、または、最大４ｍｍ、または、最大３．５ｍｍ、または、最大３．１ｍｍとすることができる。
図２Ｂは、平坦化前駆体材料３４を分配した後の、図２Ａの線Ｃに沿って切断された基板１２およびスーパーストレート２００の側面図を含む。モールド２１０は、本体２２０と基板１２との間にありうる。本体２２０は、線Ａと交差する中心軸を有することができ、モールド２１０は、線Ｂと交差する中心軸を有することができる。一実施形態では、基板１２は、線Ｂと交差する中心軸を有することができる。別の実施形態では、基板１２は、線Ａと交差する中心軸を有することができる。更に別の実施形態では、基板１２は、線Ａまたは線Ｂのいずれとも交差しない中心軸を有することができる。図２Ｂに見られるように、本体２２０は、基板１２と同じ直径を有することができる。一実施形態では、スーパーストレート２００は、基板１２の中心軸に近いエッジ領域２２４と、基板１２の中心軸から遠い反対側のエッジ領域２２６とを有することができる。一実施形態では、本体２２０は、エッジ２２が基板１２の上にあり、エッジ２２６が基板１２のエッジを越えて延びるように、基板１２からオフセットされる。一実施形態では、本体２２０は、基板１２の直径にほぼ等しい直径を有することができる。一実施形態では、モールド２１０は、基板１２の直径よりも小さい直径を有することができる。一実施形態では、排斥領域２３０は、基板１２からの分離を開始するためにスーパーストレート２００を活用することができる領域を提供する。
図３は、本明細書に記載の実施形態に従うデバイス・スーパーストレート３００の底面図を含む。スーパーストレート３００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート３００は、本体２２０と、モールド２１０と、排斥領域２３０と、少なくとも１つの位置合わせマーカ３１０とを含むことができる。位置合わせマーカ３１０は、ノッチ（図３参照）、バンプ、エッチングされたレリーフ、レーザマーキング、エッチングされたまたはマーキングされた突起、または別の突起であってもよい。位置合わせマーカ３１０は、円形、半円形、長方形、六角形、三角形、または任意の他の幾何学的形状とすることができる。アライメントマーカ３１０は、排斥領域２３０内にありうる。一実施形態では、スーパーストレート３００は、１つまたは複数のアライメントマーカ３１０を含むことができる。一実施形態では、アライメントマーカ３１０が様々な形状または組み合わせであってもよい。例えば、一実施形態では、第１の位置合わせマーカは突起であってもよく、第２の位置合わせマーカはノッチであってもよい。位置合わせマーカ３１０は、処理中にモールド２１０の中心軸を基板１２の中心軸と位置合わせするためのガイドをシステム１０において提供することができる。更に、アライメントマーカ３１０は、さらなる基板解析のためのオリエンテーション・マーカを提供することができる。一実施形態では、位置合わせマーカ３１０が縁２２４の反対側に配置することができる。一実施形態では、アライメントマーカ３１０は、排斥領域２３０内に延在することができる。一実施形態では、アライメントマーカ３１０は、排斥領域２３０内にあってもよい。
図４は、本明細書に記載の実施形態に従うデバイス・スーパーストレート４００の底面図を含む。スーパーストレート４００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート４００は、本体２２０と、モールド２１０と、排斥領域４３０とを含むことができる。一実施形態では、スーパーストレートは、位置合わせマーカ３１０と同様の位置合わせマーカを含むことができる。排斥領域４３０は、スーパーストレート４００の外縁とモールド２１０の外縁との間で測定される領域とすることができる。排斥領域４３０は、モールド２１０を全周にわたって取り囲むことができる。一実施形態では、排斥領域４３０は、型２１０を取り囲みながら、不均一である。言い換えれば、スーパーストレート４００の外縁は、第１の領域４３２においてモールド２１０の外縁により近く、第２の領域４３４においてより離れていることができる。
排斥領域４３０は、モールド２１０の外縁と本体２２０の外縁との間の様々な領域で測定されるように、様々な距離を有することができる。排斥領域は、第１の領域４３４と、第１の領域４３４と反対側の第２の領域４３４とを含むことができる。一実施形態では、排斥領域４３０の第１の領域４３４は、メサの外縁と本体の外縁との間に、０以上かつ２Ｘ以下の値の距離Ｙを有する。ここで、Ｘは、スーパーストレート本体の半径からメサの半径を引いたものに等しい。すなわち、第１の領域４３４は、式０≦Ｙ≦２Ｘによって定義される距離を有することができる。排斥領域４３０の第２の領域４３２は、メサの外縁と本体の外縁との間に、２Ｘ−Ｙ、すなわちＹ＋Ｚ＝２Ｘによって定義される値の距離Ｚを有することができる。一実施形態では、Ｙ≠Ｚである。例えば、本体が１５０ｍｍの半径を有し、メサが１４７ｍｍの半径を有する場合、２Ｘ＝６、０≦Ｙ≦６、およびＺ＝６−Ｙである。一実施形態では、排斥領域４３０の第１の領域４３４は、３．５ｍｍと５．５ｍｍの間とすることができ、一方、排斥領域２３０の第２の領域４３２は、０．５ｍｍと２．５ｍｍとの間とすることができる。
図４に見られるように、本体２２０は、線Ａと交差するその直径の中心点を有することができる。モールド２１０は、線Ｃと交差するその直径の中心点を有することができる。一実施形態では、本体２２０の中心点が型２１０の中心点とは異なる。一実施形態では、本体２２０の中心点は、モールド２１０の中心点から、最大２．５ｍｍ（例えば、２．５ｍｍ）、または、最大２ｍｍ、または、１．５ｍｍ、または、０．５ｍｍ、だけ離間することができる。
図５は、本開示の方法５００の図を含む。方法５００は、装置１０内で実行することができる。動作５１０では、成形可能材料３４が基板１２の上に堆積されうる。成形可能材料３４は、流体分配システム３２を使用して堆積されうる。動作５２０では、スーパーストレート１８が基板１２と位置合わせされうる。スーパーストレート１８は、上述の位置合わせマーカ３１０などの位置合わせマーカを使用して位置合わせされうる。スーパーストレート１８は、モールド２１０の中心軸が基板１２の中心軸とほぼ同じになるように基板１２と位置合わせされうる。動作５３０において、モールド２１０は、基板１２の上の成形可能材料３４と接触することができる。インプリントヘッド３０は、モールド２１０が基板１２の上に堆積された成形可能材料３４に接触するまで、基板１２に向かってスーパーストレート１８を下降させることができる。スーパーストレート１８は、スーパーストレート１８とモールド２１０との間の空間で広がって該空間を充填することができる。成形可能材料３４は、平坦化層を形成するために硬化（例えば、光硬化または熱硬化）されうる。平坦化層が形成された後、モールド２１０は、動作５４０において、排斥領域２３０を用いて基板１２から分離されうる。スーパーストレート１８、モールド２３０、および基板１２を上述のように位置合わせすることによって、スーパーストレート１８は、基板１２の外縁を越えて延在するオーバーハング領域、または排斥領域２３０の一部を有することができる。したがって、機械的、真空、または流体圧力のいずれかの印加力を排斥領域２３０に印加して、スーパーストレート１８と基板１２との間の分離を開始することができる。一実施形態では、スーパーストレート１８と基板１２との間での亀裂伝播による剥がしを促進するように排斥領域２３０に接触し排斥領域２３０を押圧するためにピエゾアクチュエータが使用されうる。別の実施形態では、流体圧力を使用して、排斥領域２３０を押し上げ、亀裂伝播を開始することができる。更に別の実施形態では、アクチュエータが排斥領域２３０内でスーパーストレート１８を持ち上げるか、または引っ張ることができる。スーパーストレート１８の中心軸がモールド２３０の中心軸と異なるようにスーパーストレート１８上でモールド２３０にバイアスをかけることによって、動作中にスーパーストレート１８を基板１２から分離するために使用することができる排斥領域を生成することができる。言い換えれば、基板と実質的に同じサイズであるスーパーストレート上でモールド２３０にバイアスをかけることによって、スーパーストレートを使用して、基板処理全体の間に基板との分離を開始することができ、それによって、基板とは異なるサイズのスーパーストレート用に特別に設計された装置に関連する製造コストを節約することができる。
一般的な説明または実施例において上記で説明された活動のすべてが必要とされるわけではなく、特定の活動の一部が必要とされなくてもよく、１つまたは複数のさらなる活動が、説明されたものに加えて実行されてもよいことに留意されたい。更に、活動が列挙される順序は、必ずしもそれらが実行される順序ではない。
特定の実施の形態に関して、利点、他の長所、および問題への対処法を、上記で説明した。しかし、これらの利益、利点、問題の解決法、ならびに、なんらかの利益、利点、または解決法を発生させたり、より顕著にしたりすることがある、あらゆる特徴が、特許請求の範囲のいずれかまたはすべての重要、必要、または本質的な特徴として解釈されるものではない。
本明細書に記載される実施形態の明細書および例示は、様々な実施形態の構造の一般的な理解を提供することを意図している。本明細書および例示は、本明細書に記載された構造または方法を使用する装置およびシステムの要素および特徴のすべての網羅的かつ包括的な説明として役立つことを意図していない。別個の実施形態もまた、単一の実施形態で組み合わせて提供されてもよく、逆に、簡潔にするために、単一の実施形態の文脈で説明される様々な特徴も、別個に、または任意のサブコンビネーションで提供されてもよい。更に、範囲に記載された値への言及は、その範囲内の全ての値を含む。多くの他の実施形態は本明細書を読んだ後にのみ、当業者には明らかであろう。本開示の範囲から逸脱することなく、構造的置換、論理的置換、または別の変更を行うことができるように、他の実施形態を使用し、本開示から導出することができる。したがって、本開示は、限定的ではなく、例示的であると見なされるべきである。

Claims (21)

  1. 基板の上の成形可能材料を平坦化するためのスーパーストレートであって、
    第１の直径、第１の側、および、前記第１の側とは反対側の第２の側を有する本体と、
    前記本体の前記第１の側のメサと、を含み、
    前記メサは、第２の直径を有し、前記本体の前記第１の直径の中心点は、前記メサの前記第２の直径の中心点とは異なり、前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有し、前記スーパーストレートは、ガラスベースの材料、スピネル、溶融シリカ、石英、有機ポリマー、シロキサンポリマー、フルオロカーボンポリマー、金属および硬化サファイアの少なくとも１つを含む材料から形成されている、
    ことを特徴とするスーパーストレート。
  2. 基板の上の成形可能材料を平坦化するためのスーパーストレートであって、
    第１の直径、第１の側、および、前記第１の側とは反対側の第２の側を有する本体と、
    前記本体の前記第１の側のメサと、を含み、
    前記メサは、第２の直径を有し、前記本体の前記第１の直径の中心点は、前記メサの前記第２の直径の中心点とは異なり、
    前記スーパーストレートは、３０ミクロン〜２０００ミクロンの範囲内の厚さを有する、
    ことを特徴とするスーパーストレート。
  3. 前記第２の直径は、前記第１の直径よりも小さい、
    ことを特徴とする請求項１または２に記載のスーパーストレート。
  4. 前記本体は、エッジ領域を更に含み、
    前記メサは、エッジ領域を更に含む、
    ことを特徴とする請求項１乃至３のいずれか１項に記載のスーパーストレート。
  5. 前記メサの前記エッジ領域の第１の部分は、前記本体の前記エッジ領域の第１の部分と位置合わせされる、
    ことを特徴とする請求項４に記載のスーパーストレート。
  6. 排斥領域を更に含み、前記排斥領域は、前記メサの外縁と前記本体の外縁との間の領域である、
    ことを特徴とする請求項１乃至５のいずれか１項に記載のスーパーストレート。
  7. 前記排斥領域は、前記メサの周囲領域を全周にわたって取り囲む、
    ことを特徴とする請求項６に記載のスーパーストレート。
  8. 前記排斥領域は、非連続である、
    ことを特徴とする請求項６に記載のスーパーストレート。
  9. 前記排斥領域の中に少なくとも１つの位置合わせマーカを更に含む、
    ことを特徴とする請求項６に記載のスーパーストレート。
  10. 前記排斥領域は、第１のゾーンと、前記第１のゾーンと反対側の第２のゾーンとを含み、
    前記第１のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に式０≦Ｙ≦２Ｘによって定義される距離Ｙを有し、
    Ｘは、前記スーパーストレートの前記本体の半径から前記メサの半径を引いたものに等しく、
    前記排斥領域の前記第２のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に２Ｘ−Ｙによって定義される値の距離Ｚを有する、
    ことを特徴とする請求項６に記載のスーパーストレート。
  11. Ｙ≠Ｚである、
    ことを特徴とする請求項８に記載のスーパーストレート。
  12. 平坦化装置であって、
    基板の上の成形可能材料を平坦化するためのスーパーストレートと、前記スーパーストレートを保持するように構成されたスーパーストレート・ホルダと、を含み、
    前記スーパーストレートは、
    第１の直径、第１の側、および、前記第１の側の反対側の第２の側を有する本体と、
    前記本体の前記第１の側のメサと、を含み、前記メサは、第２の直径を有し、前記本体の前記第１の直径の中心点は、前記メサの前記第２の直径の中心点とは異なり、前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有する、 ことを特徴とする平坦化装置。
  13. 前記スーパーストレートは、排斥領域を更に含み、前記排斥領域は、前記本体の外縁と前記メサの外縁との間にある、
    ことを特徴とする請求項１２に記載の平坦化装置。
  14. 前記排斥領域は、第１のゾーンと、前記第１のゾーンの反対側の第２のゾーンとを含む、
    ことを特徴とする請求項１３に記載の平坦化装置。
  15. 前記第１のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に式０≦Ｙ≦２Ｘによって定義される距離Ｙを有し、
    Ｘは、前記スーパーストレートの前記本体の半径から前記メサの半径を引いたものに等しく、
    前記排斥領域の前記第２のゾーンは、前記メサの前記外縁と前記本体の前記外縁との間に２Ｘ−Ｙによって定義される値の距離Ｚを有する、
    ことを特徴とする請求項１４に記載の平坦化装置。
  16. 前記第２の直径は、前記第１の直径よりも小さい、
    ことを特徴とする請求項１２乃至１５のいずれか１項に記載の平坦化装置。
  17. 基板の上に成形可能材料の平坦化層を形成する方法であって、
    前記基板の上に前記成形可能材料を堆積させる工程と、
    前記基板の前記成形可能材料を平坦化するためのスーパーストレートを位置合わせする工程と、を含み、
    前記スーパーストレートは、
    第１の直径、第１の側、および、前記第１の側とは反対側の第２の側を有する本体と、
    前記本体の前記第１の側のメサと、
    前記メサの外縁と前記本体の外縁との間の領域である排斥領域と、を含み
    前記メサは、第２の直径を有し、前記本体の前記第１の直径の中心点は、前記メサの前記第２の直径の中心点とは異なり、前記メサは、前記基板の上の前記成形可能材料と接触させられる平坦な接触表面を有し、
    前記方法は、前記基板に前記メサの前記接触表面を接触させる工程を更に含む、
    ことを特徴とする方法。
  18. 前記メサと前記基板とを分離することを更に含む、
    ことを特徴とする請求項１７に記載の方法。
  19. 前記メサと前記基板とを分離することは、前記排斥領域に力を加えることによる、
    ことを特徴とする請求項１８に記載の方法。
  20. 前記スーパーストレートは、前記スーパーストレートを前記基板に位置合わせすることを助けるための少なくとも１つの位置合わせマーカを更に含む、
    ことを特徴とする請求項１７乃至１９のいずれか１項に記載の方法。
  21. 前記位置合わせマーカは、前記排斥領域にある、
    ことを特徴とする請求項２０に記載の方法。
JP2019194624A 2018-10-26 2019-10-25 スーパーストレートおよびその使用方法 Active JP6818843B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/171,626 US11204549B2 (en) 2018-10-26 2018-10-26 Superstrate with an offset mesa and methods of using the same
US16/171,626 2018-10-26

Publications (2)

Publication Number Publication Date
JP2020068384A JP2020068384A (ja) 2020-04-30
JP6818843B2 true JP6818843B2 (ja) 2021-01-20

Family

ID=70325233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194624A Active JP6818843B2 (ja) 2018-10-26 2019-10-25 スーパーストレートおよびその使用方法

Country Status (3)

Country Link
US (1) US11204549B2 (ja)
JP (1) JP6818843B2 (ja)
KR (1) KR20200047343A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018018B2 (en) * 2018-12-05 2021-05-25 Canon Kabushiki Kaisha Superstrate and methods of using the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
FR2826378B1 (fr) * 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
JP3913079B2 (ja) * 2002-02-28 2007-05-09 キヤノン株式会社 面位置検出装置及び方法並びに露光装置と該露光装置を用いたデバイスの製造方法
US7244386B2 (en) * 2004-09-27 2007-07-17 Molecular Imprints, Inc. Method of compensating for a volumetric shrinkage of a material disposed upon a substrate to form a substantially planar structure therefrom
US20060141744A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. System and method of forming a bonded substrate and a bonded substrate product
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes
EP2304501A2 (en) * 2008-06-09 2011-04-06 Board of Regents, The University of Texas System Adaptive nanotopography sculpting
JP2010103476A (ja) * 2008-09-25 2010-05-06 Canon Inc 位置合わせ装置及び露光装置
US8084185B2 (en) 2009-01-08 2011-12-27 International Business Machines Corporation Substrate planarization with imprint materials and processes
CN102096315B (zh) 2010-12-22 2012-04-04 青岛理工大学 整片晶圆纳米压印的装置和方法
WO2012083578A1 (zh) 2010-12-22 2012-06-28 青岛理工大学 整片晶圆纳米压印的装置和方法.
JP5750992B2 (ja) * 2011-04-27 2015-07-22 大日本印刷株式会社 インプリント方法およびそれを実施するためのインプリント装置
CN102346369B (zh) 2011-09-08 2013-04-10 青岛理工大学 一种整片晶圆纳米压印光刻机
JP5836223B2 (ja) * 2011-12-02 2015-12-24 株式会社神戸製鋼所 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法
JP6113624B2 (ja) * 2013-10-11 2017-04-12 株式会社荏原製作所 基板処理装置および基板処理方法
SG11201604407WA (en) * 2013-12-31 2016-07-28 Canon Nanotechnologies Inc Asymmetric template shape modulation for partial field imprinting
JP6801349B2 (ja) * 2016-10-04 2020-12-16 大日本印刷株式会社 パターン構造体の製造方法およびインプリント用モールドの製造方法
US10155369B2 (en) * 2016-11-29 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding system and method

Also Published As

Publication number Publication date
US20200133119A1 (en) 2020-04-30
KR20200047343A (ko) 2020-05-07
US11204549B2 (en) 2021-12-21
JP2020068384A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
KR102445641B1 (ko) 수퍼스트레이트 및 수퍼스트레이트의 사용 방법
KR102353349B1 (ko) 마스크 제조 방법 및 이를 이용하여 제조된 증착용 마스크
JP6868078B2 (ja) スーパーストレートおよびその使用方法
KR101717328B1 (ko) 몰드
KR102305247B1 (ko) 국부 필드 임프린팅을 위한 비대칭 템플릿 형상 변조
KR102240078B1 (ko) 임프린트 장치 및 임프린트 시스템 내의 왜곡을 보정하기 위한 임프린트 방법
JP6497761B2 (ja) 静電チャック用薄膜電極
JP2017010962A (ja) デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
US20200096863A1 (en) Method of fluid droplet offset and apparatus for imprint lithography
JP6818843B2 (ja) スーパーストレートおよびその使用方法
JP6828103B2 (ja) マスクと基板との間の雰囲気を制御するための可撓性マスクの調整およびそれを用いる方法
US8292608B2 (en) Apparatus for fixing plastic sheet and method of fabricating nano pattern on plastic sheet using the same
US8163656B2 (en) Process for adjusting the size and shape of nanostructures
JP2020527850A (ja) 流体アセンブリ基体およびその製造方法
JP2018148235A (ja) インプリント用モールドおよびインプリント方法
TW202136013A (zh) 覆板及製造覆板之方法
US10088617B2 (en) Imprint mold, imprint method, wire grid polarizer, and method for manufacturing wire grid polarizer
KR102367025B1 (ko) 형틀을 사용하여 기판 상의 조성물을 성형하는 성형 장치 및 물품의 제조 방법
US20150328827A1 (en) Imprint apparatus and article manufacturing method
US9360752B2 (en) Pattern formation method
CN103596876B (zh) 使用cmp形成非平面膜的方法
US20170090285A1 (en) Silane coupling agent and method of manufacturing wire grid pattern using the same
JP7192409B2 (ja) インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
US20080088221A1 (en) Shadow mask, method of manufacturing the same and method of forming thin film using the same
TW202333930A (zh) 覆板及使用覆板之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R151 Written notification of patent or utility model registration

Ref document number: 6818843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151