KR20220029413A - 성형 장치, 성형 방법, 및 템플릿 - Google Patents

성형 장치, 성형 방법, 및 템플릿 Download PDF

Info

Publication number
KR20220029413A
KR20220029413A KR1020210110725A KR20210110725A KR20220029413A KR 20220029413 A KR20220029413 A KR 20220029413A KR 1020210110725 A KR1020210110725 A KR 1020210110725A KR 20210110725 A KR20210110725 A KR 20210110725A KR 20220029413 A KR20220029413 A KR 20220029413A
Authority
KR
South Korea
Prior art keywords
template
substrate
curable composition
sfqr
contact
Prior art date
Application number
KR1020210110725A
Other languages
English (en)
Inventor
마사토시 고바야시
게이코 치바
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20220029413A publication Critical patent/KR20220029413A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

템플릿 장치를 포함하는 성형 장치는 템플릿을 기판 상에 배치된 경화성 조성물에 접촉시키고 경화성 조성물을 경화시키도록 구성된다. 템플릿은 경화성 조성물과 접촉하는 템플릿의 표면인 접촉면에서 사이트 전방 최소 제곱 범위(SFQR)가 20 nm 이하인 평탄화 피복층을 포함한다.

Description

성형 장치, 성형 방법, 및 템플릿{MOLDING APPARATUS, MOLDING METHOD, AND TEMPLATE}
본 개시내용은 기판의 평탄화에 기여하는 성형 방법 및 성형 장치와 이것에 사용되는 템플릿에 관한 것이다.
반도체 디바이스의 제조를 위한 포토리소그래피에서는, 기판을 평탄화하는 공정이 필요하다. 국제 반도체 기술 로드맵(ITRS:International Technology Roadmap for Semiconductors)에 따르면, 기판의 평탄도에 관해서 사이트 전방 최소 제곱 범위(SFQR:site front least squares range)의 값을 최소 선 폭 이하로 할 필요가 있다고 기술된다. SFQR은 웨이퍼의 평탄도를 나타내는 파라미터이다. SFQR은 웨이퍼 표면의 미리정해진 사이트(통상적으로는, 스캐너의 슬릿 사이즈: 26*8(mm2))에서 수학적으로 산출된 최소 제곱 평면으로부터의 웨이퍼 표면의 요철 진폭으로서 정의된다.
반도체 디바이스 제조에서 가장 일반적인 평탄화 기술은 화학적 기계적 연마(CMP)이다. 주로 금속 및 유전체 재료와 같은 경질 재료를 평탄화하기 위해서 개발된 CMP는 몇 가지 결점을 갖는다. 예를 들어, 유기 화합물과 같은 연질 재료에 CMP를 적용하기 위해서는, 고가이고 엄밀한 프로세스 제어가 필요하여, 실용하기에 곤란하다. 또한, 수 μm보다 넓은 오목부에서는, 연마에 의한 함몰부가 발생하는 문제가 있다. 극자외선(EUV) 노광 및 나노임프린트가 상술한 반도체 디바이스의 제조를 위한 포토리소그래피 공정에서의 가장 진보된 기술의 예이며, 몇십 nm 이하의 최소 선 폭을 갖는 패턴 선 폭이 요구된다. 따라서, 몇십 nm 이하의 평탄도가 요구된다.
CMP 이외의 평탄화 기술로서, 임프린트 방법을 사용하는 기술이 일본 특허 출원 공개 제2019-127039호에 개시되어 있다. 상기 기술은 평탄화할 필요가 있는 기판의 제1 면과 템플릿 사이에 배치된 중합가능한 임프린트재(경화성 조성물)를 경화시키고, 템플릿을 경화물로부터 분리(이형)하여, 기판 상에 평탄면을 갖는 경화막을 형성하는 것이다. 임프린트재의 액적을 원하는 위치에 토출(디스펜싱)하는 잉크젯 기술이 임프린트재를 기판에 도포하기 위해 사용된다. 기판 상에 토출되는 액적의 패턴(액적 패턴)은 제1 면의 표면 요철에 의존해서 온 디맨드로 변경된다. 따라서, 제1 면의 표면 요철에 관계없이 균일하게 평탄화 공정이 행해지는 CMP 등과 비교하여, 기판은 기판의 미세한 요철의 영향을 받지 않고 고정밀도의 평탄성을 얻을 수 있다.
임프린트 방법에서의 평탄화에서는, 임프린트재와 직접 접촉하는 템플릿 접촉면의 평탄성이 성형 후의 기판의 평탄성에 큰 영향을 준다.
그러나, 템플릿의 평탄성이 높아도, 임프린트재로부터의 이형성이 나쁘면, 템플릿을 분리(이형)하는데 큰 힘이 필요할 뿐만 아니라, 이형 후의 기판의 표면 또는 템플릿의 표면이 손상될 수 있다. 따라서, 양산시에 원하는 평탄성이 확보되지 않을 수 있다.
본 개시내용은, 평탄성을 확보하면서 이형력이 저감된 템플릿을 사용하여 높은 생산성으로 기판 상에 평탄면을 성형하는 성형 장치를 제공하는 것에 관한 것이다.
템플릿을 포함하는 성형 장치는 템플릿을 기판 상에 배치된 경화성 조성물에 접촉시키고 경화성 조성물을 경화시키도록 구성된다. 템플릿은 경화성 조성물과 접촉하는 템플릿의 표면인 접촉면에서 사이트 전방 최소 제곱 범위(SFQR)가 20 nm 이하인 평탄화 피복층을 포함한다.
본 개시내용에 따르면, 양산성을 가능하게 하면서 고도의 평탄성을 달성하는 템플릿과, 템플릿을 사용하는 성형 장치 및 성형 방법이 제공될 수 있다.
본 개시내용의 추가적인 특징은 첨부된 도면을 참고한 예시적인 실시형태에 대한 다음의 설명으로부터 명확해질 것이다.
도 1은 성형 장치의 구성을 도시하는 개략도이다.
도 2a 내지 도 2c는 평탄화 처리의 개요를 도시한다.
도 3은 도 1의 성형 장치에서의 템플릿의 일부의 단면도이다.
(성형 장치의 구성)
도 1은 성형 장치(100)의 구성을 도시하는 개략도이다. 평탄화 장치로서의 성형 장치(100)는, 평탄면을 갖는 템플릿(15)을 사용해서 기판(11) 상의 경화성 조성물을 성형하는 성형 장치로 구현되며, 본 예시적인 실시형태에 따르면, 기판(11) 상의 경화성 조성물을 평탄화한다.
성형 장치(100)는, 기판(11) 상의 경화성 조성물이 템플릿(15)과 접촉하는 상태에서 경화성 조성물을 경화시키며, 경화된 조성물로부터 템플릿(15)을 분리하여 기판(11) 상에 조성물의 평탄면을 광범위하게 또는 국소적으로 형성한다.
실리콘 웨이퍼가 기판(11)을 위한 전형적인 기재이지만, 기판(11)의 기재는 이에 한정되는 것은 아니다. 기판(11)은, 알루미늄, 티타늄-텅스텐 합금, 알루미늄- 규소 합금, 알루미늄-구리-규소 합금, 산화규소, 및 질화규소 같은 반도체 디바이스용 기판으로서 알려진 것들 중에서 자유롭게 선택될 수 있다. 기판(11)으로서, 실란 커플링 처리, 실라잔 처리, 및 유기 박막의 성막 같은 표면 처리를 통해 부착층을 형성하고, 경화성 조성물에 대한 부착성을 개선시킨 기판을 사용할 수 있다. 기판(11)은, 전형적으로는, 직경 300 mm의 원형이지만, 이것에 한정되는 것은 아니다.
템플릿(15)으로서는, 광 조사 공정을 고려해서 광투과성 재료로 구성된 템플릿을 사용할 수 있다. 템플릿(15)을 위한 바람직한 재료의 구체적인 예는 유리, 석영, 폴리카르보네이트 수지 같은 광 투명성 수지, 투명 금속 증착막, 폴리디메틸실록산 등으로 이루어진 유연막, 광경화 막, 및 금속막이다. 템플릿(15)은, 300 mm보다 크고 500 mm 미만의 직경을 갖는 원형이 바람직하지만, 이것에 한정되지 않는다. 템플릿(15)의 두께는, 바람직하게는, 0.25 mm 이상 2 mm 미만이지만, 이것에 한정되지 않는다.
경화성 조성물로서는, 광 조사 공정을 고려해서 자외선(UV) 경화성 액체 조성물을 사용할 수 있다. 전형적으로는, 아크릴레이트 및 메타크릴레이트 같은 모노머를 사용할 수 있다.
성형 장치(100)는, 기판 척(12), 기판 스테이지(13), 베이스 정반(4), 지주(5), 상판(6), 가이드 바 플레이트(7), 가이드 바(8), 템플릿 구동 유닛(9), 지주(10), 템플릿 척(16), 헤드(17), 및 얼라인먼트 선반(18)을 포함한다. 성형 장치(100)는, 액적 공급 유닛(20), 오프-액시스 얼라인먼트(OA) 스코프(21), 기판 반송 유닛(22), 얼라인먼트 스코프(23), 광원(24)(도시되지 않음), 스테이지 구동 유닛(31), 템플릿 반송 유닛(32), 제어 유닛(200)을 더 포함한다.
기판 척(12) 및 기판 스테이지(13)는 기판(11)을 보유지지하는 기판 보유지지 유닛을 형성하고, 템플릿 척(16) 및 헤드(17)는 템플릿(15)을 보유지지하는 템플릿 보유지지 유닛을 형성한다. 도 1에서, 수평면이 XY 평면이 되고 연직 방향이 Z축 방향이 되도록 XYZ 좌표계가 정의된다.
평탄화 처리의 대상이 되는 기판(11)은, 반송 핸드를 포함하는 기판 반송 유닛(22)에 의해, 성형 장치(100)인 평탄화 장치(100)의 외부 또는 웨이퍼가 저장된 저장 상자로부터 반송되고, 기판 척(12)에 의해 보유지지된다. 기판 스테이지(13)는, 베이스 정반(4)에 의해 지지되고, 기판 척(12)에 의해 보유지지된 기판(11)을 미리정해진 위치에 배치하기 위해 X축 방향 및 Y축 방향으로 구동된다.
스테이지 구동 유닛(31)은, 예를 들어 리니어 모터 및 에어 실린더를 포함하고, 기판 스테이지(13)를 적어도 X축 방향 및 Y축 방향으로 구동(이동)하지만, 기판 스테이지(13)를 2축 이상의 방향(예를 들어, 6축 방향)으로 구동하는 기능을 가질 수 있다. 스테이지 구동 유닛(31)은, 회전 기구를 포함하고, 기판 척(12) 및 기판 스테이지(13)를 Z축 방향에 평행한 축 주위로 회전 구동한다(회전시킨다).
템플릿(15)은, 반송 핸드를 포함하는 템플릿 반송 유닛(32)에 의해, 성형 장치(100)의 외부나 템플릿이 저장된 저장 상자로부터 반송되고, 템플릿 척(16)에 의해 보유지지된다. 템플릿(15)은, 예를 들어 원형 또는 사각형의 외형을 갖고, 하면에 평면부를 포함한다. 평면부는, 기판(11) 상의 경화성 조성물에 접촉해서 기판(11)의 표면 형상을 추종하는 강성을 갖는다. 평면부는 크기가 기판(11)과 동일하거나 기판(11)보다 크다.
템플릿 척(16)은, 헤드(17)에 의해 지지되고, 템플릿(15)의 Z축 둘레의 기울기를 보정하는 기능을 갖는다. 템플릿 척(16) 및 헤드(17) 각각은 광원(24)으로부터 콜리메이터 렌즈를 통해서 방출되는 광(자외선)을 통과시키는 개구를 포함한다. 템플릿 척(16) 또는 헤드(17)에는, 기판(11) 상의 경화성 조성물에 대한 템플릿(15)의 가압력(압인력)을 계측하기 위한 로드셀이 배치된다. 이러한 특징을 갖는 템플릿 척(16)은, 템플릿(15)을 흡착 및 보유지지할 수 있고, 구체적으로는, 정전 인력에 의해 템플릿(15)을 흡착 및 보유지지하는 정전 척 기구, 진공 흡인력에 의해 템플릿(15)을 흡착 및 보유지지하는 진공 척 기구 등을 사용할 수 있다. 본 예시적인 실시형태에 따르면, 정전 척 기구를 일례로서 설명한다.
베이스 정반(4)에는, 상판(6)을 지지하는 지주(5)가 배치된다. 가이드 바(8)는, 상판(6)을 관통하고, 일단부가 가이드 바 플레이트(7)에 고정되며, 타단부가 헤드(17)에 고정된다.
템플릿 구동 유닛(9)은, 헤드(17)를 가이드 바(8)를 통해서 Z축 방향으로 구동하여 템플릿(15)을 기판(11) 상의 경화성 조성물에 접촉시키고 헤드(17)를 기판 상의 경화성 조성물로부터 분리하는 기구이다. 템플릿 구동 유닛(9)은, 헤드(17)를 X축 방향 및 Y축 방향으로 구동(이동)하는 기능, 템플릿 척(16) 또는 헤드(17)를 Z축 방향에 평행한 축 주위로 회전 구동하는 기능, 및 템플릿 척(16) 및 헤드(17)를 Y축 방향으로 회전시키는 기능을 갖는다. 즉, 제어 유닛(200)은, 템플릿 척(16)에 의해 보유지지되는 템플릿(15)과 기판 척(12)에 의해 보유지지되는 기판(11) 사이의 상대 위치가 평탄화 처리 시에 스테이지 구동 유닛(31) 및 템플릿 구동 유닛(9)에 의해 조정되도록 제어를 행한다.
얼라인먼트 선반(18)은 지주(10)를 통해서 상판(6)으로부터 현수된다. 가이드 바(8)가 얼라인먼트 선반(18)을 관통한다. 얼라인먼트 선반(18)에는, 예를 들어 사입사 상 어긋남 방식을 사용하여 기판 척(12)에 의해 보유지지되는 기판(11)의 높이(평탄성)를 계측하기 위한 높이 계측 시스템(도시되지 않음)이 배치된다.
OA 스코프(21)는 얼라인먼트 선반(18)에 의해 지지된다. OA 스코프(21)는, 기판(11) 상의 복수의 샷 영역에 제공된 얼라인먼트 마크를 검출하고, 복수의 샷 영역의 각각의 위치를 결정하는 글로벌 얼라인먼트 처리에 사용된다.
얼라인먼트 스코프(23)는, 기판 스테이지(13)에 제공된 기준 마크와 템플릿(15)에 제공된 얼라인먼트 마크를 관찰하는 광학계 및 촬상계를 포함한다. 단, 템플릿(15)에 얼라인먼트 마크가 제공되어 있지 않을 경우에는, 얼라인먼트 스코프(23)가 제공되지 않을 수 있다. 얼라인먼트 스코프(23)는, 기판 스테이지(13)에 제공된 기준 마크와 템플릿(15)에 제공된 얼라인먼트 마크 사이의 상대적인 위치를 계측하고, 상대 위치의 오정렬을 보정하는 얼라인먼트에 사용된다. 얼라인먼트 스코프(23)에 의해 템플릿(15)과 기판 스테이지(13) 사이의 위치 관계가 결정되고, OA 스코프(21)에 의해 기판 스테이지(13)와 기판(11) 사이의 위치 관계가 결정되며, 따라서 템플릿(15)과 기판(11) 사이의 상대적인 얼라인먼트를 행할 수 있다.
액적 공급 유닛(20)은, 기판(11)에 미경화(액체) 경화성 조성물을 토출하는 토출구(노즐)를 포함하는 디스펜서를 포함하고, 기판 상에 경화성 조성물의 액적을 적하해서 배치(공급)한다. 액적 공급 유닛(20)은, 예를 들어 피에조 제트 방식 및 마이크로 솔레노이드 방식을 채용할 수 있으며, 기판 상에 미소한 용적의 액적 경화성 조성물을 공급할 수 있다. 액적 공급 유닛(20)에서의 토출구의 수는 한정되는 것이 아니라 1개(단일 노즐)이거나 100개를 초과할 수 있다. 즉, 토출구는 선형 노즐 배열 또는 복수의 선형 노즐 배열의 조합일 수 있다.
제어 유닛(200)은, 중앙 처리 유닛(CPU), 다른 프로세서, 및 필드-프로그래머블 게이트 어레이(FPGA) 같은 처리 유닛과 메모리 같은 저장 유닛을 포함하며, 성형 장치(100) 전체를 제어한다. 제어 유닛(200)은, 성형 장치(100)의 각 유닛을 통괄적으로 제어해서 평탄화 처리를 행하는 처리 유닛으로서 기능한다. 평탄화 처리는 템플릿(15)의 평탄면을 기판(11) 상의 경화성 조성물에 접촉시켜서 평탄면이 기판(11)의 표면 형상을 추종하게 함으로써 경화성 조성물을 평탄화하는 것이다. 일반적으로는, 평탄화 처리는 로트 단위로, 즉 동일한 로트에 포함되는 복수의 기판 각각에 대하여 행해진다.
(평탄화의 처리 방법)
이어서, 도 2a 내지 도 2c를 참조하여, 일반적으로 행해지는 평탄화 처리에 대해서 개요를 설명한다. 여기에서는, 기판 전체 표면 상에 경화성 조성물을 적하하고, 경화성 조성물을 템플릿에 접촉시켜서 경화성 조성물을 평탄화하는 처리에 대해서 설명한다. 그러나, 기판의 일부 영역 상의 경화성 조성물을 템플릿에 접촉시키는 방식으로 경화성 조성물을 평탄화할 수 있다.
먼저, 도 2a에 나타내는 바와 같이, 기초 패턴(11a)이 형성되어 있는 기판(11) 상으로 액적 공급 유닛(20)으로부터 경화성 조성물(IM)의 복수의 액적을 온 디맨드로 적하한다. 도 2a는, 경화성 조성물(IM)이 기판(11) 상에 공급되어 있고, 템플릿(15)을 기판(11)에 접촉시키기 전의 상태를 나타내고 있다. 이어서, 도 2b에 나타내는 바와 같이, 기판(11) 상의 경화성 조성물(IM)을 템플릿(15)의 평면부(15a)에 접촉시킨다.
도 2b는, 템플릿(15)의 평면부(15a)가 기판(11) 상의 경화성 조성물(IM)에 접촉하고 있고, 템플릿(15)의 평면부(15a)가 기판(11)의 표면 형상을 추종하는 상태를 나타내고 있다. 도 2b에 나타내는 상태에서, 광원(24)으로부터 템플릿(15)을 통해서 기판(11) 상의 경화성 조성물(IM)에 광을 조사해서 경화성 조성물을 경화시킨다.
이어서, 도 2c에 나타내는 바와 같이, 기판(11) 상의 경화된 경화성 조성물(IM)로부터 템플릿(15)을 분리한다. 이에 의해, 기판(11)의 전체 표면에서 균일한 두께를 갖는 경화성 조성물(IM)의 평탄화층을 형성한다. 도 2c는 기판(11) 상에 경화성 조성물(IM)의 평탄화층이 형성된 상태를 나타내고 있다. 이러한 평탄화 처리를 행하는 경우에, 대면적의 템플릿(15)을 기판(11)의 전체 표면 상의 경화성 조성물에 접촉시키고 나서 전체 표면으로부터 템플릿(15)을 분리하는 것은 곤란하다. 접촉 면적이 클수록 템플릿(15)을 분리하는데 필요한 힘(이형력)이 증가한다. 이형력이 증가하는 경우, 이형 동작 자체를 정상적으로 행할 수 없고, 기판 상에 형성되어 있는 패턴이 손상되고, 기판 상의 경화성 조성물이 정상적으로 평탄화되지 않을 가능성이 있다.
본 발명자들의 검토 결과, 경화성 조성물에 접촉시키는 템플릿 표면에 평탄화 피복층을 형성함으로써, 사이트 전방 최소 제곱 범위(SFQR) 값이 20 nm 이하인 표면을 형성할 수 있고 경화 후의 이형력을 저감시키는 것이 가능하다는 것을 발견했다.
특히, CYTOP(등록 상표)로 대표되는 불소 수지를 평탄화 피복층에 사용함으로써, 템플릿 기재의 표면의 SFQR이 20 nm 이상인 경우에도, 도포 등을 통해 SFQR이 20 nm 이하인 템플릿 표면을 용이하게 형성할 수 있을 뿐만 아니라, 분리 시의 이형력도 크게 저감시킬 수 있다. 따라서, 이형 시의 기판으로부터의 박리를 효과적으로 제어할 수 있고, 템플릿의 평탄성을 반영한 기판 표면을 안정적으로 성형할 수 있다.
템플릿(15)의 평탄성은 중요하기 때문에, 본 개시내용에 따르면, SFQR 값은 20 nm 이하일 필요가 있고, 더 바람직하게는 10 nm 이하를 충족하도록 제조된다.
(템플릿의 구성)
도 3은 템플릿(15)의 구성을 도시하는 개략도이다. 템플릿(15)은 평탄한 표면(15c)을 갖는 템플릿 기판(15d)을 포함할 수 있다. 표면(15c)은 오목부 및 볼록부를 포함하지 않고, 블랭크라 지칭할 수 있다. 표면(15c)은, 기판(11)의 면적의 적어도 90%의 면적을 가질 수 있고, 기판(11)의 면적 이상의 면적을 가질 수 있다. 일 예시적인 실시형태에 따르면, 표면(15c)의 면적은 적어도 280 cm2, 적어도 700 cm2, 적어도 1,100 cm2 또는 그것보다 크다. 다른 예시적인 실시형태에 따르면, 표면(15c)의 면적은 최대 31,500 cm2일 수 있다.
표면(15c)은 원형, 타원형, 직사각형(정사각형을 포함함), 및 6각형을 포함하는 2차원 형상을 가질 수 있다. 후술하는 보호층(15b)에 의해 개선될 수 있는 템플릿 기판(15d)의 표면(15c)의 SFQR은 평탄화 후의 다음 공정에서의 최소 선 폭 이하인 것이 바람직하다. 더 구체적으로는, 표면(15c)의 SFQR은 20 nm 이하, 바람직하게는 10 nm 이하일 필요가 있다. 주변 에지 부분에 너무 가까운 영역에서는 정밀한 계측이 곤란하기 때문에, 외주 에지로부터 3 mm의 영역을 제외(에지 제외)한 계측값이 사용될 수 있다.
템플릿 기판(15d)은, 경화성 조성물을 경화시키기 위해서 사용되는 방사선에 대하여 적어도 70%, 적어도 80%, 적어도 85% 또는 적어도 90%의 투과율을 갖는다. 템플릿 기판(15d)은, 유리계 재료, 실리콘, 유기 폴리머, 실록산 폴리머, 플루오로카본 폴리머, 사파이어, 스피넬, 다른 유사한 재료, 또는 이들 재료의 들이 임의의 조합을 포함할 수 있다. 유리계 재료는 소다-석회 유리, 붕규산 유리, 알칼리바륨 규산염 유리, 알루미노규산 유리, 석영, 및 합성 용융 실리카를 포함할 수 있다. 템플릿 기판(15d)은 25 μm 내지 2000 μm 범위의 두께를 가질 수 있다.
템플릿 기판(15d)의 표면(15c)은 평탄화 피복층인 보호층(15b)에 의해 덮일 수 있다.
보호층(15b)은, 템플릿 기판(15d) 상에 형성되고, 평탄화 후의 다음 공정에서의 최소 선 폭 이하의 SFQR을 갖는 평면부(15a)를 갖는다. 구체적으로는, 평면부(15a)의 SFQR은 20 nm 이하, 바람직하게는 10 nm 이하이다. SFQR는 두께 및 프로파일 계측 시스템을 사용해서 결정할 수 있다. SFQR은, 기판 표면의 소정 사이트(통상적으로는, 스캐너의 슬릿 사이즈: 26*8(mm2))에서 수학적으로 산출된 최소 제곱 평면으로부터의 기판 표면의 요철 진폭으로서 정의된다.
SFQR은 두께 및 프로파일 계측 시스템(LGW-3020FE, KOBELCO RESEARCH INSTITUTE, INC. 제조)를 사용해서 계측할 수 있다.
일 예시적인 실시형태에 따르면, 중심을 포함하는 영역의 대표량이 계측값으로서 사용될 수 있다. 예를 들어, 300 mm의 직경을 갖는 기판(11)에 대해서는, 평면부(15a)의 SFQR의 계측값은 중심부와 에지 제외 영역 사이의 임의의 위치에서 취득될 수 있다.
일 예시적인 실시형태에 따르면, SFQR은 평면부(15a)의 접촉 영역에 대한 값일 수 있다. 접촉 영역에서, 템플릿(15)은 접촉 동작 중에 경화성 조성물(IM)과 접촉한다. 일 예시적인 실시형태에 따르면, 보호층(15b)의 평면부(15a)의 SFQR은, 최대 평탄화 후의 다음 공정에서의 최소 선 폭, 최대 20 nm, 최대 10 nm, 또는 최대 4 nm이다.
보호층(15b)은 후술하는 예시적인 실시형태에서와 같이 템플릿 기판(15d)의 SFQR을 개선하도록 형성된다. 보호층(15b)의 막 두께는 템플릿 기판(15d)의 SFQR의 계측값에 기초하여 조정된다. 템플릿 기판(15d)의 표면(15c)이 충분한 SFQR를 충족하는 경우에도, SFQR이 유지 또는 개선될 수 있다.
또한, 보호층(15b)은, 템플릿 기판(15d)의 표면(15c)의 표면 조도(Ra) 이하의 표면 조도(Ra)를 갖는 평면부(15a)를 갖는다. 표면 조도(Ra)는 원자력 현미경을 사용해서 결정할 수 있다. 계측값이 주위에 너무 가깝기 때문에, 3 mm의 에지 제외가 사용될 수 있다.
표면 조도(Ra)는 계측값의 중앙값일 수 있다. 일 예시적인 실시형태에 따르면, 중심을 포함하는 영역의 대표량이 계측값으로서 사용될 수 있다. 예를 들어, 300 mm의 직경을 갖는 기판(11)에 대해서는, 보호층(15b)의 표면 조도(Ra)의 계측값이 중심부와 에지 제외 영역 사이의 소정의 위치에서 취득될 수 있다.
일 예시적인 실시형태에 따르면, 표면 조도(Ra)는 평면부(15a)의 접촉 영역에 대한 값일 수 있다. 접촉 영역에서, 접촉 동작 중에 템플릿(15)이 경화성 조성물(IM)과 접촉한다. 일 예시적인 실시형태에 따르면, 보호층(15b)의 평면부(15a)의 표면 조도(Ra)는, 최대 1 nm, 최대 0.5 nm 또는 최대 0.2 nm이다. 다른 예시적인 실시형태에 따르면, 임계값은 적어도 0.1 nm이다.
보호층(15b)은, 템플릿(15)과 기판(11) 사이에 파티클이 포획되고, 템플릿 기판(15d)의 표면(15c)이 파티클에 의해 긁힐 가능성을 저감시키는 데 도움이 된다. 보호층(15b)은 제거될 수 있고, 새로운 보호층이 템플릿 기판(15d)의 표면(15c) 상에 형성될 수 있다. 보호층(15b)은 템플릿(15)의 템플릿 기판(15d)의 수명을 연장시키는 것을 도울 수 있다.
일 예시적인 실시형태에 따르면, 보호층(15b)은 주로 폴리메틸메타크릴레이트(PMMA) 및 비정질 불소 수지 같은 유기물로 이루어진다. 또한, 보호층(15b)은 투명 산화물, 질화물 또는 산질화물을 포함할 수 있다. 특정한 예시적인 실시형태에 따르면, 보호층(15b)은 이산화규소 또는 산화 알루미늄을 포함할 수 있다. 보호층(15b)은, 스핀 코팅, 화학 기상 퇴적(플라스마 CVD이거나 그렇지 않아도 됨), 원자층 퇴적, 및 물리 기상 퇴적(예를 들어, 스퍼터링)에 의해 형성될 수 있다.
다른 예시적인 실시형태에 따르면, 보호층(15b)은 프로세스 가스에 대해서 투과성을 갖는다. 투과성은 가스의 제거를 돕는다. 보호층(15b)이 투과성을 갖지 않는 경우, 템플릿(15)이 경화성 조성물과 접촉하는 경우에 가스가 포획될 수 있다. 보호층(15b)은 템플릿 기판(15d)과 비교하여 프로세스 가스에 대해서 더 높은 투과성을 갖는다.
일 예시적인 실시형태에 따르면, 프로세스 가스는 헬륨일 수 있다. 일 예시적인 실시형태에 따르면, 보호층(15b)은 다공질 재료를 포함할 수 있다. 예시적인 다공질 재료가 미국 특허 제8541053호 및 제9063409호에 기재되어 있으며, 다공질 재료에 관한 이들의 교시는 본 명세서의 개시내용에 통합된다. 보호층(15b)은, 퇴적된 산화물, 양극산화된 알루미나, 유기 실란, 유기 규산염 재료, 유기 폴리머, 무기 폴리머, 또는 이들 재료의 임의의 조합을 포함할 수 있다.
보호층(15b)의 두께는, 템플릿(15)을 사용해서 평탄화층이 형성되는 기판(11)과 템플릿(15) 사이에 배치될 수 있는 파티클과 적어도 동일한 두께일 수 있다. 일 예시적인 실시형태에 따르면, 보호층(15b)의 두께는 적어도 1 nm, 적어도 50 nm, 또는 적어도 200 nm의 두께일 수 있다. 다른 예시적인 실시형태에 따르면, 보호층(15b)의 두께는 최대 10,000 nm, 최대 5,000 nm, 최대 3,000 nm 또는 최대 950 nm일 수 있다.
보호층(15b)은, 템플릿(15)을 사용해서 형성된 평탄화층으로부터의 템플릿(15)의 이형을 용이하게 하기 위해서 이형 화합물로 처리될 수 있다. 일 예시적인 실시형태에 따르면, 예시적인 이형 화합물이 미국 특허 출원 공보 제2010/0109195호에 기재되어 있다. 이형 화합물에 관한 그 교시는 참조로 본 명세서에 통합된다.
일본 특허 출원 공개 제2019-127039호에 기재된 임프린트 방식 평탄화 장치에 사용되는 템플릿에 관해서, 보호층을 사용한 표면 조도의 개선이 기재되어 있지만, 보호층을 형성하기 전의 템플릿 기판의 평탄성이 훨씬 더 중요하다. 구체적인 지표를 제공함으로써, 적절하게 가공된 템플릿 기판을 준비할 수 있다. 따라서, 보호층의 막 두께를 조정함으로써 평탄성을 더 개선시킬 수 있으며, 템플릿의 조도의 고주파 성분인 표면 조도가 더 적합해질 수 있다.
본 개시내용은, 저 표면 에너지 재료인 불소 수지로 보호층을 형성함으로써 임프린트재와 템플릿 사이의 이형성을 향상시키고, 양산성을 가능하게 하고 고도의 평탄화를 달성하는 템플릿과 템플릿을 사용한 성형 장치 및 성형 방법을 제공하는 것에 관한 것이다.
평탄화 피복층에는, 플루오린화 폴리이미드, 테프론(등록 상표), CYTOP(등록 상표), 플루오로폴리아릴에테르, 플루오린화 파릴렌, 퍼플루오로시클로부탄, 및 벤조시클로부텐 같은 불소 수지를 사용할 수 있다. 이들 재료 중, 비정질 불소 수지인 CYTOP(등록 상표)를 평탄화 피복층으로서 사용하는 것이 바람직하다.
[실시예]
본 개시내용을 실시예를 참고하여 이하에서 상세하게 설명한다.
<제1 실시예>
도 3을 참고하여 제1 실시예에 대해서 설명한다.
도 3에 도시된 바와 같이, 템플릿(15)의 기재인 템플릿 기판(15d)은 석영 유리로 형성되었으며 700 μm의 두께를 가졌다. 두께 및 프로파일 계측 시스템(LGW-3020FE, KOBELCO RESEARCH INSTITUTE, INC. 제조)에 의해 계측한 템플릿 기판(15d)의 SFQR은 10 nm였다.
보호층(15b)을 스핀 코팅에 의해 비정질 불소 수지(CYTOP) 층으로 형성했다. CYTOP 층의 중간 두께는 100 nm였으며, 막 두께 조정에 의해 템플릿(15)의 평면부(15a)의 SFQR을 7 nm로 개선하였다.
성형 장치(100)에서 템플릿(15)을 사용하여 기판(11)에 대하여 도 2a 내지 도 2c에 도시된 처리를 행했고, 형성된 기판 표면의 SFQR은 7 nm가 되었다. 이에 의해, 다음 공정의 극자외선(EUV) 노광 장치에 의해 최소 선 폭 7 nm을 실현할 수 있다.
<제2 실시예>
제1 실시예와 마찬가지로, 템플릿(15)의 템플릿 기판(15d)은 석영 유리로 형성되었으며 700 μm의 두께를 가졌다. 템플릿 기판(15d)의 SFQR은 20 nm였다.
보호층(15b)을 스핀 코팅에 의해 PMMA 층과 비정질 불소 수지(CYTOP) 층으로 형성했다. PMMA 층 및 CYTOP 층의 두께의 중심값은 각각 1 μm 및 100 nm였고, 템플릿(15)의 평면부(15a)의 SFQR을 20 nm에 유지할 수 있었다.
원자력 현미경(Bruker가 제조한 원자력 현미경 Nanoscope)으로 계측한 표면 조도(Ra) 값은 0.2 nm였다. 성형 장치(100)에서 템플릿(15)을 사용해서 기판(11)에 대하여 도 2a 내지 도 2c에 도시된 처리를 행했고, 형성된 기판 표면의 SFQR은 20 nm가 되었다. 이에 의해, 다음 공정의 나노임프린트 장치에 의해 형성되는 최소 선 폭 20 nm을 실현할 수 있다.
<비교예>
비교예의 템플릿 기판(15d)은, 템플릿 기판(15d)의 SFQR이 50 nm였던 것을 제외하고 제1 실시예와 유사했다. 보호층(15b)의 형성 후의 평탄성은 약간 개선되었지만, 그 SFQR은 45 nm였다.
성형 장치(100)에서 템플릿(15)을 사용해서 기판(11)에 대하여 도 2a 내지 도 2c에 도시된 처리를 행함으로써, 형성된 기판 표면의 SFQR은 45 nm가 되었다.
다음 공정의 EUV 노광 장치에 의해 초점 심도를 조정할 수 없어, 최소 선 폭 7 nm을 실현할 수 없다.
본 개시내용을 예시적인 실시형태를 참고하여 설명하였지만, 본 발명은 개시된 예시적인 실시형태로 한정되지 않음을 이해해야 한다. 다음의 청구항의 범위는 이러한 모든 변형과 동등한 구조 및 기능을 포함하도록 최광의로 해석되어야 한다.

Claims (12)

  1. 성형 방법이며, 상기 방법은
    기판 상에 경화성 조성물을 배치하는 단계;
    템플릿을 상기 경화성 조성물에 접촉시키는 단계; 및
    상기 템플릿과 접촉하고 있는 상태의 상기 경화성 조성물을 경화시키는 단계를 포함하며,
    상기 템플릿은 상기 경화성 조성물과 접촉하는 상기 템플릿의 표면인 접촉면에서 사이트 전방 최소 제곱 범위(SFQR)가 20 nm 이하인 평탄화 피복층을 포함하는 성형 방법.
  2. 제1항에 있어서,
    상기 평탄화 피복층은 불소 수지를 포함하는 성형 방법.
  3. 제1항에 있어서,
    상기 접촉면의 SFQR은 10 nm 이하인 성형 방법.
  4. 제1항에 있어서,
    상기 평탄화 피복층에 의해 피복된 표면의 표면 조도가 상기 템플릿의 기판의 표면 조도보다 작은 성형 방법.
  5. 제1항에 있어서,
    상기 평탄화 피복층에 의해 피복된 표면의 SFQR가 상기 템플릿의 기판의 SFQR보다 작은 성형 방법.
  6. 제1항에 있어서,
    상기 배치하는 단계에서, 상기 경화성 조성물은 상기 기판의 표면 요철에 따라 온 디맨드로 배치되고,
    상기 방법은
    상기 템플릿을 상기 기판 상의 상기 경화성 조성물에 접촉시키는 단계;
    상기 템플릿을 통한 광 조사에 의해 상기 경화성 조성물을 경화시키는 단계를 더 포함하며,
    상기 기판은 평탄화되는 성형 방법.
  7. 템플릿을 포함하는 성형 장치이며, 상기 성형 장치는 상기 템플릿을 기판 상에 배치된 경화성 조성물에 접촉시키고 상기 경화성 조성물을 경화시키도록 구성되고,
    상기 템플릿은 상기 경화성 조성물과 접촉하는 상기 템플릿의 표면인 접촉면에서 사이트 전방 최소 제곱 범위(SFQR)가 20 nm 이하인 평탄화 피복층을 포함하는 성형 장치.
  8. 제7항에 있어서,
    상기 성형 장치는 상기 기판 상에 상기 경화성 조성물의 평탄면을 형성하도록 구성되는 평탄화 장치인 성형 장치.
  9. 제7항에 있어서,
    상기 경화성 조성물을 상기 기판에 도포하도록 구성되는 유닛;
    상기 템플릿을 상기 기판 상의 상기 경화성 조성물에 접촉시키거나 그로부터 분리하도록 구성되는 유닛; 및
    광 조사에 의해 상기 경화성 조성물을 경화시키도록 구성되는 유닛을 더 포함하는 성형 장치.
  10. 제7항에 있어서,
    상기 접촉면의 SFQR이 10 nm 이하인 성형 장치.
  11. 템플릿을 기판 상에 배치된 경화성 조성물에 접촉시키고 상기 경화성 조성물을 경화시키는 평탄화에 사용되는 템플릿이며,
    상기 템플릿은 상기 경화성 조성물과 접촉하는 상기 템플릿의 표면인 접촉면에서 사이트 전방 최소 제곱 범위(SFQR)가 20 nm 이하인 평탄화 피복층을 포함하는 템플릿.
  12. 제11항에 있어서,
    상기 접촉면의 SFQR은 10 nm 이하인 템플릿.
KR1020210110725A 2020-09-01 2021-08-23 성형 장치, 성형 방법, 및 템플릿 KR20220029413A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-146878 2020-09-01
JP2020146878A JP2022041588A (ja) 2020-09-01 2020-09-01 成形装置、成形方法、およびテンプレート

Publications (1)

Publication Number Publication Date
KR20220029413A true KR20220029413A (ko) 2022-03-08

Family

ID=80356600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210110725A KR20220029413A (ko) 2020-09-01 2021-08-23 성형 장치, 성형 방법, 및 템플릿

Country Status (3)

Country Link
US (1) US20220066316A1 (ko)
JP (1) JP2022041588A (ko)
KR (1) KR20220029413A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230356438A1 (en) * 2022-05-05 2023-11-09 Viavi Solutions Inc Soft mold tool including a photomask

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089708A (zh) * 2008-06-09 2011-06-08 得克萨斯州大学系统董事会 适应性纳米形貌雕刻
KR20130071426A (ko) * 2010-03-30 2013-06-28 호야 가부시키가이샤 임프린트용 이형층 부착 몰드 및 임프린트용 이형층 부착 몰드의 제조 방법, 카피 몰드의 제조 방법

Also Published As

Publication number Publication date
US20220066316A1 (en) 2022-03-03
JP2022041588A (ja) 2022-03-11

Similar Documents

Publication Publication Date Title
US11442360B2 (en) Planarized layer forming apparatus, and method of manufacturing article
KR102518784B1 (ko) 성형 장치 및 물품 제조 방법
KR20220029413A (ko) 성형 장치, 성형 방법, 및 템플릿
KR102571412B1 (ko) 평탄화 장치, 평탄화 방법 및 물품 제조 방법
US11915948B2 (en) Flattening apparatus, article manufacturing method, flattening method, and imprinting apparatus
JP6942562B2 (ja) リソグラフィ装置、および物品の製造方法
JP2020088286A (ja) 成形装置、成形方法、および物品の製造方法
JP7218114B2 (ja) 平坦化装置、平坦化方法及び物品の製造方法
US20230264359A1 (en) Conveyance apparatus, substrate processing apparatus, conveyance method, and article manufacturing method
JP7263152B2 (ja) 成形装置、成形装置を用いた物品製造方法
US20230001608A1 (en) Conveyance apparatus, planarization apparatus, and article manufacturing method
JP7446934B2 (ja) 型、平坦化装置、平坦化方法及び物品の製造方法
US20230112924A1 (en) Substrate conveyance method, substrate conveyance apparatus, molding method, and article manufacturing method
JP7237519B2 (ja) 型を用いて基板上の組成物を成形する成形装置、成形方法、および物品の製造方法
US20230382019A1 (en) Forming apparatus, forming method, and article manufacturing method
JP7194068B2 (ja) モールド作製方法、および物品の製造方法
JP7134844B2 (ja) 成形装置及び物品の製造方法
JP2021193714A (ja) 成形装置、および物品製造方法
KR20240037848A (ko) 클리닝 장치, 클리닝 방법, 임프린트 장치 및 물품의 제조 방법
TW202331925A (zh) 平坦化製程、設備及製造物品的方法
JP2020004877A (ja) 平坦化装置、平坦化方法、物品製造方法及び液滴配置パターンデータの作成方法
JP2020004917A (ja) 基板処理装置、および物品製造方法
KR20220082747A (ko) 평탄화 장치, 평탄화 방법, 및 물품 제조 방법
JP2020194928A (ja) リソグラフィ装置、および物品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination