TWI515804B - Composite Wafer and Its Method - Google Patents

Composite Wafer and Its Method Download PDF

Info

Publication number
TWI515804B
TWI515804B TW102125491A TW102125491A TWI515804B TW I515804 B TWI515804 B TW I515804B TW 102125491 A TW102125491 A TW 102125491A TW 102125491 A TW102125491 A TW 102125491A TW I515804 B TWI515804 B TW I515804B
Authority
TW
Taiwan
Prior art keywords
substrate
support substrate
wavelength
composite wafer
semiconductor substrate
Prior art date
Application number
TW102125491A
Other languages
English (en)
Other versions
TW201407692A (zh
Original Assignee
Ngk Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Insulators Ltd filed Critical Ngk Insulators Ltd
Publication of TW201407692A publication Critical patent/TW201407692A/zh
Application granted granted Critical
Publication of TWI515804B publication Critical patent/TWI515804B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

複合晶圓及其製法
本發明係關於一種複合晶圓及其製法。
在用於行動電話的天線切換用開關中，為了要對應多模多頻化，從線性(linearity)或抑制失真的觀點來看，直至現今一直都使用利用GaAs的pHEMT開關。然而在GaAs平台(platform)的情形下，會有因為電流洩漏至基板等而無法降低消耗電力的缺點。此外在開關元件(switch device)中，還額外於外部需有Si製的解碼(decode)電路，因此在使用GaAs平台時，無法將該等電路予以積體化。因此，在小型化、低成本化上有其極限。
近年來，做為解決上述問題的技術，已有一種SOI(Silicon on Insulator，絕緣層上覆矽)技術(例如參照專利文獻1)。以SOI晶圓而言，已知有在Si層上部形成SiO2層，並在該層上方接合另外的Si層做為功能層者。此外，以SOI晶圓而言，也已知有將氧化鋁(alumina)基板與矽基板予以接合者(例如專利文獻2)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2011-29594號公報
專利文獻2：日本特開2010-289342號公報
然而，在專利文獻1之SOI晶圓中，由於SiO2層的厚度至1μm左右，因此在做為SOI晶圓整體的絕緣性上會有某個程度的極限。此外，SiO2之導熱率只有1.5W/mK左右，因此具有難以釋放在CMOS電路層(Si層)產生之熱的性質。如此，專利文獻1之SOI晶圓，會有絕緣性及導熱性不佳的問題。
此外，在專利文獻2的SOI晶圓中，當考慮適用於要求低失真及低損耗的高頻元件時，以一般的氧化鋁基板而言，介質正切(tanδ)會過大而不適宜。針對此點，多晶的透光性氧化鋁基板，則由於tanδ較小，故適合於高頻元件。然而，在透過遮罩(mask)照射雷射光於矽上的光阻(photoresist)膜時，由於雷射光會從透光性氧化鋁基板與矽基板的接合界面或透光性氧化鋁基板的內部反射至光阻膜的背面，因此會有圖案化(patterning)之精確度降低的問題。
本發明係有鑑於解決此種問題而研創者，其目的為在複合晶圓中，一面確保良好的絕緣性及導熱性，一面適合於高頻元件並且提高藉由光微影(photolithography)所進行之圖案化的精確度。
本發明之複合晶圓，係一種藉由直接接合將支撐基板與半導體基板予以黏合者；前述支撐基板之材料係多晶的 透光性陶瓷；前述半導體基板之材料係矽；前述支撐基板之波長200至250nm的前方全光線穿透率係較波長555nm的前方全光線穿透率為高。
在該複合晶圓中，由於使用多晶的透光性陶瓷做為支撐基板，因此可確保良好的絕緣性(例如>1014Ωm)與導熱性(例如>30W/mK)。此外，由於使用透光性陶瓷製的支撐基板，因此tanδ較小，適合於高頻元件。再者，藉由光微影所進行之圖案化的精確度獲得提升。亦即，在半導體基板的表面形成光阻膜之後，使用波長200至250nm之UV(例如波長248nm的KrF雷射)進行光阻膜的曝光時，可達成高精確度的圖案化。波長200至250nm的UV會通過半導體基板。由於支撐基板之波長200至250nm的前方全光線穿透率係較波長555nm的前方全光線穿透率為高，因此光從支撐基板與半導體基板之界面及支撐基板之內部朝向後方，亦即朝向半導體基板側的散射或反射較少，幾乎不會有支撐基板上的光阻膜從背面曝光的情形。結果，可達成高精確度的圖案化。順帶一提，由於曝光裝置的解析度係以k×λ/NA來定義(k：係數，λ：光源的波長，NA：投影透鏡(lens)的開口數)，因此藉由以短波長曝光，可形成微細圖案。
另外，以多晶的透光性陶瓷而言，係以使用純度99%以上的高純度品為佳。此係為了防止因為雜質所導致之導熱性、絕緣性的劣化。
在本發明之複合晶圓中，前述支撐基板之波長200至250nm的前方全光線穿透率係以80%以上為佳。如此一來， 上述之藉由光微影所進行之圖案化的精確度即更進一步獲得提升。
在本發明之複合晶圓中，前述支撐基板之波長200 至750nm的直線穿透率係以20%以下為佳。如此一來，由於支撐基板之前方全光線穿透率較高，另一方面直線穿透率則較低，因此光的散射在支撐基板的內部增多，而降低在載置有複合晶圓之平台(stage)面之反射所造成的影響。此外，在半導體製造過程(process)中，晶圓雖被自動搬運，但此時係以可視光進行圖像辨識。為了使晶圓辨識圖像，乃要求不穿透可視光的特性。只要支撐基板之波長200至750nm的直線穿透率為20%以下，即可確實地進行複合晶圓的圖像辨識。
在本發明之複合晶圓中，前述支撐基板之平均結 晶粒徑係以10μm至50μm為佳。如此一來，由於平均結晶粒徑較小，因此在光微影技術的曝光步驟中可使光易於散射。當平均結晶粒徑較10μm為小時，會增加偏向存在於材料內部或粒界的缺陷，故不佳。另一方面，當平均結晶粒徑較50μm為大時，會因為內部應力而容易在基板產生破裂，故不佳。
在本發明之複合晶圓中，前述支撐基板亦可具備 模腔(cavity)。由於支撐基板係藉由將透光性陶瓷的原料予以成形並燒製而獲得，因此在製作具備有模腔的支撐基板時，只要使用可獲得具備有模腔之成形體的模具即可。因此，不需要有遮罩(masking)或蝕刻(etching)的步驟。例如，在使用矽基板而非透光性陶瓷基板做為支撐基板時，若要在該矽基板製作模腔，首先需以遮罩覆蓋矽基板的單面(與半導體基板 接合之面相反側的面)，接著將該遮罩予以曝光、顯影，之後再將未被遮罩覆蓋的部分進行蝕刻之一連串的步驟。模腔的形狀並未特別限定，可為矩形亦可為非線形，只要使用與該形狀對應的模具即可。
在本發明之複合晶圓中，前述支撐基板之材料係 以多晶的透光性氧化鋁為佳。只要是多晶的透光性氧化鋁，tanδ即較小，再者，波長200至250nm之前方全光線穿透率易於滿足上述的數值範圍，而直線穿透率亦易於滿足上述的數值範圍。
本發明之複合晶圓之製法係包括：(1)藉由直接 接合將由多晶的透光性陶瓷所構成且波長200至250nm之前方全光線穿透率較波長555nm之前方全光線穿透率為高的支撐基板、及由矽所構成的半導體基板予以黏合的步驟；及(2)藉由離子注入法或研磨將前述半導體基板之表面予以薄板化的步驟。
依據此製法，即可易於獲得上述之本發明的複合 晶圓。
在本發明之複合晶圓之製法中，於步驟(1)中， 雖使用多晶的透光性陶瓷，但此種透光性陶瓷係可例如藉由在將包含陶瓷粉末、膠凝劑及膠凝催化劑的漿料(slurry)置入成形模並使之固化而作成成形體之後，將該成形體從成形模取出，再於氫環境下進行燒結而獲得。燒結溫度係以設為1700至1800℃為佳。藉此，平均結晶粒徑即成為10μm以上，而可使透光性陶瓷之波長200至250nm的前方全光線穿透率較波長 555nm的前方全光線穿透率為高。再者，欲提高前方全光線穿透率時，宜將結晶粒徑增大。要獲得大的結晶粒徑時，雖亦可提高燒製溫度，但也可在相同溫度下重複燒製。只要使用此種透光性陶瓷，即可確保良好的絕緣性(>1014Ωm)與高的導熱性(例如>30W/mK)，而且由於tanδ較小，因此適合於高頻元件。此外，藉由光微影所進行之圖案化的精確度獲得提升。
在本發明之複合晶圓之製法中，於步驟(1)中， 係藉由直接接合將支撐基板與半導體基板予以接合。在直接接合技術中，係可例如使用以電漿處理方式將表面活性化，藉此而實現在常溫下接合之表面活性化接合的技術。
在本發明之複合晶圓之製法中，於步驟(2)中， 係在將支撐基板與半導體基板接合後，藉由離子注入法或研磨將半導體基板予以薄板化。藉此，即可作成具有優異絕緣性之半導體基板的複合晶圓。藉由離子注入法薄板化時，係預先將離子植入於半導體基板(例如基體(bulk)Si基板)，且在將半導體基板與支撐基板接合之後，以機械或熱性方式將半導體基板的一部份剝離。當進行半導體基板之薄板化時，欲減少對於半導體基板造成損傷的情形下，以不使用離子注入法而使用研磨為佳。當採用研磨時，Si的結晶性較採用離子注入法時為佳。欲獲得100nm以下之極薄之半導體基板的情形下，係以使用離子注入法而非研磨為佳。半導體基板的厚度雖未特別限定，但例如欲獲得完全空乏型CMOS構造時，係以設為100至300nm左右為佳，而欲獲得部分空乏型CMOS構造時，則以設為至1μm左右為佳。
10‧‧‧複合晶圓
12‧‧‧支撐基板
14‧‧‧半導體基板
24‧‧‧半導體基板
40‧‧‧測量裝置
41‧‧‧積分球
42‧‧‧平板
44‧‧‧孔
46‧‧‧光源
48‧‧‧檢測器
OF‧‧‧定向平面
Ra‧‧‧算術表面粗度
S‧‧‧試料
第1圖係顯示複合晶圓10之構成之概略的透視圖。
第2圖係第1圖之A-A剖面圖。
第3圖係顯示複合晶圓10之製造步驟的透視圖。
第4圖係在實施例及比較例中所使用之透光性氧化鋁陶瓷之前方全光線穿透率頻譜的曲線圖。
第5圖係測量裝置40的說明圖。
第6圖係另一實施形態之複合晶圓的剖面圖。
第7圖係另一實施形態之複合晶圓的剖面圖。
接著使用圖式來說明用以實施本發明的形態。第1圖係顯示本發明之一實施形態之複合晶圓10之構成之概略的透視圖，第2圖係第1圖之A-A剖面圖。
如第1圖所示，複合晶圓10係藉由直接接合將支撐基板12與半導體基板14予以黏合者。該複合晶圓10係形成為1個部位成為平坦的圓形。該平坦的部分係被稱為定向平面(orientation flat，OF)的部分，且例如是在半導體元件的製造步驟中進行各種操作時，進行晶圓位置或方向的檢測等時所使用。
支撐基板12係氧化鋁純度為99%以上的透光性氧化鋁基板。該支撐基板12之波長200至750nm的直線穿透率係20%以下。此外，支撐基板12之波長200至250nm的前方全光線穿透率係70%以上，較佳為80%以上，較波長555nm的 前方全光線穿透率為高。支撐基板12之平均結晶粒徑係10μm至50μm。支撐基板12之雙面的算術表面粗度Ra係0.5至20nm。該支撐基板12之厚度係50至800μm，為半透明。
半導體基板14係單晶矽基板。該半導體基板14之厚度係0.05至0.5μm，為透明。
關於此種複合晶圓10之製造方法的一例，茲使用第3圖說明如下。第3圖係顯示複合晶圓10之製造步驟的透視圖。首先，準備具有OF之預定直徑及厚度的支撐基板12。此外，準備與支撐基板12相同直徑的半導體基板24(參照第3圖(a))。該半導體基板24係較複合晶圓10的半導體基板14為厚。支撐基板12係例如藉由注凝成型(gel cast)法來製作。以注凝成型法而言，首先，係將包含α-氧化鋁粉末、異氰酸鹽(isocyanate)系之膠凝劑及氨基甲酸乙酯(urethane)反應促進用之催化劑的漿料置入於成形模並使之固化而作成成形體之後，再從成形模取出該成形體，且藉由在氫環境下進行燒結而作成多晶的透光性陶瓷，再將其進行研磨，藉此而獲得支撐基板12。該支撐基板12只要將在注凝成型法中所使用的模具設為大型者，即可容易大型化(例如直徑ψ12英吋(inch)左右)。另外，若要增大平均結晶粒徑，可將在氫環境下的燒製溫度設定為較高，或者也可在較低的燒製溫度下重複燒製。
接著，藉由直接接合將支撐基板12與半導體基板24予以黏合(參照第3圖(b))。以直接接合技術而言，係可例如使用藉由以電漿處理方式將表面活性化來實現在常溫下之接合之表面活性化接合的技術。
之後，藉由以離子注入法或研磨方式將半導體基 板24薄化成為預定厚度而作成半導體基板14，而獲得複合晶圓10(參照第3圖(c))。藉由離子注入法進行薄板化時，係預先將離子植入於半導體基板24，且在將半導體基板24與支撐基板12接合之後，以機械或熱性方式將半導體基板24的一部份剝離。在進行半導體基板24的薄板化時，欲減少對於半導體基板24造成損傷的情形下，以不使用離子注入法而使用研磨為佳。
以此方式所獲得的複合晶圓10，之後，係使用一 般的光微影技術來進行圖案化。具體而言，係在半導體基板14的表面塗布光阻並進行乾燥，再透過光罩(photomask)將光照射於光阻(遮罩曝光)。接著浸漬於顯影液，將不需要的光阻去除。光阻為負阻劑(nega resist)時，光阻中被光照到的部分即殘留於半導體基板14。另一方面，在光阻為正阻劑(posi resist)時，光阻中未被光照到的部分即殘留於半導體基板14。 然後，藉由蝕刻將半導體基板14之表面中未被光阻所覆蓋的部位予以去除。
在此，遮罩曝光時，所照射的光雖會穿透半導體 基板14，但由於支撐基板12的前方全光線穿透率較高，因此會抑制從半導體基板14與支撐基板12之接合界面及支撐基板12之內部朝後方(亦即半導體基板側)的反射。再者，由於支撐基板12的直線穿透率較小，因此光在支撐基板12內的散射增加，而不會有在曝光機的平台面反射而使遮罩之背面的阻劑曝光之情形。相對於此，支撐基板12為矽時，由於矽係單晶， 因此不存在粒界，而會有所照射的光在曝光機的平台面反射而使遮罩之背面的阻劑曝光之情形，而無法精確度良好地形成圖案。此外，為了要形成高精確度的圖案，曝光光源就必須短波長化。因此，支撐基板12係以使更短波長的光，尤其200nm附近之短波長紫外線區域的光(例如KrF雷射(248nm))散射為佳。使用在本實施形態之支撐基板12之多晶的透光性氧化鋁，係具有在此種短波長紫外線區域中，前方全光線穿透率提升，另一方面直線穿透率則降低的特性。當光入射至此種透光性氧化鋁製的支撐基板12時，該光即在存在於支撐基板12之內部的粒界折射，而朝向全方位射出。在透光性氧化鋁中，光的波長愈短，則該傾向愈為顯著，因此直線穿透率降低，另一方面前方全光線穿透率則提升。亦即，波長愈短，散射光就愈多。因此，在以特別短波長實施曝光及圖案化時，宜使用透光性氧化鋁。
另一方面，在晶圓製程中，複合晶圓10雖被自動搬運，但此時係藉由可視光進行圖像辨識。因此，為了要使複合晶圓10辨識圖像，乃要求不穿透可視光的特性。由於本實施形態之複合晶圓10，在波長200至750nm的區域中具有由直線穿透率為20%以下之透光性氧化鋁所構成的支撐基板12，因此適合於圖像辨識。相對於此，例如SOS(Si-on-Sapphire，矽上藍寶石)晶圓係具有在可視光區域為透明之藍寶石所構成的支撐基板，因此不適合於圖像辨識。
依據以上詳述之本實施形態的複合晶圓10，由於使用純度99%以上之多晶的透光性氧化鋁做為支撐基板12，因 此可確保良好的絕緣性(例如>1014Ωm)與導熱性(例如>30W/mK)。此外，由於透光性氧化鋁之tanδ較小，因此適合於高頻元件。再者，藉由光微影所進行之圖案化的精確度獲得提升。
此外，支撐基板12之平均結晶粒徑係小至10μm 至50μm，因此在光微影技術的曝光步驟中容易使光散射。
再者，由於支撐基板12之波長200至250nm的前 方全光線穿透率係70%以上(較佳為80%以上)，因此在光微影技術的曝光步驟中，使用波長200至250nm的UV時，可達成高精確度的圖案化。亦即，波長200至250nm的UV雖會通過半導體基板，但支撐基板的前方全光線穿透率高至70%以上，因此朝向後方亦即朝向半導體基板側的散射或反射較少，支撐基板上的光阻幾乎不會從背面曝光。結果，可達成高精確度的圖案化。順帶一提，由於曝光裝置的解析度係以k×λ/NA來定義(k：係數，λ：光源的波長，NA：投影透鏡的開口數)，因此藉由以短波長曝光，可形成微細圖案。
再者，由於支撐基板12之波長200至750nm的直 線穿透率係20%以下，因此既可抑制在曝光機之平台面之反射所造成的影響，又可在半導體製程中於自動搬運該複合晶圓10時藉由可視光進行圖像辨識。
另外，本發明並未限定於上述的實施形態，只要 屬於本發明之技術範圍，當然均可藉由各種態樣來實施。
例如，在上述的實施形態中，支撐基板12亦可具 備如第6圖或第7圖所示的模腔。此種複合晶圓係可應用在 Si-MEMS。由於支撐基板12係藉由將透光性氧化鋁的原料予以成形並燒製所獲得，因此在製作具備有模腔的支撐基板12時，只要使用可獲得具備有模腔之成形體的模具即可。因此，不需要遮罩或蝕刻的步驟。例如，使用矽基板而非透光性氧化鋁基板做為支撐基板12時，若要在該矽基板製作模腔，首先需以遮罩覆蓋矽基板的單面(與半導體基板接合之面相反側的面)，接著將該遮罩予以曝光、顯影，之後再將未被遮罩覆蓋的部分進行蝕刻之一連串的步驟。模腔的形狀並未特別限定，可為矩形亦可為非線形，只要使用與該形狀對應的模具即可。
[實施例]
[實施例1]
首先，以下列製法準備使用做為支撐基板的透光性氧化鋁基板。首先，調製混合有第1表之成分的漿料。另外，α-氧化鋁粉末係使用純度99.99%、比表面積3.5至4.5m2/g、平均一次粒子徑0.35至0.45μm者。
將該漿料於室溫下注入於鋁合金製的模具後，於 室溫下放置1小時。接著在40℃下放置30分鐘，進行固化後進行離模。再者，於室溫、及接著於90℃下分別放置2小時，而獲得板狀的粉末成形體。將所獲得的粉末成形體於大氣中在1100℃下進行假燒(預備燒製)之後，將假燒體載置於鉬製的板，且於在該板上方再覆蓋上鉬製板的狀態下，於氫：氮=3：1(體積比)的大氣環境下，設定從1400℃至1600℃的升溫溫度為50℃/h，於1750℃下進行1次燒製，而獲得具有定向平面之直徑ψ4英吋的透光性氧化鋁陶瓷基板。該基板的板厚為1mm，而表面的平均粒徑為20μm。關於該透光性氧化鋁基板，在不進行表面研磨下測量了前方全光線穿透率。其結果如第4圖所示。從第4圖可明瞭，前方全光線穿透率在可視光波長方面雖未達70%(測量波長555nm)，但在波長200至250nm方面則高至80%以上。
另外，前方全光線穿透率係根據藉由第5圖之測 量裝置40所獲得的測量值來算出。第5圖的測量裝置，係以試料S(厚度3mm)封住積分球41的開口部，再將具有孔44(直徑ψ3mm)的平板(plate)42載置於試料S的上面，且在該狀態下將來自光源46的光透過孔44而照射至試料S，再使用積分球41收集通過試料S而來的光，且藉由檢測器48測量該光的強度者。前方全光線穿透率係以下列公式求出。
前方全光線穿透率=100×(所測量之光的強度)/(光源的強度)
將所獲得的多晶透光性氧化鋁基板，依序使用GC(green carbon，綠碳)磨粒、金剛石(diamond)磨粒、CMP 液體研磨至0.6mm厚度。經測量該基板之可視光區域之直線穿透率後，結果為20%(測量波長555nm)。此外，tanδ為10-5、體積固有電阻值為1014Ωm、導熱率為33W/mK、算術表面粗度Ra為<1nm。
接著，準備具有直徑ψ4英吋、厚度250μm之定向 平面的單晶Si基板。然後，藉由電漿活性化的直接接合，將單晶Si基板與上述的多晶透光性氧化鋁基板予以黏合。用於接合的兩基板，係在氮氣下實施電漿處理，之後再藉由水洗處理將表面的微粒子(particle)去除。將兩基板以定向平面實施接合並重疊，再將兩基板的端部按壓並密接，藉此接合該按壓的部分，並且將該接合傳遞至整面。此現象係藉由兩基板彼此吸引的力量(表面間引力)而自動進行接合者，且會在表面被研磨至非常光滑時被觀察到。在兩基板的接合結束後，將單晶Si基板側以研磨機(grinder)研磨至厚度成為20μm為止。接著，使用1μm的金剛石磨粒與錫平板進行研磨(lap)加工至厚度成為3μm為止。接著使用膠態氧化矽(colloidal silica)與聚氨酯墊(urethane pad)進行研磨(polish)，使厚度成為0.2μm。如此，將Si基板薄化之後，於900℃下實施退火(anneal)處理，而獲得複合晶圓。
在以此方式所獲得之複合晶圓的Si基板，使用曝 光機形成細線圖案。亦即，首先，將阻劑塗布至Si基板上，且使用形成有線寬0.4μm之圖案的遮罩進行曝光之後進行顯影。曝光係使用KrF雷射(λ=248nm)。使用透光性氧化鋁基板做為基底(base)時，尤其於200nm附近會在基板內部幾乎 都被散射，因此在晶圓背面之反射返回所導致光的影響較少，而可形成高精確度的圖案。
[實施例2]
除了使用製作實施例1之多晶透光性氧化鋁基板時的漿料，設定燒製溫度在1700℃下進行1次燒製以外，均以與實施例1相同的步驟製作多晶透光性氧化鋁基板。關於所獲得之多晶透光性氧化鋁基板，在不進行表面研磨下測量了前方全光線穿透率後，結果如第4圖所示，在可視光波長方面雖未達70%(測量波長555nm)，但在波長200至250nm方面則高至70%以上。該透光性氧化鋁基板的平均粒徑係12μm。將該透光性氧化鋁基板以與實施例1相同方式研磨至0.6mm厚度為止。經測量該基板之可視光區域之直線穿透率後，結果為30%(測量波長555nm)。此外，tanδ為10-5、體積固有電阻值為1014Ωm、導熱率為33W/mK、算術表面粗度Ra為<1nm。使用研磨後之透光性氧化鋁基板，以與實施例1相同方式製作複合晶圓，而形成細線圖案後，結果與實施例1相同，可形成高精確度的圖案。
[比較例]
除了使用製作實施例1之多晶透光性氧化鋁基板時的漿料，將氫氣環境中的燒製溫度變更為1500℃進行1次燒製以外，均以與實施例1相同的步驟來製作多晶透光性氧化鋁基板。關於所獲得之多晶透光性氧化鋁基板，在不進行表面研磨下測量了前方全光線穿透率後，結果在可視光波長方面雖為25%(測量波長555nm)，但在波長200至250nm方面則為較 該值更低的值。該透光性氧化鋁基板之200nm至2μm的前方全光線穿透率係40%以下，而平均粒徑則為5μm。將該透光性氧化鋁基板，以與實施例1相同方式研磨至0.6mm厚度為止。經測量該基板之可視光區域之直線穿透率後，結果為40%(測量波長555nm)。此外，tanδ為10-5、體積固有電阻值為1014Ωm、導熱率為33W/mK、算術表面粗度Ra為<1nm。使用研磨後之透光性氧化鋁基板，以與實施例1相同方式製作複合晶圓，而形成細線圖案後，結果雷射光會穿透基板內部而在端面產生反射，因此圖案形狀的精確度惡化。
本申請係以2012年7月18日所申請之美國假申請案第61/672807號做為優先權主張的基礎，該所有內容均予以援用包含於本說明書中。
[產業上之可利用性]
本發明之複合晶圓係可利用在CMOS等的半導體元件。
10‧‧‧複合晶圓
12‧‧‧支撐基板
14‧‧‧半導體基板
OF‧‧‧定向平面

Claims (9)

  1. 一種複合晶圓，包括半導體基板以及藉由直接接合而與前述半導體基板黏合的支撐基板；前述支撐基板之材料係多晶的透光性陶瓷；前述半導體基板之材料係矽；前述支撐基板之波長200至250nm的前方全光線穿透率係較波長555nm的前方全光線穿透率為高。
  2. 根據申請專利範圍第1項之複合晶圓，其中前述支撐基板之波長200至250nm的前方全光線穿透率係80%以上。
  3. 根據申請專利範圍第1或2項之複合晶圓，其中前述支撐基板之波長200至750nm的直線穿透率係20%以下。
  4. 根據申請專利範圍第1或2項之複合晶圓，其中前述支撐基板之平均結晶粒徑係10μm至50μm。
  5. 根據申請專利範圍第1或2項之複合晶圓，其中前述支撐基板係具備模腔(cavity)。
  6. 根據申請專利範圍第1或2項之複合晶圓，其中前述支撐基板之材料係多晶的透光性氧化鋁。
  7. 根據申請專利範圍第1或2項之複合晶圓，其中前述半導體基板之材料係單晶矽。
  8. 一種複合晶圓之製法，包括：(1)藉由直接接合將由多晶的透光性陶瓷所構成且波長200至250nm之前方全光線穿透率較波長555nm之前方全光線穿透率為高的支撐基板、及由矽所構成的半導體基板予以黏合的步驟；及 (2)藉由離子注入法或研磨將前述半導體基板之表面予以薄板化的步驟。
  9. 一種複合晶圓，包括半導體基板以及藉由直接接合而與前述半導體基板黏合的支撐基板；前述支撐基板之波長200至250nm的前方全光線穿透率係較波長555nm的前方全光線穿透率為高；前述支撐基板之波長200至250nm的前方全光線穿透率係70%以上；前述支撐基板之波長200至750nm的直線穿透率係30%以下；前述支撐基板之平均結晶粒徑係10μm至50μm；前述支撐基板之材料係多晶的透光性氧化鋁；前述半導體基板之材料係單晶矽。
TW102125491A 2012-07-18 2013-07-17 Composite Wafer and Its Method TWI515804B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261672807P 2012-07-18 2012-07-18

Publications (2)

Publication Number Publication Date
TW201407692A TW201407692A (zh) 2014-02-16
TWI515804B true TWI515804B (zh) 2016-01-01

Family

ID=49948806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125491A TWI515804B (zh) 2012-07-18 2013-07-17 Composite Wafer and Its Method

Country Status (7)

Country Link
US (1) US8981531B2 (zh)
EP (1) EP2736065B1 (zh)
JP (1) JP5491680B1 (zh)
KR (1) KR101436289B1 (zh)
CN (1) CN103703542B (zh)
TW (1) TWI515804B (zh)
WO (1) WO2014013980A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187410A1 (ja) * 2012-06-13 2013-12-19 日本碍子株式会社 複合基板
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法
CN105074870B (zh) 2013-12-25 2016-12-07 日本碍子株式会社 操作基板、半导体用复合基板、半导体电路基板及其制造方法
KR101597501B1 (ko) 2014-01-06 2016-02-24 엔지케이 인슐레이터 엘티디 핸들 기판 및 반도체용 복합 웨이퍼
CN105190838B (zh) * 2014-02-12 2017-06-06 日本碍子株式会社 半导体用复合基板的操作基板以及半导体用复合基板
JP6182661B2 (ja) * 2014-02-18 2017-08-16 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
JP6076486B2 (ja) * 2014-02-26 2017-02-08 日本碍子株式会社 半導体用複合基板のハンドル基板
JP6375188B2 (ja) * 2014-09-10 2018-08-15 日本碍子株式会社 透光性焼結セラミック支持体及びその製造方法
US9287106B1 (en) 2014-11-10 2016-03-15 Corning Incorporated Translucent alumina filaments and tape cast methods for making
USD809804S1 (en) * 2014-12-17 2018-02-13 Ngk Insulators, Ltd. Composite substrate for acoustic wave device
TWD174921S (zh) * 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
USD958094S1 (en) 2019-07-29 2022-07-19 Samsung Display Co., Ltd. Display panel
USD966276S1 (en) 2019-07-29 2022-10-11 Samsung Display Co., Ltd. Display module for wearable device
USD940131S1 (en) * 2019-07-29 2022-01-04 Samsung Display Co., Ltd. Display panel
KR20240021394A (ko) 2022-08-10 2024-02-19 한국과학기술원 캐비티 웨이퍼 제작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076012C (zh) * 1998-04-24 2001-12-12 中国科学院上海硅酸盐研究所 透明氮化铝陶瓷的制备方法
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2010278342A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
JP2011029594A (ja) 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011029595A (ja) 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
JP5149876B2 (ja) 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法

Also Published As

Publication number Publication date
JPWO2014013980A1 (ja) 2016-06-30
WO2014013980A1 (ja) 2014-01-23
TW201407692A (zh) 2014-02-16
KR101436289B1 (ko) 2014-08-29
US8981531B2 (en) 2015-03-17
US20140191373A1 (en) 2014-07-10
CN103703542A (zh) 2014-04-02
KR20140032483A (ko) 2014-03-14
CN103703542B (zh) 2016-06-08
EP2736065A1 (en) 2014-05-28
EP2736065A4 (en) 2015-02-11
JP5491680B1 (ja) 2014-05-14
EP2736065B1 (en) 2017-09-06

Similar Documents

Publication Publication Date Title
TWI515804B (zh) Composite Wafer and Its Method
KR102222089B1 (ko) 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
TWI605937B (zh) Composite substrate
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
KR101597501B1 (ko) 핸들 기판 및 반도체용 복합 웨이퍼
KR102188440B1 (ko) 반도체용 복합 기판의 핸들 기판
US9425083B2 (en) Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing the same
JP6076486B2 (ja) 半導体用複合基板のハンドル基板
JPWO2013179764A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
TW201619691A (zh) 薄膜的製作方法
US20070259509A1 (en) Method of thinning a wafer
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
TW201837009A (zh) 暫時固定基板及電子元件的模塑方法
Teixeira et al. Stress analysis on ultra thin ground wafers
JP2001176827A (ja) 高平坦度半導体ウェーハおよびその製造方法
KR20030056658A (ko) 실리콘 웨이퍼 제조 방법
JPH1022186A (ja) 張り合わせ用支持基板およびその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees