JPWO2014013980A1 - 複合ウェハー及びその製法 - Google Patents

複合ウェハー及びその製法 Download PDF

Info

Publication number
JPWO2014013980A1
JPWO2014013980A1 JP2013550066A JP2013550066A JPWO2014013980A1 JP WO2014013980 A1 JPWO2014013980 A1 JP WO2014013980A1 JP 2013550066 A JP2013550066 A JP 2013550066A JP 2013550066 A JP2013550066 A JP 2013550066A JP WO2014013980 A1 JPWO2014013980 A1 JP WO2014013980A1
Authority
JP
Japan
Prior art keywords
substrate
support substrate
composite wafer
wavelength
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013550066A
Other languages
English (en)
Other versions
JP5491680B1 (ja
Inventor
康範 岩崎
康範 岩崎
井出　晃啓
晃啓 井出
裕二 堀
裕二 堀
知義 多井
知義 多井
杉夫 宮澤
杉夫 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Application granted granted Critical
Publication of JP5491680B1 publication Critical patent/JP5491680B1/ja
Publication of JPWO2014013980A1 publication Critical patent/JPWO2014013980A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

複合ウェハー１０は、支持基板１２と半導体基板１４とを直接接合により貼り合わせたものである。支持基板１２は、アルミナ純度が９９％以上の透光性アルミナ基板である。この支持基板１２の可視光領域における直線透過率は４０％以下である。また、支持基板１２の波長２００〜２５０ｎｍにおける前方全光線透過率は６０％以上である。支持基板１２の平均結晶粒径は１０μｍ〜３５μｍである。半導体基板１４は、単結晶シリコン基板である。こうした複合ウェハー１０は、ＳＯＳウェハーと同等の絶縁性及び熱伝導性を有し、低コストで作製でき、大口径ウェハーを容易に得ることができる。

Description

本発明は、複合ウェハー及びその製法に関する。
携帯電話に用いられるアンテナ切り替え用スイッチには、多モード多バンド化に対応すべく、リニアリティや歪抑制の観点からこれまでＧａＡｓを用いたｐＨＥＭＴスイッチが用いられてきた。しかしＧａＡｓプラットフォームの場合、基板への電流リーク等により消費電力を下げられない欠点を抱えていた。またスイッチデバイスには外部にＳｉ製のデコーダ回路を別途必要とするため、ＧａＡｓプラットフォームを用いる場合にはこれら回路を集積化できない。そのため、小型化・低コスト化に限界があった。
近年、これを解決する技術として、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）技術が存在している（例えば特許文献１参照）。ＳＯＩウェハーとしては、Ｓｉ層上部にＳｉＯ2層を形成し、その上に別のＳｉ層を機能層として接合したものが知られている。また、ＳＯＩウェハーとしては、アルミナ基板とシリコン基板とを接合したものも知られている（例えば特許文献２）。
特開２０１１−２９５９４号公報 特開２０１０−２８９３４２号公報
しかし、特許文献１のＳＯＩウェハーでは、ＳｉＯ2層の厚みが〜１μｍ程度であるため、ＳＯＩウェハー全体としての絶縁性にある程度の限界がある。またＳｉＯ2の熱伝導率は１．５Ｗ／ｍＫ程度しかないため、ＣＭＯＳ回路層（Ｓｉ層）にて発生する熱を逃がしにくい性質を持つ。このように、特許文献１のＳＯＩウェハーは、絶縁性及び熱伝導性が良くないという問題があった。
また、特許文献２のＳＯＩウェハーでは、低ひずみ及び低損失を求める高周波デバイスへの適用を考慮すると、一般のアルミナ基板では誘電正接（ｔａｎδ）が大きすぎて適さない。これに対して、多結晶の透光性アルミナ基板は、ｔａｎδが小さいため高周波デバイスに適する。しかし、シリコン上のフォトレジスト膜にマスクを介してレーザ光を照射する際、レーザ光が透光性アルミナ基板とシリコン基板との接合界面や透光性アルミナ基板の内部からフォトレジスト膜の裏側に反射するため、パターニングの精度が低下するという問題があった。
本発明はこのような課題を解決するためになされたものであり、複合ウェハーにおいて、良好な絶縁性及び熱伝導性を担保しつつ、高周波デバイスに適すると共にフォトリソグラフィによるパターニングの精度を高くすることを目的とする。
本発明の複合ウェハーは、支持基板と半導体基板とを直接接合により貼り合わせた複合ウェハーであって、前記支持基板の材料は多結晶の透光性セラミックであり、前記半導体基板はシリコンであり、前記支持基板の波長２００〜２５０ｎｍの前方全光線透過率は波長５５５ｎｍの前方全光線透過率より高いものである。
この複合ウェハーでは、支持基板として多結晶の透光性セラミックを用いているため、良好な絶縁性（例えば＞１０14Ωｍ）と熱伝導性（例えば＞３０Ｗ／ｍＫ）とを確保することができる。また、透光性セラミック製の支持基板を用いているため、ｔａｎδが小さく、高周波デバイスに適している。更に、フォトリソグラフィによるパターニングの精度が向上する。すなわち、半導体基板の表面にフォトレジスト膜を形成したあと、波長２００〜２５０ｎｍのＵＶ（例えば波長２４８ｎｍのＫｒＦレーザを用いてフォトレジスト膜の露光を行う際、高精度のパターニングが可能となる。波長２００〜２５０ｎｍのＵＶは半導体基板を通過する。支持基板は波長２００〜２５０ｎｍの前方全光線透過率が波長５５５ｎｍの前方全光線透過率より高いため、支持基板と半導体基板との界面及び支持基板の内部から後方つまり半導体基板側への光の散乱や反射が少なく、支持基板上のフォトレジスト膜が裏側から露光されることはほとんどない。その結果、高精度のパターニングが可能となる。ちなみに、露光装置の解像度は、ｋ×λ／ＮＡで定義される（ｋ：係数、λ：光源の波長、ＮＡ：投影レンズの開口数）ため、短波長で露光することで、微細パターンが形成できる。
なお、多結晶の透光性セラミックとしては、純度９９％以上の高純度品を用いることが好ましい。不純物による熱伝導性・絶縁性の劣化を防止するためである。
本発明の複合ウェハーにおいて、前記支持基板の波長２００〜２５０ｎｍにおける前方全光線透過率は８０％以上であることが好ましい。こうすれば、上述したフォトリソグラフィによるパターニングの精度が一層向上する。
本発明の複合ウェハーにおいて、前記支持基板の波長２００〜７５０ｎｍの直線透過率は２０％以下であることが好ましい。こうすれば、支持基板は前方全光線透過率が高い一方で直線透過率が低いため、支持基板の内部で光の散乱が多くなり、複合ウェハーを載置しているステージ面での反射による影響が低減する。また、半導体製造プロセスにおいては、ウェハーは自動搬送されるが、その際には可視光による画像認識が行われる。ウェハーを画像認識させるためには、可視光を透過しない特性が求められる。支持基板の波長２００〜７５０ｎｍの直線透過率が２０％以下であれば、複合ウェハーの画像認識を確実に行うことができる。
本発明の複合ウェハーにおいて、前記支持基板の平均結晶粒径は１０μｍ〜５０μｍであることが好ましい。こうすれば、平均結晶粒径が小さいため、フォトリソグラフィ技術の露光工程において光を散乱しやすい。平均結晶粒径が１０μｍより小さいと、材料内部や粒界に偏在する欠陥が増えるため好ましくない。一方、平均結晶粒径が５０μｍより大きいと、内部応力により基板に割れが発生しやすくなるため好ましくない。
本発明の複合ウェハーにおいて、前記支持基板はキャビティを備えていてもよい。支持基板は、透光性セラミックの原料を成形し焼成することにより得られるため、キャビティを備えた支持基板を作製する際には、キャビティを備えた成形体が得られるような金型を使用すればよい。このため、マスキングやエッチングの工程が不要となる。例えば、支持基板として透光性セラミック基板ではなくシリコン基板を用いる場合、そのシリコン基板にキャビティを作製するには、まずシリコン基板の片面（半導体基板と接合する面とは反対側の面）をマスクで被覆し、次にそのマスクを露光・現像し、その後マスクされていない部分をエッチングするという一連の工程が必要となる。キャビティの形状は特に限定されず、矩形であっても非線形であっても、それに応じた金型を使用すればよい。
本発明の複合ウェハーにおいて、前記支持基板の材料は多結晶の透光性アルミナであることが好ましい。多結晶の透光性アルミナであれば、ｔａｎδが小さく、更に、波長２００〜２５０ｎｍにおける前方全光線透過率は上述した数値範囲を満足しやすいし、直線透過率も上述した数値範囲を満足しやすい。
本発明の複合ウェハーの製法は、
（１）多結晶の透光性セラミックからなり波長２００〜２５０ｎｍの前方全光線透過率は波長５５５ｎｍの前方全光線透過率より高い支持基板と、シリコンからなる半導体基板とを、直接接合により貼り合わせる工程と、
（２）前記半導体基板の表面をイオン注入法又は研磨により薄板化する工程と、
を含むものである。
この製法によれば、上述した本発明の複合ウェハーを容易に得ることができる。
本発明の複合ウェハーの製法において、工程（１）では、多結晶の透光性セラミックを用いるが、こうした透光性セラミックは、例えば、セラミック粉末、ゲル化剤及びゲル化触媒を含むスラリーを成形型に入れて固化させて成形体とした後、その成形体を成形型から取り出し、水素雰囲気にて焼結させることにより得ることができる。焼結温度は１７００〜１８００℃とすることがよい。これにより平均結晶粒径が１０μｍ以上となり、透光性セラミックの波長２００〜２５０ｎｍの前方全光線透過率が波長５５５ｎｍの前方全光線透過率より高くすることができる。さらに前方全光線透過率を高くしたい場合は、結晶粒径を大きくするとよい。大きな結晶粒径を得る場合は、焼成温度を高くしてもよいが、同温度にて繰り返し焼成してもよい。こうした透光性セラミックを用いれば、良好な絶縁性（＞１０14Ωｍ）と高い熱伝導性（例えば＞３０Ｗ／ｍＫ）とを確保することができるし、ｔａｎδが小さいため高周波デバイスに適している。また、フォトリソグラフィによるパターニングの精度が向上する。
本発明の複合ウェハーの製法において、工程（１）では、支持基板と半導体基板とを直接接合により接合する。直接接合技術には、例えば表面をプラズマ処理により活性化することで常温での接合を実現する表面活性化接合といった技術を用いることができる。
本発明の複合ウェハーの製法において、工程（２）では、支持基板と半導体基板とを接合したあと、イオン注入法や研磨により半導体基板を薄板化する。これにより、絶縁性に優れた半導体基板を有する複合ウェハーとすることができる。イオン注入法により薄板化する場合には、半導体基板（例えばバルクＳｉ基板）に予めイオンを打ち込んでおき、これと支持基板とを接合した後、機械的或いは熱的に半導体基板の一部を剥離する。半導体基板の薄板化にあたり、半導体基板に対するダメージを減らしたい場合には、イオン注入法を用いるのではなく研磨するのが好ましい。研磨を採用すると、イオン注入法を採用した場合に比べてＳｉの結晶性がよい。１００ｎｍ以下の極薄の半導体基板を得たい場合には、研磨ではなくイオン注入法を用いるのが好ましい。半導体基板の厚みは、特に限定するものではないが、例えば完全空乏型ＣＭＯＳ構造を得たい場合には、１００〜３００ｎｍ程度とするのが好ましく、部分空乏型ＣＭＯＳ構造を得たい場合には、〜１μｍ程度とするのが好ましい。
複合ウェハー１０の構成の概略を示す斜視図。 図１のＡ−Ａ断面図。 複合ウェハー１０の製造工程を示す斜視図。 実施例及び比較例で用いた透光性アルミナセラミックの前方全光線透過率スペクトルのグラフ。 測定装置４０の説明図。 他の実施形態の複合ウェハーの断面図。 他の実施形態の複合ウェハーの断面図。
次に、本発明を実施するための形態を図面を用いて説明する。図１は本発明の一実施形態である複合ウェハー１０の構成の概略を示す斜視図、図２は図１のＡ−Ａ断面図である。
複合ウェハー１０は、図１に示すように、支持基板１２と半導体基板１４とを直接接合により貼り合わせたものである。この複合ウェハー１０は、１箇所がフラットになった円形に形成されている。このフラットな部分は、オリエンテーションフラット（ＯＦ）と呼ばれる部分であり、例えば、半導体デバイスの製造工程において諸操作を行う際などに、ウェハー位置や方向の検出などを行うときに用いられる。
支持基板１２は、アルミナ純度が９９％以上の透光性アルミナ基板である。この支持基板１２の波長２００〜７５０ｎｍにおける直線透過率は２０％以下である。また、支持基板１２の波長２００〜２５０ｎｍにおける前方全光線透過率は７０％以上、好ましくは８０％以上であり、波長５５５ｎｍの前方全光線透過率より高い。支持基板１２の平均結晶粒径は１０μｍ〜５０μｍである。支持基板１２の両面の算術表面粗さＲａは０．５〜２０ｎｍである。この支持基板１２は、厚さが５０〜８００μｍであり、半透明である。
半導体基板１４は、単結晶シリコン基板である。この半導体基板１４は、厚さが０．０５〜０．５μｍであり、透明である。
こうした複合ウェハー１０の製造方法の一例について、図３を用いて以下に説明する。図３は、複合ウェハー１０の製造工程を示す斜視図である。まず、ＯＦを有する所定の直径及び厚さの支持基板１２を用意する。また、支持基板１２と同じ直径の半導体基板２４を用意する（図３（ａ）参照）。この半導体基板２４は、複合ウェハー１０の半導体基板１４よりも厚い。支持基板１２は、例えばゲルキャスト法により作製される。ゲルキャスト法では、まず、α−アルミナ粉末、イソシアネート系のゲル化剤及びウレタン反応促進用の触媒を含むスラリーを成形型に入れて固化させて成形体とした後、その成形体を成形型から取り出し、水素雰囲気にて焼結させることにより多結晶の透光性アルミナとし、それを研磨することにより支持基板１２を得る。この支持基板１２は、ゲルキャスト法で用いる金型を大型なものにすれば、容易に大型化することができる（例えば直径φ１２インチ程度）。なお、平均結晶粒径を大きくするには、水素雰囲気での焼成温度を高く設定してもよいし、或いは低い焼成温度において繰り返し焼成してもよい。
次に、支持基板１２と半導体基板２４とを直接接合により貼り合わせる（図３（ｂ）参照）。直接接合技術としては、例えば表面をプラズマ処理により活性化することで常温での接合を実現する表面活性化接合といった技術を用いることができる。
その後、イオン注入法や研磨により半導体基板２４を所定厚さになるように薄くすることで半導体基板１４とし、複合ウェハー１０を得る（図３（ｃ）参照）。イオン注入法により薄板化する場合には、半導体基板２４に予めイオンを打ち込んでおき、これと支持基板１２とを接合した後、機械的或いは熱的に半導体基板２４の一部を剥離する。半導体基板２４の薄板化にあたり、半導体基板２４に対するダメージを減らしたい場合には、イオン注入法を用いるのではなく研磨するのが好ましい。
こうして得られた複合ウェハー１０は、この後、一般的なフォトリソグラフィ技術を用いてパターニングが行われる。具体的には、半導体基板１４の表面にフォトレジストを塗布・乾燥し、フォトマスクを通してフォトレジストに光を照射する（マスク露光）。次に現像液に浸漬させ、不要なフォトレジストを除去する。フォトレジストがネガレジストの場合には、フォトレジストのうち光が当たった部分が半導体基板１４に残る。一方、フォトレジストがポジレジストの場合には、フォトレジストのうち光が当たらなかった部分が半導体基板１４に残る。そして、半導体基板１４の表面のうちフォトレジストで覆われていない箇所をエッチングにより除去する。
ここで、マスク露光時、照射した光は、半導体基板１４を透過するが、支持基板１２の前方全光線透過率が高いため、半導体基板１４と支持基板１２との接合界面及び支持基板１２の内部から後方（つまり半導体基板側）への反射が抑制される。更に、支持基板１２の直線透過率が小さいため、支持基板１２内での光の散乱が増加し、露光機のステージ面で反射してマスクの裏側のレジストを露光することはない。これに対して、支持基板１２がシリコンの場合、シリコンは単結晶なので粒界が存在せず、照射した光は露光機のステージ面で反射してマスクの裏側のレジストを露光することがあり、精度よくパターンを形成できない。また、高精度なパターンを形成するためには、露光光源の短波長化が必須となる。そのため、支持基板１２はより短波長の光、特に２００ｎｍ付近の短波長紫外線領域の光（例えばＫｒＦレーザ（２４８ｎｍ）を散乱するのが好ましい。本実施形態の支持基板１２に使用した多結晶の透光性アルミナは、こうした短波長紫外線領域において前方全光線透過率が向上する一方、直線透過率が低下する特性を持っている。こうした透光性アルミナ製の支持基板１２に光が入射されると、その光は支持基板１２の内部に存在する粒界で屈折し、全方位に向けて出射される。透光性アルミナでは、光の波長が短いほどこの傾向が顕著となるため、直線透過率が低下する一方で前方全光線透過率が向上する、すなわち、波長が短いほど散乱光が多くなる。このために、特に短波長にて露光及びパターニングを実施する際には透光性アルミナが好適に用いられる。
一方、ウェハープロセスにおいて、複合ウェハー１０は自動搬送されるが、その際には可視光による画像認識が行われる。そのため、複合ウェハー１０を画像認識させるためには可視光を透過しない特性が求められる。本実施形態の複合ウェハー１０は、波長２００〜７５０ｎｍの領域において直線透過率が２０％以下の透光性アルミナからなる支持基板１２を有しているため、画像認識に適している。これに対して、例えばＳＯＳ（Ｓｉ−ｏｎ−Ｓａｐｐｈｉｒｅ）ウェハーは可視光領域において透明であるサファイヤからなる支持基板を有しているため、画像認識には適さない。
以上詳述した本実施形態の複合ウェハー１０によれば、支持基板１２として純度９９％以上の多結晶の透光性アルミナを用いているため、良好な絶縁性（例えば＞１０14Ωｍ）と熱伝導性（例えば＞３０Ｗ／ｍＫ）とを確保することができる。また、透光性アルミナはｔａｎδが小さいため、高周波デバイスに適している。更に、フォトリソグラフィによるパターニングの精度が向上する。
また、支持基板１２の平均結晶粒径は１０μｍ〜５０μｍと小さいため、フォトリソグラフィ技術の露光工程において光を散乱しやすい。
更に、支持基板１２の波長２００〜２５０ｎｍにおける前方全光線透過率は７０％以上（好ましくは８０％以上）であるため、フォトリソグラフィ技術の露光工程において、波長２００〜２５０ｎｍのＵＶを用いる際、高精度のパターニングが可能となる。すなわち、波長２００〜２５０ｎｍのＵＶは半導体基板を通過するが、支持基板は前方全光線透過率が７０％以上と高いため、後方つまり半導体基板側への散乱や反射が少なく、支持基板上のフォトレジストが裏側から露光されることはほとんどない。その結果、高精度のパターニングが可能となる。ちなみに、露光装置の解像度は、ｋ×λ／ＮＡで定義される（ｋ：係数、λ：光源の波長、ＮＡ：投影レンズの開口数）ため、短波長で露光することで、微細パターンが形成できる。
更にまた、支持基板１２の波長２００〜７５０ｎｍにおける直線透過率は２０％以下であるため、露光機のステージ面での反射による影響を抑えることができるし、半導体製造プロセスにおいてこの複合ウェハー１０を自動搬送する際に可視光による画像認識が可能となる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態において、支持基板１２は、図６や図７に示すようなキャビティを備えていてもよい。こうした複合ウェハーはＳｉ−ＭＥＭＳに応用することができる。支持基板１２は、透光性アルミナの原料を成形し焼成することにより得られるため、キャビティを備えた支持基板１２を作製する際には、キャビティを備えた成形体が得られるような金型を使用すればよい。このため、マスキングやエッチングの工程が不要となる。例えば、支持基板１２として透光性アルミナ基板ではなくシリコン基板を用いる場合、そのシリコン基板にキャビティを作製するには、まずシリコン基板の片面（半導体基板と接合する面とは反対側の面）をマスクで被覆し、次にそのマスクを露光・現像し、その後マスクされていない部分をエッチングするという一連の工程が必要となる。キャビティの形状は特に限定されず、矩形であっても非線形であってもよく、それに応じた金型を使用すればよい。
［実施例１］
まず、支持基板として用いる透光性アルミナ基板を以下の製法で用意した。最初に、表１の成分を混合したスラリーを調製した。なお、α−アルミナ粉末は、純度９９．９９％、比表面積３．５〜４．５ｍ2／ｇ、平均一次粒子径０．３５〜０．４５μｍのものを用いた。
Figure 2014013980
このスラリーを、アルミニウム合金製の型に室温で注入した後、室温で１時間放置した。次いで４０℃で３０分放置し、固化を進めてから、離型した。さらに、室温、次いで９０℃の各々にて２時間放置して、板状の粉末成形体を得た。得られた粉末成形体を、大気中１１００℃で仮焼（予備焼成）した後、仮焼体をモリブデン製の板に載せ、その上に更にモリブデン製の板をかぶせた状態で、水素：窒素＝３：１（体積比）の雰囲気中、１４００℃から１６００℃での昇温速度を５０℃/ｈとし、１７５０℃で１回焼成を行い、オリフラを有する直径φ４インチの透光性アルミナセラミック基板を得た。この基板は、板厚が１ｍｍ、表面の平均粒径が２０μｍであった。この透光性アルミナ基板につき、表面研磨することなく前方全光線透過率を測定した。その結果を図４に示す。図４から明らかなように、前方全光線透過率は可視光波長では７０％未満（測定波長５５５ｎｍ）であったが、波長２００ｎｍ〜２５０ｎｍでは８０％以上と高かった。
なお、前方全光線透過率は、図５の測定装置４０によって得られた測定値に基づいて算出した。図５の測定装置は、積分球４１の開口部を試料Ｓ（厚さ３ｍｍ）で塞ぎ、穴４４（直径φ３ｍｍ）を有するプレート４２を試料Ｓの上面に載置し、その状態で光源４６からの光を穴４４を通して試料Ｓへ照射し、積分球４１を用いて試料Ｓを通過してきた光を集め、その光の強度を検出器４８により測定するものである。前方全光線透過率は、以下の式により求めた。
前方全光線透過率＝１００×（測定した光の強度）／（光源の強度）
得られた多結晶透光性アルミナ基板をＧＣ（グリーンカーボン）砥粒、ダイヤモンド砥粒、ＣＭＰリキッドを順に用いて０．６ｍｍ厚に研磨した。その基板の可視光領域の直線透過率を測定したところ、２０％（測定波長５５５ｎｍ）であった。また、ｔａｎδは１０-5、体積固有抵抗値は１０14Ωｍ、熱伝導率は３３Ｗ／ｍＫ、算術平均粗さＲａは＜１ｎｍであった。
次に、直径φ４インチ、厚み２５０μｍのオリフラを有する単結晶Ｓｉ基板を用意した。そして、単結晶Ｓｉ基板と上述の多結晶透光性アルミナ基板とを、プラズマ活性化による直接接合により貼り合わせた。接合に用いた両基板は、窒素にてプラズマ処理を実施し、その後水洗処理により表面のパーティクルを除去した。両基板をオリフラにて目合わせを実施して重ね合わせ、両基板の端部を押圧して密着させることにより、その押圧した部分が接合されると共に、その接合が全面へと伝播していった。この現象は、両基板がお互いに引きつけ合う力（表面間引力）により自動的に接合が進行していくものであり、非常に平滑に表面が研磨されている場合に観察される。両基板の接合が終了した後、単結晶Ｓｉ基板側をグラインダーで厚みが２０μｍになるまで研削した。次に、１μｍのダイヤモンド砥粒と錫定盤を用いて厚みが３μｍになるまでラップ加工した。次にコロイダルシリカとウレタンパッドを用いてポリッシュし、厚みを０．２μｍとした。このようにＳｉ基板を薄くした後、９００℃にてアニール処理を実施し、複合ウェハーを得た。
このようにして得られた複合ウェハーのＳｉ基板に、露光機を用いて細線パターンを形成した。すなわち、まず、Ｓｉ基板上へレジストを塗布し、線幅０．４μｍのパターンが形成されたマスクを用いて露光した後、現像した。露光には、ＫｒＦレーザ（λ＝２４８ｎｍ）を用いた。透光性アルミナ基板をベースとして用いた場合、特に２００ｎｍ付近にて基板内部でほとんど散乱されるため、ウェハー裏面での反射戻りによる光の影響が少なく、高精度なパターン形成が可能となった。
［実施例２]
実施例１の多結晶透光性アルミナ基板を作製したときのスラリーを用いて、焼成温度を１７００℃にて１回焼成とした以外は、実施例１と同様の手順で多結晶透光性アルミナ基板を作製した。得られた多結晶透光性アルミナ基板につき、表面研磨することなく前方全光線透過率を測定したところ、図４に示すように、可視光波長では７０％未満（測定波長５５５ｎｍ）であったが、波長２００ｎｍ〜２５０ｎｍでは７０％以上と高かった。この透光性アルミナ基板の平均粒径は１２μｍであった。この透光性アルミナ基板を実施例１と同様にして０．６ｍｍ厚まで研磨した。その基板の可視光領域の直線透過率を測定したところ、３０％（測定波長５５５ｎｍ）であった。また、ｔａｎδは１０-5、体積固有抵抗値は１０14Ωｍ、熱伝導率は３３Ｗ／ｍＫ、算術平均粗さＲａは１ｎｍであった。研磨後の透光性アルミナ基板を用いて実施例１と同様にして複合ウェハーを作製し、細線パターンを形成したところ、実施例１と同様、高精度なパターンを形成することができた。
［比較例１］
実施例１の多結晶透光性アルミナ基板を作製したときのスラリーを用いて、水素雰囲気中の焼成温度を１５００℃に変更して１回焼成した以外は、実施例１と同様の手順で多結晶透光性アルミナ基板を作製した。得られた多結晶透光性アルミナ基板につき、表面研磨することなく前方全光線透過率を測定したところ、可視光波長では２５％（測定波長５５５ｎｍ）であったが、波長２００ｎｍ〜２５０ｎｍではそれよりも低い値となった。この透光性アルミナ基板の２００ｎｍ〜２μｍにおける前方全光線透過率は４０％以下、平均粒径は５μｍであった。この透光性アルミナ基板を実施例１と同様にして０．６ｍｍ厚に研磨した。その基板の可視光領域の直線透過率を測定したところ、４０％（測定波長５５５ｎｍ）であった。また、ｔａｎδは１０-5、体積固有抵抗値は１０14Ωｍ、熱伝導率は３３Ｗ／ｍＫ、算術平均粗さＲａは＜１ｎｍであった。研磨後の透光性アルミナ基板を用いて実施例１と同様にして複合ウェハーを作製し、細線パターンを形成したところ、レーザ光が基板内部を透過し端面での反射を生じてしまうため、パターン形状の精度が悪化してしまった。
本出願は、２０１２年７月１８日に出願された米国仮出願第６１／６７２８０７号を優先権主張の基礎としており、引用によりその内容の全てが本明細書に含まれる。
本発明の複合ウェハーは、ＣＭＯＳなどの半導体デバイスに利用可能である。
１０ 複合ウェハー、１２ 支持基板、１４ 半導体基板、２４ 半導体基板、４０ 測定装置、４１ 積分球、４２ プレート、４４ 穴、４６ 光源、４８ 検出器。

Claims (8)

  1. 支持基板と半導体基板とを直接接合により貼り合わせた複合ウェハーであって、
    前記支持基板の材料は多結晶の透光性セラミックであり、
    前記半導体基板の材料はシリコンであり、
    前記支持基板の波長２００〜２５０ｎｍの前方全光線透過率は波長５５５ｎｍの前方全光線透過率より高い、
    複合ウェハー。
  2. 前記支持基板の波長２００〜２５０ｎｍの前方全光線透過率は８０％以上である、
    請求項１に記載の複合ウェハー。
  3. 前記支持基板の波長２００〜７５０ｎｍの直線透過率は２０％以下である、
    請求項１又は２に記載の複合ウェハー。
  4. 前記支持基板の平均結晶粒径は１０μｍ〜５０μｍである、
    請求項１〜３のいずれか１項に記載の複合ウェハー。
  5. 前記支持基板はキャビティを備えている、
    請求項１〜４のいずれか１項に記載の複合ウェハー。
  6. 前記支持基板の材料は多結晶の透光性アルミナである、
    請求項１〜５のいずれか１項に記載の複合ウェハー。
  7. 前記半導体板の材料は単結晶シリコンである、
    請求項１〜６のいずれか１項に記載の複合ウェハー。
  8. （１）多結晶の透光性セラミックからなり波長２００〜２５０ｎｍの前方全光線透過率は波長５５５ｎｍの前方全光線透過率より高い支持基板と、シリコンからなる半導体基板とを、直接接合により貼り合わせる工程と、
    （２）前記半導体基板の表面をイオン注入法又は研磨により薄板化する工程と、
    を含む複合ウェハーの製法。
JP2013550066A 2012-07-18 2013-07-16 複合ウェハー及びその製法 Expired - Fee Related JP5491680B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261672807P 2012-07-18 2012-07-18
US61/672807 2012-07-18
PCT/JP2013/069284 WO2014013980A1 (ja) 2012-07-18 2013-07-16 複合ウェハー及びその製法

Publications (2)

Publication Number Publication Date
JP5491680B1 JP5491680B1 (ja) 2014-05-14
JPWO2014013980A1 true JPWO2014013980A1 (ja) 2016-06-30

Family

ID=49948806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013550066A Expired - Fee Related JP5491680B1 (ja) 2012-07-18 2013-07-16 複合ウェハー及びその製法

Country Status (7)

Country Link
US (1) US8981531B2 (ja)
EP (1) EP2736065B1 (ja)
JP (1) JP5491680B1 (ja)
KR (1) KR101436289B1 (ja)
CN (1) CN103703542B (ja)
TW (1) TWI515804B (ja)
WO (1) WO2014013980A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694112B1 (ko) * 2012-06-13 2017-01-06 엔지케이 인슐레이터 엘티디 복합 기판
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法
EP2978009B1 (en) * 2013-12-25 2018-03-21 NGK Insulators, Ltd. Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing same
WO2015102065A1 (ja) 2014-01-06 2015-07-09 日本碍子株式会社 ハンドル基板および半導体用複合ウエハー
JP5849176B1 (ja) * 2014-02-12 2016-01-27 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
TWI642086B (zh) * 2014-02-18 2018-11-21 日商日本碍子股份有限公司 Substrate substrate and method for manufacturing composite substrate for semiconductor
KR102263959B1 (ko) * 2014-02-26 2021-06-11 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판
JP6375188B2 (ja) * 2014-09-10 2018-08-15 日本碍子株式会社 透光性焼結セラミック支持体及びその製造方法
US9287106B1 (en) 2014-11-10 2016-03-15 Corning Incorporated Translucent alumina filaments and tape cast methods for making
USD809804S1 (en) * 2014-12-17 2018-02-13 Ngk Insulators, Ltd. Composite substrate for acoustic wave device
TWD174921S (zh) 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
USD966276S1 (en) 2019-07-29 2022-10-11 Samsung Display Co., Ltd. Display module for wearable device
USD958094S1 (en) 2019-07-29 2022-07-19 Samsung Display Co., Ltd. Display panel
USD940131S1 (en) * 2019-07-29 2022-01-04 Samsung Display Co., Ltd. Display panel
KR20240021394A (ko) 2022-08-10 2024-02-19 한국과학기술원 캐비티 웨이퍼 제작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076012C (zh) * 1998-04-24 2001-12-12 中国科学院上海硅酸盐研究所 透明氮化铝陶瓷的制备方法
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2010278342A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
JP2011029594A (ja) 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011029595A (ja) 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
JP5149876B2 (ja) 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法

Also Published As

Publication number Publication date
EP2736065B1 (en) 2017-09-06
JP5491680B1 (ja) 2014-05-14
EP2736065A4 (en) 2015-02-11
KR101436289B1 (ko) 2014-08-29
EP2736065A1 (en) 2014-05-28
WO2014013980A1 (ja) 2014-01-23
TWI515804B (zh) 2016-01-01
KR20140032483A (ko) 2014-03-14
US20140191373A1 (en) 2014-07-10
CN103703542A (zh) 2014-04-02
TW201407692A (zh) 2014-02-16
US8981531B2 (en) 2015-03-17
CN103703542B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5491680B1 (ja) 複合ウェハー及びその製法
TWI609435B (zh) Composite substrate, semiconductor device and method for manufacturing semiconductor device
TWI605937B (zh) Composite substrate
KR101597501B1 (ko) 핸들 기판 및 반도체용 복합 웨이퍼
KR102188440B1 (ko) 반도체용 복합 기판의 핸들 기판
JP6208646B2 (ja) 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
KR101595693B1 (ko) 반도체용 복합 기판의 핸들 기판
TWI595309B (zh) 薄膜的製作方法
JP6076486B2 (ja) 半導体用複合基板のハンドル基板
EP2978009B1 (en) Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing same
JP5849176B1 (ja) 半導体用複合基板のハンドル基板および半導体用複合基板
TW201003763A (en) Wafer dicing methods
TW201837009A (zh) 暫時固定基板及電子元件的模塑方法
JP5368001B2 (ja) Ｓｏｉ基板の製造方法
JP6375188B2 (ja) 透光性焼結セラミック支持体及びその製造方法
JP2001176827A (ja) 高平坦度半導体ウェーハおよびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees