KR20100071098A - 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판 - Google Patents

인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판 Download PDF

Info

Publication number
KR20100071098A
KR20100071098A KR1020107010330A KR20107010330A KR20100071098A KR 20100071098 A KR20100071098 A KR 20100071098A KR 1020107010330 A KR1020107010330 A KR 1020107010330A KR 20107010330 A KR20107010330 A KR 20107010330A KR 20100071098 A KR20100071098 A KR 20100071098A
Authority
KR
South Korea
Prior art keywords
copper foil
nickel
zinc
printed circuit
layer
Prior art date
Application number
KR1020107010330A
Other languages
English (en)
Other versions
KR101188147B1 (ko
Inventor
데루마사 모리야마
겐고 가미나가
Original Assignee
닛코 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛코 킨조쿠 가부시키가이샤 filed Critical 닛코 킨조쿠 가부시키가이샤
Publication of KR20100071098A publication Critical patent/KR20100071098A/ko
Application granted granted Critical
Publication of KR101188147B1 publication Critical patent/KR101188147B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/565Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of zinc
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0239Coupling agent for particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • Y10T428/12569Synthetic resin
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583Component contains compound of adjacent metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583Component contains compound of adjacent metal
    • Y10T428/1259Oxide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611Oxide-containing component
    • Y10T428/12618Plural oxides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/1266O, S, or organic compound in metal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12785Group IIB metal-base component
    • Y10T428/12792Zn-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826Group VIB metal-base component
    • Y10T428/12847Cr-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12944Ni-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/27Web or sheet containing structurally defined element or component, the element or component having a specified weight per unit area [e.g., gms/sq cm, lbs/sq ft, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/27Web or sheet containing structurally defined element or component, the element or component having a specified weight per unit area [e.g., gms/sq cm, lbs/sq ft, etc.]
    • Y10T428/273Web or sheet containing structurally defined element or component, the element or component having a specified weight per unit area [e.g., gms/sq cm, lbs/sq ft, etc.] of coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

구리박의 조화면에, 니켈과 아연 또는 이들의 화합물을 함유하는 층 (이하, 「니켈 아연층」 이라고 한다), 및 동층 상에, 크로메이트 피막층을 구비하는 인쇄 회로 기판용 구리박으로서, 상기 니켈 아연층의, 구리박의 단위 면적당 아연 부착 중량이 180 ㎍/dm2 이상, 3500 ㎍/dm2 이하이고, 도금 피막 중의 니켈 중량 비율{니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)}이 0.38 이상, 0.7 이하인 것을 특징으로 하는 인쇄 회로 기판용 구리박. 수지 기재에 구리박을 적층시키고, 황산·과산화수소계 에칭액을 사용하여 회로를 소프트 에칭하는 경우에, 회로 침식 현상을 효과적으로 방지할 수 있는 구리박의 표면 처리 기술을 확립하는 것을 과제로 한다.

Description

인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판{COPPER FOIL FOR PRINTED CIRCUIT BOARD AND COPPER CLAD LAMINATE PLATE FOR PRINTED CIRCUIT BOARD}
본 발명은, 내약품성 및 접착성이 우수한 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장(銅張) 적층판, 특히 구리박 중 적어도 수지와의 접착면에, 니켈과 아연 또는 이들의 화합물을 함유하는 층 (이하, 「니켈 아연층」이라고 한다), 그 층 상에 크로메이트 피막층, 나아가서는 필요에 따라 실란 커플링제층을 갖고 있는 인쇄 회로 기판용 구리박 및 그 구리박을 사용하여 제조한 인쇄 회로 기판용 동장 적층판에 관한 것이다.
반도체 패키지 기판은, 인쇄 회로 기판의 1 종으로서, 반도체 IC 칩이나 그 밖의 반도체 소자를 실장하기 위해 사용되는 인쇄 회로 기판이다. 반도체 패키지 기판에 형성되는 회로는 통상적인 인쇄 회로 기판보다 미세하기 때문에, 기판 재료에는 일반적인 인쇄 회로 기판과는 상이한 수지 기재가 사용된다.
반도체 패키지 기판은, 통상적으로 다음과 같은 공정에 의해 제조된다. 먼저, 합성 수지 등의 기재에, 구리박을 고온 고압 하에서 적층 접착한다. 이것을 동장 적층판 혹은 간단히 적층판이라고 부른다. 다음으로, 적층판 상에 목적으로 하는 도전성의 회로를 형성하기 위해, 구리박 상에 내에칭성 수지 등의 재료에 의해, 회로와 동등한 패턴을 인쇄한다. 그리고, 노출되어 있는 구리박의 불필요한 부분을 에칭 처리에 의해 제거한다.
에칭 후, 인쇄부를 제거하고, 기판 상에 도전성의 회로를 형성한다. 형성된 도전성의 회로에는, 최종적으로 소정의 소자를 납땜하여, 일렉트로닉스 디바이스용의 여러 가지 인쇄 회로 기판을 형성한다. 최종적으로는, 레지스트 또는 빌드업 수지 기판과 접합한다.
일반적으로, 인쇄 회로 기판용 구리박에 대한 품질 요구는, 수지 기재와 접착되는 접착면 (소위, 조화(粗化)면) 과, 비접착면 (소위 광택면) 에서 상이하고, 양자를 동시에 만족시키는 것이 필요하다.
광택면에 대한 요구로서는, (1) 외관이 양호한 것 및 보존시에 있어서의 산화 변색이 없는 것, (2) 땜납 젖음성이 양호한 것, (3) 고온 가열시에 산화 변색이 없는 것, (4) 레지스트와의 밀착성이 양호한 것 등이 요구된다.
한편, 조화면에 대해서는, 주로, (1) 보존시에 있어서의 산화 변색이 없는 것, (2) 기재와의 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분한 것, (3) 기재와의 적층, 에칭 후에 발생하는, 소위 적층 오점이 없는 것 등을 들 수 있다.
또, 최근 회로 인쇄 패턴의 미세화에 수반하여, 구리박 표면의 저조도화가 요구되고 있다.
또한, 퍼스널 컴퓨터나 이동 통신 등의 전자 기기에서는, 통신의 고속화, 대용량화에 수반하여, 전기 신호의 고주파화가 진행되어 있어, 이것에 대응할 수 있는 인쇄 회로 기판 및 구리박이 요구되고 있다. 전기 신호의 주파수가 1 GHz 이상이 되면, 전류가 도체의 표피에만 흐르는 표면 효과의 영향이 현저해져, 표면의 요철에 의해 전류 전송 경로가 변화되어 임피던스가 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 구리박의 표면 조도가 작을 것이 요망된다.
이러한 요구에 응답하기 위해, 인쇄 회로 기판용 구리박에 대해 많은 표면 처리 방법이 제창되어 왔다.
표면 처리 방법은, 압연 구리박과 전해 구리박에서 상이한데, 전해 구리박의 표면 처리 방법의 일례를 나타내면, 이하에 기재하는 방법이 있다.
즉, 먼저 구리와 수지 기재와의 접착력 (박리 강도) 을 높이기 위해, 일반적으로는 구리 및 산화 구리로 이루어지는 미립자를 구리박 표면에 부여한 후 (조화 처리), 내열 특성을 갖게 하기 위해 황동 또는 아연 등의 내열층 (장벽층) 을 형성한다.
그리고, 마지막에 운반 중 또는 보관 중인 표면 산화 등을 방지하기 위해, 침지 또는 전해에 의한 크로메이트 처리 혹은 전해 아연 크로메이트 처리 등을 녹 방지 처리함으로써 제품으로 한다.
이 중에서, 특히 내열층을 형성하는 표면 처리 방법은, 구리박의 표면 성상을 결정하는 것으로서, 중요한 열쇠를 쥐고 있다. 이로 인해, 내열층을 형성하는 금속 또는 합금으로서, Zn, Cu-Ni 합금, Cu-Co 합금 및 Cu-Zn 합금 등의 피복층을 형성한 다수의 구리박이 실용화되어 있다 (예를 들어, 특허문헌 1 참조).
이들 중에서, Cu-Zn 합금 (황동) 으로 이루어지는 내열층을 형성한 구리박은, 에폭시 수지 등으로 이루어지는 인쇄 회로 기판에 사용했을 경우에 수지층의 얼룩이 없는 점, 또 인쇄 회로 기판을 고온에서 유지한 후의 구리박의 박리 강도의 열화가 적은 등의 우수한 특성을 가지고 있기 때문에, 공업적으로 널리 사용되고 있다. 이 황동으로 이루어지는 내열층을 형성하는 방법에 대해서는, 특허문헌 2 에 상세히 서술되어 있다.
최근, 인쇄 회로 기판, 특히 패키지 기판의 제조 공정 중에서, 레지스트 또는 빌드업 수지 기판과 회로면인 구리박의 광택면의 밀착성을 향상시키기 위해, 황산·과산화수소 혼합액에 의해 소프트 에칭을 실시하여 구리박 광택면을 조면화시키는 처리가 사용되게 되었다.
그런데, 황동으로 이루어지는 내열층을 형성한 구리박을 사용한 인쇄 회로 기판의 구리박 회로 광택면을, 상기의 황산·과산화수소 혼합액에 의해 소프트 에칭을 실시하면, 먼저 형성한 회로 패턴 양측 단부(端部) (에지부) 의 침식 (회로 침식) 현상이 일어나, 수지 기재와의 박리 강도가 열화된다는 문제가 있다.
이 회로 침식 현상이란, 구리박 회로와 수지 기재와의 접착 경계층, 즉 황동으로 이루어지는 내열층이 노출된 회로 측면이, 상기 황산·과산화수소 혼합액에 의해 침식되고, 이로써 통상적으로 황색 (황동으로 이루어지기 때문에) 을 띠는 회로의 단부 부근의 조화면측이 적색을 띠고, 그 부분의 구리박의 박리 강도가 현저하게 열화되는 현상을 말한다. 그리고, 이 현상이 회로 패턴 전면에 발생되면, 회로 패턴이 기재로부터 박리하게 되어, 중대한 문제가 된다.
일본 특허공보 소51-35711호 일본 특허공보 소54-6701호
본 발명의 과제는, 그 밖의 제특성을 열화시키지 않고, 구리박과 수지 기재를 적층시켜 제조한 인쇄 회로 기판의 구리박의 상태 박리 강도, 및 인쇄 회로판을 고온에서 소정 시간 유지한 후의 박리 강도 (이하, 내열박리 강도라고 한다) 를 높임과 함께, 상기의 회로 침식 현상을 저감시킨 반도체 패키지 기판용으로서 바람직한 구리박을 개발하는 것이다. 특히, 수지 기재에 구리박을 적층시켜, 내열박리 강도를 크게 향상시킴과 함께, 황산·과산화수소계 에칭액을 사용하여 회로를 소프트 에칭하는 경우에 있어서, 회로 침식 현상을 효과적으로 방지할 수 있는 구리박의 표면 처리 기술을 확립하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명자가 구리박 상에 표면 처리하는 조건 등에 대해 예의 검토한 결과, 이하의 구리박의 내열박리 강도 향상 및 내황산·과산화수소성, 즉 황산·과산화수소 혼합액에 의한 구리박 광택면의 소프트 에칭시에 있어서, 구리박의 반대측에 해당하는 조화면의 내침식성 (내회로 침식성) 에 유효하다는 것을 알 수 있었다.
이상으로부터, 본원 발명은,
1) 구리박의 조화면에, 니켈과 아연 또는 이들의 화합물을 함유하는 층 (이하, 「니켈 아연층」이라고 한다), 및 그 층 상에, 크로메이트 피막층을 구비하는 인쇄 회로 기판용 구리박으로서, 상기 니켈 아연층의, 구리박의 단위 면적당 아연 부착 중량이 180 ㎍/dm2 이상, 3500 ㎍/dm2 이하이고, 도금 피막 중의 니켈 중량 비율 {니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 이 0.38 이상, 0.7 이하인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
2) 상기 {니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 이 0.4 이상, 0.55 이하인 것을 특징으로 하는 1) 에 기재된 인쇄 회로 기판용 구리박
3) 상기 크로메이트 피막층의, 구리박의 단위 면적당 크롬 부착 중량이, 30 ㎍/dm2 이상, 100 ㎍/dm2 이하인 것을 특징으로 하는 1) 또는 2) 항에 기재된 인쇄 회로 기판용 구리박,
4) 상기 니켈 아연층에 함유되는 전체 아연 중, 아연 산화물 또는 아연 수산화물로서 존재하는 아연이 45 ∼ 90 % 함유되는 것을 특징으로 하는 1) ∼ 3) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박.
5) 상기 니켈 아연층에 함유되는 전체 니켈 중, 니켈 산화물 또는 니켈 수산화물로서 존재하는 니켈이 60 ∼ 80 % 함유되는 것을 특징으로 하는 1) ∼ 3) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박,
6) 상기 크로메이트층 상에, 추가로 실란 커플링제층을 구비하는 1) ∼ 5) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박,
7) 구리박이 전해 구리박이고, 조화면이 전해 도금시의 조면 혹은 이 조면에 추가로 조화 처리한 면 또는 전해 구리박의 광택면에 조화 처리한 면인 것을 특징으로 하는 1) ∼ 6) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박,
8) 구리박이 압연 구리박이고, 조화면이 당해 압연 구리박에 조화 처리한 면인 것을 특징으로 하는 1) ∼ 6) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박
9) 상기 1) ∼ 8) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박과 인쇄 회로 기판용 수지 기재를 서로 부착하여 제조한 인쇄 회로 기판용 동장 적층판을 제공한다.
이상에서 나타낸 바와 같이, 본 발명의 인쇄 회로 기판용 구리박은, 인쇄 회로 기판을 고온 유지한 후의 구리박의 박리 강도를 열화시키지 않기 위해 니켈 아연층을 사용하는 것으로서, 종래 필수 요건이라고 생각되어 온 황동으로 이루어지는 내열층을 사용하지 않는다.
이로써, 구리박의 내열박리 강도를 비약적으로 향상시킬 수 있다. 또, 이로써 약품에 의한 회로 침식 현상을 효과적으로 방지할 수 있고, 특히 내황산·과산화수소성을 향상시킬 수 있다는 새로운 특성이 부여된 것으로서, 인쇄 회로 기판용 구리박 (특히, 반도체 패키지 기판용 구리박) 및 구리박과 수지 기재를 서로 부착하여 제조한 동장 적층판 (특히, 반도체 패키지 기판용 동장 적층판) 으로서 매우 유효하다. 당연한 것이지만, 일반적인 인쇄 회로 기판용 구리박으로서도 사용할 수 있는 것은 말할 필요도 없다.
발명을 실시하기 위한 최선의 형태
다음으로, 본 발명의 이해를 용이하게 하기 위해, 본 발명을 구체적 또한 상세하게 설명한다.
본원 발명의 구리박은, 전해 구리박 및 압연 구리박 모두 사용할 수 있는데, 전해 구리박인 경우에는, 전해 도금시의 조면에 적용할 수 있다. 또, 추가로 이 조면에 추가로 조화 처리해도 된다. 예를 들어, 수지 기재와 적층 후의 구리박의 박리 (필(peel)) 강도를 향상시키는 것을 목적으로 하고, 탈지 후의 구리박의 표면에, 예를 들어 구리의 「절류(節瘤)」형상의 전착을 실시하는 조화 처리한 전해 구리박이고, 이것을 그대로 사용할 수 있다.
일반적으로, 드럼형 전해 구리박의 제조 장치에서는, 편측 (드럼측) 이 광택면이고, 반대측이 조면이 된다. 압연 구리박에서는, 모두 광택이 있는 압연면이 된다. 본 발명에서는, 전해 구리박에 조면과 광택면이 있는데, 조면인 경우에는, 그대로 사용할 수 있다. 전해 구리박의 광택면에 대해서는, 더욱 박리 강도를 높이기 위해 조화 처리하여 조화면으로 한다.
압연 구리박에서도 동일하게 조화 처리한다. 조화 처리는, 어느 경우에도, 이미 공지된 조화 처리를 사용할 수 있어, 특별히 제한은 없다.
본 발명의 조화면은, 전해 구리박의 전해 도금시의 조면, 및 조화 처리한 전해 구리박 또는 압연 구리박의 조화 처리면을 의미하는 것으로서, 어느 구리박에도 적용할 수 있다.
먼저, 반도체 패키지 기판용 구리박에 대해, 종래 필수라고 생각되어 온 황동 피복층은 형성하지 않는다. 종래에는, 황동 피복층이 없으면, 인쇄 회로 기판을 고온에서 일정 시간 유지한 후의 구리박의 박리 강도 (내열박리 강도) 의 저하가 발생되는 등의 특성 저하가 염려된다고 생각되었는데, 이것의 대체로서 니켈 아연층을 형성하여, 내열박리 강도를 향상시킨 것이다. 따라서, 본원 발명에서는, 종래 상식이라고 생각되어 온 구리박 상에 황동 피복층을 형성하지 않는 것이 큰 특징 중 하나이다.
니켈 아연층은, 균일한 니켈-아연 합금이 아니라, 니켈 및 아연의 일부가 산화물 또는 수산화물이 된 것을 포함하고, 예를 들어, 표면 산화막 또는 수산화막을 함유하는 니켈 아연층을 포함하는 것이다.
상기와 같이, 본원 발명의 반도체 패키지 기판용 구리박은, 수지와의 접착면이 되는 구리박의 조화면에 형성된 니켈 아연층, 크로메이트 피막층 및 필요에 따라 실란 커플링제층으로 이루어진다. 구리박으로서는, 상기의 압연 구리박 또는 전해 구리박을 사용할 수 있다. 또 크로메이트 피막층은, 전해 크로메이트 피막층 또는 침지 크로메이트 피막층을 사용할 수 있다.
본원 발명은, 상기와 같이, 예를 들어 구리박의 조화면에, 니켈과 아연 또는 이들의 화합물을 함유하는 층 (이하, 「니켈 아연층」이라고 한다) 을 형성하는 것인데, 상기 니켈 아연층의, 구리박의 단위 면적당 아연 부착 중량은 180 ㎍/dm2 이상, 3500 ㎍/dm2 이하로 하는 것이 필요하다. 아연 부착 중량이 180 ㎍/dm2 미만이면, 고온 가열 후의 박리 강도의 열화가 커진다. 또, 아연 부착 중량이 3500 ㎍/dm2 이상이면, 황산·과산화수소계 에칭액에 의한 회로 단부의 침식이 현저해진다.
{니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 을 0.38 이상, 0.7 이하로 하는 것이 필요하다. 0.38 미만이면, 회로 침식 현상을 효과적으로 방지할 수 없다. 또, 0.7 이상이 되면 내열박리 강도가 저하된다.
니켈 아연층은, 통상적으로 하기의 조건으로 형성한다. 그러나, 니켈 아연층의, 단위 면적당 아연 부착 중량이 180 ㎍/dm2 이상, 3500 ㎍/dm2 이하이고, {니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 이 0.38 이상, 0.7 이하인 것을 달성할 수 있는 전기 도금 조건이면, 특별히 제한되는 것이 아니고, 그 밖의 전기 도금 조건을 사용할 수도 있다.
(도금액 조성)
Ni : 10 g/ℓ ∼ 30 g/ℓ, Zn : 1 g/ℓ ∼ 15 g/ℓ, 황산 (H2SO4) : 1 g/ℓ ∼ 12 g/ℓ 를 기본욕으로 한다.
필요에 따라, 염화물 이온 : 1 g/ℓ ∼ 5 g/ℓ 를 첨가한다.
(전류 밀도) 3 ∼ 40 A/dm2
다음으로, 크로메이트 처리인데, 이 크로메이트 피막층의 제조에는, 전해 크로메이트 처리, 침지 크로메이트 처리 및 크로메이트욕 중에 아연을 함유하는 아연 크로메이트 처리 모두 적용할 수 있다.
어느 경우에도, 크롬 부착 중량이 30 ㎍/dm2 미만에서는, 내산성과 내열성을 증가시키는 효과가 적기 때문에, 크롬 부착 중량은 30 ㎍/dm2 이상으로 한다. 또, 크롬 부착 중량이 100 ㎍/dm2 를 초과하면 크로메이트 처리의 효과가 포화되어 더 이상 크롬 부착 중량이 증가되지 않게 된다. 이들을 종합하면, 크로메이트 처리층 중 단위 면적당 크롬 부착 중량은 30 ∼ 100 ㎍/dm2 인 것이 바람직하다고 할 수 있다.
상기 크로메이트 피막층을 형성하기 위한 조건의 예를 이하에 기재한다. 그러나, 상기와 같이, 이 조건에 한정될 필요는 없고, 이미 공지된 크로메이트 처리는 모두 사용할 수 있다.
일반적으로, 침지 크로메이트 처리의 경우에는, 단위 면적당 크롬 부착 중량 30 ∼ 40 ㎍/dm2 를 달성할 수 있다. 또 전해 크로메이트 처리의 경우에는, 단위 면적당 크롬 부착 중량 30 ∼ 100 ㎍/dm2 를 달성할 수 있다.
이 녹 방지 처리는, 구리박의 내산성과 내열성에 영향을 주는 인자 중 하나이고, 크로메이트 처리에 의해 구리박의 내약품성과 내열성은 더욱 향상되므로 유효하다.
(a) 침지 크로메이트 처리의 일례
CrO3 또는 K2Cr2O7 : 1 ∼ 12 g/ℓ, Zn(OH)2 또는 ZnSO4·7H2O : 0 ∼ 10 g/ℓ, Na2SO4 : 0 ∼ 20 g/ℓ, pH 2.5 ∼ 12.5, 온도 : 20 ∼ 60 ℃, 시간 : 0.5 ∼ 20 초
(b) 전해 크로메이트 처리의 일례
CrO3 또는 K2Cr2O7 : 1 ∼ 12 g/ℓ, Zn(OH)2 또는 ZnSO4·7H2O : 0 ∼ 10 g/ℓ, Na2SO4 : 0 ∼ 20 g/ℓ, pH 2.5 ∼ 12.5, 온도 : 20 ∼ 60 ℃, 전류 밀도 0.5 ∼ 5 A/dm2, 시간 : 0.5 ∼ 20 초
본 발명의 인쇄 회로 기판용 구리박에 사용하는 실란 커플링제로서는, 적어도 테트라알콕시실란과, 수지와의 반응성을 갖는 관능기를 구비한 알콕시실란을 1 종 이상 함유하고 있는 것이 바람직하다. 이 실란 커플링제의 선택도 임의인데, 수지와의 접착성을 고려한 선택이 바람직하다.
또한, 본원 발명은, 상기 1) ∼ 8) 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박, 및 9) 에 기재된 인쇄 회로 기판용 구리박과 수지 기재를 서로 부착하여 제조한 동장 적층판을 제공한다.
다음으로, 이 녹 방지층 상에, 실란 커플링제 처리 (도포 후, 건조) 를 실시하였다.
실란 커플링제 처리의 조건은, 다음과 같다.
에폭시실란을 0.2 체적% 와 TEOS (테트라에톡시실란) 를 0.4 체적% 를 함유하는 수용액을 pH5 로 조정하여 도포하고, 그 후 건조
[시험 방법]
이와 같이 하여 제조한 구리박을, 다음의 수지 기재와 적층 접착한 인쇄 회로 기판을 사용하여, 각 시험을 실시하고, 구리박과 수지 기재의 밀착성 평가와, 단위 면적당 니켈 및 아연의 도금 부착 중량의 측정을 실시하였다. 또, XPS (X 선 광전자 분광법) 에 의해 니켈 아연층 중에 함유되는 니켈 및 아연의, 가수 0 의 금속 상태와 가수 2 의 산화 상태의 존재비를 측정하였다.
구리박과 적층하는 수지 기재에는 이하의 2 종류의 것을 사용하였다.
FR-4 수지 (유리 크로스 기재 에폭시 수지)
BT 수지 (트리아진-비스말레이미드계 수지, 상표명 : 미츠비시 가스 화학 제조 GHPL-802)
또한, BT 수지는 내열성이 높아, 반도체 패키지용 인쇄 회로 기판에 사용되고 있는 재료이다.
(1) FR-4 기판을 사용한 상태 박리 강도와 내열박리 강도의 측정
구리박의 니켈 아연층을 형성한 면과 FR-4 수지 기재를 적층하여 제조한 적층판 상의 구리박을 에칭하고, 적층판 상에 10 ㎜ 폭의 구리박 회로를 형성한다. 이 회로를 박리하여 상태 박리 강도를 측정한다. 다음으로, 상기의 10 ㎜ 폭의 구리박 회로를 형성한 적층판을 대기 중에서 180 ℃ 에서 2 일간 가열시킨 후의 박리 강도 (이하 내열박리 강도라고 한다) 와 그 상태 박리 강도로부터의 상대 열화율 (로스%) 을 측정하였다. FR-4 기판은 BT 기판과 비교하면 내열성이 떨어진다. 그로 인해, FR-4 기판을 사용했을 때에 양호한 내열박리 강도와 낮은 열화율을 가지면, BT 기판을 사용했을 때에도 충분한 내열박리 강도와 열화율을 갖는다.
(2) BT 기판을 사용한 상태 박리 강도와 내황산 과산화수소성의 측정
구리박의 니켈 아연층을 형성한 면과 BT 수지 기재를 적층하여 제조한 적층판 상의 구리박을 에칭하여, 적층판 상에 0.4 ㎜ 폭의 구리박 회로를 형성한다. 이 회로를 박리하여 상태 박리 강도를 측정한다. 다음으로, 상기의 0.4 ㎜ 폭의 구리박 회로를 형성한 적층판을 사용하여 내황산·과산화수소성 시험을 실시하였다.
이 시험에서는 적층판 상의 구리박 회로를, 황산 100 ∼ 400 g/ℓ, 과산화수소 10 ∼ 60 g/ℓ 를 함유하는 에칭액에 침지하여 구리박 회로 두께를 2 ㎛ 에칭한 후, 박리 강도와 그 상태 박리 강도로부터의 상대 열화율 (로스%) 을 측정한다.
이 경우의 바리 강도의 측정은, 가혹한 환경 하에 있다고 할 수 있어, FR-4 기판을 사용했을 때에, 일반적으로 실시되고 있는 내약품성의 평가보다 가혹한 조건이다. 따라서, BT 기판을 사용했을 때에 양호한 내황산·과산화수소성을 가지면, FR-4 기판에서도 충분한 내약품성 (특히 내황산·과산화수소성) 을 갖는다.
(3) 단위 면적당 니켈 및 아연의 도금 부착 중량의 측정
구리박에 니켈 아연층을 형성한 면이 표면에 노출되도록 FR-4 수지 기재와 적층시켜, 적층판을 제조한다. 다음으로, 적층판 표면에 노출된 니켈 아연층과 그 모층의 구리를 염산 또는 질산으로 용해시켜, 용해액 중의 니켈 및 아연 농도의 화학 분석을 실시함으로써 단위 면적당 니켈 및 아연의 부착 중량을 측정하였다.
(4) 아연 및 니켈의 금속/산화 상태의 해석
XPS (X 선 광전자 분광법) 를 사용하여, 니켈 아연층 중에 함유되는 니켈 및 아연의, 가수 0 의 금속 상태와 가수 2 의 산화 상태의 존재비를 측정하였다. 측정은 아르곤 이온 스퍼터에 의해 구리박 두께를 에칭하면서, 최표면으로부터 니켈 아연층의 하지인 동층에 이를 때까지 단속적으로 실시하고, 각 깊이에서 얻어진 산화 상태의 니켈 및 아연의 존재비를 최표면으로부터의 깊이로 적분함으로써, 산화 니켈 및 산화 아연 (모두 수산화물을 함유한다) 의 니켈 아연층 전체에서의 평균적인 존재비를 계산하였다.
측정에 사용한 기기는 KRATOS 사 제조 AXIS-HS 이고, 아르곤 이온 스퍼터의 출력은 52.5 W 이다. 이 조건에서, 구리박 두께는 1 분간 약 20 Å 에칭된다. 스퍼터 시간은 15 ∼ 100 분간의 조건으로 실시하였다.
실시예
다음으로, 실시예 및 비교예에 대해 설명한다. 그 결과를 이하의 각 표에 나타낸다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 그 밖의 실시예 또는 양태는, 모두 본 발명에 포함된다.
또한, 본 발명과의 대비를 위해, 비교예를 게재하였다.
(실시예 1 - 7, 비교예 1 - 2)
두께 12 ㎛ 의 전해 구리박을 사용하고, 이 구리박의 조화면 (표면 평균 조도 : 3.8 ㎛) 에, 하기에 나타내는 조건으로, 니켈 아연층을 전기 도금에 의해 형성하였다. 단위 면적당 니켈 및 아연의 도금 부착 중량과 도금 피막 중의 니켈 중량 비율을 표 1 에 나타낸다.
(전기 도금액 조성) Ni : 13 g/ℓ, Zn : 5 g/ℓ, 황산 (H2SO4) : 8.5 g/ℓ
(전류 밀도) 20 A/dm2
(도금 시간) 0.5 ∼ 10 초
또한, 이 니켈 아연층 상에 크로메이트 처리를 실시하여, 녹 방지층을 형성시켰다. 이하에, 처리 조건을 나타낸다.
CrO3 : 4.0 g/ℓ, ZnSO4·7H2O : 2.0 g/ℓ, Na2SO4 : 15 g/ℓ, pH : 4.2, 온도 : 45 ℃, 전류 밀도 3.0 A/dm2, 시간 : 1.5 초
Figure pct00001
도금 부착 중량은, 전류 밀도가 일정하기 (20 A/dm2) 때문에, 도금 시간에 따라 변화된다. 도금 시간은 0.5 ∼ 10 초의 범위에서 처리를 실시하였다. 단위 면적당 아연의 부착 중량은 194 ∼ 3381 ㎍/dm2 가 되고, 도금 피막 중의 니켈 중량 비율은 37 ∼ 52 중량% 가 되었다. 이들 조건은, 모두 본원 발명의 범위에 들어가는 것이다.
FR-4 기판에서의 상태 박리 강도는 1.53 ∼ 1.68 kN/m, 내열박리 강도는 1.45 ∼ 1.65 kN/m, 열화율은 5 % 이하의 범위이고, 모두 양호한 상태 박리 강도와 내열박리 강도를 나타냈다. 한편, BT 기판에서의 상태 박리 강도는 1.04 ∼ 1.24 kN/m 의 범위가 되었다. 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.91 ∼ 1.09 kN/m, 열화율은 10 ∼ 13 % 이고, 양호한 성질을 나타냈다.
그러나, 비교예 1 에서는, 아연의 단위 면적당 부착 중량은 159 ㎍/dm2 가 되어, 본원 발명으로부터 일탈되었다. 이 비교예 1 에서는, FR-4 기판에서의 상태 박리 강도가 1.51 kN/m, 내열박리 필 강도는 0.69 kN/m, 열화율은 54% 가 되어, 내열 박리 강도가 크게 저하되었다.
한편, 비교예 2 에서는, 아연의 부착량은 3909 ㎍/dm2 가 되어, 본원 발명으로부터 일탈되었다. 이 비교예 2 에서는, BT 기판 (가혹한 환경 하) 에서의 상태 박리 강도는 1.10 kN/m, 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.93 kN/m, 열화율은 16 % 가 되어, 필요 충분한 특성을 가지고 있다. 그러나, Ni 의 부착 중량이 많아지기 때문에, 구리박 회로를 형성할 때에, Ni 가 에칭되지 않고 남아 회로 불량의 원인이 된다. 이 때문에, 인쇄 회로 기판용 구리박의 표면 처리로서는 부적절하여, 비교예 2 는 본원 발명으로부터 일탈된다.
이상으로부터, 본 실시예 1 ∼ 7 에서는, FR-4 기판에서는 양호한 박리 강도와 내열박리 강도를 갖고, BT 기판에서의 내황산·과수성 시험에서는 양호한 내약품성을 나타냈다. 따라서, 본 실시예에서는, 고온 가열 후의 박리 강도의 열화가 적고, 또한 회로 침식 현상을 크게 개선할 수 있는 유효한 특성을 보유하고 있는 것을 이해할 수 있다.
특히, 수지 기재와 구리박을 적층시키고, 황산·과산화수소계 에칭액을 사용하여 회로를 소프트 에칭하는 경우에, 회로 침식 현상을 효과적으로 방지할 수 있는 구리박의 표면 처리 기술을 얻을 수 있다.
(실시예 8 - 13)
하기에 나타내는 조건으로, 전류 밀도를 변화시켜 니켈 아연층을 형성하였다. 단위 면적당 니켈 및 아연의 도금 부착 중량과 도금 피막 중의 니켈 중량 비율을 표 2 에 나타낸다.
(전류 밀도) 3 ∼ 40 A/dm2
(도금 시간) 0.5 ∼ 10 초
상기 전류 밀도 이외의 제조 조건은, 실시예 1 ∼ 7 과 동일한 조건으로 하였다. 기판의 종류 및 박리 강도의 측정도 실시예 1 ∼ 7 과 동일한 조건으로 하였다. 이 결과를 동일하게 표 2 에 나타낸다.
Figure pct00002
도금 부착 중량은 표 2 에 나타내는 바와 같이, 단위 면적당 아연의 부착 중량은 330 ∼ 724 ㎍/dm2 가 되고, 도금 피막 중의 니켈 중량 비율은 43 ∼ 52 중량% 가 되었다. 이들 조건은, 모두 본원 발명의 범위에 들어가는 것이다.
전류 밀도가 3 A/dm2 를 하회하면, 니켈 아연층이 생성되지 않기 때문에, 본원의 니켈 아연층의 도금 조건으로서는 부적절하다. 또, 전류 밀도가 40 A/dm2 를 상회하면, 음극 (구리박) 에서는 수소의 발생이 많아져 전류 효율이 극단적으로 저하되기 때문에, 니켈 아연층의 처리 조건으로서는 적합하지 않다. 따라서, 본원의 니켈 아연층을 제조할 때의 전류 밀도로서는 3 ∼ 40 A/dm2 로 하는 것이 바람직하다.
FR-4 기판에서의 상태 박리 강도는 1.48 ∼ 1.56 kN/m, 내열박리 강도는 1.40 ∼ 1.52 kN/m, 열화율 7 % 이하의 범위이고, 모두 양호한 상태 박리 강도와 내열박리 강도를 나타냈다.
한편, BT 기판에서의 상태 박리 강도는 0.92 ∼ 1.04 kN/m, 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.88 ∼ 0.98 kN/m, 열화율은 3 ∼ 11 % 이고, 양호한 성질을 나타냈다.
이상으로부터, 본 실시예 8 ∼ 13 에서는, FR-4 기판에서는 양호한 박리 강도와 내열박리 강도를 갖고, BT 기판에서는 양호한 내황산·과산화수소성을 나타냈다. 따라서, 본 실시예에서는, 고온 가열 후의 박리 강도의 열화가 적고, 회로 침식 현상을 크게 개선할 수 있는 유효한 특성을 보유하고 있는 것을 이해할 수 있다.
(실시예 1, 7, 14, 비교예 3, 4)
다음으로, 도금 피막 중의 Ni 중량 비율의 범위에 대해 설명한다. 일례로서 실시예 1, 7, 14 및 비교예 3, 4 를 표 3 에 나타낸다. 또, 단위 면적당 니켈 및 아연의 도금 부착 중량과 도금 피막 중의 니켈 중량 비율을 표 3 에 나타낸다.
상기 이외의 제조 조건은, 실시예 1 ∼ 13 과 동일한 조건으로 하였다. 기판의 종류 및 박리 강도의 측정도 실시예 1 ∼ 13 과 동일한 조건으로 하였다. 이 결과를 동일하게 표 3 에 나타낸다. 도금 피막 중의 Ni 중량 비율은 0.38 ∼ 0.54 가 되었다.
FR-4 기판에서의 상태 박리 강도는 1.54 ∼ 1.64 kN/m, 내열박리 강도는 1.42 ∼ 1.65 kN/m, 열화율 8 % 이하의 범위이고, 모두 양호한 상태 박리 강도와 내열박리 강도를 나타냈다.
Figure pct00003
한편, BT 기판에서의 상태 박리 강도는 1.04 ∼ 1.20 kN/m, 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.91 ∼ 1.08 gN/m, 열화율은 13 ∼ 15 % 이고, 양호한 성질을 나타냈다.
그러나, 비교예 3 에서는, Ni 중량 비율이 0.37 이 되어, 본원 발명으로부터 일탈되어 있다. 이 비교예 3 에서는, FR-4 기판에서의 상태 박리 강도가 1.39 kN/m, 내열박리 강도는 0.97 kN/m, 열화율은 30 % 가 되어, 내열박리 강도가 크게 저하되었다.
한편, 비교예 4 에서는, Ni 중량 비율이 0.76 이 되어, 본원 발명으로부터 일탈되어 있다. 이 비교예 4 에서는, FR-4 기판에서의 상태 박리 강도가 1.50 kN/m, 내열박리 강도는 1.02 kN/m, 열화율은 32 % 가 되어, 비교예 3 과 동일하게 내열박리 강도가 크게 저하되었다.
따라서, 도금 피막 중의 Ni 중량 비율의 범위로서는 0.38 ∼ 0.70, 보다 바람직하게는 0.40 ∼ 0.54 가 바람직하다.
(실시예 15 ∼ 19)
하기에 나타내는 조건으로 도금욕 조성을 변화시켜, 니켈 아연층을 형성하였다. 단위 면적당 니켈 및 아연의 도금 부착 중량과 도금 피막 중의 니켈 중량 비율을 표 4 에 나타낸다. 여기에서, 실시예 1 ∼ 14 와 상이한 점은 도금욕의 성분 조성을 변화시킨 것에 있다.
실시예 15 ∼ 19 의 도금욕의 성분 조성을 이하에 나타낸다.
(실시예 15 의 도금액 조성) Ni : 10 g/ℓ, Zn : 1 g/ℓ, 황산 (H2SO4) : 8.5 g/ℓ
(실시예 16 의 도금액 조성) Ni : 20 g/ℓ, Zn : 8 g/ℓ, 황산 (H2SO4) : 1 g/ℓ
(실시예 17 의 도금액 조성) Ni : 25 g/ℓ, Zn : 12 g/ℓ, 황산 (H2SO4) : 12 g/ℓ
(실시예 18 의 도금액 조성) Ni : 30 g/ℓ, Zn : 15 g/ℓ, 황산 (H2SO4) : 8.5 g/ℓ
(실시예 19 의 도금액 조성) Ni : 10 g/ℓ, Zn : 1 g/ℓ, 황산 (H2SO4) : 6 g/ℓ, 염화물 이온 : 5 g/ℓ
(전류 밀도) 20 ∼ 25 A/dm2
(도금 시간) 1 ∼ 8 초
상기 이외의 제조 조건은, 실시예 1 ∼ 7 과 동일한 조건으로 하였다. 기판의 종류 및 박리 강도의 측정도 실시예 1 ∼ 7 과 동일한 조건으로 하였다. 이 결과를 동일하게 표 4 에 나타낸다.
Figure pct00004
단위 면적당 아연의 부착 중량은 320 ∼ 817 ㎍/dm2 가 되고, 도금 피막 중의 니켈 중량 비율은 44 ∼ 50 중량% 가 되었다. 이들 조건은, 모두 본원 발명의 범위에 들어가는 것이다.
FR-4 기판에서의 상태 박리 강도는 1.52 ∼ 1.62 kN/m, 내열박리 강도는 1.47 ∼ 1.59 kN/m, 열화율 7 % 이하의 범위이고, 모두 양호한 박리 강도와 내열박리 강도를 나타냈다.
한편, BT 기판에서의 상태 박리 강도는 0.98 ∼ 1.09 gN/m, 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.89 ∼ 0.97 gN/m, 열화율은 8 ∼ 17 % 이고, 양호한 성질을 나타냈다.
이상으로부터, 본 실시예 15 ∼ 19 에서는, FR-4 기판에서는 양호한 박리 강도와 내열박리 강도를 갖고, BT 기판에서는 양호한 내황산 과수성을 나타냈다. 따라서, 본 실시예에서는, 고온 가열 후의 박리 강도의 열화가 적고, 회로 침식 현상을 크게 개선할 수 있는 유효한 특성을 보유하고 있는 것을 이해할 수 있다.
이상으로부터, 본원 발명의 니켈 아연층을 제조하는 데 있어서의 도금욕의 조건은, 니켈 농도 10 ∼ 30 g/ℓ, 아연 농도 1 ∼ 15 g/ℓ, 황산 농도 1 ∼ 12 g/ℓ, 염화물 이온 0 ∼ 5 g/ℓ인 것이 바람직하다. 이들의 농도 범위를 벗어나, 니켈 혹은 아연 농도가 진해지면, 폐수 처리에 지장을 초래하게 되기 때문에, 도금욕의 조건으로서는 바람직하지 않다. 또, 성분 농도가 낮게 벗어나면, 도금에 의한 농도 변화 등의 요인에 의해 도금욕의 관리가 어려워지는 것 외에, 전류 효율이 극단적으로 저하되기 때문에, 도금욕의 조건으로서는 바람직하지 않다.
(실시예 20 ∼ 22)
여기에서는, 크로메이트 처리의 방법을 바꾸었을 때의 실시예에 대해 설명한다.
본 실시예에 대해서는, 실시예 1 - 7 과 동일하게 나타내는 조건으로, 니켈 아연층을 형성하였다. 전류 밀도와 도금 시간은 비교를 위해 동일한 조건 (전류 밀도 20 A/dm2, 도금 시간 1.8 초) 으로 하였다. 단위 면적당 니켈 및 아연의 도금 부착 중량과 도금 피막 중의 니켈 및 아연의 중량 비율을 동일하게 표 5 에 나타낸다.
여기에서, 실시예 1 ∼ 7 과 상이한 점은, 크로메이트 처리의 조건을 변경한 점이다. 실시예 1 ∼ 7 에서는 전해 아연 크로메이트 처리를 실시하였다. 실시예 20 ∼ 22 에서의 크로메이트 처리의 조건은, 다음과 같다.
(실시예 20 의 크로메이트 처리) 이것은, 크로메이트욕 중에 아연을 함유하지 않은 전해 크로메이트 처리이다.
CrO3 : 6.0 g/ℓ, pH 10.0, 온도 : 25 ℃, 전류 밀도 2 A/dm2, 시간 : 2 초
(실시예 21 의 크로메이트 처리) 이것은, 전해 아연 크로메이트 처리이다.
CrO3 : 1.5 g/ℓ, ZnSO4·7H2O : 1.0 g/ℓ, Na2SO4 : 10 g/ℓ, pH 4.5, 온도 : 50 ℃, 전류 밀도 1.5 A/dm2, 시간 : 2 초
(실시예 22 의 크로메이트 처리) 이것은, 침지 아연 크로메이트 처리이다.
CrO3 : 3.5 g/ℓ, ZnSO4·7H2O : 2.4 g/ℓ, Na2SO4 : 15 g/ℓ, pH : 4.2, 온도 : 40 ℃, 시간 : 10 초
기판의 종류 및 박리 강도의 측정은 실시예 1 ∼ 7 과 동일한 조건으로 하였다. 이 결과를 동일하게 표 5 에 나타낸다.
Figure pct00005
표 1 에 나타내는 바와 같이, 실시예 20 ∼ 22 에 대해서는, 아연의 부착량은 347 ∼ 552 ㎍/dm2 가 되고, Ni 비율은 43 ∼ 47 중량% 가 되었다. 이들의 조건은, 모두 본원 발명의 범위에 들어가는 것이다. FR-4 기판에서의 상태 박리 강도는 1.48 ∼ 1.54 kN/m, 내열박리 강도는 1.43 ∼ 1.50 kN/m, 열화율은 3 % 이하의 범위이고, 모두 양호한 박리 강도를 나타냈다.
한편, BT 기판에서의 상태 박리 강도는 1.01 ∼ 1.08 kN/m, 황산·과산화수소 혼합액에서의 처리 후의 박리 강도는 0.83 ∼ 0.98 kN/m, 열화율은 8 ∼ 17 % 이고, 양호한 성질을 나타냈다.
이상으로부터, 본 실시예 20 ∼ 22 에서는, FR-4 기판에서는 양호한 박리 강도와 내열성을 갖고, BT 기판에서는 양호한 내황산·과산화수소성을 나타냈다. 따라서, 본 실시예에서는, 고온 가열 후의 박리 강도의 열화가 적고, 기판의 선택과 에칭액의 선택에 의해, 회로 침식 현상을 크게 개선할 수 있는 유효한 특성을 보유하고 있는 것을 이해할 수 있다.
실시예 20 ∼ 22 로부터 알 수 있는 바와 같이, 본원의 니켈 아연층을 형성한 구리박의 내열성과 내약품성은, 크로메이트 처리의 종류의 영향을 받지 않기 때문에, 녹 방지 처리로서 여러 가지 크로메이트 처리를 적용할 수 있다.
이상의 실시예 및 비교예로부터, 본원 발명은, 황산·과산화수소액에 의한 조화면의 침식을 거의 발생시키지 않는 것, 고온 가열 후의 박리 강도의 열화가 적은 것 등, 종래의 황동으로 이루어지는 내열 처리층의 특성을 저하시키지 않고, 회로 침식 현상을 크게 개선할 수 있는 것을 알 수 있다.
다음으로, 본원의 니켈 아연층에 함유되는 니켈 및 아연의 화학 상태에 대해 설명한다.
일반적인 합금 도금 피막에서는, 피막을 구성하는 금속 원소는 합금화되어 있고, 최표층에 존재하는 매우 일부의 금속 원소만이 대기와 접촉하여 산화 상태가 되어 있다.
그러나, XPS 의 측정 결과에 의하면, 본원의 니켈 아연층은 니켈 아연 합금 그 자체가 아니고, 피막 중의 니켈 및 아연은 0 가의 금속 상태와 2 가의 산화 상태 (산화물 또는 수산화물) 가 최표층뿐만 아니라 구리의 하지에 이를 때까지 공존된 구조를 갖고 있다. 예를 들어 실시예 14 에서는, 피막 중의 전체 니켈 중 산화물 또는 수산화물의 화학형을 취하는 것이 55 %, 피막 중의 전체 아연 중 2 가의 산화 상태로 되어 있는 것이 72 % 이다.
본원의 표면 처리에 의해 얻어지는 니켈 아연층은, 피막 중의 전체 아연 중 산화물 또는 수산화물의 화학형을 취하는 것의 비율의 범위는 45 ∼ 90 %, 동일한 피막 중의 전체 니켈 중 산화물 또는 수산화물의 화학형을 취하는 것의 비율의 범위는 60 ∼ 80 % 로 되어 있는 것을 확인하였다. 실시예에 나타낸 바와 같이, 이와 같은 구성에서, 원하는 특성과 효과를 발휘하는 것을 확인하였다. 본원 발명은, 이들의 조건을 모두 포함하는 것이다.
상기에서는, 전해 구리박의 조화면에 적용했을 경우에 대해 설명했는데, 광택면에 조화 처리를 실시한 전해 구리박에서도 동일한 것은 말할 것도 없다. 또한 조화 처리를 실시한 압연 구리박에서도 동일하다. 전해 구리박 및 압연 구리박의 조화면을 사용하고 있으면, 조화 처리의 형상이나 표면 조도의 차이에 의해 상태 박리 강도의 절대값에 차이가 생기는 경우는 있지만, 내열박리 강도 및 황산·과산화수소수 처리 후의 박리 강도의 상태 박리로부터의 상대 열화율을 작게 할 수 있다.
본원 발명의 인쇄 회로 기판용 구리박에서는, 특히 니켈 아연층의 최적의 조건을 선택하는 것을 발명의 중심적 과제로 하는 것이다. 이로써, 구리박의 내열박리 강도를 비약적으로 향상시킴과 함께, 회로 침식 현상을 효과적으로 방지하고, 내황산·과산화수소성을 항상적으로 안정적으로 효력을 발휘시키는 것이다.
따라서, 전해 구리박 및 압연 구리박의 선택 또는 조화면의 선택은, 목적에 따라 임의로 선택할 수 있는 것은, 용이하게 이해되어야 할 것이다.
산업상 이용가능성
이상에서 나타낸 바와 같이, 본 발명의 인쇄 회로 기판용 구리박은, 고온 가열 후의 수지와의 박리 강도를 열화시키지 않기 위해 니켈 아연층을 사용하는 것으로, 구리박의 내열박리 강도를 비약적으로 향상시킬 수 있다. 또, 이로써 회로 침식 현상을 효과적으로 방지할 수 있고, 내황산·과산화수소성을 항상적으로 안정적으로 효력을 발휘할 수 있다는 새로운 특성이 부여된 것으로, 최근 인쇄 회로의 파인 패턴화 및 고주파화가 진행되는 가운데 인쇄 회로 기판용 구리박 (특히 반도체 패키지 기판용 구리박) 및 구리박과 수지 기재를 서로 부착하여 제조한 인쇄 회로 기판 (특히 반도체 패키지 기판) 용 동장 적층판으로서 유용하다.

Claims (9)

  1. 구리박의 조화면에, 니켈과 아연 또는 이들의 화합물을 함유하는 층 (이하, 「니켈 아연층」이라고 한다), 및 그 층 상에, 크로메이트 피막층을 구비하는 인쇄 회로 기판용 구리박으로서, 상기 니켈 아연층의, 단위 면적당 아연 부착 중량이 180 ㎍/dm2 이상, 3500 ㎍/dm2 이하이고, 니켈 아연층 중의 니켈 중량 비율 {니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 이 0.38 이상, 0.7 이하인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  2. 제 1 항에 있어서,
    상기 {니켈 부착 중량 / (니켈 부착 중량 + 아연 부착 중량)} 이 0.4 이상, 0.55 이하인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 크로메이트 피막층의, 구리박의 단위 면적당 크롬 부착 중량이 30 ㎍/dm2 이상, 100 ㎍/dm2 이하인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 니켈 아연층에 함유되는 전체 아연 중, 아연 산화물 또는 아연 수산화물로서 존재하는 아연이 45 ∼ 90 % 함유되는 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 니켈 아연층에 함유되는 전체 니켈 중, 니켈 산화물 또는 니켈 수산화물로서 존재하는 니켈이 60 ∼ 80 % 함유되는 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 크로메이트층 상에, 추가로 실란 커플링제층을 구비하는 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    구리박이 전해 구리박이고, 조화면이 전해 도금시의 조면 혹은 이 조면에 추가로 조화 처리한 면 또는 전해 구리박의 광택면에 조화 처리한 면인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    구리박이 압연 구리박이고, 조화면이 당해 압연 구리박에 조화 처리한 면인 것을 특징으로 하는 인쇄 회로 기판용 구리박.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 인쇄 회로 기판용 구리박과 인쇄 회로 기판용 수지 기재를 서로 부착하여 제조한 인쇄 회로 기판용 동장 적층판.
KR1020107010330A 2008-06-17 2009-05-29 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판 KR101188147B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008157849 2008-06-17
JPJP-P-2008-157849 2008-06-17
PCT/JP2009/059839 WO2009154066A1 (ja) 2008-06-17 2009-05-29 印刷回路基板用銅箔及び印刷回路基板用銅張積層板

Publications (2)

Publication Number Publication Date
KR20100071098A true KR20100071098A (ko) 2010-06-28
KR101188147B1 KR101188147B1 (ko) 2012-10-05

Family

ID=41433982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107010330A KR101188147B1 (ko) 2008-06-17 2009-05-29 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판

Country Status (8)

Country Link
US (2) US8142905B2 (ko)
EP (1) EP2290132A1 (ko)
JP (1) JP4938130B2 (ko)
KR (1) KR101188147B1 (ko)
CN (1) CN101981230B (ko)
MY (1) MY151361A (ko)
TW (1) TWI452953B (ko)
WO (1) WO2009154066A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8449987B2 (en) 2006-06-12 2013-05-28 Jx Nippon Mining & Metals Corporation Rolled copper or copper alloy foil with roughened surface and method of roughening rolled copper or copper alloy foil
US20100040873A1 (en) * 2006-11-29 2010-02-18 Nippon Mining & Metals Co., Ltd. Two-Layered Copper-Clad Laminate
EP2290132A1 (en) * 2008-06-17 2011-03-02 Nippon Mining & Metals Co., Ltd. Copper foil for printed circuit board and copper clad laminate plate for printed circuit board
JP5236745B2 (ja) * 2008-11-25 2013-07-17 Jx日鉱日石金属株式会社 銅箔又は銅張り積層板の巻取り方法
JP2009143233A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
JP2009143234A (ja) 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
US8357307B2 (en) 2008-12-26 2013-01-22 Jx Nippon Mining & Metals Corporation Method of forming electronic circuit
CN102265710B (zh) 2008-12-26 2014-04-30 吉坤日矿日石金属株式会社 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
SG171974A1 (en) 2008-12-26 2011-07-28 Jx Nippon Mining & Metals Corp Flexible laminate and flexible electronic circuit substrate formed using the same
MY149539A (en) * 2008-12-26 2013-09-13 Jx Nippon Mining & Metals Corp Rolled copper foil or electrolytic copper foil for electronic circuit, and method of forming electronic circuit using same
EP2439311A4 (en) * 2009-06-05 2014-04-16 Jx Nippon Mining & Metals Corp COPPER FOIL FOR A SEMICONDUCTOR PACKAGE SUBSTRATE AND SUBSTRATE FOR A SEMICONDUCTOR PACK
EP2444530A4 (en) * 2009-06-19 2013-01-02 Jx Nippon Mining & Metals Corp COPPER FOIL AND MANUFACTURING METHOD THEREFOR
JP5254491B2 (ja) * 2010-02-24 2013-08-07 Jx日鉱日石金属株式会社 印刷回路基板用銅箔及び印刷回路基板用銅張積層板
JP5654581B2 (ja) 2010-05-07 2015-01-14 Jx日鉱日石金属株式会社 印刷回路用銅箔、銅張積層板、印刷回路基板、印刷回路及び電子機器
JP4999126B2 (ja) * 2010-06-15 2012-08-15 古河電気工業株式会社 回路部品
KR101871029B1 (ko) 2010-09-27 2018-06-25 제이엑스금속주식회사 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
JP2012111622A (ja) * 2010-11-26 2012-06-14 Bando Chemical Industries Ltd コンベヤベルトの製造方法、及び、コンベヤベルト
KR20130124383A (ko) 2011-03-25 2013-11-13 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 조화 처리면을 구비한 압연 구리 또는 구리 합금박
JP5794806B2 (ja) * 2011-03-30 2015-10-14 古河電気工業株式会社 表面処理銅箔、および、該表面処理銅箔を用いた銅張積層基板、並びにプリント配線基板
JP5395854B2 (ja) * 2011-08-11 2014-01-22 タツタ電線株式会社 プリント配線板及びプリント配線板の製造方法
KR101400778B1 (ko) 2012-10-05 2014-06-02 일진머티리얼즈 주식회사 레이저 가공용 동박, 이를 채용한 동부착적층판 및 상기 동박의 제조방법
JP5364838B1 (ja) * 2012-11-30 2013-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔
CN103442517B (zh) * 2013-08-27 2016-04-06 无锡市同步电子科技有限公司 一种印制电路板重量预估方法
JP6393126B2 (ja) * 2013-10-04 2018-09-19 Jx金属株式会社 表面処理圧延銅箔、積層板、プリント配線板、電子機器及びプリント配線板の製造方法
KR20150077943A (ko) * 2013-12-30 2015-07-08 일진머티리얼즈 주식회사 동박, 이를 포함하는 전기부품 및 전지
JP5659379B1 (ja) * 2014-09-04 2015-01-28 東洋インキScホールディングス株式会社 プリント配線板
CN110537393B (zh) * 2017-04-17 2022-09-20 住友金属矿山株式会社 导电性基板、导电性基板的制造方法
KR102636971B1 (ko) * 2017-11-10 2024-02-16 나믹스 가부시끼가이샤 복합 구리박
CN107891636B (zh) * 2017-11-22 2019-09-10 无锡乐普金属科技有限公司 铜-钼铜-铜复合板的制备方法
CN111971421B (zh) * 2018-04-27 2023-06-09 Jx金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
CN112011810A (zh) * 2020-08-26 2020-12-01 九江德福科技股份有限公司 一种高耐热电解铜箔的生产方法
CN113502474B (zh) * 2021-07-08 2022-10-11 江西柔顺科技有限公司 塑料膜基铜箔的制造方法及其铜箔

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585010A (en) 1968-10-03 1971-06-15 Clevite Corp Printed circuit board and method of making same
JPS546701B1 (ko) 1972-03-21 1979-03-30
JPH02213495A (ja) * 1989-02-13 1990-08-24 Furukawa Electric Co Ltd:The 電子機器用銅箔
JP2517503B2 (ja) * 1991-11-15 1996-07-24 日鉱グールド・フォイル株式会社 印刷回路用銅箔の表面処理方法
JP3258308B2 (ja) * 2000-02-03 2002-02-18 株式会社日鉱マテリアルズ レーザー穴開け性に優れた銅箔及びその製造方法
US20020182432A1 (en) * 2000-04-05 2002-12-05 Masaru Sakamoto Laser hole drilling copper foil
JP3628585B2 (ja) * 2000-04-05 2005-03-16 株式会社日鉱マテリアルズ 銅張り積層板及び銅張り積層板のレーザーによる穴開け方法
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
JP4006618B2 (ja) * 2001-09-26 2007-11-14 日鉱金属株式会社 キャリア付銅箔の製法及びキャリア付銅箔を使用したプリント基板
JP4298943B2 (ja) * 2001-10-18 2009-07-22 日鉱金属株式会社 銅箔表面処理剤
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
CN1301046C (zh) * 2002-05-13 2007-02-14 三井金属鉱业株式会社 膜上芯片用软性印刷线路板
JP4295800B2 (ja) * 2002-05-13 2009-07-15 三井金属鉱業株式会社 電解銅箔
JP4172704B2 (ja) * 2003-07-31 2008-10-29 日鉱金属株式会社 表面処理銅箔およびそれを使用した基板
US7341796B2 (en) * 2004-02-17 2008-03-11 Nippon Mining & Metals Co., Ltd Copper foil having blackened surface or layer
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP4652020B2 (ja) * 2004-11-16 2011-03-16 新日鐵化学株式会社 銅張り積層板
US20090208762A1 (en) * 2005-06-23 2009-08-20 Nippon Mining & Metals Co., Ltd. Copper Foil for Printed Wiring Board
US8449987B2 (en) * 2006-06-12 2013-05-28 Jx Nippon Mining & Metals Corporation Rolled copper or copper alloy foil with roughened surface and method of roughening rolled copper or copper alloy foil
US20100040873A1 (en) * 2006-11-29 2010-02-18 Nippon Mining & Metals Co., Ltd. Two-Layered Copper-Clad Laminate
WO2008081689A1 (ja) * 2006-12-28 2008-07-10 Nippon Mining & Metals Co., Ltd. 表面処理液に浸漬されるロール装置
WO2008081688A1 (ja) * 2006-12-28 2008-07-10 Nippon Mining & Metals Co., Ltd. 銅箔の表面処理に用いるロール装置
CN103266335B (zh) * 2007-09-28 2016-08-10 Jx日矿日石金属株式会社 印刷电路用铜箔及覆铜箔层压板
EP2290132A1 (en) * 2008-06-17 2011-03-02 Nippon Mining & Metals Co., Ltd. Copper foil for printed circuit board and copper clad laminate plate for printed circuit board

Also Published As

Publication number Publication date
EP2290132A1 (en) 2011-03-02
WO2009154066A1 (ja) 2009-12-23
KR101188147B1 (ko) 2012-10-05
US20120148862A1 (en) 2012-06-14
JPWO2009154066A1 (ja) 2011-11-24
CN101981230A (zh) 2011-02-23
US8142905B2 (en) 2012-03-27
CN101981230B (zh) 2013-01-16
TW201002165A (en) 2010-01-01
TWI452953B (zh) 2014-09-11
US20100261033A1 (en) 2010-10-14
JP4938130B2 (ja) 2012-05-23
MY151361A (en) 2014-05-15

Similar Documents

Publication Publication Date Title
KR101188147B1 (ko) 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판
KR102104161B1 (ko) 프린트 배선판용 동박 및 그 제조 방법
JP5512567B2 (ja) プリント配線板用銅箔の製造方法
KR101228168B1 (ko) 인쇄 회로용 동박 및 동장 적층판
JP6013426B2 (ja) 印刷回路用銅箔
EP2624671A1 (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board, and printed wiring board
KR101347140B1 (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
KR101327565B1 (ko) 반도체 패키지 기판용 동박 및 반도체 패키지용 기판
KR20070064282A (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
KR20130058051A (ko) 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박
KR20120115310A (ko) 전자 회로 및 그 형성 방법 그리고 전자 회로 형성용 동장 적층판
KR101344176B1 (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 8