KR20130058051A - 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박 - Google Patents

프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박 Download PDF

Info

Publication number
KR20130058051A
KR20130058051A KR1020137006513A KR20137006513A KR20130058051A KR 20130058051 A KR20130058051 A KR 20130058051A KR 1020137006513 A KR1020137006513 A KR 1020137006513A KR 20137006513 A KR20137006513 A KR 20137006513A KR 20130058051 A KR20130058051 A KR 20130058051A
Authority
KR
South Korea
Prior art keywords
copper foil
copper
printed wiring
layer
wiring boards
Prior art date
Application number
KR1020137006513A
Other languages
English (en)
Inventor
데루마사 모리야마
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20130058051A publication Critical patent/KR20130058051A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38Chromatising
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12639Adjacent, identical composition, components
    • Y10T428/12646Group VIII or IB metal-base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

동박의 적어도 일방의 면에, 텅스텐 이온 및/또는 비소 이온을 함유하고, 알킬술페이트계 음이온 계면 활성제를 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여 구리의 조화 입자로 이루어지는 조화 처리층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법. 동박의 다른 여러 특성을 열화시키지 않고, 특히 동박 상의 조화 처리층을 개선하여, 동박과 수지 기재의 접착 강도를 높일 수 있는 프린트 배선판용 동박의 제조 방법을 제공하는 것을 과제로 한다.

Description

프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박{METHOD FOR MANUFACTURING COPPER FOIL FOR PRINTED CIRCUIT BOARD AND COPPER FOIL FOR PRINTED CIRCUIT BOARD}
본 발명은, 수지와의 접착성이 우수한 프린트 배선판용 동박 및 그 제조 방법에 관한 것이다. 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용하였을 때에 보다 강한 박리 강도를 얻을 수 있는 동박 및 그 제조 방법을 제공한다.
프린트 배선판은, 통상적으로 다음과 같은 공정에 의해 제조된다. 먼저, 합성 수지 등의 기재에 동박을 고온 고압하에서 적층 접착시킨다. 다음으로, 기판 상에 목적으로 하는 도전성 회로를 형성하기 위해, 동박 상에 내에칭성 수지 등의 재료에 의해 회로와 동등한 회로를 인쇄한다.
그리고, 노출되어 있는 동박의 불요부를 에칭 처리에 의해 제거한다. 에칭 후, 잔존하는 구리 (회로 부분) 상에 있는 수지 등의 재료로 이루어지는 인쇄부를 제거하여, 기판 상에 도전성 회로를 형성한다. 형성된 도전성 회로에는, 최종적으로 소정의 소자를 납땜하여, 일렉트로닉스 디바이스용의 다양한 인쇄 회로판을 형성한다. 최종적으로는, 레지스트 또는 빌드업 수지 기판과 접합시킨다.
수지와의 접착면이 되는 동박의 조화면 (粗化面) 에 대해서는, 주로 수지 기재와의 박리 강도가 충분할 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있을 것이 요구된다.
동박과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 조도) 을 크게 한 생 (生) 동박 상에 다량의 조화 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에 이와 같은 프로파일 (요철, 조도) 이 큰 동박을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, 반도체 패키지 기판을 비롯한 미세 회로 용도의 동박으로는, 프로파일을 저감시킨 생동박 상에 기재와의 밀착성을 확보하는 데에 있어서 최저한의 조화 처리를 실시한, 이른바 저프로파일 동박이 사용되고 있다. 이와 같은 로우 프로파일 동박의 수지와의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다.
또, 일반적으로 반도체 패키지 기판용 수지 기재나 액정 폴리머 기재와 동박의 밀착성은, FR-4 등의 범용 에폭시 수지계 기재와 비교하여 낮기 때문에, 전술한 동박의 저프로파일화와 더불어 동박과 수지 기재 사이의 박리 강도가 더욱 저하되는 경향이 있다.
따라서, 이와 같은 미세 배선 용도의 동박으로는, 수지 기재와의 접착면의 저프로파일화와, 수지 기재와의 높은 밀착성 (박리 강도) 의 양립이 요구되고 있다.
또한, PC 나 이동체 통신 등의 전자 기기에서는, 통신의 고속화, 대용량화에 수반하여, 전기 신호의 고주파화가 진행되고 있어, 이것에 대응 가능한 프린트 배선판 및 동박이 요구되고 있다. 전기 신호의 주파수가 1 ㎓ 이상이 되면, 전류가 도체의 표면에만 흐르는 표피 효과의 영향이 현저해져, 표면의 요철에 의해 전류 전송 경로가 변화하여 임피던스가 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 동박의 표면 조도가 작은 것이 요망된다. 고주파 전기 신호의 전송 로스가 적은 이점을 위해 최근 사용이 확대되고 있는 액정 폴리머 기재에서는, 특히 동박과의 밀착성이 낮아지기 때문에, 동박의 저프로파일화와 밀착성 (박리 강도) 의 양립이 동일하게 필요해진다.
일반적으로 프린트 배선판용 동박의 표면 처리 방법은, 생 (生) 압연 동박 또는 전해 동박 상에, 먼저 동박과 수지의 접착력 (필 강도) 을 높이기 위해, 일반적으로는 구리 및 산화구리로 이루어지는 미립자를 동박 표면에 부여하는 조화 처리를 실시한다. 다음으로, 조화 처리 입자의 탈락을 방지하고, 그 밀착성을 향상시키기 위해, 황산구리 도금욕에서 피복 도금을 실시한다.
또한 그 위로부터 그 동박에 내열성·내후성을 갖게 하기 위해 황동 또는 아연 등의 내열 처리층 (장벽층) 을 형성한다.
그리고, 그 위에 운반 중 또는 보관 중의 표면 산화 등을 방지하기 위해, 침지 또는 전해 크로메이트 처리 혹은 전해 크롬·아연 처리 등의 방청 처리를 실시함으로써 제품으로 한다.
이 중에서 특히 조화 처리층은 동박과 수지 기재의 접착력 (필 강도) 을 부여하는 데에 있어서 가장 중요한 역할을 담당하고 있다.
프린트 배선판용 동박의 수지와의 접착면에는, 일반적으로 내열·방청 처리층을 형성하는 것이 실시된다. 내열 처리층을 형성하는 금속 또는 합금의 예로서, Zn, Cu-Ni, Cu-Co 및 Cu-Zn 등의 피복층을 형성한 다수의 동박이 실용화되어 있다 (예를 들어, 특허문헌 3 참조).
이들 중에서 Cu-Zn (황동) 으로 이루어지는 내열 처리층을 형성한 동박은, 에폭시 수지 등으로 이루어지는 인쇄 회로판에 적층한 경우에 수지층의 얼룩이 없고, 또 고온 가열 후의 박리 강도의 열화가 적거나 하는 우수한 특성을 갖고 있기 때문에, 공업적으로 널리 사용되고 있다.
이 황동으로 이루어지는 내열 처리층을 형성하는 방법에 대해서는, 특허문헌 4 및 특허문헌 5 에 상세하게 서술되어 있다.
또한, 상기 내열 처리층 상에 크로메이트 처리를 실시한 후, 크로메이트 처리 후의 표면에 실란 커플링제를 흡착시켜 수지 기재와의 밀착성을 향상시키는 방법이 공업적으로 널리 사용되고 있다.
상기 조화 처리의 방법으로서, 몇 가지 공지 기술을 들 수 있다. 예를 들어, 특허문헌 8 에는, 동박의 피접착면에 크롬 또는 텅스텐의 1 종 또는 2 종을 함유하는 다수의 돌기상 전착물로 이루어지는 조화 처리층을 갖는 인쇄 회로용 동박이 개시되어 있다. 이 층은 접착 강도, 내열성을 높이고, 가루 날림을 억제하는 것이 목적이다.
또한, 특허문헌 9 에는, 동박의 피접착면에 크롬 또는 텅스텐의 1 종 또는 2 종을 함유하는 제 1 군의 금속과, 니켈, 철, 코발트, 아연으로 이루어지는 제 2 군에서 선택된 금속의 다수의 돌기상 전착물로 이루어지는 조화 처리층을 갖는 인쇄 회로용 동박이 개시되어 있다. 이 층은 접착 강도, 내열성을 높이고, 가루 날림을 억제하는 것이 목적이며, 상기 특허문헌 8 의 개량 기술이 제안되어 있다.
또, 특허문헌 10 에는, 동박의 피접착면에 구리, 텅스텐, 몰리브덴의 1 종 이상의 금속과, 니켈, 코발트, 철, 아연에서 선택되는 1 종 이상의 금속으로 이루어지는 복합 금속층을 형성하고, 추가로 그 층 위에 조화 처리층을 형성한 조화 처리 동박의 제안이 이루어져 있다.
한편, 특허문헌 11 에는, 동박의 표면에 조화 처리를 형성할 때, 동박 표면에 요철이 있는 동박을 사용해도, 구리 입자가 볼록한 부분에 집중되지 않고 오목부에도 부착되어, 혹상의 구리 입자가 균일하게 형성되고, 접착 강도를 높이고, 에칭시에 구리 잔류 현상이 잘 발생하지 않아, 에칭성이 양호해지도록, 황산구리 및 황산을 주성분으로 하는 산성 구리 도금욕에, 철, 니켈, 코발트, 몰리브덴, 텅스텐, 티탄, 알루미늄에서 선택된 금속과 폴리에틸렌글리콜을 첨가한 도금욕을 사용하여 조화 처리를 형성하는 기술이 제안되어 있다. 또, 특허문헌 12 에는, 상기 폴리에틸렌글리콜 대신에 젤라틴을 첨가한 도금욕을 사용하여 조화 처리를 형성하는 기술이 제안되어 있다.
이와 같이, 황산구리 및 황산을 주성분으로 하는 산성 구리 도금욕에 첨가하는 첨가제의 연구도 이루어져 있지만, 그 효과에는 한계가 있어, 추가적인 개량이 요망되고 있다.
일본 공개특허공보 평8-236930호 일본 특허공보 제3459964호 일본 특허공보 소51-35711호 일본 특허공보 소54-6701호 일본 특허공보 제3306404호 일본 특허출원 2002-170827호 공보 일본 공개특허공보 평3-122298호 일본 특허공보 제2717911호 일본 특허공보 제2920083호 일본 공개특허공보 2001-226795호 일본 공개특허공보 2005-353919호 일본 공개특허공보 2005-353920호
본 발명의 과제는, 동박의 다른 여러 특성을 열화시키지 않고, 동박의 표면 조도를 높이지 않고 동박과 수지 기재의 접착 강도를 높여, 박리 강도를 크게 할 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명자가 예의 검토한 결과, 이하의 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것이다.
1) 동박의 적어도 일방의 면에, 텅스텐 이온 및/또는 비소 이온을 함유하고, 알킬술페이트계 음이온 계면 활성제를 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여 구리의 조화 입자로 이루어지는 조화 처리층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법
2) 상기 계면 활성제를 0.1 ∼ 100 ㎎/ℓ 를 함유하는 것을 특징으로 하는 상기 1) 에 기재된 프린트 배선판용 동박의 제조 방법
3) 상기 조화 처리층 상에 황산·황산구리로 이루어지는 전해욕에서 피복 도금을 실시하는 것을 특징으로 하는 상기 1) ∼ 2) 중 어느 한 항에 기재된 프린트 배선판용 동박
4) 상기 조화 처리층 상에 아연, 니켈, 구리, 인에서 선택된 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 형성하는 것을 특징으로 하는 상기 1) ∼ 3) 중 어느 한 항에 기재된 프린트 배선판용 동박
5) 상기 내열·방청층 상에 크로메이트 피막층을 형성하는 것을 특징으로 하는 상기 4) 에 기재된 프린트 배선판용 동박
6) 상기 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하는 것을 특징으로 하는 상기 5) 에 기재된 프린트 배선판용 동박
7) 상기 1) ∼ 6) 중 어느 한 항에 기재된 제조 방법에 의해 제조된 프린트 배선판용 동박
이상 나타낸 바와 같이, 본 발명의 프린트 배선판용 동박은, 동박의 표면 조도를 높이지 않고 동박과 수지 기재의 접착 강도를 높여, 박리 강도를 크게 하는 것이 가능해져, 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는다.
또한, 최근 프린트 배선판의 미세 배선화 및 고주파화가 진행되는 반도체 패키지 기판 등의 미세 배선 형성용 동박으로서 매우 유효하다.
다음으로, 본 발명의 이해를 용이하게 하기 위해, 본 발명을 구체적으로 또한 상세하게 설명한다. 본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 중 어느 것이어도 된다.
본 발명의 프린트 배선판용 동박의 제조 방법은, 동박의 적어도 일방의 면에, 알킬술페이트계 음이온 계면 활성제를 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여, 구리의 조화 입자로 이루어지는 조화 처리층을 형성하는 것이다.
계면 활성제는 도금의 첨가제로서 공업적으로 널리 사용되고 있다. 프린트 배선판용 동박의 조화 처리의 전해액에 있어서도 계면 활성제를 첨가한 예는 있지만 (WOA12007145164 외), 이것에 의해 접착 강도를 높이고자 한 기술은 아직껏 예가 없다. 본원발명에서 사용하는 알킬술페이트계 음이온 계면 활성제는, 현저한 박리 강도의 향상을 확인할 수 있었다.
이 알킬술페이트계 음이온 계면 활성제의 효과는, 명확하게 이론화하는 것은 현재로서는 불가능하지만, 본 계면 활성제의 친수기가 전해액 중의 Cu 이온에 어떠한 형태로 배위되거나, 계면 활성제 분자가 피전착면의 특정 부위에 흡착됨으로써 조화 입자 전착 형태가 변화하는 것으로 생각된다. 그 결과, 요철을 가진 동박의 피전착면의 볼록부로의 전류 집중이 억제되어, 통상적으로 조화 입자가 잘 전착되지 않는 오목부 (1 차 입자의 골부) 에도 균일하게 전착되게 되는 것 외에, 동박의 피전착과 전착된 조화 입자의 밀착성이 향상되는 것으로 생각된다. 그 결과, 동박과 프린트 배선판용 수지 기재 사이의 박리 강도가 향상되었다.
상기 계면 활성제의 바람직한 첨가량으로는, 0.1 ∼ 100 ㎎/ℓ 이다. 이 범위보다 높은 농도에서도 동일한 효과가 발현되지만, 계면 활성제의 첨가에 의한 전해액의 발포가 현저해져 실제 조업이 곤란해지기 때문에, 상기 범위가 바람직하다. 상기 계면 활성제에 추가하여 텅스텐 이온 및/또는 비소 이온을 조화 처리 전해욕에 첨가함으로써, 동박과 수지 기재 사이의 밀착성 (박리 강도) 을 높일 수 있다.
또한, 상기 조화 처리층 상에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산구리로 이루어지는 전해욕에서 피복 도금을 실시한다. 또한 그 위에 아연, 니켈, 구리, 인에서 선택된 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 형성할 수 있다. 또, 상기 내열·방청층 상에 크로메이트 피막층, 나아가서는 당해 크로메이트 피막층 상에 실란 커플링제층을 형성할 수 있다. 상기 제조 방법에 의해, 동박과 수지의 밀착성 (박리 강도) 을 높인 프린트 배선판용 동박을 얻을 수 있다.
본 발명의 전형적인 조화 처리 조건은 다음과 같다.
(액 조성)
Cu : 5 ∼ 30 g/ℓ (황산구리 5 수화물로서 첨가, 이하 동일)
H2SO4 : 10 ∼ 200 g/ℓ
도데실황산나트륨 : 0.1 ∼ 100 ㎎/ℓ
(전기 도금 조건)
온도 : 25 ∼ 60 ℃
(전류 조건)
전류 밀도 : 25 ∼ 100 A/dm2 (욕의 한계 전류 밀도 이상일 것)
통전량 : 25 ∼ 400 As/dm2
상기 액 조성 1 에 추가하여, 이하의 성분 중 어느 것 또는 양방을 첨가한다.
(선택적 액 조성 2)
As : 0.1 ∼ 2000 ㎎/ℓ
W (텅스텐산염으로 첨가) : 0.1 ∼ 100 ㎎/ℓ
또한, 상기 조화 처리층 상에 황산·황산구리로 이루어지는 전해욕에서 피복 도금을 실시한다. 또한 아연, 니켈, 코발트, 구리, 인에서 선택된 적어도 1 종류 이상의 원소를 함유하는 내열·방청층, 당해 내열·방청층 상에 크로메이트 피막층 및 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하여 프린트 배선판용 동박으로 할 수 있다.
본 발명과 조합하는 피복 도금 처리, 내열·방청 처리, 크로메이트 처리, 실란 커플링제로는, 종래의 내열·방청층을 사용할 수 있다.
피복 도금 처리로는, 특별히 제한되는 것은 아니며 공지된 처리를 사용할 수 있다. 구체예를 이하에 나타낸다.
(액 조성)
Cu : 20 ∼ 100 g/ℓ (황산구리 5 수화물로서 첨가)
H2SO4 : 50 ∼ 150 g/ℓ
(액온)
25 ∼ 60 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/dm2 (욕의 한계 전류 밀도 이하일 것)
도금 시간 : 1 ∼ 20 초
내열·방청층으로는, 특별히 제한되는 것이 아니며 공지된 처리를 사용할 수 있다. 예를 들어, 프린트 배선판용 동박에 대하여, 종래 사용되어 온 황동 피복층을 사용할 수 있다.
구체예를 이하에 나타낸다.
(액 조성)
NaOH : 40 ∼ 200 g/ℓ
NaCN : 70 ∼ 250 g/ℓ
CuCN : 50 ∼ 200 g/ℓ
Zn(CN)2 : 2 ∼ 100 g/ℓ
As2O3 : 0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/dm2
도금 시간 : 1 ∼ 20 초
상기 크로메이트 피막층은, 전해 크로메이트 피막층 또는 침지 크로메이트 피막층을 사용할 수 있다. 이 크로메이트 피막층은 Cr 량이 25 ∼ 150 ㎍/dm2 인 것이 바람직하다.
Cr 량이 25 ㎍/dm2 미만에서는 방청층 효과가 없다. 또, Cr 량이 150 ㎍/dm2 를 초과하면 효과가 포화되므로 소용이 없어진다. 따라서, Cr 량은 25 ∼ 150 ㎍/dm2 로 하는 것이 좋다.
상기 크로메이트 피막층을 형성하기 위한 조건의 예를 이하에 기재한다. 그러나, 상기와 같이 이 조건에 한정될 필요는 없으며, 이미 공지된 크로메이트 처리는 모두 사용할 수 있다. 이 방청 처리는 내산성에 영향을 주는 인자 중 하나이며, 크로메이트 처리에 의해 내산성은 보다 향상된다.
(a) 침지 크로메이트 처리
K2Cr2O7 : 1 ∼ 5 g/ℓ, pH : 2.5 ∼ 5.5, 온도 : 25 ∼ 60 ℃, 시간 : 0.5 ∼ 8 초
(c) 전해 크롬·아연 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3) : 2 ∼ 10 g/ℓ, ZnOH 또는 ZnSO4·7H2O : 0.05 ∼ 10 g/ℓ, pH : 2.5 ∼ 5.5, 욕온 : 20 ∼ 80 ℃, 전류 밀도 : 0.05 ∼ 5 A/dm2, 시간 : 0.1 ∼ 10 초
본 발명의 프린트 배선판용 동박에 사용하는 실란 커플링제로는, 통상적으로 동박에 사용되고 있는 임의의 실란 커플링제를 사용할 수 있으며, 특별히 제한은 없다. 실란 커플링제 처리의 구체예로서 이하의 조건을 나타낸다.
0.2 % 에폭시실란 수용액을 동박 조화면에 스프레이 후, 건조시키는 실란 커플링제의 선택은 임의이지만, 동박과 적층되는 수지 기재의 친화성을 고려한 선택이 바람직하다고 할 수 있다.
실시예
다음으로, 실시예 및 비교예에 대해 설명한다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는 전부 본 발명에 포함된다.
또한, 본 발명과의 대비를 위해 비교예를 게재하였다.
(비교예 1)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (표면 조도 Rz : 2.4 ㎛) 에 하기에 나타내는 조화 처리 (이른바 번트 디포지트) 를 실시하였다. 이하에 조화 처리 조건을 나타낸다.
(액 조성)
Cu : 15 g/ℓ (황산구리 5 수화물로 첨가, 이하 동일)
H2SO4 : 100 g/ℓ
도데실황산나트륨 첨가량 : 10 ㎎/ℓ
(액온) 40 ℃
(전류 조건)
전류 밀도 : 50 A/dm2
통전량 : 200 As/dm2
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산구리로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu : 50 g/ℓ (황산구리 5 수화물로 첨가, 이하 동일)
H2SO4 : 100 g/ℓ
(액온) 40 ℃
(전류 조건)
전류 밀도 : 20 A/dm2 (욕의 한계 전류 밀도 미만)
통전량 : 200 As/dm2
또한 상기 피복 도금 처리 상에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에 실란 처리 (도포에 의한 것) 를 실시하였다.
이와 같이 하여 제조한 동박에 대하여, 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, FR-4 기재 (유리 에폭시 수지, 파나소닉 전공 주식회사 제조의 R-1766) 및 BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조의 GHPL-830MBT) 를 사용하여 적층 접착시켰다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다. BT 기재와 적층시켰을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 가진다고 할 수 있다.
(1) 표면 조도 측정
접촉식 촉침형 표면 조도 시험기를 사용하여 동박 조화면의 표면 조도를 측정하였다.
(2) 박리 강도 측정
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
전체 실시예 및 전체 비교예에서 측정한 표면 조도 및 박리 강도를 표 1 에 나타낸다.
Figure pct00001
(비교예 2)
비교예 1 에 기재된 조화 처리 전해액 성분에서 도데실황산나트륨을 제외한 것으로, 본원발명의 첨가제는 일절 사용하지 않았다. 계면 활성제 이외의 성분 농도, 액온, 도금 조건은 비교예 1 과 동일하다. 추가로 그 위에 비교예 1 과 동일한 피복 도금을 실시하였다. 이후의 표면 처리 내용도 비교예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
비교예 1 과 비교예 2 를 비교하면, 표면 조도가 거의 동등함에도 불구하고, 비교예 1 에서는 도데실황산나트륨의 첨가에 의해 박리 강도가 상승되었다. 그러나, 박리 강도는 BT 레진 적층시에서 0.87 kN/m 으로 낮아, 프린트 배선판 용도로서 실용상 충분한 수준에는 이르지 않았다.
(실시예 1)
비교예 1 의 조화 처리 전해액에 As 를 첨가한 것으로, As 이외의 성분 농도, 액온, 도금 조건은 비교예 1 과 동일하다. 또, 이후의 표면 처리 내용도 비교예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
도데실황산나트륨 첨가량 : 10 ㎎/ℓ
As 첨가량 : 1000 ㎎/ℓ : (H3AsO3 으로서 첨가, 이하 동일)
실시예 1 과 비교예 1 및 2 를 비교하면, 표면 조도가 거의 동등함에도 불구하고, 실시예 1 에서는 알킬술페이트계 계면 활성제 (도데실황산나트륨) 및 As 의 첨가에 의해 박리 강도가 대폭 향상되었고, BT 레진 적층시의 박리 강도는 1.12 kN/m 에 이르렀다.
(비교예 3)
실시예 1 에 기재된 조화 처리 전해액 성분에서 도데실황산나트륨을 제외한 것으로, 공지된 조화 처리이다. 도데실황산나트륨 이외의 성분 농도, 액온, 도금 조건은 실시예 1 과 동일하다. 추가로 그 위에 실시예 1 과 동일한 피복 도금을 실시하였다. 이후의 표면 처리 내용도 실시예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
As 첨가량 : 1000 ㎎/ℓ
실시예 1 과 비교예 3 을 비교하면, 표면 조도가 거의 동등함에도 불구하고, 실시예 1 에서는 도데실황산나트륨 및 As 의 첨가에 의해 박리 강도가 대폭 향상되었다. 본 발명의 동박의 조화 처리 전해액에 As 및 알킬술페이트계 음이온 계면 활성제를 첨가하여 처리를 함으로써, 동박의 박리 강도를 대폭 향상시킬 수 있었다.
(실시예 2)
비교예 1 의 조화 처리 전해액에 W (텅스텐) 를 첨가한 것으로, W 이외의 성분 농도, 액온, 도금 조건은 실시예 1 과 동일하다. 또, 이후의 표면 처리 내용도 실시예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 10 ㎎/ℓ
(비교예 4)
실시예 2 에 기재된 조화 처리 전해액 성분에서 도데실황산나트륨을 제외한 것이다. 도데실황산나트륨 이외의 성분 농도, 액온, 도금 조건은 실시예 1 과 동일하다. 추가로 그 위에 실시예 1 과 동일한 피복 도금을 실시하였다. 이후의 표면 처리 내용도 실시예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ
실시예 2 와 비교예 4 를 비교하면, 표면 조도가 거의 동등함에도 불구하고, 실시예 2 에서는 도데실황산나트륨의 첨가에 의해 박리 강도가 상승되었고, BT 레진 적층시의 박리 강도가 1.16 kN/m 이 되었다.
본 발명의 동박의 조화 처리 전해액에 W 및 알킬술페이트계 음이온 계면 활성제를 첨가하여 처리를 함으로써, 동박의 박리 강도를 대폭 향상시킬 수 있었다.
(실시예 3)
비교예 1 의 조화 처리 전해액에 As 및 W (텅스텐) 를 첨가한 것으로, As 및 W 이외의 성분 농도, 액온, 도금 조건은 실시예 1 과 동일하다. 또, 이후의 표면 처리 내용도 실시예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성 4)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W (텅스텐) 첨가량 : 3 ㎎/ℓ
As 첨가량 : 1000 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ㎎/ℓ
(비교예 5)
실시예 3 에 기재된 조화 처리 전해액 성분에서 도데실황산나트륨을 제외한 것이다. 도데실황산나트륨 이외의 성분 농도, 액온, 도금 조건은 실시예 3 과 동일하다. 추가로 그 위에 실시예 1 과 동일한 피복 도금을 실시하였다. 이후의 표면 처리 내용도 실시예 1 과 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ
As 첨가량 : 1000 ㎎/ℓ
실시예 3 과 비교예 5 를 비교하면, 표면 조도가 거의 동등함에도 불구하고, 실시예 3 에서는 도데실황산나트륨의 첨가에 의해 박리 강도가 대폭 상승되었고 BT 레진 적층시의 박리 강도는 1.36 kN/m 이 되었다.
(실시예 4)
실시예 2 의 조화 처리 전해액의 성분의 도데실황산나트륨 대신에 알킬기의 탄소수가 보다 적은 옥틸황산나트륨을 첨가한 것으로, 옥틸황산나트륨 이외의 성분 농도, 액온, 도금 조건은 실시예 2 와 동일하다. 또, 이후의 표면 처리 내용도 실시예 2 와 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W (텅스텐) 첨가량 : 3 ㎎/ℓ
옥틸황산나트륨 첨가량 : 10 ㎎/ℓ
실시예 4 를 실시예 2 와 비교하면 도데실황산나트륨 이외의 알킬술페이트계 음이온 계면 활성제를 조화 처리 전해액 중에 첨가함으로써도 박리 강도의 향상을 도모할 수 있음을 알 수 있다.
(실시예 5)
실시예 2 의 조화 처리 전해액의 성분의 도데실황산나트륨 대신에 알킬기의 탄소수가 보다 많은 데실황산나트륨을 첨가한 것으로, 데실황산나트륨 이외의 성분 농도, 액온, 도금 조건은 실시예 2 와 동일하다. 또, 이후의 표면 처리 내용도 실시예 2 와 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W (텅스텐) 첨가량 : 3 ㎎/ℓ
데실황산나트륨 첨가량 : 10 ㎎/ℓ
실시예 5 를 실시예 2 와 비교하면, 실시예 5 에서는 도데실황산나트륨 이외의 알킬술페이트계 음이온 계면 활성제를 조화 처리 전해액 중에 첨가함으로써도 박리 강도의 향상을 도모할 수 있음을 알 수 있다.
(실시예 6)
실시예 2 의 조화 처리 전해액 중의 도데실황산나트륨 농도를 저감시킨 것으로, 그 이외의 성분 농도, 액온, 도금 조건은 실시예 2 와 동일하다. 또, 이후의 표면 처리 내용도 실시예 2 와 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 0.5 ㎎/ℓ
실시예 6 을 실시예 2 와 비교하면, 실시예 6 에서는 도데실황산나트륨의 농도가 저농도여도 실시예 2 와 동일한 효과가 있다. 그러나, 수용액 중의 계면 활성제 농도의 정량 분석값 하한은 일반적으로 0.1 ㎎/ℓ 정도이기 때문에, 본 발명에서 사용하는 알킬술페이트계 음이온 계면 활성제의 농도 하한값으로는 0.1 ㎎/ℓ 로 하는 것이 바람직하다.
(실시예 7)
실시예 2 의 조화 처리 전해액 중의 도데실황산나트륨 농도를 증가시킨 것으로, 그 이외의 성분 농도, 액온, 도금 조건은 실시예 2 와 동일하다. 또, 이후의 표면 처리 내용도 실시예 2 와 동일하다. 이하에 조화 처리 (도금) 전해액의 욕 조성을 나타낸다.
(액 조성)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 100 ㎎/ℓ
실시예 7 을 실시예 2 와 비교하면, 실시예 7 에서는 도데실황산나트륨의 농도가 고농도여도 실시예 2 와 동일한 효과가 있다. 그러나, 수용액 중의 계면 활성제 농도가 그 이상으로 커지면 전해액의 발포가 현저하게 증가하기 때문에, 공업적 실제 조업을 생각하면 현실적이지 않다. 따라서, 본 발명에서 사용하는 알킬술페이트계 음이온 계면 활성제의 농도 상한값으로는 100 ㎎/ℓ 로 하는 것이 바람직하다.
이상으로부터, 본원발명의 프린트 배선판용 동박은, 조화면의 프로파일을 증가시키지 않고, 동박 자체의 수지와의 접착 강도를 높여, 동박의 박리 강도를 크게 하는 것이 가능한 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 가짐을 알 수 있다.
산업상 이용가능성
이상에 나타낸 바와 같이, 동박의 적어도 일방의 면에 본 발명의 조화 입자를 형성함으로써, 동박 자체의 수지 기재와의 접착 강도를 대폭 높일 수 있다는 큰 효과를 갖는다.
또한, 회로의 미세화 및 고주파화가 진행되는 반도체 패키지 기판용 동박 혹은 액정 폴리머 기판용 동박으로서 매우 유효하다.

Claims (7)

  1. 동박의 적어도 일방의 면에, 텅스텐 이온 및/또는 비소 이온을 함유하고, 알킬술페이트계 음이온 계면 활성제를 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여 구리의 조화 입자로 이루어지는 조화 처리층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법.
  2. 제 1 항에 있어서,
    상기 계면 활성제를 0.1 ∼ 100 ㎎/ℓ 를 함유하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 조화 처리층 상에 황산·황산구리로 이루어지는 전해욕에서 피복 도금을 실시하는 것을 특징으로 하는 프린트 배선판용 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 피복 도금 처리층 상에 아연, 니켈, 구리, 인에서 선택된 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박.
  5. 제 4 항에 있어서,
    상기 내열·방청층 상에 크로메이트 피막층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박.
  6. 제 5 항에 있어서,
    상기 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 프린트 배선판용 동박.
KR1020137006513A 2010-09-24 2011-09-08 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박 KR20130058051A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-214475 2010-09-24
JP2010214475 2010-09-24
PCT/JP2011/070447 WO2012039285A1 (ja) 2010-09-24 2011-09-08 プリント配線板用銅箔の製造方法及びプリント配線板用銅箔

Publications (1)

Publication Number Publication Date
KR20130058051A true KR20130058051A (ko) 2013-06-03

Family

ID=45873774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006513A KR20130058051A (ko) 2010-09-24 2011-09-08 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박

Country Status (7)

Country Link
US (1) US20130189538A1 (ko)
EP (1) EP2620530A1 (ko)
JP (1) JPWO2012039285A1 (ko)
KR (1) KR20130058051A (ko)
CN (1) CN103124810A (ko)
TW (1) TW201217589A (ko)
WO (1) WO2012039285A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015111A (ko) * 2015-07-29 2017-02-08 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법
KR20220013547A (ko) * 2019-06-07 2022-02-04 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 동클래드 적층판 및, 프린트 배선판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132576A1 (ja) 2011-03-25 2012-10-04 Jx日鉱日石金属株式会社 粗化処理面を備えた圧延銅又は銅合金箔
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP5470487B1 (ja) * 2013-05-29 2014-04-16 Jx日鉱日石金属株式会社 銅箔、それを用いた半導体パッケージ用銅張積層体、プリント配線板、プリント回路板、樹脂基材、回路の形成方法、セミアディティブ工法、半導体パッケージ用回路形成基板及び半導体パッケージ
CN112941581B (zh) * 2021-01-27 2022-04-08 河海大学 一种利用镀铜废水处理混凝土的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135711A (en) 1974-09-24 1976-03-26 Komatsu Shoichi Taisui hatsuyuseiojusurukami narabini sonoseizoho
JPS581853B2 (ja) 1977-06-17 1983-01-13 松下電器産業株式会社 選局装置
JP2739507B2 (ja) 1989-10-06 1998-04-15 日鉱グールド・フォイル株式会社 銅箔の電解処理方法
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5622782A (en) * 1993-04-27 1997-04-22 Gould Inc. Foil with adhesion promoting layer derived from silane mixture
TW317575B (ko) 1994-01-21 1997-10-11 Olin Corp
JP3347457B2 (ja) * 1994-02-24 2002-11-20 日本電解株式会社 非シアン系銅−亜鉛電気めっき浴、これを用いたプリント配線板用銅箔の表面処理方法及びプリント配線板用銅箔
JP2920083B2 (ja) 1995-02-23 1999-07-19 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US6132589A (en) * 1998-09-10 2000-10-17 Ga-Tek Inc. Treated copper foil and process for making treated copper foil
DE60042976D1 (de) * 1999-08-06 2009-10-29 Ibiden Co Ltd Lösung für die elektrochemische abscheidung, methode, eine leiterplatte unter verwendung dieser lösung herzustellen und mehrschichtige leiterplatte
JP3949871B2 (ja) 1999-12-10 2007-07-25 日本電解株式会社 粗化処理銅箔及びその製造方法
JP3306404B2 (ja) 2000-01-28 2002-07-24 三井金属鉱業株式会社 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
GB2361713B (en) * 2000-04-14 2003-09-24 Fukuda Metal Foil Powder Method for surface treatment of copper foil
JP4475836B2 (ja) 2000-09-25 2010-06-09 イビデン株式会社 半導体素子の製造方法
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
KR100553840B1 (ko) * 2003-05-29 2006-02-24 일진소재산업주식회사 인쇄회로기판용 동박의 제조 방법
JP2005353919A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP2005353920A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP4890546B2 (ja) * 2006-06-12 2012-03-07 Jx日鉱日石金属株式会社 粗化処理面を備えた圧延銅又は銅合金箔及び圧延銅又は銅合金箔の粗化方法
CN100567572C (zh) * 2006-11-28 2009-12-09 山东金宝电子股份有限公司 电解铜箔的灰色表面处理工艺
KR102104161B1 (ko) * 2009-03-27 2020-04-23 제이엑스금속주식회사 프린트 배선판용 동박 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015111A (ko) * 2015-07-29 2017-02-08 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법
KR20220013547A (ko) * 2019-06-07 2022-02-04 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 동클래드 적층판 및, 프린트 배선판

Also Published As

Publication number Publication date
CN103124810A (zh) 2013-05-29
WO2012039285A1 (ja) 2012-03-29
TW201217589A (en) 2012-05-01
US20130189538A1 (en) 2013-07-25
EP2620530A1 (en) 2013-07-31
JPWO2012039285A1 (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP6029590B2 (ja) 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
KR102104161B1 (ko) 프린트 배선판용 동박 및 그 제조 방법
KR101188147B1 (ko) 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판
KR101740092B1 (ko) 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
JP5512567B2 (ja) プリント配線板用銅箔の製造方法
KR20130058051A (ko) 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박
CN112204171B (zh) 粗化处理铜箔、贴铜叠层板和印刷电路板
CN1989793A (zh) 表面处理铜箔及采用该表面处理铜箔制造的挠性镀铜膜层压板以及薄膜状载体带
KR101327565B1 (ko) 반도체 패키지 기판용 동박 및 반도체 패키지용 기판
KR20040073387A (ko) 고주파 용도 대응 가능 구리박 및 그의 제조 방법
JP2007098732A (ja) 表面処理銅箔及びその表面処理銅箔の製造方法並びにその表面処理銅箔を用いた銅張積層板
KR101344176B1 (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판
KR20010102562A (ko) 표면처리 동박과 그 표면처리 동박의 제조방법 및 그표면처리 동박을 사용한 동 클래드 적층판
JP6827083B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP5443157B2 (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application