JPS581853B2

JPS581853B2 - 選局装置

Info

Publication number: JPS581853B2
Application number: JP52072435A
Authority: JP
Inventors: 河島和美; 山本啓輔; 上田稔; 竹下正弘
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1977-06-17
Filing date: 1977-06-17
Publication date: 1983-01-13
Also published as: JPS546701A

Description

【発明の詳細な説明】本発明は、電圧可変容量ダイオードを同調素子として用
いた電子チューナに印加する選局用電圧をカウンタとデ
コーダとの組合わせあるいはリングカウンタ等の電子的
な切換回路で切換えて選択することにより選局を行なう
ようになされている選局装置に関し、電源投入後に常に
一定のチャンネルを選局することができ、集積回路素子
化に適した装置を提供するものである。

まず、電子的切換回路として２進カウンタおよびデコー
ダを用いて選局を行なう装置の基本的な構成の一例を第
１図に示して説明する。

ここで、１はチューナの可変容量ダイオードに加える選
局用電圧ＢＴを予めプリセットしておく選局用電圧設定
回路で、複数個の可変抵抗器２ａ〜２ｌを備えておりそ
れぞれが選局希望の選局用電圧ＢＴが得られるように設
定されていて、そのうちから選択されたものがダイオー
ド３ａ〜３ｌを介して端子４に取り出され、かつトラン
ジスタ等（図示せず）によりインピーダンス変換してＶ
ＨＦチューナとＵＨＦチューナの各可変容量ダイオード
に加えられる。

５はこの可変抵抗器２ａ〜２ｌのうちのいずれを動作さ
せるかを切換えるチャンネル切換回路であり、ここでは
２進のカウンタ６とデコーダ７とを用電子的切換回路と
して用いている。

すなわち、パルス発生回路８と、そのパルスを計数する
２進のカウンタ６と、その２進出力に応じて択一的に出
力を発生する２進−１６進のデコーダ７と、カウンタ６
およびパルス発生同路８の動作を制御する制御同路９と
を備えたものである。

デコーダ７には１６個の出力端子ａ〜ｐのそれぞれに出
力用のスイッチングトランジスタを備え、カウンタ６か
ら出力されている２進出力に従ってこれらトランジスタ
のうちの１個のみが選択的に導通して出力端子ａ〜ｐの
うちの１つに低レベルの出力が発生されるようになされ
ており、そのうちの１２個の出力端子ａ〜ｌに接続され
た可変抵抗器２ａ〜２ｌのうちその導通したトランジス
タの出力端に接続されているもののみに電流が流されて
動作される。

チャンネル切換時にはスイッチ盤１０に設けられた複数
個の常開形のスイッチ１１ａ〜１１ｌのうちいずれかの
もの、たとえばスイッチ１１ｃが閉成される。

そのとき、そのスイッチ１１ｃの位置のチャンネルが選
局中でなければこのスイッチ１１ｃが接続されているデ
コーダ７の出力端子ｃの出力が高レベルであるので、そ
の出力がスイッチ１１ｃを介して制御回路９の入力端子
ＣＨに加えられる。

そのとき、出力端子ＯＣからの出力によってパルス発生
回路８のパルスの発生を開始させ、発生したクロックパ
ルスが端子ＣＬ、制御回路９、端子ＵＣＬを介してカウ
ンタ６に加えられる。

これによりカウンタ６は計数を始め、それに従ってデコ
ーダ７中の導通するトランジスタが次次に変る。

そしてスイッチ１１ｃが接続されている出力端子ｃのト
ランジスタが導通したときに制御回路９の入力端子ＣＨ
への入力が低レベルになるのでパルス発生回路８の動作
が停止され、以後別のチャンネルのスイッチが操作され
るまでその選局状態が維持されて当該チャンネルが選局
されるようになる。

このパルス発生回路８の発生するクロツクパルスの周波
数をたとえば２ＫＨｚ程度以上にして充分に高く設定し
ておけば、上述のチャンネル切換はスイッチが閉成され
ているごく短時間のうちに完了される。

１２Ｕ，１２Ｄは遠隔操作や手動操作により順次選局を
行うときに超音波や光等の操作信号によって開閉される
スイッチで、スイッチ２７Ｕが操作されたときには制御
回路９からカウンタ６にカウントアップ信号が加えられ
て１つ上のチャンネルが選局され、スイッチ１２Ｄが操
作されたときには制御回路９からカウンタ６にカウント
ダウン信号が加えられて１つ下のチャンネルが選局され
る。

さらに、１３はデフィート回路で、チャンネル切換中に
制御回路９の出力端子ＤＥＦから出力されるデイフィー
ト信号により、この切換期間中、チャンネル表示回路の
表示を停止させ、かつ出力端子１４からの出力によって
チューナ用ＡＦＣ回路の動作を停止させるためのもので
ある。

この装置のチャンネル切換回路５の部分の詳細な構成を
第２図に示す。

カウンタ６において１５Ａ〜１５Ｄはフリツプフロツプ
、１６Ａ〜１６Ｄ，１７Ｂ〜１７Ｄおよび１８Ｂ〜１８
ＤはＮＯＲゲートで、これらでアップ・ダウンカウンタ
を構成している。

また、デコーダにおいて１９ａ〜１９ｐはそれぞれ出力
端子ａ〜ｐに接続した出力用のスイッチングトランジス
タ、２０ａ〜２０ｐはそれぞれトランジスタ１９ａ〜１
９ｐのベースに接続したＮＯＲゲート、２１ａ〜２１ｈ
はカウンタ６からの入力端子Ａ〜ＤとＮＯＲゲート２０
ａ〜２０ｐとの間に接続したＮＡＮＤゲートで、これら
で２進−１６進のデコーダを構成している。

このデコーダ７はａ〜ｐの１６種類の出力を発生するこ
とができるものであるがここではそのうちのａ〜ｌの１
２個だけを用いて１２チャンネルの選局を行うようにし
、ｍ〜ｐの４個の出力端子に出力が発生された場合には
自動的に飛越すようにしている。

選局時にカウンタ６にカウント入力として加えるための
クロックパルスを発生するパルス発生回路８においては
、３つのトランジスタ２２，２３．２４を順次接続し、
トランジスタ２２のベースには発振周波数決定用の抵抗
２５とコンデンサ２６とを接続し、かつ発振制御用のト
ランジスタ２７を接続する。

トランジスタ２２のコレクタとトランジスタ２３のベー
スとを接続しさらに発振制御用のトランジスタ７５を介
して接地する。

発振したクロックパルスをトランジスタ２４のコレクタ
から出力端子ＣＬに取り出すようにし、この出力はまた
トランジスタ２７のベースに加え、さらにトランジスタ
２２のエミツタに接続したトランジスタ２８のベースに
も加えておく。

トランジスタ２９のベースに発振させるときに低レベル
となる発振制御信号を入力端子ＯＣから加えるようにし
ている。

入力端子ＯＣに加えられる発振制御信号が高レベルであ
ると発振は停止している。

一方、入力端子ＯＣに加えられる発振制御信号が低レベ
ルになると発振作用を行い、発振制御用信号が低レベル
である限りクロツクパルスを出力端子ＣＬに発生し、発
振制御信号が高レベルになったときに発振を停止する。

図中に記載した如き回路定数に設定した場合、クロツク
パルスのくり返し周波数は約２ＫＨｚである。

次に、このようにして発生したクロックパルスを用いて
カウンタ８を駆動し選局動作を行なう制御回路９におい
ては、ＮＯＲゲート３０Ｕ，３０Ｄからなるフリツプフ
ロツプ３１と、ＮＯＲゲート３２Ｕ，３２Ｄ，３３Ｕ，
３３Ｄを主として備え、ＮＯＲゲート３０Ｕと３３Ｕに
はカウントアップ用のスイッチ１２Ｕの操作時に入力端
子ＵＰに加えられる低レベルの入力を反転器３４Ｕで反
転して加え、ＮＯＲゲート３０Ｄと３３Ｄにはカウント
ダウン用のスイッチ１２Ｄの操作時に入力端子ＤＮに加
えられる低レベルの入力を反転器３４Ｄで反転して加え
る。

フリツプフロツプ３１の出力はそれぞれＮＯＲゲート３
２Ｕと３２Ｄに加えてパルス発生回路８から入力端子Ｃ
Ｌに加えられるクロックパルスをゲートし、さらにＮＯ
Ｒゲート３３Ｕと３３Ｄで反転器３４Ｕ，３４Ｄの出力
と合成して出力端子ＵＣＬ，ＤＣＬからカウント入力と
してカウンタ６に加える。

ＮＯＲゲート３３Ｕ，３３Ｄの出力を反転器３５Ｕ，３
５Ｄで反転したものも出力端子ＵＣＬ，ＤＣＬからカウ
ント入力としてカウンタ６に加える。

また、手動による選局時および飛越時にパルス発生回路
８を動作させるために、選局用のスイッチ１１ａ〜１１
ｌから入力端子ＣＨに加えられた入力と、デコーダ７の
出力端子ｍ〜ｐから入力端子ＳＫＰに加えられた入力を
反転器３６で反転したものとを、ＮＯＲゲート３７を介
して出力端子ＯＣからパルス発生回路８に発振制御信号
として加える。

３８．３９はバツファ増幅用の増幅器である。

次に、このような構成における選局動作について説明す
る。

まず、仮に、カウンタ６におけるフリップフロツプ１５
Ａ〜１５Ｄの出力が“００００”であってデコーダ７に
おけるトランジスタ１９ａが導通し、端子ａから低レベ
ルの出力が発生し他の端子ｂ＝ｐの出力は高レベルにな
っているとする。

このときには可変抵抗器２ａに電流が流され、この可変
抵抗器２ａで設定されている選局用電圧が取り出されて
ａチャンネルが選局されている。

この状態において、遠隔操作もしくは手動操作により順
次選局用のスイッチ１２Ｕ，１２Ｄのうちのアップ選局
スイッチ１２Ｕが閉じられると、端子ＵＰへの入力が低
レベルになる。

このため反転器３４Ｕの出力が高レベルになり、フリツ
プフロツプ３１を第１の状態にセットする。

ここで第１の状態とはＮＯＲゲート３０Ｕの出力が低レ
ベルになりＮＯＲゲート３０Ｄの出力が逆に高レベルに
なる状態である。

これと逆の状態を第２の状態とする。

この第１の状態の出力によりＮＯＲゲート３２Ｕの出力
が高レベルになり、ＮＯＲゲート３３Ｕから端子ＵＰへ
の入力を通過させて出力を発生しまた反転器３５Ｕで反
転し、それぞれ端子ＵＣＬとＵＣＬからカウンタ６にカ
ウントアップ用信号として加える。

カウンタ６はカウント用入力の後縁でトリガされるもの
であるので、この場合には端子ＵＰへの入力の後縁すな
わちスイッチ１２Ｕの操作が完了してこれが開いたとき
にトリガされ、カウント内容が１つアップして出力“Ｄ
ＣＢＡ”が“０００１”になり、デコーダ７における出
力を端子ｂに移動させてｂチャンネルを選局するように
切換わる。

以下同様にして、アップ選局スイッチ１２Ｕが操作され
る都度、その操作の後縁でカウンタ６がカウントアップ
方向に１ステップづつトリガされ、ｃチャンネル、ｄチ
ャンネル・・・・・・ｌチャンネルと１チャンネルづつ
順次選局される。

フリツプフロツプ７ａは次にダウン選局スイッチ１２Ｄ
が操作されたとき、第２の状態になる。

次に、デコーダ７において端子ｌから出力が発生されて
いてｌチャンネルが選局されている状態においてアップ
選局スイッチ１２Ｕが操作されると上述のようにして次
の端子ｍから出力が発生されるようになるのであるが、
この装置でに次の端子ｍから端子ｐまでは使用しておら
ずこの間は飛越さなければならないので、このときには
端子ｍ〜ｐに発生される低レベルの出力が制御回路９の
端子ＳＫＰに加えられる。

すると反転器３６の出力が高レベルになり、ＮＯＲゲー
ト３７から低レベルの発振制御信号を発生し、これを端
子ＯＣからパルス発生回路８に加えて、その発振動作を
開始させる。

このためパルス発生回路８の端子ＣＬからクロツクパル
スが発生される。

ただし、発振開始までに少しの時間遅れがある。

このクロックパルスは制御回路９中のＮＯＲゲート３２
Ｕ．３３Ｕおよび反転器３５Ｕを通過し、カウントアッ
プ用信号として端子ＵＣＬ，ＵＣＬからカウンタ６に加
えられる。

従ってこれによってカウンタ６は自動的にアップ方向に
カウントし、デコーダ７の端子ｎ、ｏ、ｐに次々と出力
を発生するが、これら端子ｎ、ｏ、ｐの出力も端子ＳＫ
Ｐに加えられているのでこれらから出力が発生されてい
る間は発振制御信号が発生され続けてクロックパルスが
続けて発生される。

モしてカウンタ６のカウント出力が再び“００００”に
戻ってデコーダ７の端子ａから出力が発生されると、端
子ＳＫＰへの入力が無くなり発振制御信号も無くなるの
でパルス発生回路８はクロツクパルスの発生を停止する
。

これにより、カウンタ６のカウントが停止され、ａチャ
ンネルが選局されることになる。

このようにして、アップ方向への順次選局時におけるｌ
チャンネルからａチャンネルへの自動飛越が行なわれる
ものである。

カウントダウン方向への順次選局動作も基本的には上述
のアップ方向への順次選局と同様であり、選局スイッチ
１２Ｄが閉じられると端子ＤＮへの入力が低レベルにな
り、フリツプフロツプ３１が第２の状態にセットされる
。

従って、この場合にはＮＯＲゲート３０Ｄの出力が低レ
ベルになり、以下、ＮＯＲゲート３２Ｄ，３３Ｄの出力
と反転器３５Ｄの出力が端子ＤＣＬおよびＤＣＬからカ
ウンタ６ヘカウントダウン信号として加えられる。

これにより、例えばｌチャンネルが選局されていたとす
ると次にｋチャンネルが選局されるようになる。

以下同様にして、ダウン選局スイッチ１２Ｄが操作され
る都度１チャンネルづつｋ→ｊ→ｉ・・・・・・とダウ
ン方向に選局される。

ａチャンネルが選局されているときにダウン選局スイッ
チ１２Ｄが操作された場合にも、やはり次の端子ｐ〜ｍ
に出力が発生される間に端子ＳＫＰに入力が加えられ、
発振制御信号が発生されて、クロックパルスが発生され
、これがＮＯＲゲート３２Ｄ，３３Ｄおよび反転器３５
Ｄを介してカウンタ６にカウントダウン用信号として加
えられることにより、自動的に次のｌチャンネルが選局
されるようになる。

次に、スイッチ盤１０の操作により選局すべきチャンネ
ルが直接指定された場合の動作について説明する。

ここでも、最初はａチャンネルが選局されているものと
仮定する。

この状態において、次にｉチャンネルを選局するように
スイッチ盤１０のスイッチ１１ｉが操作されたとすると
、このときにはデコーダ７におけるｉチャンネル用の端
子ｉの出力は高レベルであるので、その出力が制御回路
９の端子ＣＨに加えられる。

この端子ＣＨへの入力は２個の反転器３８．３９で成形
された後、ＮＯＲゲート３０Ｕに加えられるので、フリ
ツプフロツプ３１を第１の状態にセットしてＮＯＲゲー
ト３０Ｕの出力を低レベルにする。

この状態は上述のアップ方向順次選局の場合と同様であ
る。

従って、この直接選局の場合にはカウンタ６はカウント
アップの方向のみに制御される。

一方、端子ＣＨへの入力はＮＯＲゲート３７にも加えら
れるのでその出力は低レベルになって発振制御信号を端
子ＯＣからパルス発生回路８に加える。

これによりパルス発生回路８が動作してその端子ＣＬに
クロツクパルスが発生され、このクロツクパルスはＮＯ
Ｒゲート３２Ｕ，３３Ｕおよび反転器３５Ｕをそれぞれ
通過し、端子ＵＣＬおよびＵＣＬからカウンタ６にカウ
ントアップ用信号として加えられる。

これにより、カウント６はカウントアップ方向にカウン
トし、選局するチャンネルをａ→ｂ→ｃ・・・・・・と
切換える。

そして、ｉチャンネルの位置までこのカウントが行われ
ると、端子ｉからの出力が低レベルになるので端子ＣＨ
への入力が低レベルになり、同発振制御信号も低レベル
になってパルス発生回路８からのクロツクパルス発生動
作が停止され、以後カウントが行なわれなくなってその
ｉチャンネルの選局状態を維持する。

このようにして、ｉチャンネルが直接選局されることに
なる。

もちろん、他のチャンネルの場合にも全く同様である。

なお、このときクロツクパルスの周波数を充分に高くし
ておけば、スイッチが操作されて閉じられている一瞬の
間にこのような選局動作を完了することができる。

また、ｋチャンネル選局しているときにＣチャンネルを
直接選局するような場合にはデコーダ７の端子ｍからｐ
の間を飛越さなければならないがこの飛越動作も上記の
カウントアップ時の動作と同様に行なわれて、ｋ→ｌ→
ａ→ｂ→ｃチャンネルと自動的に選局されることはいう
までもない。

このようにして、この装置においてはアップ方向および
ダウン方向の順次選局も、直接選局も全て良好に行なわ
れるものである。

第２図において制御回路９中に設けられているＮＯＲゲ
ート４０は、選局時に端子ＤＥＦにデイフィート用信号
を発生するためのものである。

なお、上記実施例においてはカウンタのカウントアップ
とカウントダウンを制御する手段としてフリツプフロツ
プとゲートとを用いているが、この他にも同様の動作を
行なうものであれば任意の回路構成が採用されることは
いうまでもない。

また、電子的切換手段として上記のようなカウンタとデ
コーダとの組合わせ構成の他に、リングカウンタ構成の
ものであっても全く同様である。

このように電子的な切換回路を用いるとデイジタル回路
技術を多く用いることができるので、集積回路（以下Ｉ
Ｃという）素子化が容易に可能となる。

特にチャンネル切換回路５の部分はＩＣ化に適し、第１
図中に示したように一点鎖線で囲まれた内部を１〜数個
のＩＣ素子で作成することができる。

図は１個のＩＣ素子で作成した場合を示し、２重丸は外
部回路との接続のために必要な端子の主なものを示して
いる。

もちろん２個以上のＩＣ素子で作成した場合にはそれら
相互間の接続のための端子が必要である。

以上のようにして、ＩＣ化した電子的なチャンネル切換
回路により選局が行なわれるのであるがこのような装置
においては電源投入時におけるチャンネルが一定しない
という問題がある。

つまりチャンネル切換回路中のカウンタあるいはリング
カウンタ等では電源が投入されたときに最初にどのよう
なカウント状態になるかが一定していないので、視聴者
が使用時に電源を投入したときにどのチャンネルになる
かが全くわからず、その時々によって色々なチャンネル
がランダムに選択されてしまうのである。

もちろん、その後に上記のような手段によりチャンネル
を指定すれば希望のチャンネルを選局することができる
のであるが、電源投入時に最初にどのチャンネルが選択
されるかが一定していないということは視聴者に使用時
の不安定感を与え、使用感という点で大きいマイナス要
素となる。

このため、この種の選局装置においては、たとえば特公
昭５１−３４４１号公報等に見られるように、電源投入
時にコンデンサを用いた時定数回路によってチャンネル
切換回路をリセットし強制的に一定の選局状態にするこ
とが行なわれている。

この手段を上述の装置に適用すると、第２図中に示した
ように、カウンタ６のフリツプフロツプ１５Ａ〜１５Ｄ
の各Ｑ出力端子にそれぞれトランジスタ４１Ａ〜４１Ｄ
を接続し、それらのベースを全てトランジスタ４２のコ
レクタに接続し、このトランジスタ４２のベースに抵抗
４３とコンデンサ４４とからなる時定数回路を接続する
ものとなる。

電源投入時にはコンデンサ４４の端子電圧が上昇するま
での間トランジスタ４２が遮断してトランジスタ４１Ａ
〜４１Ｄを導通させ、フリツプフロツプ１５Ａ〜１５Ｄ
をそれらのＱ出力端子が低レベルになるように強制的に
リセットするのである。

ところが、このようにしてカウンタ６のフリツプフロツ
プ１５Ａ〜１５Ｄをリセットするようにしたものでは、
コンデンサ４４をＩＣ素子の中に作成することができず
外部に付加接続しなければならないためにＩＣ素子に新
たに端子４５を１個設けなければならないという欠点が
ある。

ＩＣ素子においてはよく知られているように端子数を極
力少なくするように設計する必要があるので、上記のよ
うに端子を増加する必要のある従来のものは非常に都合
の悪いものである。

そこで本発明は、このような不都合が一切無く、ＩＣ化
した場合にも端子数を増加することなく電源投入時の最
初の選局チャンネルを特定チャンネルに一定させること
のできる選局装置を提供することを目的とし、このため
に、電子的切回路の制御回路に飛越選局のために設けら
れている端子に、電源投入後一定期間だけ飛越動作状態
と同じ状態を生ぜしめ、予め定めている所定のチャンネ
ルまで飛越したときに停止するような初期チャンネル設
定回路を接続し、この初期チャンネル設定回路により、
電源投入後に直ちに当該設定回路で設定されているチャ
ンネルを選局するように電子的切換回路を動作させるよ
うに構成して、電源投入時には常に一定のチャンネルが
選局されるようにしたことを特徴とするものである。

以下、本発明を第１，２図のような選局装置に実施した
ー実施例について第３図を参照して説明する。

なお、第３図においても初期チャンネル設定回路の部分
以外は第１，２図中と同様であるので、同一符号を付し
て説明を省略する。

この装置では、初期チャンネル設定回路４１を設け、そ
のスイッチング素子としてのトランジスタ４２をチャン
ネル制御回路５中の制御回路９への飛越用信号の入力端
子ＳＫＰと接地との間に接続する。

そして、このトランジスタ４２のベースには電源投入時
から直ちにトランジスタ４２を導通させるようにコンデ
ンサ４３と抵抗４４とからなる時定数回路を接続し、さ
らに、初期に設定したいチャンネル、図示の場合であれ
ばａチャンネル、の出力端子ａにダイオード４５を接続
するようにしている。

このような構成によれば、電源投入直後にはまずコンデ
ンサ４３と抵抗４４との時定数回路の抵抗４４の端子電
圧が高くなるのでトランジスタ４２が導通し、制御回路
５の入力端子ＳＫＰを強制的に低レベルにする。

この状態は前述したようにデコーダ７の出力端子ｍ〜ｐ
に低レベルの出力が発生されて飛越動作が行なわれると
きの状態と同じ状態であるので、制御回路９からは発振
制御電圧が発生されパルス発生回路８からクロツクパル
スが発生されてカウンタは次々にこれを計数し、デコー
ダ７からの出力を切換える。

そして所定のチャンネルすなわちａチャンネルの選局状
態になって出力端子ａの出力が低レベルになるとダイオ
ード４５が導通してトランジスタ４２のベースが低レベ
ルになるのでトランジスタ４２が遮断し、入力端子ＳＫ
Ｐへの入力が高レベルになってチャンネル切換動作が停
止する。

このようにして、電源投入直後に自動的に飛越選局と同
様の動作が行なわれて、予め定められているａチャンネ
ルの選局状態になる。

そして、このような動作はきわめて短時間のうちに行な
われるので、視聴者には電源投入時に常にａチャンネル
が選局されるように見え、使用時の安定感を与えること
ができることになる。

さらに、この装置の有利な点は、この初期チャンネル設
定回路４１を既存の端子ＳＫＰとａとに接続するだけで
実現することができる点で、図中の一点鎖線内の部分を
集積回路素子により構成する場合にも端子の数を増加す
る必要が全く無いのである。

従って集積回路素子化に最も適した装置を得ることがで
きるものである。

なお、上記実施例では電源投入後にａチャンネルを選局
するように設定したが、他のチャンネルに設定したい場
合にはダイオード４５をそのチャンネル用の出力端子に
接続すればよいのである。

また、トランジスタ４２以外の任意のスイッチング素子
を用いてもよく、要するに電源投入後の一定期間だけ飛
越動作時と同じ状態を生せしめるように構成すればよい
ものである。

以上詳述したように本発明によれば、電源投入時に予め
定めた所定の所定チャンネルになるまで飛越動作をさせ
るようにしているので、電源投入時に常に一定のチャン
ネルが選局されて視聴者に安定感を与えることのできる
選局装置を集積回路素子化に適した構成で得ることがで
きるものである。

【図面の簡単な説明】

第１図は電子的切換回路を用いた一例の選局装置の基本
的な構成を示すブロック線図、第２図は同装置の詳細な
回路図、第３図は本発明の一実施例における選局装置の
ブロック線図、第４図は同装置の要部の詳細な回路図で
ある。１・・・・・・選局用電圧設定回路、２ａ〜２ｌ・・・
・・・可変抵抗器、５・・・・・・チャンネル切換回路
、６・・・・・・カウンタ、７・・・・・・デコーダ、
８・・・・・・パルス発生回路、９・・・・・・制御回
路、１０・・・・・・スイッチ盤、１１ａ〜１１ｌ・・
・・・・スイッチ、４１・・・・・・初期チャンネル設
定回路、４２・・・・・・トランジスタ、４３・・・・
・・コンデンサ、４４・・・・・・抵抗、４５・・・・
・・ダイオード。

Claims

【特許請求の範囲】

１電子チューナに印加する選局用電圧を複数のチャン
ネル毎に設定している選局用電圧設定回路と、出力端子
がこの選局用電圧設定回路に結合され上記選局用電圧を
電子的に選択するようになされている電子的切換回路と
、この電子時切換回路に切換用のパルスを印加するパル
ス発生回路と、上記電子時切換回路における選択チャン
ネルを制御するようにチャンネル毎に設けられた選局用
のスイッチと、上記電子的切換回路およびパルス発生回
路を制御する制御回路と、上記電子的切換回路の出力端
子のうち選局せずに飛越すべきチャンネル用の出力端子
と上記制御回路の飛越制御用の入力端子とに結合され、
上記飛越すべき出力端子から出力が発生されている時に
は上記パルス発生回路を動作させて上記電子的切換回路
に切換用のパルスを印加するようにする飛越制御用の回
路と、上記電子的切換回路に一定のチャンネル用の出力
端子と上記飛越制御用の入力端子とに接続され、電源投
入時から上記一定のチャンネル用の出力端子に出力が発
生されるまでの間上記飛越制御用の入力端子に上記飛越
動作時と同等の飛越制御電圧を印加する初期チャンネル
設定回路とを設け、電源投入時に上記一定のチャンネル
まで飛越動作をなさしめるようにしたことを特徴とする
選局装置。