KR20170015111A - 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판 - Google Patents

저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판 Download PDF

Info

Publication number
KR20170015111A
KR20170015111A KR1020160050719A KR20160050719A KR20170015111A KR 20170015111 A KR20170015111 A KR 20170015111A KR 1020160050719 A KR1020160050719 A KR 1020160050719A KR 20160050719 A KR20160050719 A KR 20160050719A KR 20170015111 A KR20170015111 A KR 20170015111A
Authority
KR
South Korea
Prior art keywords
copper foil
treatment layer
layer
treated
resin substrate
Prior art date
Application number
KR1020160050719A
Other languages
English (en)
Other versions
KR101998923B1 (ko
Inventor
다케시 오카모토
히사노리 마나베
Original Assignee
후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 filed Critical 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Publication of KR20170015111A publication Critical patent/KR20170015111A/ko
Application granted granted Critical
Publication of KR101998923B1 publication Critical patent/KR101998923B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/54Electroplating: Baths therefor from solutions of metals not provided for in groups C25D3/04 - C25D3/50
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 저유전성 수지 기재에 대해서도 높은 박리 강도를 구비하며, 또한 전송 특성이 우수한 처리 동박을 제공한다.
(해결 수단) 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 산화 방지 처리층을 구비하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재용의 처리 동박으로서,
상기 조화 처리층은 입자경이 300 ∼ 600 ㎚ 의 구리 입자로 형성되고 상기 산화 방지 처리층은 몰리브덴과 코발트를 함유하고 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이며,
또한, 상기 미처리 동박과 상기 처리면의 색차 ΔE*ab 가 35 ∼ 55 인 저유전성 수지 기재용 처리 동박.

Description

저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판{TREATED COPPER FOIL FOR LOW DIELECTRIC RESIN SUBSTRATE, AND COPPER-CLAD LAMINATE AND PRINTED WRITING BOARD USING THE SAME}
본 발명은 저유전성 수지 기재에 대해서도 높은 박리 강도를 구비하며, 또한 전송 특성이 우수한 처리 동박에 관한 것이다.
정보 통신 기기 등에 사용되는 프린트 배선판은, 수지 기재 상에 도전성이 있는 배선 패턴을 형성한 것이다. 이 수지 기재로는, 유리포나 종이 등의 보강재에 절연성이 있는 페놀 수지나 에폭시 수지, 폴리페닐렌에테르 수지, 비스말레이미드트리아진 수지 등을 함침시킨 리지드 프린트 배선판용, 폴리이미드 수지나 시클로올레핀 폴리머 수지 등으로 구성되는 플렉시블 프린트 배선판용을 들 수 있다.
한편, 도전성이 있는 배선 패턴의 재료로는 일반적으로 동박이 사용되고 있다.
이 프린트 배선판은, 수지 기재와 동박을 가열, 가압함으로써 구리 피복 적층판을 제조한 후, 배선 패턴을 형성하기 위해서 동박의 불필요한 부분을 에칭에 의해 제거함으로써 제조할 수 있다.
동박은 그 제법에 따라 전해 동박과 압연 동박의 2 종류로 크게 나뉘고, 각각의 특징으로부터 용도에 맞춰 구별해서 사용하고 있다. 또, 어느 동박도 그대로 사용되는 일은 거의 없고, 조화 처리층을 비롯하여 내열 처리층, 녹 방지 처리층 등등의 각종 처리층을 형성한 것이 사용되고 있다 (이하, 각종 처리층이 형성되어 있는 동박을 「처리 동박」이라고 한다).
최근의 정보 통신 기기는 고기능화나 네트워크화의 확대 등에 의해 정보 통신에 사용되는 신호는 고속화, 고주파화되어, 고속·고주파에 대응할 수 있는 프린트 배선판의 수요가 높아지고 있다.
그러나 고속·고주파 대응의 프린트 배선판에는, 지금까지의 프린트 배선판에 요구되는 특성에 추가하여, 전송 손실로 대표되는 「전송 특성」도 요구된다.
전송 손실이란, 프린트 배선판에 흐르는 전류가 거리 등에 따라서 감쇠하는 정도를 나타내는 것으로, 일반적으로 주파수가 높아짐에 따라서 전송 손실은 커지는 경향이 있다. 전송 손실이 크다는 것은, 소정 전류의 일부밖에 부하측에 전달되지 않는다는 것이기 때문에, 실용상 문제없이 사용하기 위해서는 전송 손실은 보다 낮게 억제하지 않으면 안된다.
프린트 배선판의 전송 손실은, 유전체 손실과 도체 손실을 모두 더한 것이다. 유전체 손실은 수지 기재에서 유래하는 것으로, 유전율과 유전정접에서 기인한다. 한편, 도체 손실은 도전체, 즉 동박에서 유래하는 것으로, 도체 저항에서 기인한다. 따라서 전송 손실을 낮추기 위해서는, 수지 기재의 유전율이나 유전정접을 작게 하는 것은 물론, 동박의 도체 저항을 작게 할 필요가 있다.
상기 서술한 바와 같이, 전류의 주파수가 높아짐에 따라서 전송 손실은 커지는 경향이 있지만, 그것은 도체 손실, 즉 도체 저항이 높아지기 때문으로서, 「표피 효과」와 「처리 동박의 표면 형상」이 관계되어 있다.
표피 효과란, 도전체를 흐르는 전류는 주파수가 높아짐에 따라서 도전체의 표면 근처를 흐르는 효과를 말한다. 그리고 도전체 표면의 전류에 대하여 1/e 배의 전류가 되는 점까지의 거리로 정의되는 표피 깊이 δ 는, 식 (1) 로 표시된다.
δ = (2/(ωσμ))1/2 (식 1)
ω 은 각(角)주파수, σ 는 도전율, μ 은 투자율이다.
구리의 경우, 그 도전율과 비투자율로부터 식 (1) 은 다음과 같이 된다.
δ = 0.066/f1/2 (식 2)
f 는 주파수이다.
식 (2) 로부터, 전류는 주파수가 높아짐에 따라서 도전체의 표면에 보다 가까운 곳을 흐르는 것을 알 수 있어, 예를 들어, 주파수 10 ㎒ 일 때의 표피 깊이는 약 20 ㎛ 인 데 반하여, 주파수 40 ㎓ 일 때에는 약 0.3 ㎛ 가 되어, 거의 표면에만 흐르고 있는 것이 된다.
이 사실로부터, 수지 기재와의 밀착성을 높이기 위해 종래와 같은 조화 처리층을 형성한 처리 동박에 고주파 전류를 흘린 경우, 전류는 조화 처리층의 표면 형상을 따라 흐르게 되어, 주로 중심부를 똑바로 흐르는 경우와 비교하면 그 전파 거리가 늘어나기 때문에 도체 저항이 커져, 전송 손실의 증대로 이어지는 것으로 생각된다.
따라서, 고속ㆍ고주파 전송 대응 프린트 배선판용의 처리 동박으로는 도체 저항을 낮게 억제하는 것이 필요하고, 그것을 위해서는 조화 처리층을 구성하는 조화 입자의 입자경을 작게 하여, 표면 조도를 작게 한 쪽이 좋은 것으로 생각된다.
또한, 수지 기재에 있어서도 유전체 손실을 억제하기 위해서는, 전송 손실을 증대시키는 극성이 높은 관능기는 적은 쪽이 좋다.
일반적으로 저유전성 수지 기재라고 불리는 수지 기재는, 액정 폴리머, 폴리불화에틸렌, 이소시아네이트 화합물 등을 함유하고, 극성이 높은 관능기를 감소 또는 소실시키고 있다.
전송 특성에만 착안하면, 조화 처리층을 구비하지 않은 미처리 동박은 표면 조도가 작기 때문에 전류의 전파 거리를 짧게 할 수 있고, 그 결과, 저항을 작게 할 수 있는 점에서 도체로서는 가장 우수한 것으로 생각되지만, 동박과 수지 기재의 밀착성에 착안한 경우, 조화 처리층을 구비하지 않은 것은 앵커 효과가 적어 수지 기재와의 밀착력이 약하기 때문에, 박리 강도를 확보할 수 없어, 프린트 배선판에 사용하기가 곤란하다.
특히, 저유전성 수지 기재는 밀착성에 기여하는 극성이 높은 관능기가 감소, 혹은 소실되어 있어, 화학적 결합에 의한 밀착력을 기대할 수 없기 때문에, 조화 입자로 인한 앵커 효과에 의해 밀착력을 확보할 필요가 있다. 나아가서는, 그 조화 입자경은 높은 밀착력, 즉 높은 박리 강도를 얻기 위해, 크게 할 필요가 있다.
미처리 동박에 조화 처리층을 형성하고, 추가로 조화 처리층을 구성하는 조화 입자의 부착량을 증가시키거나 입자경을 크게 하거나 하면, 앵커 효과가 높아지기 때문에 박리 강도를 높일 수 있지만, 전술한 바와 같이, 조화 처리층을 형성하면 전류의 전파 거리가 길어져, 도체 저항이 커지고 전송 손실이 증가한다.
이와 같이 고속ㆍ고주파 전송 대응의 프린트 배선판의 경우, 수지 기재에 의한 전송 손실을 억제하기 위해 극성이 높은 관능기를 줄이면 처리 동박과의 높은 밀착성이 얻어지지 않고, 수지 기재와 처리 동박의 밀착성을 높이기 위해 조화 입자의 입자경을 크게 하면, 표피 효과에 의해 전송 손실이 높아진다는 딜레마가 생긴다.
그러나, 고속·고주파 전송에 대응하는 프린트 배선판은 실용상 그들 전부를 만족시킬 필요가 있어, 극성이 높은 관능기가 적은 저유전성 수지 기재라도 충분한 박리 강도가 얻어지며, 또한 전송 손실을 억제한 프린트 배선판이 되는 처리 동박의 개발이 요망되고 있다.
일본 공개특허공보 2013-155415호 국제 공개 번호 WO2003/102277
특허문헌 1 에는, 고주파 전송 대응의 절연 수지와의 접착성을 향상시키기 위해 조화 처리층 및 내열 처리층을 형성한 처리 동박이 개시되어 있다.
특허문헌 1 에 개시되어 있는 처리 동박은 조화 처리층을 구성하는 입자를 크게 함으로써 박리 강도를 확보하고자 하는 것이다.
그러나, 조화 입자가 크면 전류 전파 거리가 길어지기 때문에 전송 손실이 증가한다는 문제가 있다.
또한, 내열 처리층, 녹 방지 처리층 및 실란 커플링제층에 의해서 더욱 전송 손실이 증가하며, 특히 내열 처리층이 Ni 를 함유하는 경우에는 표피 깊이가 얕아지기 때문에, 전류가 동박의 표면 부분에 집중적으로 흐르게 되어, 한층 더 처리층 표면의 요철의 영향을 받아 전송 손실이 더욱 증가한다는 문제가 있다.
특허문헌 2 에는, 고주파 전송 대응 수지 기재의 접착성을 향상시키기 위해, 조화 처리층과 아연 및 니켈을 함유하는 녹 방지 처리층, 녹 방지 처리층 상에 크로메이트층, 크로메이트층 상에 실란 커플링제 흡착층을 형성한 처리 동박으로서, 처리면의 표면 조도를 일정한 범위로 조제함으로써 전송 손실을 억제하고자 하는 처리 동박이 개시되어 있다.
그러나, 조화 처리층의 조화 입자가 크기 때문에, 전류 전파 거리가 길어져 전송 손실이 증가한다는 문제가 있다.
또한, 녹 방지 처리층에 Ni 를 함유하기 때문에 표피 깊이가 얕아져, 전류가 동박의 표면 부분에 집중적으로 흘러, 전송 손실이 더욱 증가한다는 문제가 있다.
본 발명자들은 상기 여러 문제점을 해결하는 것을 기술적 과제로 하여, 시행 착오적인 수많은 시험 제작ㆍ실험을 거듭한 결과, 조화 처리층이 입자경 300 ∼ 600 ㎚ 의 구리 입자로 형성되고 산화 방지 처리층은 몰리브덴과 코발트를 함유하고 저유전성 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이며, 또한 미처리 동박과 처리면의 색차 ΔE*ab 가 35 ∼ 55 인 처리 동박이면, 조화 처리층을 형성한 경우에도 미처리 동박과 동일한 정도의 전송 손실인 전송 특성이 우수한 도체이면서, 저유전성 수지 기재에 대해서도 높은 박리 강도가 얻어진다고 하는 괄목할 만한 지견을 얻어, 상기 기술적 과제를 달성한 것이다.
상기 기술적 과제는 다음과 같이, 본 발명에 의해서 해결할 수 있다.
본 발명은, 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 산화 방지 처리층을 구비하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재용의 처리 동박으로서, 상기 조화 처리층은 입자경이 300 ∼ 600 ㎚ 의 구리 입자로 형성되고 상기 산화 방지 처리층은 몰리브덴과 코발트를 함유하고 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이며, 또한, 상기 미처리 동박과 상기 처리면의 색차 ΔE*ab 가 35 ∼ 55 인 저유전성 수지 기재용 처리 동박이다 (청구항 1).
또한 본 발명은, 상기 산화 방지 처리층 상에 다음의 a, b 의 층을 1 개 이상 구비한 청구항 제 1 항에 기재된 저유전성 수지 기재용 처리 동박이다 (청구항 2).
a. 크로메이트층
b. 실란 커플링제층
또한 본 발명은, 청구항 제 1 항 또는 제 2 항에 기재된 처리 동박을 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재에 맞붙인 구리 피복 적층판이다 (청구항 3).
또한 본 발명은, 액정 폴리머를 함유하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재와의 박리 강도가 0.6 kN/m 이상인 청구항 제 3 항에 기재된 구리 피복 적층판이다 (청구항 4).
또한 본 발명은, 전해액에 전분 분해물을 첨가하는 것을 특징으로 하는 청구항 제 1 항 또는 제 2 항에 기재된 처리 동박의 처리 방법이다 (청구항 5).
또한 본 발명은, 처리 동박과 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재를 가열하면서 가압하여 맞붙이는 것을 특징으로 하는 청구항 제 3 항 또는 제 4 항에 기재된 구리 피복 적층판의 제조 방법이다 (청구항 6).
또한 본 발명은, 청구항 제 3 항 또는 제 4 항에 기재된 구리 피복 적층판을 사용하여 형성된 프린트 배선판이다 (청구항 7).
또한 본 발명은, 청구항 제 7 항에 기재된 프린트 배선판의 제조 방법이다 (청구항 8).
본 명세서에 있어서, 본 발명에 있어서의 조화 처리층을 특별히 수지 유도 침투층이라고 하는 경우가 있다.
본 발명에 있어서의 처리 동박은, 조화 처리층 (수지 유도 침투층) 을 구성하는 조화 입자의 입자경이 300 ∼ 600 ㎚ 의 구리 입자로, 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이며, 또한 상기 미처리 동박과 상기 처리면의 색차 ΔE*ab 가 35 ∼ 55 이기 때문에, 수지 기재와 가열, 가압 성형할 때, 그 수지가 조화 입자 사이로 균일하게 침투하여, 처리 동박 표면과 수지가 큰 면적에서 입체적으로 접착되어, 박리 강도에 기여하는 극성이 높은 관능기가 적은 저유전성 수지 기재였다고 하더라도 강한 박리 강도를 실현할 수 있다.
특히, 액정 폴리머를 함유하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재에 대해서는 0.6 kN/m 이상의 박리 강도가 얻어진다.
또한, 본 발명에 있어서의 처리 동박의 저유전성 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이고, 산화 방지 처리층은 몰리브덴과 코발트를 함유하고, 니켈 등의 전송 손실을 상승시키는 금속을 함유하지 않기 때문에, 저유전성 수지 기재에 본 발명에 있어서의 처리 동박을 맞붙인 구리 피복 적층판은, 가령 고주파였다고 하더라도, 조화 처리층을 형성하지 않은 미처리 동박과 맞붙인 구리 피복 적층판과 동일한 정도로 전송 손실을 억제할 수 있다.
특히, 액정 폴리머를 함유하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재에 맞붙인 구리 피복 적층판은 주파수 40 ㎓ 의 고주파에서의 전송 손실이 -5.5 dB/100 ㎜ 이상으로, 미처리 동박과 비교하여, 수지 유도 침투층을 구비하는 것으로 인한 전송 손실을 5 % 미만으로 억제할 수 있다.
도 1 은 본 발명에 있어서의 처리 동박 단면의 모식도이다.
도 2 는 본 발명에 있어서의 처리 동박 단면의 15,000 배의 주사 전자 현미경 사진이다.
<미처리 동박>
본 발명에 사용하는 각 처리 전의 동박 (이하 「미처리 동박」이라고 한다) 은 특별히 한정되지 않고, 표리의 구별이 없는 동박, 표리의 구별이 있는 동박 모두를 사용할 수 있다.
표면 처리를 실시하는 일방의 면 (이하 「처리면」이라고 한다) 은 특별히 한정되는 것은 아니며, 압연 동박은 어느 면이라도 상관없는 것은 물론이고, 전해 동박에 있어서도 석출면 또는 광택면 중 어느 면이라도 상관없다.
또한, 압연 동박을 사용할 때에는, 탄화수소계 유기 용제에 침지하여, 압연유를 제거하고 나서 조화 처리를 실시하는 것이 바람직하다.
미처리 동박의 두께는 표면 처리 후에 프린트 배선판에 사용할 수 있는 두께라면 특별히 한정되는 것은 아니지만, 6 ∼ 300 ㎛ 가 바람직하고, 보다 바람직하게는 9 ∼ 70 ㎛ 이다.
또한, 미처리 동박의 표면 처리를 실시하는 면은 JIS Z 8781 에 정의되는 표색계 L*a*b* 를 측정했을 때, L* 83 ∼ 88, a* 14 ∼ 17, b* 15 ∼ 19 의 범위인 것이 바람직하다.
<수지 유도 침투층 (조화 처리층)>
수지 유도 침투층을 구성하는 구리 입자의 입자경은 300 ∼ 600 ㎚ 가 바람직하고, 보다 바람직하게는 380 ∼ 530 ㎚ 이다.
본 발명에 있어서는 하한치를 300 ㎚ 로 하지만, 300 ㎚ 이하의 입자가 포함되는 것을 배제하는 것은 아니다. 그러나, 300 ㎚ 에 못 미치는 입자가 많으면 저유전성 수지 기재에 맞붙였을 때, 플렉시블 프린트 배선판에 사용할 수 있을 만큼의 충분한 박리 강도가 얻어지지 않을 우려가 있고, 또한, 600 ㎚ 를 초과하면 표면 조도가 증가하여 전송 손실이 커지기 때문에 어느 경우도 바람직하지 않다.
또한, 구리 입자의 볼록부의 간격은 350 ∼ 450 ㎚ 의 범위인 것이 바람직하다.
수지 유도 침투층의 두께는 370 ∼ 810 ㎚ 가 바람직하고, 보다 바람직하게는 500 ∼ 680 ㎚ 이다.
두께가 370 ㎚ 에 미치지 못하면 충분한 박리 강도가 얻어지지 않을 우려가 있고, 810 ㎚ 를 초과하면 전송 손실이 커지기 때문에 어느 경우도 바람직하지 않다.
수지 유도 침투층의 입자경, 구리 입자의 볼록부의 간격 및 두께는, 예를 들어 주사 전자 현미경 등에 의해 경사 각도 40°에 있어서 배율 10,000 ∼ 30,000 배로 확대하여 관찰하고, 계측함으로써 측정할 수 있다.
수지 유도 침투층의 형성에는, 황산구리 5수화물 50 ∼ 150 g/ℓ 에 황산 90 ∼ 110 g/ℓ 의 전해액이 바람직하다.
황산구리 5수화물의 농도가 50 g/ℓ 이하이면, 구리 입자의 입자경이 300 ㎚ 에 못 미치는 입자가 늘어나고, 또한, 150 g/ℓ 이상이면 조화 입자가 형성되지 않기 때문에 어느 것도 바람직하지 않다.
상기 전해액에는 각종 첨가제를 첨가할 수 있다.
바람직하게 첨가할 수 있는 첨가물로는 전분 분해물 및 금속 황산염, 금속 산화물을 들 수 있다.
상기 전해액에 첨가하는 전분 분해물은 특별히 한정되지 않고, 완전 분해, 부분 분해 중 어느 것이라도 상관없다.
평균 분자량은 100 ∼ 100,000 이 바람직하고, 보다 바람직하게는 100 ∼ 10,000 이다.
금속의 황산염 또는 산화물로는, 황산인듐, 오산화바나듐, 이산화게르마늄 등을 들 수 있다.
전해액에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로 하고, 미처리 동박을 음극으로 하여 침지하고, 전류 밀도 10 ∼ 50 A/dm2, 전기량 80 ∼ 100 C/dm2, 액온 35 ∼ 45 ℃ 의 전해 조건으로 전해시켜 수지 유도 침투층을 형성시키는 것이 바람직하다.
전류 밀도가 10 A/dm2, 전기량이 80 C/dm2 보다 낮으면, 구리 입자가 충분히 부착되지 않고, 또한 전류 밀도가 50 A/dm2, 전기량이 100 C/dm2 보다 높으면 입자경이 600 ㎚ 를 초과하는 구리 입자의 비율이 증가하기 때문에 어느 것도 바람직하지 않다.
<산화 방지 처리층>
본 발명에 있어서의 처리 동박은 수지 유도 침투층 상에 산화 방지 처리층을 구비한다.
산화 방지 처리층의 부착량은 30 ∼ 300 ㎎/㎡ 가 바람직하고, 50 ∼ 120 ㎎/㎡ 가 보다 바람직하다.
산화 방지 처리층의 부착량이 30 ㎎/㎡ 이하이면 수지 유도 침투층을 완전히 피복할 수 없고, 또, 300 ㎎/㎡ 이상이면 전송 손실이 증가할 우려가 있으며, 또한, 300 ㎎/㎡ 이상보다 많아도 산화 방지 성능의 향상은 기대할 수 없기 때문이다.
또한, 산화 방지 처리층에 함유되는 코발트는 20 ∼ 155 ㎎/㎡ 가 바람직하고, 몰리브덴은 10 ∼ 145 ㎎/㎡ 가 바람직하다.
하한치의 각 농도에 못 미치면 산화 방지 성능이 충분하지 않고, 또한 상한치의 각 농도를 초과하면 전송 손실이 증가할 우려가 있기 때문이다.
산화 방지 처리층을 형성하는 전해액은, 코발트 함유 화합물 10 ∼ 100 g/ℓ 수용액에 몰리브덴 함유 화합물을 1 ∼ 80 g/ℓ 함유하는 수용액을 pH 4 ∼ 10 으로 조제한 것이 바람직하다.
코발트 함유 화합물로는, 예를 들어, 황산코발트 7수화물을 들 수 있다.
몰리브덴 함유 화합물로는, 예를 들어, 몰리브덴산이나트륨 2수화물을 들 수 있다.
전해액에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로 하고, 수지 유도 침투층을 형성한 동박을 음극으로 하여 침지하고, 전류 밀도 0.1 ∼ 10 A/dm2, 전기량 5 ∼ 20 C/dm2, 액온 20 ∼ 50 ℃ 의 조건으로 전해시켜 산화 방지 처리층을 형성시킬 수 있다.
<크로메이트층 및 실란 커플링제층>
본 발명에 있어서의 처리 동박은, 필요에 따라서 산화 방지 처리층 상에 크로메이트층 및/또는 실란 커플링제층에서 선택되는 층을 1 개 이상 형성할 수 있다.
크로메이트층을 형성하는 전해액은, 크롬산 함유 화합물 10 ∼ 100 g/ℓ 수용액을 pH 2 ∼ 12 로 조제한 것이 바람직하다.
크롬산 함유 화합물로는, 예를 들어, 이크롬산나트륨 2수화물을 들 수 있다.
크로메이트층은, 전해액에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로 하고, 산화 방지 처리층을 형성한 동박을 음극으로 하여 침지하고, 액온 20 ∼ 50 ℃, 전류 밀도 0.1 ∼ 10 A/dm2, 전기량 0.5 ∼ 20 C/dm2 의 조건으로 전해시켜 형성시킬 수 있다.
또, 크로메이트층에는 아연을 함유시켜도 된다.
크로메이트층 상 혹은 산화 방지 처리층 상에 실란 커플링제층을 형성할 수 있다.
실란 커플링제층에 사용하는 실란 커플링제는 특별히 한정되는 것이 아니라, 비닐기, 에폭시기, 스티릴기, 메타크릴기, 아크릴기, 아미노기, 우레이드기 및 메르캅토기를 함유하는 실란 커플링제를 사용할 수 있는데, 아미노기, 에폭시기 또는 비닐기 함유의 실란 커플링제는 내흡습성과 녹 방지성의 효과가 매우 높아, 보다 바람직하게 사용할 수 있다.
실란 커플링제는 1 종이어도 되고, 2 종 이상을 조합하여 사용해도 된다.
액온 20 ∼ 50 ℃ 로 조제한 실란 커플링제 수용액에 침지한 후, 또는 스프레이 등의 방법으로 살포한 후, 수세함으로써 형성할 수 있다.
<수지 기재>
본 발명에 있어서의 처리 동박을 맞붙인 저유전성 수지 기재는, 동박과 수지 기재의 접착에 기여하는 극성이 큰 관능기를 저감시키거나 혹은 소실시킨 수지 기재로서, 1 ㎓ 이상의 주파수에서 유전정접이 0.005 이하인 수지 기재이다.
저유전성 수지 기재로는, 액정 폴리머, 폴리불화에틸렌, 이소시아네이트 화합물, 변성 폴리페닐렌에테르를 함유하는 수지를 예시할 수 있다.
<색차 ΔE*ab 의 측정>
미처리 동박의 처리 전의 면과 처리 동박 처리면의 JIS Z 8781 에 정의되는 표색계 L*a*b* 를 측정한 후, ([ΔL*]2+[Δa*]2+[Δb*]2)1/2 로 나타내는 식에 의해 산출할 수 있다.
실시예
본 발명의 실시예를 이하에 나타내지만, 본 발명은 이것에 한정되지 않는다.
<미처리 동박>
실시예 및 비교예의 미처리 동박으로서, 두께 12 ㎛ 의 압연 동박 또는 전해 동박을 사용하였다.
또한, 압연 동박은 탄화수소계 유기 용제에 60 초간 침지하여 압연유의 제거를 실시한 후에 각 처리를 실시하였다.
(실시예 1 ∼ 6)
<수지 유도 침투층의 형성>
표 1 에 기재된 전해액을 조정하였다. 양극에는 백금족 산화물로 표면을 피복한 티탄을 사용하고, 음극에는 미처리 동박을 사용하여, 양극을 각 전해액에 침지하고, 표 1 에 기재된 각 전해 조건으로 전해를 실시하여 각 미처리 동박의 일방의 면에 각각 수지 유도 침투층을 형성하였다.
또, 전분 분해물로는, 분자량이 100 ∼ 10,000 의 분해물의 혼합물을 사용하였다.
<코발트-몰리브덴 함유 산화 방지 처리층>
황산코발트 7수화물 38 g/ℓ, 몰리브덴산이나트륨 2수화물 23 g/ℓ, 시트르산삼나트륨 2수화물 45 g/ℓ, 황산나트륨 80 g/ℓ 를 함유하는 pH 5.6, 액온 30 ℃ 의 수용액에, 양극으로서 백금족 산화물로 표면을 피복한 티탄, 음극으로 수지 유도 침투층을 구비한 처리 동박을 사용하고, 양쪽 극에 대해서 전류 밀도 7.0 A/dm2, 전기량 14 C/dm2 의 전해 조건으로 수지 유도 침투층 상에 코발트-몰리브덴 함유 산화 방지 처리층을 형성하였다.
<크로메이트층>
액온 30 ℃ 의 이크롬산나트륨 2수화물 40 g/ℓ 수용액을 수산화나트륨에 의해 pH 12.0 으로 조제한 크로메이트 수용액에, 양극으로 백금족 산화물로 표면을 피복한 티탄을 사용함과 함께, 음극으로 수지 유도 침투층 및 코발트-몰리브덴 함유 산화 방지 처리층을 구비한 처리 동박을 사용하고, 양쪽 극에 대해서 전류 밀도 2.0 A/dm2, 전기량 10 C/dm2 의 전해 조건으로 코발트-몰리브덴 함유 산화 방지 처리층 상에 크로메이트층을 형성하였다.
<실란 커플링제층>
액온 30 ℃ 의 γ-아미노프로필트리에톡시실란 5 ㎖/ℓ 를 함유하는 수용액에 각 처리층을 구비한 처리 동박을 10 초간 침지하여, 크로메이트층 상에 실란 커플링제층을 형성시켰다.
실란 커플링제층을 형성시킨 후, 온도 약 25 ℃ 에서 자연 건조시켜, 각 실시예의 처리 동박으로 하였다.
Figure pat00001
(비교예 1)
수지 유도 침투층을 형성하지 않은 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 2)
황산구리 5수화물 47 g/ℓ, 황산 100 g/ℓ 로 이루어지는 전해액에 미처리 동박을 침지하고, 전류 밀도 50 A/dm2, 전기량 130 C/dm2, 액온 30 ℃ 의 전해 조건으로 전해하여 미세입자층을 형성시킨 후, 황산구리 5수화물 200 g/ℓ, 황산 100 g/ℓ 로 이루어지는 전해액에 침지하고 전류 밀도 5 A/dm2, 전기량 400 C/dm2, 액온 40 ℃ 의 전해 조건으로 전해함으로써 수지 유도 침투층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 3)
황산구리 5수화물 55 g/ℓ, 디에틸렌트리아민오아세트산 5나트륨 100 g/ℓ 로 이루어지는 전해액을 황산에 의해 pH 4.5 로 조제한 후, 미처리 동박을 침지하여 전류 밀도 1.4 A/dm2, 전기량 85 C/dm2, 액온 32 ℃ 의 전해 조건으로 전해하여 수지 유도 침투층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 4)
황산구리 5수화물 45 g/ℓ, 황산 80 g/ℓ, 황산티타닐 2 g/ℓ, 텅스텐산나트륨 2수화물 0.045 g/ℓ 로 이루어지는 전해액에 미처리 동박을 침지하고, 전류 밀도 10 A/dm2, 전기량 50 C/dm2, 액온 35 ℃ 의 전해 조건으로 전해하여 미세입자층을 형성한 후, 황산구리 5수화물 200 g/ℓ, 황산 100 g/ℓ 로 이루어지는 전해액에 침지하여, 전류 밀도 10 A/dm2, 전기량 250 C/dm2, 액온 40 ℃ 의 전해 조건으로 수지 유도 침투층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 5)
황산구리 5수화물 61 g/ℓ, 황산코발트 7수화물 29 g/ℓ, 황산니켈 6수화물 49 g/ℓ, 황산나트륨 80 g/ℓ 로 이루어지는 전해액을 황산에 의해 pH 2.5 로 조제한 후 미처리 동박을 침지하여 전류 밀도 5 A/dm2, 전기량 45 C/dm2, 액온 30 ℃ 의 전해 조건으로 전해하여 수지 유도 침투층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 6)
비교예 5 의 전해액에 미처리 동박을 침지하고, 전류 밀도 5 A/dm2, 전기량 105 C/dm2, 액온 30 ℃ 의 전해 조건으로 전해하여 수지 유도 침투층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 7)
황산니켈 6수화물 30 g/ℓ, 차아인산나트륨 1수화물 2.0 g/ℓ, 아세트산나트륨 3수화물 10 g/ℓ 로 이루어지는 전해액을 황산에 의해 pH 4.5 로 조제한 후, 전류 밀도 5.0 A/dm2, 전기량 10 C/dm2, 액온 30 ℃ 의 전해 조건으로 전해시켜 산화 방지 처리층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 8)
황산니켈 6수화물 55 g/ℓ, 황산코발트 7수화물 22 g/ℓ 로 이루어지는 전해액을 황산에 의해 pH 3.0 으로 조제한 전해액을, 전류 밀도 5.0 A/dm2, 전기량 10 C/dm2, 액온 40 ℃ 의 전해 조건으로 전해시켜 산화 방지 처리층을 형성시킨 것 이외에는 실시예 1 과 동일한 조건으로 제조하였다.
(비교예 9)
비교예 3 의 처리 동박을 저유전성이 아닌 폴리이미드 수지와 맞붙인 것이다.
(참고예 1 ∼ 6)
실시예 1 ∼ 6 의 처리 동박을 저유전성이 아닌 폴리이미드 수지와 맞붙인 것이다.
<구리 피복 적층판 A>
실시예 1 ∼ 6 및 비교예 1 ∼ 8 의 각 처리 동박의 각 처리면을 피접착면으로 하여 트리플레이트 선로 공진기에 의한 25 ㎓ 의 유전정접이 0.002 인 액정 폴리머 수지 기재 (주식회사 쿠라레 제조, 품명 : CT-Z, 두께 50 ㎛) 에 맞댄 후, 진공 열 프레스기 (키타가와 정기 제조 KVHC-Ⅱ) 를 사용하여, 진공하 (7 torr), 온도 260 ℃ 에서 15 분간 예열한 후, 진공하 (7 torr), 온도 300 ℃, 압력 4 ㎫ 에서 10 분간, 가열·가압 성형을 실시하여, 구리 피복 적층판 A 를 얻었다.
구리 피복 적층판 A 는 박리 강도의 측정에 사용하였다.
<구리 피복 적층판 B>
실시예 1 ∼ 6 및 비교예 1 ∼ 8 의 각 처리 동박의 각 처리면과 액정 폴리머 수지 기재 (주식회사 쿠라레 제조, 품명 : CT-Z, 두께 50 ㎛) 를 맞대고, 상기 각 처리 동박의 다른 일방의 면에 그라운드용 동박 (70 ㎛) 을 맞댄 후, 진공 열 프레스기를 사용하여, 진공하 (7 torr), 온도 260 ℃ 에서 15 분간 예열한 후, 진공하 (7 torr), 온도 260 ℃, 압력 4 ㎫ 에서 10 분간, 가열, 가압 성형을 실시하여, 구리 피복 적층판 B 를 얻었다.
구리 피복 적층판 B 는 전송 손실의 측정에 사용하였다.
<구리 피복 적층판 C>
비교예 9 및 참고예 1 ∼ 6 의 각 처리 동박의 각 처리면을 피접착면으로 하여, 폴리이미드 수지 기재 (주식회사 카네카 제조, 품명 : FRS-142, 두께 25 ㎛) 에 맞댄 후, 진공 열 프레스기를 사용하여, 진공하 (7 torr), 온도 260 ℃ 에서 15 분간 예열한 후, 진공하 (7 torr), 온도 300 ℃, 압력 4 ㎫ 에서 10 분간, 가열, 가압 성형을 실시하여, 구리 피복 적층판 C 를 얻었다.
미처리 동박 또는 처리 동박의 평가는 다음 방법에 의해 실시하였다.
<표면 조도의 측정>
미처리 동박, 또는 처리 동박의 처리층이 형성된 각 면에 대해서, JIS B 0651-2001 에 규정되는 촉침식 표면 조도계로 적합한 서프코더 SE1700α (주식회사 고사카 연구소 제조) 에 촉침으로서 촉침 선단 반경 2 ㎛ 인 것을 사용해서, 조도 곡선용 컷오프치 0.8 ㎜, 측정 거리 4.0 ㎜ 로 하여 JIS B 0601-1994 에 정의되는 10 점 평균 조도 Rz 를 측정하였다.
<입자경의 측정>
주사 현미경 SEM (닛폰 전자 제조 JSM-6010LA) 을 사용하여, 시료대를 40°기울이면서 배율 10,000 ∼ 30,000 배로 관찰하고, 관찰된 수지 유도 침투층을 구성하는 구리 입자군의 입자의 길이를 10 점 계측한 평균치를 입자경의 값으로 하였다.
<색차 ΔE*ab>
분광 측색계 (코니카 미놀타 제조 CM-600d) 를 사용해서, 각 처리 동박의 JIS Z 8781 에 정의되는 표색계 L*a*b* 를 측정하고, 미처리 동박의 L*a*b* 와의 색차 ΔE*ab (= ([ΔL*]2+[Δa*]2+[Δb*]2)1/2) 를 구했다.
구리 피복 적층판의 평가는 다음 방법에 의해 실시하였다.
<박리 강도>
에칭 머신 (주식회사 니노미야 시스템 제조 SPE-40) 을 사용해서, 에칭에 의해 폭 1 ㎜ 의 구리 회로 샘플을 제조하였다. JIS C 6481 에 준거하여, 만능 시험기를 사용해서 박리 강도를 측정하였다.
<전송 손실>
에칭 머신을 사용해서, 에칭에 의해 싱글 엔드의 마이크로 스트립 라인을 형성하였다. 또, 본 기판의 회로 폭은 특성 임피던스가 50 Ω 가 되도록, 구리 피복 적층판 B 의 경우에는 폭 110 ㎛, 구리 피복 적층판 C 의 경우에는 폭 50 ㎛ 로 하였다. 제조한 회로 기판을 네트워크 애널라이저 (애질런트 테크놀로지 주식회사 제조 N5247A) 를 사용해서 주파수 160 ㎒ ∼ 40 ㎓ 의 S 파라미터 (S21) 를 측정하였다.
각 평가 결과를 표 2 에 나타낸다.
Figure pat00002
실시예 1 ∼ 6 으로부터, 본 발명에 있어서의 처리 동박의 전송 손실은, 수지 유도 침투층을 구비하지 않은 처리 동박 (비교예 1) 과 동일한 정도이고, 또한, 본 발명에 있어서의 처리 동박은 저유전성 수지 기재와의 높은 박리 강도를 구비하는 것이 확인되었다.
본 발명에 있어서의 처리 동박은 전송 손실이 미처리 동박과 동일한 정도의 우수한 도체이면서, 접착에 기여하는 극성이 큰 관능기가 적어 높은 박리 강도를 얻기 힘든 저유전성 수지 기재라도 높은 박리 강도를 실현할 수 있기 때문에, 플렉시블 프린트 배선판에도 바람직하게 사용할 수 있는 구리 피복 적층판을 제공할 수 있다.
따라서, 본 발명의 처리 동박은 산업상 이용가능성이 높은 발명이다.
1 : 동박
2 : 수지 유도 침투층
3 : 산화 방지 처리층

Claims (8)

  1. 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 산화 방지 처리층을 구비하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재용의 처리 동박으로서,
    상기 조화 처리층은 입자경이 300 ∼ 600 ㎚ 의 구리 입자로 형성되고 상기 산화 방지 처리층은 몰리브덴과 코발트를 함유하고 수지 기재와 접착시키는 처리면의 10 점 평균 조도 Rz 는 0.6 ∼ 2.0 ㎛ 이며,
    또한, 상기 미처리 동박과 상기 처리면의 색차 ΔE*ab 가 35 ∼ 55 인, 저유전성 수지 기재용 처리 동박.
  2. 제 1 항에 있어서,
    상기 산화 방지 처리층 상에 다음의 a, b 의 층을 1 개 이상 구비한, 저유전성 수지 기재용 처리 동박.
    a. 크로메이트층
    b. 실란 커플링제층
  3. 제 1 항 또는 제 2 항에 기재된 처리 동박을 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재에 맞붙인, 구리 피복 적층판.
  4. 제 3 항에 있어서,
    액정 폴리머를 함유하는 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재와의 박리 강도가 0.6 kN/m 이상인, 구리 피복 적층판.
  5. 전해액에 전분 분해물을 첨가하는 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 처리 동박의 처리 방법.
  6. 처리 동박과 1 ㎓ 이상의 주파수의 유전정접이 0.005 이하인 저유전성 수지 기재를 가열하면서 가압하여 맞붙이는 것을 특징으로 하는 제 3 항 또는 제 4 항에 기재된 구리 피복 적층판의 제조 방법.
  7. 제 3 항 또는 제 4 항에 기재된 구리 피복 적층판을 사용하여 형성된 프린트 배선판.
  8. 제 7 항에 기재된 프린트 배선판의 제조 방법.
KR1020160050719A 2015-07-29 2016-04-26 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판 KR101998923B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-149642 2015-07-29
JP2015149642A JP6083619B2 (ja) 2015-07-29 2015-07-29 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板

Publications (2)

Publication Number Publication Date
KR20170015111A true KR20170015111A (ko) 2017-02-08
KR101998923B1 KR101998923B1 (ko) 2019-07-10

Family

ID=57985668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050719A KR101998923B1 (ko) 2015-07-29 2016-04-26 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판

Country Status (4)

Country Link
JP (1) JP6083619B2 (ko)
KR (1) KR101998923B1 (ko)
CN (1) CN106413248B (ko)
TW (1) TWI663268B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127618A (ko) * 2021-03-11 2022-09-20 일진머티리얼즈 주식회사 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6697759B2 (ja) * 2016-02-05 2020-05-27 パナソニックIpマネジメント株式会社 金属張積層板、金属張積層板の製造方法、樹脂付き金属部材、樹脂付き金属部材の製造方法、配線板、及び配線板の製造方法
TWI721236B (zh) * 2017-03-28 2021-03-11 日商京瓷股份有限公司 附接著劑之銅箔、銅箔積層板及配線基板
CN108697006B (zh) * 2017-03-31 2021-07-16 Jx金属株式会社 表面处理铜箔、附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN109601024A (zh) * 2017-07-31 2019-04-09 卢森堡电路箔片股份有限公司 表面处理过的铜箔和覆铜箔层压板
JP6623320B2 (ja) 2017-12-05 2019-12-18 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
CN108963402B (zh) * 2018-08-16 2023-09-26 北京华镁钛科技有限公司 一种用于制作射频微波器件及天线的传输结构及制作方法
JP2021095596A (ja) * 2019-12-13 2021-06-24 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
TWI740515B (zh) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 液晶高分子膜及包含其之積層板
CN116507670A (zh) * 2020-11-24 2023-07-28 富士胶片株式会社 聚合物膜及层叠体
WO2022113973A1 (ja) * 2020-11-24 2022-06-02 富士フイルム株式会社 ポリマーフィルム、及び、積層体
LU501394B1 (en) 2022-02-07 2023-08-07 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102277A1 (fr) 2002-06-04 2003-12-11 Mitsui Mining & Smelting Co.,Ltd. Feuille de cuivre traitee en surface pour substrat dielectrique faible, stratifie cuivre comportant cette feuille et carte a cablage imprime
KR20130058051A (ko) * 2010-09-24 2013-06-03 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박
KR20130085055A (ko) * 2011-06-07 2013-07-26 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP2013155415A (ja) 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
KR20140128271A (ko) * 2013-04-26 2014-11-05 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1217564C (zh) * 2001-05-14 2005-08-31 日本电解株式会社 经糙化处理的铜箔及其制造方法
JP2005206915A (ja) * 2004-01-26 2005-08-04 Fukuda Metal Foil & Powder Co Ltd プリント配線板用銅箔及びその製造方法
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP5563849B2 (ja) * 2010-03-02 2014-07-30 福田金属箔粉工業株式会社 処理銅箔
WO2013047272A1 (ja) * 2011-09-30 2013-04-04 Jx日鉱日石金属株式会社 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
JP5362924B1 (ja) * 2012-11-09 2013-12-11 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板
JP5362898B1 (ja) * 2012-11-09 2013-12-11 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板並びに銅張積層板
CN104120471B (zh) * 2013-04-26 2018-06-08 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
JP5870148B2 (ja) * 2013-11-27 2016-02-24 Jx金属株式会社 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6278817B2 (ja) * 2014-04-24 2018-02-14 Jfeケミカル株式会社 ポリアミド酸組成物およびポリイミド組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102277A1 (fr) 2002-06-04 2003-12-11 Mitsui Mining & Smelting Co.,Ltd. Feuille de cuivre traitee en surface pour substrat dielectrique faible, stratifie cuivre comportant cette feuille et carte a cablage imprime
KR20130058051A (ko) * 2010-09-24 2013-06-03 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박의 제조 방법 및 프린트 배선판용 동박
KR20130085055A (ko) * 2011-06-07 2013-07-26 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP2013155415A (ja) 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
KR20140128271A (ko) * 2013-04-26 2014-11-05 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127618A (ko) * 2021-03-11 2022-09-20 일진머티리얼즈 주식회사 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판

Also Published As

Publication number Publication date
TWI663268B (zh) 2019-06-21
TW201704484A (zh) 2017-02-01
JP2017031442A (ja) 2017-02-09
CN106413248B (zh) 2019-05-14
JP6083619B2 (ja) 2017-02-22
KR101998923B1 (ko) 2019-07-10
CN106413248A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101998923B1 (ko) 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
TWI666977B (zh) 處理銅箔及使用該處理銅箔之覆銅層疊板、以及印刷佈線板
JP6294862B2 (ja) プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
JP5764700B2 (ja) 高周波基板用銅張り積層板及び表面処理銅箔
KR102340473B1 (ko) 표면 처리 동박
KR20170029648A (ko) 프린트 배선판용 동박 및 그 제조 방법
KR20080014067A (ko) 프린트 배선판용 구리박
JP6110581B2 (ja) 高周波信号伝送回路形成用表面処理銅箔、銅張積層板及びプリント配線板
JP6687409B2 (ja) 高彩度処理銅箔及び該処理銅箔を用いた銅張積層板並びに該処理銅箔の製造方法
KR101832806B1 (ko) 캐리어가 구비된 구리박, 캐리어가 구비된 구리박의 제조 방법, 캐리어가 구비된 구리박을 사용하여 얻어지는 구리 클래드 적층판 및 프린트 배선판
TWI819511B (zh) 表面處理銅箔及使用該表面處理銅箔的覆銅層壓板以及印刷線路板
CN111757607B (zh) 表面处理铜箔、覆铜层叠板及印制布线板
JP6827083B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JPWO2020162068A1 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP7492090B1 (ja) 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
WO2024116475A1 (ja) 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant