KR102340473B1 - 표면 처리 동박 - Google Patents

표면 처리 동박 Download PDF

Info

Publication number
KR102340473B1
KR102340473B1 KR1020197030957A KR20197030957A KR102340473B1 KR 102340473 B1 KR102340473 B1 KR 102340473B1 KR 1020197030957 A KR1020197030957 A KR 1020197030957A KR 20197030957 A KR20197030957 A KR 20197030957A KR 102340473 B1 KR102340473 B1 KR 102340473B1
Authority
KR
South Korea
Prior art keywords
copper foil
treated copper
silane coupling
coupling agent
resin
Prior art date
Application number
KR1020197030957A
Other languages
English (en)
Other versions
KR20190139883A (ko
Inventor
타카히로 츠루타
타케오 우노
유코 오쿠노
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190139883A publication Critical patent/KR20190139883A/ko
Application granted granted Critical
Publication of KR102340473B1 publication Critical patent/KR102340473B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20Use of solutions containing silanes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

동박의 조화 처리면에 올레핀계 실란 커플링제에 의해 실란 커플링 처리를 실시한 동박의 수지와의 프레스 접합에 의한 접착 불량을 해소하는 것을 목적으로 한다. 조화 처리층측의 면의 표면 거칠기 Rz가 접촉식 거칠기 측정기로 측정했을 때에 1.10㎛ 이하이고, 또한, 상기 조화 처리측의 면의 최소 자기 상관 길이 Sal이 0.20㎛ 이상 0.85㎛ 이하이고, 또한, 상기 조화 처리측의 면의 계면 전개 면적비(Sdr)가 20∼300%의 범위인 표면 처리 동박이다.

Description

표면 처리 동박
본 발명은, 고주파 대응 기판의 절연 수지, 특히 폴리페닐렌에테르(이하 PPE)계 수지를 포함하는 수지 기판과의 밀착성이 우수한 표면 처리 동박(copper foil)에 관한 것이다.
최근, 컴퓨터나 정보 통신 기기가 고성능·고기능화하고, 또한, 네트워크화의 진전에 수반하여, 대용량의 정보를 고속으로 전달 처리하기 위해 신호는 더욱더 고주파화하는 경향이 있다. 이러한 정보 통신 기기에는, 동 클래드(copper-clad) 적층판이 사용되고 있다. 이러한 동 클래드 적층판은 고주파 대응 절연 기판(수지 기판)과 동박을 가열하고, 가압하여 제작한다.
일반적으로, 서버, 라우터용 회로 기판 등의 고주파 대응의 동 클래드 적층판을 구성하는 절연 기판에는, 유전 특성이 우수한 수지를 이용한다. 비유전율이나 유전 정접(正接)이 낮은 수지로서 폴리페닐렌에테르(PPE)계 수지가 사용되지만, PPE계 수지와의 화학적 친화성이 좋은 점에서, 동박의 실란 커플링 처리제로서, 주로 올레핀계 실란 커플링제에 의한 처리가 채용되고 있다. 실란 커플링 처리에 의해 동박 표면에 실록산 가교 구조가 형성되고, 이것이 PPE계 수지와의 접착제로서 기능하는 것을 기대할 수 있기 때문이다.
예를 들면, 특허문헌 1에서는, 동박 표면에 내열 처리층을 형성하고, 그 위에 올레핀계 실란 커플링 처리를 실시함으로써, 접착 강도와 방청성의 향상을 도모하는 것이 제안되어 있다.
일본공개특허공보 2003-201585호 일본특허공보 제4927463호 일본특허공보 제5242710호
그러나 특허문헌 1에서는, 실용상 문제가 없는 밀착 강도는 확보되어 있기는 하지만, 고주파 대응에 불가결한 전송 특성에 대해서는 언급되어 있지 않다. 특허문헌 1에서는, 실시예에 조화(粗化) 후의 표면 조도(粗度) Rz가 1.20㎛ 이상인 동박을 취급하고 있지만, 조화 후의 표면 조도가 과대해지면 표피 효과가 커지기 때문에, 전송 특성이 저하하는 요인이 된다. 또한, 실용상 문제가 없는 밀착 강도라도, 실제의 제조 공정에 있어서는 PPE계 수지와 올레핀계 실란 커플링제에 의해 처리된 동박을 적층하여 고온 프레스 성형하면, 동박과 수지의 계면에 소위 블리스터라고 불리우는 국소적인 접착 불량 영역이 자주 발생하며, 수지 기판의 수율 저하의 원인이 되지만, 이 점에 대해서는 언급되어 있지 않다. 또한, 특허문헌 2에서는, 실시예에서 표면 조도 1.10㎛ 이하의 동박을 취급하고 있으며, 플렉시블 기판 용도에 있어서 실용상 문제가 없는 전송 특성이 얻어지고 있지만, PPE계 수지를 사용한 경우의 특성의 향상이나, 블리스터와 같은 국소적인 접착 불량의 문제에 대해서는 언급되어 있지 않다.
본 발명은, 동박과 수지의 프레스 접합에 있어서의 접착 불량, 특히 동박의 조화 처리면에 올레핀계 실란 커플링제에 의해 실란 커플링 처리를 실시한 동박의 수지와의 프레스 접합에 있어서의 접착 불량을 해소하는 것을 목적으로 한다.
본 발명의 일 실시 형태의 표면 처리 동박은, 조화 처리측의 면의 표면 거칠기 Rz가 접촉식 거칠기 측정기로 측정했을 때에 1.10㎛ 이하이고, 또한, 상기 조화 처리측의 면의 최소 자기 상관 길이(minimum auto-correlated length)(Sal)가 0.20㎛ 이상 0.85㎛ 이하의 범위이고, 상기 조화 처리측의 면의 계면 전개 면적비(interface developed area ratio)(Sdr)가 20% 이상 300% 이하의 범위이다.
본 발명자들은, PPE 수지와 동박을 적층하여 고온 프레스 성형할 때에 동박과 수지의 계면에 발생하는 블리스터의 원인에 대해서 조사 연구한 결과, 올레핀계 실란 커플링제는 조화 처리 표면에 응력을 발생시켜, 조화 처리면측을 내향으로 하는 컬을 발생시키는 경향이 있는 것을 알 수 있었다. 올레핀계 실란 커플링제의 처리에 의해 표면에 응력이 발생하는 메커니즘은 확실하지는 않지만, 동박 표면에 부착된 관능기끼리의 척력이 약하거나, 혹은 서로 끌어당기기 때문에 응력이 발생하여 컬이 생기는 것은 아닐까라고 생각된다. 이때에 발생한 응력은 프레스 시에 있어서 더욱 커져 접착 불량을 발생시키는 것으로 생각된다.
이 문제를 해결하기 위해서는, 수지 밀착성 확보를 위해 실란과의 반응성을 유지하면서, 조화 처리면측의 응력을 분산할 수 있는 표면 성상을 갖는 동박인 것이 유력한 것을 발견했다. 즉, 동박의 조화 처리측의 면의 표면 거칠기 Rz를 접촉식 거칠기 측정기로 측정했을 때에 1.10㎛ 이하로 하고, 조화 처리측의 면의 최소 자기 상관 길이(Sal)를 0.20㎛ 이상 0.85㎛ 이하의 범위로 하고, 조화 처리측의 면의 계면 전개 면적비(Sdr)를 20% 이상 300% 이하의 범위로 함으로써, 조화 처리면측의 응력을 분산하여, 동박의 컬이나 프레스 접착 시에 있어서의 적층판의 접착 불량을 해소할 수 있는 것을 알 수 있었다.
표면 거칠기 Rz는 접촉식 표면 거칠기 측정기를 이용하여 측정한다. 본 발명의 일 실시 형태에서는, 가부시키가이샤 고사카겐큐쇼 제조 서프코더 SE1700α를 사용하여, JIS B 0601-2001에 의해 규정되는 10점 평균 표면 거칠기 Rz jis를 측정한다.
최소 자기 상관 길이(Sal)는, ISO25178로 규정되는 값이며, 표면 형상의 자기 상관이 상관값 s까지 감쇠하는 면 내에서의 최단 거리(특히 언급이 없으면 s=1에서 s=0.2까지 감쇠하는 최단 거리)로서 정의되고, 3차원 백색 간섭형 현미경에 의해 측정한다. Sal은, 동박에 있어서는, 조화 전의 박이 갖는 표면의 굴곡이나, 조화에 의한 요철 등에 의해 발생하는, 표면 형상의 급준함의 지표로서 이용할 수 있다. 즉, Sal의 값이 작을수록 짧은 거리에서 고저차가 변화하기 때문에 표면 형상이 급준하다고 할 수 있다. 본 발명의 일 실시 형태에서는, 브루커 가부시키가이샤 제조 백색광 간섭식 표면 형상 장치 Wyko를 사용하여, 배율 50배로, F-오퍼레이터 처리에 의한 기울기 제거(실린더·틸트 보정 있음), 데이터 보완(레거시 메소드, 5회 반복), 가우시안 필터에 의한 고주파 컷오프(250KHz)를 행하여, 최소 자기 상관 길이(Sal)를 측정한다.
계면 전개 면적비(Sdr)란, ISO25178로 규정되는 값이며, 측정 영역의 사이즈를 갖는 이상면(理想面)을 기준으로 하여 표면 성상에 의해 더해지는 표면적의 비율을 의미하고 있고, 다음 식으로 정의된다.
[수식 1]
Figure 112019107037226-pct00001
여기에서, 식 중의 x, y는, 평면 좌표이고, z는 높이 방향의 좌표이다. z(x, y)는, 어느 점의 좌표를 나타내고, 이를 미분함으로써, 그 좌표점에 있어서의 기울기가 된다. 또한, A는, 측정 영역의 평면적(平面積)이다. 계면 전개 면적비(Sdr)는, 3차원 백색 간섭형 현미경, 주사형 전자 현미경(SEM), 전자선 3차원 거칠기 해석 장치 등에 의해, 동박 표면의 요철차를 측정, 평가하여, 구할 수 있다. 본 발명의 일 실시 형태에서는, 브루커 가부시키가이샤 제조 백색광 간섭식 표면 형상 장치 Wyko를 사용하여, 배율 50배로, F-오퍼레이터 처리에 의한 기울기 제거(실린더·틸트 보정 있음), 데이터 보완(레거시 메소드, 5회 반복), 가우시안 필터에 의한 고주파 컷오프(250KHz)를 행하여, 계면 전개 면적비 Sdr을 측정한다. 일반적으로, Sdr은 표면 거칠기 Rz의 변화에 관계없이, 표면 성상의 공간적인 복잡성이 증가하면 커지는 경향이 있다.
동박의 조화 처리측의 면의 표면 거칠기 Rz는, 접촉식 거칠기 측정기로 측정했을 때에 1.10㎛ 이하이면 PPE 수지와 동박을 적층하여 고온 프레스 접착할 때에 동박과 수지의 계면에 블리스터가 발생하기 어려워진다. 또한, 1.10㎛를 초과하면 고온 프레스 접착할 때에 동박과 수지의 계면에 블리스터가 발생하여, 접착 불량이 발생하는 경향이 있다.
동박의 조화 처리측의 면의 최소 자기 상관 길이 Sal은, 0.20㎛ 이상 0.85㎛ 이하의 범위이면, PPE 수지와 동박을 적층하여 고주파 대응의 동 클래드 적층판으로서 사용한 경우의 양호한 전송 특성과, 컬 및 고온 프레스 시의 접촉 불량의 방지를 양립시킬 수 있다. Sal이 0.20㎛ 미만이면, 표면 형상의 급준함이 과잉된 것이 되고, 고주파 대응의 동 클래드 적층판으로서 사용했을 때에 표피 효과가 커져, 전송 특성이 악화되는 경향이 있다. 한편, Sal이 0.85㎛를 초과하면, 표면 형상의 급준함이 완화되기 때문에, 고주파 대응의 동 클래드 적층판으로서 사용한 경우에 표피 효과가 억제되어 전송 특성은 문제없지만, 올레핀계 실란 커플링제에 기인하는 응력은 분산되기 어려워, 컬이나 고온 프레스 시의 접촉 불량이 일어나기 쉬운 경향이 있다.
동박의 조화 처리측의 면의 계면 전개 면적비 Sdr은, 20% 이상 300% 이하의 범위이면, PPE 수지와 동박을 적층하여 고주파 대응의 동 클래드 적층판으로서 사용한 경우의 양호한 전송 특성과, 컬 및 고온 프레스 시의 접촉 불량의 방지를 양립시킬 수 있다. Sdr이 20% 미만이면, 조화 처리측의 면에 있어서의 국소적인 응력이 분산되기 어려워, 상기의 고온 프레스 접착을 할 때에, 동박과 수지의 계면에 블리스터가 발생하기 쉬운 경향이 있다. Sdr이 300%를 초과하면 고주파 대응의 동 클래드 적층판으로서 사용했을 때의 표피 효과가 커져 전송 특성이 악화되는 경향이 있다.
본 발명에 의하면, 표면 처리된 동박을 수지 기판과 프레스 접합할 때의 접합 불량을 해소할 수 있어, 수지 기판과의 밀착성이 우수한 표면 처리 동박을 제공할 수 있다.
도 1은 실시예의 동박의 컬값을 산출하기 위한 측정 개소를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
본 발명의 다른 실시 형태의 표면 처리 동박은, 상기 실시 형태의 표면 처리 동박에 있어서, 상기 조화 처리측의 면의 계면 전개 면적비 Sdr이 200% 이상 260% 이하의 범위이면 더욱 적합하다. 동박의 조화 처리측의 면의 계면 전개 면적비(Sdr)가 200% 이상이면, 조화 처리측의 면의 응력이 보다 분산되어, 동박의 컬을 보다 발생하기 어렵게 하는 경향이 있고, 260% 이하이면 고주파 대응의 동 클래드 적층판으로서 사용했을 때의 전송 특성이 더욱 우수한 경향이 있다.
본 발명의 다른 실시 형태의 표면 처리 동박은, 상기 실시 형태의 표면 처리 동박에 있어서, 상기 표면 처리가 올레핀계 실란 커플링 처리를 포함하는 것이라도 좋다. 특히, 실란 커플링제가 γ-아크릴옥시프로필트리메톡시실란이면 더욱 적합하다. 또한, 본 발명의 다른 실시 형태의 표면 처리 동박은, PPE 수지를 포함하는 수지 기판용과의 밀착성이 우수한 것이다.
일반적으로, 올레핀계 실란 커플링제에 의해 처리된 동박은, PPE계 수지 기판과의 화학적 친화성이 좋은 것이 알려져 있다. 동박 표면에 실록산 가교 구조가 형성되고, 이것이 PPE계 수지와의 접착제로서 기능하는 것으로 생각된다. 그러나, 전술한 바와 같이, PPE계 수지와 실란 커플링 처리된 동박을 적층하여 고온 프레스 성형하면, 동박과 수지의 계면에 소위 블리스터라고 불리우는 접착 불량 영역이 발생하여, 접착 불량이 발생하는 경향이 있다. 본 발명의 실시 형태의 동박은 올레핀계 실란 커플링제, 특히 아크릴실란에 의해 실란 커플링 처리된 동박이라도, PPE 수지를 포함하는 수지 기판용과의 밀착성이 우수한 것이다.
(동박의 제조)
본 발명에 있어서 사용되는 동박은, 전해 동박 혹은 압연 동박 어느 것이라도 좋다. 통상, 프린트 배선판에는 전해 동박이 널리 이용되고 있다. 이 경우에는 제박(製箔) 공정의 드럼면측인 전해 석출 개시면(S면), 또는 비드럼면측인 전해 석출 종료면(M면), 어느 것의 면에 후술하는 내열 처리층 및 올레핀계 실란 커플링제층이 형성되어도 좋다. 통상은 M면을 접착면으로 하여 이용되지만, 본 발명의 표면 처리 동박은, 어느 쪽의 면이라도 조화 처리를 포함하는 표면 처리에 의해 조화 처리측의 면의 계면 전개 면적비(Sdr)가 20% 이상 300% 이하의 범위이면 수지와의 밀착성이 우수하고, 또한 고주파 대응의 동 클래드 적층판으로서 사용했을 때의 전송 특성이 우수하다.
(조화층의 형성)
동박의 편면 상에, 미세한 구리 입자의 전석(電析)에 의해, 미세 요철 표면을 갖는 조화층을 형성한다. 조화 처리층은 전기 도금에 의해 형성하지만, 도금욕에 킬레이트제를 첨가하는 것이 바람직하고, 킬레이트제의 농도는 0.2∼0.4㎎/L가 적당하다. 킬레이트제로서는 DL-말산, EDTA 나트륨 용액, 글루콘산 나트륨, 디에틸렌트리아민 5아세트산 5나트륨(DTPA) 등의 킬레이트제 등을 들 수 있다. 조화 처리는, 2회로 나누어, 맨 처음에 비교적 낮은 구리 농도로 도금을 행하고, 다음으로 비교적 보다 높은 구리 농도로 조화 도금을 행해도 좋다.
전해욕에는, 황산 구리, 황산 팔라듐(Pd)에 더하여, 철(Fe), 텅스텐(W) 등의 금속을 첨가함으로써, 실란 커플링제에 기인하는 응력을 분산시킬 수 있어, 이상적인 표면 형상을 형성할 수 있다. 통상, 구리 농도로서 15∼25g/L, 황산 농도로서 130∼180g/L, 액온으로서 20∼30℃, 전류 밀도로서 30∼40A/d㎡, 처리 시간으로서 5초∼30초의 조건으로 전석이 행해진다.
(니켈층, 아연층, 크로메이트 처리층의 형성)
본 발명에서는, 조화 처리면의 위에 추가로 니켈층, 아연층을 이 순서로 형성하는 것이 바람직하다. 이 아연층은, 박(薄) 동박과 수지 기판을 열 압착했을 때에, 박 동박 기판 수지와의 반응에 의한 당해 기판 수지의 열화나 박 동박의 표면 산화를 방지하여 기판과의 접합 강도를 높이는, 내열 처리층으로서의 작용을 한다. 또한 니켈층은, 수지 기판으로의 열 압착 시에 당해 아연층의 아연이 동박(전해 구리 도금층)측으로 열 확산하는 것을 방지하고, 이로써 아연층의 상기 기능을 유효하게 발휘시키기 위한 아연층의 하지층으로서의 작용을 한다.
또한, 이들 니켈층이나 아연층은, 공지의 전해 도금법이나 무전해 도금법을 적용하여 형성할 수 있다. 또한, 당해 니켈층은 순니켈로 형성해도 좋고, 인 함유 니켈 합금으로 형성해도 좋다.
또한, 아연층의 표면에 추가로 크로메이트 처리를 행하면, 당해 표면에 산화 방지층이 형성되기 때문에 바람직하다. 적용하는 크로메이트 처리로서는, 공지의 방법에 따르면 좋고, 예를 들면, 일본공개특허공보 소60-86894호에 개시되어 있는 방법을 들 수 있다. 크롬량으로 환산하여 0.01∼0.3㎎/d㎡ 정도의 크롬 산화물과 그의 수화물 등을 부착시킴으로써, 동박에 우수한 방청능을 부여할 수 있다.
(실란 처리)
상기와 같이 표면 처리를 실시한 동박은, 다음으로 PPE계 수지와의 친화성이 우수한 올레핀계 실란 커플링제를 도포하여 그의 박막이 형성된다. 그 실란 커플링제의 부착량은 적합하게는 0.25∼0.40㎎/d㎡이고, 0.20∼0.50㎎/d㎡라도 좋다. 도포 용액은 유효 성분의 농도가 0.001∼10질량%, 바람직하게는 0.01∼6질량%가 되도록 물, 약산성 수용액 등을 용매로서 이용하여 조제한다. 0.001질량% 미만에서는, 접착의 개선 효과가 적어지는 경향이 있고, 또한 10질량%를 초과하면 효과가 포화함과 함께 용해성이 나빠지는 경향이 있다.
올레핀계 실란 커플링제로서는, 예를 들면 비닐계 실란, 아크릴계 실란, 메타크릴계 실란을 들 수 있다. 비닐계 실란은, 비닐트리클로로실란, 비닐트리알콕시실란, 비닐디알콕시알킬실란 등이고, 예를 들면, 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리스(β-메톡시에톡시)실란, 비닐디메톡시메틸실란, 비닐디에톡시메틸실란 등이다. 아크릴계 실란은, γ-아크릴옥시프로필트리메톡시실란을 들 수 있다. 메타크릴계 실란은, γ-메타크릴옥시프로필트리메톡시실란, γ-메타크릴옥시프로필메틸디메톡시실란, γ-메타크릴옥시프로필메틸디에톡시실란, γ-메타크릴옥시프로필트리에톡시실란 등을 들 수 있다. 특히, 아크릴계 실란 등을 사용할 수 있다.
동박에 상기의 올레핀계 실란 커플링제를 도포한 후는, 처리 동박은 풍건 또는 가열 건조된다. 물이 증발하면 좋고, 본 발명의 효과를 충분히 발휘하지만, 50∼180℃로 건조하면, 실란 커플링제와 동박의 반응이 촉진되어 적합하다. 또한, 필요에 따라서, 다른 실란 커플링제, pH 조정제, 완충제 등의 첨가제를 적절히 첨가 배합할 수 있다.
본 발명의 동박은, 실란 처리의 전(前) 처리로서, 실록산 피막을 형성해도 좋다. 실록산 피막을 형성함으로써, 동박의 내산성을 더욱 향상시킬 수 있고, 또한, 절연 수지와의 접착 강도를 향상시킬 수 있다. 실록산 피막을 형성하는 방법은, 규산염 용액 또는 테트라알콕시실란 등의 규소 화합물을, 물, 메탄올, 에탄올, 아세톤, 아세트산 에틸, 톨루엔 등의 용제로 0.001∼20중량%가 되도록 희석하고, 스프레이에 의한 분사, 코터로의 도포, 침지, 흘려 끼얹음 등 중 어느 것의 방법으로 동박에 도포하면 좋다.
(동 클래드 적층판의 제조)
폴리페닐렌에테르 수지를 포함하는 수지, 예를 들면, 폴리페닐렌에테르 수지 및 폴리스티렌 수지 등을 혼합한 전기 절연성의 기판의 표면에, 박 동박의 동박면(조화 처리층면)을 겹쳐 두고, 가열·가압하여 동 클래드 적층판을 제조한다.
실시예
다음으로 본 발명을 실시예에 기초하여 구체적으로 설명한다. 이들 실시예는, 바람직한 실시 형태의 일 예를 나타낸 것이며, 실시 형태로서는, 본 발명의 취지를 일탈하지 않는 범위에 있어서, 여러 가지의 형태를 취할 수 있다.
(전해 동박의 제조)
실시예 1∼12 및 비교예 1∼17, 19∼21의 동박을 제조하기 위해, 다음에 나타내는 조성의 전해액을 조정하고, 하기의 조건으로, 애노드에는 귀금속 산화물 피복 티탄 전극, 캐소드에는 티탄제 회전 드럼을 이용하여, 전류 밀도=50∼100A/d㎡이고, 두께 18㎛의 전해 동박을 제조했다.
구리: 70∼130g/L
황산: 80∼140g/L
첨가제: 3-메르캅토-1-프로판술폰산 나트륨=1∼10ppm
하이드록시에틸셀룰로오스=1∼100ppm
저분자량 아교(분자량 3,000)=1∼50ppm
염화물 이온 농도=10∼50ppm
온도: 50∼60℃
(조화 처리)
다음으로, 실시예 1∼12의 동박에 대해서는, 이하의 조건에 의해 맨 처음의 조화 처리 1 및 다음의 조화 처리 2를 행했다.
(조화 처리 1)
황산 구리: 구리 농도로서 15∼25g-Cu/L
황산 농도: 130∼180g/L
팔라듐 화합물: 팔라듐 농도로서 0.01∼0.05g-Pd/L
철 화합물: 철 농도로서 0.1∼0.3g-Fe/L
텅스텐 화합물: 텅스텐 농도로서 0.5∼1.5g-W/L
액온: 20∼30℃
전류 밀도: 30∼40A/d㎡
(조화 처리 2)
황산 구리: 구리 농도로서 40∼70g-Cu/L
황산 농도: 80∼120g/L
액온: 20∼30℃
전류 밀도: 1.5∼4A/d㎡
한편, 비교예 1∼4의 동박에 대해서는 특허문헌 2의 실시예, 비교예 5∼8에 대해서는 특허문헌 3의 실시예에 기초하여 조화 도금을 행했다. 또한, 비교예 9∼13에 대해서는, 다음에 나타내는 조화 처리 3과 전술한 조화 처리 2, 비교예 14∼17에 대해서는, 다음에 나타내는 조화 처리 4와 조화 처리 2, 비교예 19∼21은 다음에 나타내는 조화 처리 5와 조화 처리 2를 조합하여 행했다.
(조화 처리 3)
황산 구리: 구리 농도로서 15∼25g-Cu/L
황산 농도: 130∼180g/L
몰리브덴 화합물: 몰리브덴 농도로서 0.1∼0.5g-Mo/L
철 화합물: 철 농도로서 0.1∼0.3g-Fe/L
액온: 20∼60℃
전류 밀도: 20∼50A/d㎡
(조화 처리 4)
황산 구리: 구리 농도로서 15∼25g-Cu/L
황산 농도: 130∼180g/L
철 화합물: 철 농도로서 0.1∼0.3g-Fe/L
액온: 20∼60℃
전류 밀도: 20∼50A/d㎡
(조화 처리 5)
황산 구리: 구리 농도로서 15∼25g-Cu/L
황산 농도: 130∼180g/L
텅스텐 화합물: 텅스텐 농도로서 0.5∼1.5g-W/L
액온: 20∼60℃
전류 밀도: 20∼50A/d㎡
(금속 도금 처리)
다음으로, 실시예 1∼12 및 비교예 1∼17, 19∼21의 동박에 대해서, 이하의 조건의 금속 도금 처리를 니켈 도금, 아연 도금, 크롬산 도금의 순서로 행했다.
(니켈 도금)
하기의 도금욕 및 도금 조건으로 1차 처리층을 실시했다.
황산 니켈 6수화물: 200∼300g/L
염화 니켈 6수화물: 30∼60g/L
붕산: 20∼40g/L
액온: 40∼60℃
전류 밀도: 0.1∼10A/d㎡
통전 시간: 1초∼2분
(아연 도금)
하기의 도금욕 및 도금 조건으로 2차 처리층을 실시했다.
황산 아연 7수화물: 1∼30g/L
수산화 나트륨: 10∼150g/L
액온: 10∼30℃
전류 밀도: 0.1∼10A/d㎡
통전 시간: 1초∼2분
(크롬산 도금)
상기 각 금속 도금층 처리 후에, 하기 조건으로 크로메이트 처리를 실시했다.
무수 크롬산: 0.1∼10g/L
액온: 20∼40℃
전류 밀도: 0.1∼2A/d㎡
통전 시간: 1초∼2분
다음으로, 실시예 1∼12 및 비교예 1∼17, 19∼21의 동박에 대해서, 표 1에 나타내는 올레핀계 실란종(種)에 속하는 실란 커플링제의 1vol.% 수용액을 이용하여, 실온에서 상기 표면 처리 동박에 도포했다. 보다 상세하게는, 동박을 비스듬하게 한 상태에서 실란 커플링제 수용액을 1분간 균일하게 흐르게 하고, 그 후, 롤에 의한 액 배출을 행하여 건조했다.
Figure 112020021832990-pct00005
전술의 표면 처리를 행한 실시예 1∼12 및 비교예 1∼17, 19∼21의 동박에 대해서, 다음에 나타내는 방법에 의해 계면 전개 면적비 Sdr, 최소 자기 상관 길이 Sal 및, 표면 거칠기 Rz의 측정을 행하고, 이어서, 컬 레벨의 평가를 행했다.
(계면 전개 면적비 Sdr 및, 최소 자기 상관 길이 Sal의 측정)
브루커 가부시키가이샤 제조 백색광 간섭식 표면 형상 측정 장치 Wyko를 사용하여, 배율 50배로, F-오퍼레이터 처리에 의한 기울기 제거(실린더·틸트 보정 있음), 데이터 보완(레거시 메소드, 5회 반복), 가우시안 필터에 의한 고주파 컷오프(250KHz)를 행하여, 표면 처리 동박의 조화면측의 계면 전개 면적비 Sdr 및 최소 자기 상관 길이 Sal을 측정했다. 측정 개소는 5개소로 하고, 이들의 평균값을 측정 결과로 했다. 결과를 표 2에 나타냈다.
(표면 거칠기 Rz의 측정)
접촉식 표면 거칠기 측정기로서, 가부시키가이샤 고사카겐큐쇼 제조 서프코더 SE1700을 이용하여 10점 평균 거칠기 Rz를 측정했다. 결과를 표 2에 나타냈다.
Figure 112020021832990-pct00006
(컬 레벨의 평가)
도 1에 나타내는 바와 같이, 실란 커플링 처리를 행한 동박(10)을 세로 10㎝×가로 5㎝의 장방형으로 자르고, 동박(10)의 조화면(M면)측을 겉으로 하여, 수평인 대(臺)의 위에 정치하고, 좌단이 폭 2㎝ 비어져 나오도록, 고쿠요 제조 TZ-1343(상품명)의 스테인리스 곧은 자(定規)(C형 JIS 1급 30㎝)(20)를 누름돌로서 얹었다. 그 후, 동박(10)의 세로 방향의 중앙 부분(도면 중의 A의 위치)과, 그의 상하 2㎝의 부분(도면 중의 B와 C의 위치)의 합계 3점에 대해서, 동박(10)을 정치한 면으로부터의 단부의 기립의 높이[㎜]를 측정하고, 3점의 평균값을 산출함으로써, 컬값을 측정했다.
얻어진 컬의 정도에 대해서, 다음의 기준으로 평가했다. 즉, 컬값이 0.5㎜ 미만인 것을 우수라고 하여 「◎」, 0.5㎜ 이상 1.5㎜ 미만이 되는 것을 양호라고 하여 「○」, 1.5㎜ 이상이 되는 것을 불가라고 하여 「×」로, 각각 표 2에 나타냈다.
다음으로, 수지 기판으로의 열 압착 시의 블리스터 및 전송 특성을 평가하기 위해, 전술의 표면 처리를 행한 실시예 1∼12 및 비교예 1∼17, 19∼21의 동박에 대해서, 이하의 방법으로 수지 기판으로의 압착을 행하여 블리스터 레벨 및 전송 특성의 평가를 행했다.
(수지 기판으로의 압착)
폴리페닐렌에테르 수지 및 폴리스티렌 수지를 특정의 비율로 혼합하여 두께 0.2㎜의 판 형상으로 성형한 수지 기재를 제작했다. 상기 표면 처리 동박의 실란 커플링제의 도포면과 수지 기재를 겹치고, 열 프레스 가공기(도요세이키세이사쿠쇼사 제조, 미니 테스트 프레스(상품명))를 이용한 열 가압 성형법(프레스 온도=200℃, 프레스 압력=3.0㎫)에 의해, 표면 처리 동박과 수지 기재로 이루어지는 동 클래드 적층판을 제작하고, 시험편으로 했다.
(밀착 강도의 측정)
밀착 강도는, 텐실론 테스터(가부시키가이샤 에이·앤드·디 제조)를 사용하여, 절연 기판과 동박을 프레스 후에, 시험편을 10㎜ 폭의 회로 패턴으로 에칭 가공하고, 회로 패턴을 90도 방향으로 50㎜/분의 속도로 인장했을 때의 벗김 강도를 측정했다. 측정 샘플은 5개로 하고, 그들의 평균값을 측정 결과로 했다.
밀착 강도의 레벨에 대해서는, 다음의 기준으로 평가했다. 즉, 벗김 강도가 0.7kN/m 이상인 것을 우수라고 하여 「◎」, 0.5kN/m 이상 0.7kN/m 미만인 것을 양호라고 하여 「○」, 0.4kN/m 이상 0.5kN/m 미만인 것을 불가라고 하여 「×」로, 각각 표 2에 나타냈다.
(블리스터 레벨의 평가)
100㎜×100㎜(1d㎡)의 상기 수지 기재와 동박을 상기 조건으로 열 가압 성형에 의해 적층한 후에 염화 제2 구리 용액을 이용하여 동박을 에칭하고, 동박을 용해 제거한 면에 다른 폴리페닐렌에테르계 수지 기재를 겹쳐 열 가압 성형하여 시험편을 제작했다. 이 시험편을 톱 온도 260℃에서 리플로우 로(爐)를 통과시키는 리플로우 가열을 실시하고, 냉각 후의 시험편에 발생한 블리스터의 유무를 관찰했다.
블리스터 레벨에 대해서, 다음의 기준으로 평가했다. 즉, 발생한 블리스터의 개수가 0개/d㎡인 것을 우수라고 하여 「◎」, 1∼2개/d㎡인 것을 양호라고 하여 「○」, 3개/d㎡ 이상인 것을 불가라고 하여 「×」로, 각각 표 2에 나타냈다.
(전송 특성)
표면 처리 동박을 수지 기재에 열 가압 성형에 의해 적층한 후에, 전송 특성 측정용의 샘플을 제작하여 고주파 대역에 있어서의 전송 손실을 측정했다. 전송 특성의 평가에는, 1∼25㎓ 대역의 측정에 적합한 공지의 스트립 라인 공진기법(마이크로 스트립 구조: 유전체 두께 50㎛, 도체 길이 1.0㎜, 도체 두께 18㎛, 도체 회로폭 120㎛, 특성 임피던스 50Ω로 커버레이 필름이 없는 상태에서 S21 파라미터를 측정하는 방법)을 이용하여, 주파수 10㎓에 있어서의 전송 손실(㏈/100㎜)을 계측했다. 전송 손실이 클수록, 마이너스의 절댓값이 커진다. 측정 샘플은 5개로 하고, 그들의 평균값을 측정 결과로 했다.
얻어진 전송 손실에 기초하여, 전송 특성을 다음의 기준으로 평가했다. 즉, 전송 손실의 절댓값이 16㏈ 미만인 것을 우수라고 하여 「◎」, 16㏈ 이상 20㏈ 미만이 되는 것을 양호라고 하여 「○」, 20㏈ 이상이 되는 것을 불가라고 하여 「×」로, 각각 표 2에 나타냈다.
(동박 특성의 종합 평가)
전술한 밀착 강도, 컬, 블리스터 및, 전송 특성의 레벨을 고려하여, 이하의 기준으로 동박의 종합 평가를 행했다. 즉, 「×」가 전혀 없고, 모든 항목이 「◎」이면 「S」, 「◎」가 2∼3개이면 「A」, 「◎」가 1개이면 「B」라고 했다. 한편, 「×」가 있는 경우, 그의 개수가 1개이면 「C」, 2개이면 「D」, 3개이면 「E」라고 하고, 모든 항목이 「×」이면 「F」라고 하여, 각각 표 2에 나타냈다.
표 2로부터 알 수 있는 바와 같이, 실시예 1∼4는, 컬 레벨, 블리스터 레벨 모두 매우 양호하고, 전송 특성도 양호했다. 이어서, 실시예 9∼12는 실시예 1에 비하면 Sdr값이 약간 작기 때문에, 컬 레벨, 블리스터 레벨은 조금 뒤떨어져 있지만 품질에 문제는 없는 레벨이고, 전송 특성도 양호했다. 또한, 실시예 5∼8은, 실시예 1에 비하면 Sdr값이 약간 크기 때문에, 컬 레벨, 블리스터 레벨은 양호하고, 전송 특성에 대해서는 전류의 표피 효과가 커지기 때문에 전송 특성은 약간 뒤떨어지지만 품질에는 문제가 없는 레벨이었다.
이에 대하여, 비교예 1∼4는 Sdr값이 20% 미만이기 때문에, 컬 레벨, 블리스터 레벨 모두 품질적으로 불합격이었다. 비교예 5∼8은 Sdr값이 300%를 초과하기 때문에, 컬 레벨, 블리스터 레벨에 문제가 없기는 하지만, 표피 효과가 지나치게 커져, 품질로서는 불합격이었다. 비교예 9∼13은 조화면의 표면 거칠기 Rz가 1.10㎛를 초과하여 과잉이기 때문에, Sdr의 값에 관계없이 컬 레벨, 블리스터 레벨 모두 불합격이었다. 표피 효과도 지나치게 커지기 때문에, 전송 손실도 불합격이었다. 비교예 14∼17은, Sal값이 0.20㎛ 미만으로 과소하기 때문에, 표피 효과가 커져, 전송 특성이 불합격이었다. 또한, 비교예 19∼21은, Sal값이 0.85㎛를 초과하여 과대하기 때문에, 컬 레벨, 블리스터 레벨이 불합격이었다.
(산업상의 이용 가능성)
본 발명에 의하면, 표면 처리된 동박을 수지 기판과 프레스 접합할 때의 접합 불량을 해소할 수 있어, 수지 기판과의 밀착성이 우수한 표면 처리 동박 및 전송 특성이 우수한 동 클래드 적층판을 제공할 수 있고, 산업상의 이용 가능성이 높다.
10 : 동박
20 : 자

Claims (8)

  1. 조화(粗化) 처리측의 면의 표면 거칠기 Rz가 접촉식 거칠기 측정기로 측정했을 때에 1.10㎛ 이하이고, 또한, 상기 조화 처리측의 면의 최소 자기 상관 길이(minimum auto-correlated length)(Sal)가 0.20㎛ 이상 0.85㎛ 이하의 범위이고, 또한, 상기 조화 처리측의 면의 계면 전개 면적비(interface developed area ratio)(Sdr)가 20% 이상 300% 이하의 범위인 표면 처리 동박(copper foil).
  2. 제1항에 있어서,
    상기 계면 전개 면적비(Sdr)가 200% 이상 260% 이하의 범위인 표면 처리 동박.
  3. 제1항에 있어서,
    상기 표면 처리 동박에는 올레핀계 실란 커플링제에 의한 실란 커플링제층이 형성되어 있는 표면 처리 동박.
  4. 제3항에 있어서,
    상기 올레핀계 실란 커플링제가 γ-아크릴옥시프로필트리메톡시실란인 표면 처리 동박.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    폴리페닐렌에테르계 수지를 포함하는 수지 기판과의 밀착성이 우수한, 표면 처리 동박.
  6. 표면에 올레핀계 실란 커플링제층을 갖는 표면 처리 동박에 있어서, 상기 표면 처리 동박을 세로 10㎝×가로 5㎝의 장방형으로 잘라내고, 상기 표면 처리 동박 조화면(M면)측을 겉으로 하여 수평인 대(臺)의 위에 정치하고, 좌단이 폭 2㎝ 비어져 나오도록 스테인리스 곧은 자(定規)를 얹고, 상기 표면 처리 동박 세로 방향의 중앙 부분과 그의 상하 2㎝의 부분의 합계 3점에 대해서, 상기 표면 처리 동박을 정치한 면으로부터의 단부의 기립의 높이[㎜]를 측정하고, 상기 3점에 있어서의 상기 기립의 높이의 평균값을 산출함으로써 얻어지는 컬값이, 0.5㎜ 미만인 것을 특징으로 하는, 표면 처리 동박.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    표면 처리 동박이 표면에 올레핀계 실란 커플링제층을 갖고,
    폴리페닐렌에테르 수지를 갖는 두께 0.2㎜의 혼합 수지 기재와, 상기 표면 처리 동박의 상기 올레핀계 실란 커플링제층측이 적층되어 이루어지는 동 클래드(copper-clad) 적층판에 있어서, 측정되는 블리스터의 개수가 0개이고,
    상기 측정은, 당해 동 클래드 적층판을 100㎜×100㎜로 잘라내고, 상기 표면 처리 동박을 염화 제2 구리 용액에 의해 에칭하여 용해 제거한 면에, 다른 폴리페닐렌에테르계 수지 기재를 겹쳐 열 가압 성형하여 시험편을 제작하고, 당해 시험편을 톱 온도 260℃에서 리플로우 로(爐)를 통과시키는 리플로우 가열을 실시하고, 냉각 후의 상기 시험편에 발생한 상기 블리스터의 개수를 측정하는 것을 특징으로 하는, 표면 처리 동박.
  8. 제5항에 있어서,
    표면 처리 동박이 표면에 올레핀계 실란 커플링제층을 갖고,
    폴리페닐렌에테르 수지를 갖는 두께 0.2㎜의 혼합 수지 기재와, 상기 표면 처리 동박의 상기 올레핀계 실란 커플링제층측이 적층되어 이루어지는 동 클래드 적층판에 있어서, 측정되는 블리스터의 개수가 0개이고,
    상기 측정은, 당해 동 클래드 적층판을 100㎜×100㎜로 잘라내고, 상기 표면 처리 동박을 염화 제2 구리 용액에 의해 에칭하여 용해 제거한 면에, 다른 폴리페닐렌에테르계 수지 기재를 겹쳐 열 가압 성형하여 시험편을 제작하고, 당해 시험편을 톱 온도 260℃에서 리플로우 로를 통과시키는 리플로우 가열을 실시하고, 냉각 후의 상기 시험편에 발생한 상기 블리스터의 개수를 측정하는 것을 특징으로 하는, 표면 처리 동박.
KR1020197030957A 2017-04-25 2018-04-18 표면 처리 동박 KR102340473B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-086083 2017-04-25
JP2017086083 2017-04-25
PCT/JP2018/015995 WO2018198905A1 (ja) 2017-04-25 2018-04-18 表面処理銅箔

Publications (2)

Publication Number Publication Date
KR20190139883A KR20190139883A (ko) 2019-12-18
KR102340473B1 true KR102340473B1 (ko) 2021-12-16

Family

ID=63918978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030957A KR102340473B1 (ko) 2017-04-25 2018-04-18 표면 처리 동박

Country Status (5)

Country Link
JP (1) JP6632739B2 (ko)
KR (1) KR102340473B1 (ko)
CN (1) CN110546313A (ko)
TW (1) TWI745585B (ko)
WO (1) WO2018198905A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3778219A4 (en) * 2018-04-10 2021-12-29 DIC Corporation Composite structure and manufacturing method therefor
WO2020246467A1 (ja) * 2019-06-07 2020-12-10 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
TWI764170B (zh) * 2019-06-19 2022-05-11 金居開發股份有限公司 微粗糙電解銅箔以及銅箔基板
WO2021132191A1 (ja) * 2019-12-26 2021-07-01 ナミックス株式会社 シランカップリング剤で処理された複合銅部材
KR20220106200A (ko) * 2020-02-04 2022-07-28 미쓰이금속광업주식회사 조화 처리 동박, 캐리어를 구비하는 동박, 동장 적층판 및 프린트 배선판
KR20220106199A (ko) * 2020-02-04 2022-07-28 미쓰이금속광업주식회사 조화 처리 동박, 캐리어를 구비하는 동박, 동장 적층판 및 프린트 배선판
CN112455020B (zh) * 2020-11-23 2023-04-07 江苏晟大元通新材料科技有限公司 一种高频高速pcb覆铜箔层压板及其制备方法
JP7051988B1 (ja) 2020-11-27 2022-04-11 古河電気工業株式会社 粗化処理銅箔、銅張積層板、及びプリント配線板
TWI756155B (zh) 2021-07-19 2022-02-21 長春石油化學股份有限公司 表面處理銅箔及銅箔基板
CN117916553A (zh) 2021-12-22 2024-04-19 三井金属矿业株式会社 铜箔的表面参数的测定方法、铜箔的筛选方法以及表面处理铜箔的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015013474A (ja) * 2013-06-07 2015-01-22 古河電気工業株式会社 高周波基板用銅張り積層板及び表面処理銅箔

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242710B2 (ko) 1973-06-20 1977-10-26
JPS5810479B2 (ja) * 1980-06-12 1983-02-25 新田 信市 表面処理方法
JPH08309918A (ja) * 1995-05-22 1996-11-26 Nippon Denkai Kk 銅張積層板とそれを用いたプリント回路板およびこれらの製法
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
JP2005190945A (ja) * 2003-12-26 2005-07-14 Tdk Corp 電子部品用部材並びにこれを用いた電子部品
TWI414638B (zh) * 2006-06-07 2013-11-11 Furukawa Electric Co Ltd A method for manufacturing a surface-treated electrolytic copper foil, and a circuit board
JP4927463B2 (ja) 2006-07-10 2012-05-09 パナソニック株式会社 半導体集積回路
JP2008309918A (ja) * 2007-06-13 2008-12-25 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
JP2011216598A (ja) * 2010-03-31 2011-10-27 Kuraray Co Ltd 高周波回路基板
WO2012082391A1 (en) * 2010-12-14 2012-06-21 3M Innovative Properties Company Images and method of making the same
CN104093764B (zh) * 2012-01-31 2018-06-08 三菱瓦斯化学株式会社 印刷电路板材料用树脂组合物、以及使用了其的预浸料、树脂片、覆金属箔层叠板和印刷电路板
JP5871426B2 (ja) * 2012-01-31 2016-03-01 古河電気工業株式会社 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
TWI509111B (zh) * 2012-11-26 2015-11-21 Jx Nippon Mining & Metals Corp Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
CN103060882B (zh) * 2013-01-21 2015-11-04 福建清景铜箔有限公司 一种硫酸铜溶液逆向流动生产电解铜箔的方法及系统
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5710737B1 (ja) * 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
JP6012913B1 (ja) * 2015-01-19 2016-10-25 古河電気工業株式会社 リチウムイオン二次電池用表面処理電解銅箔、これを用いたリチウムイオン二次電池用電極およびリチウムイオン二次電池
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
KR101975135B1 (ko) * 2015-04-28 2019-05-03 미쓰이금속광업주식회사 조면화 처리 구리박 및 프린트 배선판
JP6190980B2 (ja) * 2015-09-25 2017-08-30 古河電気工業株式会社 電解銅箔、その電解銅箔を用いた各種製品
JP6294862B2 (ja) * 2015-12-09 2018-03-14 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
JP7114500B2 (ja) * 2019-01-30 2022-08-08 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015013474A (ja) * 2013-06-07 2015-01-22 古河電気工業株式会社 高周波基板用銅張り積層板及び表面処理銅箔

Also Published As

Publication number Publication date
TWI745585B (zh) 2021-11-11
JP6632739B2 (ja) 2020-01-22
KR20190139883A (ko) 2019-12-18
TW201900927A (zh) 2019-01-01
WO2018198905A1 (ja) 2018-11-01
CN110546313A (zh) 2019-12-06
JPWO2018198905A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
KR102340473B1 (ko) 표면 처리 동박
KR102268478B1 (ko) 표면 처리 동박 및 동 클래드 적층판
KR101975135B1 (ko) 조면화 처리 구리박 및 프린트 배선판
KR101998923B1 (ko) 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
JP5764700B2 (ja) 高周波基板用銅張り積層板及び表面処理銅箔
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
KR101871029B1 (ko) 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
JP6182584B2 (ja) プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
JP5972486B1 (ja) 銅箔、銅張積層板、および基板
JP2011168887A (ja) 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
JP6261037B2 (ja) 高周波回路用銅箔、銅張積層板及びプリント配線板
JP2004244656A (ja) 高周波用途対応可能銅箔とその製造方法
JP2013119240A (ja) 高周波基板用銅張り積層板及びそれに用いる表面処理銅箔
KR20190133681A (ko) 표면 처리 동박 및 이를 이용한 동 클래드 적층판
WO2022215330A1 (ja) 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
JP2020164975A (ja) 表面処理銅箔、銅張積層板、及びプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant