KR102268478B1 - 표면 처리 동박 및 동 클래드 적층판 - Google Patents

표면 처리 동박 및 동 클래드 적층판 Download PDF

Info

Publication number
KR102268478B1
KR102268478B1 KR1020197009081A KR20197009081A KR102268478B1 KR 102268478 B1 KR102268478 B1 KR 102268478B1 KR 1020197009081 A KR1020197009081 A KR 1020197009081A KR 20197009081 A KR20197009081 A KR 20197009081A KR 102268478 B1 KR102268478 B1 KR 102268478B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
silane coupling
roughening
treated copper
Prior art date
Application number
KR1020197009081A
Other languages
English (en)
Other versions
KR20190075054A (ko
Inventor
켄사쿠 시노자키
유코 오쿠노
타케오 우노
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190075054A publication Critical patent/KR20190075054A/ko
Application granted granted Critical
Publication of KR102268478B1 publication Critical patent/KR102268478B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

동박의 적어도 한쪽의 면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 상기 동박을 기준으로 하여 이 순서로 적층되어 있는 표면 처리 동박이고, 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값이 8∼140%의 범위인 표면 처리 동박.

Description

표면 처리 동박 및 동 클래드 적층판
본 발명은, 표면 처리 동박 및 동 클래드 적층판에 관한 것으로, 특히 수 ㎓를 초과하는 고주파 대역에서 사용되는 경우에, 고주파 전기 신호의 전송 손실이 적고, 우수한 리플로 내열성을 갖는 프린트 배선판을 구성하는 부재로서 사용하는데 적합한 표면 처리 동박 및 동 클래드 적층판에 관한 것이다.
클라우드 서비스의 증가나 통신 기기의 발달에 의해 데이터의 통신량은 증가하고 있다. 이에 수반하여, 통신 속도를 향상시키기 위해, 라우터나 서버, 휴대 전화의 기지국의 안테나와 같은 기기로서, 최근에는 20㎓를 초과하는 바와 같은 고주파 대응의 것이 개발되고 있다. 이러한 고주파 대응 기기의 프린트 배선판에는, 고주파 전송의 관점에서, 저유전율 및 저유전 정접(正接)의 재료 특성을 갖는, 변성 폴리페닐렌에테르 수지나 액정 폴리머 등의 수지 기재가 이용되고 있고, 또한, 신호를 흐르게 하는 회로 배선을 형성하는 재료로서 전송 손실이 적은 동박이 요구되고 있다.
수 ㎓를 초과하는 고주파 대역에서는, 표피 효과에 의해 회로 배선을 흐르는 전류가 도체 표면에 집중하기 때문에, 수지와의 밀착성을 높이는 관점에서 단순히 표면 거칠기를 크게 한 동박을 이용한 경우, 동박 표면에 있어서의 전송 손실이 커진다는 문제가 있다. 전송 손실을 적게 하기 위해서는, 통상은, 표면 거칠기를 작게 한 동박을 이용하는 것이 바람직하다고 생각되고 있다.
고주파 프린트 배선판에 있어서는, 고기능화에 수반하여 다층화가 진행되고 있고, 층수가 30층 이상인 고다층 프린트 배선판이 사용되는 경우도 많다. 다층 프린트 배선판에 있어서는, 열 부하시에 층간에서의 박리 현상이 발생하기 쉽다. 특히, 프린트 배선판의 표면에 전자 부품을 실장할 때에 행하는 리플로 납땜 공정에서는, 프린트 배선판이 단시간에 급격한 온도 상승을 수반하는 바와 같은 고온의 열 부하를 받기 때문에, 수지 중의 수분이나 유기물이 단번에 가스화하여 체적 팽창함으로써 부풀어오름이 발생하기 쉬워지는 결과, 층간 박리의 불량이 발생할 리스크가 높아지는 경향이 있다. 이 때문에, 리플로 납땜 시의 밀착성(이하, 「리플로 내열성」이라고 함)이 양호한 것이 신뢰성의 관점에서 중요시되고 있다.
수지 기재에 대한 동박의 벗겨냄 강도를 높임과 함께 고주파 대역의 전송 손실을 저감시키기 위한 수단으로서는, 예를 들면 특허문헌 1에는, 동박의 적어도 한쪽의 면에 직경이 0.05∼1.0㎛인 구 형상의 미세한 조화(粗化) 입자로 이루어지는 조화 처리층을 갖고, 또한 상기 조화 처리층 상에 몰리브덴, 니켈, 텅스텐, 인, 코발트, 게르마늄 중의 적어도 1종류 이상으로 이루어지는 내열·방청층을 갖고, 또한 상기 내열·방청층 상에 크로메이트 피막층을 갖고, 또한 상기 크로메이트 피막층 상에 실란 커플링제층을 갖는 것을 특징으로 하는 고주파 프린트 배선판용 동박이 개시되어 있다. 또한, 특허문헌 1에는, 이 동박에 형성되는 조화 입자를 작게 함으로써, 수지 기재에 대한 동박의 벗겨냄 강도가 강하고, 또한 동박의 에칭에 의한 회로 패턴 형성 후의 회로 보텀 라인의 직선성이 높아 전송 손실의 저감이 가능해지는 것이 개시되어 있다. 그러나, 특허문헌 1은, 리플로 남땜 시의 밀착성인 리플로 내열성에 관해서는 주목하고 있지 않고, 또한, 구체적인 표면 조화 형상과 표피 효과에 의한 전송 특성 저감의 효과에 대해서도 검토가 이루어져 있지 않다.
또한, 특허문헌 2에는, 절연 수지 기재와 맞붙이는 접착 표면은, 표면 거칠기(Rzjis)가 2.5㎛ 이하이고, 또한, 2차원 표면적이 6550㎛2인 영역을 레이저법으로 측정했을 때의 3차원 표면적(A)㎛2와 당해 2차원 표면적의 비[(A)/(6550)]의 값인 표면적비(B)가 1.2∼2.5인 것을 특징으로 하는 표면 처리 동박이 개시되어 있다. 또한, 특허문헌 2에는, 이 표면 처리 동박을 이용하면, 프린트 배선판에 형성한 배선 회로의 엣지에 양호한 직선성이 얻어져, 절연 수지 기재와의 밀착성은 물론, 내약품성이나 내흡습성도 양호하고, ㎓대의 고주파 신호의 전송 손실이나 특성 임피던스 등에 대해서, 설계값에 가까운 전기 특성의 작성이 가능해지는 것이 개시되어 있다. 그러나 특허문헌 2는, 표면 거칠기(Rzjis)와 표면적비(B)를 각각 적정 범위로 한정하는 구성을 채용하고 있지만, 표면 거칠기와 표면적비를 한정하는 것 만으로는, 정확한 표면 성상을 특정할 수 없다. 예를 들면, 도 4(a) 및 도 4(b)에는, 기하학적으로 보면 표면적이 동일하지만 상이한 표면 거칠기를 갖는 2개의 표면 상태가 개념적으로 나타나 있기는 하지만, 양 표면 상태의 비교로부터도 명백한 바와 같이, 산의 높이나 폭의 사이즈가 양자에서 크게 상이하여, 전송 특성이나 수지와의 밀착성이 동일하다고 간주하는 것은 곤란하다. 또한, 특허문헌 2는, 리플로 내열성에 관해서는 주목하고 있지 않고, 더하여, 구체적인 표면 조화 형상과 표피 효과에 의한 전송 특성 저감의 효과에 대해서도 검토되어 있지 않다.
특허문헌 3에는, 동박의 표면에 미세 동입자를 석출 형성한 조화 처리면을 구비하는 조화 처리 동박에 있어서, 당해 조화 처리면은, 두정부(頭頂部) 각도가 85°이하인 돌기 형상의 미세 동입자를 포함하는 것을 특징으로 하는 조화 처리 동박이 개시되어 있다. 또한, 특허문헌 3에는, 이 조화 처리 동박은, 액정 폴리머, 폴리페닐렌옥사이드 수지(PPO), 폴리페닐렌에테르 수지(PPE), 사이클로올레핀폴리머(COP) 등의 고내열성 및 고주파 특성이 우수한 수지에 대하여 충분한 밀착성을 갖고, 또한 전송 특성을 저감할 수 있는 것이 개시되어 있다. 그러나, 특허문헌 3은, 조화 처리면을 구성하는 미세 동입자의 두정부 각도만을 규정하고, 두정부 이외의 형상에 대해서는 아무런 한정을 하고 있지 않다. 또한, 특허문헌 3은, L*a*b*표 색계의 L*값, a*값 및 b*값을 이용하여 부속적으로 조화의 형상을 간접적으로 정량하고 있지만, L*, a*, b*는 색도의 파라미터이다. 그 때문에, 동박 표면에 Ni나 Co, Cr 등에 의해 유색 도금 피막이 형성되어 있는 경우, 혹은 동박의 표면이 산화 변색되어 있는 경우는 이들 값에 크게 영향을 미치는 점에서, 조화 처리의 표면 형상을 정확하게 파악하여 관리하는 것은 기술적으로 매우 곤란하다.
또한, 특허문헌 4는, 적어도 한쪽의 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층이 조화 처리층을 포함하고, 상기 표면 처리층에 있어서의 Co, Ni, Fe의 합계 부착량이 300㎍/dm2 이하이고, 상기 표면 처리층이 Zn 금속층 또는 Zn을 포함하는 합금 처리층을 갖고, 상기 표면 처리층 표면에 있어서의 레이저 현미경으로 측정된 2차원 표면적에 대한 3차원 표면적의 비가 1.0∼1.9이고, 적어도 한쪽의 표면의 표면 거칠기 Rzjis가 2.2㎛ 이하인 표면 처리 동박이 개시되어 있다. 또한, 특허문헌 4에는, 이 표면 처리 동박은, 표면 처리층에 있어서의 상온에서 강자성을 나타내는 금속(Co, Ni, Fe)의 합계 부착량을 소정량 이하로 제어하고, 상온에서 강자성을 나타내지 않는 Zn을 함유시킴으로써 고주파 전송 손실을 저감함과 함께, 표면 거칠기 Rz 및 수지(유전체)와의 접촉 면적을 보다 정확하게 나타내는 3차원 표면적의 2차원 표면적에 대한 비를 적정 범위로 제어함으로써 전송 특성을 개선할 수 있는 것이 개시되어 있다. 그러나, 특허문헌 4에서는, 전술한 바와 같이 표면적비와 Rz에 의해 표면 처리 동박의 표면 형상이나 특성을 특정하는 것은 매우 곤란하고, 전송 특성에 현저한 영향을 주는 표면을 명확하게 정의할 수 없다. 또한, 통상, 프린트 배선판을 만드는 공정에서는, 회로를 형성하기 위한 에칭 공정이나 리플로 남땜의 공정이 필수이며 내약품성이나 리플로 내열성이 요구된다. 한편, 특허문헌 4에 기재된 표면 처리 동박과 같이 표면 처리층에 있어서의 강자성 금속을 저감함으로써 전송 특성을 개선하는 구성을 채용한 경우, Zn를 함유하는 표면 처리층은, 에칭에 사용되는 염화동, 염화철, 황산-과산화 수소수 등의 에칭액에 대하여 용이하게 용해한다. 그 때문에, 에칭시에 오버 에칭이 발생하기 쉬워, 회로의 직진성이 나쁘고, 최악의 경우는 회로 패턴 작성 후에 수지로부터 박리할 우려가 있다. 또한, 가열을 행함으로써, Zn은 Cu층 내를 용이하게 확산하기 때문에, 후술하는 리플로 내열 시험에서 동-수지간에 박리 불량이 발생하기 쉽다는 결점이 있다. 즉 전송 특성이 우수한 반면, 프린트 배선판의 제조 공정에서의 문제점이 발생하기 쉬워, 공업적으로 안정되게 제조를 할 수 없다는 문제도 있었다.
일본공개특허공보 2006-210689호 일본공개특허공보 2008-285751호 일본공개특허공보 2010-236058호 일본공개특허공보 2015-105440호
전술한 바와 같이, 전송 손실이 적은 고주파 프린트 배선판용의 동박으로서는, 일반적으로는 표면 거칠기가 작은 표면 형상을 갖는 동박이 요구되고 있지만, 동박이 평활하게 되면 수지와의 밀착성의 저하나 리플로 내열성의 저하와 같은 문제가 발생한다. 또한, 수지와의 밀착성을 높이기 위해, 동박 표면을 실란 커플링제로 처리함으로써, 수지 기재와의 화학적인 밀착력을 높이는 것도 행해지고 있지만, 실란 커플링제와 수지 기재의 화학적 밀착성을 높이기 위해서는, 수지가 어느 정도 극성이 큰 치환기를 갖는 것이 필요해진다.
그러나, 유전율이나 유전 정접이 낮은 수지는, 극성이 큰 치환기를 갖지 않거나, 또는 극성이 큰 치환기를 가져도 그 함유량이 적기 때문에, 실란 커플링제와의 화학적 밀착력이 저하하여, 동박과 수지 기재의 충분한 밀착성을 담보하기 어려워진다. 한편, 밀착성이나 리플로 내열성을 향상시키기 위해 동박의 표면 거칠기를 크게 하면 전송 특성이 저하된다는 문제가 발생한다. 고주파 기판에 있어서는, 이러한 트레이드 오프 관계에 있는 특성을 양립하는 것이 가능한 동박, 즉 충분한 밀착 강도 및 리플로 내열성을 가짐과 함께, 전송 특성도 우수한 동박이 필요하다.
전술한 바와 같이, 특허문헌 1∼4에 기재된 표면 처리 동박은 모두, 예를 들면 수 ㎓를 초과하는 고주파 대역에서 사용되는 고주파 프린트 배선판용의 동박으로서 사용된 경우에, 전송 특성과 리플로 내열성의 쌍방을 높은 레벨로 만족하는 프린트 배선판을 제공하는 것은 어렵고, 표면 처리 동박의 표면 성상 등의 더 한층의 개선이 필요했다.
본 발명의 목적은, 예를 들면 수 ㎓를 초과하는 고주파 대역에서 사용되는 고주파 프린트 배선판용의 동박으로서 사용해도, 고주파 전기 신호의 전송 손실이 적고, 또한 우수한 리플로 내열성을 갖는 프린트 배선판의 제조를 가능하게 하는 표면 처리 동박 및, 동 클래드 적층판을 제공하는 것에 있다.
본 발명자들은, 우수한 리플로 내열성을 구비하면서, 전송 손실을 적게 하는 표면 처리 동박의 표면 형상에 대해서, 조화 처리층의 표면 성상을 종래와는 상이한 수법으로 제어함으로써, 예를 들면 수 ㎓를 초과하는 고주파 대역에서 사용되는 고주파 프린트 배선판용의 동박으로서 사용해도, 전송 특성과 리플로 내열성의 쌍방을 높은 레벨로 만족하는 프린트 배선판을 제공하는 것에 성공했다. 구체적으로는, 조화 처리층의 표면 성상을 적절히 제어하기 위해, 광 간섭형 현미경을 이용하여 조화 처리층의 표면 성상을 엄밀하게 제어하여, 종래의 표면 성상의 적정화와는 상이한 신규의 3차원 표면 성상의 복합 파라미터를 규정함으로써, 우수한 특성을 발현할 수 있는 표면 처리 동박을 안정되게 제공할 수 있다는 지견을 얻었다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 동박의 적어도 한쪽의 면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 상기 동박을 기준으로 하여 이 순서로 적층되어 있는 표면 처리 동박이고, 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값이 8∼140%의 범위인 것을 특징으로 하는 표면 처리 동박.
(2) 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 제곱 평균 평방근 표면 구배 Sdq의 값이 25∼70°의 범위인 것을 특징으로 하는 상기 (1)에 기재된 표면 처리 동박.
(3) 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 공간 파라미터인, 표면 성상의 애스펙트비 Str의 값이 0.25∼1인 상기 (1) 또는 (2)에 기재된 표면 처리 동박.
(4) 상기 실란 커플링층의 표면으로부터 측정된 10점 평균 거칠기 Rzjis가 0.9∼1.5㎛의 범위인 것을 특징으로 하는 상기 (1)∼(3) 중 어느 하나에 기재된 표면 처리 동박.
(5) 상기 조화 처리층 및 상기 방청 처리층 중의 동 이외의 금속 및 당해 금속의 산화물의 합계 함유량이, 금속 원소로 환산하여 0.15∼0.50㎎/dm2인 것을 특징 하는 상기 (1)∼(4) 중 어느 하나에 기재된 표면 처리 동박.
(6) 상기 조화 처리층 및 상기 방청 처리층 중의 Ni 및 Zn의 함유량이, 각각 0.05∼0.30㎎/dm2인 것을 특징으로 하는 상기 (1)∼(5) 중 어느 하나에 기재된 표면 처리 동박.
(7) 상기 동박이 전해 동박이고, 당해 전해 동박의 M면에만 상기 조화 처리층을 갖는 것을 특징으로 하는 상기 (1)∼(6) 중 어느 하나에 기재된 표면 처리 동박.
(8) 상기 (1)∼(7) 중 어느 하나에 기재된 표면 처리 동박과, 당해 표면 처리 동박의 상기 실란 커플링층 상에 적층된 수지를 갖고, 당해 수지의 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 것을 특징으로 하는 동 클래드 적층판.
본 발명에 의하면, 동박의 적어도 한쪽의 면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 상기 동박을 기준으로 하여 이 순서로 적층되어 있는 표면 처리 동박이고, 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값이 8∼140%의 범위임으로써, 표면적이나 표면 거칠기와 같은 종래 이용되어 온 지표(파라미터)에서는 제어가 곤란했던 표면 조화 형상을 갖는 표면 처리 동박을 안정되게 제조할 수 있게 되고, 예를 들면 수 ㎓를 초과하는 고주파 대역에서 사용되는 고주파 프린트 배선판용의 동박으로서 사용해도, 고주파 전기 신호의 전송 손실이 적고, 또한 우수한 리플로 내열성을 갖는 프린트 배선판의 제조를 가능하게 하는 표면 처리 동박 및 동 클래드 적층판을 제공할 수 있다. 또한, 3차원 광 간섭형 현미경을 이용함으로써, 표면 처리 동박의 표면의, 요철의 뾰족한 정도(표면 구배)나 전개 면적을 적정하게 제어하는 것이 가능하다.
도 1은, 여러 가지의 표면 처리 동박의 표면에서 측정된 겉보기 도전율을, 표피 깊이 d로 규격화된 조화 입자의 높이 h와 폭 w에 대하여 복수의 영역으로 구분하여 나타낸 도이다.
도 2(a) 및 (b)는, 전자계 해석상에 있어서 지면 수평 방향으로 고주파 전계를 인가하고, 그 때에 흐른 고주파 전도 전류 밀도를 동박 단면상에 나타낸 개념도로서, 도 2(a)가, 폭 w가 상대적으로 큰 조화 입자를 동박 표면에 갖는 경우, 도 2(b)가, 폭 w가 상대적으로 작은 조화 입자를 동박 표면에 갖는 경우를 나타낸다.
도 3(a)∼(c)는, 여러 가지의 동박(원박)의 표면 상태를 나타낸 것으로서, 도 3(a)가 원박 A의 M면에 있어서의 표면 SEM 사진(배율:1000배), 도 3(b)가 원박 B의 M면에 있어서의 표면 SEM 사진(배율:1000배), 그리고 도 3(c)가 원박 B의 S면에 있어서의 표면 SEM 사진(배율:1000배)이다.
도 4(a) 및 도 4(b)는, 기하학적으로 보면 표면적이 동일하지만 상이한 표면 거칠기를 갖는 2개의 표면 상태의 개념도로서, 도 4(a)가 산의 높이 및 폭이 비교적 큰 표면 상태, 도 4(b)가 산의 높이 및 폭이 비교적 작은 표면 상태를 나타낸다.
다음으로, 본 발명의 실시 형태에 대해서 이하에 상세하게 설명한다. 본 발명에 따른 표면 처리 동박은, 동박의 적어도 한쪽의 면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 동박을 기준으로 하여 이 순서로 적층되어 있다. 즉, 동박의 적어도 한쪽의 면에 조화 처리층이 형성되고, 당해 조화 처리층 상에 방청 처리층이 형성되고, 당해 방청 처리층 상에 실란 커플링층이 형성되어 있다. 또한, 이러한 적층 구조의 최외층에 상당하는 실란 커플링층의 표면 성상으로서, 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값이 8∼140%의 범위로 제어되어 있다.
본 발명에 따른 표면 처리 동박의 표면 성상의 해석에는, 3차원 광 간섭형 현미경을 이용할 수 있다. 광의 간섭은, 대상물 표면에서 어느 점까지의 빛의 거리(광로)에 차이가 생기면 발생하는 현상이다. 이 현상을 이용하여, 대상물 표면의 요철을 계측하고 있는 것이, 광 간섭계이다. 3차원 광 간섭형 현미경의 특징으로서는, Z 방향(높이 방향)의 분해능이 0.1㎚ 정도로 매우 감도 좋게 측정하는 것이 가능하고, 측정 배율을 바꾸어도 Z 방향의 분해능이 변하지 않는 것을 들 수 있다. 한편, 예를 들면, 종래부터 널리 사용되고 있는 콘포컬(confocal; 공초점) 방식의 레이저 현미경은, X, Y 방향의 2축 스캔을 실시하고 있기 때문에, Z 방향의 분해능은 10㎚∼300㎚으로 커, 표면 처리 동박의 매우 미세한 표면 성상을 식별하는 데에는 적합하지 않다. 또한, 이 콘포컬 방식은, 측정하는 배율에 따라 Z 방향의 분해능이 크게 바뀌기 때문에, 조화 형상을 정량적으로 표현하는 데에는 적합하지 않다.
그래서, 본 발명자들은, 전송 손실이 적고, 리플로 내열성이 양호한 동박을 얻기 위해, 3차원 광 간섭형 현미경을 이용하여 검토를 행했다. 그 결과, 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값을 엄밀하게 제어함으로써, 전송 손실이 적고, 리플로 내열성도 양호한 표면 처리 동박이 얻어졌다.
Sdr은, 조화 처리층의 계면(표면)의 전개 면적률을 나타낸다. 또한, 본 발명에서는, Sdr의 값을, 표면 처리 동박의 최표층인 실란 커플링층의 표면으로부터 측정하고 있지만, 표면 처리 동박을 구성하는 조화 처리층의 표면 형상은, 그 조화 처리층 상에 추가로 방청 처리층 및 실란 커플링층을 적층 형성한 후의 실란 커플링층의 표면 형상과 거의 다르지 않은 것이 확인되고 있다. 그 때문에, 본 발명에서는, 실란 커플링층의 표면으로부터 측정된 Sdr의 값을, 조화 처리층의 표면으로부터 측정된 Sdr의 값과 동일한 것으로서 규정하는 것으로 한다.
여기에서, Sdr은 계면의 전개 면적률을 나타내고, 다음식으로 나타난다.
Figure 112019032080131-pct00001
Sdr의 특징은, 유사한 산술 평균 높이 Sa를 갖는 표면의 형상을 구별하는 것이 가능한 것이다. 산술 평균 높이 Sa는, 표면의 평균면에 대하여 각 점의 높이의 차이의 절대값의 평균을 나타내고 있는 점에서, 요철의 평균적인 높이의 정보를 판단하기에는 적합하지만, 표면 형상에 있어서의 요철의 복잡성을 판단할 수는 없다.
이에 대하여, Sdr의 값은 표면 형상의 요철의 진폭과 간격의 양쪽의 영향을 받아, 진폭이 크고 간격이 좁을수록 높은 값을 나타낸다. 일반적으로는, Sdr이 낮은 경우는 Sa가 낮은 경우가 많고, Sdr이 큰 경우는 Sa가 커지는 경향이 있기는 하지만, Sa는 높이를 나타내는 파라미터인 점에서, 요철의 진폭이나 간격에는 의존하지 않는다. 즉 Sdr은, Sa로는 나타낼 수 없는 표면 형상에 있어서의 요철의 복잡성을 식별하는 것이 가능하다. Sdr의 값이 작은 경우는 평탄에 가까운 표면 형상을 갖는 것에 대하여, Sdr의 값이 커지면 요철이 많은 표면 형상을 갖게 된다.
본 발명자들이 Sdr의 값이 상이한 복수의 표면 처리 동박을 시작(試作)하여, 전송 특성 및 리플로 내열성과의 관계에 대해서 예의 검토를 행한 결과, Sdr의 값을 8∼140%의 범위로 한정함으로써, 조화 처리층의 표면에 존재하는 조화 입자의 요철의 복잡성이 적절히 제어되고, 그 결과, 전송 특성 및 리플로 내열성이 모두 우수한 결과가 되었다. Sdr의 값이 8% 미만이면, 리플로 내열성이 저하하는 경향이 보여졌다. 이는 조화 입자의 간격이 넓거나 혹은 불균일하게 성장하고 있음으로써 수지와의 밀착이 불충분하기 때문이라고 추정된다. 한편, Sdr의 값이 140%보다도 크면, 전송 특성이 저하하는 경향이 보여졌다. Sdr이 커짐으로써 조화 입자의 요철이 커져, 전송 손실이 커졌기 때문이라고 추정된다. 또한, Sdr의 값은 20∼120%의 범위인 것이 바람직하고, 40∼100%의 범위인 것이 더욱 바람직하다.
또한, 조화 처리층의 표면의 전개 면적률의 제어에 의해 전송 특성 및 리플로 내열성이 함께 양호해지는 이유는 확실하지 않지만, 특히 표피 효과에 의해 전류가 도체 표면에 집중하게 되는 고주파 대역에서는, 조화 처리층의 표면 전체를 흐르는 전류가 많아지기 때문에, 전개 면적률이 높아짐으로써 전송 손실이 증가하는 경향이 있는 것으로 생각된다. 게다가, 조화 입자가 어느 정도 미세한 표면 형상이 되면, 표면 처리 동박의 조화 처리면의 조화 입자와 수지 기재의 표면에 있어서의 물리적인 밀착력(앵커 효과)은 저하하는 경향이 있지만, 조화 입자끼리의 극간을 좁히거나 조화 입자의 높이를 불균일하게 함으로써, 조화 입자와 수지 기재의 계면에 있어서의 밀착성이 높아진다. 그 결과, 리플로 남땜 시의 가열 시에 부풀어오름이 발생하기 어려워져 리플로 내열성이 향상하는 것으로 생각된다.
다음으로, 조화 처리층의 표면의 전개 면적률이 리플로 내열성에 부여하는 영향에 대해서 설명한다.
표면 처리 동박과 수지 기재를 열 프레스 등의 방법에 의해 붙인 동 클래드 적층판에서는, 표면 처리 동박의 조화 처리층과 수지 기재의 계면에, 열 프레스 시에 생긴 결함 등이 원인으로 미세한 공극이 존재한다(이후, 이와 같은 공극을 「균열」이라고 칭함). 동 클래드 적층판이 리플로 남땜 시에 가열되면, 수지 기재 중의 저분자량의 성분이 가스로서 휘발하여, 균열에 모여 팽창력을 일으키게 한다. 이 때, 전개 면적률이 낮은 경우에는, 인접하는 조화 입자의 사이에서 균열이 연결되어 확산되기 쉬워, 균열이 전파하여 감으로써 계면에 있어서의 연속적인 박리가 생겨 부풀어오름이 발생한다고 생각된다. 한편으로, 전개 면적률이 어느 정도 높아지면, 조화 입자와 수지 기재의 접촉 면적이 커져, 조화 처리층과 수지 기재의 사이에 작용하는 마찰력이 커진다. 그 때문에, 수지 기재 중의 저분자량의 성분이 가스로서 휘발했을 때에 균열에 모여 생기는 팽창력보다도 조화 처리층과 수지 기재의 사이에 작용하는 마찰력이 커짐으로써, 균열의 전파를 억제하는 효과를 발휘한다고 생각된다. 이 결과, 균열의 전파가 진행하기 어려워져, 조화 처리층과 수지 기재의 계면에 있어서의 연속적인 박리가 억제되어, 부풀어오름이 발생하기 어려워진다고 추측된다.
또한, 본 발명에서는, 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 제곱 평균 평방근 표면 구배 Sdq의 값이 25∼70°의 범위인 것이 바람직하다. 또한, 본 발명에 있어서, Sdq의 값도 Sdr의 값과 마찬가지로, 표면 처리 동박을 구성하는 조화 처리층의 표면 형상은, 그 조화 처리층 상에 추가로 방청 처리층 및 실란 커플링층을 적층 형성한 후의 실란 커플링층의 표면 형상과 거의 변함없는 것이 확인되고 있다. 그 때문에, Sdq에 있어서도, 실란 커플링층의 표면으로부터 측정된 Sdq의 값을, 조화 처리층의 표면으로부터 측정된 Sdq의 값과 동일한 것으로서 규정하는 것으로 한다.
Sdq란, 조화 처리층의 표면 구배(기울기)를 의미하고, 구체적으로는, 모든 방향에서 평가한 표면으로 구성되는 제곱 평균 평방근(rms) 표면 구배이며 다음식으로 나타나는 값이다.
Figure 112019032080131-pct00002
또한, 식 중의 x, y는, 평면 좌표이고, Z는 높이 방향의 좌표이다. Z(x, y)는, 어느 점의 좌표를 나타내고, 이것을 미분함으로써 그 좌표에 있어서의 기울기가 된다. 상기식은, 모든 점(A개)의 x 방향의 기울기와 y 방향의 기울기의 제곱을 더하여 평방근으로 한 것이다.
Sdq의 특징은, 유사한 산술 평균 높이 Sa를 갖는 표면의 형상을 구별하는 것이 가능한 것이다. 산술 평균 높이 Sa는, 표면의 평균면에 대하여 각 점의 높이의 차이의 절대값의 평균을 나타내고 있는 점에서, 요철의 평균적인 높이의 정보를 판단하는데 적합하지만, 표면 형상의 뾰족한 정도(경사)를 판단할 수는 없다.
이에 대하여, Sdq의 값은 표면 형상의 진폭과 간격의 양쪽의 영향을 받는다. Sdq의 값이 작은 경우는, 완만한 표면 형상을 갖는데 대하여, Sdq가 커지면 뾰족한 표면 형상을 갖게 된다. 본 발명자들이 Sdq의 값이 상이한 복수의 표면 처리 동박을 시작하여, 전송 특성 및 리플로 내열성과의 관계에 대해 예의 검토를 행한 결과, Sdq의 값을 25∼70°의 범위로 한정함으로써, 조화 처리층의 표면에 존재하는 조화 입자의 뾰족한 정도가 보다 적절히 제어되고, 그 결과, 전송 특성 및 리플로 내열성이 모두 양호한 표면 처리 동박을 얻을 수 있다. Sdq의 값이 25° 미만이면, 전송 특성이 저하하는 경향이 있고, Sdq의 값이 70°를 초과하면, 리플로 내열성이 저하하는 경향이 있기 때문에, Sdq의 값은 25∼70°의 범위로 제어하는 것이 바람직하고, 30∼65°의 범위인 것이 보다 바람직하고, 40∼60°의 범위인 것이 더욱 바람직하다.
또한, 조화 처리층의 표면에 존재하는 조화 입자의 뾰족한 정도의 제어에 의해, 전송 특성 및 리플로 내열성이 모두 양호해지는 이유는 확실하지 않지만, 특히 표피 효과에 의해 전류가 도체 표면에 집중하게 되는 고주파 대역에서는, 조화 입자가 어느 정도 뾰족한 표면 형상이 되면 전류가 조화 입자의 선단에는 도달하지 않고, 이 선단을 통과하는 경로에서는 흐르기 어려워지는 것을 생각할 수 있다. 한편, 조화 입자의 뾰족함이 작은 표면 형상의 경우에는, 고주파 대역에서 흐르는 전류는, 조화 입자의 선단을 포함하여 표면 전체를 흐르기 때문에, 전송 손실은 증가하는 것으로 생각된다. 더하여, 조화 입자의 뾰족함이 지나치게 커지면, 조화 입자끼리의 극간이 좁아져, 표면 처리 동박과 수지의 적층 시에, 수지가 표면 처리 동박의 표면 요철의 근원(오목부) 위치까지 충전되기 어려워진다. 그 결과, 리플로 남땜 시의 가열 시에 부풀어오름이 발생하기 쉬워져 리플로 내열성이 악화되는 경향이 있는 것으로 생각된다.
다음으로, 조화 처리층의 표면을 구성하는 조화 입자의 뾰족한 정도가 전송 특성에 주는 영향에 대해서 설명한다. 도 1은, 국제공개 제2016/035876호에 있어서 개시된 것으로서, 조화 입자의 높이를 h로 하고, 조화 입자의 h/2의 높이 위치에 있어서의 폭을 w로 할 때, 조화 입자의 높이 h와 폭 w를 표피 깊이 d로 규격화하여, 각각의 표면 조화 형상에 있어서의 등가 도전율의 산출 결과를 나타낸 것이다. 구체적으로는, 도 1은, 표피 깊이 d로 규격화된 h/d를 세로축, w/d를 가로축에 각각 취하고, 등가 도전율의 분포를 계산한 결과를 나타내고 있다. 도 1에서는, 좌측 하방의 영역(등가 도전율:(5.5∼6.0)×107S/m)으로부터 우측 상방의 영역(등가 도전율:(0∼2.0)×107S/m)을 향함에 따라, 등가 도전율이 낮아져 가는 것을 알 수 있다.
여기에서 등가 도전율의 정의에 대해 설명한다. 동박 상에 고주파 전류가 흐르면, 동박 표면으로부터 표피 깊이 d의 영역에 전류 분포가 집중하고, 그 집중 개소에서는 도체 저항에 의해 전류 손실이 발생한다. 특히 표면에 조화 처리층을 형성하지 않은 평활 도체가 아니라, 표면에 조화 처리층으로서 돌기(조화 입자)가 형성된 조화 도체에 전류가 흐르면, 전류 손실이 증대한다. 표면에 존재하는 조화 입자에 의한 전류 손실의 증대는, 도전율의 저하에 의한 손실의 증대와 등가인 것으로서 치환되는 것이 가능하다. 즉, 표면 조화 상태에 있어서의 고주파 특성의 좋고 나쁨을, 겉보기 도전율로서 평가할 수 있다. 이와 같은 겉보기 도전율을 등가 도전율이라고 정의한다.
도 1의 세로축인 h/d에 의해 등가 도전율이 변화하는 것은, 일반적으로 알려져 있다. 즉, 조화 입자의 높이 h가 작으면, 등가 도전율의 대폭적인 저하는 없고, 동박으로서의 전송 특성으로서 허용할 수 있는 것으로 생각된다. 종래부터 표면 거칠기가 작을수록 전송 특성이 향상하는 것이 알려져 있다. 그 때문에, 밀착력을 확보하기 위해 조화 입자의 높이를 표피 깊이 정도 이상으로 크게 해 가는 것은 전송 특성의 저하로 이어지기 때문에 바람직하지 않다고 하는 종래의 생각을 감안하면, 표피 깊이와 동일하거나 혹은 그보다도 높은 조화 입자 높이, 즉 h/d≥1 영역에서는 전송 특성이 열화하기 시작하는 점에서, 특별히 양호한 전송 특성을 얻기 위해, 조화 입자 높이가 높은 표면 형상을 채용하는 것은 일반적으로 어렵다고 여겨지고 있었다.
이에 대하여, 본 발명에서는, w/d가 1 이하에서는, h/d≥1이라도, 겉보기 도전율(등가 도전율)이 저하하지 않고 h/d의 범위(영역)가 확산되는 경향, 즉 비선형적인 변화에서 등가 도전율의 개선 효과가 인식되고, 추가로 w/d를 0.5 이하로 함으로써, 등가 도전율이 높은 채로 거의 저하하지 않아, 등가 도전율의 개선 효과가 보여진다. 이 등가 도전율의 개선 효과는, 특히 h/d≥1과 같이, 조화 입자 높이 h가 높은(표면 거칠기가 거칠음) 경우에 있어서 현저하다. 이 인식은, 수지 기재와의 밀착력을 확보하기 위해 조화 입자 높이 h를 크게 하지 않을 수 없는 경우에, 특히 유효하다.
이와 같은, 표피 깊이 d로 규격화된 조화 입자의 폭 w의 변화에 의해, 등가 도전율이 비선형적으로 급격하게 변화한다는 현상은, 이하와 같은 원리에 기초하는 것으로 생각된다.
(조화 입자의 폭 w와 전류 밀도)
도 2(a) 및 (b)는, 전자계 해석상에 있어서 지면 수평 방향으로 고주파 전계를 인가하고, 그 때에 흐른 고주파 전도 전류 밀도를 동박 단면 상에 나타낸 개념도이고, 도면 중의 점선은, 등전류 밀도선이다. 도 2(a)는, 규격화된 폭 w/d의 값이 상대적으로 큰 조화 입자의 경우를 나타내고, 도 2(b)는, 규격화된 조화 입자의 폭 w/d의 값이 상대적으로 작은 경우를 나타내고 있다. 또한, 도 2(a)에 있어서, A점은 전류 밀도가 작은 점이고, B점은 전류 밀도가 높은 점이다. 또한, 도 2(b)에 있어서, E점은 전류 밀도가 작은 점이고, F점은 전류 밀도가 높은 점이다.
통상, 전도 전류의 고주파화에 수반하여 표피 효과는 현저해지고, 전류는 동박 표면에 의해 집중하여 흐른다고 해석된다. 이러한 현상은, 동박이 표면 평활 구조인 것을 전제로 한 것이고, 본 발명과 같이 표면에 조화 형상을 가진 경우의 전류의 소밀(疎密)의 상황은, 그 표면이 평활한 경우와 비교하여 매우 특수한 것이 된다. 구체적으로는, 도 2(a), 도 2(b) 모두, 보다 표면측이라고 할 수 있는 조화 입자의 선단측에서는 전류가 흐르기 어려운 상황이 확인된다(A점, E점). 이 때, 조화 입자의 선단 부분에서 일어나고 있는 것은, 전도 전류의 상쇄라고 생각된다.
이와 같은 현상은 이하의 이유에 의한 것으로 생각된다. 동박 표면의 표피 깊이 d 이내에 전류의 대부분이 집중하고, 그 집중하는 부분끼리를 흐르는 전류가 아무런 간섭하지 않는 경우에는 전도 전류가 된다. 한편, 조화 입자(돌기)의 선단부와 같이 표피 깊이 d 이하가 되는 부분에 있어서 상이한 방향으로 향하는 전류가 서로 간섭하는(겹치는) 경우에는, 간섭 부분에서 전류가 반대 방향으로 흐르면 상쇄되어, 전도 전류가 흐르지 않게 된다. 예를 들면, 조화 입자의 선단 방향을 향하는 전류와, 조화 입자의 선단으로부터 기부측으로 흐르는 전류가 간섭하면, 간섭한 부분에서 전류가 상쇄되어 전도 전류가 흐르지 않게 되는 현상이 발생하지만, 이 현상 자체는 전류 손실을 발생시키는 원인은 되지 않는다고 생각된다.
보다 상세하게, 도 2(a)와 도 2(b)에 각각 나타나 있는 표면 형상의 차이에 대해서 기술한다. 도 2(b)의 경우에는, 도 2(a)보다도 조화 입자의 폭 w가 좁고, 조화 입자 내에서의 전류 밀도가 상대적으로 작다. 예를 들면, 도 2(a)의 경우, 조화 입자의 양측 기부를 연결하는 내부 중앙점(C점)의 전류 밀도와 등가인 전류 밀도가 되는 조화 입자의 표면 위치(D점)는, 조화 입자의 높이 h의 1/2의 높이 위치보다도 선단측에 있다. 즉, 조화 입자의 높이 h의 1/2의 높이 위치의 표면에 있어서의 전류 밀도는, 조화 입자의 내부 중앙점(C점)의 전류 밀도와 등가이다. 이 점에서, 도 2(a)에서는 조화 입자의 선단에 가까운 높이까지 전류가 흐르기 쉬운 상태이기 때문에 선단측을 흐르는 전류가 많고, 조화 입자의 기부측을 흐르는 전류가 적어지는 경향이 있는 것으로 생각된다.
이에 대하여, 도 2(b)의 경우, 조화 입자의 양측 기부를 연결하는 내부 중앙점(G점)의 전류 밀도와 등가인 전류 밀도가 되는 조화 입자의 표면 위치(I점)는, 조화 입자의 높이 h의 1/2의 높이 위치보다도 기부측에 있다. 즉, 조화 입자의 높이 h의 1/2의 높이 위치의 표면에 있어서의 전류 밀도는, 조화 입자의 내부 중앙점(G점)의 전류 밀도보다도 낮다. 이 점에서, 도 2(b)에서는, 조화 입자의 선단측을 흐르는 전류가 적고, 조화 입자의 기부측을 흐르는 전류가 많아지는 경향이 있는 것으로 생각된다. 이와 같이, 조화 입자의 기부 근방에 흐르는 전류에 대하여, 조화 입자의 선단측(특히 돌기 높이 h/2보다도 선단측)에 흐르는 전류량을 저감하는 바와 같은 표면 조화 구조를 선택함으로써 전류 손실을 저감하는 것이 가능해진다고 생각된다.
본 발명에서는, 이러한 작용에 기초하여, Sdr의 값을 8∼140%의 범위로 하고, 동박 표면에 적정한 조화 형상을 갖는 조화를 실시함으로써, 전송 손실을 저감하는 것을 가능하게 했다.
이상의 점에서, 본 발명에서는, 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값을 8∼140%의 범위로 하고, 바람직하게는 추가로 제곱 평균 평방근 표면 구배 Sdq의 값을 25∼70°의 범위로 했다.
더하여, 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 공간 파라미터인, 표면 성상의 애스펙트비 Str의 값이 0.25∼1인 것이 바람직하고, 0.30 이상인 것이 보다 바람직하고, 0.50 이상인 것이 더욱 바람직하다. Str은, 표면 형상의 종횡 방향의 등방성을 나타내는 파라미터이다. Str의 값은 1이 최대이고 1인 경우는 완전한 등방성을 나타낸다. Str의 값은 일반적으로 0.5 이상이면 강한 등방성을 나타내고, 반대로 0.30 미만이면 이방성을 나타낸다. 일반적으로 프린트 배선판의 회로는 세로 방향, 가로 방향, 경사 방향으로 마음대로 형성된다. 따라서 동박면 내에서 조화의 형상이 등방성을 나타냄으로써 동박면 내에서 측정 위치나 측정 방향에서의 전송 손실의 편차는 작아진다. Str은 1에 가까운 쪽이 바람직하고, 반대로 Str의 값이 작아질수록, 동박면 내에서의 측정 위치나 측정 방향에 따라 전송 손실의 편차는 커지기 때문에 바람직하지 않다.
또한, 실란 커플링층의 표면으로부터 측정된 10점 평균 거칠기 Rzjis가 0.9∼1.5㎛의 범위인 것이 바람직하다. 상기 10점 평균 거칠기 Rzjis가 0.9㎛ 미만이면, 밀착성이나 리플로 내열성이 불충분해질 우려가 있고, 또한, Rzjis가 1.5㎛를 초과하면, 전송 손실 증가의 우려가 있기 때문이다. 또한, 본 발명에 있어서, Str 및 Rzjis의 값도 Sdr의 값과 동일하게, 표면 처리 동박을 구성하는 조화 처리층의 표면 형상은, 그 조화 처리층 상에 추가로 방청 처리층 및 실란 커플링층을 적층 형성한 후의 실란 커플링층의 표면 형상과 거의 다르지 않은 것이 확인되고 있다. 그 때문에, Str 및 Rzjis에 있어서도, 실란 커플링층의 표면으로부터 측정된 Str 및 Rzjis의 값을, 조화 처리층의 표면으로부터 측정된 Str 및 Rzjis의 값과 동일한 것으로서 규정하기로 한다.
또한, 본 발명에서는, 조화 처리층 및 방청 처리층 중의 동 이외의 금속 및 당해 금속의 산화물의 합계 함유량이, 금속 원소로 환산하여 0.15∼0.50mg/dm2인 것이 바람직하다. 조화 처리층을 형성하는 조화 도금액 중에, 동 이외의 금속, 예를 들면 Mo, Fe, Ni, Co, W 등의 금속 이온을 첨가함으로써, 조화 처리층의 표면 형상을 제어할 수 있는 것은 널리 알려져 있다. 한편, 이들 금속은, 동에 비하여 전기 저항이 크고, 또한 산화물을 형성하기 쉽기 때문에, 상기 금속이 조화 처리층 중이나 방청 처리층 중에 과잉으로 포함되면, 전송 특성에 악영향을 미칠 우려가 있다. 이 때문에, 조화 처리층 및 방청 처리층 중의 동 이외의 금속 및 당해 금속의 산화물의 합계 함유량이, 금속 원소로 환산하여 0.15mg/dm2 미만이면, 조화 처리층의 표면 형상의 제어가 효과를 내길 어려워질 우려가 있고, 또한, 0.50mg/dm2를 초과하면, 전기 저항이 커져 전송 특성이 악화되는 경향이 있다. 따라서, 조화 처리층 및 방청 처리층 중의 동 이외의 금속 및 당해 금속의 산화물의 합계 함유량은, 금속 원소로 환산하여 0.15∼0.50mg/dm2인 것이 바람직하다.
또한, 상기 조화 처리층 및 상기 방청 처리층 중의 Ni 및 Zn의 함유량이, 각각 0.05∼0.30mg/dm2인 것이 바람직하다. 상기 조화 처리층 및 상기 방청 처리층 중의 Ni 및 Zn의 함유량이, 각각 0.05mg/dm2 미만이면, 리플로 내열성이 불충분해질 우려가 있고, 또한, 각각 0.30mg/dm2를 초과하면, Ni 함유량의 증대는 전송 손실의 증가로 이어지고, Zn 함유량의 증대는 오버 에칭으로 이어져, 그 결과, 동박과 수지 기재의 계면에 있어서의 밀착성이 저하하여 리플로 내열성이 저하할 우려가 있기 때문이다.
추가로 또한, 본 발명의 표면 처리 동박을 구성하는 동박은, 압연 동박이나 전해 동박이 포함된다. 일반적으로, 전해 동박에서는 제박용의 금속제 드럼 표면에 동을 전해 도금에 의해 석출시키고 있고, 이 드럼 표면측을 S면이라고 호칭하고, 그 반대면측을 M면이라고 호칭한다. 동박이 전해 동박인 경우에는, 당해 전해 동박의 M면에만 상기 조화 처리층을 갖는 것이 전송 손실의 증가를 억제하는 점에서 바람직하다.
또한, 본 발명은, 전술한 표면 처리 동박과, 당해 표면 처리 동박의 상기 실란 커플링층 상에 적층된 수지를 갖고, 당해 수지의 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 동 클래드 적층판을 제조함으로써, 고주파 전기 신호의 전송 손실이 적고, 또한 우수한 리플로 내열성을 갖는 프린트 배선판의 제조를 가능하게 할 수 있다. 또한, 상기 동 클래드 적층판을 구성하는 수지를, 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 수지로 한정하는 이유는, 전송 손실을 저감하는 효과가 크기 때문이다.
(표면 처리 동박의 제조 조건)
본 발명의 표면 처리 동박을 구성하는 동박(원박)으로서는, 표면의 평활한 동박 및, 표면에 미소 요철이 있는 동박의 어느 하나를 이용해도 좋다. 원박 A의 M면(제박시에 전해액에 접하고 있던 면)의 표면 형상을 도 3(a)에, 또한, 원박 B의 M면 및 S면(제박시에 전해 드럼에 접하고 있던 면)의 표면 성상을 각각 도 3(b) 및 도 3(c)에 나타낸다.
<원박 A의 전해 조건>
Cu: 60∼120g/L
H2SO4: 70∼150g/L
욕온: 50∼70℃
3-메르캅토-1-프로판술폰산 나트륨: 1∼10ppm
하이드록시에틸셀룰로오스(HEC: 분자량 400) 농도: 5∼30ppm
아교 농도: 20∼50ppm
염소 농도: 10∼40ppm
전류 밀도: 30∼60A/dm2
<원박 B의 전해 조건>
Cu: 60∼120g/L
H2SO4: 70∼150g/L
욕온: 50∼70℃
HEC(분자량 400) 농도: 1∼20ppm
염소 농도: 10∼40ppm
전류 밀도: 30∼60A/dm2
(조화 처리층의 형성 조건)
동박 표면에 형성되는 조화 처리층은, 미세한 동입자를 형성하기 위한 조화 도금 공정과, 이 미세 입자의 탈락을 방지하기 위한 캡슐 도금 공정의 2단계의 조화 처리로 실시한다. 조화 도금 공정에서는, 동-황산 수용액에 금속 이온을 첨가한 것을 조화 도금액으로서 이용한다. 바람직한 도금 조건은, 일 예로서 이하와 같다.
<조화 도금 조건>
Cu: 10∼30g/L
H2SO4: 100∼200g/L
Mo 농도: 0.2∼0.5g/L
Fe 농도: 1.0∼10g/L
욕온: 20∼30℃
전류 밀도: 20∼40A/dm2
처리 시간: 3.0∼10.0초
캡슐 도금 공정에서는, 동-황산 수용액을 캡슐 도금액으로서 이용한다. 바람직한 도금 조건은, 일 예로서 이하와 같다.
<캡슐 도금 조건>
Cu: 40∼60g/L
H2SO4: 80∼120g/L
욕온: 45∼60℃
전류 밀도: 0.5∼10A/dm2
처리 시간: 3.0∼10초
또한, 상기의 조화 도금액 및 캡슐 도금액 중의 염화물 이온 농도는, 0.3질량 ppm 이하인 것이 바람직하다. 전해 동박의 원료로서는, 일반적으로 분쇄된 전선 부스러기가 사용된다. 이 전선 부스러기에는 유분이 포함되어 있어, 그대로 사용하면 핀 홀 등의 도금 불량이 발생한다. 따라서, 도금액(전해액)으로부터 유분을 제거하기 위해 활성탄을 사용하는 기술이 널리 알려져 있지만, 활성탄은 재생 공정에서 염산에 의한 처리를 행하기 때문에 염화물 이온을 흡착하고 있다. 따라서 전해액에는 불가피적으로 염화물 이온이 혼입하여, 수 ppm 정도 함유되어 버린다.
염화물 이온 농도가 0.3질량 ppm보다도 많이 포함되면, Mo, Fe, Ni, Co, W 등의 금속 이온에 의한 작용을 충분히 발휘할 수 없게 되어, 균일하고 미세한 표면 형상이 얻어지지 않게 된다. 염화물 이온 농도를 0.3질량ppm 이하로 하기 위해서는, 염화물 이온을 트랩하고, 또한 최종적으로는 도금액으로부터 제거되는 바와 같은 물질을 도금액에 첨가하는 것, 예를 들면 도금액 중에 Ag 이온을 0.01∼0.2질량ppm 정도 첨가하는 것이 바람직하다. 도금액 중에 Ag 이온을 첨가함으로써, Ag 이온이 염화물 이온과 반응하여 염화은이 되어 침전하는 점에서, 염화물 이온을 도금액으로부터 제거하는 것이 가능하다. 침전된 염화은은 필터로 도금액으로부터 제거되기 때문에 조화의 형상에는 영향을 주지 않는다. 또한, 염화물 이온의 분석에는 이온 크로마토그래프법을 이용했다.
또한, 조화 도금액 및 캡슐 도금액 중에 유기 첨가제를 적극적으로 첨가하지 않는 것이 바람직하다. 유기 첨가제를 사용하면, 유기 첨가제의 동박으로의 취입 및 애노드에서의 산화 반응에 의해 발생하는 부생성물의 관리가 어려워, 공업적으로 안정된 제조를 하기 어려워지는 경향이 있기 때문이다.
또한, 본 발명의 표면 처리 동박을 구성하는 조화 처리층의 형성은, 조화 도금 조건과 캡슐 도금 조건의 쌍방을 상호 조건의 밸런스를 취하여 행하는 것이 바람직하고, 예를 들면 전류 밀도와 처리 시간을, 조화 도금 조건과 캡슐 도금 조건에서 서로 적정하게 설정하는 경우를 들 수 있다. 또한 전류 밀도와 처리 시간 이외에도, 조화 도금액 중에 첨가하는 금속 이온의 종류 및 첨가량의 선택은, 조화 입자를 미세하고 또한 균일하게 하는 효과를 발휘하는 데에 있어서 적정하게 행하는 것이 바람직하다. 구체적으로 예시하면, 전류 밀도를 높게 하는 경우는 첨가하는 금속 이온의 농도를 높게 하면 좋다. 즉, 전류 밀도를 높게 함으로써, 조화 입자는 불균일하게 성장하기 쉬워지지만, 금속 이온을 많이 첨가함으로써 미세하고 균일한 조화 입자를 얻는 것이 가능해지기 때문이다.
다음으로 동박의 조화 처리층 상에 적층 형성되는 방청 처리층에 대해서, 도금액 조성 및 도금 조건의 바람직한 범위를 이하에서 설명한다.
방청 처리층으로서는, 여러 가지의 금속 또는 합금 함유층의 1층 또는 2층 이상으로 구성하는 경우를 들 수 있고, 구체예로서는, Ni 도금층, Zn 도금층 및 크로메이트 처리층의 3층을 순차적으로 적층하여 형성한 경우를 들 수 있다. 또한, Ni 도금층, Zn 도금층 및 크로메이트 처리층에 더하여, 또는, 이들 층의 적어도 1층을 대신하여, Ni-Zn, Zn-Cr, Ni-Cr 등의 합금 도금층을 이용해도 좋다. Ni 도금층, Zn 도금층, Ni-Zn 합금 도금층 및 크로메이트 처리층을 형성하기 위한, 도금욕 조성 및 도금 조건의 대표예를 이하에 나타낸다.
<Ni 도금욕 조성 및 도금 조건>
Ni: 10∼100g/L
H3BO3: 10∼40g/L
PO2: 0∼10g/L
욕온: 10∼40℃
전류 밀도: 0.2∼10A/dm2
처리 시간: 1초∼20초
pH: 2.0∼4.0
<Zn 도금욕 조성 및 도금 조건>
Zn: 1∼30g/L
NaOH: 10∼100g/L
욕온: 5∼60℃
전류 밀도: 0.1∼10A/dm2
처리 시간: 1초∼20초
<Ni-Zn 합금 도금욕 조성 및 도금 조건>
Ni: 1∼4.0g/L
Zn: 0.1∼2.0g/L
피로인산 칼륨: 70∼280g/L
욕온: 15∼50℃
전류 밀도: 0.2∼10A/dm2
처리 시간: 1초∼20초
<크로메이트 처리욕 조성 및 처리 조건)
Cr: 0.5∼20g/L
NaOH: 10∼100g/L
욕온: 20∼70℃
전류 밀도: 0.1∼10A/dm2
처리 시간: 1초∼20초
pH: 13.0 이상
다음으로, 전술한 방청 처리층 상에, 수지와의 밀착성을 향상시키기 위해 실란 커플링층을 적층 형성한다. 사용하는 실란 커플링제의 종류는, 에폭시기, 비닐기, 아미노기, 아크릴기, 메타크릴기 등을 갖는 실란 커플링제를 들 수 있다. 이들 실란 커플링제는, 수지 중의 반응성을 갖는 관능기와의 작용에 따라 효과가 상이하기 때문에, 수지와의 상응성에 따라 사용하는 실란 커플링제를 적절히 선정하는 것이 필요하다.
상기 실란 커플링제의 구체예로서, 아미노알킬트리메톡시실란(예를 들면, 3-아미노프로필트리메톡시실란), 아미노알킬트리에톡시실란(예를 들면, 3-아미노프로필트리에톡시실란), 비닐트리메톡시실란, 비닐트리에톡시실란, (3-(메타)아크릴로일옥시프로필)트리메톡시실란, (3-(메타)아크릴로일옥시프로필)트리에톡시실란, (메타)아크릴로일프로필트리에톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리에톡시실란, 스티릴트리메톡시실란, 스티릴트리에톡시실란, 스티릴프로필트리에톡시실란, 2-(3,4-에폭시사이클로헥실)에틸트리메톡시실란, 3-글리시딜옥시프로필트리메톡시실란 등을 들 수 있지만, 이 이외의 실란 커플링제라도, 적절히 선택하여 사용할 수 있다.
상기 실란 커플링제를 금속 처리층 표면에 도포할 때의 상기 실란 커플링제의 용액 농도는, 방청 처리층의 (최외) 표면에, 충분한 양의 실란 커플링제를 도포하고, 또한, 보다 높은 밀착성을 실현하기 위해, 0.01∼15체적%로 하는 것이 바람직하고, 보다 바람직하게는 0.1∼10체적%로 한다. 당해 용액의 용매로서는 물을 이용하는 것이 바람직하다.
또한, 전술한 결과는, 본 발명의 실시 형태의 일 예를 나타내는 것에 불과하고, 청구의 범위에 있어서 여러 가지의 변경을 더할 수 있다.
실시예
다음으로, 본 발명에 따르는 표면 처리 동박을 시작하여, 성능을 평가했기 때문에 이하에 설명한다.
(실시예 1∼42 및 비교예 1∼4)
동박(원박)은, 전술한 2개의 원박의 제조(전해) 조건에 따라, 각각 두께 18㎛의 원박 A 및 원박 B를 얻었다. 원박 A의 표면 거칠기 Rzjis는, S면(제박시에 전해 드럼에 접해 있던 면)이 1.5㎛, M면(제박시에 전해액에 접해 있던 면)이 0.8㎛였다. 원박 B의 표면 거칠기 Rzjis는, S면이 1.5㎛, M면이 3.3㎛였다.
다음으로, 원박 A 또는 원박 B에 대하여, 표 1에 나타내는 조화 처리 I 또는 Ⅱ를 실시하여, 조화 도금 및 캡슐 도금을 실시했다. 표 2에 동박(원박)의 종류 및 처리면 및, 조화 처리 타입, 조화 도금 조건 및 캡슐 도금 조건을 나타낸다. 또한, 조화 처리의 조건은, 도금액(욕)의 조성이나 농도, 금속 이온 첨가물에 따라 한계 전류 밀도나 임계 전류 밀도가 크게 바뀌기 때문에, 표 2에 나타내는 조화 처리 조건은, 먼저 나타낸 도금욕 조성에서의 일 예로서 나타내고 있다.
그 후, 조화 처리한 동박 상에, 이하에 나타내는 도금액을 이용하여, 니켈 도금층, 아연 도금층 및 크로메이트층을 순서대로 적층하여 구성되는 방청 처리층을 형성했다. 방청 처리층을 구성하는 각 층의 부착량을 표 2에 나타낸다.
<니켈 도금욕 조성 및 도금 조건>
Ni: 40g/L
H3BO3: 25g/L
욕온: 20℃
전류 밀도: 0.2∼10A/dm2
처리 시간: 1초∼20초
pH: 3.5
<Zn 도금욕 조성 및 도금 조건>
Zn: 3g/L
NaOH: 40g/L
욕온: 20℃
전류 밀도: 0.1∼10A/dm2
처리 시간: 1초∼20초
<크로메이트 처리욕 조성 및 처리 조건)
Cr: 2.5g/L
NaOH: 20g/L
욕온: 40℃
전류 밀도: 0.1∼10A/dm2
처리 시간: 1초∼20초
pH: 13.0 이상
그리고, 동박의 방청 처리층 상에, 아미노기를 갖는 3-아미노프로필트리에톡시실란을 이용하여, 표 2에 나타내는 규소(Si)의 부착량의 실란 커플링층이 형성되도록 실란 커플링 처리를 실시하여, 표면 처리 동박을 제조했다.
(비교예 5 및 6)
비교예 5 및 6은, 조화 처리층의 형성을, 표 1에 나타내는 조화 처리 Ⅱ로 행한 것 이외는, 각각 실시예 1 및 12와 동일한 조건으로 행하여, 표면 처리 동박을 제조했다. 또한, 표 1에 나타내는 조화 처리 Ⅱ에서 이용한 조화 도금액 및 캡슐 도금액 중의 염화물 이온의 농도가 높은 것은, 활성탄만을 더하여, 염화물 이온을 염화은으로서 침전시켜 제거하기 위한 Ag 이온을 첨가하지 않은 것이고, 표 1에 나타내는 조화 처리 I에서 이용한 조화 도금액 및 캡슐 도금액 중의 염화물 이온의 농도가 낮은 것은, 활성탄과 함께 Ag 이온을 첨가하여, 염화물 이온을 염화은으로서 침전시켜 제거했기 때문이다.
(비교예 7)
비교예 7은, 원박 A의 M면에, 특허문헌 1의 실시예 9와 동일한 방법으로, Cu 20g/L(황산동 5수화물 50g/L), 3-메르캅토-1-프로판-술폰산 나트륨 0.25g/L, 코발트 이온 5.2g/L, 니켈 이온 2.2g/L, 욕온 40℃, 전류 밀도 10A/dm2, 전해 시간 10초의 조건으로 조화 처리층을 형성한 후, 황산 니켈(Ⅱ) 6수화물 30g/L, 몰리브덴(Ⅵ)산 2나트륨 2수화물 60g/L, 구연산 3나트륨 2수화물 50g/L, pH10.5의 액 조성으로 전류 밀도 4A/dm2, 전해 시간 6초로 처리를 행한 후에, 특허문헌 1에 개시되어 있는 방법으로 크로메이트 처리층을 적층하여 방청 처리층을 형성한 것이다. 그 후, 아미노프로필트리에톡시실란을 이용하여 실란 커플링 처리를 행하여, 표면 처리 동박을 제조했다.
(동 클래드 적층판의 제조)
고주파 전송 특성 및 특히 리플로 내열성의 평가를 하기 위해, 상기에서 얻어진 각 표면 처리 동박을 조화 처리면측이 수지 기재에 대향하도록 하여, 두께 250㎛의 시판의 고주파 대응 절연 수지 기재(파나소닉 가부시키가이샤 제조 메그트론 6)와 서로 겹치고, 일 예로서 프레스 온도: 200℃, 프레스 압력: 3㎫, 프레스 시간: 120분의 일반적인 프레스 조건으로 적층하여 동 클래드 적층판을 제작하고, 필요에 따라서 회로 배선의 가공 등을 실시하여 측정 기판을 준비했다.
<시험편의 특성 평가>
(1) 금속 부착량의 측정
조화 처리층 및 방청 처리층 중의 금속 부착량의 측정은, 시료의 조화 처리를 행하지 않은 면을 도료로 마스킹한 후, 10㎝ 각으로 잘라내, 80℃로 가온한 혼합산(질산 1:염산 1(체적비))으로 동박의 조화 처리를 실시한 면의 표면을 3∼5㎛ 정도를 용해한 후, 얻어진 용액 중의 금속 질량을 원자 흡광 광도계(히타치 하이테크사이언스 가부시키가이샤 제조 Z-2300)를 이용하여 원자 흡광 분석법에 의해 정량 분석을 행하여 구했다.
(2) 표면 거칠기의 측정
접촉식 표면 거칠기 측정기(가부시키가이샤 고사카겐큐쇼 제조 SE1700형)를 이용하여, JIS B0601: 2001에 준거하여 10점 평균 거칠기 Rzjis를 측정했다. 표면 거칠기를 접촉식의 표면 거칠기 측정기로 측정하는 것은, 금회의 실험으로 얻어진 동박의 매크로한 표면 거칠기를 평가하기 위함이고, 마이크로한 영역을 관찰하는 것을 목적으로 한 3차원 백색 간섭형 현미경에서는 매크로한 표면 거칠기의 차이를 정확하게 측정할 수 없었기 때문이다.
(3) 3차원 표면 성상의 파라미터(S 파라미터)의 측정
Sdr, Sdq 및 Str의 값은, Bruker사 제조의 3차원 백색 간섭형 현미경 Wyko(Contour GT-K 하이레조 CCD 사양: 1280×960화소)를 이용하여 수직 주사형 백색 간섭 방식(VSI)으로 10배의 배율로, 표면 처리 동박을 구성하는 실란 커플링층의 표면으로부터 상이한 3개소에 있어서 477㎛×357㎛의 면적에 대하여 측정하고, 그들의 평균값을 산출했다. 또한, 측정에 있어서 필터는 걸치지 않는다.
(4) 리플로 내열성의 평가
리플로 내열성의 평가는, IPC TM-650 2.4.24.1 「TMA를 이용한 데라미네이션의 시간 측정」에 준거하여, 상기 동 클래드 적층판으로부터 얻은 리플로 내열성 측정용 기판을 이용하여, 288℃에서의 부풀어오름이 발생할 때까지의 시간(부풀어오름 시간)으로 평가했다. 리플로 내열성은, 부풀어오름 시간이, 60분 이상인 경우를 「◎」, 45분 이상 60분 미만인 경우를 「○」, 30분 이상 45분 미만인 경우를 「△」, 30분 미만인 경우를 「×」로서 평가하고, 본 발명에서는, 「◎」, 「○」 및 「△」을 합격 레벨로 했다.
(5) 전송 특성의 평가
전송 특성은, 상기 동 클래드 적층판에 레지스트 폭 300㎛의 패턴 필름을 이용하여 UV 노광에 의해 패턴을 형성하고, 추가로 에칭을 실시하고, 스트립 라인 길이 200㎜의 마이크로 스트립 라인을 형성하여 전송 특성 측정용 기판(사이즈: 길이 210㎜, 폭 30㎜)을 얻었다. 이 전송 특성 측정용 기판을 네트워크 애널라이저(키사이트 테크놀러지 N5247A)를 이용하여 50Ω의 특성 임피던스로 40㎓의 주파수에서의 통과 특성 S21의 측정을 행했다. 전송 특성은, 통과 특성 S21이, -28dB 이상인 경우를 「◎」, 통과 특성 S21이 -30dB 이상 -28dB 미만인 경우를 「○」, -33dB 이상 -30dB 미만인 경우를 「△」, -33dB 미만인 경우를 「×」로서 평가하고, 본 발명에서는, 「◎」, 「○」 및 「△」을 합격 레벨로 했다.
Figure 112019032080131-pct00003
Figure 112019032080131-pct00004
Figure 112019032080131-pct00005
표 3에 나타내는 성능 평가 결과로부터, 실시예 1∼42는 모두, Sdr의 값이 본 발명의 적정 범위 내이기 때문에, 리플로 내열성 및 전송 특성의 쌍방이 합격 레벨에 있는 것을 알 수 있다.
이에 대하여, 비교예 1∼7은 모두, Sdr의 값이 본 발명의 적정 범위 외이기 때문에, 리플로 내열성 및 전송 특성의 적어도 한쪽이 합격 레벨에는 없고 뒤떨어져 있었다.
(산업상의 이용 가능성)
본 발명에 의하면, 표면적이나 표면 거칠기와 같은 종래 이용되어 온 지표(파라미터)에서는 제어가 곤란했던 표면 조화 형상을 갖는 표면 처리 동박을 안정되게 제조할 수 있게 되어, 예를 들면 수 ㎓를 초과하는 고주파 대역에서 사용되는 고주파 프린트 배선판용의 동박으로서 사용한 경우에, 고주파 전기 신호의 전송 손실이 적고, 또한 우수한 리플로 내열성을 갖는 프린트 배선판의 제조를 가능하게 하는 표면 처리 동박 및 동 클래드 적층판을 제공할 수 있다. 또한, 3차원 광 간섭형 현미경을 이용함으로써, 표면 처리 동박의 표면의, 요철의 뾰족한 정도(표면 구배)나 전개 면적을 적정하게 제어하는 것이 가능하다. 또한, 본 발명의 표면 처리 동박은, 전송 특성, 수지 밀착성 및 리플로 내열성을 높은 레벨로 실현할 수 있어, 수 10㎓를 초과하는 고주파수대에서의 사용이 요구되는 라우터나 서버용 등의 고다층 프린트 배선판을 실현할 수 있어, 공업적으로 매우 유용하다.

Claims (8)

  1. 동박의 적어도 한쪽의 면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 상기 동박을 기준으로 하여 이 순서로 적층되어 있는 표면 처리 동박이고, 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 복합 파라미터인, 계면의 전개 면적률 Sdr의 값이 8∼140%의 범위이고, 제곱 평균 평방근 표면 구배 Sdq의 값이 25∼70°의 범위이고, 또한, 상기 실란 커플링층의 표면으로부터 측정된 3차원 표면 성상의 공간 파라미터인, 표면 성상의 애스펙트비 Str의 값이 0.25∼0.79인 것을 특징으로 하는 표면 처리 동박.
  2. 제1항에 있어서,
    상기 실란 커플링층의 표면으로부터 측정된 10점 평균 거칠기 Rzjis가 0.9∼1.5㎛의 범위인 것을 특징으로 하는, 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    상기 조화 처리층 및 상기 방청 처리층 중의 동 이외의 금속 및 당해 금속의 산화물의 합계 함유량이, 금속 원소로 환산하여 0.15∼0.50mg/dm2인 것을 특징으로 하는, 표면 처리 동박.
  4. 제1항에 기재된 표면 처리 동박과, 당해 표면 처리 동박의 상기 실란 커플링층 상에 적층된 수지를 갖고, 상기 수지의 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 것을 특징으로 하는 동 클래드 적층판.
  5. 제2항에 기재된 표면 처리 동박과, 당해 표면 처리 동박의 상기 실란 커플링층 상에 적층된 수지를 갖고, 상기 수지의 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 것을 특징으로 하는 동 클래드 적층판.
  6. 제3항에 기재된 표면 처리 동박과, 당해 표면 처리 동박의 상기 실란 커플링층 상에 적층된 수지를 갖고, 상기 수지의 주파수 10㎓에 있어서의 유전율이 3.5 이하이고 또한 유전 정접이 0.006 이하인 것을 특징으로 하는 동 클래드 적층판.

  7. 삭제
  8. 삭제
KR1020197009081A 2016-12-14 2017-12-13 표면 처리 동박 및 동 클래드 적층판 KR102268478B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-241777 2016-12-14
JP2016241777 2016-12-14
PCT/JP2017/044647 WO2018110579A1 (ja) 2016-12-14 2017-12-13 表面処理銅箔および銅張積層板

Publications (2)

Publication Number Publication Date
KR20190075054A KR20190075054A (ko) 2019-06-28
KR102268478B1 true KR102268478B1 (ko) 2021-06-22

Family

ID=62558501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197009081A KR102268478B1 (ko) 2016-12-14 2017-12-13 표면 처리 동박 및 동 클래드 적층판

Country Status (5)

Country Link
JP (1) JP6462961B2 (ko)
KR (1) KR102268478B1 (ko)
CN (1) CN110088361B (ko)
TW (1) TWI749123B (ko)
WO (1) WO2018110579A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771015B (zh) * 2018-02-23 2022-03-29 古河电气工业株式会社 电解铜箔以及使用该电解铜箔的锂离子二次电池用负极、锂离子二次电池、覆铜层叠板和印刷布线板
JP6905157B2 (ja) * 2018-08-10 2021-07-21 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
TWI668333B (zh) * 2018-09-17 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
CN110029373A (zh) * 2019-05-24 2019-07-19 山东金宝电子股份有限公司 一种消除电解铜箔异常粗化结晶的复合添加剂
JP7270579B2 (ja) * 2019-06-19 2023-05-10 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板
US10619262B1 (en) * 2019-06-27 2020-04-14 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil
TWI697574B (zh) * 2019-11-27 2020-07-01 長春石油化學股份有限公司 電解銅箔、電極及包含其之鋰離子電池
JP7421208B2 (ja) 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法
WO2021157363A1 (ja) 2020-02-04 2021-08-12 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
CN115038819A (zh) 2020-02-04 2022-09-09 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
JP7053976B1 (ja) * 2020-06-11 2022-04-12 三井金属鉱業株式会社 両面銅張積層板
JP7051988B1 (ja) 2020-11-27 2022-04-11 古河電気工業株式会社 粗化処理銅箔、銅張積層板、及びプリント配線板
WO2022153580A1 (ja) * 2021-01-15 2022-07-21 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
KR20230159392A (ko) * 2021-03-26 2023-11-21 미쓰이금속광업주식회사 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
WO2022202541A1 (ja) * 2021-03-26 2022-09-29 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
CN117044411A (zh) * 2021-03-29 2023-11-10 三井金属矿业株式会社 粗糙化处理铜箔、覆铜层叠板和印刷电路板
US20240172359A1 (en) * 2021-03-29 2024-05-23 Mitsui Mining & Smelting Co., Ltd. Roughened copper foil, copper-cladded laminate board, and printed wiring board
CN117321254A (zh) * 2021-05-20 2023-12-29 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
WO2022255422A1 (ja) * 2021-06-03 2022-12-08 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
US20230019067A1 (en) * 2021-07-06 2023-01-19 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil and copper clad laminate
US11540389B1 (en) * 2021-07-06 2022-12-27 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil and copper clad laminate
WO2023281759A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
WO2023190833A1 (ja) * 2022-03-30 2023-10-05 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
JP2023159661A (ja) * 2022-04-20 2023-11-01 古河電気工業株式会社 複合フィルム
CN116351472A (zh) * 2023-02-22 2023-06-30 万华化学集团股份有限公司 一种催化精馏生产异氰酸酯的制备方法和系统
JP7434656B1 (ja) 2023-08-31 2024-02-20 Jx金属株式会社 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239295A (ja) * 2002-03-05 2009-10-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2015105421A (ja) * 2013-11-29 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210689A (ja) 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法
JP5129642B2 (ja) 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
JP5400447B2 (ja) 2009-03-31 2014-01-29 三井金属鉱業株式会社 粗化処理銅箔、粗化処理銅箔の製造方法及び銅張積層板
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP2015105440A (ja) 2014-11-21 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239295A (ja) * 2002-03-05 2009-10-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2015105421A (ja) * 2013-11-29 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器

Also Published As

Publication number Publication date
JP6462961B2 (ja) 2019-01-30
CN110088361A (zh) 2019-08-02
KR20190075054A (ko) 2019-06-28
JPWO2018110579A1 (ja) 2018-12-20
WO2018110579A1 (ja) 2018-06-21
TWI749123B (zh) 2021-12-11
TW201839178A (zh) 2018-11-01
CN110088361B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
KR102268478B1 (ko) 표면 처리 동박 및 동 클래드 적층판
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
CN104717831B (zh) 表面处理铜箔、层压板、印刷布线板、电子机器、附载体铜箔、及印刷布线板的制造方法
JP5764700B2 (ja) 高周波基板用銅張り積層板及び表面処理銅箔
KR102340473B1 (ko) 표면 처리 동박
US9028972B2 (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board
KR100972321B1 (ko) 프린트 배선판용 구리박
KR102059280B1 (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR101998923B1 (ko) 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
EP2290132A1 (en) Copper foil for printed circuit board and copper clad laminate plate for printed circuit board
KR20180037920A (ko) 프린트 배선판용 표면 처리 동박, 프린트 배선판용 구리 피복 적층판 및 프린트 배선판
JP6261037B2 (ja) 高周波回路用銅箔、銅張積層板及びプリント配線板
JP5972486B1 (ja) 銅箔、銅張積層板、および基板
KR20190133681A (ko) 표면 처리 동박 및 이를 이용한 동 클래드 적층판
KR101451489B1 (ko) 전자 회로 및 그 형성 방법 그리고 전자 회로 형성용 동장 적층판
KR101344176B1 (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판
JP6827083B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant