JP7270579B2 - ミクロ粗面化した電着銅箔及び銅張積層板 - Google Patents

ミクロ粗面化した電着銅箔及び銅張積層板 Download PDF

Info

Publication number
JP7270579B2
JP7270579B2 JP2020101588A JP2020101588A JP7270579B2 JP 7270579 B2 JP7270579 B2 JP 7270579B2 JP 2020101588 A JP2020101588 A JP 2020101588A JP 2020101588 A JP2020101588 A JP 2020101588A JP 7270579 B2 JP7270579 B2 JP 7270579B2
Authority
JP
Japan
Prior art keywords
copper
micro
nodule
roughened
clad laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020101588A
Other languages
English (en)
Other versions
JP2021001398A (ja
JP2021001398A5 (ja
Inventor
宋雲興
李思賢
許紘偉
高羣祐
Original Assignee
金居開發股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 金居開發股▲分▼有限公司 filed Critical 金居開發股▲分▼有限公司
Publication of JP2021001398A publication Critical patent/JP2021001398A/ja
Priority to JP2021177752A priority Critical patent/JP7317924B2/ja
Publication of JP2021001398A5 publication Critical patent/JP2021001398A5/ja
Application granted granted Critical
Publication of JP7270579B2 publication Critical patent/JP7270579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/12—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of paper or cardboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/022—Non-woven fabric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/024—Woven fabric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/028—Paper layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/10—Inorganic fibres
    • B32B2262/101—Glass fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0248—Needles or elongated particles; Elongated cluster of chemically bonded particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Textile Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、銅箔、特に電着銅箔、及び電着銅箔から成る銅張積層板に関する。
電子及び情報産業の急速な発展に伴い、高周波高速信号伝送は多くの分野において研究及び開発の目標となっている。電子製品の高速信号伝送の要件を満たすための第一の技術的課題は、高周波伝送の際に電子製品に発生する明白な信号伝送損失である。
信号伝送損失を低減するため、又は信号減衰を可能な限り抑制するために、既存の技術では、回路技術に基づく補償方法により、又は好適な導電材料及び／又は誘電材料の選択により、可能な限り高周波伝送の際に電子製品の挿入損失を抑制又は低減し、高周波伝送の際に電子製品により発生する損失を最小限にすることを試みている。
好適な導電材料及び／又は誘電体材料の選択により、高周波伝送の際の電子製品の挿入損失を低減できる可能性があるが、銅張積層板（ＣＣＬ）の銅箔と樹脂基板との剥離強度も弱まり、結果として、追従処理又は塗布準備過程で銅張積層板の銅箔と樹脂基板との剥離が発生し、更に関連製品の無欠陥率にまで影響を及ぼす。
従って、銅箔と樹脂基板との間で所望の剥離強度を維持し、同時に高周波伝送の際の電子製品の挿入損失を抑制又は低減するための技術が、学界や産業界における研究者の技術的課題となっている。
上記の欠点を克服するために、本発明の１つの目的は、銅箔と樹脂基板との所望の剥離強度が維持されることを前提に、高周波伝送の際の電子製品の挿入損失を抑制又は低減することである。
上記目的を達成するために、本発明はミクロ粗面化電着銅箔を提供する。前記ミクロ粗面化電着銅箔は、複数の銅ノジュール非配置領域、及び複数の銅ノジュール配置領域を有するミクロ粗面であって、前記銅ノジュール非配置領域の一部は前記複数の銅ノジュール配置領域間に分散している、ミクロ粗面、及び、前記ミクロ粗面上に形成し、前記銅ノジュール配置領域に設置した複数の銅ノジュールであって、前記銅ノジュールは前記銅ノジュール非配置領域に設置しておらず、各銅ノジュール配置領域に前記銅ノジュールを配置し、前記ミクロ粗面上の一つの方向に沿って形成する、銅ノジュール、から成り、ここでは、１２０平方マイクロメートル（μｍ２）のミクロ粗面において、前記銅ノジュール非配置領域の数は５個以上であり、各銅ノジュール非配置領域のサイズは６２，５００平方ナノメートル（ｎｍ２）以上であり、各銅ノジュール配置領域の長さは３００ナノメートル（ｎｍ）～２，５００ｎｍであり、各銅ノジュール配置領域内の銅ノジュールの平均幅は１０ｎｍ～３００ｎｍであり、各銅ノジュール配置領域内の銅ノジュールの数は３～５０個である。
ミクロ粗面化電着銅箔の表面形状を制御することにより、本発明はミクロ粗面化電着銅箔と樹脂基板との間の所望の剥離強度を付与するだけでなく、高周波伝送の際の銅張積層板の挿入損失を抑制又は低減し、それにより、ミクロ粗面化電着銅箔から成る電子製品の高周波信号伝送効率を促進する。
本開示において、用語「１２０μｍ２のミクロ粗面」はミクロ粗面化電着銅箔のミクロ粗面上の特定の領域のサイズを指し、ミクロ粗面の実際のサイズを指すものではない。例えば、ミクロ粗面化電着銅箔のミクロ粗面を１０，０００倍の走査型電子顕微鏡（ＳＥＭ）で観察すると、各ＳＥＭ像に示した画像は１２．７マイクロメートル（μｍ）×９．４６μｍの面積、約１２０μｍ２に相当する。本開示において「１２０μｍ２のミクロ粗面において、銅ノジュール非配置領域の数は５個以上であり、各銅ノジュール非配置領域のサイズは６２，５００ｎｍ２以上である」と記載されている構造的特徴は、ミクロ粗面の特定範囲の特定のサイズを有する銅ノジュール非配置領域の数を指す。
複数の銅ノジュール非配置領域のサイズは６２，５００ｎｍ２以上であることは理解されている必要があるが、複数の銅ノジュール非配置領域のサイズはそのサイズに限定するものではない。換言すれば、複数の銅ノジュール非配置領域は任意に、同じサイズであってもよいし、異なるサイズであってもよい。例えば、銅ノジュール非配置領域の一部は６２，５００ｎｍ２のサイズであってもよく、銅ノジュール非配置領域の別の部分は６２，５００ｎｍ２を超えるサイズであってもよい。一実施形態では、銅ノジュール非配置領域のサイズは２５０ｎｍ×２５０ｎｍであってもよいが、限定するものではない。
当業者であれば、１２０μｍ２のミクロ粗面において、サイズが６２，５００ｎｍ２以上の銅ノジュール非配置領域の数は５個以上であってもよいことが理解できる。好ましくは、サイズが６２，５００ｎｍ２以上の銅ノジュール非配置領域の数は５～１００個以上、１０～１００個以上、更にそれ以上であってもよい。
一実施形態では、各銅ノジュール非配置領域のサイズは２５０ｎｍ×２５０ｎｍ以上であってもよく、即ち、各銅ノジュール非配置領域は、ほぼ正方形の領域にしてもよい。別の実施形態では、各銅ノジュール非配置領域のサイズは５００ｎｍ×２５０ｎｍ以上であってもよく、即ち、各銅ノジュール非配置領域は、ほぼ長方形の領域にしてもよい。１２０μｍ２のミクロ粗面では、サイズが５００ｎｍ×２５０ｎｍ以上の銅ノジュール非配置領域の数は１０～５０個であってもよい。別の実施形態では、銅ノジュール非配置領域の一部のサイズは２５０ｎｍ×２５０ｎｍ以上であってもよく、銅ノジュール非配置領域の別の部分のサイズは５００ｎｍ×２５０ｎｍ以上であってもよい。
本発明によれば、各銅ノジュール配置領域の銅ノジュールをミクロ粗面上の一つの方向に沿って配置及び形成する。具体的には、各銅ノジュール配置領域の銅ノジュールは場合により、並べて配置し、ミクロ粗面上の前記方向に沿って形成する。換言すれば、一実施形態では、各銅ノジュール配置領域内の銅ノジュールを並べて配置してミクロ粗面上の前記方向に沿って形成する場合、複数の銅ノジュールは互いに密接に隣接して配置し、ミクロ粗面上の前記方向に沿って形成する。また、別の実施形態で、各銅ノジュール配置領域の銅ノジュールを並べて配置しないがミクロ粗面上の前記方向に沿って形成する場合は、銅ノジュールは間隔をあけて配置し、ミクロ粗面上の前記方向に沿って形成する。いくつかの実施形態では、銅ノジュール配置領域の一部分の銅ノジュールは並べて配置し、ミクロ粗面上の前記方向に沿って形成し、また、銅ノジュール配置領域の別の部分の銅ノジュールは並べて配置しないがミクロ粗面上の前記方向に沿って形成する。いくつかの実施形態では、銅ノジュール配置領域の銅ノジュールの一部は並べて配置し、ミクロ粗面上の前記方向に沿って形成し、また、銅ノジュール配置領域の銅ノジュールの別の部分は並べて配置しないがミクロ粗面上の前記方向に沿って形成する。
本開示では、銅ノジュール配置領域の長さは、この領域内における異なるサイズの複数の銅ノジュールの幅値の合計である。各銅ノジュール配置領域の長さは３００ｎｍ～２，５００ｎｍ、又は５００ｎｍ～２，５００ｎｍであってもよい。
一実施形態では、各銅ノジュール配置領域の銅ノジュールの平均幅は１０ｎｍ～１００ｎｍ、１００ｎｍ～１５０ｎｍ、又は１５０ｎｍ～２８０ｎｍであってもよい。好ましくは、各銅ノジュール配置領域の銅ノジュールの平均幅は１０ｎｍ～２００ｎｍである。より好ましくは、各銅ノジュール配置領域の銅ノジュールの平均幅は５０ｎｍ～２００ｎｍである。
一実施形態では、各銅ノジュール配置領域における銅ノジュールの数は３～６個、又は７～１５個、又は１６～５０個であってもよい。好ましくは、各銅ノジュール配置領域の銅ノジュールの数は３～１０個である。
本発明によれば、ミクロ粗面化電着銅箔の粗度（Ｒｚ、ＪＩＳ９４の範囲内）は３．０μｍ以下、２．０μｍ以下、１．５μｍ以下、１．２μｍ以下、１．０μｍ以下、０．７μｍ以下、０．５μｍ以下であってもよい。一実施形態では、ミクロ粗面化電着銅箔のＲｚは１．２μｍ～２．０μｍであってもよい。別の実施形態では、ミクロ粗面化電着銅箔のＲｚは１．４μｍ～２．５μｍであってもよい。別の実施形態では、ミクロ粗面化電着銅箔のＲｚは１．０μｍ～１．５μｍであってもよい。
本発明によれば、ミクロ粗面化電着銅箔の厚さは５μｍ～２１０μｍとしてもよいが、限定するものではない。
上記目的を達成するために、本発明は、Ｒｌｒ値が１．０５～１．６０であるミクロ粗面から成るミクロ粗面化電着銅箔を提供する。或いは、本発明は、Ｓｄｒ値が０．０１～０．０８であるミクロ粗面から成るミクロ粗面化電着銅箔を提供する。
ミクロ粗面化電着銅箔の表面特性（即ち、Ｒｌｒ値又はＳｄｒ値）を制御することにより、本発明では、ミクロ粗面化電着銅箔と樹脂基板との間に所望の剥離強度が付与されるだけでなく、高周波伝送の際の銅張積層板の挿入損失が抑制又は低減され、よってミクロ粗面化電着銅箔から成る電子製品の高周波信号伝送効率が促進される。
本発明のミクロ粗面化電着銅箔は、制御したＲｌｒ又はＳｄｒ値に加えて、上述した表面形状も有する。ミクロ粗面化電着銅箔のミクロ粗面はまた、複数の銅ノジュール非配置領域及び複数の銅ノジュール配置領域を有し、銅ノジュール非配置領域の一部は複数の銅ノジュール配置領域の間に分散し、複数の銅ノジュールはミクロ粗面上に形成し、銅ノジュール配置領域に設置し、銅ノジュール非配置領域には設置せず、各銅ノジュール配置領域における銅ノジュールはミクロ粗面上の一つの方向に沿って配置及び形成する。また、１２０μｍ２のミクロ粗面において、前記銅ノジュール非配置領域の数は５個以上であり、各銅ノジュール非配置領域のサイズは６２，５００ｎｍ２以上であり、各銅ノジュール配置領域の長さは３００ｎｍ～２，５００ｎｍであり、各銅ノジュール配置領域の銅ノジュールの平均幅は１０ｎｍ～３００ｎｍであり、各銅ノジュール配置領域の銅ノジュールの数は３～５０個である。
好ましくは、ミクロ粗面のＲｌｒ値は１．１０～１．３０である。より好ましくは、ミクロ粗面のＲｌｒ値は１．１０～１．２８である。
本開示では、Ｒｌｒは拡張長さ比、即ち、対象の単位長さあたりの表面形状の長さ比を指す。Ｒｌｒ値が大きいほど、表面形状には凹凸が多く、Ｒｌｒ値が１に等しい場合には、表面は完全に平坦である。
好ましくは、ミクロ粗面のＳｄｒ値は０．０１～０．０８である。より好ましくは、ミクロ粗面のＳｄｒ値は０．０１０～０．０２３である。
本開示において、Ｓｄｒは拡張界面積比、即ち、対象の単位面積当たりの投影面積の増加率を指す。Ｓｄｒ値が０に等しい場合、表面は完全に平坦である。
上述の目的を達成するために、本発明は、上記ミクロ粗面化電着銅箔及び基板から成る銅張積層板も提供する。前記基板及びミクロ粗面化電着銅箔は積層する。
本発明のミクロ粗面化電着銅箔を用いる場合、ミクロ粗面化電着銅箔のミクロ粗面は特定の表面形状及び／又は特性を有することから、銅張積層板内のミクロ粗面化電着銅箔と樹脂基板との剥離強度は業界基準を満たし、また、高周波伝送の際の銅張積層板の挿入損失が可能な限り抑制又は低減することが可能になる。よって銅張積層板から成る高周波高速電子製品の高周波信号伝送効率を促進できる。例えば、本発明のミクロ粗面化電着銅箔から成る銅張積層板を第５世代移動網（５Ｇ）に適用でき、高周波高速伝送の目標を達成できる。
本発明によれば、銅張積層板内のミクロ粗面化電着銅箔と基板との剥離強度は、業界基準を満たす２．５ポンド／インチ（ｌｂ／ｉｎ）以上であってもよい。更に、銅張積層板内のミクロ粗面化電着銅箔と基板との剥離強度は３．０ｌｂ／ｉｎ～５．５ｌｂ／ｉｎであってもよい。
超低損失銅張積層板の性能において、好ましくは、銅張積層板の４ＧＨｚでの挿入損失は－０．２６ｄＢ／ｉｎ～－０．３２ｄＢ／ｉｎであってもよく、より好ましくは、銅張積層板の４ＧＨｚでの挿入損失は－０．２７ｄＢ／ｉｎ～－０．３２ｄＢ／ｉｎであってもよい。更に好ましくは、銅張積層板の４ＧＨｚでの挿入損失は－０．２７ｄＢ／ｉｎ～－０．３０ｄＢ／ｉｎであってもよい。
超低損失銅張積層板の性能において、好ましくは、銅張積層板の８ＧＨｚでの挿入損失は－０．４１～－０．５１ｄＢ／ｉｎであってもよく、より好ましくは、銅張積層板の８ＧＨｚでの挿入損失は－０．４３ｄＢ／ｉｎ～－０．５１ｄＢ／ｉｎであってもよい。更に好ましくは、銅張積層板の８ＧＨｚでの挿入損失は－０．４３～－０．４８ｄＢ／ｉｎであってもよい。
超低損失銅張積層板の性能において、好ましくは、銅張積層板の１２．８９ＧＨｚでの挿入損失は－０．５７～－０．７３ｄＢ／ｉｎであってもよく、より好ましくは、銅張積層板の１２．８９ＧＨｚでの挿入損失は－０．６１ｄＢ／ｉｎ～－０．７３ｄＢ／ｉｎであってもよい。更に好ましくは、銅張積層板の１２．８９ＧＨｚでの挿入損失は－０．６１ｄＢ／ｉｎ～－０．６７ｄＢ／ｉｎであってもよい。
超低損失銅張積層板の性能において、好ましくは、銅張積層板の１６ＧＨｚでの挿入損失は－０．６７～－０．８３ｄＢ／ｉｎであってもよく、より好ましくは、銅張積層板の１６ＧＨｚでの挿入損失は－０．７１ｄＢ／ｉｎ～－０．８３ｄＢ／ｉｎであってもよい。更に好ましくは、銅張積層板の１６ＧＨｚでの挿入損失は－０．７１ｄＢ／ｉｎ～－０．７９ｄＢ／ｉｎであってもよい。
本発明によれば、基板は低誘電率及び／又は低誘電正接（Ｄｆ）を有してもよい。基板は、合成樹脂に基体を含浸させ、樹脂を含浸させた基体を硬化して得た樹脂基板（即ち、半硬化状態のプリプレグ）であってもよい。基体は例えば、フェノール綿紙、綿紙、樹脂繊維織布、樹脂繊維不織布、ガラス板、ガラス織布、又はガラス不織布等であってもよいが、これらに限定するものではない。合成樹脂は、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シアネートエステル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、又はフェノール樹脂であってもよいが、これらに限定するものではない。また合成樹脂は基体上に単層構造又は多層構造を形成してもよい。一実施形態では、市販されている樹脂基板の製番は、ＴＵ９３３＋、ＴＵ８６３＋、ＥＭ８９０、ＥＭ８９１（Ｋ）、ＥＭ８９１、ＩＴ９５８Ｇ、ＩＴ９６８、ＩＴ９８８Ｇ、ＩＴ１５０ＤＡ、Ｓ７０４０Ｇ、Ｓ７４３９Ｇ、Ｓｙｎａｍｉｃ６ＧＸ、Ｓｙｎａｍｉｃ８Ｇ、ＭＥＧＴＲＯＮ４、ＭＥＧＴＲＯＮ６、又はＭＥＧＴＲＯＮ７であってもよいが、これらに限定するものではない。
実施例１のミクロ粗面化電着銅箔の走査型電子顕微鏡（ＳＥＭ）像である。倍率は５，０００倍である。 実施例１のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは銅ノジュール配置領域に印を付けている。 実施例１のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは複数の銅ノジュール非配置領域に印を付けている。 実施例２のミクロ粗面化電着銅箔のＳＥＭ像である。倍率は５，０００倍である。 実施例２のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは銅ノジュール配置領域に印を付けている。 実施例２のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは複数の銅ノジュール非配置領域に印を付けている。 実施例３のミクロ粗面化電着銅箔のＳＥＭ像である。倍率は５，０００倍である。 実施例３のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは銅ノジュール配置領域に印を付けている。 実施例３のミクロ粗面化電着銅箔の構造的特徴を説明するために印を付けたＳＥＭ像である。倍率１０，０００倍のＳＥＭ像であり、そこでは複数の銅ノジュール非配置領域に印を付けている。 比較例の市販されている銅箔のＳＥＭ像である。倍率は１０，０００倍である。 挿入損失試験用のＤｅｌｔａ Ｌの８層積層体の模式図である。
本発明のミクロ粗面化電着銅箔及び前記ミクロ粗面化電着銅箔から成る銅張積層板の用途を説明するために以下の実施例を挙げ、対照として、市販銅箔を用いた比較例も挙げることとする。当業者であれば、以下の実施例及び比較例から本発明の利点及び効果を容易に理解できる。本明細書に記載の実施例は、単に図示の目的で使用しているに過ぎず、本発明の範囲を限定することを意図するものではないと理解されるべきである。当業者であれば、本発明の精神及び範囲から逸脱することなく、通常の知識に従って本発明を実践又は適用するために、様々な修正及び改変を行える。
実施例１～３：ミクロ粗面化電着銅箔
初めに、１リットル当たり約６５グラム（ｇ／Ｌ）～１００ｇ／Ｌの銅イオン（Ｃｕ２＋）、約８５ｇ／Ｌ～１０５ｇ／Ｌの硫酸（Ｈ２ＳＯ４）、１．０ｐｐｍ～３０ｐｐｍの塩化物イオン（Ｃｌ－）から成る銅電解液を調製し、得られた銅電解液を、回転陰極ロール及び不溶性陽極を備えた未加工の箔電解装置に導入し、３０アンペア／平方デシメートル（Ａ／ｄｍ２）～６０Ａ／ｄｍ２の電流密度の電流を陰極ロール及び不溶性陽極に印加し、液温５０℃～５８℃で超ロープロファイル（ＶＬＰ）の未加工の箔を作製し、このＶＬＰ未加工箔をガイドロールに連続的に巻きつけた。
当該ＶＬＰの未加工の箔を、ガイドロールにより、毎分１０メートル（ｍ／分）の生産速度で、表１に示す１１個の連結タンク内に送り込み、以下の処理、粗化処理１回、硬化処理２回、粗化処理２回、硬化処理２回、ニッケル（Ｎｉ）電気めっき処理１回、亜鉛（Ｚｎ）電気めっき処理１回、クロム（Ｃｒ）電気めっき処理１回、シラン化処理１回を順次行い、厚さ約３５μｍのミクロ粗面化電着銅箔を得た。
実施例１～３の連続表面処理では、１１個のタンクそれぞれは表１に収載した表面処理に対応させた。電気めっき溶液中の主金属イオン及びその濃度、電気めっき溶液中の塩化物イオン濃度及び微量金属濃度、電気めっき溶液中の酸及びその濃度、電気めっき溶液の液温及びｐＨ値、及び処理時間を含む最初の１０個のタンクの調製工程のパラメータを表１に示した。第１１（１１番目）タンクでは、シラン化処理に用いたシランカップリング剤は、濃度５ｇ／Ｌ～７ｇ／Ｌの（３‐グリシドキシプロピル）トリメトキシシランカップリング剤であった。
微量金属濃度、処理溶液の液温及びｐＨ値、及びシラン化処理タンクでの処理時間を含むシラン化のパラメータも表１に示した。電気めっき溶液中に存在する微量金属はＮｉ＋２、Ｐｄ＋２、Ａｇ＋、又はＷ＋６の形態であってもよい。第１（１番目）～第７（７番目）、第９（９番目）及び第１０（１０番目）タンクでは、微量金属はＮｉ＋２、Ｐｄ＋２、Ａｇ＋、又はＷ＋６であってもよく、第８（８番目）タンクでは、微量金属はＰｄ＋２、Ａｇ＋、又はＷ＋６であってもよく、第９（９番目）タンクでは、微量金属はＰｄ＋２、Ａｇ＋、又はＷ＋６であってもよい。
実施例１～３のミクロ粗面化電着銅箔間の表面処理の主な違いは、各表面処理の電流密度であり、この調製工程のパラメータを表２に示した。表中、各表面処理の電流密度の偏差は±１０％以内に制御した。
Figure 0007270579000001
Figure 0007270579000002
比較例：市販銅箔
比較例は、古河電機工業社製、製造番号ＦＴ１－ＵＰの超ロープロファイル銅箔であり、重量１オンス（ｏｚ）、厚さ約３５μｍの市販銅箔であった。
試験例１：表面形状
本試験例では、実施例１、２、及び３のミクロ粗面化電着銅箔、並びに比較例の市販銅箔を試験片とし、各試験片の表面形状を、傾斜角度３５°、倍率５，０００倍又は１０，０００倍の走査型電子顕微鏡（Ｓ－３４００Ｎ、日立ハイテク社製）を用いて観察した。
実施例１、２、及び３のミクロ粗面化電着銅箔を５，０００倍の倍率で観察し、撮影したＳＥＭ像を、対応する図１Ａ、２Ａ、及び３Ａに示した。また、比較例の市販銅箔を１０，０００倍の倍率で観察し、撮影したＳＥＭ像を図４に示した。図１Ａ、２Ａ、及び３Ａに示すように、本発明のミクロ粗面化電着銅箔の表面形状は歯肉と歯の構造に類似しており、図４に示す市販銅箔内の均一に分散した銅ノジュールとは異なっていた。
また、実施例１、２、３のミクロ粗面化電着銅箔の表面形状を１０，０００倍の倍率で観察し、撮影したＳＥＭ像を、対応する図１Ｂ及び１Ｃ、図２Ｂ及び２Ｃ、並びに図３Ｂ及び３Ｃに示した。実施例１～３のミクロ粗面化電着銅箔の表面形状に関する更なる分析では、倍率１０，０００倍の同じＳＥＭ像から得た図１Ｂ及び１Ｃを使用した。図１Ｂでは銅ノジュール配置領域の構造的特徴に印を付け、図１Ｃでは銅ノジュール非配置領域の構造的特徴に印を付けた。同様に、表面形状分析用に、倍率１０，０００倍の同じＳＥＭ像から得た図２Ｂ及び２Ｃ、並びに倍率１０，０００倍の同じＳＥＭ像から得た図３Ｂ及び３Ｃを用いた。
図１Ａ～１Ｃ（実施例１）、図２Ａ～２Ｃ（実施例２）、及び図３Ａ～３Ｃ（実施例３）に示すように、実施例１～３のミクロ粗面化電着銅箔はミクロ粗面及び複数の銅ノジュールを有していた。当該ミクロ粗面は複数の銅ノジュール配置領域及び複数の銅ノジュール非配置領域を有しており、銅ノジュール非配置領域の一部は複数の銅ノジュール配置領域間に分散し、銅ノジュール非配置領域は銅ノジュール配置領域と隣接して配置した。銅ノジュールはミクロ粗面上に形成し、銅ノジュール配置領域に設置し、銅ノジュールは銅ノジュール非配置領域には設置せず（即ち、各銅ノジュール非配置領域にはほとんど銅ノジュールが無い）、各銅ノジュール配置領域内の銅ノジュールはミクロ粗面上の一つの方向に沿って配置及び形成し、配列した銅ノジュールの方向は銅ノジュール配置領域の延設長の方向とほぼ一致した。
実施例１、２及び３のミクロ粗面化電着銅箔の表面形状に関する更なる分析では、本試験例の実施例１、２及び３のミクロ粗面化電着銅箔内の複数の銅ノジュール配置領域及び複数の銅ノジュール非配列領域を分析するために、ほぼ同じ方法を用いた。
複数の銅ノジュール配置領域については、試験例１では、銅ノジュール配置領域に隣接する領域を図１Ｂ、２Ｂ、及び３Ｂにおいて実線で示して印を付けた。複数の銅ノジュールは各銅ノジュール配置領域のミクロ粗面上に形成し、各銅ノジュール配置領域の複数の銅ノジュールは並べて連続的に配置し、ミクロ粗面上に形成した。複数の銅ノジュール配置領域は、番号（Ｎｏ．）０１～１０と指定した。例えば、図１ＢのＮｏ．１Ｂ‐０１は表３に示す実施例１のＮｏ．０１の測定結果に対応し、図１ＢのＮｏ．１Ｂ‐０２は表３に示す実施例１のＮｏ．０２の測定結果に対応し、図２ＢのＮｏ．２Ｂ‐０１は表３に示す実施例２のＮｏ．０１の測定結果に対応した。図１Ｂ、２Ｂ及び３Ｂに示す銅ノジュール配置領域の番号（Ｎｏ．）は、上記の実施例に従って推定できる。
実施例１、２、及び３のミクロ粗面化電着銅箔内の１０個の銅ノジュール配置領域（Ｎｏ．０１～１０）を無作為に選択し、対応する図１Ｂ、２Ｂ、及び３Ｂに従って測定した。各銅ノジュール配置領域の長さ、各銅ノジュール配置領域の銅ノジュール数、各銅ノジュール配置領域の銅ノジュールの平均幅を測定し、結果を表３に収載した。
上記１０個の銅ノジュール配置領域の個々の長さを測定し、平均化し、実施例１の複数の銅ノジュール配置領域の平均長を求めた。上記１０個の銅ノジュール配置領域の銅ノジュールの個々の数を測定し、平均化し、実施例１の複数の銅ノジュールの平均数を求めた。また、上記１０個の銅ノジュール配置領域の銅ノジュールの平均幅を測定し、平均化し、実施例１の複数の銅ノジュールの平均幅の平均を求めた。また、その算出結果を表３に収載した。
Figure 0007270579000003
複数の銅ノジュール非配置領域に関し、試験例１では、図１Ｃ、２Ｃ、及び３Ｃにおいて、サイズが２５０ｎｍ×２５０ｎｍ（６２，５００ｎｍ２）の銅ノジュール非配置領域に正方形の印を付け、サイズが５００ｎｍ×２５０ｎｍ（１２５，０００ｎｍ２）の銅ノジュール非配置領域に長方形の印を付けた。各銅ノジュール非配置領域にはほとんど銅ノジュールは無かった。サイズが異なる銅ノジュール非配置領域の数を表４に収載した。２５０ｎｍ×２５０ｎｍの銅ノジュール非配置領域の数は、図中で印を付けた正方形の数と、長方形の数の２倍の数との和である。
Figure 0007270579000004
図１Ａ～１Ｃ、図２Ａ～２Ｃ、図３Ａ～３Ｃ、及び図４を更に比較すると、明らかに、比較例の市販銅箔の表面形状は実施例１～３のミクロ粗面化電着銅箔の表面形状と顕著に異なっていた。例えば、図４に示す比較例の市販銅箔では、複数の銅ノジュールがミクロ粗面上の特定方向に配置及び形成される現象が観察されず、銅ノジュール非配置領域が複数の銅ノジュール配置領域の間に分散される現象も観察されなかった。以上の分析によれば、明らかに、実施例１、２、及び３のミクロ粗面化電着銅箔の表面形状は比較例の市販銅箔の表面形状とは顕著に異なっていた。
試験例２：表面特性
本試験例では、実施例１、２、及び３のミクロ粗面化電着銅箔及び比較例の市販銅箔を試験片とし、各試験片上の無作為に選択した５点のＳｄｒ値を、倍率５０倍（Ｘ５０）の対物レンズ、０．２ｍｍのＬ‐フィルタ（λｃ）、及び２μｍのＳ‐フィルタ（λｓ）を備えた非接触走査型レーザ顕微鏡（コントローラＶＫ‐Ｘ１５０Ｋ及び測定ヘッドＶＫ‐Ｘ１６０Ｋを装備、キーエンス社製）を用いて、ＩＳＯ２５１７８‐２０１２法に従って測定し、得られた値を平均化し、平均Ｓｄｒを求めた。
また、本試験例では、実施例１、２、及び３のミクロ粗面化電着銅箔及び比較例の市販銅箔を試験片とし、各試験片上の無作為に選択した５点のＲｌｒ値を、倍率５０倍（Ｘ５０）の対物レンズを備え、Ｌ‐フィルタ（λｃ）及びＳ‐フィルタ（λｓ）の無い非接触走査型レーザ顕微鏡（コントローラＶＫ‐Ｘ１５０Ｋ及び測定ヘッドＶＫ‐Ｘ１６０Ｋを装備、キーエンス社製）により測定し、得られた値を平均化し、平均Ｒｌｒを求めた。
Figure 0007270579000005
表５から、明らかに、実施例１～３のミクロ粗面化電着銅箔のＲｌｒ値は１．０５～１．６０の範囲にあり、比較例の市販銅箔のＲｌｒ値及びその平均値は１．６０を超えていた。また、実施例１～３のミクロ粗面化電着銅箔のＳｄｒ値は０．０１～０．０８の範囲にあり、比較例の市販銅箔のＳｄｒ値及びその平均値は０．１に達した。以上の分析から、明らかに、実施例１、２及び３のミクロ粗面化電着銅箔のＲｌｒ値は比較例の市販銅箔のＲｌｒ値とは顕著に異なっており、また、実施例１、２及び３のミクロ粗面化電着銅箔のＳｄｒ値も比較例の市販銅箔のＳｄｒ値と顕著に異なっていた。
試験例３：剥離強度
本試験例では、以下の方法により２種類の試験片を調製した。
初めに、シラン化の第１１（１１番目）表面処理に供していない（即ち、シランカップリング剤が塗布されていない）実施例１、２、及び３のミクロ粗面化電着銅箔の各２片を、それぞれのミクロ粗面においてＭＥＧＴＲＯＮ７基板の両面に接着し、ＭＥＧＴＲＯＮ７の指示書に従って積層し、実施例１Ａ、２Ａ、及び３Ａの銅張積層板を得た。実施例１Ａ、２Ａ、及び３Ａの銅張積層板を、シランカップリング剤を塗布していない銅張積層板の剥離強度を試験するための試験片として使用した。
次に、５ｇ／Ｌ～７ｇ／Ｌの（３‐グリシドキシプロピル）トリメトキシシランカップリング剤を塗布した実施例１、２、及び３のミクロ粗面化電着銅箔の各２片と比較例の市販銅箔を、それぞれのミクロ粗面においてＭＥＧＴＲＯＮ７基板の両面に接着し、ＭＥＧＴＲＯＮ７の指示書に従って積層し、実施例１Ｂ、２Ｂ、及び３Ｂ並びに比較例Ｂの銅張積層板を得た。実施例１Ｂ、２Ｂ、及び３Ｂ並びに比較例Ｂの銅張積層板を、シランカップリング剤を塗布した銅張積層板の剥離強度を試験するための試験片として使用した。
その後、実施例１Ａ～３Ａ、実施例１Ｂ～３Ｂ、及び比較例Ｂの銅張積層板の剥離強度をＩＰＣ‐ＴＭ‐６５０ ２．４．８試験法により測定し、結果を以下の表６に示した。
Figure 0007270579000006
表６の結果から、明らかに、シランカップリング剤を塗布していない実施例１～３のいずれかのミクロ粗面化電着銅箔により銅張積層板を調製した場合、銅張積層板は、ミクロ粗面化電着銅箔と樹脂基板との剥離強度が少なくとも２．５ｌｂ／ｉｎであるという要件を満たした。また、シランカップリング剤を塗布した実施例１～３のいずれかのミクロ粗面化電着銅箔により調製した銅張積層板において、ミクロ粗面化電着銅箔と樹脂基板との剥離強度を４．９ｌｂ／ｉｎ以上に増加できた。これは比較例の市販銅箔と樹脂基板との剥離強度より明らかに高かった。
試験例１～３の結果から、明らかに、実施例１～３のミクロ粗面化電着銅箔の表面形状及び／又は特性を制御することは、ミクロ粗面化電着銅箔と樹脂基板との剥離強度を促進する上で有利であり、ミクロ粗面化電着銅箔でシランカップリング剤を塗布しなかった場合には、剥離強度は少なくとも２．５ｌｂ／ｉｎ以上に到達できた。
また、実施例１～３のいずれかのミクロ粗面化電着銅箔と樹脂基板との剥離強度の比較では、明らかに、ミクロ粗面化電着銅箔内の銅ノジュール非配置領域の数を増加させていた。銅ノジュール配置領域の銅ノジュールの平均幅を減少させることは、剥離強度を促進する上でさらに有利であり、従って、実施例３のミクロ粗面化電着銅箔と樹脂基板との剥離強度は、実施例１及び２のいずれかのミクロ粗面化電着銅箔と樹脂基板との剥離強度より優れていた。
試験例４：挿入損失
実施例１、２、及び３のいずれかのミクロ粗面化電着銅箔及び比較例の市販銅箔、並びにプリプレグ（製番ＥＭ８９０、Ｅｌｉｔｅ Ｍａｔｅｒｉａｌ社製）を用いて、図５に示すＤｅｌｔａ Ｌの８層積層体を調製した。積層体を調製し、ＩＮＴＥＬ社が提供するＤｅｌｔａ Ｌ方法論に従って挿入損失を試験した。テストクーポンの調製及び試験方法は、Ｄｅｌｔａ Ｌ方法論の基準を満たしていた。例えば、実施例１Ｃ、２Ｃ、及び３Ｃ、並びに比較例Ｃの銅張積層板を挿入損失試験用のテストクーポンとして用いた。全テストクーポンの特性インピーダンスが８５Ω±１０％となる条件で、ネットワーク分析装置を用いて、各テストクーポンのＬ６銅箔の、４ＧＨｚ、８ＧＨｚ、１２．８９ＧＨｚ、１６ＧＨｚでの挿入損失を測定した。結果を以下の表７に収載した。
Figure 0007270579000007
表７に示すように、４ＧＨｚ、８ＧＨｚ、１２．８９ＧＨｚ、及び１６ＧＨｚでの実施例１Ｃ～３Ｃの銅張積層板の挿入損失は、比較例Ｃの銅張積層板の挿入損失より低かった。試験例１、２、及び４の結果から、明らかに、実施例１～３のミクロ粗面化電着銅箔の表面形状及び／又は特性を制御することは、銅張積層板の挿入損失を低減する上で有利であった。
また、実施例１Ｃ～３Ｃの銅張積層板の挿入損失を比較すると、明らかに、ミクロ粗面化電着銅箔内の銅ノジュール非配置領域の数を増加させ、銅ノジュール配置領域内の銅ノジュールの平均幅を減少させることを含む銅ノジュール非配置領域の設計は、ミクロ粗面の電子経路の障害物を減少させ、信号伝送時の電子経路距離を短縮することが可能になった。更に、その設計は銅張積層板の挿入損失の抑制に有利であったため、実施例３Ｃの銅張積層板の挿入損失は実施例１Ｃ及び２Ｃの銅張積層板の挿入損失より低く、よって高周波数での信号伝送効率を最適化できた。以上のことから、明らかに、銅ノジュール非配置領域の数を増加させる程、そして銅ノジュールの平均幅を狭くする程、シグナルインテグリティ（ＳＩ）が向上し、即ち挿入損失が減少する。
また、ミクロ粗面化電着銅箔のＲｌｒ値又はＳｄｒ値を減少させることも、銅張積層板の挿入損失を抑制する上で有利であったため、実施例３Ｃの銅張積層板の挿入損失は実施例１Ｃ及び２Ｃの銅張積層板の挿入損失より低かった。このように、明らかに、ミクロ粗面化電着銅箔のＲｌｒ値又はＳｄｒ値の減少は、シグナルインテグリティを促進し、銅張積層板の挿入損失を低減するのに有用であった。要するに、実施例３のミクロ粗面化電着銅箔を銅張積層板に適用した場合、高周波数での銅張積層板の信号損失を更に抑制し、銅張積層板を用いた関連製品の効果及び品質を促進できた。
実験結果の考察
以上の実験結果から、明らかに、実施例１～３のミクロ粗面化電着銅箔の表面形状（即ち、特定のサイズ及び構造的特徴を有する複数の銅ノジュール非配置領域及び複数の銅ノジュール配置領域）、並びに／又は表面特性（即ち、特定の範囲のＲｌｒ値及び／又はＳｄｒ値）を制御することで、銅ノジュール非配置領域（歯肉に類似した構造を有する）内の電子経路距離を短縮し、高周波伝送での銅張積層板の挿入損失を減少できた。また、当該制御により、銅ノジュール配置領域（歯に類似させて設計した構造を有する）が、本発明のミクロ粗面化電着銅箔と樹脂基板との剥離強度を促進する上で有利になった。
従って、銅箔と樹脂基板との所望の剥離強度が維持されることを前提に、実施例１～３のいずれかのミクロ粗面化電着銅箔から成る銅張積層板は高周波数（４ＧＨｚ、８ＧＨｚ、１２．８９ＧＨｚ、１６ＧＨｚ）での銅張積層板の挿入損失を総合的に抑制又は低減し、それにより高周波伝送効率を促進できた。また、シランカップリング剤を塗布していない場合、本発明は、所望の剥離強度を付与し、銅張積層板から成る関連製品の効果及び品質を促進できた。
以上をまとめると、本発明によれば、ミクロ粗面化電着銅箔の表面形状及び表面特性を制御することにより銅箔と樹脂基板との所望の剥離強度を維持されることを前提に、銅箔に起因する高周波伝送の際の銅張積層板の挿入損失を総合的に抑制又は低減し、それにより電子製品の高周波信号伝送の効率化を促進することが可能になる。

Claims (8)

  1. ミクロ粗面化電着銅箔であって、
    複数の銅ノジュール非配置領域、及び複数の銅ノジュール配置領域を有するミクロ粗面であって、前記銅ノジュール非配置領域の一部は前記複数の銅ノジュール配置領域間に分散しているミクロ粗面、及び、
    前記ミクロ粗面上に形成し、前記銅ノジュール配置領域に設置した複数の銅ノジュールであって、前記銅ノジュールは前記銅ノジュール非配置領域に設置しておらず、銅ノジュール配置領域に前記銅ノジュールを並べて配置し、前記ミクロ粗面上の一つの方向に沿って形成する、複数の銅ノジュール、から成り、
    １２０μｍ２の前記ミクロ粗面において、前記銅ノジュール非配置領域の数は１０～５０個であり、
    各銅ノジュール非配置領域のサイズは５００ｎｍ×２５０ｎｍであり、
    各銅ノジュール配置領域の長さは３００ｎｍ～２，５００ｎｍであり、
    各銅ノジュール配置領域内の前記銅ノジュールの平均幅は１０ｎｍ～３００ｎｍであり、
    各銅ノジュール配置領域内の前記銅ノジュールの数は３～５０個である、ことを特徴とする、
    ミクロ粗面化電着銅箔。
  2. 各銅ノジュール配置領域内の前記銅ノジュールの平均幅は１０ｎｍ～２００ｎｍである、請求項１に記載の前記ミクロ粗面化電着銅箔。
  3. 各銅ノジュール配置領域内の前記銅ノジュールの数は３～１０個である、請求項１又は２に記載の前記ミクロ粗面化電着銅箔。
  4. 請求項１～３のいずれか一項に記載の前記ミクロ粗面化電着銅箔及び基板から成る銅張積層板であって、
    前記基板及び前記ミクロ粗面化電着銅箔は積層することを特徴とする、
    銅張積層板。
  5. 前記銅張積層板の４ＧＨｚでの挿入損失は－０．２６ｄＢ／ｉｎ～－０．３２ｄＢ／ｉｎである、請求項４に記載の前記銅張積層板。
  6. 前記銅張積層板の８ＧＨｚでの挿入損失は－０．４１ｄＢ／ｉｎ～－０．５１ｄＢ／ｉｎである、請求項４又は５に記載の前記銅張積層板。
  7. 前記銅張積層板の１２．８９ＧＨｚでの挿入損失は－０．５７ｄＢ／ｉｎ～－０．７３ｄＢ／ｉｎである、請求項４～６のいずれか一項に記載の前記銅張積層板。
  8. 前記銅張積層板の１６ＧＨｚでの挿入損失は－０．６７ｄＢ／ｉｎ～－０．８３ｄＢ／ｉｎである、請求項４～７のいずれか一項に記載の前記銅張積層板。
JP2020101588A 2019-06-19 2020-06-11 ミクロ粗面化した電着銅箔及び銅張積層板 Active JP7270579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021177752A JP7317924B2 (ja) 2019-06-19 2021-10-29 ミクロ粗面化電着銅箔及び銅張積層板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962863819P 2019-06-19 2019-06-19
US62/863,819 2019-06-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021177752A Division JP7317924B2 (ja) 2019-06-19 2021-10-29 ミクロ粗面化電着銅箔及び銅張積層板

Publications (3)

Publication Number Publication Date
JP2021001398A JP2021001398A (ja) 2021-01-07
JP2021001398A5 JP2021001398A5 (ja) 2021-12-02
JP7270579B2 true JP7270579B2 (ja) 2023-05-10

Family

ID=73799662

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020101588A Active JP7270579B2 (ja) 2019-06-19 2020-06-11 ミクロ粗面化した電着銅箔及び銅張積層板
JP2021177752A Active JP7317924B2 (ja) 2019-06-19 2021-10-29 ミクロ粗面化電着銅箔及び銅張積層板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021177752A Active JP7317924B2 (ja) 2019-06-19 2021-10-29 ミクロ粗面化電着銅箔及び銅張積層板

Country Status (4)

Country Link
US (2) US20200404784A1 (ja)
JP (2) JP7270579B2 (ja)
CN (2) CN113438806A (ja)
TW (1) TWI764170B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771015B (zh) * 2018-02-23 2022-03-29 古河电气工业株式会社 电解铜箔以及使用该电解铜箔的锂离子二次电池用负极、锂离子二次电池、覆铜层叠板和印刷布线板
JP7270579B2 (ja) * 2019-06-19 2023-05-10 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板
US11839024B2 (en) * 2020-07-15 2023-12-05 Dupont Electronics, Inc. Composite and copper clad laminate made therefrom
WO2023054398A1 (ja) * 2021-09-30 2023-04-06 三井金属鉱業株式会社 粗化処理銅箔及び銅張積層板、並びにプリント配線板の製造方法
LU501394B1 (en) 2022-02-07 2023-08-07 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing the same
CN114755241A (zh) * 2022-03-09 2022-07-15 三门三友科技股份有限公司 一种基于激光扫描的阴极铜质量检测系统及方法
TWI818576B (zh) * 2022-06-08 2023-10-11 昂筠國際股份有限公司 銅箔結構及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015124426A (ja) * 2013-12-27 2015-07-06 株式会社Ｓｈカッパープロダクツ 表面処理銅箔及び積層板
KR102404294B1 (ko) * 2014-09-30 2022-05-31 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤 플렉시블 회로 기판 및 전자 기기
CN107532322B (zh) * 2015-04-28 2019-07-16 三井金属矿业株式会社 粗糙化处理铜箔及印刷电路板
JP6193534B2 (ja) * 2015-07-03 2017-09-06 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
CN105348732A (zh) * 2015-09-15 2016-02-24 广东生益科技股份有限公司 电路基板及其制备方法
WO2017138338A1 (ja) * 2016-02-10 2017-08-17 古河電気工業株式会社 表面処理銅箔及びこれを用いて製造される銅張積層板
CN110088361B (zh) * 2016-12-14 2021-07-16 古河电气工业株式会社 表面处理铜箔以及覆铜层叠板
TWI619851B (zh) * 2017-02-24 2018-04-01 南亞塑膠工業股份有限公司 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法
WO2018181061A1 (ja) * 2017-03-30 2018-10-04 古河電気工業株式会社 表面処理銅箔及びこれを用いた銅張積層板
JP6632739B2 (ja) * 2017-04-25 2020-01-22 古河電気工業株式会社 表面処理銅箔
TWI668333B (zh) * 2018-09-17 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
TWI669032B (zh) * 2018-09-26 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
CN111031663B (zh) * 2018-10-09 2023-05-05 金居开发股份有限公司 铜箔基板
JP7270579B2 (ja) * 2019-06-19 2023-05-10 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板

Also Published As

Publication number Publication date
CN112118671B (zh) 2021-11-19
JP2021001398A (ja) 2021-01-07
US20200404784A1 (en) 2020-12-24
CN112118671A (zh) 2020-12-22
TWI764170B (zh) 2022-05-11
JP7317924B2 (ja) 2023-07-31
TW202106930A (zh) 2021-02-16
JP2022033061A (ja) 2022-02-25
CN113438806A (zh) 2021-09-24
US20210321514A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
JP7317924B2 (ja) ミクロ粗面化電着銅箔及び銅張積層板
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
JP5710737B1 (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
CN107923047B (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
KR102230999B1 (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
JP4955106B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP2013155415A (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
JP6261037B2 (ja) 高周波回路用銅箔、銅張積層板及びプリント配線板
JP2014100903A (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5358739B1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JPWO2010074054A1 (ja) 電子回路の形成方法
WO2010074061A1 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP2015105440A (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
TWI736325B (zh) 具有長島狀微結構的進階反轉電解銅箔及應用其的銅箔基板
WO2022176648A1 (ja) 表面処理銅箔
JP7177956B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP7325000B2 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
KR102454686B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
CN111031663A (zh) 微粗糙电解铜箔及铜箔基板
WO2022202540A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102495997B1 (ko) 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
WO2022202541A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
US20230284393A1 (en) Copper clad laminate and method for producing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210811

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20211025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220317

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220322

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220408

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220412

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220419

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220823

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220920

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220927

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230228

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230404

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150