KR20130085055A - 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 - Google Patents
액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 Download PDFInfo
- Publication number
- KR20130085055A KR20130085055A KR1020137014530A KR20137014530A KR20130085055A KR 20130085055 A KR20130085055 A KR 20130085055A KR 1020137014530 A KR1020137014530 A KR 1020137014530A KR 20137014530 A KR20137014530 A KR 20137014530A KR 20130085055 A KR20130085055 A KR 20130085055A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- copper foil
- liquid crystal
- crystal polymer
- layer
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/38—Chromatising
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0141—Liquid crystal polymer [LCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12014—All metal or with adjacent metals having metal particles
- Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
- Y10T428/12049—Nonmetal component
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 구리박과 액정 폴리머를 첩합시킨 구리 피복 적층판에 있어서, 구리박 회로 에칭 후에 액정 폴리머 수지 표면 상의 조화 입자 잔류물이 없는, 구리 피복 적층판을 제공한다. 구리박과 액정 폴리머를 첩합시킨 구리 피복 적층판으로서, 당해 구리박은 액정 폴리머와의 접착면에, 구리의 1 차 입자층과, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이며, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 구리 피복 적층판.
Description
본 발명은, 액정 폴리머 구리 피복 적층판에 관한 것으로, 특히 고주파 프린트 배선판용의 액정 폴리머 구리 피복 적층판에 관한 것이다. 또, 본 발명은 당해 액정 폴리머 구리 피복 적층판에 사용하는 구리박에 관한 것이다.
구리 및 구리 합금박 (이하 구리박이라고 한다) 은, 전기·전자 관련 산업의 발전에 크게 기여하고 있고, 특히 인쇄 회로재로서 불가결한 존재로 되어 있다. 프린트 배선판용 구리박은 일반적으로, 합성 수지 보드, 필름 등의 기재에 접착제를 통하거나, 또는 접착제를 사용하지 않고 고온 고압하에서 적층 접착하여 구리 피복 적층판을 제조하고, 그 후 목적으로 하는 회로를 형성하기 위해서, 레지스트 도포 및 노광 공정을 거쳐 필요한 회로를 인쇄한 후, 불필요한 부분을 제거하는 에칭 처리가 실시된다.
최종적으로, 필요한 소자가 납땜되어, 일렉트로닉스 디바이스용의 여러 가지 인쇄 회로판을 형성한다. 프린트 배선판용 구리박은, 수지 기재에 접착되는 면 (조화면(粗化面)) 과 비접착면 (광택면) 에서 상이하지만, 각각 많은 요망에 부응하지 않으면 안된다.
예를 들어, 구리박에 형성되는 조화면에 대한 요구로서는, 주로, 1) 보존시에 있어서의 산화 변색이 없는 것, 2) 기재와의 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분한 것, 3) 기재와의 적층, 에칭 후에 생기는, 이른바 에칭 잔류물이 없는 것 등을 들 수 있다.
프린트 배선판의 인쇄 회로에 있어서 파인 패턴화가 진전되면, 즉 회로가 가늘어지면, 염산 에칭액에 의해 회로가 박리되기 쉬워지는 경향이 강해져, 그 방지가 필요하다. 회로가 가늘어지면, 납땜 등의 처리시의 고온에 의해 회로가 역시 박리되기 쉬워져, 그 방지도 또 필요하다. 파인 패턴화가 진행되는 현재, 예를 들어 CuCl2 에칭액으로 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있는 것은 이미 필수 요건이며, 레지스트 등의 다양화에 따라 알칼리 에칭도 필요 요건이 되고 있다.
이러한 요망에 부응하여, 본 출원인은, 구리박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성함으로써, 인쇄 회로 구리박으로서 상기 서술한 많은 일반적 특성을 구비하는 것은 물론, 아크릴계 접착제를 사용했을 때의 내열 박리 강도를 저하시키지 않고, 내산화성이 우수한 구리박 처리 방법을 개발하는 것에 성공했다 (특허문헌 1 참조).
바람직하게는, 상기 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성한 후에, 크롬 산화물의 단독 피막 처리 혹은 크롬 산화물과 아연 및(또는) 아연 산화물과의 혼합 피막 처리를 대표로 하는 방청 처리가 실시된다.
또한, 전자 기기의 발전이 진행되는 가운데 구리박 회로 기판의 내열 박리성 향상의 요구가 격심해졌기 때문에, 본 출원인은, 구리박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는, 내열성이 우수한 인쇄용 구리박 처리 방법을 개발하는 것에 성공했다 (특허문헌 2 참조). 이것은 매우 유효한 발명이며, 오늘날 구리박 회로 재료의 주요 제품의 하나로 되어 있다.
그 후, 반도체 디바이스의 소형화, 고집적화가 발달하고, 전자 기기 신호의 고주파화가 진전되었다. 지금까지 절연 수지 기판으로서 사용되어 온 폴리이미드 필름 대신에, 고주파 기판으로서 유전 특성이 우수한 액정 폴리머가 사용되게 되었다. 예를 들어 특허문헌 3 에는, 액정 폴리머 필름과 구리박을 라미네이트한 구리 피복 적층판을 제조하고, 이것에 파인 패턴을 형성하는 것이 가능한 고주파 프린트 배선판용 구리박이 기재되어 있다.
그런데 상기 액정 폴리머를 사용한 프린트 배선판에 있어서, 특허문헌 2 에 참조되는 구리박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는 인쇄 회로용 구리박을 사용한 경우, 구리 피복 적층판의 파인 패턴 회로에 있어서, 회로 에칭 후의 액정 폴리머 수지 표면에 조화 입자 잔류물이 발생한다는 문제가 발생했기 때문에, 이것을 해결하는 것이 바람직하다.
따라서, 본 발명의 과제는, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 구리박과 액정 폴리머를 첩합(貼合)시킨 구리 피복 적층판에 있어서, 우수한 필 강도를 가지면서도 구리박 회로 에칭 후에 액정 폴리머 수지 표면 상의 조화 입자 잔류물이 없는, 구리 피복 적층판을 제공하는 것이다. 또, 본 발명의 과제는 그러한 구리 피복 적층판의 제조에 적합한 구리박을 제공하는 것이다.
본 발명은, 이하의 발명을 제공한다.
(1) 구리박과 액정 폴리머를 첩합시킨 구리 피복 적층판으로서, 당해 구리박은 액정 폴리머와의 접착면에, 구리의 1 차 입자층과, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이며, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 구리 피복 적층판.
(2) 상기 1 차 입자층 및 2 차 입자층이, 전기 도금층인 (1) 에 기재된 구리 피복 적층판.
(3) 2 차 입자가, 상기 1 차 입자 상에 성장한 1 또는 복수개의 나뭇가지상의 입자인 (1) 또는 (2) 에 기재된 구리 피복 적층판.
(4) 액정 폴리머와의 접착 강도가 0.60 kg/cm 이상인 (1) ∼ (3) 중 어느 한 항에 기재된 구리 피복 적층판.
(5) 구리박의 액정 폴리머와의 첩합면의 조도 Rz 가 1.5 ㎛ 이하인 (1) ∼ (4) 중 어느 한 항에 기재된 구리 피복 적층판.
(6) 구리박의 액정 폴리머와의 첩합면의 조도 Rz 가 1.0 ㎛ 이하인 (1) ∼ (5) 중 어느 한 항에 기재된 구리 피복 적층판.
(7) 고주파 프린트 배선판용인 (1) ∼ (6) 중 어느 한 항에 기재된 구리 피복 적층판.
(8) 액정 폴리머와 첩합시키기 위한 구리박으로서, 당해 구리박은 액정 폴리머와의 첩합면에, 구리의 1 차 입자층과, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이며, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 구리박.
(9) 상기 1 차 입자층 및 2 차 입자층이, 전기 도금층인 (8) 에 기재된 구리박.
(10) 액정 폴리머와의 접착 강도가 0.60 kg/cm 이상인 (8) 또는 (9) 에 기재된 구리박.
(11) 액정 폴리머와의 첩합면의 조도 Rz 가 1.5 ㎛ 이하인 (8) ∼ (10) 중 어느 한 항에 기재된 구리박.
(12) 액정 폴리머와의 첩합면의 조도 Rz 가 1.0 ㎛ 이하인 (8) ∼ (10) 중 어느 한 항에 기재된 구리박.
또, 상기 구리-코발트-니켈 합금 도금에 의한 2 차 입자층 상에, 코발트-니켈 합금 도금층을, 또 그 코발트-니켈 합금 도금층 상에, 추가로 아연-니켈 합금 도금층을 형성한 인쇄 회로용 구리박을 제공할 수 있다.
상기 코발트-니켈 합금 도금층은, 코발트의 부착량을 200 ∼ 3000 ㎍/d㎡ 으로 하고, 또한 코발트의 비율이 60 ∼ 66 질량% 로 할 수 있다. 상기 아연-니켈 합금 도금층에 있어서는, 그 총량을 150 ∼ 500 ㎍/d㎡ 의 범위로 하고, 니켈량이 50 ㎍/d㎡ 이상의 범위, 또한 니켈 비율이 0.16 ∼ 0.40 의 범위에 있는 아연-니켈 합금 도금층을 형성할 수 있다.
또, 상기 아연-니켈 합금 도금층 상에, 방청 처리층을 형성할 수 있다. 이 방청 처리에 대해서는, 예를 들어 크롬 산화물의 단독 피막 처리 혹은 크롬 산화물과 아연 및 (또는) 아연 산화물과의 혼합 피막 처리층을 형성할 수 있다. 또한, 상기 혼합 피막 처리층 상에는, 실란 커플링층을 형성할 수 있다.
본 발명에 관련된 구리 피복 적층판은, 액정 폴리머 (LCP) 와의 우수한 필 강도를 가지며, 또한 회로 에칭 후의 액정 폴리머 표면에 조화 입자 잔류물이 발생하지 않는 특성을 가질 수 있다.
또, 이상 성장한 입자가 적어져, 입자경이 일치하고, 또한 전체면을 덮게 되므로, 에칭성이 양호해지고, 정밀도가 높은 회로 형성이 가능해진다.
전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 격심한 요구가 이루어지고 있지만, 본 발명은 이들의 요구에 부응하는 기술적 효과를 갖는다.
도 1 은, 종래의 구리박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 경우의 에칭 잔류물이 생기는 원인을 나타내는 개념 설명도이다.
도 2 는, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리층의 개념 설명도이다.
도 3 은, 종래의 구리박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 경우의 표면의 현미경 사진이다.
도 4 는, 구리박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시하는 경우에, 전류 밀도를 내리고, 처리 속도를 내려 제조한 경우의 표면의 현미경 사진이다.
도 5 는, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리면의 층의 현미경 사진이다.
도 6 은, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리면의 층으로, 더욱 조도를 개선한 경우의 표면의 현미경 사진이다.
도 2 는, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리층의 개념 설명도이다.
도 3 은, 종래의 구리박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 경우의 표면의 현미경 사진이다.
도 4 는, 구리박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시하는 경우에, 전류 밀도를 내리고, 처리 속도를 내려 제조한 경우의 표면의 현미경 사진이다.
도 5 는, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리면의 층의 현미경 사진이다.
도 6 은, 본 발명의, 구리박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 에칭 잔류물이 억제된 구리박 처리면의 층으로, 더욱 조도를 개선한 경우의 표면의 현미경 사진이다.
구리 피복 적층판을 구성하는 절연 기판으로서 사용하는 액정 폴리머로서는, 특별히 제한은 없지만, 예를 들어 방향족 하이드록시카르복실산, 방향족 디카르복실산, 방향족 디올, 방향족 하이드록시아민, 방향족 디아민, 방향족 아미노카르복실산 등을 단독 중합 또는 공중합한 전(全) 방향족 폴리에스테르를 들 수 있다. 액정 폴리머는 일반적으로는 필름상으로 제공된다. 액정 폴리머와 구리박의 첩합은 일반적으로 열압착에 의해 실시할 수 있다.
본 발명에 있어서 사용하는 구리박은, 전해 구리박 혹은 압연 구리박 어느 것이어도 된다. 통상적으로, 구리박의, 수지 기재와 접착하는 면 즉 조화면에는 적층 후의 구리박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 구리박의 표면에, 「옹두리」상의 전착을 행하는 조화 처리가 실시된다. 전해 구리박은 제조 시점에서 요철을 가지고 있지만, 조화 처리에 의해 전해 구리박의 볼록부를 증강하여 요철을 한층 크게 한다.
압연 구리박과 전해 구리박에서는 처리 내용을 약간 다르게 하는 경우도 있다. 본 발명에 있어서는, 이러한 전처리 및 마무리 처리도 포함하여, 구리박 조화와 관련되는 공지된 처리를 필요에 따라 포함하여 「조화 처리」라고 하고 있다.
이 조화 처리를, 구리-코발트-니켈 합금 도금에 의해 실시하고자 하는 것이지만 (이하의 설명에 있어서는, 구리-코발트-니켈 합금 도금의 조화 처리를, 전공정과의 차이를 명확하게 하기 위해서, 「2 차 입자층」이라고 호칭한다.), 상기와 같이, 단순하게 구리박 상에 구리-코발트-니켈 합금 도금층을 형성한 것만으로는, 액정 폴리머 표면 상의 에칭 잔류물 등의 문제가 발생한다.
구리박 상에 구리-코발트-니켈 합금 도금층을 형성한 구리박의 표면의 현미경 사진을 도 3 에 나타낸다. 이 도 3 에 나타내는 바와 같이, 나뭇가지상으로 발달한 미세한 입자를 볼 수 있다. 일반적으로, 이 도 3 에 나타내는 나뭇가지상으로 발달한 미세한 입자는 고전류 밀도로 제조된다.
이와 같은 고전류 밀도로 처리된 경우에는, 초기 전착에 있어서의 입자의 핵 생성이 억제되므로, 입자 선단에 새로운 입자의 핵이 형성되기 위해서, 점차 나뭇가지상으로, 가늘고 길게 입자가 성장하게 된다. 도 3 에 나타내는 나뭇가지상 조화 입자를 형성한 경우, 그 입자 형상이 예리한 쐐기형이기 때문에, 조화 입자가 액정 폴리머 기판 내부에 박힘으로써, 우수한 기판 밀착성을 발휘할 수 있게 된다. 그러나 한편에서는, 이 기판 내부까지 침투된 미세 조화 입자가 회로 에칭 처리 후에 수지 표면에 잔류물로서 남게 된다는 문제를 일으킨다.
따라서, 이것을 방지하기 위해서, 전류 밀도를 내려 전기 도금하면, 도 4 에 나타내는 바와 같이, 날카로운 상승이 없어지고, 입자가 증가되고, 둥그스름한 형상의 입자가 성장한다. 그러나, 이 도 4 에 나타내는 바와 같은 상황하에 있어서는, 가루 떨어짐은 개선되지만 액정 폴리머와의 필 강도가 불충분해진다.
도 3 에 나타내는 바와 같은 구리-코발트-니켈 합금 도금층이 형성된 경우의, 에칭 잔류물이 생기는 원인을 도 1 의 개념 설명도에 나타낸다. 상기와 같이 구리박 상에 나뭇가지상으로 미세한 입자가 생기지만, 이 나뭇가지상의 입자는, 외력에 의해 나뭇가지의 일부가 부러지기 쉽고, 또 뿌리부터 탈락하기 때문에, 에칭 후에 잔류되기 쉽다. 또, 이 미세한 나뭇가지상의 입자는, 처리 중의 「스침」에 의한 박리, 박리 가루에 의한 롤의 오염이 발생하는 원인이 되기도 한다.
본 발명에 있어서는, 구리박의 표면에, 사전에 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하는 것이다. 이 개념도를 도 2 에 나타낸다. 구리박 상에, 이 1 차 입자 및 2 차 입자를 형성한 표면의 현미경 사진을 도 5 - 도 6 에 나타낸다 (자세한 것은 후술한다).
이로써, 처리 중의 「스침」에 의한 박리, 박리 가루에 의한 롤의 오염, 박리 가루에 의한 에칭 잔류물이 없어진다. 또한, 액정 폴리머와의 우수한 필 강도를 가지며, 또한 회로 에칭 후의 액정 폴리머 표면에 조화 입자 잔류물이 발생하지 않는 특성을 가질 수 있는 고주파 프린트 배선판용 구리박을 얻을 수 있다. 여기서, 고주파란 대체로 1 GHz 이상을 가리키며, 전형적으로는 5 ∼ 30 GHz 이다.
상기 1 차 입자층의 평균 입자경을 0.25 - 0.45 ㎛, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자경을 0.05 - 0.25 ㎛ 로 하는 것이, 하기에 나타내는 실시예에서 분명한 바와 같이, 에칭 잔류물을 방지하는 최적인 조건이다.
상기 1 차 입자층 및 2 차 입자층은, 전기 도금층에 의해 형성할 수 있다. 이 2 차 입자의 특징은, 상기 1 차 입자 상에 성장한 1 또는 복수개의 나뭇가지상의 입자이다.
상기와 같이, 2 차 입자층의 평균 입자경을 0.05 - 0.25 ㎛ 로 작게 하고 있지만, 이 입자경은 입자의 높이로 바꿔말할 수도 있다. 즉, 2 차 입자의 높이를 억제하고, 에칭 잔류물의 발생의 원인이 되는 입자의 박리 (가루 떨어짐) 를 억제한 것이, 본 발명의 특징의 하나라고도 할 수 있다. 한편, 본 발명에서는 1 차 입자층과 2 차 입자층의 이중 구조로 함으로써, 우수한 필 강도도 확보할 수 있게 된다.
이와 같이 하여 형성된 1 차 입자층 및 2 차 입자층을 갖는 구리박은, 액정 폴리머와의 접착 강도가 0.60 kg/cm 이상을 달성할 수 있다.
또, 1 차 입자층 및 2 차 입자층을 형성한 표면의 조도를 보면, Rz 를 1.5 ㎛ 이하 나아가서는, Rz 를 1.0 ㎛ 이하로 할 수 있다. 표면 조도를 낮게 하는 것은, 에칭 잔류물을 억제하는 데 보다 유효하다. 본 발명에 관련된 구리박을 사용함으로써, 상기의 성상과 특성을 구비한 고주파 프린트 배선판용 구리 피복 적층판을 제공할 수 있다.
(구리의 1 차 입자의 도금 조건)
구리의 1 차 입자의 도금 조건의 일례를 들면, 하기와 같다. 또한, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것이며, 구리의 1 차 입자는 구리박 상에 형성되는 평균 입자경이 주로 에칭 잔류물의 원인이 되는 가루 떨어짐 방지의 역할을 담당하는 것이다. 따라서, 평균 입자경이 본 발명의 범위에 들어가는 것이면, 하기에 표시하는 것 이외의 도금 조건인 것은 전혀 저해되는 것은 아니다. 본 발명은 이들을 포함하는 것이다.
액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액 온도 : 25 ∼ 50 ℃
전류 밀도 : 1 ∼ 58 A/d㎡
쿨롬량 : 4 ∼ 81 As/d㎡
(2 차 입자의 도금 조건)
또한, 상기와 마찬가지로, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것으로, 2 차 입자는 1 차 입자 상에 형성되는 것이며, 평균 입자경이 가루 떨어짐 방지의 역할을 담당하는 것이다. 따라서, 평균 입자경이 본 발명의 범위에 들어가는 것이면, 하기에 표시하는 것 이외의 도금 조건인 것은 전혀 저해되는 것은 아니다. 본 발명은 이들을 포함하는 것이다.
액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH : 2 ∼ 3
액 온도 : 30 ∼ 50 ℃
전류 밀도 : 24 ∼ 50 A/d㎡
쿨롬량 : 34 ∼ 48 As/d㎡
(내열층 (1) 을 형성하는 도금 조건)
본 발명에서는, 상기 2 차 입자층 상에, 추가로 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.
액 조성 : 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ
pH : 2 ∼ 3
액 온도 : 40 ∼ 60 ℃
전류 밀도 : 5 ∼ 20 A/d㎡
쿨롬량 : 10 ∼ 20 As/d㎡
(내열층 (2) 을 형성하는 도금 조건)
본 발명에서는, 상기 2 차 입자층 상에, 추가로 다음의 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.
액 조성 : 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ
pH : 3 ∼ 4
액 온도 : 30 ∼ 50 ℃
전류 밀도 : 1 ∼ 2 A/d㎡
쿨롬량 : 1 ∼ 2 As/d㎡
(방청층을 형성하는 도금 조건)
본 발명에서는, 추가로 다음의 방청층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다. 하기에 있어서는, 침지 크로메이트 처리의 조건을 나타냈지만, 전해 크로메이트 처리여도 된다.
액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH : 3 ∼ 4
액 온도 : 50 ∼ 60 ℃
전류 밀도 : 0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해)
쿨롬량 : 0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해)
(내후성층의 종류)
방청층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 커플링 처리를 실시할 수 있다.
이 실란 커플링제로서는, 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있지만, 이들을 적절히 선택하여 사용할 수 있다.
도포 방법은 실란 커플링제 용액의 스프레이 분사, 코터 도포, 침지, 흘려 내림 등 어느 것이어도 된다. 이들에 대해서는, 이미 공지된 기술이므로 (예를 들어, 일본 특허공보 소60-15654호 참조), 자세한 것은 생략한다.
상기 2 차 입자로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 10 ∼ 30 mg/d㎡ 구리 - 100 ∼ 3000 ㎍/d㎡ 코발트 - 50 ∼ 500 ㎍/d㎡ 니켈의 3 원계 합금층을 형성할 수 있다.
Cu 부착량이 10 mg/d㎡ 미만에서는, 충분한 크기의 조화 입자 형성이 곤란해져, 기판 밀착성이 악화되기 쉽다. Cu 부착량이 30 mg/d㎡ 을 초과하면, 기판 특성에 있어서의 내열성이나 내약품성이 악화되기 쉽다.
Co 부착량이 100 ㎍/d㎡ 미만에서는, 에칭성이 악화된다. Co 부착량이 3000 ㎍/d㎡ 을 초과하면, 자성의 영향을 고려하지 않으면 안되는 경우에는 바람직하지 않고, 내산성 및 내약품성의 악화가 고려될 수 있다.
Ni 부착량이 50 ㎍/d㎡ 미만이면 내열성이 악화된다. 한편, Ni 부착량이 500 ㎍/d㎡ 을 초과하면, 에칭성이 저하된다. 즉, 에칭 잔류물이 생기고, 또 에칭할 수 없다는 레벨은 아니지만, 파인 패턴화가 어려워진다. 바람직한 Co 부착량은 500 ∼ 2000 ㎍/d㎡ 이며, 그리고 바람직한 니켈 부착량은 50 ∼ 300 ㎍/d㎡ 이다.
이상으로부터, 구리-코발트-니켈 합금 도금의 부착량은, 10 ∼ 30 mg/d㎡ 구리 - 100 ∼ 3000 ㎍/d㎡ 코발트 - 50 ∼ 500 ㎍/d㎡ 니켈인 것이 바람직하다고 할 수 있다. 이 3 원계 합금층의 각 부착량은 어디까지나 바람직한 조건이며, 이 양을 초과하는 범위를 부정하는 것은 아니다.
일반적으로, 회로를 형성하는 경우에는, 하기의 실시예 중에서 설명하는 알칼리성 에칭액 및 염화구리계 에칭액을 사용하여 실시된다. 이 에칭액 및 에칭 조건은, 범용성이 있는 것이지만, 이 조건에 한정되는 것은 없고, 임의로 선택할 수 있는 것은 이해되어야 할 것이다.
본 발명은 상기와 같이, 2 차 입자를 형성한 후 (조화 처리 후), 조화면 상에 코발트-니켈 합금 도금층을 형성할 수 있다.
이 코발트-니켈 합금 도금층은, 코발트의 부착량이 200 ∼ 3000 ㎍/d㎡ 이며, 또한 코발트의 비율이 60 ∼ 66 질량% 로 하는 것이 바람직하다. 이 처리는 넓은 의미에서 일종의 방청 처리로 볼 수 있다.
이 코발트-니켈 합금 도금층은, 구리박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되고, 또 처리 표면이 불그스름해지므로 바람직하지 않다.
또, 코발트 부착량이 3000 ㎍/d㎡ 을 초과하면, 자성의 영향을 고려하지 않으면 안되는 경우에는 바람직하지 않고, 또, 내산성 및 내약품성의 악화가 고려된다. 바람직한 코발트 부착량은 400 ∼ 2500 ㎍/d㎡ 이다.
한편, 니켈 부착량이 적은 경우에는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 저하된다. 또, 니켈 부착량이 너무 많은 경우에는, 알칼리 에칭성이 악화된다.
본 발명에서는, 코발트-니켈 합금 도금 상에 추가로, 아연-니켈 합금 도금층을 형성할 수 있다. 아연-니켈 합금 도금층의 총량을 150 ∼ 500 ㎍/d㎡ 으로 하고, 또한 니켈의 비율을 16 ∼ 40 질량% 로 한다. 이것은, 내열 방청층이라는 역할을 갖는 것이다. 이 조건도, 어디까지나 바람직한 조건으로서, 다른 공지된 아연-니켈 합금 도금을 사용할 수 있다. 이 아연-니켈 합금 도금은, 본 발명에 있어서는, 바람직한 부가적 조건인 것이 이해될 것이다.
인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온이 되고, 또 제품이 된 후의 기기 사용 중의 열 발생이 있다. 예를 들어, 수지에 구리박을 열압착으로 접합하는, 이른바 2 층재에서는, 접합시에 300 ℃ 이상의 열을 받는다. 이와 같은 상황 중에서도, 구리박과 수지 기재 사이에서의 접합력의 저하를 방지하는 것이 필요하고, 이 아연-니켈 합금 도금은 유효하다.
또한, 아연-니켈 합금 도금층의 총량이 150 ㎍/d㎡ 미만에서는, 내열 방청력이 저하되어 내열 방청층으로서의 역할을 담당하는 것이 어려워지고, 동 총량이 500 ㎍/d㎡ 을 초과하면, 내염산성이 악화되는 경향이 있다.
상기와 같이, 본 발명은, 2 차 입자층으로서의 구리-코발트-니켈 합금 도금층 상에, 필요에 따라 코발트-니켈 합금 도금층, 나아가서는 아연-니켈 합금 도금층을 순차 형성할 수 있다. 이들 층에 있어서의 합계량의 코발트 부착량 및 니켈 부착량을 조절할 수도 있다. 코발트의 합계 부착량이 300 ∼ 4000 ㎍/d㎡, 니켈의 합계 부착량이 150 ∼ 1500 ㎍/d㎡ 으로 하는 것이 바람직하다.
코발트의 합계 부착량이 300 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하되고, 코발트의 합계 부착량이 4000 ㎍/d㎡ 을 초과하면, 에칭 얼룩이 생기는 경우가 있다. 또, 니켈의 합계 부착량이 150 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하된다. 니켈의 합계 부착량이 1500 ㎍/d㎡ 을 초과하면, 에칭 잔류물이 생긴다.
바람직하게는, 코발트의 합계 부착량은 1500 ∼ 3500 ㎍/d㎡ 이며, 그리고 니켈의 합계 부착량은 500 ∼ 1000 ㎍/d㎡ 이다. 상기의 조건을 만족시키면, 특별히 이 단락에 기재하는 조건에 제한될 필요는 없다.
이 후, 필요에 따라 방청 처리가 실시된다. 본 발명에 있어서 바람직한 방청 처리는, 크롬 산화물 단독의 피막 처리 혹은 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리이다. 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리란, 아연염 또는 산화아연과 크롬산염을 포함하는 도금욕을 사용하여 전기 도금에 의해 아연 또는 산화아연과 크롬 산화물로 이루어지는 아연-크롬기 혼합물의 방청층을 피복하는 처리이다.
도금욕으로서는, 대표적으로는 K2Cr2O7, Na2Cr2O7 등의 중크롬산염이나 CrO3 등의 적어도 일종과, 수용성 아연염, 예를 들어 ZnO, ZnSO4·7H2O 등 적어도 일종과, 수산화알칼리와의 혼합 수용액이 사용된다. 대표적인 도금욕 조성과 전해 조건예는 다음과 같다.
이렇게 하여 얻어진 구리박은, 액정 폴리머와의 우수한 필 강도를 가지며, 회로 에칭 처리 후의 액정 폴리머 표면의 내산화성 및 내염산성을 갖는다. 또, CuCl2 에칭액으로 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있고, 게다가 알칼리 에칭도 가능하게 한다.
알칼리 에칭액으로서는, 예를 들어, NH4OH : 6 몰/리터, NH4Cl : 5 몰/리터, CuCl2 : 2 몰/리터 (온도 50 ℃) 등의 액이 알려져 있다.
마지막으로, 필요에 따라 구리박과 액정 폴리머의 접착력의 개선을 주목적으로 하여, 방청층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 처리가 실시된다.
이 실란 처리에 사용하는 실란 커플링제로서는, 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있지만, 이들을 적절히 선택하여 사용할 수 있다.
도포 방법은, 실란 커플링제 용액의 스프레이에 의한 분사, 코터로의 도포, 침지, 흘려내림 등 어느 것이어도 된다. 예를 들어, 일본 특허공보 소60-15654호는, 구리박의 조면측에 크로메이트 처리를 실시한 후 실란 커플링제 처리를 실시함으로써 구리박과 수지 기판의 접착력을 개선하는 것을 기재하고 있다. 자세한 것은 이것을 참조하기 바란다. 이 후, 필요하면 구리박의 연성을 개선하는 목적에서 어닐링 처리를 실시하는 경우도 있다.
실시예
이하, 실시예 및 비교예에 의거하여 설명한다. 또한, 본 실시예는 어디까지나 일례이며, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 양태 또는 변형을 포함하는 것이다.
(실시예 1 - 실시예 9)
두께 12 ㎛ 의 압연 구리박에, 하기에 나타내는 조건 범위에서, 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금) 형성했다.
사용한 욕 조성 및 도금 조건은, 다음과 같다.
[욕 조성 및 도금 조건]
(A) 1 차 입자층의 형성 (Cu 도금)
액 조성 : 구리 15 g/ℓ, 황산 75 g/ℓ
액 온도 : 35 ℃
전류 밀도 : 48 ∼ 60 A/d㎡ 및 1 ∼ 10 A/d㎡
쿨롬량 : 70 ∼ 90 As/d㎡ 및 5 ∼ 20 As/d㎡
(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금)
액 조성 : 구리 15 g/ℓ, 니켈 8 g/ℓ, 코발트 8 g/ℓ
pH : 2
액 온도 : 40 ℃
전류 밀도 : 10 ∼ 33 A/d㎡
쿨롬량 : 30 ∼ 45 As/d㎡
(비교예 1 - 비교예 9)
비교예에 있어서, 사용한 욕 조성은 실시예와 동일하다. 도금 조건은 다음과 같다.
[비교예 1 - 비교예 4 에 있어서의 도금 조건]
(A) 1 차 입자층의 형성 (구리 도금)
전류 밀도 : 30 ∼ 47 A/d㎡ 및 1 ∼ 5 A/d㎡
쿨롬량 : 40 ∼ 69 As/d㎡ 및 1 ∼ 5 As/d㎡
(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금 조건)
전류 밀도 : 10 ∼ 34 A/d㎡
쿨롬량 : 30 ∼ 48 As/d㎡
[비교예 5 - 비교예 7 에 있어서의 도금 조건]
(A) 1 차 입자층의 형성 (구리 도금)
전류 밀도 : 48 ∼ 60 A/d㎡ 및 1 ∼ 10 A/d㎡
쿨롬량 : 70 ∼ 90 As/d㎡ 및 5 ∼ 20 As/d㎡
(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금 조건)
전류 밀도 : 34 ∼ 50 A/d㎡
쿨롬량 : 46 ∼ 55 As/d㎡
상기 실시예 8 및 9 에 대해서는, 조화 처리를 실시한 구리박의 조화 처리면 상에, 이하의 순서대로 추가로 내열층 (1), 내열층 (2), 방청층, 및 내후성층을 형성했다.
(1) 내열층 (1)
조화 처리를 실시한 구리박의 조화 처리면 상에 내열층 (1) 을 형성했다. 내열층 (1) 의 형성 조건을 하기에 나타낸다.
액 조성 : 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ
pH : 2 ∼ 3
액 온도 : 40 ∼ 60 ℃
전류 밀도 : 5 ∼ 20 A/d㎡
쿨롬량 : 10 ∼ 20 As/d㎡
(2) 내열층 (2)
상기 내열층 (1) 을 형성한 구리박 상에 내열층 (2) 을 형성했다. 내열층 (2) 의 형성 조건을 하기에 나타낸다.
액 조성 : 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ
pH : 3 ∼ 4
액 온도 : 30 ∼ 50 ℃
전류 밀도 : 1 ∼ 2 A/d㎡
쿨롬량 : 1 ∼ 2 As/d㎡
(3) 방청층
상기 내열층 (1) 및 (2) 를 형성한 구리박 상에 추가로 방청층을 형성했다. 방청층의 형성 조건을 하기에 나타낸다.
액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH : 3 ∼ 4
액 온도 : 50 ∼ 60 ℃
전류 밀도 : 0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해)
쿨롬량 : 0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해)
(4) 내후성층
상기 내열층 (1), (2) 및 방청층을 형성한 구리박 상에 추가로 내후성층을 형성했다. 형성 조건을 하기에 나타낸다.
아미노기를 갖는 실란 커플링제로서, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리에톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민, N-페닐-3-아미노프로필트리메톡시실란 등을 들 수 있고, 이들의 실란 커플링제를 단독 혹은 2 종 이상의 조합으로, 도포·건조를 실시하여, 내후성층을 형성했다.
상기 실시예에 의해 형성한 구리박 상의 1 차 입자층 (Cu 도금) 및 2 차 입자층 (Cu-Co-Ni 합금 도금) 을 형성한 경우의, 1 차 입자의 평균 입경, 2 차 입자의 평균 입경, 필 강도, 조도 (Rz), 조화 입자의 잔류물의 유무의 결과를 표 1 에 나타낸다. 여기서 필 강도 평가용 샘플은 실시예, 비교예의 두께 12 ㎛ 구리박과 두께 25 ㎛ 의 주식회사 쿠라레 제조 액정 폴리머 필름 (VECSTAR CT-25N) 을 열 프레스로 접착하여 구리 피복 적층판을 제조한 후, 회로 에칭을 실시하고, 필 평가를 실시했다. 필 강도의 평가는, 상기 회로 에칭 처리에 의해 3 mm 폭의 직선 회로를 형성하고, 액정 폴리머 필름에 대해 90 °방향으로 향하여 잡아떼는 방법에 의해 실시했다. 1 차 입자의 평균 직경은 구리박에 조화 처리를 실시한 샘플의 조화 처리면의 표면을 전자 현미경 ((주) 히타치 하이테크놀로지즈 제조 S4700) 을 사용하여 30000 배의 배율로 관찰을 실시하고, 절단법에 의해 평균 입자경을 측정했다. 구체적으로는 현미경 화상 상에서, 측정선을 입계가 선명하고 측정하기 쉬운 지점에 종횡으로 4 줄씩 긋고, 측정선과 교차하는 입자의 수로부터 평균 입자경을 측정했다. 2 차 입자의 평균 직경은 구리박에 조화 처리를 실시한 샘플의 조화 처리면의 표면을 전자 현미경 ((주) 히타치 하이테크놀로지즈 제조 S4700) 을 사용하여 30000 배의 배율로 관찰을 실시하고, 절단법에 의해 평균 입자경을 측정했다. 구체적으로는 현미경 화상 상에서, 측정선을 입계가 선명하고 측정하기 쉬운 지점에 종횡으로 4 줄씩 긋고, 측정선과 교차하는 입자의 수로부터 평균 입자경을 측정했다. 조도 (Rz) 는 (주) 고사카 연구소 제조의 조도 측정기를 사용하여, 조화 처리를 실시한 구리박 표면에 대해 접촉식 조도를 측정했다.
또 상기의 구리 피복 적층판을 일반적인 회로 에칭 처리용의 염화구리 용액으로 구리박을 에칭 제거한 후, 액정 폴리머 필름 표면을 광학 현미경으로 관찰함으로써 조화 입자의 잔류물의 유무에 의한 변색 정도를 관찰했다.
또, 비교예로서 동일한 결과를 표 1 에 나타낸다.
표 1 에서 분명한 바와 같이, 본 발명의 실시예의 결과는 다음과 같다.
실시예 1 은, 1 차 입자를 형성하는 전류 밀도를 51 A/d㎡ 과 2 A/d㎡ 으로 하고, 쿨롬량을 72 As/d㎡ 과 8 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 24 A/d㎡ 으로 하고, 쿨롬량을 34 As/d㎡ 으로 한 경우이다.
또한, 1 차 입자를 형성하는 전류 밀도와 쿨롬량이 2 단계로 되어 있지만, 통상적으로 1 차 입자를 형성하는 경우에는, 2 단계의 전기 도금이 필요하게 된다. 즉, 제 1 단계의 핵입자 형성의 도금 조건과 제 2 단계의 핵입자의 성장의 전기 도금이다. 최초의 도금 조건은, 제 1 단계의 핵형성 입자 형성을 위한 전기 도금 조건이며, 다음의 도금 조건은, 제 2 단계의 핵입자의 성장을 위한 전기 도금 조건이다. 이하의 실시예 및 비교예에 대해서도 동일하므로 설명은 생략한다.
이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자의 평균 입자경이 0.05 ㎛ 이며, 상태(常態) 필 강도가 0.62 kg/cm 로 높고, 또한 표면 조도 Rz 가 0.98 ㎛ 이며, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 2 는, 1 차 입자를 형성하는 전류 밀도를 51 A/d㎡ 과 2 A/d㎡ 으로 하고, 쿨롬량을 72 As/d㎡ 과 8 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 으로 하고, 쿨롬량을 39 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 상태 필 강도가 0.63 kg/cm 로 높고, 표면 조도 Rz 가 0.98 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 3 은, 1 차 입자를 형성하는 전류 밀도를 51 A/d㎡ 과 2 A/d㎡ 으로 하고, 쿨롬량을 72 As/d㎡ 과 8 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 으로 하고, 쿨롬량을 44 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 상태 필 강도가 0.64 kg/cm 로 높고, 표면 조도 Rz 가 1.02 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 4 는, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 과 3 A/d㎡ 으로 하고, 쿨롬량을 77 As/d㎡ 과 12 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 24 A/d㎡ 으로 하고, 쿨롬량을 34 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.05 ㎛ 이며, 상태 필 강도가 0.65 kg/cm 로 높고, 표면 조도 Rz 가 1.20 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 5 는, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 과 3 A/d㎡ 으로 하고, 쿨롬량을 77 As/d㎡ 과 12 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 으로 하고, 쿨롬량을 39 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 상태 필 강도가 0.66 kg/cm 로 높고, 표면 조도 Rz 가 1.20 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 6 은, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 과 3 A/d㎡ 으로 하고, 쿨롬량을 77 As/d㎡ 과 12 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 으로 하고, 쿨롬량을 44 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 상태 필 강도가 0.67 kg/cm 로 높고, 표면 조도 Rz 가 1.51 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 7 은, 1 차 입자를 형성하는 전류 밀도를 58 A/d㎡ 과 4 A/d㎡ 으로 하고, 쿨롬량을 81 As/d㎡ 과 16 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 24 A/d㎡ 으로 하고, 쿨롬량을 34 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자경이 0.05 ㎛ 이며, 상태 필 강도가 0.66 kg/cm 로 높고, 표면 조도 Rz 가 1.21 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
실시예 8 은, 1 차 입자를 형성하는 전류 밀도를 58 A/d㎡ 과 4 A/d㎡ 으로 하고, 쿨롬량을 81 As/d㎡ 과 16 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 으로 하고, 쿨롬량을 39 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 상태 필 강도가 0.67 kg/cm 로 높고, 표면 조도 Rz 가 1.54 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
또, 실시예 8 은 내열층, 방청층 및 내후성층을 형성하고 있지만, 실시예 1 ∼ 7 과 동일한 정도의 결과를 얻을 수 있었다.
실시예 9 는, 1 차 입자를 형성하는 전류 밀도를 58 A/d㎡ 과 4 A/d㎡ 으로 하고, 쿨롬량을 81 As/d㎡ 과 16 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 으로 하고, 쿨롬량을 44 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 상태 필 강도가 0.67 kg/cm 로 높고, 표면 조도 Rz 가 1.60 ㎛ 이고, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없다는 특징을 구비하고 있었다.
또, 실시예 9 는 내열층, 방청층 및 내후성층을 형성하고 있지만, 실시예 1 ∼ 7 과 동일한 정도의 결과를 얻을 수 있었다.
이에 대하여, 비교예는 다음의 결과가 되었다.
비교예 1 은, 1 차 입자를 형성하는 전류 밀도를 47 A/d㎡ 과 1 A/d㎡ 으로 하고, 쿨롬량을 66 As/d㎡ 과 4 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 24 A/d㎡ 으로 하고, 쿨롬량을 34 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자경이 0.05 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없었지만, 상태 필 강도가 0.49 kg/cm 로 낮고, 또한 표면 조도 Rz 가 0.87 ㎛ 로 낮았다.
비교예 2 는, 1 차 입자를 형성하는 전류 밀도를 47 A/d㎡ 과 1 A/d㎡ 으로 하고, 쿨롬량을 66 As/d㎡ 과 4 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 으로 하고, 쿨롬량을 39 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 회로 에칭 후에 조화 입자의 잔류물에 의한 변색이 없었지만, 상태 필 강도가 0.49 kg/cm 로 낮고, 또한 표면 조도 Rz 가 0.88 ㎛ 로 낮았다.
비교예 3 은, 1 차 입자를 형성하는 전류 밀도를 47 A/d㎡ 과 1 A/d㎡ 으로 하고, 쿨롬량을 66 As/d㎡ 과 4 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 으로 하고, 쿨롬량을 44 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 였다. 상태 필 강도가 0.51 kg/cm 로 낮고, 또한 표면 조도 Rz 가 0.90 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
비교예 4 는, 1 차 입자를 형성하는 전류 밀도를 47 A/d㎡ 과 1 A/d㎡ 으로 하고, 쿨롬량을 66 As/d㎡ 과 4 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 34 A/d㎡ 으로 하고, 쿨롬량을 48 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자경이 0.35 ㎛ 로 커졌다. 상태 필 강도가 0.52 kg/cm 로 낮고, 또한 표면 조도 Rz 가 0.91 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
비교예 5 는, 1 차 입자를 형성하는 전류 밀도를 51 A/d㎡ 과 2 A/d㎡ 으로 하고, 쿨롬량을 72 As/d㎡ 과 8 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 34 A/d㎡ 으로 하고, 쿨롬량을 48 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자의 평균 입자경이 0.35 ㎛ 로 커졌다. 상태 필 강도가 0.64 kg/cm 로 실시예 레벨이며, 또한 표면 조도 Rz 가 1.15 ㎛ 였다. 그러나, 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
비교예 6 은, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 과 3 A/d㎡ 으로 하고, 쿨롬량을 77 As/d㎡ 과 12 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 34 A/d㎡ 으로 하고, 쿨롬량을 48 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.35 ㎛ 로 커졌다. 상태 필 강도가 0.66 kg/cm 로 실시예 레벨이며, 또한 표면 조도 Rz 가 1.50 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
비교예 7 은, 1 차 입자를 형성하는 전류 밀도를 58 A/d㎡ 과 4 A/d㎡ 으로 하고, 쿨롬량을 81 As/d㎡ 과 16 As/d㎡ 으로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 34 A/d㎡ 으로 하고, 쿨롬량을 48 As/d㎡ 으로 한 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자경이 0.35 ㎛ 로 커졌다. 상태 필 강도가 0.66 kg/cm 로 실시예 레벨이지만, 또한 표면 조도 Rz 가 1.55 ㎛ 로 커졌다. 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
비교예 8 은, 구리박 상에 1 차 입자를 형성하는 전류 밀도를 51 A/d㎡ 과 2 A/d㎡ 으로 하고, 쿨롬량을 72 As/d㎡ 과 8 As/d㎡ 으로 한 경우이고, 1 차 입자층만을 형성하고, 2 차 입자경이 없는 경우이다.
이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 가루 떨어짐은 없고, 상태 필 강도가 0.57 kg/cm 로 낮았다. 또한 표면 조도 Rz 가 1.10 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 변색은 관찰되지 않았다.
비교예 9 는, 1 차 입자경이 존재하지 않고, 2 차 입자층만의 종래예를 나타내는 것이다. 즉, 2 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 으로 하고, 쿨롬량을 25 As/d㎡ 으로 한 경우이다.
이 결과, 2 차 입자의 평균 입자경이 0.60 ㎛ 로 커졌다. 상태 필 강도가 0.65 kg/cm 로 실시예 레벨이며, 또한 표면 조도 Rz 가 0.78 ㎛ 였다. 회로 에칭 후에 조화 입자의 잔류물에 의한 흑색 변색이 관찰되어 불량이었다.
상기 실시예 및 비교예의 대비에서 분명한 바와 같이, 본 발명의 구리 피복 적층판은, 액정 폴리머와의 필 강도가 높고, 또한 회로 에칭 후에 수지 표면에 조화 입자의 잔류물이 없다는 우수한 효과를 갖는 것을 알 수 있다.
Claims (12)
- 구리박과 액정 폴리머를 첩합시킨 구리 피복 적층판으로서, 당해 구리박은 액정 폴리머와의 접착면에, 구리의 1 차 입자층과, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이며, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 구리 피복 적층판.
- 제 1 항에 있어서,
상기 1 차 입자층 및 2 차 입자층이, 전기 도금층인 구리 피복 적층판. - 제 1 항 또는 제 2 항에 있어서,
2 차 입자가, 상기 1 차 입자 상에 성장한 1 또는 복수개의 나뭇가지상의 입자인 구리 피복 적층판. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
액정 폴리머와의 접착 강도가 0.60 kg/cm 이상인 구리 피복 적층판. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
구리박의 액정 폴리머와의 첩합면의 조도 Rz 가 1.5 ㎛ 이하인 구리 피복 적층판. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
구리박의 액정 폴리머와의 첩합면의 조도 Rz 가 1.0 ㎛ 이하인 구리 피복 적층판. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
고주파 프린트 배선판용인 구리 피복 적층판. - 액정 폴리머와 첩합시키기 위한 구리박으로서, 당해 구리박은 액정 폴리머와의 첩합면에, 구리의 1 차 입자층과, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이며, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 구리박.
- 제 8 항에 있어서,
상기 1 차 입자층 및 2 차 입자층이, 전기 도금층인 구리박. - 제 8 항 또는 제 9 항에 있어서,
액정 폴리머와의 접착 강도가 0.60 kg/cm 이상인 구리박. - 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
액정 폴리머와의 첩합면의 조도 Rz 가 1.5 ㎛ 이하인 구리박. - 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
액정 폴리머와의 첩합면의 조도 Rz 가 1.0 ㎛ 이하인 구리박.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127772A JP5654416B2 (ja) | 2011-06-07 | 2011-06-07 | 液晶ポリマー銅張積層板及び当該積層板に用いる銅箔 |
JPJP-P-2011-127772 | 2011-06-07 | ||
PCT/JP2012/056318 WO2012169249A1 (ja) | 2011-06-07 | 2012-03-12 | 液晶ポリマー銅張積層板及び当該積層板に用いる銅箔 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157013962A Division KR20150065927A (ko) | 2011-06-07 | 2012-03-12 | 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130085055A true KR20130085055A (ko) | 2013-07-26 |
KR101853519B1 KR101853519B1 (ko) | 2018-04-30 |
Family
ID=47295823
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157013962A KR20150065927A (ko) | 2011-06-07 | 2012-03-12 | 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 |
KR1020137014530A KR101853519B1 (ko) | 2011-06-07 | 2012-03-12 | 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157013962A KR20150065927A (ko) | 2011-06-07 | 2012-03-12 | 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 |
Country Status (9)
Country | Link |
---|---|
US (1) | US9060431B2 (ko) |
EP (1) | EP2719799A1 (ko) |
JP (1) | JP5654416B2 (ko) |
KR (2) | KR20150065927A (ko) |
CN (1) | CN103562440B (ko) |
MY (1) | MY163318A (ko) |
SG (1) | SG189489A1 (ko) |
TW (2) | TWI554392B (ko) |
WO (1) | WO2012169249A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170015111A (ko) * | 2015-07-29 | 2017-02-08 | 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 | 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101328235B1 (ko) * | 2010-05-07 | 2013-11-14 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 인쇄 회로용 동박 |
CN103125149B (zh) | 2010-09-27 | 2016-09-14 | 吉坤日矿日石金属株式会社 | 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板 |
WO2013065730A2 (ja) * | 2011-11-04 | 2013-05-10 | Jx日鉱日石金属株式会社 | 印刷回路用銅箔 |
US9674955B2 (en) * | 2011-11-09 | 2017-06-06 | Lg Innotek Co., Ltd. | Tape carrier package, method of manufacturing the same and chip package |
JP2014224313A (ja) * | 2013-04-26 | 2014-12-04 | Jx日鉱日石金属株式会社 | 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法 |
JP6511225B2 (ja) * | 2013-04-26 | 2019-05-15 | Jx金属株式会社 | 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法 |
WO2014204206A1 (en) | 2013-06-20 | 2014-12-24 | Lg Electronics Inc. | Conductive film and touch panel including the same |
JP6335449B2 (ja) * | 2013-07-24 | 2018-05-30 | Jx金属株式会社 | キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法 |
JP2015134953A (ja) * | 2014-01-17 | 2015-07-27 | Jx日鉱日石金属株式会社 | 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法 |
WO2016158775A1 (ja) * | 2015-03-31 | 2016-10-06 | 三井金属鉱業株式会社 | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 |
JP6178360B2 (ja) * | 2015-05-11 | 2017-08-09 | Jx金属株式会社 | 表面処理銅箔、キャリア付銅箔、プリント回路板の製造方法、銅張積層板の製造方法及びプリント配線板の製造方法 |
US9647272B1 (en) * | 2016-01-14 | 2017-05-09 | Chang Chun Petrochemical Co., Ltd. | Surface-treated copper foil |
JP2017193778A (ja) * | 2016-04-15 | 2017-10-26 | Jx金属株式会社 | 銅箔、高周波回路用銅箔、キャリア付銅箔、高周波回路用キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
JP7178634B2 (ja) * | 2016-05-20 | 2022-11-28 | パナソニックIpマネジメント株式会社 | 金属張積層板の製造方法、電子回路基板の製造方法 |
JP7033905B2 (ja) * | 2017-02-07 | 2022-03-11 | Jx金属株式会社 | 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
JP2017133105A (ja) * | 2017-03-06 | 2017-08-03 | Jx金属株式会社 | キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法 |
CN108060439A (zh) * | 2017-12-01 | 2018-05-22 | 马鞍山市鑫龙特钢有限公司 | 一种耐磨耐热低合金钢的制备方法 |
EP3786317A4 (en) | 2018-04-27 | 2022-04-20 | JX Nippon Mining & Metals Corporation | SURFACE TREATED COPPER FOIL, COPPER COATED LAMINATE AND CIRCUIT BOARD |
JP7267567B2 (ja) * | 2018-10-31 | 2023-05-02 | ユニチカ株式会社 | 低誘電率ポリイミド |
TWI776168B (zh) * | 2019-06-19 | 2022-09-01 | 金居開發股份有限公司 | 進階反轉電解銅箔及應用其的銅箔基板 |
US11408087B2 (en) | 2019-06-19 | 2022-08-09 | Co-Tech Development Corp. | Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same |
JP7392996B2 (ja) * | 2019-06-19 | 2023-12-06 | 金居開發股▲分▼有限公司 | アドバンスド電解銅箔及びそれを適用した銅張積層板 |
CN111002644B (zh) * | 2019-12-20 | 2022-02-22 | 江门市德众泰工程塑胶科技有限公司 | 一种低介电、高剥离强度的覆铜板的制备方法 |
JP2023554675A (ja) * | 2020-12-21 | 2023-12-28 | アイオニック マテリアルズ インコーポレイテッド | 液晶ポリマー複合体、液晶ポリマー複合体フィルム、及びそれを含む金属クラッド積層体 |
CN113529078A (zh) * | 2021-06-07 | 2021-10-22 | 深圳市南斗星科技有限公司 | 屏蔽盖的制作方法和屏蔽盖 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4014756A (en) | 1976-01-21 | 1977-03-29 | Fromson H A | Process for making metal powders |
JPS52145769A (en) | 1976-05-31 | 1977-12-05 | Nippon Mining Co | Method of surface treating printed circuit copper foil |
US4159231A (en) * | 1978-08-04 | 1979-06-26 | The United States Of America As Represented By The Secretary Of The Interior | Method of producing a lead dioxide coated cathode |
JPS6015654B2 (ja) | 1980-11-18 | 1985-04-20 | 日本電解株式会社 | 銅箔のクロメ−ト処理層と樹脂基材との接着方法 |
JPS61110794A (ja) * | 1984-11-06 | 1986-05-29 | Mitsui Mining & Smelting Co Ltd | 銅箔の表面処理方法 |
US4586989A (en) | 1985-05-07 | 1986-05-06 | The Boeing Company | Method of plating a conductive substrate surface with silver |
DE69005691T2 (de) * | 1989-05-02 | 1994-04-28 | Nikko Gould Foil Co | Behandlung von Kupferfolie für gedruckte Schaltungen. |
JPH0650794B2 (ja) * | 1989-05-02 | 1994-06-29 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔の処理方法 |
JPH0654831B2 (ja) | 1990-08-14 | 1994-07-20 | 株式会社ジャパンエナジー | 印刷回路用銅箔の処理方法 |
DE4220849C1 (ko) | 1992-06-25 | 1993-03-18 | Schott Glaswerke, 6500 Mainz, De | |
JPH0654831A (ja) | 1992-08-10 | 1994-03-01 | Hitachi Ltd | 磁気共鳴機能イメージング装置 |
JP2717911B2 (ja) | 1992-11-19 | 1998-02-25 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔及びその製造方法 |
US5552234A (en) * | 1993-03-29 | 1996-09-03 | Japan Energy Corporation | Copper foil for printed circuits |
RU2126312C1 (ru) * | 1993-04-19 | 1999-02-20 | ЭлектроКуппер Продактс Лимитед | Способ получения металлического порошка, оксидов меди и медной фольги |
JP2849059B2 (ja) | 1995-09-28 | 1999-01-20 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔の処理方法 |
JP3295308B2 (ja) * | 1996-06-28 | 2002-06-24 | 株式会社日鉱マテリアルズ | 電解銅箔 |
JPH10341066A (ja) * | 1997-06-10 | 1998-12-22 | Furukawa Electric Co Ltd:The | 印刷回路用銅箔、前記銅箔を用いた印刷回路用樹脂接着剤付銅箔、および前記銅箔を用いた印刷回路用銅張り積層板 |
JPH11135952A (ja) * | 1997-10-27 | 1999-05-21 | Furukawa Electric Co Ltd:The | 印刷回路基板用樹脂付き銅箔、およびそれを用いた印刷回路基板 |
JPH11340595A (ja) * | 1998-05-21 | 1999-12-10 | Furukawa Electric Co Ltd:The | 印刷回路基板用の銅箔、および樹脂付き銅箔 |
JP4379854B2 (ja) * | 2001-10-30 | 2009-12-09 | 日鉱金属株式会社 | 表面処理銅箔 |
KR100602896B1 (ko) * | 2002-06-04 | 2006-07-19 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 저유전성 기재용 표면처리 동박과 그것을 사용한 동클래드적층판 및 프린트 배선판 |
JP4115293B2 (ja) | 2003-02-17 | 2008-07-09 | 古河サーキットフォイル株式会社 | チップオンフィルム用銅箔 |
JP4762484B2 (ja) | 2003-02-27 | 2011-08-31 | 古河電気工業株式会社 | 電磁波シールド用銅箔及び電磁波シールド体 |
TW200535259A (en) * | 2004-02-06 | 2005-11-01 | Furukawa Circuit Foil | Treated copper foil and circuit board |
JP2006210689A (ja) | 2005-01-28 | 2006-08-10 | Fukuda Metal Foil & Powder Co Ltd | 高周波プリント配線板用銅箔及びその製造方法 |
JP4986060B2 (ja) | 2005-06-23 | 2012-07-25 | Jx日鉱日石金属株式会社 | プリント配線板用銅箔 |
CN101466875B (zh) | 2006-06-12 | 2011-01-05 | 日矿金属株式会社 | 具有粗化处理面的轧制铜或铜合金箔以及该轧制铜或铜合金箔的粗化方法 |
JP2007332418A (ja) * | 2006-06-15 | 2007-12-27 | Fukuda Metal Foil & Powder Co Ltd | 表面処理銅箔 |
EP2216427B1 (en) | 2007-09-28 | 2013-01-23 | JX Nippon Mining & Metals Corporation | Copper foil for printed circuit and copper clad laminate |
KR20090084517A (ko) | 2008-02-01 | 2009-08-05 | 엘에스엠트론 주식회사 | 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법 |
EP2351876A1 (en) | 2008-11-25 | 2011-08-03 | JX Nippon Mining & Metals Corporation | Copper foil for printed circuit |
EP2475234A3 (en) * | 2009-04-24 | 2012-09-19 | Sumitomo Electric Industries, Ltd. | Substrate for printed wiring board, printed wiring board, and methods for producing same |
EP2439311A4 (en) | 2009-06-05 | 2014-04-16 | Jx Nippon Mining & Metals Corp | COPPER FOIL FOR A SEMICONDUCTOR PACKAGE SUBSTRATE AND SUBSTRATE FOR A SEMICONDUCTOR PACK |
KR101328235B1 (ko) * | 2010-05-07 | 2013-11-14 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 인쇄 회로용 동박 |
-
2011
- 2011-06-07 JP JP2011127772A patent/JP5654416B2/ja active Active
-
2012
- 2012-03-12 SG SG2013030176A patent/SG189489A1/en unknown
- 2012-03-12 US US13/824,478 patent/US9060431B2/en active Active
- 2012-03-12 WO PCT/JP2012/056318 patent/WO2012169249A1/ja active Application Filing
- 2012-03-12 KR KR1020157013962A patent/KR20150065927A/ko not_active Application Discontinuation
- 2012-03-12 EP EP12797597.7A patent/EP2719799A1/en not_active Withdrawn
- 2012-03-12 CN CN201280025459.6A patent/CN103562440B/zh active Active
- 2012-03-12 KR KR1020137014530A patent/KR101853519B1/ko active IP Right Grant
- 2012-03-12 MY MYPI2013001478A patent/MY163318A/en unknown
- 2012-06-04 TW TW101119924A patent/TWI554392B/zh active
- 2012-06-04 TW TW104125386A patent/TWI589434B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170015111A (ko) * | 2015-07-29 | 2017-02-08 | 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 | 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판 |
Also Published As
Publication number | Publication date |
---|---|
TW201542355A (zh) | 2015-11-16 |
KR101853519B1 (ko) | 2018-04-30 |
US9060431B2 (en) | 2015-06-16 |
US20140093743A1 (en) | 2014-04-03 |
KR20150065927A (ko) | 2015-06-15 |
CN103562440A (zh) | 2014-02-05 |
CN103562440B (zh) | 2016-04-06 |
JP2012255180A (ja) | 2012-12-27 |
WO2012169249A1 (ja) | 2012-12-13 |
MY163318A (en) | 2017-09-15 |
TWI589434B (zh) | 2017-07-01 |
TW201302456A (zh) | 2013-01-16 |
SG189489A1 (en) | 2013-05-31 |
EP2719799A1 (en) | 2014-04-16 |
JP5654416B2 (ja) | 2015-01-14 |
TWI554392B (zh) | 2016-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130085055A (ko) | 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박 | |
KR101920976B1 (ko) | 구리박, 캐리어박 부착 구리박, 및 구리 피복 적층판 | |
JP5654581B2 (ja) | 印刷回路用銅箔、銅張積層板、印刷回路基板、印刷回路及び電子機器 | |
KR102059280B1 (ko) | 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 | |
CN1984527B (zh) | 带载体的极薄铜箔及印刷电路基板 | |
US7892655B2 (en) | Ultrathin copper foil with carrier and printed circuit board using same | |
JP5318886B2 (ja) | 印刷回路用銅箔 | |
KR20070064282A (ko) | 캐리어 부착 극박 동박 및 프린트 배선 기판 | |
JP5913356B2 (ja) | 印刷回路用銅箔 | |
JP2005048269A (ja) | 表面処理銅箔およびそれを使用した基板 | |
JP2016188436A (ja) | 印刷回路用銅箔 | |
KR102353143B1 (ko) | 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판 | |
JP5985812B2 (ja) | 印刷回路用銅箔 | |
TWI530591B (zh) | Rolled copper or copper alloy foil with roughened surface | |
WO2013065713A1 (ja) | 印刷回路用銅箔 | |
JP6140480B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
JP6273317B2 (ja) | 印刷回路用銅箔 | |
JP6329727B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
JP6336142B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント回路板の製造方法、銅張積層板の製造方法、及び、プリント配線板の製造方法 | |
JP2014173094A (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
A107 | Divisional application of patent | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL NUMBER: 2015101002939; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150527 Effective date: 20180103 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant |