KR102353143B1 - 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판 - Google Patents

표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR102353143B1
KR102353143B1 KR1020207001739A KR20207001739A KR102353143B1 KR 102353143 B1 KR102353143 B1 KR 102353143B1 KR 1020207001739 A KR1020207001739 A KR 1020207001739A KR 20207001739 A KR20207001739 A KR 20207001739A KR 102353143 B1 KR102353143 B1 KR 102353143B1
Authority
KR
South Korea
Prior art keywords
copper foil
longitudinal dimension
roughened
particles
particle
Prior art date
Application number
KR1020207001739A
Other languages
English (en)
Other versions
KR20200033852A (ko
Inventor
타카히로 사이토
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20200033852A publication Critical patent/KR20200033852A/ko
Application granted granted Critical
Publication of KR102353143B1 publication Critical patent/KR102353143B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은, 우수한 고주파 특성과 높은 밀착성을 양립할 수 있는 표면 처리 동박 등을 제공한다. 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박으로서, 상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고, 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것을 특징으로 하는, 표면 처리 동박.

Description

표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판
본 발명은, 표면 처리 동박, 특히 고주파 대역에서 사용되는 프린트 배선판에 적합한 표면 처리 동박에 관한 것이다. 또한 본 발명은, 상기 표면 처리 동박을 이용한 동(銅) 클래드 적층판 및 프린트 배선판에 관한 것이다.
최근, 20㎓를 초과하는 고주파 대응 기기가 개발되어 오고 있다. 그러나, 주파수가 ㎓대가 되는 바와 같은 고주파 신호를 도체 회로에 전송한 경우, 전류가 흐르는 표피 깊이는 2㎛ 정도나, 그 이하가 되어, 전류는 도체의 극히 표층밖에 흐르지 않는다. 그 때문에, 도체의 표면 요철이 큰 경우에는, 도체의 전송 경로(즉 표피 부분의 전송 경로)가 길어져, 전송 손실이 증가한다. 따라서, 상기 고주파 대응 기기에 이용하는 동 클래드 적층판에서는, 전송 손실의 증가를 억제하기 위해, 동박의 표면 거칠기를 작게 하는 것이 요망되고 있다.
또한, 통상, 프린트 배선판에 사용되는 동박에서는, 전송 특성에 더하여, 수지 기재와의 높은 접착성도 요구된다. 일반적으로, 수지 기재와 동박 표면의 사이에서 접착력을 높이는 수법으로서는, 전기 도금이나 에칭 등에 의해, 그 표면에 조화 처리층(조화 입자를 형성시킨 층)을 형성하여, 수지 기재와의 물리적인 접착 효과(앵커 효과)를 얻음으로써, 접착력을 높이는 수법을 들 수 있다. 그러나, 동박 표면과 수지 기재의 접착성을 효과적으로 높이기 위해, 동박 표면에 형성하는 조화 입자의 입자 사이즈를 크게 하면, 전술과 같이 전송 손실이 증가해 버린다.
이와 같이, 동 클래드 적층판에 있어서, 전송 손실의 억제와, 동박과 수지 기재의 밀착성(접착성)의 향상(내구성의 향상)은, 서로 트레이드 오프의 관계에 있다. 그 때문에, 종래부터, 동 클래드 적층판에 이용되는 동박에서는, 전송 손실의 억제와 수지 기재와의 밀착성의 양립이 검토되고 있고, 예를 들면, 특허문헌 1에서는, 조화 형상을 소정의 형상으로 제어하는 수법이 제안되어 있다. 또한, 특허문헌 2에서는, 동박과 수지 기재의 밀착성 및 파인 패턴성을 양립시키기 위해, 입경 범위를 규정한 1차 돌기물군과 2차 돌기물군을 형성하는 수법이 제안되어 있다. 특허문헌 3에서는, 동박과 수지 기재의 밀착성 및 에칭 후의 수지의 투명성을 양립시키기 위해, 입경 범위마다 입자 밀도를 규정하는 수법이 제안되고 있다. 특허문헌 4에서는, 동박과 수지 기재의 밀착성 및 조화 입자의 탈락의 억제를 양립시키기 위해, 입경 범위마다 입자 밀도를 규정하는 수법이 제안되어 있다.
그런데, 고주파 대응의 프린트 배선판은, 최근, 더욱 높은 신뢰성이 요구되는 분야로도 전개되어 오고 있다. 예를 들면, 차량 탑재용 프린트 배선 기판 등의 이동체 통신 기기용 프린트 배선 기판에서는, 고온 환경 등의 과혹한 환경하에도 견딜 수 있는 고도의 신뢰성이 요구된다. 이러한 고도의 신뢰성의 요구에 부응하기 위해서는, 동박과 수지 기재의 밀착성을 더욱 높일 필요가 있어, 예를 들면, 150℃에서 1000시간의 과혹 시험에도 견딜 수 있는 밀착성이 필요하다. 그 때문에, 상기와 같은 종래의 수법에서는, 최근 요구되고 있는 가혹한 고온 환경하에서의 밀착성(내열 밀착성)을 만족할 수 없게 되어 있다.
또한, 프린트 배선판에 사용되는 동박에서는, 수지 기재와의 접착력을 높이기 위해, 상기 조화 처리층의 형성에 더하여, 동박 표면을 실란 커플링제로 처리함으로써, 수지 기재에 대하여 화학적인 접착성을 얻는 수법이 이용된다. 그러나, 실란 커플링제와 수지 기재의 사이에서, 화학적 접착성을 높이기 위해서는, 수지 기재가, 어느 정도 극성이 큰 치환기를 갖고 있는 것이 필요하다. 그러나, 유전 손실을 억제하기 위해, 수지 기재로서, 극성이 큰 치환기의 양을 감소시킨 저유전성 기재를 이용하는 경우에는, 실란 커플링제로 동박 표면을 처리해도 화학적 접착성을 얻기 어려워, 동박과 수지 기재의 충분한 접착성이 담보되기 어려워진다.
일본특허공보 제5972486호 일본공개특허공보 평10-341066호 일본공개특허공보 2015-24515호 일본공개특허공보 2016-145390호
본 발명은, 상기 실정을 감안하여 이루어진 것으로서, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 우수한 고주파 특성(저유전 손실)과 높은 밀착성(상태(常態) 밀착성 및 내열 밀착성)을 양립할 수 있는 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판을 제공하는 것을 목적으로 한다.
본 발명자는, 예의 연구를 거듭한 결과, 동박 기체(基體)의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박에 있어서, 상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고, 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것에 의해, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 우수한 고주파 특성(저유전 손실)과 높은 밀착성(상태 밀착성 및 내열 밀착성)을 양립할 수 있는 표면 처리 동박이 얻어지는 것을 발견하고, 이러한 인식에 기초하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 요지 구성은, 이하와 같다.
[1] 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박으로서,
상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때,
긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고,
상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것을 특징으로 하는, 표면 처리 동박.
[2] 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 20∼100개인, 상기 [1]에 기재된 표면 처리 동박.
[3]긴 쪽 방향 치수(t1)가 1.0㎛ 미만인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 300∼1200개인, 상기 [1] 또는 [2]에 기재된 표면 처리 동박.
[4] 긴 쪽 방향 치수(t1)가 3.0㎛ 초과인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 0∼3개인, 상기 [1]∼[3] 중 어느 한 항에 기재된 표면 처리 동박.
[5] 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛이고, 또한 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 8개 이상인, 상기 [1]∼[4] 중 어느 한 항에 기재된 표면 처리 동박.
[6] 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 40∼80개인, 상기 [1]∼[5] 중 어느 한 항에 기재된 표면 처리 동박.
[7] 상기 표면 처리 피막의 표면은, 십점 평균 거칠기 Rzjis값이 0.5∼2.0㎛인, 상기 [1]∼[6] 중 어느 한 항에 기재된 표면 처리 동박.
[8] 고주파 대역용 프린트 배선판에 사용되는, 상기 [1]∼[7] 중 어느 한 항에 기재된 표면 처리 동박.
[9] 차량 탑재용 프린트 배선판에 사용되는, 상기 [1]∼[8] 중 어느 한 항에 기재된 표면 처리 동박.
[10] 상기 [1]∼[9] 중 어느 한 항에 기재된 표면 처리 동박을 이용하여 형성하여 이루어지는, 동 클래드 적층판.
[11] 상기 [10]에 기재된 동 클래드 적층판을 이용하여 형성되어 이루어지는, 프린트 배선판.
본 발명에 의하면, 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박에 있어서, 상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고, 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것에 의해, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 우수한 고주파 특성(저유전 손실)과 높은 밀착성(상태 밀착성 및 내열 밀착성)을 양립할 수 있는 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판이 얻어진다.
도 1은, 표면 처리 동박의 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 SEM상이고, 특히, 도 1(a)는 종래의 표면 처리 동박의 일 예이고, 도 1(b)는 본 발명의 표면 처리 동박의 일 예이고, 도 1(c)는 종래의 표면 처리 동박의 다른 일 예이다.
도 2는, 가늘고 긴 형상의 조화 입자의 일 예를 나타내는, 개략도이다.
도 3은, 구(球) 형상의 조화 입자의 일 예를 나타내는, 개략도이다.
도 4는, 실시예 1에서 제조된 표면 처리 동박의 표면 처리 피막의 표면을 주사형 전자 현미경에 의해 관찰한 SEM상이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 표면 처리 동박이 바람직한 실시 형태에 대해서, 상세하게 설명한다.
본 발명에 따르는 표면 처리 동박은, 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖고, 상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고, 상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것을 특징으로 한다.
본 발명의 표면 처리 동박은, 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자를 형성하여 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는다. 이러한 표면 처리 피막의 표면은, 표면 처리 동박의 최표면(표리면) 중 적어도 한쪽의 면이고, 또한, 동박 기체의 적어도 한쪽의 면에 형성된 조화 입자의 형성 상태 및 입자 형상 등이 반영된 미세한 요철 표면 형상을 갖는 조화면이다. 이러한 표면 처리 피막 표면(이하, 조화면이라고 함)은, 예를 들면, 동박 기체 상에 형성된 조화 처리층의 표면이라도 좋고, 이 조화 처리층 상에 직접 형성된 실란 커플링제층의 표면, 또는, 이 조화 처리층 상에, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 방청 처리층 등의 중간층을 개재하여 간접적으로 형성된 실란 커플링제층의 표면이라도 좋다. 또한, 본 발명의 표면 처리 동박이, 예를 들면, 프린트 배선판의 도체 회로에 이용되는 경우에는, 상기 조화면이, 수지 기재를 접착 적층하기 위한 표면(접착면)이 된다.
또한, 본 발명에서는, 조화면을 바로 위로부터(당해 표면에 대하여 수직인 방향으로부터) 주사형 전자 현미경(SEM)에 의해 관찰함으로써, 조화면에 있어서의 조화 입자의 형성 상태를 분석한다. 또한, 본 발명에 있어서, 조화 입자란, 예를 들면, 후술하는 조화 처리에 의해 형성되는, 입자 형상의 전석물을 가리키는 것으로 한다. 또한 조화 입자의 크기에 대해서는, SEM에 의해 관찰한 분석 영역에서, 조화 입자를 평면으로부터 보아(예를 들면 도 1(b)에 나타나는 바와 같이 X-Y 평면에서 보아), 이 조화 입자에 대하여 외접하는 최소 면적의 장방형(P)을 그렸을 때의, 장방형(P)의 장변(t1) 및 단변(t2)을, 조화 입자의 긴 쪽 방향 치수(t1) 및 짧은 쪽 방향 치수(t2)라고 각각 정의한다. 또한, 평면으로부터 본 조화 입자에 대하여 외접하는 최소 면적의 장방형(P)이, 정방형이었을 경우에는, 긴 쪽 방향 치수(t1) 및 짧은 쪽 방향 치수(t2)는 동일한 길이이다.
여기에서, 도 1(b)는, 본 발명의 표면 처리 동박의 조화면을, 바로 위로부터 주사형 전자 현미경(SEM)에 의해 관찰한 SEM 화상의 일 예이다. 또한, 비교를 위하여, 도 1(b)에 나타내는 본 발명의 표면 처리 동박과 동일한 방법으로 관찰한, 2종류의 종래의 표면 처리 동박의 조화면의 SEM 화상을, 각각 도 1(a) 및 도 1(c)에 나타낸다.
도 1(a)에 나타나는 종래의 표면 처리 동박은, 조화면에 있어서의 조화 입자가, 평면으로부터 보아 원형이고, 또한, 미세하고 균일한 입경을 갖고 있다. 특허문헌 1∼4에 기재된 표면 처리 동박은 이 예에 상당하고, 이러한 표면 처리 동박은, 조화면의 요철이 작기 때문에, 고주파 특성은 매우 우수하지만, 밀착성, 특히 가열 처리 후의 밀착성(내열 밀착성)이 충분히 얻어지지 않는다.
한편, 도 1(c)에 나타나는 종래의 표면 처리 동박은, 조화면에 있어서의 조화 입자가, 평면으로부터 보아 원형이고, 또한, 조대하고 균일한 입경을 갖고 있다. 이러한 표면 처리 동박은, 조화면의 요철이 크기 때문에, 밀착성(상태 밀착성 및 내열 밀착성)은 뛰어나지만, 고주파 특성이 충분히 얻어지지 않는다.
본 발명자는, 상기 종래의 표면 처리 동박에 있어서의 문제점으로서, 고주파 특성과 밀착성의 트레이드 오프의 관계에 착안하여 예의 연구를 진행시킨 결과, 조화면에 있어서의 조화 입자의 크기 및 형상을 일부러 불균일하게 제어함으로써, 상기 상반되는 특성인 고주파 특성과 밀착성(상태 밀착성 및 내열 밀착성)을 양립할 수 있는 것을 발견했다.
즉, 본 발명의 표면 처리 동박은, 예를 들면 도 1(b)에 나타나는 바와 같이, 조화면에 있어서의 조화 입자의 크기 및 형상을 불균일하게 하고, 특히, 미세한 조화 입자(후술하는 A 입자)와, 소정의 크기를 갖는 조화 입자(후술하는 B 입자)를 일정한 비율로 혼재시킴과 함께, 소정의 크기를 갖는 조화 입자 중 일정한 비율이 가늘고 긴 형상의 조화 입자(후술하는 b1 입자)가 되도록 제어한다. 이러한 본 발명의 표면 처리 동박은, 조화면에 있어서의 조화 입자의 크기 및 형상이 소정의 관계로 제어되고 있기 때문에, 양호한 고주파 특성과 적당한 밀착성(상태 밀착성 및 내열 밀착성)을 양립할 수 있다.
본 발명의 표면 처리 동박은, 조화면에 있어서, 미세한 조화 입자와, 소정의 크기를 갖는 조화 입자를 일정한 비율로 혼재시킴과 함께, 소정의 크기를 갖는 조화 입자 중 일정한 비율이 가늘고 긴 형상의 조화 입자가 되도록 제어됨으로써, 고주파 특성과 밀착성을 양립할 수 있다. 이러한 작용 효과가 얻어지는 메커니즘은 반드시 분명하지는 않지만, 미세한 조화 입자에 대하여, 소정의 크기를 갖는 조화 입자를 일정 비율 더함으로써, 미세 입자만의 경우(도 1(a)의 경우)에 비해 밀착성을 향상할 수 있다. 또한, 소정의 크기를 갖는 조화 입자의 일부를 가늘고 긴 형상으로 함으로써, 입자 사이즈를 크게 한 것에 의한 유전 손실의 상승을 억제하고, 미세 입자만의 경우에 가까운, 우수한 고주파 특성이 유지되는 것이라고 생각된다.
도 2는, 소정의 크기를 갖는 가늘고 긴 형상의 조화 입자를, Z축 방향으로부터 평면으로부터 본 경우의 개략도(X-Y 평면도)이다. 또한, 도 3은, 도 2에 나타나는 가늘고 긴 형상의 조화 입자의 긴 쪽 방향 치수(t1)와 동일한 길이의 직경(t1, t2)을 갖는 구 형상의 조화 입자를, Z축 방향으로부터 평면으로부터 본 경우의 개략도(X-Y 평면도)이다. 또한, 도 2, 3의 각 (b) 및 (c)는, 각각의 파선 화살표 방향으로부터 전류를 흐르게 한 경우에, 조화 입자의 표면에 있어서의 전송 경로를, 개략적으로 실선으로 나타낸 예이다.
도 2(b) 및 도 3(b)의 비교로 알 수 있는 바와 같이, 가령 X-Y 평면을 Y축을 따라 전류가 흐른 경우에는, 가늘고 긴 형상의 조화 입자는, 동일한 긴 쪽 방향 치수(t1)를 갖는 구 형상 입자에 비해, 조화 입자의 표면에 있어서의 전송 경로가 짧아진다. 또한, 도 2(c) 및 도 3(c)의 비교로 알 수 있는 바와 같이, 가령 X-Y 평면을 X축을 따라 전류가 흐른 경우에는, 가늘고 긴 형상의 조화 입자는, 동일한 긴 쪽 방향 치수(t1)를 갖는 구 형상 입자에 비해, 전류가 조화 입자의 표면을 흐르는 확률이 낮아진다.
상기와 같이, 가늘고 긴 형상의 조화 입자는 그의 긴 쪽 방향이, 전류에 대하여 어느 방향으로 배향하고 있었다고 해도, 동일한 긴 쪽 방향 치수(t1)를 갖는 구 형상의 조화 입자에 비해, 조화 입자의 표면에 있어서의 전송 경로가 짧아지거나, 애초에 전류가 조화 입자의 표면을 흐르는 빈도가 적기 때문에, 전송 손실이 작아진다고 생각된다.
또한, 밀착성의 관점에서는, 긴 쪽 방향 치수(t1)가 소정의 크기 이상의 조화 입자가 일정량 포함되어 있으면, 그 형상이 가늘고 긴 형성이라도, 충분한 밀착성이 얻어지는 것을 알 수 있었다.
이들 인식에 기초하여, 본 발명자는, 표면 처리 동박의 조화면에 있어서, 미세한 조화 입자와, 소정의 크기를 갖는 조화 입자를 일정한 비율로 혼재시킴과 함께, 소정의 크기를 갖는 조화 입자의 일부를 가늘고 긴 형상의 조화 입자로 함으로써, 고주파 특성의 악화를 억제하고, 밀착성의 향상을 도모하는 것에 성공하여, 본 발명을 완성하기에 이르렀다.
본 발명에서는, 표면 처리 동박의 조화면을 주사형 전자 현미경(SEM)에 의해 관찰함으로써, 조화면에 있어서의 조화 입자의 형성 상태를 확인한다. 또한, 본 발명에서는, 표면 처리 피막의 표면을 SEM 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자를 카운트 대상으로 하여, 그 개수를 카운트한다. 이와 같이 규정하는 것은, 긴 쪽 방향 치수(t1)가 0.1㎛ 미만인 미세한 입자는, 본 발명이 요구하는 고주파 특성과 밀착성의 양립이 가능한 범위에 있어서, 거의 영향을 미치지 않기 때문이다.
이하, 본 발명의 표면 처리 동박의 조화면에 대해서, 조화 입자의 크기 및 형상, 그리고 분석 영역에 있어서의 입자 형상마다의 조화 입자의 개수 비율 등에 대해서 자세하게 설명한다.
조화면은, 미세한 조화 입자와, 소정의 크기를 갖는 조화 입자로, 주로 구성되어 있다. 여기에서, 미세한 조화 입자로서는, 긴 쪽 방향 치수(t1)가 1.0㎛ 미만인 조화 입자(이하, A 입자라고 함)이고, 소정의 크기를 갖는 조화 입자로서는, 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자(이하, B 입자라고 함)이다. 즉 조화면은, 상기 A 입자 및 B 입자에 의해 주로 구성되어 있고, 상기 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자 및 B 입자의 합계)의 개수 비율이 99.0% 이상이고, 바람직하게는, 99.5% 이상이다. 상기 범위로 함으로써, 고주파 특성을 양호하게 제어할 수 있다.
또한, 조화면은, A 입자와 B 입자가 일정한 비율로 혼재되어 있는 것을 특징으로 한다. 즉, 상기 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자 및 B 입자의 합계)에 차지하는, B 입자의 개수 비율은, 2.0∼20.0%이고, 바람직하게는 3.5∼15.0%이다. 상기 B 입자의 개수 비율이, 2.0% 미만이면 밀착성의 향상 효과가 충분히 얻어지지 않고, 20.0% 초과이면 전송 손실의 증대의 영향이 커진다. 또한, 보다 구체적으로는, B 입자의 개수는, 상기 분석 영역 300㎛2당, 20∼100개인 것이 바람직하고, 보다 바람직하게는 40∼80개이다.
또한, 조화면은, B 입자의 일부를 가늘고 긴 형상의 조화 입자로 한다. 이러한 가늘고 긴 형상의 조화 입자로서는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자(이하, b1 입자라고 함)이다. 즉, B 입자에 차지하는, b1 입자의 개수 비율은 20% 이상이고, 바람직하게는 30% 이상이다. B 입자에 차지하는 b1 입자의 개수 비율이, 20% 이상이면 밀착성을 확보하면서, 전송 손실로의 악영향을 최소한으로 억제할 수 있다. 한편, 20% 미만이 되면, B 입자에 차지하는, 구상 입자(도 3과 같은 입자)의 개수 비율이 늘어나기 때문에, 전송 손실이 악화된다. 또한, B 입자에 차지하는, b1 입자의 개수 비율의 상한은, 예를 들면, 80% 이하이다. 또한, 보다 구체적으로는, b1 입자의 개수는, 상기 분석 영역 300㎛2당, 8개 이상인 것이 바람직하다. 또한, b1 입자의 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)의 상한은, 예를 들면 4 이하이다.
또한, 전술과 같이 조화면은, 미세한 조화 입자인 A 입자와, 소정의 크기를 갖는 조화 입자인 B 입자로 주로 구성된다. A 입자의 개수 비율은, B 입자의 개수 비율에 의해 상대적으로 결정되지만, A 입자가 많은 경우에는, 전송 손실의 저감은 전망할 수 있기는 하지만, 충분한 밀착성을 확보할 수는 없다. 따라서, 전술과 같이, 충분한 밀착성을 얻는 관점에서, 조화면에, A 입자와 B 입자를 일정한 비율로 혼재시킬 필요가 있다. 또한, 보다 구체적으로는, A 입자의 개수는, 상기 분석 영역 300㎛2당, 300∼1200개인 것이 바람직하다.
또한, 조화면은, 조대한 조화 입자가 일정 비율 이하가 되도록 제어되어 있다. 이러한 조대한 조화 입자로서는, 긴 쪽 방향 치수(t1)가 3.0㎛ 초과인 조화 입자(이하, C 입자라고 함)이다. 즉, 조화면은, C 입자가 일정 비율 이하가 되도록 제어하고 있고, 카운트 대상의 조화 입자에 차지하는, C 입자의 개수 비율은, 1% 이하이고, 바람직하게는, 0.5% 이하이다. C 입자는, 밀착성의 향상에 기여하지만, 1.0% 초과이면, 전송 손실의 증대를 초래한다. 또한, 보다 구체적으로는, C 입자의 개수는, 상기 분석 영역 300㎛2당, 0∼3개인 것이 바람직하다.
본 발명의 표면 처리 동박은, 상기와 같은 특징을 갖는 조화면을 가짐으로써, 서로 트레이드 오프의 관계인 전송 손실의 억제와, 수지 기재의 밀착성(상태 밀착성 및 내열 밀착성)의 향상을 양립할 수 있다.
또한, 본 발명의 표면 처리 동박의 조화면은, 십점 평균 거칠기 Rzjis의 값이 0.5∼2.0㎛인 것이 바람직하다. 상기 범위로 함으로써, 전송 손실의 억제가 보다 확실해진다.
또한, 본 발명의 표면 처리 동박은, 이를 프린트 배선판의 도체 회로에 이용함으로써, ㎓대의 고주파 신호를 전송했을 때의 전송 손실을 고도로 억제할 수 있고, 또한, 고온하에 있어서도 표면 처리 동박과 수지 기재(수지층)의 밀착성을 양호하게 유지할 수 있어, 과혹 조건에 있어서의 내구성도 우수한 프린트 배선판을 얻을 수 있다.
다음으로, 본 발명의 표면 처리 동박의 바람직한 제조 방법에 대해서, 그의 일 예를 설명한다. 본 발명에서는, 동박 기체의 표면에, 조화 입자를 형성하는 조화 처리를 행하는 것이 바람직하다.
동박 기체는, 공지의 것을 이용할 수 있고, 예를 들면 전해 동박이나 압연 동박을 이용할 수 있다.
조화 처리는, 예를 들면 하기에 나타내는 바와 같은 조화 도금 처리(1)와 고정 도금 처리(2)를 조합하여 행하는 것이 바람직하다.
·조화 도금 처리(1)
조화 도금 처리(1)는, 동박 기체의 적어도 한쪽의 면 상에 조화 입자를 형성하는 처리이다. 구체적으로는 황산구리욕에서 고전류 밀도의 도금 처리를 행한다. 이러한 황산구리욕(조화 도금액 기본욕)에는, 조화 입자의 탈락, 즉 「가루 떨어짐」의 방지를 목적으로 한 몰리브덴(Mo), 비소(As), 안티몬(Sb), 비스무트(Bi), 셀렌(Se), 텔루르(Te), 텅스텐(W) 등의 종래부터 알려져 있는 첨가제의 첨가가 가능하고, 특히 몰리브덴(Mo)을 첨가하는 것이 바람직하다. 본 발명자는, 예의 연구를 행한 결과, 하기의 요인이 표면 처리 동박의 표면 성상에 영향을 미치는 것을 발견하고, 적절하게 그들의 조건을 설정함으로써, 본 발명의 효과인 고주파 특성 및 밀착성(상태 밀착성 및 내열 밀착성)의 요구 특성을 높은 수준으로 만족시킬 수 있는 것을 발견했다.
우선, 조화 도금 처리(1)의 조화 도금욕 중에 첨가되는 첨가제, 예를 들면 몰리브덴(Mo)을 예로 들어 설명한다. 몰리브덴(Mo) 농도는, 100㎎/L 미만으로 하면, 조화 입자를 미세하게 형성하는 것이 어려워져, B 입자 및 C 입자의 개수 비율이 증가하기 때문에, 고주파 특성이 악화되는 경향이 있다. 또한, 몰리브덴(Mo) 농도는, 400㎎/L를 초과하면, 조화 입자가 과도로 미세화되기 쉬워져, B 입자의 개수 비율이 감소하기 때문에, 내열 밀착성이 악화되는 경향이 있다. 따라서, 몰리브덴(Mo) 농도는, 100∼400㎎/L로 하는 것이 바람직하다.
다음으로, 조화 도금 처리(1)의 전해 조건 등을 설명한다.
극간 유속은, 0.05m/s 미만으로 하면, 조화 입자를 미세하게 형성하는 것이 어려워져, B 입자 및 C 입자의 개수 비율이 증가하기 때문에, 고주파 특성이 악화되는 경향이 있다. 또한, 극간 유속은, 0.14m/s를 초과하면, 조화 입자가 과도로 미세화되기 쉬워져, B 입자의 개수 비율이 감소하기 때문에, 내열 밀착성이 악화되는 경향이 있다. 따라서, 극간 유속은, 0.05∼0.14m/s로 하는 것이 바람직하다.
전류 밀도(A/dm2)와 처리 시간(초)의 곱(=S)은, 100{(A/dm2)·초} 미만으로 하면, 본 발명이 추구하는 충분한 상태 밀착성을 얻는 것이 어려워진다. 또한, 상기 곱(S)은, 300{(A/dm2)·초}을 초과하면, 조화 입자가 과도로 성장하여, 본 발명이 추구하는 양호한 고주파 특성을 얻는 것이 어려워진다. 따라서, 상기 곱(S)은, 100∼300{(A/dm2)·초}으로 하는 것이 바람직하다.
또한, 몰리브덴(Mo) 농도에 대한 전류 밀도와 처리 시간의 곱(S)의 비(=S/Mo 농도)는, 0.5〔{(A/dm2)·초}/(㎎/L)〕 미만으로 하면, 조화 입자가 과도로 미세화되기 쉬워져, B 입자의 개수 비율이 감소하기 때문에, 내열 밀착성이 악화되는 경향이 있다. 또한, S/Mo 농도는, 2.5〔{(A/dm2)·초}/(㎎/L)〕를 초과하면, 조화 입자를 미세하게 형성하는 것이 어려워져, B 입자 및 C 입자의 개수 비율이 증가하기 때문에, 고주파 특성이 악화되는 경향이 있다. 따라서 S/Mo 농도는, 0.5∼2.5〔{(A/dm2)·초}/(㎎/L)〕로 하는 것이 바람직하다.
·고정 도금 처리(2)
고정 도금 처리(2)는, 상기 조화 도금 처리(1)로 표면 처리를 한 동박 기체에 평활한 씌움 도금을 행하는 처리이다. 이 처리는, 조화 입자의 탈락을 방지하기 위해, 즉 조화 입자를 고정화하기 위해 행한다. 구체적으로는 황산구리욕에서 도금 처리를 행한다. 본 발명자는, 예의 연구를 행한 결과, 통상 고정 도금에 의도적으로 더하는 일은 없는 염소를 첨가하는 것에 더하여, 하기의 요인이 표면 처리 동박의 표면 성상에 영향을 미치는 것을 발견하고, 적절히 그들 조건을 설정함으로써, 본 발명의 효과인 고주파 특성 및 밀착성(상태 밀착성 및 내열 밀착성)의 요구 특성을 높은 수준으로 만족시킬 수 있는 것을 발견했다.
우선, 고정 도금 처리(2)의 고정 도금욕 중에 첨가되는 염소 농도에 대해서 설명한다. 염소(Cl) 농도는, 50㎎/L 미만으로 하면, 조화 입자가 구형으로 성장하기 쉬워져, b1 입자의 개수 비율이 감소하기 때문에, 고주파 특성이 악화되는 경향이 있다. 또한, 염소(Cl) 농도는 200㎎/L를 초과하면, 상정 외의 전석 이상을 초래할 가능성이 높아진다. 따라서, 염소(Cl) 농도는, 50∼200㎎/L로 하는 것이 바람직하다.
다음으로, 고정 도금 처리(2)의 전해 조건 등을 설명한다.
극간 유속은, 0.15m/s 미만으로 하면, 정상적인 고정 도금을 실시하는 것이 어려워져, 가루 떨어짐이 발생하기 쉬워진다. 또한, 극간 유속은, 0.40m/s를 초과하면, 조화 입자가 구형으로 성장하기 쉬워져, b1 입자의 개수 비율이 감소하기 때문에, 고주파 특성이 악화되는 경향이 있다. 따라서, 극간 유속은, 0.15∼0.40m/s로 하는 것이 바람직하다.
특히, 전류 밀도와 처리 시간의 곱(=K)은, 30{(A/dm2)·초} 미만으로 하면, 충분한 고정 도금을 실시하는 것이 어려워진다. 또한, 상기 곱(K)은, 100{(A/dm2)·초}을 초과하면, 조화 입자가 과도로 성장하기 때문에, 본 발명이 추구하는 양호한 고주파 특성을 얻는 것이 어려워진다. 따라서, 상기 곱(K)은, 30∼100{(A/dm2)·초}으로 하는 것이 바람직하다.
또한, 염소(Cl) 농도에 대한 전류 밀도와 처리 시간의 곱(K)의 비(=K/Cl 농도)는, 0.2〔{(A/dm2)·초}/(㎎/L)〕 미만으로 하면, 상정 외의 전석 이상을 초래할 가능성이 높아진다. 또한, K/Cl 농도는, 2.0〔{(A/dm2)·초}/(㎎/L)〕을 초과하면, 조화 입자가 구형으로 성장하기 쉬워져, b1 입자의 개수 비율이 감소하기 때문에, 고주파 특성이 악화되는 경향이 있다. 따라서, 염소(Cl) 농도에 대한 전류 밀도와 처리 시간의 곱(K)의 비(=K/Cl 농도)는, 0.2∼2.0으로 하는 것이 바람직하다.
또한, 조화 도금 처리(1)의 전류 밀도와 처리 시간의 곱(S)에 대한 고정 도금 처리(2)의 전류 밀도와 처리 시간의 곱(K)의 비율((K/S)×100(%))은, 25% 미만으로 하면, 충분한 고정 도금을 실시하는 것이 어려워져, 가루 떨어짐이 발생하기 쉬워진다. 상기 비율[(K/S)×100]은, 50%를 초과하면, 조화 입자가 과도로 성장하기 쉬워져, 본 발명이 추구하는 양호한 고주파 특성을 얻는 것이 어려워진다. 따라서, 상기 비율[(K/S)×100]은, 25∼50%로 하는 것이 바람직하다.
이하, 조화 도금 처리용 도금액의 조성 및 전해 조건의 일 예를 나타낸다. 또한, 하기 조건은 바람직한 일 예이고, 본 발명의 효과를 방해하지 않는 범위에서, 필요에 따라서 첨가제의 종류나 양, 전해 조건을 적절히 변경, 조정할 수 있다.
<조화 도금 처리(1)의 조건>
황산구리 5수화물···구리(원자) 환산으로, 15∼30g/L
황산···100∼250g/L
몰리브덴산 암모늄···몰리브덴(원자) 환산으로, 100∼400㎎/L
극간 유속···0.05∼0.14m/s
전류 밀도···45∼70A/dm2
처리 시간···2∼5초
욕온···15∼30℃
<고정 도금 처리(2)의 조건>
황산구리 5수화물···구리(원자) 환산으로, 50∼70g/L
황산···80∼160g/L
염화 나트륨···염소(원자) 환산으로, 50∼200㎎/L
극간 유속···0.15∼0.40m/s
전류 밀도···5∼15A/dm2
처리 시간···4∼15초
욕온···50∼70℃
또한, 본 발명의 표면 처리 동박은, 동박 기체의 적어도 한쪽의 면에, 조화 입자의 전석에 의해 형성되는, 소정의 미세한 요철 표면 형상을 갖는 조화 처리층을 갖고, 또한, 당해 조화 처리층 상에, 직접 또는, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 방청 처리층 등의 중간층을 개재하여 간접적으로 실란 커플링제층을 추가로 형성해도 좋다. 또한, 상기 중간층 및 실란 커플링제층은 그의 두께가 매우 얇기 때문에, 표면 처리 동박의 조화면에 있어서의 조화 입자의 입자 형상에 영향을 주는 것이 아니다. 표면 처리 동박의 조화면에 있어서의 조화 입자의 입자 형상은, 당해 조화면에 대응하는 조화 처리층의 표면에 있어서의 조화 입자의 입자 형상으로 실질적으로 결정된다.
또한, 실란 커플링제층의 형성 방법으로서는, 예를 들면, 표면 처리 동박의 상기 조화 처리층의 요철 표면 상에, 직접 또는 중간층을 개재하여 간접적으로 실란 커플링제 용액을 도포한 후, 풍건(자연 건조) 또는 가열 건조하여 형성하는 방법을 들 수 있다. 도포된 커플링제 용액은, 용액 중의 물이 증발하면, 실란 커플링제층이 형성됨으로써 본 발명의 효과가 충분히 발휘된다. 50∼180℃에서 가열 건조하면, 실란 커플링제와 동박의 반응이 촉진되는 점에서 적합하다.
실란 커플링제층은, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이드계 실란, 메르캅토계 실란, 술피드계 실란, 이소시아네이트계 실란 중 어느 1종 이상을 함유하는 것이 바람직하다.
그 외의 실시 형태로서, 조화 처리층과 실란 커플링제층의 사이에, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 중으로부터 선택되는 적어도 1층의 중간층을 갖는 것이 더욱 바람직하다.
니켈(Ni)을 함유하는 하지층은, 예를 들면 동박 기체나 조화 처리층 중의 구리(Cu)가, 수지 기재측으로 확산하여 동해(銅害)가 발생하여 밀착성이 저하하는 일이 있는 경우에는, 조화 처리층과 실란 커플링제층의 사이에 형성하는 것이 바람직하다. Ni를 함유하는 하지층은, 니켈(Ni), 니켈(Ni)-인(P), 니켈(Ni)-아연(Zn) 중으로부터 선택되는 적어도 1종으로 형성하는 것이 바람직하다.
아연(Zn)을 함유하는 내열 처리층은, 내열성을 더욱 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 내열 처리층은, 예를 들면 아연, 또는 아연을 함유하는 합금, 즉, 아연(Zn)-주석(Sn), 아연(Zn)-니켈(Ni), 아연(Zn)-코발트(Co), 아연(Zn)-구리(Cu), 아연(Zn)-크롬(Cr) 및 아연(Zn)-바나듐(V) 중으로부터 선택되는 적어도 1종의 아연을 함유하는 합금으로 형성하는 것이 바람직하다.
Cr을 함유하는 방청 처리층은, 내식성을 더욱 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 방청 처리층으로서는, 예를 들면 크롬 도금에 의해 형성되는 크롬층, 크로메이트 처리에 의해 형성되는 크로메이트층을 들 수 있다.
상기의 하지층, 내열 처리층 및 방청 처리층은, 이들 3층의 모두를 형성하는 경우에는, 조화 처리층 상에, 이 순서로 형성하는 것이 바람직하고, 또한, 용도나 목적으로 하는 특성에 따라서, 어느 1층 또는 2층만을 형성해도 좋다.
〔표면 처리 동박의 제작〕
이하에, 본 발명의 표면 처리 동박의 제작 방법을 정리한다.
본 발명에서는, 이하의 형성 공정 (S1)∼(S5)에 따라, 표면 처리 동박을 제작한다.
(S1) 조화 처리층의 형성 공정
동박 기체 상에, 조화 입자의 전석에 의해, 미세한 요철 표면을 갖는 조화 처리층을 형성한다.
(S2) 하지층의 형성 공정
조화 처리층 상에, 필요에 따라 Ni를 함유하는 하지층을 형성한다.
(S3) 내열 처리층의 형성 공정
조화 처리층 상 또는 하지층 상에, 필요에 따라 Zn을 함유하는 내열 처리층을 형성한다.
(S4) 방청 처리층의 형성 공정
조화 처리층 상, 또는 필요에 따라 조화 처리층 상에 형성한 하지층 및/또는 내열 처리층 상에, 필요에 따라 Cr을 함유하는 방청 처리층을 형성한다.
(S5) 실란 커플링제층의 형성 공정
조화 처리층 상에, 직접 실란 커플링제층을 형성하거나, 또는 하지층, 내열 처리층 및 방청 처리층 중 적어도 1층을 형성한 중간층을 개재하여 간접적으로 실란 커플링제층을 형성한다.
또한, 본 발명의 표면 처리 동박은, 동 클래드 적층판의 제조에 적합하게 이용된다. 이러한 동 클래드 적층판은, 고밀착성 및 고주파 전송 특성이 우수한 프린트 배선판의 제조에 적합하게 이용되고, 우수한 효과를 발휘한다. 특히, 본 발명의 표면 처리 동박은, 고주파 대역용 프린트 배선판 및 차량 탑재용 프린트 배선 기판으로서 사용되는 경우에 적합하다.
또한, 동 클래드 적층판은, 본 발명의 표면 처리 동박을 이용하여, 공지의 방법에 의해 형성할 수 있다. 예를 들면, 동 클래드 적층판은, 표면 처리 동박과 수지 기재(절연 기판)를, 표면 처리 동박의 조화면(접착면)과 수지 기재가 서로 마주 보도록, 적층 접착함으로써 제조된다. 절연 기판으로서는, 예를 들면, 플렉시블 수지 기판 또는 리지드 수지 기판 등을 들 수 있다.
또한, 동 클래드 적층판을 제조하는 경우에는, 실란 커플링제층을 갖는 표면 처리 동박과, 절연 기판을 가열 프레스에 의해 접합함으로써 제조하면 좋다. 또한, 절연 기판 상에 실란 커플링제를 도포하고, 실란 커플링제가 도포된 절연 기판과, 최표면에 방청 처리층을 갖는 표면 처리 동박을 가열 프레스에 의해 접합함으로써 제작된 동 클래드 적층판도, 본 발명과 동등한 효과를 갖는다.
또한, 프린트 배선판은, 상기 동 클래드 적층판을 이용하여, 공지의 방법에 의해 형성할 수 있다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 상기 실시 형태는 본 발명의 일 예에 지나지 않는다. 본 발명은, 본 발명의 개념 및 청구의 범위에 포함되는 모든 실시 형태를 포함하고, 본 발명의 범위 내에서 여러 가지로 개변할 수 있다.
실시예
이하에, 본 발명을 실시예에 기초하여 더욱 상세하게 설명하지만, 이하는 본 발명의 일 예이다.
(실시예 1)
실시예 1에서는, 이하의 공정 [1]∼[4]를 행하여, 표면 처리 동박을 얻었다. 이하 자세하게 설명한다.
[1] 동박 기체의 준비
조화 처리를 실시하기 위한 기재가 되는 동박 기체로서, 전해 동박(두께 18㎛)을 준비했다. 전해 동박은 하기 조건에 의해 제조했다.
<전해 동박의 제조 조건>
Cu: 80g/L
H2SO4: 70g/L
염소 농도: 25㎎/L
욕온: 55℃
전류 밀도: 45A/dm2
(첨가제)
·3-메르캅토1-프로판술폰산 나트륨: 2㎎/L
·하이드록시에틸셀룰로오스: 10㎎/L
·저분자량 아교(분자량 3000): 50㎎/L
[2] 조화 처리층의 형성
다음으로, 상기 [1]에서 준비한 동박 기체의 편면에, 조화 도금 처리를 실시했다. 이 조화 도금 처리는, 2단계의 전기 도금 처리에 의해 행했다. 조화 도금 처리(1)는, 하기의 조화 도금액 기본욕 조성을 이용하여, 몰리브덴(Mo) 농도를 하기표 1 기재와 같이 하고, 또한, 극간 유속, 전류 밀도, 처리 시간을 하기표 1 기재와 같이 했다. 몰리브덴(Mo) 농도는, 몰리브덴산 나트륨을 순수에 용해한 수용액을 조화 도금액 기본욕에 더함으로써 조정했다. 또한, 계속해서 행하는 고정 도금 처리(2)는, 하기 고정 도금액 조성을 이용하여, 염소(Cl) 농도, 극간 유속, 전류 밀도, 처리 시간을 하기표 1 기재와 같이 하여 행했다.
<조화 도금액 기본욕 조성>
Cu: 25g/L
H2SO4: 180g/L
욕온: 25℃
<고정 도금액 조성>
Cu: 60g/L
H2SO4: 120g/L
욕온: 60℃
Figure 112020005777215-pct00001
[3] 금속 처리층의 형성
계속해서, 상기 [2]에서 형성한 조화 처리층의 표면에, 하기의 조건으로, Ni, Zn, Cr의 순서로 금속 도금을 실시하여 금속 처리층(중간층)을 형성했다.
<Ni 도금>
Ni: 40g/L
H3BO3: 5g/L
욕온: 20℃
pH: 3.6
전류 밀도: 0.2A/dm2
처리 시간: 10초
<Zn 도금>
Zn: 2.5g/L
NaOH: 40g/L
욕온: 20℃
전류 밀도: 0.3A/dm2
처리 시간: 5초
<Cr 도금>
Cr: 5g/L
욕온: 30℃
pH: 2.2
전류 밀도: 5A/dm2
처리 시간: 5초
[4] 실란 커플링제층의 형성
마지막으로, 상기 [3]에서 형성한 금속 처리층(특히, 최표면의 Cr 도금층)의 위에, 농도 0.2질량%의 3-글리시독시프로필트리메톡시실란 수용액을 도포하고, 100℃에서 건조시켜, 실란 커플링제층을 형성했다.
(실시예 2∼5 및 비교예 1∼4)
실시예 2∼5 및 비교예 1∼4는, 조화 처리층의 형성 공정 [2]에 있어서, 조화 도금 처리(1) 및 고정 도금 처리(2)의 각 조건을, 상기 표 1 기재와 같이 한 것 이외는, 실시예 1과 동일한 방법으로, 표면 처리 동박을 얻었다.
[평가]
상기 실시예 및 비교예에 따른 표면 처리 동박에 대해서, 하기에 나타내는 특성 평가를 행했다. 각 특성의 평가 조건은 하기와 같다. 결과를 표 2에 나타낸다.
[조화 입자의 계측]
표면 처리 동박의 조화면에 있어서의 조화 입자의 계측은, 조화면을 바로 위(조화 처리층을 갖는 동박 기체의 표면에 직교하는 방향)로부터 주사형 전자 현미경(SEM) 관찰함으로써 구했다. 상세를 이하에 설명한다. 또한, 주사형 전자 현미경은, 전계 방출형 주사 전자 현미경(SU8020, 가부시키가이샤 히타치 하이테크놀로지즈 제조)을 이용했다.
조화면을 바로 위로부터 관찰한 SEM상에 기초하여, 조화 입자의 긴 쪽 방향 치수(t1)와 짧은 쪽 방향 치수(t2)를 측정했다. 또한, 측정에서 이용한 SEM상은 0.1㎛의 조화 입자를 확인 가능한 배율의 화상으로 했다. 구체적으로는, 예를 들면, 도 4에 나타내는 바와 같이, 배율 1만배로 960×720픽셀의 디지털 화상이다. 도 4는, 실시예 1에서 제조한 표면 처리 동박의 조화면을 바로 위로부터 관찰한 SEM상이다. 또한, 이 측정은, 각 표면 처리 동박에 대해서, 무작위로 선택된 상이한 3시야에서 행하고, 분석 영역(관찰 시야)의 합계를 300㎛2로 했다.
분석 영역 300㎛2의 범위 내에서 얻어진 데이터를, 긴 쪽 방향 치수(t1)에 따라서, 이하와 같이 구분하여, 각각으로 구분된 조화 입자의 개수를 카운트했다.
·A 입자: 긴 쪽 방향 치수(t1)가 0.1㎛ 이상 1.0㎛ 미만인 조화 입자
·B 입자: 긴 쪽 방향 치수(t1)가 1.0㎛∼3.0㎛인 조화 입자
·b1 입자: 상기 B 입자 중, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자
·C 입자: 긴 쪽 방향 치수(t1)가 3.0㎛ 초과인 조화 입자
또한, 상기 측정에서 구해진 각 구분의 조화 입자의 개수에 기초하여, 카운트 대상이 된 조화 입자(A 입자와 B 입자와 C 입자.이하, 카운트 대상 입자라고 함)의 개수와, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자+B 입자)의 개수 및, 카운트 대상 입자에 차지하는 그 개수 비율(%), 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자+B 입자)에 차지하는 B 입자의 개수 비율(%), 그리고 B 입자에 차지하는 b1 입자의 개수 비율(%)을, 각각 산출했다.
[표면 거칠기의 측정]
표면 처리 동박의 조화면에 있어서, 접촉식 표면 거칠기 측정기(서프코더 SE1700, 가부시키가이샤 코사카켄큐쇼 제조) 이용하여, JIS B 0601:2001로 정의되는 십점 평균 거칠기 Rzjis(㎛)를 측정했다.
[고주파 특성의 평가]
고주파 특성의 평가로서 고주파 대역에서의 전송 손실을 측정했다. 상세를 이하에 설명한다.
표면 처리 동박의 조화면을, 파나소닉 가부시키가이샤 제조의 폴리페닐렌에테르계 저유전율 수지 기재인 MEGTRON6(두께 50∼100㎛)의 양면에 면압 3㎫, 200℃의 조건으로 2시간 프레스함으로써 접합하여, 양면 동 클래드 적층판을 제작했다. 얻어진 적층판에 회로 가공을 행하여, 전송로 폭 100㎛, 길이 40㎜의 마이크로 스트립 라인을 형성시켰다. 이 전송로에, 네트워크 애널라이저를 이용하여 고주파 신호를 전송하고, 전송 손실을 측정했다. 특성 임피던스는 50Ω로 했다.
전송 손실의 측정값은, 절댓값이 작을수록 전송 손실이 적고, 고주파 특성이 양호한 것을 의미한다. 얻어진 측정값을 지표로 하여, 하기 평가 기준에 기초하여 고주파 특성을 평가했다.
◎: 40㎓에 있어서의 전송 손실이 -26㏈ 이상
○: 40㎓에 있어서의 전송 손실이 -26㏈ 미만으로부터 -28㏈ 이상
×: 40㎓에 있어서의 전송 손실이 -28㏈ 미만
[상태 밀착성의 평가]
상태 밀착성의 평가로서, 박리 시험을 행했다. 상세를 이하에 설명한다.
상기 [고주파 특성의 평가]에 기재된 방법과 동일한 방법으로 동 클래드 적층판을 제작하고, 얻어진 동 클래드 적층판의 동박 부분(표면 처리 동박)을 10㎜ 건테이프로 마스킹했다. 이 동 클래드 적층판에 대하여 염화 구리 에칭을 행한 후 테이프를 제거하고, 10㎜ 폭의 회로 배선판을 제작했다. 도요세이키세이사쿠쇼사 제조의 텐실론테스터를 이용하여, 이 회로 배선판의 10㎜건의 회로 배선 부분(동박 부분)을 90도 방향으로 50㎜/분의 속도로 수지 기재로부터 박리했을 때의 박리 강도를 측정했다. 얻어진 측정값을 지표로 하여, 하기 평가 기준에 기초하여 밀착성을 평가했다.
<상태 밀착성의 평가 기준>
◎: 박리 강도가 0.5kN/m 이상
×: 박리 강도가 0.5kN/m 미만
[내열 밀착성의 평가]
상태 밀착성의 평가로서, 가열 처리 후의 박리 시험을 행했다. 상세를 이하에 설명한다.
상기 [고주파 특성의 평가]에 기재된 방법과 동일한 방법으로 동 클래드 적층판을 제작하고, 얻어진 동 클래드 적층판의 동박 부분을 10㎜ 건테이프로 마스킹했다. 이 동 클래드 적층판에 대하여 염화 구리 에칭을 행한 후 테이프를 제거하고, 10㎜건의 회로 배선판을 제작했다. 이 회로 배선판을 300℃의 가열 오븐에서 1시간 가열한 후, 상온하에 있어서 도요세이키세이사쿠쇼사 제조의 텐실론테스터를 이용하여, 회로 배선판의 10㎜건의 회로 배선 부분(동박 부분)을 90도 방향으로 50㎜/분의 속도로 수지 기재로부터 박리했을 때의 박리 강도를 측정했다. 얻어진 측정값을 지표로 하여, 하기 평가 기준에 기초하여 내열 밀착성을 평가했다.
<내열 밀착성의 평가 기준>
◎: 박리 강도가 0.5kN/m 이상
○: 박리 강도가 0.4kN/m 이상 0.5kN/m 미만
×: 박리 강도가 0.4kN/m 미만
[종합 평가]
상기의 고주파 특성, 상태 밀착성 및 내열 밀착성의 모든 것을 종합하여, 하기 평가 기준에 기초하여 종합 평가를 행했다. 또한, 본 실시예에서는, 종합 평가에서 A 및 B를 합격 레벨로 했다.
<종합 평가의 평가 기준>
A(우(優)): 모든 평가가 ◎이다.
B(합격): 모든 평가에서 × 평가가 없다.
C(불합격): 적어도 1개의 평가가 ×이다.
Figure 112020005777215-pct00002
표 2에 나타나는 바와 같이, 실시예 1∼5의 표면 처리 동박은, 조화면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자 및 B 입자의 합계)의 개수 비율이 99.0% 이상이고, 또한, 이 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자(B 입자)의 개수 비율이 2.0∼20.0%이고, 또한 B 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자(b1 입자)의 개수 비율이, 20% 이상이 되도록 제어되어 있기 때문에, 고주파 특성이 우수하고, 높은 밀착성(상태 밀착성 및 내열 밀착성)을 발휘하는 것이 확인되었다.
이에 대하여, 비교예 1의 표면 처리 동박의 조화면에서는, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자 및 B 입자의 합계)에 차지하는, 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자(B 입자)의 개수 비율이 2.0% 미만이기 때문에, 내열 밀착성이 뒤떨어지는 것이 확인되었다.
또한, 비교예 2는, 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자(B 입자)에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자(b1 입자)의 개수 비율이 20% 미만이기 때문에, 고주파 특성이 뒤떨어지는 것이 확인되었다. 비교예 3은, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자(A 입자 및 B 입자의 합계)에 차지하는, 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자(B 입자)의 개수 비율이 20.0% 초과이기 때문에, 고주파 특성이 뒤떨어지는 것이 확인되었다. 또한, 비교예 4는, 카운트 대상의 조화 입자에 차지하는, 긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이 99.0% 미만이기(즉, 긴 쪽 방향 치수(t1)가 3.0㎛ 초과인 조화 입자가 1.0% 이상임) 때문에, 고주파 특성이 뒤떨어지는 것이 확인되었다.

Claims (11)

  1. 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성되어 이루어지는 조화 처리층을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박으로서,
    상기 표면 처리 피막의 표면을 주사형 전자 현미경(SEM)에 의해 관찰한 분석 영역에서, 긴 쪽 방향 치수(t1)가 0.1㎛ 이상인 조화 입자의 개수를 카운트할 때,
    긴 쪽 방향 치수(t1)가 3.0㎛ 이하인 조화 입자의 개수 비율이, 99.0% 이상이고, 또한, 상기 개수 비율에 차지하는 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수 비율이, 2.0∼20.0%이고,
    상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자에 차지하는, 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수 비율이, 20% 이상인 것을 특징으로 하는, 표면 처리 동박.
  2. 제1항에 있어서,
    상기 긴 쪽 방향 치수(t1)가 1.0∼3.0㎛인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 20∼100개인, 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    긴 쪽 방향 치수(t1)가 1.0㎛ 미만인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 300∼1200개인, 표면 처리 동박.
  4. 제1항 또는 제2항에 있어서,
    긴 쪽 방향 치수(t1)가 3.0㎛ 초과인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 0∼3개인, 표면 처리 동박.
  5. 제1항 또는 제2항에 있어서,
    긴 쪽 방향 치수(t1)가 1.0∼3.0㎛이고, 또한 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 8개 이상인, 표면 처리 동박.
  6. 제3항에 있어서,
    긴 쪽 방향 치수(t1)가 1.0∼3.0㎛이고, 또한 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 8개 이상인, 표면 처리 동박.
  7. 제4항에 있어서,
    긴 쪽 방향 치수(t1)가 1.0∼3.0㎛이고, 또한 짧은 쪽 방향 치수(t2)에 대한 긴 쪽 방향 치수(t1)의 비(t1/t2)가 2 이상인 조화 입자의 개수가, 상기 분석 영역 300㎛2당, 8개 이상인, 표면 처리 동박.
  8. 제1항 또는 제2항에 있어서,
    고주파 대역용 프린트 배선판에 사용되는, 표면 처리 동박.
  9. 제1항 또는 제2항에 있어서,
    차량 탑재용 프린트 배선판에 사용되는, 표면 처리 동박.
  10. 제1항 또는 제2항에 기재된 표면 처리 동박을 이용하여 형성하여 이루어지는, 동 클래드 적층판.
  11. 제10항에 기재된 동 클래드 적층판을 이용하여 형성하여 이루어지는, 프린트 배선판.
KR1020207001739A 2017-07-24 2018-07-18 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판 KR102353143B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-142385 2017-07-24
JP2017142385 2017-07-24
PCT/JP2018/026793 WO2019021895A1 (ja) 2017-07-24 2018-07-18 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板

Publications (2)

Publication Number Publication Date
KR20200033852A KR20200033852A (ko) 2020-03-30
KR102353143B1 true KR102353143B1 (ko) 2022-01-18

Family

ID=65039735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207001739A KR102353143B1 (ko) 2017-07-24 2018-07-18 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판

Country Status (5)

Country Link
JP (1) JP6550196B2 (ko)
KR (1) KR102353143B1 (ko)
CN (1) CN111194362B (ko)
TW (1) TWI751359B (ko)
WO (1) WO2019021895A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816193B2 (ja) * 2019-03-26 2021-01-20 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
WO2023162965A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板
CN114603944B (zh) * 2022-05-12 2022-09-06 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板、半导体、负极材料和电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196576A1 (ja) 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491163B1 (en) * 1990-12-19 1996-02-14 Nikko Gould Foil Co., Ltd. Method and apparatus for producing electrolytic copper foil
JPH10341066A (ja) 1997-06-10 1998-12-22 Furukawa Electric Co Ltd:The 印刷回路用銅箔、前記銅箔を用いた印刷回路用樹脂接着剤付銅箔、および前記銅箔を用いた印刷回路用銅張り積層板
TW200424359A (en) * 2003-02-04 2004-11-16 Furukawa Circuit Foil Copper foil for high frequency circuit, method of production and apparatus for production of same, and high frequency circuit using copper foil
EP1531656A3 (en) * 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4833692B2 (ja) * 2006-03-06 2011-12-07 古河電気工業株式会社 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
CN106028638B (zh) * 2010-09-27 2019-09-03 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法以及印刷电路板
JP5698585B2 (ja) * 2011-03-31 2015-04-08 新日鉄住金化学株式会社 金属張積層板
WO2013047272A1 (ja) * 2011-09-30 2013-04-04 Jx日鉱日石金属株式会社 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
KR102066314B1 (ko) * 2012-01-18 2020-01-14 제이엑스금속주식회사 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP6273106B2 (ja) 2013-07-24 2018-01-31 Jx金属株式会社 キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5826322B2 (ja) * 2014-03-25 2015-12-02 Jx日鉱日石金属株式会社 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ用回路形成基板、半導体パッケージ及びプリント配線板の製造方法
TWI601835B (zh) * 2014-09-05 2017-10-11 Furukawa Electric Co Ltd Copper foil, copper clad laminate, and substrate
JP6522974B2 (ja) 2015-02-07 2019-05-29 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
CN107113971B (zh) * 2015-08-12 2019-04-26 古河电气工业株式会社 高频电路用铜箔、覆铜层压板、印刷布线基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196576A1 (ja) 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JPWO2019021895A1 (ja) 2019-08-08
TWI751359B (zh) 2022-01-01
TW201920776A (zh) 2019-06-01
CN111194362A (zh) 2020-05-22
CN111194362B (zh) 2022-03-11
KR20200033852A (ko) 2020-03-30
WO2019021895A1 (ja) 2019-01-31
JP6550196B2 (ja) 2019-07-24

Similar Documents

Publication Publication Date Title
TWI619409B (zh) 表面處理銅箔、積層板、印刷配線板、電子機器、附載體銅箔及印刷配線板之製造方法
JP5654416B2 (ja) 液晶ポリマー銅張積層板及び当該積層板に用いる銅箔
US11375624B2 (en) Surface treated copper foil, copper clad laminate, and printed circuit board
KR102059280B1 (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
TWI610803B (zh) 表面處理銅箔
KR102353143B1 (ko) 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판
JP2017128804A (ja) 銅箔、銅張積層板、プリント配線板の製造方法、電子機器の製造方法、伝送路の製造方法及びアンテナの製造方法
US20040154930A1 (en) Copper foil for high frequency circuit and method of production of same
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
JP2015105440A (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
JP6140481B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
WO2022176648A1 (ja) 表面処理銅箔
JP7177956B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102390417B1 (ko) 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
JP2014213574A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant