KR101607381B1

KR101607381B1 - 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법

Info

Publication number: KR101607381B1
Application number: KR1020140050147A
Authority: KR
Inventors: 히데타 아라이; 아츠시 미키; 료 후쿠치; 도모타 나가우라
Original assignee: 제이엑스 킨조쿠 가부시키가이샤
Priority date: 2013-04-26
Filing date: 2014-04-25
Publication date: 2016-03-29
Also published as: TW201512467A; TWI509115B; KR20140128269A; JP6425401B2; JP2014225650A

Abstract

고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제됨과 함께, 동박 표면에 있어서의 가루 떨어짐의 발생이 양호하게 억제된 고주파 회로용 동박을 제공한다. 동박의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비가 2.0 이상 2.2 미만인 고주파 회로용 동박.

Description

고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법{COPPER FOIL FOR HIGH FREQUENCY CIRCUIT, COPPER CLAD LAMINATE FOR HIGH FREQUENCY CIRCUIT, PRINTED WIRING BOARD FOR HIGH FREQUENCY CIRCUIT, COPPER FOIL ATTACHED WITH CARRIER FOR HIGH FREQUENCY CIRCUIT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}

본 발명은, 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루고, 오늘날에는 거의 모든 전자 기기에 사용되기까지 이르고 있다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되고, 프린트 배선판에 대해 우수한 고주파 대응이 요구되고 있다.

고주파용 기판에는, 출력 신호의 품질을 확보하기 위해, 전송 손실의 저감이 요구되고 있다. 전송 손실은, 주로 수지 (기판측) 에서 기인하는 유전체 손실과, 도체 (동박측) 에서 기인하는 도체 손실로 이루어져 있다. 유전체 손실은, 수지의 유전율 및 유전 정접이 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은, 주파수가 높아질수록 전류는 도체의 표면밖에 흐르지 않게 된다는 표피 효과에 의해 전류가 흐르는 단면적이 감소하고, 저항이 높아지는 것이 주된 원인이 되고 있다.

고주파용 동박의 전송 손실을 저감시키는 것을 목적으로 한 기술로서는, 예를 들어, 특허문헌 1 에, 금속박 표면의 편면 또는 양면에, 은 또는 은합금속을 피복하고, 그 은 또는 은합금 피복층 상에, 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 입혀져 있는 고주파 회로용 금속박이 개시되어 있다. 그리고, 이것에 의하면, 위성 통신에서 사용되는 초고주파 영역에 있어서도 표피 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.

또, 특허문헌 2 에는, 압연 동박의 재결정 어닐링 후의 압연면에서의 X 선 회절에서 구한 (200) 면의 적분 강도 (I (200)) 가, 미분말 구리의 X 선 회절에서 구한 (200) 면의 적분 강도 (I0 (200)) 에 대해, I (200)/I0 (200)＞ 40 이며, 그 압연면에 전해 도금에 의한 조화(粗化) 처리를 실시한 후의 조화 처리면의 산술 평균 조도 (이하, Ra 라고 한다) 가 0.02 ㎛ ∼ 0.2 ㎛, 10 점 평균 조도 (이하, Rz 라고 한다) 가 0.1 ㎛ ∼ 1.5 ㎛ 로서, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고, 이것에 의하면, 1 GHz 를 초과하는 고주파수하에서의 사용이 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.

또한, 특허문헌 3 에는, 동박의 표면의 일부가 혹형상 돌기로 이루어지는 표면 조도가 2 ㎛ ∼ 4 ㎛ 의 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고, 이것에 의하면, 고주파 전송 특성이 우수한 전해 동박을 제공할 수 있다고 기재되어 있다.

일본 특허공보 제4161304호 일본 특허공보 제4704025호 일본 공개특허공보 2004－244656호

도체 (동박측) 에서 기인하는 도체 손실은, 상기 서술한 바와 같이 표피 효과에 의해 저항이 커지는 것에서 기인하지만, 이 저항은, 동박 자체의 저항뿐만 아니라, 동박 표면에 있어서 수지 기판과의 접착성을 확보하기 위해서 실시되는 조화 처리에 의해 형성된 표면 처리층의 저항의 영향도 있는 것, 구체적으로는, 동박 표면의 조도가 도체 손실의 주된 요인이며, 조도가 작을수록 전송 손실이 감소하는 것이 알려져 있다.

본 발명자들은, 동박 표면의 조도와 전송 손실의 관계에 대해 한층 더 파고든 검토를 실시한 결과, 반드시 동박 표면의 조도가 작을수록 전송 손실이 감소한다고는 한정되지 않고, 특히, 동박 표면의 조도가 어느 정도까지 작아지면, 전송 손실의 감소와 동박 표면의 조도의 관계에 현저한 편차가 보이고, 동박 표면의 조도의 제어만으로는 전송 손실을 양호하게 감소시키는 것이 곤란해지는 것을 알아냈다.

또, 동박 표면의 조화 처리로서는, 코발트-니켈 합금 도금층의 형성이 알려져 있지만, 종래의 코발트-니켈 합금 도금층을 형성한 동박은, 그 표면에 형성된 구리-코발트-니켈 합금 도금으로 이루어지는 조화 입자의 형상이 나뭇가지상이기때문에, 이 수지의 상부 또는 근원으로부터 벗겨져 떨어지고, 일반적으로 가루 떨어짐 현상이라고 하는 문제를 발생했다.

이 가루 떨어짐 현상은 성가신 문제로, 구리-코발트-니켈 합금 도금의 조화 처리층은, 내열성이 우수하다는 특징을 가지고 있음에도 불구하고, 외력에 의해 입자가 탈락되기 쉽고, 처리 중의 「스침」 에 의한 박리, 박리 가루에 의한 롤의 오염, 박리 가루에 의한 에칭 잔류물이 생긴다는 문제를 발생했다.

그래서, 본 발명은, 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제됨과 함께, 동박 표면에 형성된 조화 입자가 당해 표면으로부터 벗겨져 떨어지는 현상, 이른바 「가루 떨어짐」 의 발생이 양호하게 억제된 고주파 회로용 동박을 제공하는 것을 목적으로 한다.

본 발명자는, 캐리어가 부착된 동박의 극박 구리층 표면에 소정의 조화 입자층을 형성하고, 또한, 당해 조화 입자층의 이차원 표면적에 대한 삼차원 표면적의 비를 제어하는 것이, 고주파 회로 기판에 사용했을 때의 전송 손실의 억제, 및, 동박 표면에 있어서의 가루 떨어짐의 억제에 매우 효과적인 것을 알아냈다.

본 발명은 상기 지견을 기초로 하여 완성된 것이며, 일 측면에 있어서, 동박의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비가 2.0 이상 2.2 미만인 고주파 회로용 동박이다.

본 발명의 고주파 회로용 동박은 일 실시형태에 있어서, 상기 구리의 1 차 입자층의 평균 입자경이 0.25 ∼ 0.45 ㎛ 이며, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자경이 0.35 ㎛ 이하이다.

본 발명의 고주파 회로용 동박은 다른 일 실시형태에 있어서, 상기 1 차 입자층 및 2 차 입자층이, 전기 도금층이다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 2 차 입자가, 상기 1 차 입자 상에 성장한 1 또는 복수 개의 나뭇가지상의 입자 또는 상기 1 차 입자 상에 성장한 정상 도금층이다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 1 차 입자층 및 2 차 입자층의 접착 강도가 0.80 kg/cm 이상이다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 1 차 입자층 및 2 차 입자층의 접착 강도가 0.90 kg/cm 이상이다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 2 차 입자층 상에,

(A) Ni 와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 및,

(B) 크로메이트층

중 어느 일방, 또는, 양방이 형성되어 있다.

(B) 크로메이트층

중 어느 일방, 또는, 양방과,

실란 커플링층

이 이 순서로 형성되어 있다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 2 차 입자층 상에, Ni－Zn 합금층, 및, 크로메이트층 중 어느 일방, 또는, 양방이 형성되어 있다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 2 차 입자층 상에, Ni－Zn 합금층, 및, 크로메이트층 중 어느 일방, 또는, 양방과, 실란 커플링층이 이 순서로 형성되어 있다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 2 차 입자층의 표면에 수지층을 구비한다.

본 발명의 고주파 회로용 동박은 또 다른 일 실시형태에 있어서, 상기 Ni 와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 또는, 상기 크로메이트층, 또는, 상기 실란 커플링층, 또는, 상기 Ni－Zn 합금층의 표면에 수지층을 구비한다.

본 발명은 다른 일 측면에 있어서, 캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 본 발명의 고주파 회로용 동박인 캐리어가 부착된 동박이다.

본 발명의 캐리어가 부착된 동박은 일 실시형태에 있어서, 상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 구리층을 이 순서로 가지며, 상기 캐리어의 타방의 면에 조화 처리층을 갖는다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 동박을 사용한 고주파 회로용 구리 피복 적층판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 동박을 사용한 고주파 회로용 프린트 배선판이다.

본 발명의 고주파 회로용 구리 피복 적층판은 일 실시형태에 있어서, 상기 동박과 폴리이미드, 액정 폴리머 또는 불소 수지가 적층되어 있다.

본 발명은 또 다른 일 측면에 있어서, 폴리이미드, 액정 폴리머 또는 불소 수지 중 어느 것을 사용한 본 발명의 고주파 회로용 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브 트랙티브법, 파트리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,

상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,

상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 의하면, 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제됨과 함께, 동박 표면에 형성된 조화 입자가 당해 표면으로부터 벗겨져 떨어지는 현상, 이른바 「가루 떨어짐」 의 발생이 양호하게 억제된 고주파 회로용 동박을 제공할 수 있다.

도 1 은, 종래의 동박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 경우의 가루 떨어짐의 상태를 나타내는 개념 설명도이다.
도 2 는, 본 발명의, 동박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 가루 떨어짐이 없는 동박 처리층의 개념 설명도이다.
도 3 은, 종래의 동박 상에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시한 경우의 표면의 현미경 사진이다.
도 4 는, 본 발명의, 동박 상에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 상에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 가루 떨어짐이 없는 동박 처리면의 층의 현미경 사진이다.
도 5A ∼ C 는, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 6D ∼ F 는, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어가 부착된 동박 적층으로부터 레이저 구멍내기까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 7G ∼ I 는, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비어필 형성으로부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 8J ∼ K 는, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭으로부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.

본 발명에 사용할 수 있는 동박 기재의 형태에 특별히 제한은 없고, 전형적으로는 본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.

동박 기재의 재료로서는 프린트 배선판의 도체 패턴으로서 통상적으로 사용되는 터프피치동이나 무산소동과 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용한 때에는 구리 합금박도 포함하는 것으로 한다.

또한, 동박 기재의 판두께는 특별히 한정할 필요는 없지만, 예를 들어 1 ∼ 1000 ㎛, 혹은 1 ∼ 500 ㎛, 혹은 1 ∼ 300 ㎛, 혹은 3 ∼ 100 ㎛, 혹은 5 ∼ 70 ㎛, 혹은 6 ∼ 35 ㎛, 혹은 9 ∼ 18 ㎛ 이다.

또, 본 발명은 다른 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 본 발명의 고주파 회로용 동박인 캐리어가 부착된 동박이다. 즉, 본 발명에는 다른 측면에 있어서 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박을 동박 기재로서 사용할 수 있다. 본 발명에 있어서 캐리어가 부착된 동박을 사용하는 경우, 극박 구리층 표면에 이하의 조화 처리층 등의 표면 처리층을 형성한다. 또한, 캐리어가 부착된 동박의 다른 실시형태에 대해서는 후술한다.

통상적으로, 동박의, 수지 기재와 접착하는 면, 즉 조화면에는 적층 후의 동박의 잡아떼는 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에, 「옹두리」 형상의 전착을 행하는 조화 처리가 실시된다. 전해 동박은 제조 시점에서 요철을 가지고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강하여 요철을 한층 크게 한다. 조화 전의 전처리로서 통상적인 구리 도금 등이 실시되는 경우가 있고, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다.

본 발명에 있어서는, 이러한 전처리 및 마무리 처리도 포함하여, 동박 조화와 관련되는 공지된 처리를 필요에 따라 포함하여 「조화 처리」 라고 하고 있다.

이 조화 처리를, 구리-코발트-니켈 합금 도금에 의해 실시하고자 하는 것이지만 (이하의 설명에 있어서는, 구리-코발트-니켈 합금 도금의 조화 처리를, 전 공정과의 차이를 명확하게 하기 위해서, 「2 차 입자층」 이라고 호칭한다.), 상기와 같이, 단순하게 동박 상에 구리-코발트-니켈 합금 도금층을 형성한 것만으로는, 상기와 같이 가루 떨어짐 등의 문제가 발생한다.

동박 상에 구리-코발트-니켈 합금 도금층을 형성한 동박의 표면의 현미경 사진을 도 3 에 나타낸다. 이 도 3 에 나타내는 바와 같이, 나뭇가지상으로 발달된 미세한 입자를 볼 수 있다. 일반적으로, 이 도 3 에 나타내는 나뭇가지상으로 발달된 미세한 입자는 고전류 밀도로 제작된다.

이와 같은 고전류 밀도로 처리된 경우에는, 초기 전착에 있어서의 입자의 핵 생성이 억제되기 때문에, 입자 선단에 새로운 입자의 핵이 형성되므로, 점차 나뭇가지상으로, 가늘고 길게 입자가 성장하게 된다.

따라서, 이것을 방지하기 위해서, 전류 밀도를 내려서 전기 도금하면, 예리한 상승이 없어지고, 입자가 증가하고, 둥그스름함을 띤 형상의 입자가 성장한다. 이와 같은 상황하에 있어서도, 가루 떨어짐은 약간 개선되지만, 충분한 필 강도가 얻어지지 않아, 본 발명의 목적을 달성하기 위해서는 충분하지 않다.

도 3 에 나타내는 구리-코발트-니켈 합금 도금층이 형성된 경우의, 가루 떨어짐의 상태를, 도 1 의 개념 설명도에 나타낸다. 이 가루 떨어짐의 원인은, 상기와 같이 동박 상에 나뭇가지상으로 미세한 입자가 발생하기 때문이지만, 이 나뭇가지상의 입자는, 외력에 의해 나뭇가지의 일부가 부러지기 쉽고, 또 근원으로부터 탈락된다. 이 미세한 나뭇가지상의 입자는, 처리 중의 「스침」 에 의한 박리, 박리 가루에 의한 롤의 오염, 박리 가루에 의한 에칭 잔류물이 생기는 원인이 된다.

본 발명에 있어서는, 동박의 표면에, 사전에 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하는 것이다. 동박 상에, 이 1 차 입자 및 2 차 입자를 형성한 표면의 현미경 사진을 도 4 에 나타낸다 (자세한 것은 후술한다).

이로써, 처리 중의 「스침」 에 의한 박리, 박리 가루에 의한 롤의 오염, 박리 가루에 의한 에칭 잔류물이 없어지고, 즉 가루 떨어짐이라고 하는 현상과 처리 불균일을 억제할 수 있고, 필 강도를 높이고, 또한 내열성을 향상시킬 수 있는 동박을 얻을 수 있다.

상기 1 차 입자층의 평균 입자경을 0.25 ∼ 0.45 ㎛, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자경을 0.35 ㎛ 이하로 하는 것이, 하기에 나타내는 실시예로부터 분명한 바와 같이, 가루 떨어짐을 방지하는 최적인 조건이다. 상기 1 차 입자층의 평균 입자경의 하한은 바람직하게는 0.27 ㎛ 이상, 바람직하게는 0.29 ㎛ 이상, 보다 바람직하게는 0.30 ㎛ 이상, 보다 바람직하게는 0.33 ㎛ 이상이다. 상기 1 차 입자층의 평균 입자경의 상한은, 바람직하게는 0.44 ㎛ 이하, 바람직하게는 0.43 ㎛ 이하, 바람직하게는 0.40 ㎛ 이하, 바람직하게는 0.39 ㎛ 이하이다. 또, 상기 2 차 입자층의 평균 입자경의 상한은 바람직하게는 0.34 ㎛ 이하, 바람직하게는 0.33 ㎛ 이하, 바람직하게는 0.32 ㎛ 이하, 바람직하게는 0.31 ㎛ 이하, 바람직하게는 0.30 ㎛ 이하, 바람직하게는 0.28 ㎛ 이하, 바람직하게는 0.27 ㎛ 이하이다. 또, 2 차 입자층의 평균 입자경의 하한은 특별히 한정할 필요는 없지만, 예를 들어 0.001 ㎛ 이상, 혹은 0.01 ㎛ 이상, 혹은 0.05 ㎛ 이상, 혹은 0.09 ㎛ 이상, 혹은 0.10 ㎛ 이상, 혹은 0.12 ㎛ 이상, 혹은 0.15 ㎛ 이상이다.

상기 1 차 입자층 및 2 차 입자층은, 전기 도금층에 의해 형성한다. 이 2 차 입자의 특징은, 상기 1 차 입자 상에 성장한 1 또는 복수 개의 나뭇가지상의 입자이다. 또는 상기 1 차 입자 상에 성장한 정상 도금이다. 즉, 본 명세서에 있어서 용어 「2 차 입자층」 을 사용한 경우에는, 피복 도금 등의 정상 도금층도 포함되는 것으로 한다. 또, 2 차 입자층은 조화 입자에 의해 형성되는 층을 1 층 이상 갖는 층이어도 되고, 정상 도금층을 1 층 이상 갖는 층이어도 되고, 조화 입자에 의해 형성되는 층과 정상 도금층을 각각 1 층 이상 갖는 층이어도 된다.

이와 같이 하여 형성된 1 차 입자층 및 2 차 입자층의 접착 강도 0.80 kg/cm 이상, 나아가서는 접착 강도 0.90 kg/cm 이상을 달성할 수 있다.

1 차 입자층 및 2 차 입자층을 형성한 동박에 있어서, 더욱 중요한 것은, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비를 2.0 이상 2.2 미만으로 하는 것이다. 또한, 「레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비」 에 있어서의 「조화 처리면」이란, 최종 제품 상의 표면을 의미하고, 1 차 입자층 및 2 차 입자층을 형성한 측의 최표면을 의미한다. 또, 2 차 입자층 상에, 예를 들어, 내열층, 방청층, 실란 커플링 처리층 등의 표면 처리층이 형성되어 있을 때에는, 당해 표면 처리층의 최표면을 의미한다. 또한, 후술하는 「수지층」 이 형성되어 있을 때에는, 당해 수지층을 제외한 동박의 1 차 입자층 및 2 차 입자층을 형성한 측의 최표면을 의미한다.

이와 같은 표면적비의 제한과 조정에 대해서는, 동박의 조화 처리면이 개개의 조화 입자의 집합체인 입자층으로 형성되어 있고, 입자층을 입자의 성장 제어보다 매크로한 범위로 제어함으로써, 흔들림이 없는, 즉 안정적인 필 강도의 향상과 안정적인 가루 떨어짐 현상을 방지할 수 있는 효과를 갖는다. 또, 개개의 조화 입자 사이즈를 제어해도, 미세한 조화 입자가 높이 방향으로 적층되어 버린 경우에는 가루 떨어짐이 발생하게 된다. 따라서 삼차원적인 조화 입자 구성이 되는 표면적비의 제한과 조정이 중요해진다.

상기 표면적비가 2.0 미만에서는 필 강도가 불충분해진다. 레이저 현미경을 사용하여 표준 압연 동박의 조화 처리 전의 무조화 상태에서의 삼차원 표면 조도를 측정한 결과 20043 μ㎡ 이며, 이차원 표면적에 대한 삼차원 표면적비가 2.02 가 되었기 때문에, 필 강도 확보를 위해서 적어도 2.0 이상이 바람직하다고 할 수 있다. 또 2.20 을 초과하면 가루 떨어짐 현상이 발생하기 쉬워지므로, 상기의 범위로 하는 것이 바람직하다고 할 수 있다. 또한, 상기 표면적비 (이차원 표면적에 대한 삼차원 표면적비) 의 상한은 바람직하게는 2.19 이하, 바람직하게는 2.17 이하, 바람직하게는 2.15 이하이다. 또, 상기 표면적비 (이차원 표면적에 대한 삼차원 표면적비) 의 하한은 바람직하게는 2.02 이상, 바람직하게는 2.04 이상, 바람직하게는 2.05 이상, 바람직하게는 2.06 이상이다.

레이저 현미경에 의한 측정법은, 주식회사 키엔스 제조 레이저 마이크로 스코프 VK8500 을 사용하여 조화 처리면의 100 × 100 ㎛ 상당 면적, 실 데이터에서는 9924.4 μ㎡ 에 있어서의 범위의 삼차원 표면적을 측정하여, 삼차원 표면적 ÷ 이차원 표면적 = 표면적비로 하는 수법에 의해 설정을 실시한다.

2 차 입자층 상에,

(A) Ni 와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 및, (B) 크로메이트층 중 어느 일방, 또는, 양방이 형성되어 있어도 된다.

또, 2 차 입자층 상에, (A) Ni 와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 및, (B) 크로메이트층 중 어느 일방, 또는, 양방과, 실란 커플링층이 이 순서로 형성되어 있어도 된다.

또한, 2 차 입자층 상에, Ni－Zn 합금층, 및, 크로메이트층 중 어느 일방, 또는, 양방이 형성되어 있어도 된다.

또한, 2 차 입자층 상에, Ni－Zn 합금층, 및, 크로메이트층 중 어느 일방, 또는, 양방과, 실란 커플링층이 이 순서로 형성되어 있어도 된다.

이와 같은 구성에 의하면, 필 강도를 유지한 채로, 고주파 전송 특성을 향상시키는 것이 가능하다.

［전송 손실］

전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때의, 신호의 감쇠가 억제되기 때문에, 고주파로 신호의 전송을 실시하는 회로에 있어서, 안정적인 신호의 전송을 실시할 수 있다. 그 때문에, 전송 손실의 값이 작은 것이, 고주파로 신호의 전송을 실시하는 회로 용도로 사용하는 것에 적합하기 때문에 바람직하다. 표면 처리 동박을, 시판되는 액정 폴리머 수지 (주식회사 쿠라레 제조 Vecstar CTZ－50 ㎛) 와 첩합(貼合)한 후, 에칭으로 특성 임피던스가 50 Ω 이 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 GHz 및 주파수 40 GHz 에서의 전송 손실을 구한 경우에, 주파수 20 GHz 에 있어서의 전송 손실이, 5.0 dB/10 cm 미만이 바람직하고, 4.1 dB/10 cm 미만이 보다 바람직하고, 3.7 dB/10 cm 미만이 한층 더 바람직하다.

본 발명의 표면 처리 동박을, 조화 처리면측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 불소 수지 등을 사용할 수 있다. 또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우, 폴리이미드 필름을 사용한 경우보다, 당해 필름과 표면 처리 동박의 필 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우에는, 구리 회로를 형성 후, 구리 회로를 커버레이로 덮음으로써, 당해 필름과 구리 회로가 박리되기 어렵게 하고, 필 강도의 저하에 의한 당해 필름과 구리 회로의 박리를 방지할 수 있다.

또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름은 유전 정접이 작기 때문에, 액정 폴리머 (LCP) 필름이나 불소 수지 필름과 본 발명에 관련된 표면 처리 동박을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로 (고주파로 신호의 전송을 실시하는 회로) 용도에 적합하다. 또, 본 발명에 관련된 표면 처리 동박은 표면 조도 Rz 가 작고, 광택도가 높기 때문에 표면이 평활하여, 고주파 회로 용도에도 적합하다.

첩합 방법은, 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층의 반대측의 면으로부터 프리프레그에 겹쳐서 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하거나, 또는, 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하거나, 또는, 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.

본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또, 당해 프린트 배선판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제작해도 된다.

(구리의 1 차 입자의 도금 조건)

구리의 1 차 입자의 도금 조건의 일례를 들면, 하기와 같다.

또한, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것이며, 구리의 1 차 입자는 동박 상에 형성되는 평균 입자경이 가루 떨어짐 방지의 역할을 담당하는 것이다. 따라서, 평균 입자경이 본 발명의 범위에 들어가는 것이면, 하기에 표시하는 것 이외의 도금 조건인 것은 전혀 저해되는 것은 아니다. 본 발명은 이들을 포함하는 것이다.

액 조성 ： 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ

액 온도 ： 25 ∼ 50 ℃

전류 밀도 ： 1 ∼ 58 A/d㎡

쿨롬량 ： 4 ∼ 81 As/d㎡

(2 차 입자의 도금 조건)

또한, 상기와 마찬가지로, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것이며, 2 차 입자는 1 차 입자 상에 형성되는 것이며, 평균 입자경이 가루 떨어짐 방지의 역할을 담당하는 것이다. 따라서, 평균 입자경이 본 발명의 범위에 들어가는 것이면, 하기에 표시하는 것 이외의 도금 조건인 것은 전혀 저해되는 것은 아니다. 본 발명은 이들을 포함하는 것이다.

액 조성 ： 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ

pH ： 2 ∼ 3

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 24 ∼ 50 A/d㎡

쿨롬량 ： 34 ∼ 48 As/d㎡

(내열층 1 을 형성하는 도금 조건) (Co－Ni 도금 ： 코발트니켈 합금 도금)

본 발명은, 상기 2 차 입자층 상에, 추가로 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.

액 조성 ： 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ

pH ： 2 ∼ 3

액 온도 ： 40 ∼ 60 ℃

전류 밀도 ： 5 ∼ 20 A/d㎡

쿨롬량 ： 10 ∼ 20 As/d㎡

(내열층 2 를 형성하는 도금 조건) (Ni－Zn 도금 ： 니켈아연 합금 도금)

본 발명은, 상기 2 차 입자층 상에, 추가로 다음의 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 3 을 형성하는 도금 조건) (NiCu 도금 ： 니켈구리 합금 도금)

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 구리 2 ∼ 30 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 4 를 형성하는 도금 조건) (Ni－Mo 도금 ： 니켈몰리브덴 합금 도금)

액 조성 ： 황산 Ni6 수화물 ： 45 ∼ 55 g/d㎥, 몰리브덴산나트륨 2 수화물 ： 50 ∼ 70 g/d㎥, 시트르산나트륨 ： 80 ∼ 100 g/d㎥

액 온도 ： 20 ∼ 40 ℃

전류 밀도 ： 1 ∼ 4 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 5 를 형성하는 도금 조건) (Ni－Sn 도금 ： 니켈주석 합금 도금)

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 주석 2 ∼ 30 g/ℓ

pH ： 1.5 ∼ 4.5

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 6 을 형성하는 도금 조건) (Ni－P 도금 ： 니켈인 합금 도금)

액 조성 ： 니켈 30 ∼ 70 g/ℓ, 인 0.2 ∼ 1.2 g/ℓ

pH ： 1.5 ∼ 2.5

액 온도 ： 30 ∼ 40 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 7 을 형성하는 도금 조건) (Ni－W 도금 ： 니켈텅스텐 합금 도금)

액 조성 ： 니켈 2 ∼ 30 g/ℓ, W 0.01 ∼ 5 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(내열층 8 을 형성하는 도금 조건) (Ni－Cr 도금 ： 니켈크롬 합금 도금)

Ni ： 65 ∼ 85 mass％, Cr ： 15 ∼ 35 mass％ 의 조성의 스퍼터링 타겟을 사용하여 니켈크롬 합금 도금층을 형성했다.

타겟 ： Ni ： 65 ∼ 85 mass％, Cr ： 15 ∼ 35 mass％

장치 ： 주식회사 얼백 제조의 스퍼터 장치

출력 ： DC50W

아르곤 압력 ： 0.2 Pa

(방청층을 형성하는 도금 조건)

본 발명은, 추가로 다음의 방청층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다. 하기에 있어서는, 침지 크로메이트 처리의 조건을 나타냈지만, 전해 크로메이트 처리여도 된다.

액 조성 ： 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 50 ∼ 60 ℃

전류 밀도 ： 0 ∼ 2 A/d㎡ (0 A/d㎡ 는 침지 크로메이트 처리의 경우이다.)

쿨롬량 ： 0 ∼ 2 As/d㎡ (0 As/d㎡ 는 침지 크로메이트 처리의 경우이다.)

(내후성층 (실란 커플링층) 의 종류)

일례로서, 디아미노실란 수용액의 도포를 들 수 있다.

또한, 내열층 등의 금속층, 도금층이 스퍼터링 등의 건식 도금에 의해 형성되어 있는 경우, 및, 내열층 등의 금속층, 도금층이 습식 도금에 의해 형성되어 있는 경우로서, 내열층 등의 금속층, 도금층이 정상 도금 (평활 도금, 즉, 한계 전류 밀도 미만의 전류 밀도로 실시하는 도금) 인 경우, 당해 금속층, 도금층은 동박의 표면의 형상에 영향을 미치지 않는다.

한계 전류 밀도는, 금속 농도, pH, 급액 속도, 극간 거리, 도금액 온도에 따라 변화하지만, 본 발명에서는 정상 도금 (도금된 금속이 층상으로 석출되어 있는 상태) 과 조화 도금 (베이킹 도금, 도금된 금속이 결정상 (구상이나 침상이나 수빙(樹氷)상 등) 으로 석출되어 있는 상태, 요철이 있다.) 의 경계의 전류 밀도를 한계 전류 밀도라고 정의하고, 헐셀 시험에서 정상 도금이 되는 한계 (베이킹 도금이 되기 직전) 의 전류 밀도 (육안 판단) 를 한계 전류 밀도로 한다.

구체적으로는, 금속 농도, pH, 도금액 온도를 도금의 제조 조건으로 설정하여, 헐셀 시험을 실시한다. 그리고, 당해 도금액 조성, 도금액 온도에 있어서의 금속층 형성 상태 (도금된 금속이 층상으로 석출되어 있는지 결정상으로 형성되어 있는지) 를 조사한다. 그리고, 주식회사 야마모토 도금 시험기 제조의 전류 밀도 조견표에 기초하여, 테스트 피스의 정상 도금과 조화 도금의 경계가 존재하는 지점의 테스트 피스의 위치로부터, 당해 경계의 위치에 있어서의 전류 밀도를 구한다. 그리고, 당해 경계의 위치에 있어서의 전류 밀도를 한계 전류 밀도로 규정한다. 이로써, 당해 도금액 조성, 도금액 온도에서의 한계 전류 밀도를 알 수 있다. 일반적으로는 극간 거리가 짧으면 한계 전류 밀도가 높아지는 경향이 있다.

헐셀 시험의 방법은 예를 들어 「도금 실무 독본」 마루야마 키요시 저술 일간 공업 신문사 1983 년 6 월 30 일의 157 페이지 내지 160 페이지에 기재되어 있다.

또한, 한계 전류 밀도 미만에서 도금 처리를 실시하기 위해서, 도금 처리시의 전류 밀도를 20 A/d㎡ 이하로 하는 것이 바람직하고, 10 A/d㎡ 이하로 하는 것이 바람직하고, 8 A/d㎡ 이하로 하는 것이 바람직하다.

또, 크로메이트층, 실란 커플링층은, 그 두께가 극단적으로 얇기 때문에, 동박의 표면의 형상에 영향을 미치지 않는다.

상기 2 차 입자로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 10 ∼ 30 mg/d㎡ 구리 - 100 ∼ 3000 ㎍/d㎡ 코발트 - 50 ∼ 500 ㎍/d㎡ 니켈의 3 원계 합금층을 형성할 수 있다.

Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 나빠지고, 또 에칭성도 나빠진다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려하지 않으면 안 되는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또, 내산성 및 내약품성의 악화가 고려될 수 있다.

Ni 부착량이 50 ㎍/d㎡ 미만이면, 내열성이 나빠진다. 한편, Ni 부착량이 500 ㎍/d㎡ 를 초과하면, 에칭성이 저하된다. 즉, 에칭 잔류물이 생기고, 또 에칭할 수 없는 레벨은 아니지만, 파인 패턴화가 어려워진다. 바람직한 Co 부착량은 500 ∼ 2000 ㎍/d㎡ 이며, 그리고 바람직한 니켈 부착량은 50 ∼ 300 ㎍/d㎡ 이다.

이상으로부터, 구리-코발트-니켈 합금 도금의 부착량은, 10 ∼ 30 mg/d㎡ 구리 - 100 ∼ 3000 ㎍/d㎡ 코발트 - 50 ∼ 500 ㎍/d㎡ 니켈인 것이 바람직하다고 할 수 있다. 이 3 원계 합금층의 각 부착량은 어디까지나, 바람직한 조건이며, 이 양을 초과하는 범위를 부정하는 것은 아니다.

여기서, 에칭 얼룩이란, 염화구리로 에칭한 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고, 그리고 에칭 잔류물이란 염화암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.

일반적으로, 회로를 형성하는 경우에는, 하기의 실시예 중에서 설명하는 알칼리성 에칭액 및 염화구리계 에칭액을 사용하여 실시된다. 이 에칭액 및 에칭 조건은, 범용성이 있는 것이지만, 이 조건으로 한정되는 일은 없고, 임의로 선택할 수 있는 것은 이해되어야 할 것이다.

본 발명은 상기와 같이, 2 차 입자를 형성한 후 (조화 처리 후), 조화면 상에 코발트-니켈 합금 도금층을 형성할 수 있다.

이 코발트-니켈 합금 도금층은, 코발트의 부착량이 200 ∼ 3000 ㎍/d㎡ 이며, 또한 코발트의 비율이 60 ∼ 66 질량％ 로 하는 것이 바람직하다. 이 처리는 넓은 의미에서 일종의 방청 처리로 볼 수 있다.

이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 나빠지고, 또 처리 표면이 불그스름하게 되어 버리므로 바람직하지 않다.

또, 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려하지 않으면 안되는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또, 내산성 및 내약품성의 악화가 고려된다. 바람직한 코발트 부착량은 400 ∼ 2500 ㎍/d㎡ 이다.

또, 코발트 부착량이 많으면, 소프트 에칭의 번짐 발생의 원인이 되는 경우가 있다. 이 점에서 코발트의 비율이 60 ∼ 66 질량％ 로 하는 것이 바람직하다고 할 수 있다.

후술하는 바와 같이, 소프트 에칭의 번짐 발생의 직접적인 큰 원인은, 아연-니켈 합금 도금층으로 이루어지는 내열 방청층이지만, 코발트도 소프트 에칭시의 번짐 발생의 원인이 되는 경우도 있으므로, 상기로 조정하는 것이, 보다 바람직하다고 하는 조건이다.

한편, 니켈 부착량이 적은 경우에는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 저하된다. 또, 니켈 부착량이 너무 많은 경우에는, 알칼리 에칭성이 나빠지므로, 상기 코발트 함유량과의 밸런스로 결정하는 것이 바람직하다.

본 발명은, 코발트-니켈 합금 도금 상에 추가로, 아연-니켈 합금 도금층을 형성할 수 있다. 아연-니켈 합금 도금층의 총량을 150 ∼ 500 ㎍/d㎡ 로 하고, 또한 니켈의 비율을 16 ∼ 40 질량％ 로 한다. 이것은, 내열 방청층이라는 역할을 갖는 것이다. 이 조건도, 어디까지나 바람직한 조건으로서, 다른 공지된 아연-니켈 합금 도금을 사용할 수 있다. 이 아연-니켈 합금 도금은, 본 발명에 있어서는, 바람직한 부가적 조건인 것이 이해될 것이다.

회로의 제조 공정에서 실시되는 처리가 한층 고온이 되고, 또 제품이 된 후의 기기 사용 중의 열 발생이 있다. 예를 들어, 수지에 동박을 열 압착으로 접합하는, 이른바 2 층재에서는, 접합시에 300 ℃ 이상의 열을 받는다. 이와 같은 상황 중에서도, 동박과 수지 기재의 사이에서의 접합력의 저하를 방지하는 것이 필요하고, 이 아연-니켈 합금 도금은 유효하다.

또, 종래의 기술에서는, 수지에 동박을 열 압착으로 접합한 2 층재에 있어서의 아연-니켈 합금 도금층을 구비한 미소한 회로에서는, 소프트 에칭시에, 회로의 에지부에 번짐에 의한 변색이 발생한다. 니켈은, 소프트 에칭시에 사용하는 에칭제 (H₂SO₄ ： 10 wt％, H₂O₂ ： 2 wt％ 의 에칭 수용액) 의 번짐을 억제하는 효과가 있다.

상기와 같이, 상기 아연-니켈 합금 도금층의 총량을 150 ∼ 500 ㎍/d㎡ 로 함과 함께, 당해 합금층 중의 니켈 비율의 하한치를 16 질량％ 로, 상한치를 40 질량％ 로 하고, 또한 니켈의 함유량을 50 ㎍/d㎡ 이상으로 하는 것이, 내열 방청층이라는 역할을 구비함과 함께, 소프트 에칭시에 사용하는 에칭제의 번짐을 억제하고, 부식에 회로의 접합 강도의 약체화를 방지할 수 있다는 효과를 갖는다.

또한, 아연-니켈 합금 도금층의 총량이 150 ㎍/d㎡ 미만에서는, 내열 방청력이 저하되어 내열 방청층으로서의 역할을 담당하는 것이 어려워지고, 동 총량이 500 ㎍/d㎡ 를 초과하면, 내염산성이 나빠지는 경향이 있다.

또, 합금층 중의 니켈 비율의 하한치가 16 질량％ 미만에서는, 소프트 에칭시의 번짐량이 9 ㎛ 를 초과하므로, 바람직하지 않다. 니켈 비율의 상한치 40 질량％ 에 대해서는, 아연-니켈 합금 도금층을 형성할 수 있는 기술 상의 한계치이다.

상기와 같이, 본 발명은, 2 차 입자층으로서의 구리-코발트-니켈 합금 도금층 상에, 필요에 따라 코발트-니켈 합금 도금층, 나아가서는 아연-니켈 합금 도금층을 순차 형성할 수 있다. 이들 층에 있어서의 합계량의 코발트 부착량 및 니켈 부착량을 조절할 수도 있다. 코발트의 합계 부착량이 300 ∼ 4000 ㎍/d㎡, 니켈의 합계 부착량이 100 ∼ 1500 ㎍/d㎡ 로 하는 것이 바람직하다.

코발트의 합계 부착량이 300 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하되고, 코발트의 합계 부착량이 4000 ㎍/d㎡ 를 초과하면, 에칭 얼룩이 생기는 경우가 있고, 또 전송 손실이 커지는 경우가 있다. 또, 니켈의 합계 부착량이 100 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하되는 경우가 있다. 니켈의 합계 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 생기는 경우가 있고, 또, 전송 손실이 커지는 경우가 있다.

바람직하게는, 코발트의 합계 부착량은 300 ∼ 3500 ㎍/d㎡, 보다 바람직하게는 300 ∼ 3000 ㎍/d㎡, 보다 바람직하게는 300 ∼ 2500 ㎍/d㎡, 보다 바람직하게는 300 ∼ 2000 ㎍/d㎡ 이며, 니켈의 합계 부착량은 바람직하게는 100 ∼ 1000 ㎍/d㎡, 보다 바람직하게는 100 ∼ 900 ㎍/d㎡ 이다. 상기의 조건을 만족시키면, 특히 이 단락에 기재하는 조건에 제한될 필요는 없다.

이 후, 필요에 따라, 방청 처리가 실시된다. 본 발명에 있어서 바람직한 방청 처리는, 크롬 산화물 단독의 피막 처리 혹은 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리이다. 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리란, 아연염 또는 산화아연과 크롬산염을 포함하는 도금욕을 사용하여 전기 도금에 의해 아연 또는 산화아연과 크롬 산화물로 이루어지는 아연-크롬기 혼합물의 방청층을 피복하는 처리이다.

도금욕으로서는, 대표적으로는, K₂Cr₂O₇, Na₂Cr₂O₇ 등의 중크롬산염이나 CrO₃ 등의 적어도 1 종과, 수용성 아연염, 예를 들어 ZnO, ZnSO₄·7H₂O 등 적어도 1 종과, 수산화알칼리와의 혼합 수용액이 사용된다. 대표적인 도금욕 조성과 전해 조건예는 다음과 같다.

이렇게 하여 얻어진 동박은, 우수한 내열성 박리 강도, 내산화성 및 내염산성을 갖는다. 또, CuCl₂ 에칭액으로 150 ㎛ 피치 회로폭 이하의 회로를 에칭할 수 있고, 게다가 알칼리 에칭도 가능하게 한다. 또, 소프트 에칭시의, 회로 에지부에의 번짐을 억제할 수 있다.

소프트 에칭액에는, H₂SO₄ ： 10 wt％, H₂O₂ ： 2 wt％ 의 수용액을 사용할 수 있다. 처리 시간과 온도는 임의로 조절할 수 있다.

알칼리 에칭액으로서는, 예를 들어, NH₄OH : 6 몰/리터, NH₄Cl : 5 몰/리터, CuCl₂: 2 몰/리터 (온도 50 ℃) 등의 액이 알려져 있다.

상기의 전체 공정에서 얻어진 동박은, 흑색 ∼ 회색을 가지고 있다. 흑색 ∼ 회색은, 위치 맞춤 정밀도 및 열 흡수율이 높은 것의 점에서 의미가 있다. 예를 들어, 리지드 기판 및 플렉시블 기판을 포함하여 회로 기판은, IC 나 저항, 콘덴서 등의 부품을 자동 공정으로 탑재해 가지만, 그 때 센서에 의해 회로를 판독하면서 칩 마운트를 실시하고 있다. 이 때, 카프톤 등의 필름을 통해 동박 처리면에서의 위치 맞춤을 실시하는 경우가 있다. 또, 스루홀 형성시의 위치 결정도 동일하다.

처리면이 흑색에 가까울수록, 광의 흡수가 좋기 때문에, 위치 결정의 정밀도가 높아진다. 나아가서는, 기판을 제작할 때, 동박과 필름을 열을 가하면서 큐어링하여 접착시키는 경우가 많다. 이 때, 원적외선, 적외선 등의 장파를 사용함으로써 가열하는 경우, 처리면의 색조가 검은 것이, 가열 효율이 좋아진다.

마지막으로, 필요에 따라, 동박과 수지 기판의 접착력의 개선을 주목적으로 하여, 방청층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 처리가 실시된다. 이 실란 처리에 사용하는 실란 커플링제로서는, 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있지만, 이들을 적절히 선택하여 사용할 수 있다. 또한, 수지로서 액정 폴리머를 사용하는 경우에는, 실란 커플링제로서 아미노계 실란 (아미노기를 갖는 실란) 을 사용하는 것이 바람직하다. 또, 실란 커플링제로서 디아미노실란을 사용하는 것이 보다 바람직하다.

도포 방법은, 실란 커플링제 용액의 스프레이에 의한 분사, 코터로의 도포, 침지, 흘려뿌림 등 어느 것이어도 된다. 예를 들어, 일본 특허공보 소60－15654호는, 동박의 조면측에 크로메이트 처리를 실시한 후 실란 커플링제 처리를 실시함으로써 동박과 수지 기판의 접착력을 개선하는 것을 기재하고 있다. 자세한 것은 이것을 참조하기 바란다. 이 후, 필요하면, 동박의 연성을 개선하는 목적으로 어닐링 처리를 실시하는 경우도 있다.

〔캐리어가 부착된 동박〕

본 발명의 다른 실시형태인 캐리어가 부착된 동박은, 캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는다. 그리고, 상기 극박 구리층이 전술한 본 발명의 하나의 실시형태인 고주파 회로용 동박이다.

＜캐리어＞

본 발명에 사용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들어 동박, 동합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스 박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름 (예를 들어 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 폴리에틸렌테레프탈레이트 (PET) 필름, 폴리아미드 필름, 폴리에스테르 필름, 불소 수지 필름 등) 의 형태로 제공된다.

본 발명에 사용할 수 있는 캐리어로서는 동박을 사용하는 것이 바람직하다. 동박은 전기 전도도가 높기 때문에, 그 후의 중간층, 극박 구리층의 형성이 용이해지기 때문이다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로서는 터프피치동이나 무산소동과 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 다하는데 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 5 ㎛ 이상으로 할 수 있다. 단, 너무 두꺼우면 생산 비용이 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이며, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.

또한, 캐리어의 극박 구리층을 형성하는 측의 표면과는 반대측의 표면에 조화 처리층을 형성해도 된다. 당해 조화 처리층을 공지된 방법을 이용하여 형성해도 되고, 상기 서술한 조화 처리에 의해 형성해도 된다. 캐리어의 극박 구리층을 형성하는 측의 표면과는 반대측의 표면에 조화 처리층을 형성하는 것은, 캐리어를 당해 조화 처리층을 갖는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 박리되기 어려워진다는 이점을 갖는다.

＜중간층＞

캐리어 상에는 중간층을 형성한다. 캐리어와 중간층의 사이에 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어가 부착된 동박이 절연 기판에의 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되기 어려운 한편, 절연 기판에의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어가 부착된 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 포함해도 된다. 또, 중간층은 복수의 층이어도 된다.

또, 예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성함으로써 구성할 수 있다.

중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 형성한 경우에는, 크롬이나 아연 등, 부착된 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있다고 생각된다.

또, 예를 들어, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리되게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산되어 가는 것을 방지하는 베리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 4000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 2500 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이며, 중간층에 있어서의 크롬의 부착량은 5 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하인 것이 바람직하다.

＜극박 구리층＞

중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층의 사이에는 다른 층을 형성해도 된다. 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박으로 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이며, 보다 전형적으로는 1 ∼ 5 ㎛, 더욱 전형적으로는 1.5 ∼ 5 ㎛, 더욱 전형적으로는 2 ∼ 5 ㎛ 이다. 또한, 캐리어의 양면에 극박 구리층을 형성해도 된다.

이와 같이 하여, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어가 부착된 동박이 제조된다. 캐리어가 부착된 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 벗겨서 구리 피복 적층판으로 하고, 절연 기판에 접착된 극박 구리층을 목적으로 하는 도체 패턴에 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다.

또, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어가 부착된 동박은, 상기 극박 구리층 상에 조화 처리층을 구비하고 있고, 상기 조화 처리층 상에, 내열층, 방청층, 크로메이트 (처리) 층 및 실란 커플링 (처리) 층으로 이루어지는 군에서 선택된 층을 하나 이상 구비해도 된다.

〔수지층〕

본 발명의 고주파 회로용 동박 (고주파 회로용 동박이 캐리어가 부착된 동박의 극박 구리층인 경우도 포함한다) 의 2 차 입자층의 표면에 수지층을 형성해도 된다. 또, 수지층은, 각각 고주파 회로용 동박의 2 차 입자층 상에 형성된, Ni 와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층의 표면에 형성해도 되고, 크로메이트층의 표면에 형성해도 되고, 실란 커플링층의 표면에 형성해도 되고, Ni－Zn 합금층의 표면에 형성해도 된다. 또, 수지층은, 고주파 회로용 동박의 최표면에 형성되어 있는 것이 보다 바람직하다. 또, 상기 캐리어가 부착된 동박은 상기 조화 처리층 상, 혹은 상기 내열층, 방청층, 혹은 크로메이트 (처리) 층, 혹은 실란 커플링 (처리) 층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩시켜 보관할 수 있고, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지 등을 포함하는 수지를 바람직한 것으로서 들 수 있다.

상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체 (무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 사용해도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개 번호 WO2008/004399, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11－5828호, 일본 공개특허공보 평11－140281호, 특허 제3184485호, 국제 공개 번호 WO97/02728, 특허 제3676375호, 일본 공개특허공보 2000－43188호, 특허 제3612594호, 일본 공개특허공보 2002－179772호, 일본 공개특허공보 2002－359444호, 일본 공개특허공보 2003－304068호, 특허 제3992225호, 일본 공개특허공보 2003－249739호, 특허 제4136509호, 일본 공개특허공보 2004－82687호, 특허 제4025177호, 일본 공개특허공보 2004－349654호, 특허 제4286060호, 일본 공개특허공보 2005－262506호, 특허 제4570070호, 일본 공개특허공보 2005－53218호, 특허 제3949676호, 특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006－257153호, 일본 공개특허공보 2007－326923호, 일본 공개특허공보 2008－111169호, 특허 제5024930호, 국제 공개 번호 WO2006/028207, 특허 제4828427호, 일본 공개특허공보 2009－67029호, 국제 공개 번호 WO2006/134868, 특허 제5046927호, 일본 공개특허공보 2009－173017호, 국제 공개 번호 WO2007/105635, 특허 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011－14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013－19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.

이들의 수지를 예를 들어 메틸에틸케톤 (MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 동박 상 또는 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트층, 혹은 상기 실란 커플링층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 이용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다.

상기 수지층을 구비한 고주파 회로용 동박 (수지가 부착된 고주파 회로용 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 동박에 소정의 배선 패턴을 형성한다는 양태로 사용된다.

또, 상기 수지층을 구비한 캐리어가 부착된 동박 (수지가 부착된 캐리어가 부착된 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출되는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.

이 수지가 부착된 고주파 회로용 동박 또는 수지가 부착된 캐리어가 부착된 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더 코트하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략하게 되므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1 ∼ 80 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키지 않고 이 수지가 부착된 캐리어가 부착된 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다.

한편, 수지층의 두께를 80 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 나아가서는, 형성된 수지층은 그 가요성이 열등하므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또 내층재와의 열압착시에 과잉의 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.

또한, 수지가 부착된 캐리어가 부착된 동박의 또 하나의 제품 형태로서는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트층, 혹은 상기 실란 커플링층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지가 부착된 동박 (극박 구리층) 의 형태로 제조하는 것도 가능하다.

여기서, 이하에, 본 발명에 관련된 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파트리 애디티브법 및 서브 트랙티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 있는 것으로 하는 것도 가능하다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 도금 레지스트의 패턴을 형성 후, 전기 도금, 도금 레지스트의 제거 및 에칭을 실시함으로써 도체 패턴을 형성하는 것을 포함하는 방법을 가리킨다.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 것을 포함하는 방법을 가리킨다.

본 발명에 있어서, 파트리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비어홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비어홀 등에 무전해 도금 처리에 의해 두께 형성을 실시하는 것을 포함하는 방법에 의해, 프린트 배선판을 제조하는 방법을 가리킨다.

본 발명에 있어서, 서브 트랙티브법이란, 구리 피복 적층판 상의 동박의 불요 부분을, 에칭 등에 의해, 선택적으로 제거하여, 도체 패턴을 형성하는 것을 포함하는 방법을 가리킨다.

또한, 본 발명에 있어서, 세미 애디티브법, 모디파이드 세미 애디티브법, 파트리 애디티브법 및 서브 트랙티브법으로서 공지된 방법을 이용할 수 있다. 또, 본 발명에 있어서, 상기 서술한 세미 애디티브법, 모디파이드 세미 애디티브법, 파트리 애디티브법 및 서브 트랙티브법에 있어서, 절연 기판 등에 스루홀 또는/및 블라인드 비어를 형성해도 된다.

여기서, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예를, 도면을 사용하여 상세하게 설명한다.

먼저, 도 5－A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어가 부착된 동박 (1 층째) 을 준비한다.

다음으로, 도 5－B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.

다음으로, 도 5－C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.

다음으로, 도 6－D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어가 부착된 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.

다음으로, 도 6－E 에 나타내는 바와 같이, 2 층째의 캐리어가 부착된 동박으로부터 캐리어를 벗긴다.

다음으로, 도 6－F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍내기를 실시하고, 회로 도금을 노출시켜 블라인드 비어를 형성한다.

다음으로, 도 7－G 에 나타내는 바와 같이, 블라인드 비어에 구리를 매립하여 비어필을 형성한다.

다음으로, 도 7－H 에 나타내는 바와 같이, 비어필 상에, 상기 도 5－B 및 도 5－C 와 같이 하여 회로 도금을 형성한다.

다음으로, 도 7－I 에 나타내는 바와 같이, 1 층째의 캐리어가 부착된 동박으로부터 캐리어를 벗긴다.

다음으로, 도 8－J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

다음으로, 도 8－K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판을 제작한다.

상기 다른 캐리어가 부착된 동박 (2 층째) 은, 본 발명의 캐리어가 부착된 동박을 사용해도 되고, 종래의 캐리어가 부착된 동박을 사용해도 되고, 또한 통상적인 동박을 사용해도 된다. 또, 도 7－H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브 트랙티브법, 파트리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.

상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 8－J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이로써 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되어, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 8－J 및 도 8－K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 함몰된 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 추가로 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리 천인 프리프레그, 아지노모토 파인테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또, 상기 1 층째에 사용되는 캐리어가 부착된 동박은, 당해 캐리어가 부착된 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어가 부착된 동박은 지지되고, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어가 부착된 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

실시예

이하, 실시예 및 비교예에 기초하여 설명한다. 또한, 본 실시예는 어디까지나 일례이며, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 양태 또는 변형을 포함하는 것이다. 또한, 이하의 실시예 1 ∼ 8, 13 ∼ 17 및 비교예 1 ∼ 5 의 원박에는, 표준 압연 동박 TPC (JIS H3100 C1100 으로 규격되어 있는 터프피치동, JX 닛코우 일본 석유 금속제) 18 ㎛ 를 사용했다.

또, 실시예 9 ∼ 12 의 원박에는 이하의 방법에 의해 제조한 캐리어가 부착된 동박을 사용했다.

실시예 9 ∼ 11 은, 두께 18 ㎛ 의 전해 동박 (JX 닛코우 일본 석유 금속제 JTC 박) 을 캐리어로서 준비하고, 실시예 12 에 대해서는 상기 서술한 두께 18 ㎛ 의 표준 압연 동박 TPC 를 캐리어로서 준비했다. 그리고 하기 조건으로, 캐리어의 표면에 중간층을 형성하고, 중간층의 표면에 극박 구리층을 형성했다. 또한, 캐리어가 전해 동박의 경우에는 광택면 (S 면) 에 중간층을 형성했다.

·실시예 9

＜중간층＞

(1) Ni 층 (Ni 도금)

캐리어에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 1000 ㎍/d㎡ 의 부착량의 Ni 층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.

황산니켈 ： 270 ∼ 280 g/ℓ

염화니켈 ： 35 ∼ 45 g/ℓ

아세트산니켈 ： 10 ∼ 20 g/ℓ

붕산 ： 30 ∼ 40 g/ℓ

광택제 ： 사카린, 부틴디올 등

도데실황산나트륨 ： 55 ∼ 75 ppm

pH ： 4 ∼ 6

욕온 ： 55 ∼ 65 ℃

전류 밀도 ： 10 A/d㎡

(2) Cr 층 (전해 크로메이트 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서 Ni 층 상에 11 ㎍/d㎡ 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ

pH ： 7 ∼ 10

액 온도 ： 40 ∼ 60 ℃

전류 밀도 ： 2 A/d㎡

＜극박 구리층＞

다음으로, (2) 에서 형성한 Cr 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 1.5 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어가 부착된 동박을 제작했다.

구리 농도 ： 90 ∼ 110 g/ℓ

황산 농도 ： 90 ∼ 110 g/ℓ

염화물 이온 농도 ： 50 ∼ 90 ppm

레벨링제 1 (비스(3 술포프로필)디술피드) ： 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) ： 10 ∼ 30 ppm

또한, 레벨링제 2 로서 하기의 아민 화합물을 사용했다.

[화학식 1]

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

전해액 온도 ： 50 ∼ 80 ℃

전류 밀도 ： 100 A/d㎡

전해액 선속 ： 1.5 ∼ 5 m/sec

·실시예 10

＜중간층＞

(1) Ni－Mo 층 (니켈몰리브덴 합금 도금)

캐리어에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 3000 ㎍/d㎡ 의 부착량의 Ni-Mo 층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Ni 6 수화물 ： 50 g/d㎥, 몰리브덴산나트륨 2 수화물 ： 60 g/d㎥, 시트르산나트륨 ： 90 g/d㎥

(액 온도) 30 ℃

(전류 밀도) 1 ∼ 4 A/d㎡

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Ni-Mo 층 상에 극박 구리층을 형성했다. 극박 구리층의 두께를 2 ㎛ 로 한 것 이외에는 실시예 9 와 동일한 조건으로 극박 구리층을 형성했다.

·실시예 11

＜중간층＞

(1) Ni 층 (Ni 도금)

실시예 9 와 동일한 조건으로 Ni 층을 형성했다.

(2) 유기물층 (유기물층 형성 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속해서, 하기의 조건으로 Ni 층 표면에 대해 농도 1 ∼ 30 g/ℓ 의 카르복시벤조트리아졸 (CBTA) 을 포함하는, 액 온도 40 ℃, pH 5 의 수용액을, 20 ∼ 120 초간 샤워링하여 분무함으로써 유기물층을 형성했다.

＜극박 구리층＞

(2) 에서 형성한 유기물층 상에 극박 구리층을 형성했다. 극박 구리층의 두께를 3 ㎛ 로 한 것 이외에는 실시예 9 와 동일한 조건으로 극박 구리층을 형성했다.

·실시예 12

＜중간층＞

(1) Co-Mo 층 (코발트몰리브덴 합금 도금)

캐리어에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 의 부착량의 Co-Mo 층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Co ： 50 g/d㎥, 몰리브덴산나트륨 2 수화물 ： 60 g/d㎥, 시트르산나트륨 ： 90 g/d㎥

(액 온도) 30 ℃

(전류 밀도) 1 ∼ 4 A/d㎡

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Co-Mo 층 상에 극박 구리층을 형성했다. 극박 구리층의 두께를 실시예 9 는 5 ㎛ 로 한 것 이외에는 실시예 9 와 동일한 조건으로 극박 구리층을 형성했다.

(실시예 1 ∼ 17)

압연 동박 (실시예 1 ∼ 8, 13 ∼ 17) 또는 캐리어가 부착된 동박의 극박 구리층 표면 (실시예 9 ∼ 12) 에, 하기에 나타내는 조건 범위에서, 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금) 형성했다.

사용한 욕 조성 및 도금 조건은, 다음과 같다.

［욕 조성 및 도금 조건］

(A) 1 차 입자층의 형성 (Cu 도금)

액 조성 ： 구리 15 g/ℓ, 황산 75 g/ℓ

액 온도 ： 25 ∼ 30 ℃

전류 밀도 ： 1 ∼ 70 A/d㎡

쿨롬량 ： 2 ∼ 90 As/d㎡

(B) 2 차 입자층의 형성 (Cu－Co－Ni 합금 도금)

액 조성 ： 구리 15 g/ℓ, 니켈 8 g/ℓ, 코발트 8 g/ℓ

pH ： 2

액 온도 ： 40 ℃

전류 밀도 ： 10 ∼ 50 A/d㎡

쿨롬량 ： 10 ∼ 80 As/d㎡

상기의 1 차 입자층의 형성 (Cu 도금) 및 2 차 입자층의 형성 (Cu－Co－Ni 합금 도금) 의 조건을 조정하여, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비가 2.0 이상 2.2 미만이 되도록 했다. 표면적의 측정은, 상기 레이저 현미경에 의한 측정법을 이용했다.

(비교예 1 ∼ 5)

비교예에 있어서, 사용한 욕 조성 및 도금 조건은, 다음과 같다.

［욕 조성 및 도금 조건］

(A) 1 차 입자층의 형성 (구리 도금)

액 조성 ： 구리 15 g/ℓ, 황산 75 g/ℓ

액 온도 ： 25 ∼ 35 ℃

전류 밀도 ： 1 ∼ 70 A/d㎡

쿨롬량 ： 2 ∼ 90 As/d㎡

(B) 2 차 입자층의 형성 (Cu－Co－Ni 합금 도금 조건)

액 조성 ： 구리 15 g/ℓ, 니켈 8 g/ℓ, 코발트 8 g/ℓ

pH ： 2

액 온도 ： 40 ℃

전류 밀도 ： 20 ∼ 50 A/d㎡

쿨롬량 ： 30 ∼ 80 As/d㎡

＜1 차 입자층 및 2 차 입자층 이외의 표면 처리층＞

1 차 입자층 및 2 차 입자층의 형성 후, 일부의 실시예 및 비교예에 대해서는, 이하의 조건에 의한 표면 처리층을 실시했다.

(실시예 3, 4, 10, 11, 비교예 1 ∼ 5)

·Co－Ni 도금 ： 코발트니켈 합금 도금

액 조성 ： 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ

pH ： 2 ∼ 3

액 온도 ： 40 ∼ 60 ℃

전류 밀도 ： 5 ∼ 20 A/d㎡

쿨롬량 ： 10 ∼ 20 As/d㎡

(실시예 5, 12)

·Ni－Zn 도금 ： 니켈아연 합금 도금

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

또한, 실시예 5 및 12 에 대해서는, Ni－Zn 도금 후에, 전해 크로메이트 처리 그리고 디아미노실란을 사용한 실란 커플링 처리를 실시했다.

(실시예 7)

·NiCu 도금 ： 니켈구리 합금 도금

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 구리 2 ∼ 30 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(실시예 13)

·Ni－Mo 도금 ： 니켈몰리브덴 합금 도금

액 조성 ： 황산 Ni 6 수화물 ： 45 ∼ 55 g/d㎥, 몰리브덴산나트륨 2 수화물 ： 50 ∼ 70 g/d㎥, 시트르산나트륨 ： 80 ∼ 100 g/d㎥

액 온도 ： 20 ∼ 40 ℃

전류 밀도 ： 1 ∼ 4 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

또한, 실시예 13 에 대해서는, Ni－Mo 도금 후에, 전해 크로메이트 처리를 실시했다.

(실시예 14)

·Ni－Sn 도금 ： 니켈주석 합금 도금

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 주석 2 ∼ 30 g/ℓ

pH ： 1.5 ∼ 4.5

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

또한, 실시예 14 에 대해서는, Ni－Sn 도금 후에, 디아미노실란을 사용한 실란 커플링 처리를 실시했다.

(실시예 15)

·Ni－P 도금 ： 니켈인 합금 도금

액 조성 ： 니켈 30 ∼ 70 g/ℓ, 인 0.2 ∼ 1.2 g/ℓ

pH ： 1.5 ∼ 2.5

액 온도 ： 30 ∼ 40 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

(실시예 16)

·Ni－W 도금 ： 니켈텅스텐 합금 도금

액 조성 ： 니켈 2 ∼ 30 g/ℓ, W 0.01 ∼ 5 g/ℓ

pH ： 3 ∼ 4

액 온도 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

또한, 실시예 16 에 대해서는, Ni－W 도금 후에, 전해 크로메이트 처리 그리고 디아미노실란을 사용한 실란 커플링 처리를 실시했다.

(실시예 17)

·Ni－Cr 도금 ： 니켈크롬 합금 도금

Ni ： 80 mass％, Cr ： 20 mass％ 의 조성의 스퍼터링 타겟을 사용하여 니켈크롬 합금 도금층을 형성했다.

타겟 ： Ni ： 80 mass％, Cr ： 20 mass％

장치 ： 주식회사 얼백 제조의 스퍼터 장치

출력 ： DC50W

아르곤 압력 ： 0.2 Pa

상기 실시예에 의해 형성한 동박 상의 1 차 입자층 (Cu 도금) 및 2 차 입자층 (Cu－Co－Ni 합금 도금) 을 형성한 경우의, 1 차 입자의 평균 입자경, 2 차 입자의 평균 입자경, 가루 떨어짐, 필 강도, 내열성, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비를 측정한 결과를 표 1 에 나타낸다. 여기서, 측정한 「조화 처리면」 은, 1 차 입자층 및 2 차 입자층을 형성한 측의 최표면으로 했다. 또한, 2 차 입자층 상에, Co－Ni 도금, Ni－Zn 도금, 크로메이트층, 실란 커플링층 등의, 1 차 입자층 및 2 차 입자층 이외의 표면 처리층이 형성되어 있는 것은, 이들 층 중의 최표층의 표면을 조화 처리면으로 하여 측정했다 (즉, 동박의 모든 표면 처리층이 형성된 후의 1 차 입자층 및 2 차 입자층이 존재하는 측의 표면을 측정했다).

조화 처리면의 1 차 입자 및 2 차 입자의 평균 입자경은, 주식회사 히타치 하이테크놀로지즈 제조 S4700 (주사형 전자 현미경) 을 사용하여, 30000 배의 배율로 입자 관찰 및 사진 촬영을 실시하고, 얻어진 사진에 기초하여 각 1 차 입자 및 2 차 입자에 대해 각각 입자경을 측정했다. 그리고, 당해 얻어진 각 1 차 입자 및 2 차 입자의 입자경의 산술 평균치를 1 차 입자의 평균 입자경 및 2 차 입자의 평균 입자경의 값으로 했다. 또한, 주사형 전자 현미경 사진의 입자 상에 직선을 그은 경우에, 입자를 횡단하는 직선의 길이가 가장 긴 부분의 입자의 길이를 그 입자의 입경으로 했다. 또한 측정 시야의 크기는 1 시야당 면적 13.44 μ㎡ (= 4.2 ㎛ × 3.2 ㎛) 로 하고, 1 시야에 대해 측정했다. 또한, 주사형 전자 현미경 사진으로 관찰했을 때에, 겹쳐 보이는 입자로서 동박측 (하방) 에 존재하는 입자, 및, 겹치지 않은 입자를 1 차 입자로 하고, 겹쳐 보이는 입자로서 다른 입자 상에 존재하는 입자를 2 차 입자로 판정했다. 가루 떨어짐 특성은 동박의 조화 처리면 상에 투명한 멘딩 테이프를 첩부하고, 이 테이프를 벗겼을 때에 테이프 점착면에 부착되는 탈락 조화 입자에 의해, 테이프가 변색되는 상태로부터 가루 떨어짐 특성을 평가했다. 즉 테이프의 변색이 없거나, 또는 경미한 경우에는 가루 떨어짐 OK 로 하고, 테이프가 회색으로 변색되는 경우에는 가루 떨어짐 NG 로 했다. 상태(常態) 필 강도는 동박 조화 처리면과 표 1 에 기재된 수지 기판을 열 프레스로 첩합하여 구리 피복 적층판을 제작하고, 일반적인 염화구리 회로 에칭액을 사용하여 10 mm 회로를 제작하고, 10 mm 회로 동박을 기판으로부터 벗겨, 90 °방향으로 잡아당기면서 상태 필 강도를 측정했다.

(전송 손실의 측정)

18 ㎛ 두께의 각 샘플에 대해, 표 1 에 기재된 수지 기판 (LCP ： 액정 폴리머 수지 (주식회사 쿠라레 제조 Vecstar CTZ－50 ㎛), 폴리이미드 ： 가네카 제조 두께 50 ㎛, 불소 수지 두께 50 ㎛： 듀폰 제조) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 이 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 GHz 및 주파수 40 GHz 에서의 전송 손실을 구했다. 또한, 실시예 9 ∼ 12 에 대해서는, 캐리어가 부착된 동박의 극박 구리층측의 표면을 표 1 에 기재된 수지 기판과 첩합한 후, 캐리어를 박리한 후, 구리 도금을 하고, 극박 구리층과 구리 도금의 합계 두께를 18 ㎛ 로 한 후에, 상기와 동일한 전송 손실의 측정을 실시했다. 주파수 20 GHz 에 있어서의 전송 손실의 평가로서, 3.7 dB/10 cm 미만을 ◎, 3.7 dB/10 cm 이상 또한 4.1 dB/10 cm 미만을 ○, 4.1 dB/10 cm 이상 또한 5.0 dB/10 cm 미만을 △, 5.0 dB/10 cm 이상을 × 로 했다.

또, 비교예로서 동일한 결과를 표 1 에 나타낸다.

또한, 표 1 의 1 차 입자 전류 조건란에 전류 조건, 쿨롬량이 2 개 기재되어 있는 예는, 왼쪽에 기재되어 있는 조건으로 도금을 실시한 후에, 오른쪽에 기재되어 있는 조건으로 다시 도금을 실시한 것을 의미한다. 예를 들어, 실시예 1 의 1 차 입자 전류 조건란에는 「(65 A/d㎡, 80 As/d㎡) ＋ (20 A/d㎡, 30 As/d㎡)」 라고 기재되어 있지만, 이것은 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡, 쿨롬량을 80 As/d㎡ 로 도금을 실시한 후에, 다시 1 차 입자를 형성하는 전류 밀도를 20 A/d㎡, 쿨롬량을 30 As/d㎡ 로 하여 도금을 실시한 것을 나타낸다.

표 1 로부터 분명한 바와 같이, 본 발명의 실시예의 결과는, 다음과 같다.

실시예 1 은, 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡ 와 20 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 로 하고, 쿨롬량을 20 As/d㎡ 로 한 경우이다.

또한, 1 차 입자를 형성하는 전류 밀도와 쿨롬량이 2 단계로 되어 있지만, 통상적으로 1 차 입자를 형성하는 경우에는, 2 단계의 전기 도금이 필요하다. 즉, 제 1 단계의 핵입자 형성의 도금 조건과 제 2 단계의 핵입자의 성장의 전기 도금이다.

최초의 도금 조건은, 제 1 단계의 핵형성 입자 형성을 위한 전기 도금 조건이며, 다음의 도금 조건은, 제 2 단계의 핵입자의 성장을 위한 전기 도금 조건이다. 이하의 실시예 및 비교예에 대해서도 동일하므로, 설명은 생략한다.

이 결과, 1 차 입자의 평균 입자경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자경이 0.30 ㎛ 이며, 입자 형성 후의 레이저 현미경에 의한 삼차원 표면적은 21589 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.18 이 되어, 본 발명의 조건을 만족시켰다.

이 결과, 가루 떨어짐이 적고, 상태 필 강도가 1.16 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

또한, 내열 열화율은 이하의 식으로 구했다.

내열 열화율 (％) = (상태 필 강도 (kg/cm) － 180 ℃ 48 시간 가열 후의 필 강도 (kg/cm))/상태 필 강도 (kg/cm) × 100

실시예 2 는, 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 4 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 15 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.40 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20978 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.11 이 되어, 본 발명의 조건을 만족시켰다.

이 결과, 가루 떨어짐이 없고, 상태 필 강도가 1.08 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 3 은, 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21010 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.12 가 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐은 없었다. 상태 필 강도가 0.92 kg/cm 로 높고, 또, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 4 는, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 75 As/d㎡ 와 5 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20847 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.10 이 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐이 없고, 상태 필 강도가 0.94 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 5 는, 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 5 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 10 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20738 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.09 가 되어, 본 발명의 조건을 만족시켰다.

실시예 6 은, 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 3 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 15 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자는 거의 피복 (정상) 도금 상태 (입경은 0.1 ㎛ 미만) 가 되어, 레이저 현미경에 의한 입자 형성 후의 표면적은 20112 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.03 이 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐이 없고, 상태 필 강도가 0.81 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 7 은, 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 15 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 한 경우이고, 2 차 입자 (2 차 입자층) 를 형성하는 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량을 60 As/d㎡ 로 하여 피복 도금 (정상 도금) 을 한 후에, 다시 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량 20 As/d㎡ 로 하여 입자를 형성한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자는 피복 (정상) 도금 상태 (입경은 0.1 ㎛ 미만) 및 평균 입자경 0.15 ㎛ 의 2 단계 구성이 되고, 레이저 현미경에 의한 입자 형성 후의 표면적은 20975 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.11 이 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐이 없고, 상태 필 강도가 0.83 kg/cm 이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 8 은, 1 차 입자를 형성하는 전류 밀도를 40 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 와 2 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량을 20 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자경이 0.15 ㎛ 이며, 입자 형성 후의 표면적 20345 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.05 가 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐은 발생하지 않았다. 또, 상태 필 강도는 0.71 kg/cm 이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 은 35 ％ 였다.

실시예 9 는, 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 4 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 15 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.41 ㎛ 이고, 2 차 입자의 평균 입자경이 0.16 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 21177 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.13 이 되어, 본 발명의 조건을 만족시켰다.

이 결과, 가루 떨어짐이 없고, 상태 필 강도가 1.09 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 10 은, 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.31 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21208 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.14 가 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐은 없었다. 상태 필 강도가 0.93 kg/cm 로 높고, 또, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 11 은, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 75 As/d㎡ 와 5 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.26 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 21010 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.12 가 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐이 없고, 상태 필 강도가 0.95 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작다는 특징을 구비하고 있었다.

실시예 12 는, 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 5 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 10 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20978 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.11 이 되어, 본 발명의 조건을 만족시켰다.

실시예 13 은, 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21008 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.12 가 되어, 본 발명의 조건을 만족시켰다.

실시예 14 는, 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21009 μ㎡ 가 되었다. 한편, 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.12 가 되어, 본 발명의 조건을 만족시켰다.

실시예 15 는, 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 75 As/d㎡ 와 5 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20848 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.10 이 되어, 본 발명의 조건을 만족시켰다.

실시예 16 은, 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 5 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 10 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20737μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.09 가 되어, 본 발명의 조건을 만족시켰다.

실시예 17 은, 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 3 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 15 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.25 ㎛ 이고, 2 차 입자는 거의 피복 (정상) 도금 상태 (입경은 0.1 ㎛ 미만) 가 되고, 레이저 현미경에 의한 입자 형성 후의 표면적은 20108 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.03 이 되어, 본 발명의 조건을 만족시켰다.

이에 대하여, 비교예는, 다음의 결과가 되었다.

비교예 1 은, 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 한 경우이고, 2 차 입자는 형성하지 않은 경우이다. 이 결과, 1 차 입자의 평균 입자경이 0.50 ㎛ 가 되고, 레이저 현미경에 의한 입자 형성 후의 표면적은 20804 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.10 이 되어, 본 발명의 조건을 만족시켰다.

가루 떨어짐은 없고 상태 필 강도가 1.38 kg/cm 로 높아 실시예 레벨이었다. 그러나 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 60 ％ 로 현저하게 나빴다. 전체적인 고주파 회로용 동박으로서의 평가는, 불량이었다.

비교예 2 는, 1 차 입자경이 존재하지 않고, 2 차 입자층만의 종래예를 나타내는 것이다. 즉, 2 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 한 경우이다.

이 결과, 2 차 입자의 평균 입자경이 0.30 ㎛ 가 되고, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21834 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.20 이 되어, 본 발명의 조건을 만족시키지 않았다.

조화 입자의 가루 떨어짐이 다량으로 발생했다. 상태 필 강도가 1.25 kg/cm 로 실시예 레벨이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작으면 실시예 레벨이었다. 상기와 같이, 가루 떨어짐이 다량으로 발생한다는 문제가 있기 때문에, 전체적인 고주파 회로용 동박으로서의 종합 평가는, 불량이었다.

비교예 3 은, 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 2 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 로 하고, 쿨롬량을 73 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.60 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 삼차원 표면적은 21797 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.20 이 되어, 본 발명의 조건을 만족시키지 않았다. 가루 떨어짐이 다량으로 발생했다. 상태 필 강도가 1.42 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작으면 실시예 레벨이었지만, 가루 떨어짐이 다량으로 발생했다. 전체적인 고주파 회로용 동박으로서의 평가는, 불량이었다.

비교예 4 는, 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 2 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 로 한 경우이다.

이 결과, 1 차 입자의 평균 입자경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자경이 0.40 ㎛ 이며, 입자 형성 후의 표면적 22448 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.26 이 되어, 본 발명의 조건을 만족시키지 않았다.

상태 필 강도가 1.37 kg/cm 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작으면 실시예 레벨이었지만, 가루 떨어짐이 다량으로 발생했다. 전체적인 고주파 회로용 동박으로서의 평가는, 불량이었다.

비교예 5 는, 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 한 경우이고, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 로 한 경우이다. 이 결과, 1 차 입자의 평균 입자경이 0.50 ㎛ 이고, 2 차 입자의 평균 입자경이 0.40 ㎛ 이며, 입자 형성 후의 표면적 22086 μ㎡ 가 되었다. 동일한 영역의 이차원 표면적은 9924.4 μ㎡ 이므로 (이것은 100 × 100 ㎛ 면적 상당), 이차원 표면적에 대한 삼차원 표면적의 비는 2.23 이 되어, 본 발명의 조건을 만족시키지 않았다.

상태 필 강도가 1.35 kg/cm 이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하여 그 차를 열화율로 했다) 이 30 ％ 이하로 작으면 실시예 레벨이었지만, 가루 떨어짐이 발생했다. 전체적인 고주파 회로용 동박으로서의 평가는, 불량이었다.

상기 실시예 및 비교예의 대비로부터 분명한 바와 같이, 동박 (원박) 의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성한 경우에 있어서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비가 2.0 이상 2.2 미만으로 함으로써, 가루 떨어짐이라고 하는 현상을, 안정적으로 억제할 수 있다는 우수한 효과를 가지며, 추가로 필 강도를 높이고, 또한 고주파 특성을 향상시킬 수 있다.

또, 1 차 입자층의 평균 입경을 0.25 ∼ 0.45 ㎛, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자경을 0.35 ㎛ 이하로 하는 것이, 상기의 효과를 달성하는데 있어서, 더욱 유효하다.

또한, 내열 처리층에 Co 가 포함되는 경우, 전송 손실이 커지는 경향이 있었다.

Claims

동박의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 상에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 이차원 표면적에 대한 삼차원 표면적의 비가 2.0 이상 2.2 미만인 고주파 회로용 동박.
제 1 항에 있어서,
상기 구리의 1 차 입자층의 평균 입자경이 0.25 ∼ 0.45 ㎛ 이며, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자경이 0.35 ㎛ 이하인 고주파 회로용 동박.
제 1 항에 있어서,
상기 1 차 입자층 및 2 차 입자층이, 전기 도금층인 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자가, 상기 1 차 입자 상에 성장한 1 또는 복수 개의 나뭇가지상의 입자 또는 상기 1 차 입자 상에 성장한 정상 도금층인 고주파 회로용 동박.
제 1 항에 있어서,
상기 1 차 입자층 및 2 차 입자층의 접착 강도가 0.80 kg/cm 이상인 고주파 회로용 동박.
제 1 항에 있어서,
상기 1 차 입자층 및 2 차 입자층의 접착 강도가 0.90 kg/cm 이상인 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자층 상에,
(A) Ni 와, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 및,
(B) 크로메이트층
중 하나 이상이 형성된 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자층 상에,
(A) Ni 와, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 및,
(B) 크로메이트층
중 하나 이상과,
실란 커플링층
이 이 순서로 형성된 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자층 상에,
Ni－Zn 합금층, 및, 크로메이트층 중 하나 이상이 형성된 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자층 상에,
Ni－Zn 합금층, 및, 크로메이트층 중 하나 이상과,
실란 커플링층
이 이 순서로 형성된 고주파 회로용 동박.
제 1 항에 있어서,
상기 2 차 입자층의 표면에 수지층을 구비하는 고주파 회로용 동박.
제 7 항에 있어서,
상기 Ni 와, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 또는, 상기 크로메이트층의 표면에 수지층을 구비하는 고주파 회로용 동박.
캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 제 1 항에 기재된 고주파 회로용 동박인 캐리어가 부착된 동박.
캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 제 2 항 내지 제 10 항 중 어느 한 항에 기재된 고주파 회로용 동박인 캐리어가 부착된 동박.
제 14 항에 있어서,
상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 구리층을 이 순서로 가지며, 상기 캐리어의 타방의 면에 조화 처리층을 갖는 캐리어가 부착된 동박.
캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 제 11 항에 기재된 고주파 회로용 동박인 캐리어가 부착된 동박.
캐리어의 일방의 면, 또는, 양방의 면에, 중간층, 극박 구리층을 이 순서로 갖는 캐리어가 부착된 동박으로서, 상기 극박 구리층이 제 12 항에 기재된 고주파 회로용 동박인 캐리어가 부착된 동박.
제 13 항에 있어서,
상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 구리층을 이 순서로 가지며, 상기 캐리어의 타방의 면에 조화 처리층을 갖는 캐리어가 부착된 동박.
제 16 항에 있어서,
상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 구리층을 이 순서로 가지며, 상기 캐리어의 타방의 면에 조화 처리층을 갖는 캐리어가 부착된 동박.
제 17 항에 있어서,
상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 구리층을 이 순서로 가지며, 상기 캐리어의 타방의 면에 조화 처리층을 갖는 캐리어가 부착된 동박.
제 1 항 내지 제 12 항 중 어느 한 항에 기재된 고주파 회로용 동박 또는 제 13 항 및 제 16 항 내지 제 18 항 중 어느 한 항에 기재된 캐리어가 부착된 동박을 사용한 고주파 회로용 구리 피복 적층판.
제 1 항 내지 제 12 항 중 어느 한 항에 기재된 고주파 회로용 동박 또는 제 13 항 및 제 16 항 내지 제 18 항 중 어느 한 항에 기재된 캐리어가 부착된 동박을 사용한 고주파 회로용 프린트 배선판.
제 21 항에 있어서,
상기 동박과 폴리이미드, 액정 폴리머 또는 불소 수지를 적층한 고주파 회로용 구리 피복 적층판.
제 22 항에 있어서,
폴리이미드, 액정 폴리머 또는 불소 수지 중 어느 것을 사용한 고주파 회로용 프린트 배선판.
제 22 항에 기재된 프린트 배선판을 사용한 전자 기기.
제 24 항에 기재된 프린트 배선판을 사용한 전자 기기.
제 13 항 및 제 16 항 내지 제 20 항 중 어느 한 항에 기재된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,
상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,
상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브 트랙티브법, 파트리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
제 13 항 및 제 16 항 내지 제 20 항 중 어느 한 항에 기재된 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
제 8 항에 있어서,
상기 Ni 와, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 또는, 상기 크로메이트층, 또는, 상기 실란 커플링층의 표면에 수지층을 구비하는 고주파 회로용 동박.