KR102297790B1 - 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판 - Google Patents

조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR102297790B1
KR102297790B1 KR1020197027210A KR20197027210A KR102297790B1 KR 102297790 B1 KR102297790 B1 KR 102297790B1 KR 1020197027210 A KR1020197027210 A KR 1020197027210A KR 20197027210 A KR20197027210 A KR 20197027210A KR 102297790 B1 KR102297790 B1 KR 102297790B1
Authority
KR
South Korea
Prior art keywords
copper foil
roughening
roughening process
carrier
particles
Prior art date
Application number
KR1020197027210A
Other languages
English (en)
Other versions
KR20190121327A (ko
Inventor
즈바사 가토
미츠요시 마츠다
히로토 이이다
아끼토시 다카나시
가즈히로 요시카와
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190121327A publication Critical patent/KR20190121327A/ko
Application granted granted Critical
Publication of KR102297790B1 publication Critical patent/KR102297790B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/16Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 에칭성 및 드라이 필름 해상성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여 가능한, 조화 처리 구리박이 제공된다. 본 발명의 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는 것이며, 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 1차 조화 입자가 잘록한 부분을 포함하는 표면에 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고, 잘록한 부분의 2차 조화 입자의 개수를 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛이다.

Description

조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
본 발명은, 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판에 관한 것이다.
근년, 회로의 미세화에 적합한 프린트 배선판의 제조 공법으로서, SAP(세미 애디티브 프로세스)법이 널리 채용되고 있다. SAP법은, 매우 미세한 회로를 형성하기에 적합한 방법이며, 그 일례로서 캐리어를 구비한 조화 처리 구리박을 사용하여 행해지고 있다. 예를 들어, 도 1 및 도 2에 도시되는 바와 같이, 조화 처리 구리박(110)을, 하지 기재(111a)에 하층 회로(111b)를 구비한 절연 수지 기판(111) 상에 프리프레그(112)와 프라이머층(113)을 프레스하여 밀착시키고(공정 (a)), 캐리어(도시하지 않음)를 박리한 후, 필요에 따라서 레이저 천공에 의해 비아 홀(114)을 형성한다(공정 (b)). 이어서, 조화 처리 구리박(110)을 에칭에 의해 제거하여, 조화 표면 프로파일이 부여된 프라이머층(113)을 노출시킨다(공정 (c)). 이 조화 표면에 무전해 구리 도금(115)을 실시한(공정 (d)) 후에, 드라이 필름(116)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (e)), 전기 구리 도금(117)을 실시한다(공정 (f)). 드라이 필름(116)을 제거하여 배선 부분(117a)을 형성한(공정 (g)) 후, 인접하는 배선 부분(117a, 117a) 사이의 불필요한 무전해 구리 도금(115)을 에칭에 의해 제거하여(공정 (h)), 소정의 패턴으로 형성된 배선(118)을 얻는다.
이와 같이 조화 처리 구리박을 사용한 SAP법은, 조화 처리 구리박 자체는 레이저 천공 후에 에칭에 의해 제거되게 된다(공정 (c)). 그리고 조화 처리 구리박이 제거된 적층체 표면에는 조화 처리 구리박의 조화 처리면의 요철 형상이 전사되어 있으므로, 그 후의 공정에 있어서 절연층(예를 들어 프라이머층(113) 또는 그것이 없는 경우에는 프리프레그(112))과 도금 회로(예를 들어 배선(118))의 밀착성을 확보할 수 있다. 그러나 도금 회로와의 밀착성을 높이는 데 적합한 표면 프로파일은, 대체로 거친 요철이 되는 경향이 있으므로, 공정 (h)에 있어서 무전해 구리 도금에 대한 에칭성이 저하되기 쉽다. 즉, 무전해 구리 도금이 거친 요철에 파고 들어가 있는 만큼, 잔류 구리를 없애기 위해 더 많은 에칭을 요해 버린다.
그래서 조화 입자를 작게 하고, 또한 수축부 형상을 갖게 함으로써, SAP법에 사용한 경우에, 필요한 도금 회로 밀착성을 확보하면서 양호한 에칭성을 실현할 수 있는 방법이 제안되어 있다. 예를 들어, 특허문헌 1(국제 공개 제2016/158775호)에는, 적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 조화 처리면이 구리 입자로 이루어지는 복수의 대략 구상 돌기를 구비하여 이루어지고, 대략 구상 돌기의 평균 높이가 2.60㎛ 이하인 것이 개시되어 있다.
국제 공개 제2016/158775호
근년 SAP법에 요구되는 회로의 더한층의 미세화에 수반하여, 더 우수한 에칭성을 실현하기 위해, 조화 처리 구리박에 있어서의 조화 입자의 더한층의 소경화가 요망된다. 그러나 특허문헌 1의 방법은, 회로 밀착성을 확보하면서 조화 입자를 소경화하는 데에는 한계가 있어, 십점 평균 조도 Rz가 1.7㎛를 하회할 정도로 조화 입자를 소경화하는 것은 어렵다. 이것은, SAP법에 있어서 회로를 미세화하기 위해 조화 입자를 소경화하면, 회로 밀착성이 악화되기 때문이다.
본 발명자들은, 금번, 잘록한 부분을 갖는 1차 조화 입자의 표면(특히 잘록한 부분)에 1차 조화 입자보다 작은 2차 조화 입자를 충분한 밀도로 마련함으로써, 충분한 회로 밀착성을 실현 가능하게 하면서도, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자를 소경화할 수 있다고 하는 지견을 얻었다. 즉, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 우수한 에칭성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여할 수 있다고 하는 지견을 얻었다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다고 하는 지견도 얻었다.
따라서, 본 발명의 목적은, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 에칭성 및 드라이 필름 해상성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여 가능한, 조화 처리 구리박을 제공하는 데 있다. 또한, 본 발명의 다른 목적은, 그러한 조화 처리 구리박을 구비한 캐리어를 구비한 구리박을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 적어도 한쪽의 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 상기 1차 조화 입자가 상기 잘록한 부분을 포함하는 표면에 상기 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고,
상기 잘록한 부분의 상기 2차 조화 입자의 개수를 상기 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 상기 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛인, 조화 처리 구리박이 제공된다.
본 발명의 다른 일 양태에 의하면, 캐리어와, 당해 캐리어 상에 마련된 박리층과, 당해 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 상기 조화 처리 구리박을 구비한, 캐리어를 구비한 구리박이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 동장 적층판이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 프린트 배선판이 제공된다.
도 1은 SAP법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a)∼(d))을 도시하는 도면이다.
도 2는 SAP법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e)∼(h))을 도시하는 도면이다.
도 3은 본 발명의 조화 처리 구리박에 있어서의, 1차 조화 입자 및 2차 조화 입자를 포함하는 조화 처리면을 나타내는 모식 단면도이다.
도 4는 본 발명의 조화 처리 구리박에 있어서의 2차 조화 입자의 잘록한 부분을 나타내는 모식 단면도이다.
도 5는 3D-SEM 관찰에서의 x축, y축 및 z축 및 슬라이스면(S)을 조화 처리 구리박과의 관계에 있어서 도시하는 도면이다.
정의
본 발명을 특정하기 위해 사용되는 용어 내지 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서 「1차 조화 입자」라 함은, 도 3 및 도 4에 도시되는 바와 같이, 조화 처리 구리박(10)의 기저면(10a)에 직접 형성되는, 150㎚를 초과하는 사이즈의 조화 입자(12)이며, 전형적으로는 「대략 구상 돌기」의 형태를 갖는다. 본 명세서에 있어서 「대략 구상 돌기」라 함은, 대략 구상의 둥그스름한 개형을 갖는 돌기이며, 침상, 주상, 가늘고 긴 형상 등의 이방 형상의 돌기 내지 입자와는 구별되는 것이다. 도 3 및 도 4에 있어서 1차 조화 입자(12)로서 도시되는 바와 같이, 대략 구상 돌기는, 잘록해진 근원 부분에서 구리박의 기저면(10a)와 연결되어 있으므로, 완전한 구체로는 될 수 없지만, 근원 부분 이외의 부분이 대략 구상이면 된다. 따라서, 대략 구상 돌기는, 대략 구상의 둥그스름한 개형이 유지되어 있는 한, 다소의 요철이나 변형 등의 존재는 허용된다. 또한, 상기 돌기를 단순히 구상 돌기라고 칭해도 되지만, 상술한 바와 같이 완전한 구체로는 될 수 없으므로, 상술한 대략 구상 돌기를 의미하는 것으로서 이해되어야 한다. 1차 조화 입자(12) 및 그 입경은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써, 특정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.
본 명세서에 있어서 「2차 조화 입자」라 함은, 도 3 및 도 4에 모식적으로 도시되는 바와 같이, 조화 처리 구리박(10)의 기저면(10a) 및 1차 조화 입자(12)의 표면에 형성되는, 1차 조화 입자(12)보다 작은, 즉 150㎚ 이하의 사이즈의 조화 입자(14)를 의미한다. 2차 조화 입자(14)도 대략 구상 돌기 등의 입상 돌기일 수 있다. 2차 조화 입자(14) 및 그 입경은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써, 특정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.
본 명세서에 있어서 「잘록한 부분」이라 함은, 도 4에 모식적으로 도시되는 바와 같이, 1차 조화 입자(12)를 바로 위로부터 보았을 때에 그 자체로 가려져 보이지 않게 되는 부분(12a)을 의미한다. 즉, 1차 조화 입자(12)의 최대 넥 직경 미만의 넥 직경을 갖는 부분이고, 또한 당해 최대 넥 직경보다 기저면(10a)측의 부분(12a)을 의미한다. 잘록한 부분은, SEM 관찰에 의해 취득한 단면 화상을 시판되고 있는 소프트웨어를 사용하여 해석함으로써 결정할 수 있다. 예를 들어, 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하고, 화상 처리에 대해서는 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.
본 명세서에 있어서, 「전극면」이라 함은 금속을 전해 석출하였을 때에 음극과 접하고 있던 측의 면을 가리킨다.
본 명세서에 있어서, 「석출면」이라 함은 금속이 전해 석출되어 가는 측의 면, 즉 음극과 접하고 있지 않은 측의 면을 가리킨다.
조화 처리 구리박
본 발명에 의한 구리박은 조화 처리 구리박이다. 이 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는다. 조화 처리면은, 도 3에 모식적으로 도시되는 바와 같이, 잘록한 부분(12a)을 갖는 복수의 1차 조화 입자(12)를 구비하여 이루어진다. 1차 조화 입자(12)는, 잘록한 부분(12a)을 포함하는 표면에 1차 조화 입자(12)보다 작은 복수의 2차 조화 입자(14)를 갖는다. 잘록한 부분(12a)의 2차 조화 입자(14)의 개수를 잘록한 부분(12a)의 표면적으로 나눈 값인 2차 조화 입자 밀도는 9∼30개/㎛2이다. 또한, 조화 처리면의 십점 평균 조도 Rz는 0.7∼1.7㎛이다. 이와 같이, 잘록한 부분(12a)을 갖는 1차 조화 입자(12)의 표면(특히 잘록한 부분(12a))에 1차 조화 입자(12)보다 작은 2차 조화 입자(14)를 충분한 밀도로 마련함으로써, SAP법에 사용한 경우에, 충분한 회로 밀착성을 실현 가능하게 하면서도, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자를 소경화할 수 있다. 즉, 세선 회로 형성에 적합한 저조도의 조화 처리 구리박이면서, SAP법에 사용한 경우에, 무전해 구리 도금에 대한 우수한 에칭성뿐만 아니라, 회로 밀착성도 우수한 표면 프로파일을 적층체에 부여할 수 있다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다.
도금 회로 밀착성과, 무전해 구리 도금에 대한 에칭성은 본래적으로는 양립하기 어려운 것이다. 즉, 전술한 바와 같이, 도금 회로와의 밀착성을 높이는 데 적합한 표면 프로파일은, 대체로 거친 요철이 되는 경향이 있으므로, 도 2의 공정 (h)에 있어서 무전해 구리 도금의 에칭성이 저하되기 쉽다. 즉, 무전해 구리 도금이 거친 요철에 파고 들어가 있는 만큼, 잔류 구리를 없애기 위해 더 많은 에칭을 요해 버린다. 이 점에서, 특허문헌 1의 조화 처리 구리박에 의하면, 에칭양의 저감을 실현하면서, 우수한 도금 회로 밀착성을 확보할 수 있다고 되어 있다. 그러나 근년 SAP법에 요구되는 회로의 더한층의 미세화에 수반하여 조화 입자의 소경화가 요망되는 바, 특허문헌 1의 방법으로는 십점 평균 조도 Rz가 1.7㎛를 하회할 정도로 조화 입자를 소경화하는 것은 어렵다. 이에 비해, 본 발명에 있어서는, 1차 조화 입자(12)에 잘록한 부분(12a)을 갖게 하고, 이 잘록한 부분(12a)에 충분한 밀도의 2차 조화 입자(14)를 형성함으로써, 도금 회로와의 밀착성을 손상시키는 일 없이, 십점 평균 조도 Rz 1.7㎛ 이하라고 하는 세선 회로 형성에 적합한 레벨까지 조화 입자의 대폭의 소경화가 가능해진다. 즉, 상기 범위 내의 Rz로 표시되는 1차 조화 입자(12)의 소경화에 의해 본래라면 회로 밀착성이 저하될 수 있지만, 본 발명에 있어서는 1차 조화 입자(12)의 표면(특히, 잘록한 부분(12a))에 충분한 밀도로 2차 조화 입자(14)를 존재시킴으로써, 우수한 회로 밀착성이 실현 가능해진다. 그리고 그렇게 우수한 밀착성과 무전해 구리 도금에 대한 우수한 에칭성을 양립할 수 있음으로써, SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있는 것이라고 생각할 수 있다. 따라서, 본 발명의 조화 처리 구리박은, 세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용되는 것이 바람직하다. 달리 표현하면, 본 발명의 조화 처리 구리박은, 프린트 배선판용의 절연 수지층에 요철 형상을 전사하기 위해 사용되는 것이 바람직하다고도 할 수 있다.
본 발명의 조화 처리 구리박(10)은, 적어도 한쪽 측에 조화 처리면을 갖는다. 즉, 조화 처리 구리박은 양측에 조화 처리면을 갖는 것이어도 되고, 한쪽 측에만 조화 처리면을 갖는 것이어도 된다. 양측에 조화 처리면을 갖는 경우는, SAP법에 사용한 경우에 레이저 조사측의 면(절연 수지에 밀착시키는 면과 반대측의 면)도 조화되어 있게 되므로, 레이저 흡수성이 높아지는 결과, 레이저 천공성도 향상시킬 수 있다.
조화 처리면은, 복수의 1차 조화 입자(12) 및 그 표면에 있는 복수의 2차 조화 입자(14)를 구비하여 이루어지고, 이들 복수의 1차 조화 입자(12) 및 2차 조화 입자(14)는, 각각 구리 입자로 이루어지는 것이 바람직하다. 즉, 개개의 1차 조화 입자(12) 및 2차 조화 입자(14)는 각각 기본적으로 1개의 구리 입자로 구성된다. 구리 입자는 금속 구리로 이루어지는 것이어도 되고, 구리 합금으로 이루어지는 것이어도 된다. 그러나 구리 입자가 구리 합금인 경우, 구리 에칭액에 대한 용해성이 저하되거나, 또는 구리 에칭액으로의 합금 성분 혼입에 의해 에칭액의 수명이 저하되거나 하는 경우가 있으므로, 구리 입자는 금속 구리로 이루어지는 것이 바람직하다.
잘록한 부분(12a)의 2차 조화 입자(14)의 개수를 잘록한 부분(12a)의 표면적으로 나눈 값인 2차 조화 입자 밀도는 9∼30개/㎛2이고, 바람직하게는 9∼25개/㎛2, 보다 바람직하게는 9∼20개/㎛2이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.
조화 처리면의 십점 평균 조도 Rz는 0.7∼1.7㎛이고, 바람직하게는 0.7∼1.6㎛, 보다 바람직하게는 0.8∼1.6㎛, 더욱 바람직하게는 0.8∼1.5㎛이다. 이들의 범위 내이면, 회로 밀착성 및 세선 형성성을 한층 더 향상시킬 수 있다. Rz는 JIS B 0601-1994에 준거하여 결정된다.
본 발명의 조화 처리 구리박(10)은, 조화 처리면의 단위 평면 면적당의 2차 조화 입자(14)의 개수가, 50∼500개/㎛2인 것이 바람직하고, 보다 바람직하게는 50∼400개/㎛2, 더욱 바람직하게는 50∼300개/㎛2이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.
본 발명의 조화 처리 구리박(10)은, 조화 처리면의 전체의 표면적에 차지하는, 잘록한 부분의 표면적의 비율이, 0.3∼0.5인 것이 바람직하고, 보다 바람직하게는 0.3∼0.45이다. 이들의 범위 내이면, 2차 조화 입자의 탈락을 효과적으로 방지하면서, 회로 밀착성을 한층 더 향상시킬 수 있다.
본 발명의 조화 처리 구리박(10)의 두께는 특별히 한정되지 않지만, 0.1∼18㎛가 바람직하고, 보다 바람직하게는 0.5∼10㎛, 더욱 바람직하게는 0.5∼7㎛, 특히 바람직하게는 0.5∼5㎛, 가장 바람직하게는 0.5∼3㎛이다. 이 두께는 1차 조화 입자(12) 및 2차 조화 입자(14)를 포함한 두께이다. 또한, 본 발명의 조화 처리 구리박은, 통상의 구리박의 표면에 조화 처리를 행한 것에 한정되지 않고, 캐리어를 구비한 구리박의 구리박 표면의 조화 처리를 행한 것이어도 된다.
조화 처리 구리박의 제조 방법
본 발명에 의한 조화 처리 구리박의 바람직한 제조 방법의 일례를 설명하지만, 본 발명에 의한 조화 처리 구리박은 이하에 설명하는 방법에 한정되지 않고, 본 발명의 조화 처리 구리박의 표면 프로파일을 실현할 수 있는 한, 어떠한 방법에 의해 제조된 것이어도 된다.
(1) 구리박의 준비
조화 처리 구리박의 제조에 사용하는 구리박으로서, 전해 구리박 및 압연 구리박의 양쪽 사용이 가능하다. 구리박의 두께는 특별히 한정되지 않지만, 0.1∼18㎛가 바람직하고, 보다 바람직하게는 0.5∼7㎛, 더욱 바람직하게는 0.5∼5㎛, 특히 바람직하게는 0.5∼3㎛이다. 구리박이 캐리어를 구비한 구리박의 형태로 준비되는 경우에는, 구리박은, 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다.
(2) 조화 처리
구리 입자를 사용하여 구리박의 적어도 한쪽 표면을 조화한다. 이 조화는, 조화 처리용 구리 전해 용액을 사용한 전해에 의해 행해진다. 이 전해는 3단계의 도금 공정을 거쳐 행해지는 것이 바람직하다. 1단계째의 도금 공정에서는, 구리 농도 5∼20g/L, 황산 농도 30∼200g/L, 염소 농도 20∼100ppm 및 9-페닐아크리딘 9PA 농도 20∼100ppm을 포함하는 황산구리 용액을 사용하여, 액온 20∼40℃, 전류 밀도 5∼25A/dm2, 시간 2∼10초의 도금 조건에서 전착을 행하는 것이 바람직하다. 2단계째의 도금 공정에서는, 구리 농도 65∼80g/L 및 황산 농도 200∼280g/L를 포함하는 황산구리 용액을 사용하여, 액온 45∼55℃ 및 전류 밀도 1∼10A/dm2, 시간 2∼25초의 도금 조건에서 전착을 행하는 것이 바람직하다. 3단계째의 도금 공정에서는, 구리 농도 10∼20g/L, 황산 농도 30∼130g/L, 염소 농도 20∼100ppm 및 9PA 농도 100∼200ppm을 포함하는 황산구리 용액을 사용하여, 액온 20∼40℃, 전류 밀도 10∼40A/dm2, 시간 0.3∼1.0초의 도금 조건에서 전착을 행하는 것이 바람직하다. 1단계째 및 2단계째의 도금 공정에 있어서의 전기량은, 1단계째의 도금 공정에 있어서의 전기량 Q1의 2단계째의 도금 공정에 있어서의 전기량 Q2에 대한 비(Q1/Q2)가 3.0 이상이 되도록 설정하는 것이 바람직하다. 1단계째의 도금 공정이 9PA 등의 첨가제 등을 사용하여 행해지고, 또한 Q1/Q2≥3.0을 만족시킴으로써, 잘록한 부분(12a)을 갖는 1차 조화 입자(12)를 형성할 수 있다. 그리고 9PA 등의 첨가제를 사용한 3단계째의 도금 공정이 행해짐으로써, 1차 조화 입자(12)의 표면에 그보다 작은 2차 조화 입자(14)를 형성시킬 수 있다. 특히, 1단계째의 도금 공정이 9PA 등의 첨가제 등을 사용하여 행해지고, 또한 1단계째 및 2단계째의 도금 공정이 Q1+Q2≤100C/dm2를 만족시키도록 행해지는 것이 바람직하다. 이와 같이 함으로써, 십점 평균 조도 Rz<1.7㎛를 만족시키는 비교적 저조도의 표면 프로파일이 형성됨과 함께, 3단계째의 도금이 1차 조화 입자(12)의 표면 전체에 널리 확산되어, 1차 조화 입자(12)의 잘록한 부분(12a)에도 2차 조화 입자(14)가 고밀도로 형성된다.
(3) 방청 처리
요망에 따라, 조화 처리 후의 구리박에 방청 처리를 실시해도 된다. 방청 처리는, 아연을 사용한 도금 처리를 포함하는 것이 바람직하다. 아연을 사용한 도금 처리는, 아연 도금 처리 및 아연 합금 도금 처리 중 어느 것이든 좋고, 아연 합금 도금 처리는 아연-니켈 합금 처리가 특히 바람직하다. 아연-니켈 합금 처리는 적어도 Ni 및 Zn을 포함하는 도금 처리이면 되고, Sn, Cr, Co 등의 다른 원소를 더 포함하고 있어도 된다. 아연-니켈 합금 도금에 있어서의 Ni/Zn 부착 비율은, 질량비로, 1.2∼10이 바람직하고, 보다 바람직하게는 2∼7, 더욱 바람직하게는 2.7∼4이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 사용한 도금 처리 후에, 아연을 포함하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이와 같이 함으로써 방청성을 더욱 향상시킬 수 있다. 특히 바람직한 방청 처리는, 아연-니켈 합금 도금 처리와 그 후의 크로메이트 처리의 조합이다.
(4) 실란 커플링제 처리
요망에 따라, 구리박에 실란 커플링제 처리를 실시하여, 실란 커플링제층을 형성해도 된다. 이에 의해 내습성, 내약품성 및 접착제 등과의 밀착성 등을 향상시킬 수 있다. 실란 커플링제층은, 실란 커플링제를 적절하게 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 3-아미노프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.
캐리어를 구비한 구리박
본 발명의 조화 처리 구리박은, 캐리어를 구비한 구리박의 형태로 제공할 수 있다. 이 경우, 캐리어를 구비한 구리박은, 캐리어와, 이 캐리어 상에 마련된 박리층과, 이 박리층 상에 조화 처리면을 외측으로 하여 마련된 본 발명의 조화 처리 구리박을 구비하여 이루어진다. 다만, 캐리어를 구비한 구리박은, 본 발명의 조화 처리 구리박을 사용하는 것 이외에는, 공지의 층 구성이 채용 가능하다.
캐리어는, 조화 처리 구리박을 지지하여 그 핸들링성을 향상시키기 위한 층(전형적으로는 박)이다. 캐리어의 예로서는, 알루미늄박, 구리박, 표면을 구리 등으로 메탈 코팅한 수지 필름이나 유리판 등을 들 수 있고, 바람직하게는 구리박이다. 구리박은 압연 구리박 및 전해 구리박 중 어느 것이어도 된다. 캐리어의 두께는 전형적으로는 200㎛ 이하이고, 바람직하게는 12㎛∼35㎛이다.
캐리어의 박리층측의 면은, 0.5∼1.5㎛의 십점 표면 조도 Rz를 갖는 것이 바람직하고, 보다 바람직하게는 0.6∼1.0㎛이다. Rz는 JIS B 0601-1994에 준거하여 결정할 수 있다. 이러한 십점 표면 조도 Rz를 캐리어의 박리층측의 면에 부여해 둠으로써, 그 위에 박리층을 통해 제작되는 본 발명의 조화 처리 구리박에 바람직한 표면 프로파일을 부여하기 쉽게 할 수 있다.
박리층은, 캐리어의 박리 강도를 약하게 하여, 당해 강도의 안정성을 담보하고, 게다가 고온에서의 프레스 성형 시에 캐리어와 구리박 사이에 일어날 수 있는 상호 확산을 억제하는 기능을 갖는 층이다. 박리층은, 캐리어의 한쪽 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그 중에서도 트리아졸 화합물은 박리성이 안정되기 쉽다는 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기 화합물의 예로서는, 머캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복실산의 예로서는, 모노카르복실산, 디카르복실산 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막 등을 들 수 있다. 또한, 박리층의 형성은 캐리어의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어의 표면에 고정하는 것 등에 의해 행하면 된다. 캐리어의 박리층 성분 함유 용액에의 접촉은, 박리층 성분 함유 용액에의 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하 등에 의해 행하면 된다. 또한, 박리층 성분의 캐리어 표면에의 고정은, 박리층 성분 함유 용액의 흡착이나 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착 등에 의해 행하면 된다. 박리층의 두께는, 전형적으로는 1㎚∼1㎛이고, 바람직하게는 5㎚∼500㎚이다.
조화 처리 구리박으로서는, 상술한 본 발명의 조화 처리 구리박을 사용한다. 본 발명의 조화 처리는 구리 입자를 사용한 조화가 실시된 것인데, 순서로서는, 우선 박리층의 표면에 구리층을 구리박으로서 형성하고, 그 후 적어도 조화를 행하면 된다. 조화의 상세에 대해서는 전술한 바와 같다. 또한, 구리박은 캐리어를 구비한 구리박으로서의 이점을 살리기 위해, 극박 구리박의 형태로 구성되는 것이 바람직하다. 극박 구리박으로서의 바람직한 두께는 0.1㎛∼7㎛이고, 보다 바람직하게는 0.5㎛∼5㎛, 더욱 바람직하게는 0.5㎛∼3㎛이다.
박리층과 구리박 사이에 다른 기능층을 마련해도 된다. 그러한 다른 기능층의 예로서는 보조 금속층을 들 수 있다. 보조 금속층은 니켈 및/또는 코발트로 이루어지는 것이 바람직하다. 보조 금속층의 두께는, 0.001∼3㎛로 하는 것이 바람직하다.
동장 적층판
본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 동장 적층판이 제공된다. 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 사용함으로써 SAP법에 특히 적합한 동장 적층판을 제공할 수 있다. 이 동장 적층판은, 본 발명의 조화 처리 구리박과, 이 조화 처리 구리박의 조화 처리면에 밀착되어 마련되는 수지층을 구비하여 이루어지거나, 혹은 본 발명의 캐리어를 구비한 구리박과, 이 캐리어를 구비한 구리박에 있어서의 조화 처리 구리박의 조화 처리면에 밀착되어 마련되는 수지층을 구비하여 이루어진다. 조화 처리 구리박 또는 캐리어를 구비한 구리박은 수지층의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 수지층은, 수지, 바람직하게는 절연성 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그라 함은, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 1∼1000㎛가 바람직하고, 보다 바람직하게는 2∼400㎛이고, 더욱 바람직하게는 3∼200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 구리박 표면에 도포되는 프라이머 수지층을 통해 조화 처리 구리박 내지 캐리어를 구비한 구리박에 마련되어 있어도 된다.
프린트 배선판
본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 프린트 배선판의 제작에 사용되는 것이 바람직하고, 특히 바람직하게는 세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용된다. 즉, 본 발명의 바람직한 양태에 의하면, 전술한 조화 처리 구리박 또는 상기 캐리어를 구비한 구리박을 사용하여 얻어진 프린트 배선판이 제공된다. 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 사용함으로써 프린트 배선판의 제조에 있어서, 우수한 도금 회로 밀착성뿐만 아니라, 무전해 구리 도금에 대한 에칭성도 우수한 표면 프로파일을 적층체에 부여할 수 있다. 또한, 상기 조화 처리 구리박을 사용함으로써 SAP법에 있어서의 드라이 필름 현상 공정에 있어서, 매우 미세한 드라이 필름 해상성을 실현할 수 있다. 따라서, 매우 미세한 회로 형성이 실시된 프린트 배선판을 제공할 수 있다. 본 양태에 의한 프린트 배선판은, 수지층과, 구리층이 이 순서로 적층된 층 구성을 포함하여 이루어진다. SAP법의 경우에는 본 발명의 조화 처리 구리박은 도 1의 공정 (c)에 있어서 제거되므로, SAP법에 의해 제작된 프린트 배선판은 본 발명의 조화 처리 구리박을 더이상 포함하지 않고, 조화 처리 구리박의 조화 처리면으로부터 전사된 표면 프로파일이 잔존할 뿐이다. 또한, 수지층에 대해서는 동장 적층판에 관하여 상술한 바와 같다. 어쨌든, 프린트 배선판은 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 접착시켜 경화한 적층체로 한 후, 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박을 형성하여 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박에 상술한 수지층을 도포한 수지 부착 구리박(RCC)을 형성하고, 수지층을 절연 접착재층으로서 상술한 프린트 기판에 적층한 후, 조화 처리 구리박을 배선층의 전부 또는 일부로 하여 모디파이드 세미 애디티브(MSAP)법, 서브트랙티브법 등의 방법으로 회로를 형성한 빌드 업 배선판이나, 조화 처리 구리박을 제거하여 세미 애디티브(SAP)법으로 회로를 형성한 빌드업 배선판, 반도체 집적 회로 상에 수지 부착 구리박의 적층과 회로 형성을 교대로 반복하는 다이렉트 빌드업 온 웨이퍼 등을 들 수 있다. 더 발전적인 구체예로서, 상기 수지를 구비한 구리박을 기재에 적층하고 회로 형성한 안테나 소자, 접착제층을 통해 유리나 수지 필름에 적층하고 패턴을 형성한 패널 디스플레이용 전자 재료나 창 유리용 전자 재료, 본 발명의 조화 처리 구리박에 도전성 접착제를 도포한 전자파 실드 필름 등도 들 수 있다. 특히, 본 발명의 조화 처리 구리박 내지 캐리어를 구비한 구리박은 SAP법에 적합하다. 예를 들어, SAP법에 의해 회로 형성한 경우에는 도 1 및 도 2에 도시된 바와 같은 구성이 채용 가능하다.
실시예
본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.
예 1∼4
조화 처리 구리박의 제작 및 평가를 이하와 같이 하여 행하였다.
(1) 캐리어의 제작
음극으로서 표면을 #2000의 버프로 연마한 티타늄제의 전극을 준비하였다. 또한, 양극으로서 DSA(치수 안정성 양극)를 준비하였다. 이들 전극을 사용하여, 구리 농도 80g/L, 황산 농도 260g/L의 황산구리 용액에 침지하여, 용액 온도 45℃, 전류 밀도 55A/dm2로 전해하고, 두께 18㎛의 전해 구리박을 캐리어로서 얻었다.
(2) 박리층의 형성
산세 처리된 캐리어의 전극면측을, CBTA(카르복시벤조트리아졸) 농도 1g/L, 황산 농도 150g/L 및 구리 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하여, CBTA 성분을 캐리어의 전극면에 흡착시켰다. 이와 같이 하여, 캐리어의 전극면의 표면에 CBTA층을 유기 박리층으로서 형성하였다.
(3) 보조 금속층의 형성
유기 박리층이 형성된 캐리어를, 황산 니켈을 사용하여 제작된 니켈 농도 20g/L의 용액에 침지하여, 액온 45℃, pH3, 전류 밀도 5A/dm2의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층 상에 부착시켰다. 이와 같이 하여 유기 박리층 상에 니켈층을 보조 금속층으로서 형성하였다.
(4) 극박 구리박 형성
보조 금속층이 형성된 캐리어를, 구리 농도 60g/L, 황산 농도 200g/L의 황산구리 용액에 침지하여, 용액 온도 50℃, 전류 밀도 5∼30A/dm2로 전해하고, 두께 1.2㎛의 극박 구리박을 보조 금속층 상에 형성하였다.
(5) 조화 처리
상술한 극박 구리박의 석출면에 대해 조화 처리를 행하였다. 이 조화 처리는, 이하의 3단계 도금에 의해 행하였지만, 1단계째의 도금은 2회로 나누어 행하였다. 각 단계의 도금 공정에서는, 표 1에 나타내는 구리 농도, 황산 농도, 염소 농도 및 9-페닐아크리딘(9PA) 농도를 갖는 황산구리 용액을 사용하고, 표 1에 나타내는 액온에서, 표 2에 나타내는 전류 밀도로 전착을 행하였다. 1단계째 및 2단계째의 도금에 있어서의 통전 시간은 1회당 4.4초로 하고, 3단계째의 도금에 있어서의 통전 시간은 0.6초로 하였다. 이와 같이 하여 예 1∼4의 4종류의 조화 처리 구리박을 제작하였다.
Figure 112019095189343-pct00001
Figure 112019095189343-pct00002
(6) 방청 처리
얻어진 캐리어를 구비한 구리박의 조화 처리층의 표면에, 아연-니켈 합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행하였다. 먼저, 아연 농도 0.2g/L, 니켈 농도 2g/L 및 피로인산칼륨 농도 300g/L의 전해액을 사용하여, 액온 40℃, 전류 밀도 0.5A/dm2의 조건에서, 조화 처리층 및 캐리어의 표면에 아연-니켈 합금 도금 처리를 행하였다. 이어서, 크롬산 1g/L 수용액을 사용하여, pH11, 액온 25℃, 전류 밀도 1A/dm2의 조건에서, 아연-니켈 합금 도금 처리를 행한 표면에 크로메이트 처리를 행하였다.
(7) 실란 커플링제 처리
3-아미노프로필트리메톡시실란 3g/L를 포함하는 수용액을 캐리어를 구비한 구리박의 구리박측의 표면에 흡착시키고, 전열기에 의해 수분을 증발시킴으로써, 실란 커플링제 처리를 행하였다. 이때, 실란 커플링제 처리는 캐리어측에는 행하지 않았다.
(8) 조화 처리 구리박 표면의 평가
얻어진 조화 처리 구리박에 대해, 1차 조화 입자 및 2차 조화 입자를 포함하는 표면 프로파일의 여러 특성을 이하와 같이 평가하였다.
(8-1) 3D-SEM에 의한 3차원 형상의 평가
얻어진 조화 처리 구리박의 조화 처리면을 3D-SEM 관찰함으로써, 각종 표면 프로파일 데이터를 얻었다. 얻어진 데이터를 사용하여, 조화 처리면의 3차원 형상을 평가하기 위한 3개의 파라미터(잘록한 부분의 2차 조화 입자 밀도, 평면 면적당의 2차 조화 입자수 및 잘록한 부분의 표면적이 차지하는 비율)를 산출하였다. 구체적으로는 이하와 같다.
(8-1-1) 3D-SEM 관찰
FIB-SEM 장치(히타치 하이테크 사이언스사 제조 SMF-1000 또는 칼 자이스사 제조 Crossbeam540, 모두 GEMINI 칼럼 탑재 모델)를 사용하여, 조화 처리면의 10㎛×10㎛(=100㎛2)의 측정 영역에 대해, 하기 측정 조건에서 3차원 형상 데이터의 취득을 행하였다. 이 3차원 형상 데이터의 취득은, 도 5에 도시되는 바와 같이, x축 및 z축을 조화 처리 구리박(10)의 면 내 방향으로 하고, 또한 y축을 조화 처리 구리박(10)의 두께 방향으로 규정한 후, x-y면과 평행인 슬라이스면(S)에서의 조화 처리 구리박(10)의 단면 화상을 취득하고, 이 슬라이스면을 z축 방향으로 10㎚씩 평행 이동시키면서, 상기 측정 영역에 있어서 합계 900매의 단면 화상을 취득함으로써 행하였다.
<SEM 조건>
- 가속 전압: 0.5㎸
- 애퍼쳐: 30㎛
- 스캔 시간: 20초/시야
- 검출기: Inlens-SE
- Image Scale: 10㎛(x 방향 길이)
<FIB 조건>
- 가속 전압: 30㎸
- 조사 전류: 3nA
- 피드: 10㎚(슬라이스면(S)의 간격)
- 깊이: 15∼30㎛(샘플 형상에 따라서 설정)
(8-1-2) 3D-SEM 화상 해석
3D-SEM에 의해 얻어진 조화 처리 구리박의 3차원 형상 데이터의 슬라이스 화상 900매를 3차원 해석 소프트웨어 Amira(Thermo Fisher SCIENTIFIC사 제조)를 사용하여 해석함으로써, 조화 처리면에 관한 각종 데이터를 취득하였다. 구체적으로는 이하와 같다.
<사전 해석: 잘록한 부분의 결정>
본 명세서에 있어서 전술한 정의에 따라서, 1차 조화 입자의 잘록한 부분을 결정하였다.
<측정 영역의 평면 면적 A>
측정 영역의 평면 면적 A는, 9.9㎛(X 방향)×9㎛(Z 방향)=89.1㎛2로 하였다.
<측정 영역의 표면적 B>
측정 영역의 표면적 B는, Amira에 있어서의 표면적 계산 기능에 의해 구하였다.
<잘록한 부분의 표면적 C>
측정 영역의 표면적 B 중, 잘록한 부분에 상당하는 표면적을 잘록한 부분의 표면적 C로 하였다.
<2차 조화 입자의 총 수 D>
Amira의 기능 「Remove Island」를 XY면, YZ면, ZX면의 각 방향에 적용하고, 1차 조화 입자와 2차 조화 입자를 분리하였다. 이때, 사이즈의 설정은 각 평면 상에서 15픽셀(150㎚) 이하로 하고, Fraction 설정값은 0.25로 하였다. 얻어진 2차 조화 입자로부터 체적 20000㎚3 이하의 것을 제외한 후, 2차 조화 입자의 개수를 카운트하여, 그 총 수를 2차 조화 입자의 총 수 D로 하였다.
<잘록한 부분의 2차 조화 입자 수 E>
D로 얻은 2차 조화 입자 중, 잘록한 부분에 존재하는 것을 분리하고, 그 개수를 세어, 잘록한 부분의 2차 조화 입자 수 E로 하였다.
(8-1-3) 평가용 파라미터의 산출
잘록한 부분의 2차 조화 입자 밀도는, 잘록한 부분의 2차 조화 입자 수 E를 잘록한 부분의 표면적 C로 나눔으로써 산출하였다. 평면 면적당의 2차 조화 입자 수는, 2차 조화 입자의 총 수 D를 측정 영역의 평면 면적 A로 나눔으로써 산출하였다. 잘록한 부분의 표면적이 차지하는 비율은, 잘록한 부분의 표면적 C를 측정 영역의 표면적 B로 나눔으로써 산출하였다.
(8-2) 십점 평균 조도 Rz의 측정
150배의 대물 렌즈를 구비한 레이저 현미경(가부시키가이샤 키엔스 제조, VK-9510)을 사용하여 조화 처리면을 관찰하여, 6550.11㎛2의 시야 화상을 취득하였다. 얻어진 시야 화상으로부터 10㎛×10㎛의 영역을 서로 중복되지 않는 범위에서 임의로 10개소 선택하여, JIS B 0601-1994에 준거하여 십점 평균 조도 Rz를 각각 측정하였다. 10개소의 Rz의 평균값을 당해 샘플의 Rz로서 채용하였다.
(9) 동장 적층판의 제작
캐리어를 구비한 구리박을 사용하여 동장 적층판을 제작하였다. 먼저, 내층 기판의 표면에, 프리프레그(미쓰비시 가스 가가쿠 가부시키가이샤 제조, GHPL-830NSF, 두께 0.1㎜)를 통해 캐리어를 구비한 구리박의 조화 처리 구리박을 적층하고, 압력 4.0㎫, 온도 220℃에서 90분간 열압착한 후, 캐리어를 박리하여, 동장 적층판을 제작하였다.
(10) SAP 평가용 적층체의 제작
이어서, 황산·과산화수소계 에칭액으로 표면의 구리박을 모두 제거한 후, 탈지, Pd계 촉매 부여 및 활성화 처리를 행하였다. 이와 같이 하여 활성화된 표면에 무전해 구리 도금(두께: 1㎛)을 행하고, SAP법에 있어서 드라이 필름이 부착되기 직전의 적층체(이하, SAP 평가용 적층체라고 함)를 얻었다. 이들 공정은 SAP법의 공지의 조건에 따라서 행하였다.
(11) SAP 평가용 적층체의 평가
상기 얻어진 SAP 평가용 적층체에 대해, 각종 특성의 평가를 이하와 같이 행하였다.
<도금 회로 밀착성(박리 강도)>
SAP 평가용 적층체에 드라이 필름을 부착하여, 노광 및 현상을 행하였다. 현상된 드라이 필름으로 마스킹된 적층체에 패턴 도금으로 두께 19㎛의 구리층을 석출시킨 후, 드라이 필름을 박리하였다. 황산·과산화수소계 에칭액에서 표출되어 있는 무전해 구리 도금을 제거하고, 높이 20㎛, 폭 10㎜의 박리 강도 측정용 샘플을 제작하였다. JIS C 6481(1996)에 준거하여, 평가용 샘플로부터 구리층을 박리할 때의, 박리 강도를 측정하였다.
<에칭성>
SAP 평가용 적층체에 대해 황산·과산화수소계 에칭액으로 0.2㎛씩 에칭을 행하여, 표면의 구리가 완전히 없어질 때까지의 양(깊이)을 계측하였다. 이 계측은, 광학 현미경(500배)으로 확인함으로써 행하였다. 더 상세하게는, 0.2㎛ 에칭할 때마다 광학 현미경으로 구리의 유무를 확인하는 작업을 반복하여, (에칭의 횟수)×0.2㎛에 의해 얻어진 값(㎛)을 에칭성의 지표로서 사용하였다. 예를 들어, 에칭성이 1.2㎛라고 하는 것은, 0.2㎛의 에칭을 6회 행한 시점에서, 광학 현미경으로 잔존 구리가 검출되지 않게 된 것을 의미한다(즉, 0.2㎛×6회=1.2㎛). 즉, 이 값이 작을수록 적은 횟수의 에칭으로 표면의 구리를 제거할 수 있는 것을 의미한다. 즉, 이 값이 작을수록 에칭성이 양호한 것을 의미한다.
<드라이 필름 해상성(최소 L/S)>
SAP 평가용 적층체의 표면에 두께 25㎛의 드라이 필름을 부착하고, 라인/스페이스(L/S)가 2㎛/2㎛로부터 15㎛/15㎛까지의 패턴이 형성된 마스크를 사용하여 노광 및 현상을 행하였다. 이때의 노광량은 125mJ로 하였다. 현상 후의 샘플 표면을 광학 현미경(배율: 500배)으로 관찰하여, 문제없이 현상을 행할 수 있었던 L/S에 있어서의 최소의(즉, 가장 미세한) L/S를 드라이 필름 해상성의 지표로서 채용하였다. 예를 들어, 드라이 필름 해상성 평가의 지표인 최소 L/S=10㎛/10㎛라고 하는 것은, L/S=15㎛/15㎛로부터 10㎛/10㎛까지는 문제 없이 해상할 수 있었던 것을 의미한다. 예를 들어, 문제 없이 해상할 수 있었던 경우는 드라이 필름 패턴 사이에서 선명한 콘트라스트가 관찰되는 것에 반해, 해상이 양호하게 행해지지 않은 경우에는 드라이 필름 패턴 사이에 거무스름한 부분이 관찰되어 선명한 콘트라스트가 관찰되지 않는다.
결과
예 1∼4에 있어서 얻어진 평가 결과는 표 3 및 표 4에 나타내는 바와 같았다.
Figure 112019095189343-pct00003
Figure 112019095189343-pct00004
표 4에 나타낸 바와 같이, 예 1 및 2는 모두, 도금 회로 밀착성, 에칭성 및 드라이 필름 해상성 어느 쪽이든 양호하였다. 한편, 예 3(비교)은 도금 회로 밀착성이 떨어졌다. 또한, 예 4(비교)는 에칭성과 드라이 필름 해상성이 떨어지는 것이었다.

Claims (8)

  1. 적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 잘록한 부분을 갖는 복수의 1차 조화 입자를 구비하여 이루어지고, 상기 1차 조화 입자가 상기 잘록한 부분을 포함하는 표면에 상기 1차 조화 입자보다 작은 복수의 2차 조화 입자를 갖고,
    상기 잘록한 부분의 상기 2차 조화 입자의 개수를 상기 잘록한 부분의 표면적으로 나눈 값인 2차 조화 입자 밀도가 9∼30개/㎛2이고, 또한 상기 조화 처리면의 십점 평균 조도 Rz가 0.7∼1.7㎛인, 조화 처리 구리박.
  2. 제1항에 있어서,
    상기 조화 처리면의 단위 평면 면적당의 상기 2차 조화 입자의 개수가 50∼500개/㎛2인, 조화 처리 구리박.
  3. 제1항 또는 제2항에 있어서,
    상기 조화 처리면의 전체의 표면적에 차지하는, 상기 잘록한 부분의 표면적의 비율이, 0.3∼0.5인, 조화 처리 구리박.
  4. 제1항 또는 제2항에 있어서,
    프린트 배선판용의 절연 수지층에 요철 형상을 전사하기 위해 사용되는, 조화 처리 구리박.
  5. 제1항 또는 제2항에 있어서,
    세미 애디티브법(SAP)에 의한 프린트 배선판의 제작에 사용되는, 조화 처리 구리박.
  6. 캐리어와, 당해 캐리어 상에 마련된 박리층과, 당해 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 제1항에 기재된 조화 처리 구리박을 구비한, 캐리어를 구비한 구리박.
  7. 제1항에 기재된 조화 처리 구리박 또는 제6항에 기재된 캐리어를 구비한 구리박을 사용하여 얻어진, 동장 적층판.
  8. 제1항에 기재된 조화 처리 구리박 또는 제6항에 기재된 캐리어를 구비한 구리박을 사용하여 얻어진, 프린트 배선판.
KR1020197027210A 2017-05-19 2018-04-27 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판 KR102297790B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-099935 2017-05-19
JP2017099935 2017-05-19
PCT/JP2018/017276 WO2018211951A1 (ja) 2017-05-19 2018-04-27 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20190121327A KR20190121327A (ko) 2019-10-25
KR102297790B1 true KR102297790B1 (ko) 2021-09-06

Family

ID=64273618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027210A KR102297790B1 (ko) 2017-05-19 2018-04-27 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판

Country Status (6)

Country Link
JP (1) JP6430092B1 (ko)
KR (1) KR102297790B1 (ko)
CN (1) CN110382745B (ko)
MY (1) MY194654A (ko)
TW (1) TWI675748B (ko)
WO (1) WO2018211951A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7166335B2 (ja) * 2018-03-27 2022-11-07 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
CN113574977A (zh) 2019-03-26 2021-10-29 三井金属矿业株式会社 印刷电路板的制造方法
WO2020196106A1 (ja) * 2019-03-26 2020-10-01 三井金属鉱業株式会社 プリント配線板の製造方法
CN112447967B (zh) * 2019-09-02 2022-03-08 宁德时代新能源科技股份有限公司 正极活性材料、正极极片及锂离子二次电池
JP7051988B1 (ja) * 2020-11-27 2022-04-11 古河電気工業株式会社 粗化処理銅箔、銅張積層板、及びプリント配線板
CN117321254A (zh) * 2021-05-20 2023-12-29 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
KR20240009937A (ko) * 2021-05-20 2024-01-23 미쓰이금속광업주식회사 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
WO2022244826A1 (ja) * 2021-05-20 2022-11-24 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158775A1 (ja) 2015-03-31 2016-10-06 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2016174998A1 (ja) 2015-04-28 2016-11-03 三井金属鉱業株式会社 粗化処理銅箔及びプリント配線板
WO2017006739A1 (ja) 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251319B2 (ja) * 2003-06-27 2009-04-08 日本製箔株式会社 厚銅シート、それを用いたプリント配線板
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP5985812B2 (ja) * 2011-11-04 2016-09-06 Jx金属株式会社 印刷回路用銅箔
KR102128954B1 (ko) * 2012-06-06 2020-07-01 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판
JP5417538B1 (ja) * 2012-06-11 2014-02-19 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP6425401B2 (ja) * 2013-04-26 2018-11-21 Jx金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
CN104125711B (zh) * 2013-04-26 2017-10-24 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP6487704B2 (ja) * 2015-02-12 2019-03-20 福田金属箔粉工業株式会社 処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
KR101759288B1 (ko) * 2015-10-15 2017-07-19 와이엠티 주식회사 표면에 돌기가 형성된 초박형 무전해 동박 및 이를 이용한 인쇄회로기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158775A1 (ja) 2015-03-31 2016-10-06 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2016174998A1 (ja) 2015-04-28 2016-11-03 三井金属鉱業株式会社 粗化処理銅箔及びプリント配線板
WO2017006739A1 (ja) 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
WO2018211951A1 (ja) 2018-11-22
JP6430092B1 (ja) 2018-11-28
JPWO2018211951A1 (ja) 2019-06-27
TW201900410A (zh) 2019-01-01
CN110382745B (zh) 2021-06-25
CN110382745A (zh) 2019-10-25
TWI675748B (zh) 2019-11-01
KR20190121327A (ko) 2019-10-25
MY194654A (en) 2022-12-10

Similar Documents

Publication Publication Date Title
KR102297790B1 (ko) 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
KR102338103B1 (ko) 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법
KR102031065B1 (ko) 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법
KR102273442B1 (ko) 조화 처리 동박, 캐리어 부착 동박, 동장 적층판 및 프린트 배선판
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
TWI740231B (zh) 表面處理銅箔、附載體銅箔、覆銅層積板及印刷配線板
KR102647658B1 (ko) 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
TW202146711A (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
WO2016152390A1 (ja) キャリア付極薄銅箔、その製造方法、銅張積層板及びプリント配線板
KR20240009937A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
KR20240009404A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
KR20240009403A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant