TWI509115B - High-frequency circuit copper foil, high-frequency circuit with copper laminated board, high-frequency circuit printed wiring board, high-frequency circuit with a carrier copper foil, electronic equipment, and printed wiring board manufacturing methods - Google Patents

High-frequency circuit copper foil, high-frequency circuit with copper laminated board, high-frequency circuit printed wiring board, high-frequency circuit with a carrier copper foil, electronic equipment, and printed wiring board manufacturing methods Download PDF

Info

Publication number
TWI509115B
TWI509115B TW103113620A TW103113620A TWI509115B TW I509115 B TWI509115 B TW I509115B TW 103113620 A TW103113620 A TW 103113620A TW 103113620 A TW103113620 A TW 103113620A TW I509115 B TWI509115 B TW I509115B
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
copper
carrier
plating
Prior art date
Application number
TW103113620A
Other languages
English (en)
Other versions
TW201512467A (zh
Inventor
Hideta Arai
Atsushi Miki
Ryo Fukuchi
Tomota Nagaura
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201512467A publication Critical patent/TW201512467A/zh
Application granted granted Critical
Publication of TWI509115B publication Critical patent/TWI509115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

高頻電路用銅箔、高頻電路用覆銅積層板、高頻電路用印刷配線板、高頻電路用附載體銅箔、電子機器、及印刷配線板之製造方法
本發明係關於一種高頻電路用銅箔、高頻電路用覆銅積層板、高頻電路用印刷配線板、高頻電路用附載體銅箔、電子機器、及印刷配線板之製造方法。
印刷配線板於此半個世紀取得了較大發展，目前已用於幾乎所有電子機器中。近年來，隨著電子機器之小型化、高性能化需求之增大，搭載零件之高密度安裝化或訊號之高頻化逐步推進，對於印刷配線板要求優異之高頻對應。
為了確保輸出訊號之品質，對高頻用基板要求傳輸損耗之減少。傳輸損耗主要包括由樹脂(基板側)引起之介電體損耗、及由導體(銅箔側)引起之導體損耗。樹脂之介電常數及介電損耗正切越小，介電體損耗越少。於高頻訊號中，導體損耗之主要原因在於：因頻率越高電流越僅於導體之表面流動之集膚效應而使電流流動之截面積減少、電阻提高。
作為以減少高頻用銅箔之傳輸損耗為目的之技術，例如於專利文獻1中揭示一種高頻電路用金屬箔，其於金屬箔表面之單面或雙面被覆銀或銀合金，於該銀或銀合金被覆層上，較上述銀或銀合金被覆層之厚度更薄地施加銀或銀合金以外之被覆層。並且，記載有藉此可提供即便於 如衛星通訊中使用之超高頻區域中亦減少由集膚效應引起之損耗的金屬箔。
又，專利文獻2中揭示一種高頻電路用粗化處理壓延銅箔，其特徵在於：壓延銅箔之再結晶退火後之壓延面上之利用X射線繞射求出之(200)面之積分強度(I(200))相對於微粉末銅之利用X射線繞射求出之(200)面之積分強度(I0(200))即I(200)/I0(200)>40，對該壓延面進行利用電解鍍敷之粗化處理後之粗化處理面之算術平均粗糙度(以下設為Ra)為0.02μm~0.2μm，十點平均粗糙度(以下設為Rz)為0.1μm~1.5μm，並且其為印刷電路基板用原材料。並且，記載有藉此可提供可於超過1GHz之高頻下使用之印刷電路板。
進而，專利文獻3中揭示一種電解銅箔，其特徵在於：銅箔之表面之一部分為由結瘤狀突起構成之表面粗糙度為2μm~4μm之凹凸面。並且，記載有藉此可提供高頻傳輸特性優異之電解銅箔。
[專利文獻1]日本專利第4161304號公報
[專利文獻2]日本專利第4704025號公報
[專利文獻3]日本特開2004-244656號公報
已知由導體(銅箔側)引起之導體損耗之原因在於如上所述般因集膚效應而使電阻變大，但該電阻不僅存在銅箔本身之電阻之影響，亦存在藉由於銅箔表面為了確保與樹脂基板之接著性而進行之粗化處理所形成的表面處理層之電阻之影響，具體而言，銅箔表面之粗糙度為導體損耗之主要因素，粗糙度越小傳輸損耗越減少。
本發明者等人對銅箔表面之粗糙度與傳輸損耗之關係進一步進行了深入研究，結果發現：銅箔表面之粗糙度越小未必傳輸損耗越減少，尤其是若銅箔表面之粗糙度減小至某一程度，則於傳輸損耗之減少與銅箔表面之粗糙度之關係上可見明顯之波動，難以僅藉由控制銅箔表面之粗糙度而良好地減少傳輸損耗。
又，作為銅箔表面之粗化處理，已知形成鈷-鎳合金鍍層，關於習知之形成有鈷-鎳合金鍍層之銅箔，由於形成於其表面之由銅-鈷-鎳合金鍍敷構成之粗化粒子之形狀為樹枝狀，故而會產生自該樹枝之上部或根部剝離脫落、通常稱為落粉現象之問題。
該落粉現象為麻煩之問題，雖銅-鈷-鎳合金鍍敷之粗化處理層具有耐熱性優異之特徵，但粒子容易因外力而脫落，從而出現如下問題：產生由處理中之「摩擦」引起之剝離、由剝離粉引起之輥之髒污、由剝離粉引起之蝕刻殘渣。
因此，本發明之目的在於提供一種即便用於高頻電路基板亦可良好地抑制傳輸損耗，並且良好地抑制形成於銅箔表面之粗化粒子自該表面剝離脫落之現象即所謂「落粉」之產生的高頻電路用銅箔。
本發明者發現對於抑制用於高頻電路基板時之傳輸損耗、及抑制銅箔表面之落粉極為有效的是：於附載體銅箔之極薄銅層表面形成特定之粗化粒子層，且控制該粗化粒子層之三維表面積相對於二維表面積之比。
本發明係基於上述見解而完成者，於一態樣中係一種高頻電路用銅箔，其係於銅箔表面形成銅之一次粒子層之後，於該一次粒子層上 形成由銅、鈷及鎳構成之三元系合金之二次粒子層而成的銅箔，粗化處理面之一定區域利用雷射顯微鏡獲得之三維表面積相對於二維表面積的比為2.0以上且未達2.2。
本發明之高頻電路用銅箔於一實施形態中，該銅之一次粒子層的平均粒徑為0.25~0.45μm，由銅、鈷及鎳構成之三元系合金所形成之二次粒子層的平均粒徑為0.35μm以下。
本發明之高頻電路用銅箔於另一實施形態中，該一次粒子層及二次粒子層為電鍍層。
本發明之高頻電路用銅箔於進而另一實施形態中，該二次粒子為於該一次粒子上成長之1個或複數個樹枝狀粒子或於該一次粒子上成長之正常鍍層。
本發明之高頻電路用銅箔於進而另一實施形態中，該一次粒子層及二次粒子層之接著強度為0.80kg/cm以上。
本發明之高頻電路用銅箔於進而另一實施形態中，該一次粒子層及二次粒子層之接著強度為0.90kg/cm以上。
本發明之高頻電路用銅箔於進而另一實施形態中，於該二次粒子層上形成有：(A)由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成的合金層，及(B)鉻酸鹽層之任一者或兩者。
本發明之高頻電路用銅箔於進而另一實施形態中，於該二次 粒子層上依序形成有：(A)由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成之合金層，及(B)鉻酸鹽層之任一者或兩者，及矽烷偶合層。
本發明之高頻電路用銅箔於進而另一實施形態中，於該二次粒子層上形成有Ni-Zn合金層及鉻酸鹽層之任一者或兩者。
本發明之高頻電路用銅箔於進而另一實施形態中，於該二次粒子層上依序形成有：Ni-Zn合金層及鉻酸鹽層之任一者或兩者，及矽烷偶合層。
本發明之高頻電路用銅箔於進而另一實施形態中，於該二次粒子層之表面具備樹脂層。
本發明之高頻電路用銅箔於進而另一實施形態中，於該由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成的合金層、或該鉻酸鹽層、或該矽烷偶合層、或該Ni-Zn合金層之表面具備樹脂層。
本發明於另一態樣中係一種附載體銅箔，係於載體之一面或雙面依序具有中間層、極薄銅層者，該極薄銅層為本發明之高頻電路用銅箔。
本發明之附載體銅箔於一實施形態中，於該載體之一面依序具有該中間層、該極薄銅層，於該載體之另一面具有粗化處理層。
本發明於進而另一態樣中係一種高頻電路用覆銅積層板，其使用有本發明之銅箔。
本發明於進而另一態樣中係一種高頻電路用印刷配線板，其使用有本發明之銅箔。
本發明之高頻電路用覆銅積層板於一實施形態中，積層有該銅箔與聚醯亞胺、液晶聚合物或氟樹脂。
本發明於進而另一態樣中係本發明之高頻電路用印刷配線板，其使用有聚醯亞胺、液晶聚合物或氟樹脂之任一者。
本發明於進而另一態樣中係一種電子機器，其使用有本發明之印刷配線板。
本發明於進而另一態樣中係一種印刷配線板之製造方法，其含有如下步驟：準備本發明之附載體銅箔與絕緣基板；將該附載體銅箔與絕緣基板積層；及於將該附載體銅箔與絕緣基板積層後，經過將該附載體銅箔之載體剝離之步驟而形成覆銅積層板，然後，藉由半加成法、減成法、部分加成法或改良半加成法之任一種方法形成電路。
本發明於進而另一態樣中係一種印刷配線板之製造方法，其含有如下步驟：於本發明之附載體銅箔的該極薄銅層側表面形成電路；以埋沒該電路之方式於該附載體銅箔之該極薄銅層側表面形成樹脂 層；於該樹脂層上形成電路；於該樹脂層上形成電路後，剝離該載體；及藉由在剝離該載體後去除該極薄銅層，而使形成於該極薄銅層側表面之埋沒於該樹脂層的電路露出。
藉由本發明，可提供一種即便用於高頻電路基板亦可良好地抑制傳輸損耗，並且良好地抑制形成於銅箔表面之粗化粒子自該表面剝離脫落之現象即所謂「落粉」之產生的高頻電路用銅箔。
圖1係表示於習知之銅箔上進行由銅-鈷-鎳合金鍍敷構成之粗化處理的情形時落粉之情況的概念說明圖。
圖2係本發明之於銅箔上預先形成一次粒子層、於該一次粒子層上形成由銅-鈷-鎳合金鍍敷構成之二次粒子層之無落粉之銅箔處理層的概念說明圖。
圖3係於習知之銅箔上進行由銅-鈷-鎳合金鍍敷構成之粗化處理之情形時表面的顯微鏡照片。
圖4係本發明之於銅箔上預先形成一次粒子層、於該一次粒子層上形成由銅-鈷-鎳合金鍍敷構成之二次粒子層之無落粉之銅箔處理面之層的顯微鏡照片。
圖5之A~C係使用本發明之附載體銅箔的印刷配線板之製造方法之具體例的至鍍敷電路、去除抗蝕劑為止之步驟中之配線板剖面的示意圖。
圖6之D~F係使用本發明之附載體銅箔之印刷配線板之製造方法之具體例的自積層樹脂及第2層附載體銅箔至雷射開孔為止之步驟中之配線板剖面的示意圖。
圖7之G~I係使用本發明之附載體銅箔之印刷配線板之製造方法之具體例的自形成通孔填充物至剝離第1層之載體為止之步驟中之配線板剖面的示意圖。
圖8之J~K係使用本發明之附載體銅箔之印刷配線板之製造方法之具體例的自快速蝕刻至形成凸塊、銅柱為止之步驟中之配線板剖面的示意圖。
可於本發明中使用之銅箔基材之形態並無特別限制，典型而言，本發明中使用之銅箔可為電解銅箔或壓延銅箔中任一者。通常，電解銅箔係利用硫酸銅鍍浴將銅電解析出至鈦或不鏽鋼之轉筒上而製造，壓延銅箔係重複進行利用壓延輥之塑性加工與熱處理而製造。於要求彎曲性之用途中，多數情況下應用壓延銅箔。
作為銅箔基材之材料，除了通常用作印刷配線板之導體圖案之精銅或無氧銅等高純度銅以外，亦可使用例如摻Sn銅、摻Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金之類的銅合金。再者，於本說明書中，單獨使用用語「銅箔」時，亦包含銅合金箔。
再者，銅箔基材之板厚無需特別限定，例如為1~1000μm、1~500μm、1~300μm、3~100μm、5~70μm、6~35μm、或9~18μm。
又，本發明之另一態樣係一種附載體銅箔，係依序具有載體、中間層、極薄銅層者，上述極薄銅層為本發明之高頻電路用銅箔。即，於本發明之 另一態樣中，可使用依序具有載體、中間層、極薄銅層之附載體銅箔作為銅箔基材。於本發明中使用附載體銅箔之情形時，於極薄銅層表面設置以下粗化處理層等表面處理層。再者，附載體銅箔之另一實施之形態係如下所述。
通常，為了提高銅箔與樹脂基材接著之面即粗化面於積層後之銅箔之剝離強度，於脫脂後之銅箔之表面實施進行「結瘤」狀之電鍍之粗化處理。電解銅箔於製造時具有凹凸，藉由粗化處理增強電解銅箔之凸部而進一步擴大凹凸。有進行通常之銅鍍敷等作為粗化前之前處理之情況，亦有為防止電鍍物之脫落而進行通常之銅鍍敷等作為粗化後之完工處理之情況。
於本發明中，所謂「粗化處理」包括此種前處理及完工處理，視需要亦包括與銅箔粗化相關之公知之處理。
將該粗化處理設為藉由銅-鈷-鎳合金鍍敷進行(以下說明中，為明確與前步驟之差異，將銅-鈷-鎳合金鍍敷之粗化處理稱為「二次粒子層」)，但若如上所述般僅單純地於銅箔之上形成銅-鈷-鎳合金鍍層，則會產生如上所述之落粉等問題。
將銅箔之上形成有銅-鈷-鎳合金鍍層之銅箔之表面的顯微鏡照片示於圖3。如該圖3所示，可見延伸成樹枝狀之微細粒子。通常，該圖3所示之延伸成樹枝狀之微細粒子以高電流密度製作。
於在此種高電流密度進行處理之情形時，可抑制於初期電鍍中產生粒子核，且於粒子前端形成新的粒子核，因此細長之粒子逐漸成長為樹枝狀。
因此，若為防止此種情況而降低電流密度並進行電鍍，則尖減少，粒 子增加，帶弧度之形狀之粒子成長。於此種狀況下，落粉亦得以略微改善，但無法獲得充分之剝離強度，無法充分地達成本發明之目的。
將如圖3所示之形成銅-鈷-鎳合金鍍層之情形時的落粉之情況示於圖1之概念說明圖。該落粉之原因在於：如上所述般於銅箔上微細粒子生成為樹枝狀，該樹枝狀之粒子容易因外力使樹枝之一部分折斷，又自根部脫落。該微細樹枝狀之粒子係由處理中之「摩擦」引起之剝離、由剝離粉引起之輥之髒污、由剝離粉引起之產生蝕刻殘渣的原因。
於本發明中，於銅箔之表面預先形成銅之一次粒子層後，於該一次粒子層上形成由銅、鈷及鎳構成之三元系合金所形成之二次粒子層。將於銅箔上形成有該一次粒子及二次粒子之表面之顯微鏡照片示於圖4(詳細內容係如下所述)。
藉此，使由處理中之「摩擦」引起之剝離、由剝離粉引起之輥之髒污、由剝離粉引起之蝕刻殘渣消失，即可抑制稱為落粉之現象與處理不均，可獲得能夠提高剝離強度且提高耐熱性之銅箔。
根據下述所示之實施例可闡明，防止落粉最佳之條件係將上述一次粒子層之平均粒徑設為0.25~0.45μm、將由銅、鈷及鎳構成之三元系合金所形成之二次粒子層之平均粒徑設為0.35μm以下。上述一次粒子層之平均粒徑之下限較佳為0.27μm以上，更佳為0.29μm以上，更佳為0.30μm以上，進而較佳為0.33μm以上。上述一次粒子層之平均粒徑之上限較佳為0.44μm以下，更佳為0.43μm以下，更佳為0.40μm以下，進而較佳為0.39μm以下。又，上述二次粒子層之平均粒徑之上限較佳為0.34μm以下，更佳為0.33μm以下，更佳為0.32μm以下，更佳為0.31μm以下， 進而較佳為0.30μm以下，進而較佳為0.28μm以下，進而更佳為0.27μm以下。又，二次粒子層之平均粒徑之下限無需特別限定，例如為0.001μm以上、0.01μm以上、0.05μm以上、0.09μm以上、0.10μm以上、0.12μm以上、或0.15μm以上。
上述一次粒子層及二次粒子層藉由電鍍層而形成。該二次粒子之特徵在於：於上述一次粒子上成長之1個或複數個樹枝狀之粒子。或者於上述一次粒子上成長之正常鍍敷。即，於本說明書中使用用語「二次粒子層」之情形時，亦包含被覆鍍敷等正常鍍層。又，二次粒子層可為具有一層以上由粗化粒子形成之層者，可為具有一層以上正常鍍層者，亦可為分別具有一層以上由粗化粒子形成之層與正常鍍層者。
如此形成之一次粒子層及二次粒子層之接著強度可達到0.80kg/cm以上，進而接著強度達到0.90kg/cm以上。
於形成有一次粒子層及二次粒子層之銅箔中，進而重要的是將粗化處理面之一定區域之利用雷射顯微鏡獲得之三維表面積相對於二維表面積之比設為2.0以上且未達2.2。再者，所謂「利用雷射顯微鏡獲得之三維表面積相對於二維表面積之比」中之「粗化處理面」係表示最終製品上之表面，為形成一次粒子層及二次粒子層側之最表面。又，於在二次粒子層上形成例如耐熱層、防銹層、矽烷偶合處理層等表面處理層時，係意指該表面處理層之最表面。再者，於形成下述「樹脂層」時，係意指該樹脂層除外之銅箔之形成一次粒子層及二次粒子層側之最表面。
關於此種表面積比之限制與調整，銅箔之粗化處理面由作為各粗化粒子之集合體之粒子層形成，並藉由在遠大於粒子成長控制之範圍內控制粒 子層，而具有提高無波動即穩定之剝離強度、與可防止穩定之落粉現象的效果。又，即便控制各粗化粒子尺寸，於微細之粗化粒子堆積於高度方向之情形時亦會產生落粉。因此，成為三維之粗化粒子構成之表面積比之限制與調整變得重要。
若上述表面積比未達2.0，則剝離強度變得不充分。使用雷射顯微鏡對標準壓延銅箔於粗化處理前之無粗化之狀態下之三維表面粗糙度進行測定，結果為20043μm2 ，三維表面積相對於二維表面積之比為2.02，因此為確保剝離強度，可謂理想為至少2.0以上。又，若超過2.20，則容易產生落粉現象，因此可謂理想為設為上述範圍。再者，上述表面積比(三維表面積相對於二維表面積之比)之上限較佳為2.19以下，更佳為2.17以下，進而較佳為2.15以下。又，上述表面積比(三維表面積相對於二維表面積之比)之下限較佳為2.02以上，更佳為2.04以上，進而較佳為2.05以上，進而更佳為2.06以上。
利用雷射顯微鏡之測定法係使用基恩斯股份有限公司製造之雷射顯微鏡VK8500對粗化處理面之相當於100×100μm之面積、實際數據為9924.4μm2 之範圍的三維表面積進行測定，並利用設為三維表面積÷二維表面積=表面積比之方法進行設定。
可於二次粒子層上形成：
(A)由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成之合金層，及(B)鉻酸鹽層之任一者或兩者。
又，可於二次粒子層上依序形成(A)由Ni與選自由Fe、Cr、Mo、Zn、 Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成之合金層，及(B)鉻酸鹽層之任一者或兩者，及矽烷偶合層。
進而，可於二次粒子層上形成Ni-Zn合金層及鉻酸鹽層之任一者或兩者。
進而，可於二次粒子層上依序形成Ni-Zn合金層及鉻酸鹽層之任一者或兩者，及矽烷偶合層。
藉由此種構成，可於維持剝離強度之狀態下提高高頻傳輸特性。
[傳輸損耗]
於傳輸損耗較小之情形時，可抑制以高頻進行訊號傳輸時訊號之衰減，因此以高頻進行訊號之傳輸之電路可進行穩定之訊號之傳輸。因此，傳輸損耗之值較小者適合用於以高頻進行訊號之傳輸之電路用途，故而較佳。將表面處理銅箔與市售之液晶聚合物樹脂(Kuraray股份有限公司製造之Vecstar CTZ-50μm)貼合後，利用蝕刻以特性阻抗成為50Ω之方式形成微帶線路，使用HP公司製造之網路分析儀HP8720C測定穿透係數，求出於頻率20GHz及頻率40GHz之傳輸損耗，於此情形時，頻率20GHz之傳輸損耗較佳為未達5.0dB/10cm，更佳為未達4.1dB/10cm，進而較佳為未達3.7dB/10cm。
可將本發明之表面處理銅箔自粗化處理面側與樹脂基板貼合而製造積層體。樹脂基板只要具有可應用於印刷配線板等之特性，則不受特別限制，例如，剛性PWB用中可使用紙基材酚系樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布/紙複合基材環氧樹脂、玻璃布/玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等，FPC用中可使用 聚酯膜或聚醯亞胺膜、液晶聚合物(LCP)膜、氟樹脂等。再者，於使用液晶聚合物(LCP)膜或氟樹脂膜之情形時，與使用聚醯亞胺膜之情形時相比，有該膜與表面處理銅箔之剝離強度變小之傾向。因此，於使用液晶聚合物(LCP)膜或氟樹脂膜之情形時，藉由於形成銅電路後以覆蓋層被覆銅電路，該膜與銅電路不易剝離，可防止因剝離強度之降低引起之該膜與銅電路之剝離。
再者，液晶聚合物(LCP)膜或氟樹脂膜之介電損耗正切小，因此使用液晶聚合物(LCP)膜或氟樹脂膜與本發明之表面處理銅箔之覆銅積層板、印刷配線板、印刷電路板適於高頻電路(以高頻進行訊號之傳輸之電路)用途。又，本發明之表面處理銅箔之表面粗糙度Rz小，光澤度高，因此表面平滑，亦適於高頻電路用途。
關於貼合之方法，於剛性PWB用之情形時，準備將樹脂含浸於玻璃布等基材而使樹脂硬化至半硬化狀態的預浸體。可藉由將銅箔自與被覆層相反之側之面與預浸體重疊並進行加熱加壓而進行。於FPC之情形時，可藉由如下方式製造積層板：於聚醯亞胺膜等基材經由接著劑或不使用接著劑而於高溫高壓下積層接著銅箔，或者對聚醯亞胺前驅物進行塗佈、乾燥、硬化等。
本發明之積層體可用於各種印刷配線板(PWB)，並無特別限制，例如，就導體圖案之層數之觀點而言，可應用於單面PWB、雙面PWB、多層PWB(3層以上)，就絕緣基板材料之種類之觀點而言，可應用於剛性PWB、軟性PWB(FPC)、軟硬複合PWB。
進而，藉由於印刷配線板搭載電子零件類，而完成印刷電路 板。於本發明中，「印刷配線板」亦包括如此搭載有電子零件類之印刷配線板及印刷電路板及印刷基板。
又，可使用該印刷配線板製作電子機器，可使用搭載有該電子零件類之印刷電路板製作電子機器，亦可使用搭載有該電子零件類之印刷基板製作電子機器。
(銅之一次粒子之鍍敷條件)
若舉出銅之一次粒子之鍍敷條件之一例，則係如下所述。
再者，該鍍敷條件僅表示較佳例，銅之一次粒子之形成於銅箔上之平均粒徑擔負落粉防止之作用。因此，若平均粒徑處於本發明之範圍，則下述所示內容以外之鍍敷條件不會造成任何阻礙。本發明包含該等。
液組成：銅10~20g/L、硫酸50~100g/L
液溫：25~50℃
電流密度：1~58A/dm2
庫侖量：4~81As/dm2
(二次粒子之鍍敷條件)
再者，與上述同樣，該鍍敷條件僅表示較佳例，二次粒子形成於一次粒子上，並且平均粒徑擔負落粉防止之作用。因此，若平均粒徑處於本發明之範圍，則下述所示內容以外之鍍敷條件不會造成任何阻礙。本發明包含該等。
液組成：銅10~20g/L、鎳5~15g/L、鈷5~15g/L
pH值：2~3
液溫：30~50℃
電流密度：24~50A/dm2
庫侖量：34~48As/dm2
(形成耐熱層1之鍍敷條件)(Co-Ni鍍敷：鈷鎳合金鍍敷)
本發明可於上述二次粒子層上進而形成耐熱層。將該鍍敷條件表示如下。
液組成：鎳5~20g/L、鈷1~8g/L
pH值：2~3
液溫：40~60℃
電流密度：5~20A/dm2
庫侖量：10~20As/dm2
(形成耐熱層2之鍍敷條件)(Ni-Zn鍍敷：鎳鋅合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
液組成：鎳2~30g/L、鋅2~30g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(形成耐熱層3之鍍敷條件)(Ni-Cu鍍敷：鎳銅合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
液組成：鎳2~30g/L、銅2~30g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(形成耐熱層4之鍍敷條件)(Ni-Mo鍍敷：鎳鉬合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
液組成：硫酸Ni六水合物：45~55g/dm3 、鉬酸鈉二水合物：50~70g/dm3 、檸檬酸鈉：80~100g/dm3
液溫：20~40℃
電流密度：1~4A/dm2
庫侖量：1~2As/dm2
(形成耐熱層5之鍍敷條件)(Ni-Sn鍍敷：鎳錫合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
液組成：鎳2~30g/L、錫2~30g/L
pH值：1.5~4.5
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(形成耐熱層6之鍍敷條件)(Ni-P鍍敷：鎳磷合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表 示如下。
液組成：鎳30~70g/L、磷0.2~1.2g/L
pH值：1.5~2.5
液溫：30~40℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(形成耐熱層7之鍍敷條件)(Ni-W鍍敷：鎳鎢合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
液組成：鎳2~30g/L、W0.01~5g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(形成耐熱層8之鍍敷條件)(Ni-Cr鍍敷：鎳鉻合金鍍敷)
本發明可於上述二次粒子層上進而形成下述耐熱層。將該鍍敷條件表示如下。
使用Ni：65~85mass%、Cr：15~35mass%之組成之濺鍍靶形成鎳鉻合金鍍層。
靶：Ni：65~85mass%、Cr：15~35mass%
裝置：ULVAC股份有限公司製造之濺鍍裝置
輸出：DC50W
氬氣壓力：0.2Pa
(形成防銹層之鍍敷條件)
本發明可進而形成下述防銹層。將該鍍敷條件表示如下。下述表示浸漬鉻酸鹽處理之條件，亦可為電解鉻酸鹽處理。
液組成：重鉻酸鉀1~10g/L、鋅0~5g/L
pH值：3~4
液溫：50~60℃
電流密度：0~2A/dm2 (0A/dm2 為浸漬鉻酸鹽處理之情形)
庫侖量：0~2As/dm2 (0As/dm2 為浸漬鉻酸鹽處理之情形)
(耐候性層(矽烷偶合層)之種類)
作為一例，可列舉二胺基矽烷水溶液之塗佈。
再者，有藉由濺鍍等乾式鍍敷設置耐熱層等金屬層、鍍層之情況，及藉由濕式鍍敷設置耐熱層等金屬層、鍍層之情況，並且有以正常鍍敷(平滑鍍敷即於未達界限電流密度之電流密度下進行鍍敷)而具有耐熱層等金屬層、鍍層之情況，該金屬層、鍍層不會對銅箔之表面之形狀造成影響。
界限電流密度係根據金屬濃度、pH值、給液速度、極間距離、鍍敷液溫度而變化，於本發明中，將正常鍍敷(經鍍敷之金屬析出為層狀之狀態)與粗化鍍敷(燒鍍，經鍍敷之金屬析出為結晶狀(球狀或針狀或樹掛狀等)之狀態，存在凹凸)之交界之電流密度定義為界限電流密度，將利用霍爾槽試驗成為正常鍍敷之界限(即將成為燒鍍前)之電流密度(目視判斷)設為界限電流密度。
具體而言，將金屬濃度、pH值、鍍敷液溫度設定為鍍敷之製造條件， 進行霍爾槽試驗。然後，調查於該鍍敷液組成、鍍敷液溫度之金屬層形成狀態(經鍍敷之金屬析出為層狀或形成為結晶狀)。然後，基於山本鍍金試驗器股份有限公司製造之電流密度一覽表，根據試片之正常鍍敷與粗化鍍敷之交界所存在之部位之試片位置，求出該交界之位置之電流密度。並且，將該交界之位置之電流密度規定為界限電流密度。藉此，可知於該鍍敷液組成、鍍敷液溫度之界限電流密度。通常，若極間距離較短，則有界限電流密度變高之傾向。
霍爾槽試驗之方法例如記載於「鍍敷實務讀本」丸山清著，日刊工業報社1983年6月30日之157頁至160頁中。
再者，為了以未達界限電流密度進行鍍敷處理，因此較佳為將鍍敷處理時之電流密度設為20A/dm2 以下，更佳為設為10A/dm2 以下，進而較佳為設為8A/dm2 以下。
又，鉻酸鹽層、矽烷偶合層之厚度極薄，因此不會對銅箔之表面之形狀造成影響。
作為上述二次粒子之銅-鈷-鎳合金鍍敷可藉由電解鍍敷而形成附著量為10~30mg/dm2 銅-100~3000μg/dm2 鈷-50~500μg/dm2 鎳之三元系合金層。
若Co附著量未達100μg/dm2 ，則耐熱性變差，又，蝕刻性亦變差。若Co附著量超過3000μg/dm2 ，則於必須考慮磁性之影響方面欠佳，產生蝕刻斑，又，可認為耐酸性及耐化學品性惡化。
若Ni附著量未達50μg/dm2 ，則耐熱性變差。另一方面，若Ni附著量超過500μg/dm2 ，則蝕刻性降低。即，雖並非存在蝕刻殘渣 又無法蝕刻之等級，但難以進行微細圖案化。較佳之Co附著量為500~2000μg/dm2 ，並且，較佳之鎳附著量為50~300μg/dm2 。
根據以上，銅-鈷-鎳合金鍍敷之附著量可謂理想為10~30mg/dm2 銅-100~3000μg/dm2 鈷-50~500μg/dm2 鎳。該三元系合金層之各附著量僅為理想之條件，並非否定超過該量之範圍。
此處，所謂蝕刻斑，係意指於以氯化銅進行蝕刻之情形時Co未溶解而殘存之情況，並且，所謂蝕刻殘渣，係意指於以氯化銨進行鹼蝕刻之情形時Ni未溶解而殘存之情況。
通常，於形成電路之情形時，使用下述實施例中說明之鹼蝕刻液及氯化銅系蝕刻液而進行。該蝕刻液及蝕刻條件具有通用性，但並不限定於該條件，應理解可任意地選擇。
本發明係如上所述，可於形成二次粒子後(粗化處理後)，於粗化面上形成鈷-鎳合金鍍層。
該鈷-鎳合金鍍層理想為鈷之附著量為200~3000μg/dm2 ，且鈷之比率為60~66質量%。該處理於廣義上可視為一種防銹處理。
該鈷-鎳合金鍍層必須於實質性地不使銅箔與基板之接著強度降低之程度下進行。若鈷附著量未達200μg/dm2 ，則耐熱剝離強度降低，耐氧化性及耐化學品性變差，又，處理表面泛紅，故而欠佳。
又，若鈷附著量超過3000μg/dm2 ，則有必須考慮磁性之影響之情況，故而欠佳，並產生蝕刻斑，又，認為耐酸性及耐化學品性惡化。較佳之鈷附著量為400~2500μg/dm2 。
又，若鈷附著量多，則有成為產生軟蝕刻之滲入之原因之情 況。因此，可謂理想為將鈷之比率設為60~66質量%。
如下所述，產生軟蝕刻之滲入之直接且較大之原因係由鋅-鎳合金鍍層構成之耐熱防銹層，但亦存在鈷亦成為產生軟蝕刻時滲入之原因之情況，因此更理想之條件係如上述般進行調整。
另一方面，於鎳附著量少之情形時，耐熱剝離強度降低，耐氧化性及耐化學品性降低。又，於鎳附著量過多之情形時，鹼蝕刻性變差，因此理想為以與上述鈷含量之平衡而決定。
本發明可於鈷-鎳合金鍍敷上進而形成鋅-鎳合金鍍層。將鋅-鎳合金鍍層之總量設為150~500μg/dm2 ，且將鎳之比率設為16~40質量%。其具有耐熱防銹層之作用。該條件亦僅為較佳之條件，可使用其他公知之鋅-鎳合金鍍敷。於本發明中，該鋅-鎳合金鍍敷可理解為較佳之附加條件。
電路之製造步驟中進行之處理成為更高溫，又，於製成製品後，使用機器時會產生熱。例如，於以熱壓接將銅箔接合於樹脂即所謂二層材中，於接合時會受到300℃以上之熱。於此種狀況之中，必須防止銅箔與樹脂基材之間之接合力之降低，該鋅-鎳合金鍍敷較為有效。
又，於習知之技術中，以熱壓接將銅箔接合於樹脂而成之二層材中的具備鋅-鎳合金鍍層之微小電路係於軟蝕刻時，在電路之邊緣部產生由滲入引起之變色。鎳具有抑制於軟蝕刻時使用之蝕刻劑(H2 SO4 ：10wt%、H2 O2 ：2wt%之蝕刻水溶液)之滲入的效果。
如上所述，於將上述鋅-鎳合金鍍層之總量設為150~500μg/dm2 ，並且將該合金層中之鎳比率之下限值設為16質量%、將上限值設為40質量 %，且將鎳之含量設為50μg/dm2 以上時，具有如下效果：具備耐熱防銹層之作用，並且抑制於軟蝕刻時使用之蝕刻劑之滲入，可防止因腐蝕使電路之接合強度之弱化。
再者，若鋅-鎳合金鍍層之總量未達150μg/dm2 ，則耐熱防銹力降低，難以擔負作為耐熱防銹層之作用，若相同之總量超過500μg/dm2 ，則有耐鹽酸性變差之傾向。
又，若合金層中之鎳比率之下限值未達16質量%，則軟蝕刻時之滲入量超過9μm，故而欠佳。鎳比率之上限值40質量%係可形成鋅-鎳合金鍍層之技術上之界限值。
如上所述，本發明可於作為二次粒子層之銅-鈷-鎳合金鍍層上，視需要依序形成鈷-鎳合金鍍層、進而鋅-鎳合金鍍層。亦可調節該等層中之合計量之鈷附著量及鎳附著量。理想為將鈷之合計附著量設為300~4000μg/dm2 ，將鎳之合計附著量設為100~1500μg/dm2 。
若鈷之合計附著量未達300μg/dm2 ，則耐熱性及耐化學品性降低，若鈷之合計附著量超過4000μg/dm2 ，則有產生蝕刻斑之情況，又，有傳輸損耗變大之情況。又，若鎳之合計附著量未達100μg/dm2 ，則有耐熱性及耐化學品性降低之情況。若鎳之合計附著量超過1500μg/dm2 ，則有產生蝕刻殘渣之情況，又，有傳輸損耗變大之情況。
鈷之合計附著量較佳為300~3500μg/dm2 ，更佳為300~3000μg/dm2 ，進而較佳為300~2500μg/dm2 ，進而更佳為300~2000μg/dm2 ，鎳之合計附著量較佳為100~1000μg/dm2 ，更佳為100~900μg/dm2 。若滿足上述條件，則無需特別受限於該段落中記載之條件。
其後，視需要實施防銹處理。本發明中較佳之防銹處理係鉻氧化物單獨之皮膜處理或鉻氧化物與鋅/鋅氧化物之混合物皮膜處理。所謂鉻氧化物與鋅/鋅氧化物之混合物皮膜處理，係指使用含有鋅鹽或氧化鋅與鉻酸鹽之鍍浴，藉由電鍍被覆由鋅或氧化鋅與鉻氧化物構成之鋅-鉻基混合物之防銹層的處理。
作為鍍浴，代表性地使用K2 Cr2 O7 、Na2 Cr2 O7 等重鉻酸鹽或CrO3 等之至少一種、水溶性鋅鹽例如ZnO、ZnSO4 -7H2 O等至少一種、與氫氧化鹼(alkali hydroxide)之混合水溶液。代表之鍍浴組成與電解條件例係如下所述。
如此獲得之銅箔具有優異之耐熱性剝離強度、耐氧化性及耐鹽酸性。又，可利用CuCl2 蝕刻液對150μm間距電路寬度以下之電路進行蝕刻，而且亦可設為鹼蝕刻。又，可抑制於軟蝕刻時向電路邊緣部滲入。
軟蝕刻液可使用H2 SO4 ：10wt%、H2 O2 ：2wt%之水溶液。處理時間與溫度可任意調節。
作為鹼蝕刻液，例如已知有NH4 OH：6莫耳/升、NH4 Cl：5莫耳/升、CuCl2 ：2莫耳/升(溫度50℃)等液。
上述全部步驟中獲得之銅箔具有黑色~灰色。黑色~灰色於對位精度及熱吸收率高之方面較有意義。例如，包含剛性基板及軟性基板之電路基板係以自動步驟搭載IC或電阻、電容器等零件，此時，一面利用感測器讀取電路一面進行晶片安裝。此時，有通過Kapton等膜進行銅箔處理面之對位之情況。又，通孔形成時之定位亦同樣。
處理面越接近黑色，光之吸收越良好，因此定位之精度提高。進而，於製作基板時，多數情況下一面對銅箔與膜施加熱一面進行固化而接著。 此時，於藉由使用遠紅外線、紅外線等長波段進行加熱之情形時，處理面之色調較黑者之加熱效率良好。
最後，視需要以改善銅箔與樹脂基板之接著力為主要目的，實施於防銹層上之至少粗化面塗佈矽烷偶合劑之矽烷處理。作為該矽烷處理中使用之矽烷偶合劑，可列舉：烯烴系矽烷、環氧系矽烷、丙烯酸系矽烷、胺基系矽烷、巰基系矽烷，可適當選擇該等而使用。再者，於使用液晶聚合物作為樹脂之情形時，較佳為使用胺基系矽烷(具有胺基之矽烷)作為矽烷偶合劑。又，更佳為使用二胺基矽烷作為矽烷偶合劑。
塗佈方法可為利用矽烷偶合劑溶液之噴霧之吹附、利用塗佈機之塗佈、浸漬、流延等之任一種。例如，日本特公昭60-15654號中記載有藉由於銅箔之粗面側實施鉻酸鹽處理後進行矽烷偶合劑處理，而改善銅箔與樹脂基板之接著力。詳細內容請參照此。其後，如有需要，亦有為了改善銅箔之延展性而實施退火處理之情況。
[附載體銅箔]
本發明之另一實施之形態之附載體銅箔係於載體之一面或雙面依序具有中間層、極薄銅層。並且，上述極薄銅層為上述本發明之一實施之形態之高頻電路用銅箔。
<載體>
可於本發明中使用之載體典型為金屬箔或樹脂膜，例如可以銅箔、銅合金箔、鎳箔、鎳合金箔、鐵箔、鐵合金箔、不鏽鋼箔、鋁箔、鋁合金箔、絕緣樹脂膜(例如聚醯亞胺膜、液晶聚合物(LCP)膜、聚對苯二甲酸乙二酯(PET)膜、聚醯胺膜、聚酯膜、氟樹脂膜等)之形態提供。
作為可於本發明中使用之載體，較佳為使用銅箔。由於銅箔之導電率較高，故而容易形成其後之中間層、極薄銅層。典型而言，載體係以壓延銅箔或電解銅箔之形態提供。通常，電解銅箔係於鈦或不鏽鋼之轉筒上將銅自硫酸銅鍍浴電解析出而製造，壓延銅箔係重複進行利用壓延輥之塑性加工及熱處理而製造。作為銅箔之材料，除了精銅或無氧銅等高純度銅以外，亦可使用例如摻Sn銅、摻Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金之類的銅合金。
可於本發明中使用之載體之厚度亦無特別限制，只要發揮作為載體之作用並且適當調節為適合之厚度即可，例如可設為5μm以上。但是，若過厚，則生產成本提高，因此通常較佳為設為35μm以下。因此，載體之厚度典型為12~70μm，更典型為18~35μm。
再者，亦可於與設置載體之極薄銅層側之表面相反之側的表面設置粗化處理層。可使用公知之方法設置該粗化處理層，亦可藉由上述粗化處理設置。於與設置載體之極薄銅層側之表面相反之側的表面設置粗化處理層之情況具有如下優點：將載體自具有該粗化處理層之表面側積層於樹脂基板等支撐體時，載體與樹脂基板不易剝離。
<中間層>
於載體上設置中間層。亦可於載體與中間層之間設置其他層。本發明中使用之中間層只要為如下構成則並無特別限定：於附載體銅箔向絕緣基板積層之步驟前極薄銅層不易自載體剝離，另一方面，於向絕緣基板之積層之步驟後極薄銅層可自載體剝離。例如，本發明之附載體銅箔之中間層亦可含有選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、該等之合 金、該等之水合物、該等之氧化物、有機物組成之群中一種或二種以上。又，中間層亦可為複數層。
又，例如，中間層可藉由如下方式構成：自載體側形成由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn組成之元素群中一種元素構成的單一金屬層，或者由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn組成之元素群中一種或二種以上之元素構成的合金層，於其上形成由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn組成之元素群中一種或二種以上之元素之水合物或氧化物或有機物構成的層，或者由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn組成之元素群中一種之元素構成的單一金屬層，或者由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn組成之元素群中一種或二種以上之元素構成的合金層。
於僅於單面設置中間層之情形時，較佳為於與載體相反之面設置Ni鍍層等防銹層。再者，於利用鉻酸鹽處理或鋅鉻酸鹽處理或鍍敷處理設置中間層之情形時，可認為有鉻或鋅等附著之金屬之一部分成為水合物或氧化物之情形。
又，例如，中間層可於載體上依序積層鎳、鎳-磷合金或鎳-鈷合金、以及鉻而構成。鎳與銅之接著力高於鉻與銅之接著力，因此於剝離極薄銅層時，於極薄銅層與鉻之界面剝離。又，對中間層之鎳期待防止銅成分自載體擴散至極薄銅層之障壁效果。中間層中之鎳之附著量較佳為100μg/dm2 以上40000μg/dm2 以下，更佳為100μg/dm2 以上4000μg/dm2 以下，進而較佳為100μg/dm2 以上2500μg/dm2 以下，進而更佳為100μg/dm2 以上且未達1000μg/dm2 ，中間層中之鉻之附著量較佳為5μg/dm2 以上 100μg/dm2 以下。
<極薄銅層>
於中間層上設置極薄銅層。亦可於中間層與極薄銅層之間設置其他層。極薄銅層可藉由利用硫酸銅、焦磷酸銅、胺基磺酸銅、氰化銅等之電解浴之電鍍而形成，就以通常之電解銅箔之形式使用，以高電流密度可形成銅箔之方面而言，較佳為硫酸銅浴。極薄銅層之厚度並無特別限制，通常薄於載體例如為12μm以下。典型為0.5~12μm，更典型為1~5μm，進而典型為1.5~5μm，進而典型為2~5μm。再者，亦可於載體之雙面設置極薄銅層。
如此製造具備載體、積層於載體上之中間層、積層於中間層上之極薄銅層的附載體銅箔。關於附載體銅箔本身之使用方法為業者所周知，例如可將極薄銅層之表面貼合於紙基材酚系樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布/紙複合基材環氧樹脂、玻璃布/玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂、聚酯膜、聚醯亞胺膜等絕緣基板上並進行熱壓接後，剝離載體製成覆銅積層板，將接著於絕緣基板之極薄銅層蝕刻成目標導體圖案，最終可製造印刷配線板。
又，具備載體、積層於載體上之中間層、與積層於中間層上之極薄銅層的附載體銅箔可於上述極薄銅層上具備粗化處理層，於上述粗化處理層上具備一種以上之選自由耐熱層、防銹層、鉻酸鹽(處理)層及矽烷偶合(處理)層所組成之群之層。
[樹脂層]
亦可於本發明之高頻電路用銅箔(亦包含高頻電路用銅箔為附載體銅 箔之極薄銅層之情形)之二次粒子層之表面形成樹脂層。又，樹脂層可形成於分別形成在高頻電路用銅箔之二次粒子層上的由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成之合金層之表面，可形成於鉻酸鹽層之表面，可形成於矽烷偶合層之表面，亦可形成於Ni-Zn合金層之表面。又，樹脂層更佳為形成於高頻電路用銅箔之最表面。又，上述附載體銅箔亦可於上述粗化處理層上、或者上述耐熱層、防銹層、或鉻酸鹽(處理)層、或矽烷偶合(處理)層上具備樹脂層。上述樹脂層亦可為絕緣樹脂層。
上述樹脂層可為接著劑，亦可為接著用半硬化狀態(B階段狀態)之絕緣樹脂層。半硬化狀態(B階段狀態)包括如下狀態：即便用手指觸摸其表面亦無黏著感，可將該絕緣樹脂層重疊而保管，若進而進行加熱處理，則會引起硬化反應。
又，上述樹脂層可含有熱硬化性樹脂，亦可為熱塑性樹脂。又，上述樹脂層亦可含有熱塑性樹脂。其種類並無特別限定，作為較佳者，例如可列舉包括環氧樹脂、聚醯亞胺樹脂、多官能性氰酸酯化合物、順丁烯二醯亞胺化合物、聚乙烯醇縮乙醛樹脂、胺酯樹脂等之樹脂。
上述樹脂層可含有公知之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體(可使用含有無機化合物及/或有機化合物之介電體、含有金屬氧化物之介電體等任一種介電體)、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等。又，上述樹脂層例如可使用如下文獻中記載之物質(樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材料等)及/或樹脂層之形成方法、形成裝置而形成： 國際公開編號WO2008/004399、國際公開編號WO2008/053878、國際公開編號WO2009/084533、日本特開平11-5828號、日本特開平11-140281號、日本專利第3184485號、國際公開編號WO97/02728、日本專利第3676375號、日本特開2000-43188號、日本專利第3612594號、日本特開2002-179772號、日本特開2002-359444號、日本特開2003-304068號、日本專利第3992225號、日本特開2003-249739號、日本專利第4136509號、日本特開2004-82687號、日本專利第4025177號、日本特開2004-349654號、日本專利第4286060號、日本特開2005-262506號、日本專利第4570070號、日本特開2005-53218號、日本專利第3949676號、日本專利第4178415號、國際公開編號WO2004/005588、日本特開2006-257153號、日本特開2007-326923號、日本特開2008-111169號、日本專利第5024930號、國際公開編號WO2006/028207、日本專利第4828427號、日本特開2009-67029號、國際公開編號WO2006/134868、日本專利第5046927號、日本特開2009-173017號、國際公開編號WO2007/105635、日本專利第5180815號、國際公開編號WO2008/114858、國際公開編號WO2009/008471、日本特開2011-14727號、國際公開編號WO2009/001850、國際公開編號WO2009/145179、國際公開編號WO2011/068157、日本特開2013-19056號。
將該等樹脂溶解於例如甲基乙基酮(MEK)、甲苯等之溶劑中而製成樹脂液，藉由例如輥塗佈法等將其塗佈於上述銅箔上或極薄銅層上、或上述耐熱層、防銹層、或上述鉻酸鹽皮膜層、或上述矽烷偶合劑層上，繼而視需要進行加熱乾燥去除溶劑而成為B階段狀態。乾燥只要使用例如熱風乾燥爐即可，乾燥溫度只要為100~250℃、較佳為130~200℃即 可。
具備上述樹脂層之高頻電路用銅箔(附有樹脂之高頻電路用銅箔)係將其樹脂層與基材重疊後將整體熱壓接而使該樹脂層熱硬化，繼而以使銅箔形成特定之配線圖案之態樣使用。
又，具備上述樹脂層之附載體銅箔(附有樹脂之附載體銅箔)係將其樹脂層與基材重疊後將整體熱壓接而使該樹脂層熱硬化，繼而將載體剝離而露出極薄銅層(當然，露出的是該極薄銅層之中間層側之表面)，因此以形成特定之配線圖案之態樣使用。
若使用該附有樹脂之高頻電路用銅箔或附有樹脂之附載體銅箔，則可減少製造多層印刷配線基板時之預浸體材料之使用片數。而且，將樹脂層之厚度設為可確保層間絕緣之厚度，或者即便完全不使用預浸體材料亦可製造覆銅積層板。又，此時，亦可於基材之表面底塗絕緣樹脂而進一步改善表面之平滑性。
再者，於不使用預浸體材料之情形時，可節約預浸體材料之材料成本，又，積層步驟亦變得簡略，因此於經濟上較為有利，而且，具有如下優點：僅製造預浸體材料之厚度程度的多層印刷配線基板之厚度變薄，可製造1層厚度為100μm以下之極薄之多層印刷配線基板。
該樹脂層之厚度較佳為0.1~80μm。
若樹脂層之厚度薄於0.1μm，則有如下情況：接著力降低，不經由預浸體材料而將該附有樹脂之附載體銅箔積層於具備內層材之基材上時，難以確保內層材與電路之間之層間絕緣。
另一方面，若樹脂層之厚度厚於80μm，則難以利用1次塗 佈步驟形成目標厚度之樹脂層，而需要多餘之材料費和步驟數，因此於經濟上變得不利。進而，所形成之樹脂層之可撓性較差，因此存在如下情況：於操作時容易產生龜裂等，又，於熱壓接於內層材時會引起過度之樹脂流動而難以圓滑地進行積層。
再者，作為附有樹脂之附載體銅箔之另一個製品形態，亦可以樹脂層被覆於上述極薄銅層上、或上述耐熱層、防銹層、或上述鉻酸鹽層、或上述矽烷偶合層上，於成為半硬化狀態後，繼而將載體剝離，以不存在載體之附有樹脂之銅箔(極薄銅層)之形式進行製造。
此處，以下，表示若干使用本發明之附載體銅箔之印刷配線板之製造步驟之例。
本發明之印刷配線板之製造方法之一實施形態含有如下步驟：準備本發明之附載體銅箔與絕緣基板；將上述附載體銅箔與絕緣基板積層；及以使極薄銅層側與絕緣基板對向之方式將上述附載體銅箔與絕緣基板積層後，經過將上述附載體銅箔之載體剝離之步驟而形成覆銅積層板，其後，藉由半加成法、改良半加成法、部分加成法及減成法之任一種方法形成電路。絕緣基板亦可設為內層電路入口。
於本發明中，所謂半加成法，係指含有如下情況之方法：於絕緣基板或銅箔晶種層上進行薄之無電解鍍敷，形成鍍敷阻劑之圖案後，進行電鍍、鍍敷阻劑之去除及蝕刻，藉此形成導體圖案。
於本發明中，所謂改良半加成法，係指含有如下情況之方法：於絕緣層上積層金屬箔，利用鍍敷阻劑保護非電路形成部，藉由電解鍍敷增厚電路形成部之銅厚後，去除抗蝕劑，利用(快速)蝕刻去除上述 電路形成部以外之金屬箔，藉此於絕緣層上形成電路。
於本發明中，所謂部分加成法，係指利用含有如下情況之方法而製造印刷配線板的方法：於設置導體層而成之基板、視需要穿過通孔或輔助孔用之孔而成之基板上賦予觸媒核，進行蝕刻形成導體電路，視需要設置阻焊劑或鍍敷阻劑後，於上述導體電路上藉由無電解鍍敷處理對通孔或輔助孔等進行增厚。
於本發明中，所謂減成法，係指含有如下情況之方法：藉由蝕刻等選擇性地去除覆銅積層板上之銅箔之不需要部分而形成導體圖案。
再者，於本發明中，可使用公知之方法作為半加成法、改良半加成法、部分加成法及減成法。又，於本發明中，上述半加成法、改良半加成法、部分加成法及減成法中，亦可於絕緣基板等設置通孔或/及盲孔。
此處，使用圖式對本發明之使用附載體銅箔之印刷配線板之製造方法之具體例詳細地進行說明。
首先，如圖5-A所示，準備具有表面形成有粗化處理層之極薄銅層的附載體銅箔(第1層)。
其次，如圖5-B所示，於極薄銅層之粗化處理層上塗佈抗蝕劑，進行曝光、顯影，將抗蝕劑蝕刻為特定之形狀。
其次，如圖5-C所示，於形成電路用鍍敷後，去除抗蝕劑，藉此形成特定之形狀之電路鍍敷。
其次，如圖6-D所示，以被覆電路鍍敷之方式(以埋沒電路鍍敷之方式)於極薄銅層上設置埋入樹脂而積層樹脂層，繼而，自極薄銅層側接著 另一附載體銅箔(第2層)。
其次，如圖6-E所示，自第2層之附載體銅箔剝離載體。
其次，如圖6-F所示，於樹脂層之特定位置進行雷射開孔，露出電路鍍敷而形成盲孔。
其次，如圖7-G所示，於盲孔中埋入銅，形成通孔填充物。
其次，如圖7-H所示，於通孔填充物上，以上述圖5-B及圖5-C之方式形成電路鍍敷。
其次，如圖7-I所示，自第1層之附載體銅箔剝離載體。
其次，如圖8-J所示，藉由快速蝕刻去除兩表面之極薄銅層，使樹脂層內之電路鍍敷之表面露出。
其次，如圖8-K所示，於樹脂層內之電路鍍敷上形成凸塊，於該焊料上形成銅柱。如此製作使用本發明之附載體銅箔之印刷配線板。
上述另一附載體銅箔(第2層)可使用本發明之附載體銅箔，可使用習知之附載體銅箔，進而亦可使用通常之銅箔。又，可於圖7-H所示之第2層之電路上進而形成1層或複數層電路，可藉由半加成法、減成法、部分加成法或改良半加成法之任一種方法形成該等電路。
藉由如上所述之印刷配線板之製造方法，形成使電路鍍敷埋入樹脂層之構成，因此於例如圖8-J所示之利用快速蝕刻去除極薄銅層時，藉由樹脂層保護電路鍍敷，並保持其形狀，藉此容易形成微細電路。又，由於藉由樹脂層保護電路鍍敷，故而耐電子遷移性提高，可良好地抑制電路之配線之導通。因此，容易形成微細電路。又，於圖8-J及圖8-K所表示般藉由快速蝕刻去除極薄銅層時，電路鍍敷之露出面成為自樹脂層 凹陷之形狀，因此容易於該電路鍍敷上形成凸塊，進而於其上形成銅柱，從而提高製造效率。
再者，埋入樹脂(Resin)可使用公知之樹脂、預浸體。例如可使用BT(雙順丁烯二醯亞胺三)樹脂或含浸BT樹脂之玻璃布即預浸體、Ajinomoto Fine-Techno股份有限公司製造之ABF膜或ABF。又，上述埋入樹脂(Resin)可使用本說明書中記載之樹脂層及/或樹脂及/或預浸體。
又，關於上述用於第一層之附載體銅箔，於該附載體銅箔之表面可具有基板或樹脂層。藉由具有該基板或樹脂層而用於第一層之附載體銅箔受到支撐，變得不易產生皺褶，因此有提高生產性之優點。再者，只要上述基板或樹脂層具有支撐上述用於第一層之附載體銅箔之效果，則可使用全部基板或樹脂層。例如，可使用本案說明書中記載之載體、預浸體、樹脂層或公知之載體、預浸體、樹脂層、金屬板、金屬箔、無機化合物之板、無機化合物之箔、有機化合物之板、有機化合物之箔作為上述基板或樹脂層。
[實施例]
以下，基於實施例及比較例進行說明。再者，本實施例僅為一例，並不僅受限於該例。即，包含本發明所含之其他態樣或變形。再者，以下實施例1~8、13~17及比較例1~5之原箔使用標準壓延銅箔TPC(以JIS H3100 C1100為標準之精銅，JX Nippon Mining & Metals製造)18μm。
又，實施例9~12之原箔使用藉由以下方法製造之附載體銅箔。
實施例9~11係準備厚度18μm之電解銅箔(JX Nippon Mining & Metals 製造之JTC箔)作為載體，實施例12係準備上述厚度18μm之標準壓延銅箔TPC作為載體。並且，於下述條件下於載體之表面形成中間層，於中間層之表面形成極薄銅層。再者，於載體為電解銅箔之情形時，於光澤面(S面)形成中間層。
‧實施例9
<中間層>
(1)Ni層(Ni鍍敷)
於以下條件下，利用輥對輥型之連接鍍敷線對載體進行電鍍，藉此形成1000μg/dm2 之附著量之Ni層。具體之鍍敷條件記載如下。
硫酸鎳：270~280g/L
氯化鎳：35~45g/L
乙酸鎳：10~20g/L
硼酸：30~40g/L
光澤劑：糖精、丁炔二醇等
十二烷基硫酸鈉：55~75ppm
pH值：4~6
浴溫：55~65℃
電流密度：10A/dm2
(2)Cr層(電解鉻酸鹽處理)
其次，將(1)中所形成之Ni層表面水洗及酸洗後，繼而，於輥對輥型之連接鍍敷線上，藉由於以下條件下對11μg/dm2 之附著量之Cr層進行電解鉻酸鹽處理而使之附著於Ni層上。
重鉻酸鉀1~10g/L、鋅0g/L
pH值：7~10
液溫：40~60℃
電流密度：2A/dm2
<極薄銅層>
其次，將(2)中所形成之Cr層表面水洗及酸洗後，繼而，於輥對輥型之連接鍍敷線上，藉由於以下條件下電鍍厚度1.5μm之極薄銅層而使之形成於Cr層上，從而製作附載體銅箔。
銅濃度：90~110g/L
硫酸濃度：90~110g/L
氯化物離子濃度：50~90ppm
調平劑1(雙(3-磺丙基)二硫醚)：10~30ppm
調平劑2(胺化合物)：10~30ppm
再者，使用下述胺化合物作為調平劑2。
(上述化學式中，R1 及R2 選自由羥基烷基、醚基、芳基、芳香族取代烷基、不飽和烴基、烷基所組成之群)
電解液溫度：50~80℃
電流密度：100A/dm2
電解液線速度：1.5~5m/sec
‧實施例10
<中間層>
(1)Ni-Mo層(鎳鉬合金鍍敷)
於以下條件下，利用輥對輥型之連接鍍敷線對載體進行電鍍，藉此形成3000μg/dm2 之附著量之Ni-Mo層。具體之鍍敷條件記載如下。
(液組成)硫酸Ni六水合物：50g/dm3 、鉬酸鈉二水合物：60g/dm3 、檸檬酸鈉：90g/dm3
(液溫)30℃
(電流密度)1~4A/dm2
(通電時間)3~25秒
<極薄銅層>
於(1)中所形成之Ni-Mo層上形成極薄銅層。將極薄銅層之厚度設為2μm，除此以外，於與實施例9相同之條件下形成極薄銅層。
‧實施例11
<中間層>
(1)Ni層(Ni鍍敷)
於與實施例9相同之條件下形成Ni層。
(2)有機物層(有機物層形成處理)
其次，將(1)中所形成之Ni層表面水洗及酸洗後，繼而，於下述條 件下對Ni層表面淋浴並噴霧含有濃度1~30g/L之羧基苯并三唑(CBTA)之液溫40℃、pH值5之水溶液20~120秒，藉此形成有機物層。
<極薄銅層>
於(2)中所形成之有機物層上形成極薄銅層。將極薄銅層之厚度設為3μm，除此以外，於與實施例9相同之條件下形成極薄銅層。
‧實施例12
<中間層>
(1)Co-Mo層(鈷鉬合金鍍敷)
於以下條件下，利用輥對輥型之連接鍍敷線對載體進行電鍍，藉此形成4000μg/dm2 之附著量之Co-Mo層。具體之鍍敷條件記載如下。
(液組成)硫酸Co：50g/dm3 、鉬酸鈉二水合物：60g/dm3 、檸檬酸鈉：90g/dm3
(液溫)30℃
(電流密度)1~4A/dm2
(通電時間)3~25秒
<極薄銅層>
於(1)中所形成之Co-Mo層上形成極薄銅層。將極薄銅層之厚度設為5μm，除此以外，於與實施例9相同之條件下形成極薄銅層。
(實施例1~17)
於下述所示之條件範圍，於壓延銅箔(實施例1~8、13~17)或附載體銅箔之極薄銅層表面(實施例9~12)形成一次粒子層(Cu)、二次粒子層(銅-鈷-鎳合金鍍敷)。
所使用之浴組成及鍍敷條件係如下所述。
[浴組成及鍍敷條件]
(A)一次粒子層之形成(Cu鍍敷)
液組成：銅15g/L、硫酸75g/L
液溫：25~30℃
電流密度：1~70A/dm2
庫侖量：2~90As/dm2
(B)二次粒子層之形成(Cu-Co-Ni合金鍍敷)
液組成：銅15g/L、鎳8g/L、鈷8g/L
pH值：2
液溫：40℃
電流密度：10~50A/dm2
庫侖量：10~80As/dm2
調整上述一次粒子層之形成(Cu鍍敷)及二次粒子層之形成(Cu-Co-Ni合金鍍敷)之條件，粗化處理面之一定區域之利用雷射顯微鏡獲得之三維表面積相對於二維表面積之比成為2.0以上且未達2.2。表面積之測定係使用上述利用雷射顯微鏡之測定法。
(比較例1~5)
於比較例中，所使用之浴組成及鍍敷條件係如下所述。
[浴組成及鍍敷條件]
(A)一次粒子層之形成(銅鍍敷)
液組成：銅15g/L、硫酸75g/L
液溫：25~35℃
電流密度：1~70A/dm2
庫侖量：2~90As/dm2
(B)二次粒子層之形成(Cu-Co-Ni合金鍍敷條件)
液組成：銅15g/L、鎳8g/L、鈷8g/L
pH值：2
液溫：40℃
電流密度：20~50A/dm2
庫侖量：30~80As/dm2
<一次粒子層及二次粒子層以外之表面處理層>
於形成一次粒子層及二次粒子層後，一部分之實施例及比較例係進行利用以下條件之表面處理層。
(實施例3、4、10、11、比較例1~5)
‧Co-Ni鍍敷：鈷鎳合金鍍敷
液組成：鎳5~20g/L、鈷1~8g/L
pH值：2~3
液溫：40~60℃
電流密度：5~20A/dm2
庫侖量：10~20As/dm2
(實施例5、12)
‧Ni-Zn鍍敷：鎳鋅合金鍍敷
液組成：鎳2~30g/L、鋅2~30g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
再者，實施例5及12係於Ni-Zn鍍敷後，進行電解鉻酸鹽處理以及使用二胺基矽烷之矽烷偶合處理。
(實施例7)
‧Ni-Cu鍍敷：鎳銅合金鍍敷
液組成：鎳2~30g/L、銅2~30g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(實施例13)
‧Ni-Mo鍍敷：鎳鉬合金鍍敷
液組成：硫酸Ni六水合物：45~55g/dm3 、鉬酸鈉二水合物：50~70g/dm3 、檸檬酸鈉：80~100g/dm3
液溫：20~40℃
電流密度：1~4A/dm2
庫侖量：1~2As/dm2
再者，實施例13係於Ni-Mo鍍敷後進行電解鉻酸鹽處理。
(實施例14)
‧Ni-Sn鍍敷：鎳錫合金鍍敷
液組成：鎳2~30g/L、錫2~30g/L
pH值：1.5~4.5
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
再者，實施例14係於Ni-Sn鍍敷後，進行使用二胺基矽烷之矽烷偶合處理。
(實施例15)
‧Ni-P鍍敷：鎳磷合金鍍敷
液組成：鎳30~70g/L、磷0.2~1.2g/L
pH值：1.5~2.5
液溫：30~40℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
(實施例16)
‧Ni-W鍍敷：鎳鎢合金鍍敷
液組成：鎳2~30g/L、W 0.01~5g/L
pH值：3~4
液溫：30~50℃
電流密度：1~2A/dm2
庫侖量：1~2As/dm2
再者，實施例16係於Ni-W鍍敷後，進行電解鉻酸鹽處理以及使用二胺基矽烷之矽烷偶合處理。
(實施例17)
‧Ni-Cr鍍敷：鎳鉻合金鍍敷
使用Ni：80mass%、Cr：20mass%之組成之濺鍍靶而形成鎳鉻合金鍍層。
靶：Ni：80mass%、Cr：20mass%
裝置：ULVAC股份有限公司製造之濺鍍裝置
輸出：DC50W
氬氣壓力：0.2Pa
對於形成藉由上述實施例形成之銅箔上之一次粒子層(Cu鍍敷)及二次粒子層(Cu-Co-Ni合金鍍敷)之情形時的一次粒子之平均粒徑、二次粒子之平均粒徑、落粉、剝離強度、耐熱性、粗化處理面之一定區域之利用雷射顯微鏡獲得之三維表面積相對於二維表面積之比進行測量，測得之結果示於表1。此處，所測量之「粗化處理面」係設為形成一次粒子層及二次粒子層之側之最表面。再者，於二次粒子層上形成有Co-Ni鍍敷、Ni-Zn鍍敷、鉻酸鹽層、矽烷偶合層等之，一次粒子層及二次粒子層以外之表面處理層者係將該等層中之最表層之表面作為粗化處理面而進行測量(即，對形成銅箔之全部表面處理層後之存在一次粒子層及二次粒子層側之表面進行測量)。
粗化處理面之一次粒子及二次粒子之平均粒徑係使用日立高新技術股份有限公司製造之S4700(掃描型電子顯微鏡)以30000倍之倍率進行粒子觀察及照片拍攝，基於所獲得之照片分別對各一次粒子及二次粒子測量粒 徑。然後，將該所獲得之各一次粒子及二次粒子之粒徑之算術平均值設為一次粒子之平均粒徑及二次粒子之平均粒徑之值。再者，於在掃描型電子顯微鏡照片之粒子之上畫直線之情形時，將橫切粒子之直線長度為最長部分之粒子長度設為該粒子之粒徑。再者，測量視野之大小係設為每1視野面積13.44μm2 (=4.2μm×3.2μm)，對1視野進行測量。再者，於利用掃描型電子顯微鏡照片進行觀察時，將可見重疊且存在於銅箔側(下方)之粒子、及未重疊之粒子判定為一次粒子，將可見重疊且存在於其他粒子之上之粒子判定為二次粒子。落粉特性係藉由於銅箔之粗化處理面上貼附透明之隱形膠帶，剝離該膠帶時附著於膠帶黏著面之脫落粗化粒子而膠帶變色，根據該情況對落粉特性進行評價。即，於膠帶無變色或極少之情形時係設為落粉良好(OK)，於膠帶變色為灰色之情形時係設為落粉不良(NG)。常態剝離強度係以熱壓貼合銅箔粗化處理面與表1中記載之樹脂基板而製作覆銅積層板，使用通常之氯化銅電路蝕刻液製作10mm電路，將10mm電路銅箔自基板剝離，一面於90°方向拉伸一面測量常態剝離強度。
(傳輸損耗之測量)
對18μm厚之各樣品貼合表1記載之樹脂基板(LCP：液晶聚合物樹脂(Kuraray股份有限公司製造之Vecstar CTZ-50μm)、聚醯亞胺：Kaneka製造之厚度50μm、氟樹脂厚度50μm：Dupont製造)後，利用蝕刻以特性阻抗成為50Ω之方式形成微帶線路，使用HP公司製造之網路分析儀HP8720C測量穿透係數，求出於頻率20GHz及頻率40GHz下之傳輸損耗。再者，實施例9~12係於將附載體銅箔之極薄銅層側之表面與表1記載之樹脂基板貼合後，剝離載體，其後進行銅鍍敷，將極薄銅層與銅鍍敷之合計 厚度設為18μm後，進行與上述相同之傳輸損耗之測量。作為於頻率20GHz下之傳輸損耗之評價，將未達3.7dB/10cm設為◎，將3.7dB/10cm以上且未達4.1dB/10cm設為○，將4.1dB/10cm以上且未達5.0dB/10cm設為△，將5.0dB/10cm以上設為×。
又，作為比較例，將相同之結果示於表1。
再者，表1之一次粒子電流條件欄記載有2個電流條件、庫侖量之例係意指於左側記載之條件下進行鍍敷後，於右側記載之條件下進一步進行鍍敷。例如，於實施例1之一次粒子電流條件欄中記載為「(65A/dm2 、80As/dm2 )+(20A/dm2 、30As/dm2 )」時，其係表示將形成一次粒子之電流密度設為65A/dm2 、將庫侖量設為80As/dm2 而進行鍍敷後，進而將形成一次粒子之電流密度設為20A/dm2 、將庫侖量設為30As/dm2 而進行鍍敷。
根據表1可揭明本發明之實施例之結果係如下所述。
實施例1係如下情況：將形成一次粒子之電流密度設為65A/dm2 與20A/dm2 ，將庫侖量設為80As/dm2 與30As/dm2 ，並將形成二次粒子之電流密度設為28A/dm2 ，將庫侖量設為20As/dm2 。
再者，形成一次粒子之電流密度與庫侖量成為2階段，於通常形成一次粒子之情形時，必需2階段之電鍍。即，係第1階段之核粒子形成之鍍敷條件與第2階段之核粒子之成長之電鍍。
最初之鍍敷條件係用於第1階段之核形成粒子形成之電鍍條件，下一鍍敷條件係用於第2階段之核粒子之成長之電鍍條件。以下實施例及比較例亦同樣，因此省略說明。
其結果，一次粒子之平均粒徑為0.45μm，二次粒子之平均粒徑為0.30μm，粒子形成後之利用雷射顯微鏡獲得之三維表面積為21589μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.18，滿足本發明之條件。
其結果，具備如下特徵：落粉少，常態剝離強度為較高之1.16kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將該差設為劣化率)為較小之30%以下。
再者，耐熱劣化率係利用以下之式求出。
耐熱劣化率(%)=(常態剝離強度(kg/cm)-於180℃加熱48小時後之剝離強度(kg/cm))/常態剝離強度(kg/cm)×100
實施例2係如下情況：將形成一次粒子之電流密度設為65A /dm2 與2A/dm2 ，將庫侖量設為80As/dm2 與4As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為15As/dm2 。
其結果，一次粒子之平均粒徑為0.40μm，二次粒子之平均粒徑為0.15μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20978μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.11，滿足本發明之條件。
其結果，具備如下特徵：無落粉，常態剝離強度為較高之1.08kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例3係如下情況：將形成一次粒子之電流密度設為60A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與20As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21010μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.12，滿足本發明之條件。
具備如下特徵：無落粉；常態剝離強度為較高之0.92kg/cm，又，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例4係如下情況：將形成一次粒子之電流密度設為55A/dm2 與1A/dm2 ，將庫侖量設為75As/dm2 與5As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20847μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.10，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.94kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例5係如下情況：將形成一次粒子之電流密度設為50A/dm2 與5A/dm2 ，將庫侖量設為70As/dm2 與10As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20738μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.09，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.94kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例6係如下情況：將形成一次粒子之電流密度設為50A/dm2 與2A/dm2 ，將庫侖量設為70As/dm2 與3As/dm2 ，並將形成二次粒子之電流密度設為15A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.25μm，二次粒子幾乎成為被覆(正常)鍍敷狀態(粒徑未達0.1μm)，利用雷射顯微鏡獲得之粒子形成後之表 面積為20112μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.03，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.81kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例7係如下情況：將形成一次粒子之電流密度設為60A/dm2 與15A/dm2 ，將庫侖量設為80As/dm2 與20As/dm2 ，並將形成二次粒子(二次粒子層)之電流密度設為20A/dm2 ，將庫侖量設為60As/dm2 而進行被覆鍍敷(正常鍍敷)後，進而將電流密度設為20A/dm2 ，將庫侖量設為20As/dm2 而形成粒子。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子成為被覆(正常)鍍敷狀態(粒徑未達0.1μm)及平均粒徑0.15μm之2階段構成，利用雷射顯微鏡獲得之粒子形成後之表面積為20975μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.11，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為0.83kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例8係如下情況：將形成一次粒子之電流密度設為40A/dm2 與1A/dm2 ，將庫侖量設為40As/dm2 與2As/dm2 ，並將形成二次粒子之電流密度設為20A/dm2 ，將庫侖量設為20As/dm2 。
其結果，一次粒子之平均粒徑為0.15μm，二次粒子之平均粒徑為0.15μm，粒子形成後之表面積20345μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.05，滿足本發明之條件。
落粉未產生。又，常態剝離強度為0.71kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為35%。
實施例9係如下情況：將形成一次粒子之電流密度設為65A/dm2 與2A/dm2 ，將庫侖量設為80As/dm2 與4As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為15As/dm2 。
其結果，一次粒子之平均粒徑為0.41μm，二次粒子之平均粒徑為0.16μm，利用雷射顯微鏡獲得之粒子形成後之表面積為21177μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.13，滿足本發明之條件。
其結果，具備如下特徵：無落粉，常態剝離強度為較高之1.09kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例10係如下情況：將形成一次粒子之電流密度設為60A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與20As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.31μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21208μm2 。 另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.14，滿足本發明之條件。
具備如下特徵：無落粉；常態剝離強度為較高之0.93kg/cm，又，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例11係如下情況：將形成一次粒子之電流密度設為55A/dm2 與1A/dm2 ，將庫侖量設為75As/dm2 與5As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子之平均粒徑為0.26μm，利用雷射顯微鏡獲得之粒子形成後之表面積為21010μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.12，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.95kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例12係如下情況：將形成一次粒子之電流密度設為50A/dm2 與5A/dm2 ，將庫侖量設為70As/dm2 與10As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20978μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.11，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.94kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例13係如下情況：將形成一次粒子之電流密度設為60A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與20As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21008μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.12，滿足本發明之條件。
具備如下特徵：無落粉；常態剝離強度為較高之0.93kg/cm，又，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例14係如下情況：將形成一次粒子之電流密度設為60A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與20As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21009μm2 。另一方面，相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.12，滿足本發明之條件。
具備如下特徵：無落粉；常態剝離強度為較高之0.92kg/cm，又，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度， 將其差設為劣化率)為較小之30%以下。
實施例15係如下情況：將形成一次粒子之電流密度設為55A/dm2 與1A/dm2 ，將庫侖量設為75As/dm2 與5As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20848μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.10，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.94kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例16係如下情況：將形成一次粒子之電流密度設為50A/dm2 與5A/dm2 ，將庫侖量設為70As/dm2 與10As/dm2 ，並將形成二次粒子之電流密度設為25A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.30μm，二次粒子之平均粒徑為0.25μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20737μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.09，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.94kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
實施例17係如下情況：將形成一次粒子之電流密度設為50A /dm2 與2A/dm2 ，將庫侖量設為70As/dm2 與3As/dm2 ，並將形成二次粒子之電流密度設為15A/dm2 ，將庫侖量設為30As/dm2 。
其結果，一次粒子之平均粒徑為0.25μm，二次粒子幾乎成為被覆(正常)鍍敷狀態(粒徑未達0.1μm)，利用雷射顯微鏡獲得之粒子形成後之表面積為20108μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.03，滿足本發明之條件。
具備如下特徵：無落粉，常態剝離強度為較高之0.81kg/cm，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下。
相對於此，比較例係以下結果。
比較例1係如下情況：將形成一次粒子之電流密度設為63A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與30As/dm2 ，並無形成二次粒子。其結果，一次粒子之平均粒徑為0.50μm，利用雷射顯微鏡獲得之粒子形成後之表面積為20804μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.10，滿足本發明之條件。
無落粉，常態剝離強度為較高之1.38kg/cm，且為實施例等級。然而，若耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為60%，則明顯較差。作為整體高頻電路用銅箔之評價不良。
比較例2表示不存在一次粒徑而僅具有二次粒子層之習知 例。即，係將形成二次粒子之電流密度設為50A/dm2 ，將庫侖量設為30As/dm2 之情況。
其結果，二次粒子之平均粒徑為0.30μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21834μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.20，未滿足本發明之條件。
產生大量粗化粒子之落粉。常態剝離強度為1.25kg/cm，為實施例等級，耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下，為實施例等級。如上所述，存在產生大量落粉之問題，因此作為整體高頻電路用銅箔之綜合評價不良。
比較例3係如下情況：將形成一次粒子之電流密度設為63A/dm2 與1A/dm2 ，將庫侖量設為80As/dm2 與2As/dm2 ，並將形成二次粒子之電流密度設為28A/dm2 ，將庫侖量設為73As/dm2 。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子之平均粒徑為0.60μm，利用雷射顯微鏡獲得之粒子形成後之三維表面積為21797μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.20，未滿足本發明之條件。產生大量落粉。常態剝離強度為較高之1.42kg/cm、耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下，為實施例等級，但產生大量落粉。作為整體高頻電路用銅箔之評價不良。
比較例4係如下情況：將形成一次粒子之電流密度設為63A/dm2 與1A/dm2 ，將庫侖量設為80As/dm2 與2As/dm2 ，並將形成二次粒子之電流密度設為31A/dm2 ，將庫侖量設為40As/dm2 。
其結果，一次粒子之平均粒徑為0.35μm，二次粒子之平均粒徑為0.40μm，粒子形成後之表面積22448μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.26，未滿足本發明之條件。
常態剝離強度為較高之1.37kg/cm、耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下，為實施例等級，但產生大量落粉。作為整體高頻電路用銅箔之評價不良。
比較例5係如下情況：將形成一次粒子之電流密度設為63A/dm2 與10A/dm2 ，將庫侖量設為80As/dm2 與30As/dm2 ，並將形成二次粒子之電流密度設為31A/dm2 ，將庫侖量設為40As/dm2 。其結果，一次粒子之平均粒徑為0.50μm，二次粒子之平均粒徑為0.40μm，粒子形成後之表面積22086μm2 。相同區域之二維表面積為9924.4μm2 (其相當於100×100μm面積)，因此三維表面積相對於二維表面積之比為2.23，未滿足本發明之條件。
常態剝離強度為1.35kg/cm、耐熱性劣化率(於常態剝離測量後，測量於180℃加熱48小時後之剝離強度，將其差設為劣化率)為較小之30%以下，為實施例等級，但產生落粉。作為整體高頻電路用銅箔之評價不良。
根據上述實施例及比較例之對比可揭明，於在銅箔(原箔) 之表面形成銅之一次粒子層後，於該一次粒子層上形成由銅、鈷及鎳構成之三元系合金所形成之二次粒子層之情形時，將粗化處理面之一定區域之利用雷射顯微鏡獲得之三維表面積相對於二維表面積之比設為2.0以上且未達2.2，藉此可具有能夠穩定地抑制稱為落粉之現象之優異效果，進而，提高剝離強度且提高高頻特性。
又，將一次粒子層之平均粒徑設為0.25~0.45μm、將由銅、鈷及鎳構成之三元系合金所形成之二次粒子層之平均粒徑設為0.35μm以下可達成上述效果，並且進而有效。
再者，於耐熱處理層含有Co之情形時，有傳輸損耗變大之傾向。

Claims (22)

  1. 一種高頻電路用銅箔，係於銅箔表面形成銅之一次粒子層之後，於該一次粒子層上形成由銅、鈷及鎳構成之三元系合金之二次粒子層而成的銅箔，粗化處理面之一定區域利用雷射顯微鏡獲得之三維表面積相對於二維表面積的比為2.0以上且未達2.2。
  2. 如申請專利範圍第1項之高頻電路用銅箔，其中，該銅之一次粒子層的平均粒徑為0.25~0.45μm，由銅、鈷及鎳構成之三元系合金所形成之二次粒子層的平均粒徑為0.35μm以下。
  3. 如申請專利範圍第1項之高頻電路用銅箔，其中，該一次粒子層及二次粒子層為電鍍層。
  4. 如申請專利範圍第1項之高頻電路用銅箔，其中，該二次粒子為於該一次粒子上成長之1個或複數個樹枝狀粒子或於該一次粒子上成長之正常鍍層。
  5. 如申請專利範圍第1項之高頻電路用銅箔，其中，該一次粒子層及二次粒子層之接著強度為0.80kg/cm以上。
  6. 如申請專利範圍第1項之高頻電路用銅箔，其中，該一次粒子層及二次粒子層之接著強度為0.90kg/cm以上。
  7. 如申請專利範圍第1項之高頻電路用銅箔，其中，於該二次粒子層上形成有：(A)由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成的合金層，及(B)鉻酸鹽層 之任一者或兩者。
  8. 如申請專利範圍第1項之高頻電路用銅箔，其中，於該二次粒子層上依序形成有：(A)由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成之合金層，及(B)鉻酸鹽層之任一者或兩者，及矽烷偶合層。
  9. 如申請專利範圍第1項之高頻電路用銅箔，其中，於該二次粒子層上形成有Ni-Zn合金層及鉻酸鹽層之任一者或兩者。
  10. 如申請專利範圍第1項之高頻電路用銅箔，其中，於該二次粒子層上依序形成有：Ni-Zn合金層及鉻酸鹽層之任一者或兩者，及矽烷偶合層。
  11. 如申請專利範圍第1項之高頻電路用銅箔，其中，於該二次粒子層之表面具備樹脂層。
  12. 如申請專利範圍第7至10項中任一項之高頻電路用銅箔，其中，於該由Ni與選自由Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti組成之群中一種以上之元素構成的合金層、或該鉻酸鹽層、或該矽烷偶合層、或該Ni-Zn合金層之表面具備樹脂層。
  13. 一種附載體銅箔，係於載體之一面或雙面依序具有中間層、極薄銅層者，該極薄銅層為申請專利範圍第1至12項中任一項之高頻電路用銅 箔。
  14. 如申請專利範圍第13項之附載體銅箔，其中，於該載體之一面依序具有該中間層、該極薄銅層，於該載體之另一面具有粗化處理層。
  15. 一種高頻電路用覆銅積層板，其使用有申請專利範圍第1至14項中任一項之銅箔。
  16. 如申請專利範圍第15項之高頻電路用覆銅積層板，其積層有該銅箔與聚醯亞胺、液晶聚合物或氟樹脂。
  17. 一種高頻電路用印刷配線板，其使用有申請專利範圍第1至14項中任一項之銅箔。
  18. 如申請專利範圍第17項之高頻電路用印刷配線板，其使用有聚醯亞胺、液晶聚合物或氟樹脂之任一者。
  19. 一種電子機器，其使用有申請專利範圍第17項之印刷配線板。
  20. 一種電子機器，其使用有申請專利範圍第18項之印刷配線板。
  21. 一種印刷配線板之製造方法，其含有如下步驟：準備申請專利範圍第13或14項之附載體銅箔與絕緣基板；將該附載體銅箔與絕緣基板積層；及於將該附載體銅箔與絕緣基板積層後，經過將該附載體銅箔之載體剝離之步驟而形成覆銅積層板，然後，藉由半加成法、減成法、部分加成法或改良半加成法之任一種方法形成電路。
  22. 一種印刷配線板之製造方法，其含有如下步驟：於申請專利範圍第13或14項之附載體銅箔的該極薄銅層側表面形 成電路；以埋沒該電路之方式於該附載體銅箔之該極薄銅層側表面形成樹脂層；於該樹脂層上形成電路；於該樹脂層上形成電路後，剝離該載體；及藉由在剝離該載體後去除該極薄銅層，而使形成於該極薄銅層側表面之埋沒於該樹脂層的電路露出。
TW103113620A 2013-04-26 2014-04-15 High-frequency circuit copper foil, high-frequency circuit with copper laminated board, high-frequency circuit printed wiring board, high-frequency circuit with a carrier copper foil, electronic equipment, and printed wiring board manufacturing methods TWI509115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013094613 2013-04-26
JP2014079002A JP6425401B2 (ja) 2013-04-26 2014-04-07 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
TW201512467A TW201512467A (zh) 2015-04-01
TWI509115B true TWI509115B (zh) 2015-11-21

Family

ID=52124081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113620A TWI509115B (zh) 2013-04-26 2014-04-15 High-frequency circuit copper foil, high-frequency circuit with copper laminated board, high-frequency circuit printed wiring board, high-frequency circuit with a carrier copper foil, electronic equipment, and printed wiring board manufacturing methods

Country Status (3)

Country Link
JP (1) JP6425401B2 (zh)
KR (1) KR101607381B1 (zh)
TW (1) TWI509115B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6682516B2 (ja) 2015-04-28 2020-04-15 三井金属鉱業株式会社 粗化処理銅箔及びプリント配線板
JP6854114B2 (ja) * 2016-01-04 2021-04-07 Ｊｘ金属株式会社 表面処理銅箔
US10383222B2 (en) 2016-01-04 2019-08-13 Jx Nippon Mining & Metals Corporation Surface-treated copper foil
JP6601675B2 (ja) * 2016-01-14 2019-11-06 パナソニックＩｐマネジメント株式会社 金属張積層板および樹脂付金属箔
JP7033905B2 (ja) * 2017-02-07 2022-03-11 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7055049B2 (ja) * 2017-03-31 2022-04-15 Ｊｘ金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
MY194654A (en) * 2017-05-19 2022-12-10 Mitsui Mining & Smelting Co Ltd Roughened copper foil, carrier-attached copper foil, copper clad laminate, and printed wiring board
KR102413300B1 (ko) * 2020-12-10 2022-06-27 와이엠티 주식회사 금속박, 이를 포함하는 캐리어 부착 금속박 및 이를 포함하는 인쇄회로기판
KR20230169770A (ko) * 2022-06-09 2023-12-18 와이엠티 주식회사 금속층, 이를 포함하는 캐리어 부착 금속박 및 이를 포함하는 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200936371A (en) * 2007-10-24 2009-09-01 Ube Industries Metal foil laminated polyimide resin substrate
TW201211326A (en) * 2010-05-07 2012-03-16 Jx Nippon Mining & Amp Metals Copper foil for printed circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329953B2 (ja) 1999-05-19 2009-09-09 古河電気工業株式会社 高密度超微細配線板用銅箔
KR101298999B1 (ko) * 2009-09-01 2013-08-23 일진머티리얼즈 주식회사 미세회로 형성을 위한 임베디드용 동박
US8980414B2 (en) * 2011-08-31 2015-03-17 Jx Nippon Mining & Metals Corporation Carrier-attached copper foil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200936371A (en) * 2007-10-24 2009-09-01 Ube Industries Metal foil laminated polyimide resin substrate
TW201211326A (en) * 2010-05-07 2012-03-16 Jx Nippon Mining & Amp Metals Copper foil for printed circuit

Also Published As

Publication number Publication date
JP2014225650A (ja) 2014-12-04
TW201512467A (zh) 2015-04-01
JP6425401B2 (ja) 2018-11-21
KR101607381B1 (ko) 2016-03-29
KR20140128269A (ko) 2014-11-05

Similar Documents

Publication Publication Date Title
TWI509115B (zh) High-frequency circuit copper foil, high-frequency circuit with copper laminated board, high-frequency circuit printed wiring board, high-frequency circuit with a carrier copper foil, electronic equipment, and printed wiring board manufacturing methods
US9788423B2 (en) Copper foil with carrier
CN104125711B (zh) 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
TWI619409B (zh) 表面處理銅箔、積層板、印刷配線板、電子機器、附載體銅箔及印刷配線板之製造方法
TWI699459B (zh) 表面處理銅箔及使用其之積層板、附載體銅箔、印刷配線板、電子機器、以及印刷配線板之製造方法
KR101614624B1 (ko) 캐리어가 부착된 구리박
TWI632054B (zh) 高頻電路用銅箔、高頻電路用覆銅積層板、高頻電路用印刷配線板、高頻電路用附載體銅箔、電子機器、及印刷配線板之製造方法
CN104120471B (zh) 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
TWI526299B (zh) Manufacturing method of supporting copper foil, printed wiring board, copper clad sheet, electronic machine and printed wiring board
TW201446495A (zh) 附載體銅箔、使用其之覆銅積層板、印刷配線板、電子機器及印刷配線板之製造方法
TWI526303B (zh) Surface-treated copper foil, laminated board, carrier copper foil, printed wiring board, printed circuit board, electronic machine and printed wiring board manufacturing method
JP6511225B2 (ja) 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
TWI520662B (zh) Copper foil for printed circuit
JP5449596B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6140481B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5386652B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5298252B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2014172179A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
US9066432B2 (en) Copper foil for printed wiring board
JP6329731B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及びプリント配線板の製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6336142B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント回路板の製造方法、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP2014173094A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
TW201900934A (zh) 電解銅箔及其製造方法、覆銅積層板、印刷配線板及其製造方法、以及電子機器及其製造方法