TWI751359B - 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板 - Google Patents

表面處理銅箔、以及使用其之覆銅積層板及印刷配線板 Download PDF

Info

Publication number
TWI751359B
TWI751359B TW107125309A TW107125309A TWI751359B TW I751359 B TWI751359 B TW I751359B TW 107125309 A TW107125309 A TW 107125309A TW 107125309 A TW107125309 A TW 107125309A TW I751359 B TWI751359 B TW I751359B
Authority
TW
Taiwan
Prior art keywords
copper foil
particles
dimension
roughened
treated copper
Prior art date
Application number
TW107125309A
Other languages
English (en)
Other versions
TW201920776A (zh
Inventor
齋藤貴広
Original Assignee
日商古河電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商古河電氣工業股份有限公司 filed Critical 日商古河電氣工業股份有限公司
Publication of TW201920776A publication Critical patent/TW201920776A/zh
Application granted granted Critical
Publication of TWI751359B publication Critical patent/TWI751359B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本發明提供一種可兼顧優異的高頻特性與高密接性之表面處理銅箔等。本發明之表面處理銅箔係具有銅箔基體，且於該銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜之表面處理銅箔，其特徵在於：在藉由掃描式電子顯微鏡(SEM)觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子所佔之個數比率為2.0至20.0%，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子中所佔之個數比率為20%以上。

Description

表面處理銅箔、以及使用其之覆銅積層板及印刷配線板
本發明係關於一種表面處理銅箔，尤其係關於一種適用於在高頻帶下使用之印刷配線板的表面處理銅箔。進而，本發明係關於一種使用上述表面處理銅箔之覆銅積層板及印刷配線板。
近年來，開發有如超過20 GHz的高頻對應機器。但是，當在導體電路中傳輸頻率為GHz波段的高頻訊號時，電流流通之表皮深度約形成為2 µm或其以下，造成電流僅僅在導體的極為表層上流動。因此，當導體之表面凹凸大時，導體之傳輸路徑（亦即表皮部分之傳輸路徑）變長，傳輸損耗增加。從而，對上述高頻對應機器中所採用的覆銅積層板之銅箔，期望能減小其表面粗度，以抑制傳輸損耗的增加。
另外，通常，對於印刷配線板中所使用之銅箔，除傳輸特性以外，亦要求與樹脂基材之高接著性。一般而言，作為提高樹脂基材與銅箔表面之間的接著力之方法，可列舉以下之方法：藉由電氣電鍍、蝕刻等，於其表面形成粗化處理層（形成有粗化粒子之層），獲得與樹脂基材之物理接著效果（投錨效應），藉此提高接著力。不過，若為了有效提升銅箔表面與樹脂基材之間的接著性，而增大形成於銅箔表面上的粗化粒子的粒子尺寸時，如上所述，將導致傳輸損耗的增加。
如此，在銅箔積層板中，抑制傳輸損耗以及提升（提升耐久性）銅箔與樹脂基材間之密接性（接著性），存在著一種相互權衡取捨(trade‐off)的關係。因此，先前以來，對於覆銅積層板中所使用之銅箔，一直在研究兼顧抑制傳輸損耗以及與樹脂基材之密接性，例如，專利文獻1中，提出有將粗化形狀控制為預定形狀之方法。另外，專利文獻2中，提出有為了兼顧銅箔與樹脂基材之密接性及精細圖案性，而形成規定了粒徑範圍之一次突起物群及二次突起物群之方法。專利文獻3中，提出有為了兼顧銅箔與樹脂基材之密接性及蝕刻後之樹脂之透明性，而針對每粒徑範圍規定粒子密度之方法。專利文獻4中，提出有為了兼顧銅箔與樹脂基材之密接性及抑制粗化粒子脫落，而針對每粒徑範圍規定粒子密度之方法。
且說，近年來，高頻對應印刷配線板在更加要求高可靠度之領域中迅速發展。例如，作為車載用印刷配線基板等移動通訊機器用印刷配線基板，要求即使在高溫環境等嚴苛環境下仍可使用的高可靠度。為了因應此種高可靠度的要求，必須要高度提升銅箔與樹脂基材間的密接性，例如，要求即使在150℃的溫度下仍可承受1000小時之嚴苛實驗的密接性。因此，如上所述之先前之方法中，無法滿足近年來所要求之嚴苛高溫環境下的密接性（耐熱密接性）。
另一方面，於印刷配線板中所使用的銅箔，為了提高與樹脂基材之接著力，除了形成前述粗化處理層之外，還可使用藉由矽烷偶合劑而將銅箔表面進行處理，藉此獲得對樹脂基材之化學接著性之方法。但是，為了提升矽烷偶合劑與樹脂基材之間的化學性接著性，樹脂基材必須要具有一定程度之極性大的置換基。然而，為了抑制介電損耗，使用減少樹脂基材中極性大的置換基之量的低介電性基材時，即便利用矽烷偶合劑對銅箔表面進行處理亦難以獲得化學接著性，難以確保銅箔與樹脂基材間之充分的接著性。 先前技術文獻 專利文獻
專利文獻1：日本專利第5972486號公報 專利文獻2：日本專利特開平10-341066號公報 專利文獻3：日本專利特開2015-24515號公報 專利文獻4：日本專利特開2016-145390號公報
發明欲解決之課題
本發明係鑒於上述實際情況而完成者，其目的在於提供一種尤其是用於印刷配線板之導體電路時可兼顧優異的高頻特性（低介電損耗）與高密接性（常態密接性及耐熱密接性）的表面處理銅箔、以及使用其之覆銅積層板及印刷配線板。 解決問題之技術手段
本發明者反覆進行努力研究，結果發現，於銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜之表面處理銅箔中，在藉由掃描式電子顯微鏡(SEM, Scanning Electron Microscope)觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子所佔之個數比率為2.0至20.0%，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子中所佔之個數比率為20%以上，藉此可獲得尤其是用於印刷配線板之導體電路時可兼顧優異的高頻特性（低介電損耗）與高密接性（常態密接性及耐熱密接性）的表面處理銅箔，基於該見解而完成了本發明。
即，本發明之主旨構成如下。 [1]一種表面處理銅箔，其係具有銅箔基體，且於該銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜之表面處理銅箔，其特徵在於： 在藉由掃描式電子顯微鏡(SEM)觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時， 長邊方向尺寸t1為3.0 µm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子所佔之個數比率為2.0至20.0%， 長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子中所佔之個數比率為20%以上。 [2]如上述[1]所記載之表面處理銅箔，其中前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子之個數在前述分析區域每300 µm2 中為20至100個。 [3]如上述[1]或[2]所記載之表面處理銅箔，其中長邊方向尺寸t1未達1.0 µm之粗化粒子之個數在前述分析區域每300 µm2 中為300至1200個。 [4]如上述[1]至[3]中任一項所記載之表面處理銅箔，其中長邊方向尺寸t1超過3.0 µm之粗化粒子之個數在前述分析區域每300 µm2 中為0至3個。 [5]如上述[1]至[4]中任一項所記載之表面處理銅箔，其中長邊方向尺寸t1為1.0至3.0 µm且長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子之個數在前述分析區域每300 µm2 中為8個以上。 [6]如上述[1]至[5]中任一項所記載之表面處理銅箔，其中前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子之個數在前述分析區域每300 µm2 中為40至80個。 [7]如上述[1]至[6]中任一項所記載之表面處理銅箔，其中前述表面處理皮膜之表面的十點平均粗糙度Rzjis值為0.5至2.0 µm。 [8]如上述[1]至[7]中任一項所記載之表面處理銅箔，其係用於高頻帶用印刷配線板。 [9]如上述[1]至[8]中任一項所記載之表面處理銅箔，其係用於車載用印刷配線板。 [10]一種覆銅積層板，其係使用如上述[1]至[9]中任一項所記載之表面處理銅箔而形成。 [11]一種印刷配線板，其係使用如上述[10]所記載之覆銅積層板而形成。 發明效果
根據本發明，於具有銅箔基體，且於該銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜之表面處理銅箔中，在藉由掃描式電子顯微鏡(SEM)觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子所佔之個數比率為2.0至20.0%，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子中所佔之個數比率為20%以上，藉此可獲得尤其是用於印刷配線板之導體電路時可兼顧優異的高頻特性（低介電損耗）與高密接性（常態密接性及耐熱密接性）的表面處理銅箔、以及使用其之覆銅積層板及印刷配線板。
以下，對本發明之表面處理銅箔之較佳實施形態進行詳細說明。 依據本發明之表面處理銅箔之特徵在於：具有銅箔基體，且於該銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜，在藉由掃描式電子顯微鏡(SEM)觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子所佔之個數比率為2.0至20.0%，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0 µm之粗化粒子中所佔之個數比率為20%以上。
本發明之表面處理銅箔具有銅箔基體，且於該銅箔基體之至少一個面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜。此種表面處理皮膜之表面係表面處理銅箔之最表面（表面及背面）中的至少一個面，且為形成於銅箔基體之至少一個面的反映出粗化粒子之形成狀態及粒子形狀等的具有微細凹凸表面形狀之粗化面。此種表面處理皮膜之表面（以下亦稱為「粗化面」）例如可為形成於銅箔基體上之粗化處理層之表面，或者亦可為直接形成於該粗化處理層上之矽烷偶合劑層之表面或於該粗化處理層上隔著含有鎳(Ni)之基底層、含有鋅(Zn)之耐熱處理層及防銹處理層等的中間層而間接地形成的矽烷偶合劑層之表面。再者，本發明之表面處理銅箔例如在用於印刷配線板之導體電路時，上述粗化面成為用以貼附積層樹脂基材之表面（貼附面）。
進而，本發明中，對粗化面自正上方（自相對於該表面垂直之方向）藉由掃描式電子顯微鏡(SEM)進行觀察，藉此分析粗化面中之粗化粒子之形成狀態。再者，本發明中，所謂粗化粒子，係指例如藉由後述之粗化處理所形成的粒狀的電沉積物。進而，關於粗化粒子之大小，在藉由SEM所觀察的分析區域中，俯視（例如，如圖1(b)所示，以X-Y平面觀察）粗化粒子，繪製相對於該粗化粒子外接之最小面積之長方形P時的長方形P之長邊t1及短邊t2分別定義為粗化粒子之長邊方向尺寸t1及短邊方向尺寸t2。再者，俯視下相對於粗化粒子外接之最小面積之長方形P為正方形時，長邊方向尺寸t1及短邊方向尺寸t2為相同長度。
此處，圖1(b)係自正上方藉由掃描式電子顯微鏡(SEM)觀察本發明之表面處理銅箔之粗化面所得的SEM圖像之一例。另外，為了比較，利用與圖1(b)所示之本發明之表面處理銅箔相同之方法觀察的2種先前之表面處理銅箔之粗化面的SEM圖像分別示於圖1(a)及圖1(c)。
圖1(a)所示之先前之表面處理銅箔中，粗化面中之粗化粒子在俯視下為圓形，且具有微細且均勻的粒徑。專利文獻1至4中所記載之表面處理銅箔相當於該例，此種表面處理銅箔由於粗化面之凹凸小，因此高頻特性非常優異，但無法充分地獲得密接性、尤其是加熱處理後之密接性（耐熱密接性）。
另一方面，圖1(c)所示之先前之表面處理銅箔中，粗化面中之粗化粒子在俯視下為圓形，且具有粗大且均勻的粒徑。此種表面處理銅箔由於粗化面之凹凸大，因此密接性（常態密接性及耐熱密接性）優異，但無法充分地獲得高頻特性。
本發明者針對上述先前之表面處理銅箔中的問題，著眼於高頻特性與密接性之權衡取捨之關係而進行了努力研究，結果發現，藉由將粗化面中的粗化粒子的大小及形狀刻意控制為不均勻，可兼顧作為上述相反特性之高頻特性與密接性（常態密接性及耐熱密接性）。
亦即，例如，如圖1(b)所示，本發明之表面處理銅箔係以將粗化面中的粗化粒子的大小及形狀設為不均勻，尤其是使微細之粗化粒子（後述之A粒子）與具有預定大小之粗化粒子（後述之B粒子）以一定比率混合存在，並且具有預定大小之粗化粒子中一定比率成為細長形狀之粗化粒子（後述之b1粒子）之方式進行控制。此種本發明之表面處理銅箔由於粗化面中的粗化粒子的大小及形狀被控制為預定關係，因此可兼顧良好的高頻特性與適度的密接性（常態密接性及耐熱密接性）。
本發明之表面處理銅箔藉由以使粗化面中微細之粗化粒子與具有預定大小之粗化粒子以一定比率混合存在，並且具有預定大小之粗化粒子中一定比率成為細長形狀之粗化粒子之方式控制，可兼顧高頻特性與密接性。獲得此種作用效果之機制未必明確，但可認為藉由相對於微細之粗化粒子，添加一定比率之具有預定大小之粗化粒子，與僅微細粒子時（圖1(a)時）相比可提高密接性。進而，藉由將具有預定大小之粗化粒子之一部分設為細長形狀，抑制由增大粒子尺寸所帶來之介電損耗上升，可維持接近僅微細粒子時的優異的高頻特性。
圖2係自Z軸方向俯視具有預定大小之細長形狀之粗化粒子時的概略圖（X-Y平面圖）。另外，圖3係自Z軸方向俯視具有與圖2所示之細長形狀之粗化粒子之長邊方向尺寸t1相同長度之直徑(t1、t2)的球形狀之粗化粒子時的概略圖（X-Y平面圖）。另外，圖2、3之各(b)及(c)係以示意方式用實線表示自各自的虛線箭頭方向流通電流時，粗化粒子之表面上之傳輸路徑的示例。
如由圖2(b)及圖3(b)之比較可知，假如電流沿著Y軸流過X-Y平面時，細長形狀之粗化粒子與具有相同長邊方向尺寸t1之球狀粒子相比，於粗化粒子之表面上之傳輸路徑變短。另外，如由圖2(c)及圖3(c)之比較可知，假如電流沿著X軸流過X-Y平面時，細長形狀之粗化粒子與具有相同長邊方向尺寸t1之球狀粒子相比，電流流過粗化粒子之表面之機率變低。
如上所述，可認為細長形狀之粗化粒子無論其長邊方向相對於電流沿哪一方向配向，與具有相同長邊方向尺寸t1之球形狀之粗化粒子相比，於粗化粒子之表面上之傳輸路徑均變短，或者原本電流流過粗化粒子之表面之頻率少，因此傳輸損耗變小。
另外，可知就密接性之觀點而言，若含有一定量之長邊方向尺寸t1為預定大小以上之粗化粒子，則即便其形狀為細長形狀，亦可獲得充分之密接性。
基於該等見解，本發明者藉由使表面處理銅箔之粗化面中微細之粗化粒子與具有預定大小之粗化粒子以一定比率混合存在，並且將具有預定大小之粗化粒子之一部分設為細長形狀之粗化粒子，成功抑制高頻特性惡化，實現密接性提高，從而完成了本發明。
本發明中，藉由掃描式電子顯微鏡(SEM)對表面處理銅箔之粗化面進行觀察，藉此確認粗化面中之粗化粒子之形成狀態。再者，本發明中，在對表面處理皮膜之表面進行SEM觀察所得的分析區域中，將長邊方向尺寸t1為0.1 µm以上之粗化粒子作為計算對象，計算該粗化粒子之個數。如此規定之原因在於，長邊方向尺寸t1未達0.1 µm之微細粒子在本發明所要求之可兼顧高頻特性與密接性之範圍內幾乎不會造成影響。 以下，關於本發明之表面處理銅箔之粗化面，對粗化粒子之大小及形狀、以及分析區域中的每種粒子形狀之粗化粒子之個數比率等詳細地進行說明。
粗化面主要由微細之粗化粒子及具有預定大小之粗化粒子構成。此處，微細之粗化粒子係長邊方向尺寸t1未達1.0 µm之粗化粒子（以下，稱為A粒子），具有預定大小之粗化粒子係長邊方向尺寸t1為1.0至3.0 µm之粗化粒子（以下，稱為B粒子）。亦即，粗化面主要由上述A粒子及B粒子構成，於上述分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子及B粒子之合計）之個數比率為99.0%以上，較佳為99.5%以上。藉由設為上述範圍，可良好地控制高頻特性。
另外，粗化面之特徵在於A粒子與B粒子以一定比率混合存在。亦即，B粒子於上述長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子及B粒子之合計）中所佔之個數比率為2.0至20.0%，較佳為3.5至15.0%。若上述B粒子之個數比率未達2.0%，則無法充分地獲得密接性提高之效果，若超過20.0%，則傳輸損耗增大之影響變大。另外，更具體而言，B粒子之個數在上述分析區域每300 µm2 中，較佳為20至100個，更佳為40至80個。
進而，粗化面係將B粒子之一部分設為細長形狀之粗化粒子。此種細長形狀之粗化粒子係長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子（以下，稱為b1粒子）。亦即，b1粒子於B粒子中所佔之個數比率為20%以上，較佳為30%以上。若b1粒子於B粒子中所佔之個數比率為20%以上，則可確保密接性，並且可將對傳輸損耗之不良影響抑制為最小限度。另一方面，若未達20%，則球狀粒子（如圖3之粒子）於B粒子中所佔之個數比率增大，因此傳輸損耗惡化。再者，b1粒子於B粒子中所佔之個數比率之上限例如為80%以下。另外，更具體而言，b1粒子之個數在上述分析區域每300 µm2 中，較佳為8個以上。再者，b1粒子之長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)之上限例如為4以下。
另外，如上所述，粗化面主要由作為微細之粗化粒子之A粒子、及作為具有預定大小之粗化粒子之B粒子構成。A粒子之個數比率係藉由B粒子之個數比率相對地決定，A粒子多時，可估計傳輸損耗降低，但無法確保充分之密接性。因此，如上所述，就獲得充分之密接性之觀點而言，必須使粗化面中A粒子與B粒子以一定比率混合存在。再者，更具體而言，A粒子之個數在上述分析區域每300 µm2 中，較佳為300至1200個。
進而，粗化面係以粗大之粗化粒子成為一定比率以下之方式進行控制。此種粗大之粗化粒子係長邊方向尺寸t1超過3.0 µm之粗化粒子（以下，稱為C粒子）。亦即，粗化面係以C粒子成為一定比率以下之方式控制，C粒子於計算對象之粗化粒子中所佔之個數比率為1%以下，較佳為0.5%以下。C粒子有助於提高密接性，但若超過1.0%，則會招致傳輸損耗增大。再者，更具體而言，C粒子之個數在上述分析區域每300 µm2 中，較佳為0至3個。
本發明之表面處理銅箔藉由具備具有如上所述之特徵之粗化面，可兼顧作為相互權衡取捨之關係的抑制傳輸損耗以及提高與樹脂基材之密接性（常態密接性及耐熱密接性）。
另外，本發明之表面處理銅箔之粗化面較佳為十點平均粗糙度Rzjis之值為0.5至2.0 µm。藉由設為上述範圍，可更確實地抑制傳輸損耗。
另外，本發明之表面處理銅箔係藉由將其使用在印刷配線板之導體電路，而可獲得可高度抑制傳輸GHz波段之高頻訊號時的傳輸損耗，並且，即使在高溫下，仍可良好地維持表面處理銅箔與樹脂基材（樹脂層）間之密接性，在嚴苛條件仍具有優異的耐久性的印刷配線板。
接著，對本發明之表面處理銅箔之較佳製造方法說明其一例。本發明中，較佳為進行於銅箔基體之表面形成粗化粒子之粗化處理。
銅箔基體可使用習知者，例如可使用電解銅箔或壓延銅箔。
粗化處理例如較佳為將下述所示之粗化電鍍處理(1)與固定電鍍處理(2)組合而進行。
粗化電鍍處理(1) 粗化電鍍處理(1)係於銅箔基體之至少一個面上形成粗化粒子之處理。具體而言，利用硫酸銅浴進行高電流密度之電鍍處理。此種硫酸銅浴（粗化電鍍液基本浴）中，可以防止粗化粒子之脫落、亦即「落粉」為目的，添加鉬(Mo)、砷(As)、銻(Sb)、鉍(Bi)、硒(Se)、碲(Te)、鎢(W)等自先前以來為已知之添加劑，較佳為添加鉬(Mo)。本發明者進行了努力研究，結果發現，下述之因素會對表面處理銅箔之表面性狀造成影響，且發現，藉由適當地設定該等之條件，可以高水準滿足作為本發明之效果之高頻特性及密接性（常態密接性及耐熱密接性）之要求特性。
首先，列舉粗化電鍍處理(1)之粗化電鍍浴中所添加之添加劑、例如鉬(Mo)為例進行說明。若鉬(Mo)濃度未達100 mg/L，則難以微細地形成粗化粒子，B粒子及C粒子之個數比率增加，因此存在高頻特性惡化之傾向。另外，若鉬(Mo)濃度超過400 mg/L，則粗化粒子容易過度地微細化，B粒子之個數比率減少，因此存在耐熱密接性惡化之傾向。因此，鉬(Mo)濃度較佳為設為100至400 mg/L。
其次，說明粗化電鍍處理(1)之電解條件。 若電極間隙間的流速(極間流速)未達0.05 m/s，則難以微細地形成粗化粒子，B粒子及C粒子之個數比率增加，因此存在高頻特性惡化之傾向。另外，若電極間隙間的流速超過0.14 m/s，則粗化粒子容易過度地微細化，B粒子之個數比率減少，因此存在耐熱密接性惡化之傾向。因此，電極間隙間的流速較佳為設為0.05至0.14 m/s。
若電流密度(A/dm2 )與處理時間（秒）之積(=S)未達100{(A/dm2 )・秒}，則難以獲得本發明所要求之充分之常態密接性。另外，若上述積S超過300{(A/dm2 )・秒}，則粗化粒子過度地生長，難以獲得本發明所要求之良好之高頻特性。因此，上述積S較佳為設為100至300{(A/dm2 )・秒}。
另外，若電流密度與處理時間之積S相對於鉬(Mo)濃度之比（＝S/Mo濃度）設為未達0.5[{(A/dm2 )・秒}/(mg/L)]，則粗化粒子容易過度地微細化，B粒子之個數比率減少，因此存在耐熱密接性惡化之傾向。另外，若S/Mo濃度超過2.5[{(A/dm2 )・秒}/(mg/L)]，則難以微細地形成粗化粒子，B粒子及C粒子之個數比率增加，因此存在高頻特性惡化之傾向。因此，S/Mo濃度較佳為設為0.5至2.5[{(A/dm2 )・秒}/(mg/L)]。
固定電鍍處理(2) 固定電鍍處理(2)係對上述粗化電鍍處理(1)中經表面處理之銅箔基體進行平滑之覆蓋電鍍之處理。該處理係為了防止粗化粒子之脫落，亦即為了使粗化粒子固定化而進行。具體而言，利用硫酸銅浴進行電鍍處理。本發明者進行了努力研究，結果發現，除添加通常固定電鍍中不刻意地添加之氯，下述之因素亦會對表面處理銅箔之表面性狀造成影響，且發現，藉由適當地設定該等之條件，可以高水準滿足作為本發明之效果之高頻特性及密接性（常態密接性及耐熱密接性）之要求特性。
首先，對固定電鍍處理(2)之固定電鍍浴中所添加之氯濃度進行說明。若氯(Cl)濃度未達50 mg/L，則粗化粒子容易生長為球形，b1粒子之個數比率減少，因此存在高頻特性惡化之傾向。另外，若氯(Cl)濃度超過200 mg/L，則招致預想外之電沉積異常之可能性變高。因此，氯(Cl)濃度較佳為設為50至200 mg/L。
其次，對固定電鍍處理(2)之電解條件等進行說明。 若電極間隙間的流速未達0.15 m/s，則難以實施正常之固定電鍍，容易產生落粉。另外，若電極間隙間的流速超過0.40 m/s，則粗化粒子容易生長為球形，b1粒子之個數比率減少，因此存在高頻特性惡化之傾向。因此，電極間隙間的流速較佳為設為0.15至0.40 m/s。
尤其是，若電流密度與處理時間之積（＝K）未達30{(A/dm2 )・秒}，則難以實施充分之固定電鍍。另外，若上述積K超過100{(A/dm2 )・秒}，則粗化粒子過度地生長，因此難以獲得本發明所要求之良好之高頻特性。因此，上述積K較佳為設為30至100{(A/dm2 )・秒}。
另外，若電流密度與處理時間之積K相對於氯(Cl)濃度之比（＝K/Cl濃度）未達0.2[{(A/dm2 )・秒}/(mg/L)]，則招致預想外之電沉積異常之可能性變高。另外，若K/Cl濃度超過2.0[{(A/dm2 )・秒}/(mg/L)]，則粗化粒子容易生長為球形，b1粒子之個數比率減少，因此存在高頻特性惡化之傾向。因此，電流密度與處理時間之積K相對於氯(Cl)濃度之比（＝K/Cl濃度）較佳為設為0.2至2.0。
進而，若固定電鍍處理(2)之電流密度與處理時間之積K相對於粗化電鍍處理(1)之電流密度與處理時間之積S的比率((K/S)×100(%))未達25%，則難以實施充分之固定電鍍，容易產生落粉。若上述比率[(K/S)×100]超過50%，則粗化粒子容易過度地生長，難以獲得本發明所要求之良好之高頻特性。因此，上述比率[(K/S)×100]較佳為設為25至50%。
以下示出粗化電鍍處理用電鍍液的組成及電解條件的示例。另外，下述條件為較佳示例，在不影響本發明的效果的範圍內，可根據需要適當變更及調節添加劑的種類及用量、電解條件。
＜粗化電鍍處理(1)之條件＞ 硫酸銅五水合物・・・以銅（原子）換算計為15至30 g/L 硫酸・・・100至250 g/L 鉬酸銨・・・以鉬（原子）換算計為100至400 mg/L 電極間隙間的流速・・・0.05至0.14 m/s 電流密度・・・45至70 A/dm2 處理時間・・・2至5秒 浴溫・・・15至30℃
＜固定電鍍處理(2)之條件＞ 硫酸銅五水合物・・・以銅（原子）換算計為50至70 g/L 硫酸・・・80至160 g/L 氯化鈉・・・以氯（原子）換算計為50至200 mg/L 電極間隙間的流速・・・0.15至0.40 m/s 電流密度・・・5至15 A/dm2 處理時間・・・4至15秒 浴溫・・・50至70℃
進而，本發明之表面處理銅箔亦可於銅箔基體之至少一個面，具有藉由粗化粒子之電沉積而形成的具有預定之微細凹凸表面形狀的粗化處理層，進而於該粗化處理層上，直接或隔著含有Ni之基底層、含有Zn之耐熱處理層及防銹處理層等的中間層而間接地進一步形成有矽烷偶合劑層。再者，上述中間層及矽烷偶合劑層由於其厚度非常薄，因此不會對表面處理銅箔之粗化面中之粗化粒子之粒子形狀造成影響。表面處理銅箔之粗化面中之粗化粒子之粒子形狀，實質上係由與該粗化面相對應之粗化處理層之表面中之粗化粒子之粒子形狀決定。
另外，作為矽烷偶合劑層之形成方法，例如可列舉：於表面處理銅箔之前述粗化處理層之凹凸表面上，直接或隔著中間層而間接地塗佈矽烷偶合劑溶液之後，進行風乾（自然乾燥）或加熱乾燥而形成之方法。所塗佈之矽烷偶合劑溶液只要溶液中的水蒸發，則可形成矽烷偶合劑層，藉此充分地發揮本發明之效果。若於50至180℃進行加熱乾燥，則於促進矽烷偶合劑與銅箔之反應之方面而言較佳。
矽烷偶合劑層較佳為含有環氧系矽烷、胺基系矽烷、乙烯基系矽烷、甲基丙烯酸系矽烷、丙烯酸系矽烷、苯乙烯基系矽烷、脲系矽烷、巰基系矽烷、硫醚系矽烷及異氰酸酯系矽烷中之任一種以上之矽烷偶合劑。
作為其他實施形態，更佳為於粗化處理層與矽烷偶合劑層之間，具有選自含有Ni之基底層、含有Zn之耐熱處理層及含有Cr之防銹處理層中的至少一層之中間層。
例如，於有銅箔基體或粗化處理層中之銅(Cu)擴散至樹脂基材側，密接性因產生銅害而降低之虞時，較佳為含有鎳(Ni)之基底層形成於粗化處理層與矽烷偶合劑層之間。含有Ni之基底層較佳為由選自鎳(Ni)、鎳(Ni)-磷(P)、鎳(Ni)-鋅(Zn)中之至少1種形成。
含有鋅(Zn)之耐熱處理層較佳為於需要進一步提高耐熱性時形成。耐熱處理層例如較佳為由鋅或含有鋅之合金、即選自鋅(Zn)-錫(Sn)、鋅(Zn)-鎳(Ni)、鋅(Zn)-鈷(Co)、鋅(Zn)-銅(Cu)、鋅(Zn)-鉻(Cr)及鋅(Zn)-釩(V)等中的至少一種含有鋅之合金所形成。
含有Cr之防銹處理層較佳為於需要進一步提高耐蝕性時形成。作為防銹處理層，例如可列舉藉由鉻電鍍所形成之鉻層、藉由鉻酸鹽處理所形成之鉻酸鹽層。
上述基底層、耐熱處理層及防銹處理層於形成該等所有三層時，較佳為於粗化處理層上依該順序而形成，另外，亦可根據用途或目標特性而僅形成任一層或兩層。
[表面處理銅箔之製作] 以下，整合本發明之表面處理銅箔之製造方法。 本發明中，依照以下之形成步驟(S1)至(S5)製作表面處理銅箔。 (S1)粗化處理層之形成步驟 藉由粗化粒子之電沉積，而在銅箔基體上形成具有微細凹凸表面之粗化處理層。 (S2)基底層之形成步驟 視需要，於粗化處理層上形成含有Ni之基底層。 (S3)耐熱處理層之形成步驟 視需要，於粗化處理層上或基底層上形成含有Zn之耐熱處理層。 (S4)防銹處理層之形成步驟 於粗化處理層上、或視需要形成於粗化處理層上之基底層及/或耐熱處理層上，視需要形成含有Cr之防銹處理層。 (S5)矽烷偶合劑層之形成步驟 於粗化處理層上直接形成矽烷偶合劑層，或隔著形成有基底層、耐熱處理層及防銹處理層中之至少一層的中間層而間接地形成矽烷偶合劑層。
另外，本發明之表面處理銅箔可較佳地用於製造覆銅積層板。此種覆銅積層板可較佳地用於製造高密接性及高頻傳輸特性優異之印刷配線板，發揮優異之效果。尤其是，本發明之表面處理銅箔適用作為高頻帶用印刷配線板及車載用印刷配線基板的情況。
另外，覆銅積層板可使用本發明之表面處理銅箔，藉由習知之方法而形成。例如，覆銅積層板可藉由以下方式製造：將表面處理銅箔與樹脂基材（絕緣基板），以表面處理銅箔之粗化面（貼附面）與樹脂基材相向的方式積層貼附。作為絕緣基板，例如可列舉出可撓性樹脂基板或剛性樹脂基板等。
另外，於製造覆銅積層板時，只要藉由利用加熱壓製使具有矽烷偶合劑層之表面處理銅箔與絕緣基板貼合而製造即可。再者，藉由在絕緣基板上塗佈矽烷偶合劑，並利用加熱壓製，使塗佈有矽烷偶合劑之絕緣基板與於最表面具有防銹處理層之表面處理銅箔貼合而製作的覆銅積層板，亦具有與本發明同等之效果。
另外，印刷配線板可使用上述覆銅積層板，藉由習知之方法而形成。
以上對本發明的實施方式進行了說明，但上述實施方式只不過是本發明的一例。本發明包含本發明之概念及申請專利範圍所含之所有態樣，可於本發明之範圍內進行各種改變。 實施例
以下基於實施例進一步詳細說明本發明，以下為本發明的一例。
(實施例1） 於實施例1中，進行以下之步驟[1]至[4]，獲得表面處理銅箔。以下加以詳細說明。
[1]銅箔基體之準備 作為成為用以實施粗化處理之基材的銅箔基體，準備電解銅箔（厚度18 µm）。電解銅箔係藉由下述條件而製造。
＜電解銅箔之製造條件＞ Cu：80 g/L H2 SO4 ：70 g/L 氯濃度：25 mg/L 浴溫：55°Ｃ 電流密度：45 A/dm2 添加劑 • 3-巰基1-丙烷磺酸鈉：2 mg/L • 羥乙基纖維素：10mg/L • 低分子量膠（分子量3000）：50mg/L
[2]粗化處理面的形成 接下來，對上述[1]中準備之銅箔基體之單面實施粗化電鍍處理。該粗化電鍍處理係藉由二階段之電氣電鍍處理而進行。粗化電鍍處理(1)係使用下述粗化電鍍液基本浴組成，將鉬(Mo)濃度設定為如下述表1所記載，且將電極間隙間的流速、電流密度、處理時間設定為如下述表1所記載。鉬(Mo)濃度係藉由將鉬酸鈉已溶解至純水中的水溶液添加至粗化電鍍液基本浴中而進行調整。另外，接下來進行之固定電鍍處理(2)係使用下述固定電鍍液組成，將氯(Cl)濃度、電極間隙間的流速、電流密度、處理時間設定為如下述表1所記載而進行。
＜粗化電鍍液基本浴組成＞ Cu：25 g/L H2 SO4 ：180 g/L 浴溫：25℃
＜固定電鍍液組成＞ Cu：60 g/L H2 SO4 ：120 g/L 浴溫：60℃
[表1]
Figure 107125309-A0304-0001
[3]金屬處理層的形成 接著，於上述[2]中形成之粗化處理層之表面上，於下述條件下以Ni、Zn、Cr之順序實施金屬電鍍而形成金屬處理層（中間層）。
＜Ni電鍍＞ Ni：40 g/L H3 BO3 ：5 g/L 浴溫：20℃ pH：3.6 電流密度：0.2 A/dm2 處理時間：10秒
＜Zn電鍍＞ Zn：2.5 g/L NaOH：40 g/L 浴溫：20℃ 電流密度：0.3 A/dm2 處理時間：5秒
＜Cr電鍍＞ Cr：5 g/L 浴溫：30℃ pH：2.2 電流密度：5 A/dm2 處理時間：5秒
[4]矽烷偶合劑層的形成] 最後，於上述[3]中形成之金屬處理層（尤其是最表面之Cr電鍍層）上，塗佈濃度0.2質量%之3-縮水甘油氧基丙基三甲氧基矽烷水溶液，於100℃下乾燥，形成矽烷偶合劑層。
（實施例2至5及比較例1至4） 實施例2至5及比較例1至4係於粗化處理層之形成步驟[2]中，如上述表1所記載般設定粗化電鍍處理(1)及固定電鍍處理(2)之各條件，除此以外，利用與實施例1相同之方法獲得表面處理銅箔。
[評估] 對於上述實施例及比較例之表面處理銅箔，進行下述所示之特性評估。各特性之評估條件如下所述。結果如表2所示。
[粗化粒子的測量] 表面處理銅箔之粗化面中之粗化粒子之測量係藉由對粗化面自正上方（與具有粗化處理層之銅箔基體之表面正交之方向）進行掃描式電子顯微鏡(SEM)觀察而求出。詳細內容說明如下。再者，掃描式電子顯微鏡係使用場發射型掃描式電子顯微鏡（SU8020，日立高新技術股份有限公司製造）。 基於自正上方觀察粗化面所得的SEM圖像，測定粗化粒子之長邊方向尺寸t1及短邊方向尺寸t2。再者，測定中所使用之SEM圖像係設為可確認0.1 µm之粗化粒子之倍率之圖像。具體而言，例如，如圖4所示，係於倍率1萬倍下為960×720像素之數位圖像。圖4係自正上方觀察實施例1中所製造之表面處理銅箔之粗化面所得的SEM圖像。進而，該測定係針對各表面處理銅箔，於隨機選擇之不同之3個視野進行，將分析區域（觀察視野）之合計設為300 µm2 。 根據長邊方向尺寸t1，以如下之方式區分分析區域300 µm2 之範圍內所獲得之資料，計算分別區分之粗化粒子之個數。 ･ A粒子：長邊方向尺寸t1為0.1 µm以上且未達1.0 µm之粗化粒子 ･ B粒子：長邊方向尺寸t1為1.0 µm至3.0 µm之粗化粒子 ･ b1粒子：上述B粒子中，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子 ･ C粒子：長邊方向尺寸t1超過3.0 µm之粗化粒子 進而，基於上述測定中所求出之各區分之粗化粒子之個數，分別算出成為計算對象之粗化粒子（A粒子、B粒子、及C粒子。以下，稱為計算對象粒子）之個數、長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子＋B粒子）之個數、及長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子＋B粒子）於計算對象粒子中所佔之個數比率(%)、B粒子於長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子＋B粒子）中所佔之個數比率(%)、以及b1粒子於B粒子中所佔之個數比率(%)。
[表面粗糙度的測定] 於表面處理銅箔之粗化面中，使用接觸式表面粗糙度測定機（Surfcorder SE1700，小阪研究所股份有限公司製造），測定JIS B 0601：2001中所定義之十點平均粗糙度Rzjis(µm)。
[高頻特性的評估] 測定在高頻波段中的傳輸損耗，作為高頻特性的評估。詳細內容說明如下。 將表面處理銅箔之粗化面，藉由於面壓3 MPa、200℃之條件下進行2小時壓製，而貼合於作為Panasonic股份有限公司製造之聚苯醚系低介電常數樹脂基材之MEGTRON6（厚度50至100 µm）的兩面，製作兩面覆銅積層板。對所獲得之積層板進行電路加工，形成傳輸路徑寬度100 µm、長度40 mm之微帶傳輸線。在該傳輸路徑中，使用網路分析儀，傳輸高頻訊號，測定傳輸損耗。特性阻抗為50Ω。 傳輸損耗的測定値係為，絕對値越小，則傳輸損耗越少，意味著具有良好的高頻特性。將所得之測定值作為指標，根據下述評估基準而評估高頻特性。 ◎：40 GHz下之傳輸損耗為-26 dB以上 ○：40 GHz下之傳輸損耗為未達-26 dB至-28 dB以上 ×：40 GHz下之傳輸損耗未達-28 dB
[常態密接性的評估] 作為常態密接性的評估，進行剝離試驗。詳細內容說明如下。 以與上述[高頻特性的評估]中所記載之方法相同的方法製作覆銅積層板，將所獲得的覆銅積層板之銅箔部分（表面處理銅箔）以10 mm寬的膠帶進行遮蔽。在對該銅箔積層板實施氯化銅蝕刻後去除膠帶，製作出10 mm寬的電路配線板。使用東洋精機製作所公司製造的Tensilon試驗機，將該電路配線板之10 mm寬的電路配線部分（銅箔部分），在90度方向上以50 mm/分的速度，自樹脂基材剝離，測定此時的剝離強度。將所得之測定值作為指標，根據下述評估基準而評估密接性。 ＜常態密接性的評估基準＞ ◎：剝離強度為0.5 kN/m以上 ×：剝離強度未達0.5kN/m
[耐熱密接性的評估] 作為常態密接性的評估，進行加熱處理後之剝離試驗。詳細內容說明如下。 以與上述[高頻特性的評估]中所記載之方法相同的方法製作覆銅積層板，將所獲得的覆銅積層板之銅箔部分以10 mm寬的膠帶進行遮蔽。在對該銅箔積層板實施氯化銅蝕刻後去除膠帶，製作出10 mm寬的電路配線板。將該電路配線板在300℃的加熱爐中加熱1小時後，於常溫下使用東洋精機製作所公司製造的Tensilon試驗機，將電路配線板之10 mm寬的電路配線部分（銅箔部分），在90度方向上以50 mm/分的速度，自樹脂基材剝離，測定此時的剝離強度。將所得之測定値作為指標，根據下述評估基準而評估耐熱密接性。 ＜耐熱密接性的評估基準＞ ◎：剝離強度為0.5 kN/m以上 ○：剝離強度為0.4 kN/m以上且未達0.5 kN/m ×：剝離強度未達0.4 kN/m
[綜合評估] 將上述高頻特性、常態密接性及耐熱密接性全部綜合，基於下述評估基準進行綜合評估。再者，本實施例中，綜合評估中將A及B設為合格基準。 ＜綜合評估的評估基準＞ A（優異）：所有評估為◎。 B（合格）：所有評估中無×評估。 C（不合格）：至少一個評估為×。
[表2]
Figure 107125309-A0304-0002
 （注）表中之粗體字下劃線表示本發明之適當範圍外者、及評估結果之指標未達到本實施例之合格基準者。
如表2所示，確認到實施例1至5之表面處理銅箔由於以如下方式進行控制，亦即，在藉由掃描式電子顯微鏡(SEM)觀察粗化面所得的分析區域中，計算長邊方向尺寸t1為0.1 µm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子及B粒子之合計）之個數比率為99.0%以上，且該個數比率中長邊方向尺寸t1為1.0至3.0 µm之粗化粒子（B粒子）所佔之個數比率為2.0至20.0%，進而，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子（b1粒子）於B粒子中所佔之個數比率成為20%以上，因此高頻特性優異，且發揮高密接性（常態密接性及耐熱密接性）。
相對於此，確認到比較例1之表面處理銅箔之粗化面中，長邊方向尺寸t1為1.0至3.0 µm之粗化粒子（B粒子）於長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子及B粒子之合計）中所佔之個數比率未達2.0%，因此耐熱密接性差。
另外，確認到比較例2由於長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子（b1粒子）於長邊方向尺寸t1為1.0至3.0 µm之粗化粒子（B粒子）中所佔之個數比率未達20%，因此高頻特性差。確認到比較例3由於長邊方向尺寸t1為1.0至3.0 µm之粗化粒子（B粒子）於長邊方向尺寸t1為3.0 µm以下之粗化粒子（A粒子及B粒子之合計）中所佔之個數比率超過20.0%，因此高頻特性差。進而，確認到比較例4由於長邊方向尺寸t1為3.0 µm以下之粗化粒子於計算對象之粗化粒子中所佔之個數比率未達99.0%（亦即，長邊方向尺寸t1超過3.0 µm之粗化粒子為1.0%以上），因此高頻特性差。
P‧‧‧長方形 t1‧‧‧長邊方向尺寸 t2‧‧‧短邊方向尺寸
圖1係藉由掃描式電子顯微鏡(SEM)觀察表面處理銅箔之表面處理皮膜之表面所得的SEM圖像，尤其是，圖1(a)係先前之表面處理銅箔之一例，圖1(b)係本發明之表面處理銅箔之一例，圖1(c)係先前之表面處理銅箔之另一例。 圖2係表示細長形狀之粗化粒子之一例的概略圖。 圖3係表示球形狀之粗化粒子之一例的概略圖。 圖4係藉由掃描式電子顯微鏡觀察實施例1中所製造之表面處理銅箔之表面處理皮膜之表面所得的SEM圖像。
無。

Claims (11)

  1. 一種表面處理銅箔，其係具有銅箔基體，且於該銅箔基體之至少一面，具有至少包含形成有粗化粒子之粗化處理層的表面處理皮膜之表面處理銅箔，其特徵在於：在藉由掃描式電子顯微鏡(SEM)自正上方俯視觀察前述表面處理皮膜之表面所得的分析區域中，計算長邊方向尺寸t1為0.1μm以上之粗化粒子之個數時，長邊方向尺寸t1為3.0μm以下之粗化粒子之個數比率為99.0%以上，且前述個數比率中長邊方向尺寸t1為1.0至3.0μm之粗化粒子所佔之個數比率為2.0至20.0%，長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子於前述長邊方向尺寸t1為1.0至3.0μm之粗化粒子中所佔之個數比率為20%以上。
  2. 如申請專利範圍第1項所述之表面處理銅箔，其中前述長邊方向尺寸t1為1.0至3.0μm之粗化粒子之個數在前述分析區域每300μm2中為20至100個。
  3. 如申請專利範圍第1或2項所述之表面處理銅箔，其中長邊方向尺寸t1未達1.0μm之粗化粒子之個數在前述分析區域每300μm2中為300至1200個。
  4. 如申請專利範圍第1或2項所述之表面處理銅箔，其中長邊方向尺寸t1超過3.0μm之粗化粒子之個數在前述分析區域每300μm2中為0至3個。
  5. 如申請專利範圍第1或2項所述之表面處理銅箔，其中長邊方向尺寸t1為1.0至3.0μm且長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2) 為2以上之粗化粒子之個數在前述分析區域每300μm2中為8個以上。
  6. 如申請專利範圍第3項所述之表面處理銅箔，其中長邊方向尺寸t1為1.0至3.0μm且長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子之個數在前述分析區域每300μm2中為8個以上。
  7. 如申請專利範圍第4項所述之表面處理銅箔，其中長邊方向尺寸t1為1.0至3.0μm且長邊方向尺寸t1相對於短邊方向尺寸t2之比(t1/t2)為2以上之粗化粒子之個數在前述分析區域每300μm2中為8個以上。
  8. 如申請專利範圍第1或2項所述之表面處理銅箔，其係用於高頻帶用印刷配線板。
  9. 如申請專利範圍第1或2項所述之表面處理銅箔，其係用於車載用印刷配線板。
  10. 一種覆銅積層板，其係使用如申請專利範圍第1至9項中任一項所述之表面處理銅箔而形成。
  11. 一種印刷配線板，其係使用如申請專利範圍第10項所述之覆銅積層板而形成。
TW107125309A 2017-07-24 2018-07-23 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板 TWI751359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-142385 2017-07-24
JP2017142385 2017-07-24

Publications (2)

Publication Number Publication Date
TW201920776A TW201920776A (zh) 2019-06-01
TWI751359B true TWI751359B (zh) 2022-01-01

Family

ID=65039735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125309A TWI751359B (zh) 2017-07-24 2018-07-23 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板

Country Status (5)

Country Link
JP (1) JP6550196B2 (zh)
KR (1) KR102353143B1 (zh)
CN (1) CN111194362B (zh)
TW (1) TWI751359B (zh)
WO (1) WO2019021895A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816193B2 (ja) * 2019-03-26 2021-01-20 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
WO2023162965A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板
CN114603944B (zh) * 2022-05-12 2022-09-06 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板、半导体、负极材料和电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196576A1 (ja) * 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY138622A (en) * 1990-12-19 2009-07-31 Nikko Gould Foil Kk Method of producing electrolytic copper foil
JPH10341066A (ja) 1997-06-10 1998-12-22 Furukawa Electric Co Ltd:The 印刷回路用銅箔、前記銅箔を用いた印刷回路用樹脂接着剤付銅箔、および前記銅箔を用いた印刷回路用銅張り積層板
TW200424359A (en) * 2003-02-04 2004-11-16 Furukawa Circuit Foil Copper foil for high frequency circuit, method of production and apparatus for production of same, and high frequency circuit using copper foil
EP1531656A3 (en) * 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4833692B2 (ja) * 2006-03-06 2011-12-07 古河電気工業株式会社 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP5781525B2 (ja) * 2010-09-27 2015-09-24 Jx日鉱日石金属株式会社 プリント配線板用銅箔、その製造方法、プリント配線板用樹脂基板及びプリント配線板
JP5698585B2 (ja) * 2011-03-31 2015-04-08 新日鉄住金化学株式会社 金属張積層板
KR102059280B1 (ko) * 2011-09-30 2019-12-24 제이엑스금속주식회사 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR20140088911A (ko) * 2012-01-18 2014-07-11 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP6273106B2 (ja) 2013-07-24 2018-01-31 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Ｊｘ金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5826322B2 (ja) * 2014-03-25 2015-12-02 Jx日鉱日石金属株式会社 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ用回路形成基板、半導体パッケージ及びプリント配線板の製造方法
JP5972486B1 (ja) 2014-09-05 2016-08-17 古河電気工業株式会社 銅箔、銅張積層板、および基板
JP6522974B2 (ja) 2015-02-07 2019-05-29 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
CN107113971B (zh) * 2015-08-12 2019-04-26 古河电气工业株式会社 高频电路用铜箔、覆铜层压板、印刷布线基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196576A1 (ja) * 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法

Also Published As

Publication number Publication date
JP6550196B2 (ja) 2019-07-24
KR20200033852A (ko) 2020-03-30
TW201920776A (zh) 2019-06-01
KR102353143B1 (ko) 2022-01-18
WO2019021895A1 (ja) 2019-01-31
CN111194362A (zh) 2020-05-22
CN111194362B (zh) 2022-03-11
JPWO2019021895A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
TWI619409B (zh) 表面處理銅箔、積層板、印刷配線板、電子機器、附載體銅箔及印刷配線板之製造方法
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
JP6479254B2 (ja) 銅箔およびこれを有する銅張積層板
US20120285734A1 (en) Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
JP5886417B2 (ja) 表面処理銅箔
JP6190846B2 (ja) 表面処理銅箔
TWI751359B (zh) 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板
KR20130085055A (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
TWI773219B (zh) 印刷配線板用表面處理銅箔、及使用其的印刷配線板用覆銅層壓板及印刷配線板
JP5075099B2 (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP6379055B2 (ja) 表面処理銅箔及び積層板
JP2020183565A (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
WO2022176648A1 (ja) 表面処理銅箔
TWI746910B (zh) 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板
TWI839903B (zh) 具有耐熱性的經表面處理之銅箔、及包括其之包銅層壓體與印刷配線板
KR20230095677A (ko) 내열성을 가지는 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판