KR20090080084A - 칩의 픽업방법 및 픽업장치 - Google Patents

칩의 픽업방법 및 픽업장치 Download PDF

Info

Publication number
KR20090080084A
KR20090080084A KR1020097009842A KR20097009842A KR20090080084A KR 20090080084 A KR20090080084 A KR 20090080084A KR 1020097009842 A KR1020097009842 A KR 1020097009842A KR 20097009842 A KR20097009842 A KR 20097009842A KR 20090080084 A KR20090080084 A KR 20090080084A
Authority
KR
South Korea
Prior art keywords
chip
adhesion layer
jig
fixing jig
fixing
Prior art date
Application number
KR1020097009842A
Other languages
English (en)
Other versions
KR101143036B1 (ko
Inventor
겐이치 와타나베
다케시 세가와
히로노부 후지모토
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20090080084A publication Critical patent/KR20090080084A/ko
Application granted granted Critical
Publication of KR101143036B1 publication Critical patent/KR101143036B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02Feeding of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

[과제] 본 발명은 칩의 밀어올림을 필요로 하지 않는 동시에, 픽업의 진행에서 픽업되지 않은 칩의 유지력(holding force)이 변동되지 않는 픽업방법, 및 픽업장치를 제공하는 것을 과제로 한다.
[해결수단] 상기 과제를 해결하기 위해 본 발명은, 칩(13)이 고정되어 있는 고정 지그(3)로부터 칩(13)을 픽업하는 방법으로서, 고정 지그(3)는, 편면에 복수의 돌기물(36)을 가지며, 또한 그 편면의 바깥둘레부에 돌기물(36)과 대략 같은 높이의 측벽(35)을 갖는 지그 기대(jig base)(30)와, 지그 기대(30)의 돌기물(36)을 갖는 면 상에 적층되어, 측벽(35)의 상면에서 접착된 밀착층(31)으로 되고, 지그 기대(30)의 돌기물을 갖는 면에는, 밀착층(31), 돌기물(36) 및 측벽(35)에 의해 구획공간(37)이 형성되며, 지그 기대(30)에는, 외부와 구획공간(37)을 관통하는 하나 이상의 관통 구멍(38)이 설치되어 있고, 칩 고정공정과, 관통 구멍(38)을 통하여 구획공간(37) 내의 공기를 흡인하여 밀착층(31)을 변형시키는 밀착층 변형공정과, 칩(13)의 상면측으로부터 흡착 콜릿(70)이 칩(13)을 흡인하여, 칩(13)을 밀착층(31)으로부터 완전히 픽업하는 픽업공정을 포함하는 것을 특징으로 한다.

Description

칩의 픽업방법 및 픽업장치{Chip pickup method and chip pickup apparatus}
본 발명은 칩의 밀어올림을 행하지 않는 픽업방법 및 픽업장치에 관한 것으로, 특히 극박으로 연삭되어 비교적 대면적의 반도체 칩을 데미지 없이 픽업하는 것이 가능한 칩의 픽업방법 및 픽업장치에 관한 것이다.
최근, IC 카드나 휴대전자기기의 보급이 진행되어, 추가적인 반도체 부품의 박형화가 요망되고 있다. 이 때문에, 종래에는 두께가 350 ㎛ 정도였던 반도체 칩을, 두께 50~100 ㎛ 또는 그 이하까지 얇게 할 필요가 발생하고 있다.
반도체 칩은, 표면회로형성을 행한 후, 이면을 소정의 두께로 절삭을 행하고 회로마다 다이싱을 행하여 형성된다. 또한 다른 방법으로서, 표면회로형성을 행한 후, 회로면으로부터 소정의 두께를 초과하는 홈을 형성하여 이면으로부터 소정의 두께까지 연삭을 행하는 것에 의한 방법(선(先) 다이싱)에 의해서도 반도체 칩이 형성된다.
반도체 칩은, 칩이 흩어지지 않도록 다이싱 시트 등의 점착 시트 상에 고정된 상태로 픽업공정에 투입된다. 점착 시트 상의 칩을 픽업할 때에는, 점착 시트와의 접촉면적을 저감시키기 위해, 칩 이면의 점착 시트를 세침(細針)으로 밀어올리는 것이 행해지고 있다. 세침으로 밀어올려진 칩은, 상면으로부터 흡인 콜릿으로 흡착되어 점착 시트로부터 박리하여 칩 기판 등의 다이패드로 이송시킨다.
그런데, 칩이 극박화되어 오고 있는 것으로 인해, 세침에 의한 밀어올림은 칩에 적지 않은 데미지를 준다. 데미지를 받은 칩을 사용한 반도체장치는, 열이력을 받음으로써 패키지 크랙을 발생시키는 등 신뢰성이 부족한 품질이 된다. 또한, 받은 데미지가 크면 칩의 밀어올림으로 칩의 파손·파괴가 발생하는 경우가 있다.
이에, 이와 같은 문제를 해소하기 위해, 세침에 의한 밀어올림을 행하지 않는 픽업방법이 검토되어 있다(일본국 특허공개 제2003-179126호 공보(특허문헌 1 참조)). 이들의 픽업방법은, 점착 테이프 대신에 다공성 소재의 흡착 테이블을 사용하여, 칩을 픽업할 때에 흡착 테이블의 흡착을 정지하고 칩의 유지력(holding force)을 제거하고 있다. 그러나 이 방법으로는, 칩간의 간극은 메워지지 않아 공기가 누출되고 있고, 또한 칩을 픽업할 때마다 누출량이 증대한다. 이에 따라, 픽업되지 않고 남아 있는 칩에 대한 유지력이 저하되고, 진동에 의해 칩의 위치가 어긋나, 콜릿이 칩을 포착할 수 없게 된다는 문제가 발생한다.
특허문헌 1: 일본국 특허공개 제2003-179126호 공보
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상기와 같은 문제에 비추어, 칩의 밀어올림을 필요로 하지 않는 동시에, 픽업의 진행에서 픽업되지 않은 칩의 유지력이 변동되지 않는 픽업방법, 및 이와 같은 픽업방법을 실현하기 위한 픽업장치를 제공하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
본 발명의 칩의 픽업방법은,
칩이 고정되어 있는 고정 지그로부터 칩을 픽업하는 방법으로서, 상기 고정 지그는, 편면에 복수의 돌기물을 가지며, 또한 그 편면의 바깥둘레부에 상기 돌기물과 대략 같은 높이의 측벽을 갖는 지그 기대(jig base)와, 그 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽의 상면에서 접착된 밀착층으로 되고, 상기 지그 기대의 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되며, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통 구멍이 설치되어 있고,
상기 칩을 상기 고정 지그의 밀착층면에 고정된 상태로 하는 칩 고정공정과,
상기 관통 구멍을 통하여 상기 구획공간 내의 공기를 흡인하여 상기 밀착층을 변형시키는 밀착층 변형공정과,
상기 칩의 상면측으로부터 흡착 콜릿이 상기 칩을 흡인하여, 당해 칩을 상기 밀착층으로부터 완전히 픽업하는 픽업공정을 포함하는 것을 특징으로 하고 있다.
또한 본 발명은, 상기 칩이 반도체 웨이퍼를 개편화(個片化)한 반도체 칩에 바람직하게 적용할 수 있다.
또한 본 발명은, 상기 반도체 칩이, 반도체 칩을 다이싱 시트 상에서 다이싱을 행하여 개편화된 것으로, 반도체 칩이 노출된 면을 상기 고정 지그의 밀착층에 밀착시킨 후, 다이싱 시트를 박리함으로써 반도체 칩을 고정 지그의 밀착층면에 배열시키는 것이 바람직하다.
또한 본 발명은, 상기 반도체 칩이, 반도체 웨이퍼의 회로면측을 하프컷하고 회로면을 보호시트로 보호하여 이면측으로부터 하프컷의 홈까지 도달하도록 연삭을 행하여 개편화된 것으로, 반도체 칩이 노출된 면을 상기 고정 지그의 밀착층에 밀착시킨 후, 보호 시트를 박리함으로써 반도체 칩을 고정 지그의 밀착층면에 배열시키는 것도 가능하다.
또한 본 발명은, 상기 반도체 칩이, 레이저광에 의해 반도체 웨이퍼의 층 내에 취약부를 형성하고, 그 취약부의 궤적이 목적하는 윤곽이 되도록 레이저광을 대향 이동시켜, 반도체 웨이퍼에 충격을 주어 취약부의 궤적을 파단시켜서 개편화된 것으로, 레이저광을 조사하기 전에 반도체 웨이퍼를 고정 지그의 밀착층에 밀착시킬 수 있다.
본 발명의 칩의 픽업장치는 본 발명의 픽업방법에서 사용하는 픽업장치로서, 상기 고정 지그를 고정하는 테이블과 칩을 흡인 유지하는 흡착 콜릿을 가지고, 상기 테이블은 상기 고정 지그 본체를 고정하는 흡착부와, 고정 지그의 관통 구멍에 접속하여 상기 구획공간을 흡인하기 위한 흡인부가 개구하여, 각각 독립적으로 흡착이 가능해져 있는 것을 특징으로 하고 있다.
이와 같은 구성의 본 발명의 장치로는, 먼저 칩이 밀착되어 있는 고정 지그로부터 관통 구멍을 통하여 흡인을 행하면, 구획공간이 감압된다. 돌기로부터 떨어져 칩간의 간극에 위치하는 부분에서는, 감압으로 밀착층이 기대의 저부로 끌어당겨짐으로써, 칩 주변으로부터 외기가 칩과의 밀착면에 유입되어 칩과 밀착층이 박리되어, 돌기부분 상면만이 칩과 밀착하는 상태가 된다. 이 때문에, 칩은 매우 작은 밀착력만으로 고정 지그에 고정된 상태가 되어, 흡착 콜릿의 흡인만으로 픽업하는 것이 가능해진다.
이어서 흡착 콜릿으로 계속해서 칩을 픽업해 가더라도, 공기의 누출로 고정 지그 상에 남아 있는 칩과의 밀착상태가 변화되지 않는다. 따라서, 어떤 칩도 항상 안정된 작은 밀착력으로 고정 지그에 고정되어 있어, 마지막 칩까지 위치 어긋남은 발생하지 않는다.
이와 같이 본 발명의 장치에 의하면, 본 발명의 픽업방법을 용이하게 실시할 수 있다.
여기서, 본 발명의 픽업장치에서는, 상기 테이블은 X 방향, Y 방향, 회전방향으로 이동 가능하여, 목표의 칩과 흡착 콜릿이 정면으로 마주하도록 위치 제어 가능한 것이 바람직하다.
이에 따라, 소정 위치에 올려놓여진 임의의 칩을 선택적으로 자유롭게 픽업할 수 있다.
발명의 효과
본 발명의 칩의 픽업방법 및 픽업장치에 의하면, 세침(細針)에 의해 칩의 이면을 밀어올리지 않고, 흡인 콜릿의 흡인력만으로 칩을 픽업하는 것이 가능해지기 때문에, 칩에 데미지를 주지 않는다.
또한, 칩을 계속해서 픽업해도 고정 지그 상에 남아 있는 칩과의 밀착상태에는 변화는 없기 때문에, 픽업 후반의 단계에서 칩의 위치가 어긋나지 않도록 흡인력을 조정하는 등의 작업은 필요 없다.
따라서, 매우 얇게 가공된 칩이어도 칩을 픽업하는 것이 가능하여, 안전하게 다음 공정으로 이송할 수 있다.
또한, 본 발명의 픽업방법 및 픽업장치에 의하면, 고정 지그의 밀착층면에 칩이 고정된 상태에서, 관통 구멍을 매개로 구획공간 내의 공기를 흡인하면, 이 밀착층이 불균일하게 요철 변형된다. 이에 따라, 지금까지 칩이 밀착층에 대해 면접착(面接着)으로 접착되어 있던 것이, 점접착(點接着) 상태가 되어, 밀착층으로부터 박리되기 쉬워진다. 따라서, 흡착 콜릿에 의해 상면측으로부터 흡착하면, 이면측으로부터 세침 등으로 밀어올림을 행하지 않아도, 용이하게 들어올릴 수 있다. 또한, 흡인 콜릿으로 계속해서 칩을 픽업해 가더라도, 공기의 누출로 고정 지그 상에 남아 있는 칩과의 밀착상태가 변화되지 않는다. 따라서, 어떤 칩도 항상 안정된 작은 밀착력으로 고정 지그에 고정되어 있기 때문에, 마지막 칩까지 위치 어긋남을 발생시키지 않고 픽업할 수 있다.
도 1은 본 발명의 픽업방법을 실시하는 픽업장치에 사용되는 고정 지그의 개략 단면도이다.
도 2는 도 1에 나타낸 고정 지그에 있어서의 고정 지그를 구성하는 지그 기대의 개략 평면도이다.
도 3은 본 발명의 픽업장치에서 처리되는 개편화된 반도체 웨이퍼의 개략 평면도이다.
도 4는 개편화된 반도체 웨이퍼가 고정장치에 올려놓여진 상태를 나타내는 개략 단면도이다.
도 5는 도 4에 나타낸 고정장치로부터 공기를 흡인했을 때의 작용을 나타내는 것으로, 특히 칩 고정공정의 개략 단면도이다.
도 6은 본 발명의 픽업방법을 실시하는데 적합한 픽업장치의 개략 정면도이다.
부호의 설명
1…반도체 웨이퍼
3…고정 지그
4…진공장치
13…칩
30…지그 기대(jig base)
31…밀착층
35…측벽
36…돌기물
37…구획공간
38…관통 구멍
50…흡착부
51…테이블
52…흡인부
70…흡착 콜릿
70a…흡착부
100…픽업장치
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하면서, 본 발명의 실시예에 대해 설명한다.
<고정 지그>
먼저, 본 발명에 사용되는 고정 지그에 대해 설명한다. 도 1의 고정 지그는 본 발명의 픽업장치에 삽입되어 사용된다.
도 1에 나타낸 바와 같이, 본 발명에 사용되는 고정 지그(3)는 지그 기대(30)와 밀착층(31)으로 된다. 지그 기대(30)의 형상으로서는, 대략 원형, 대략 타원형, 대략 직사각형, 대략 다각형을 들 수 있고, 대략 원형이 바람직하다. 지그 기대(30)의 한쪽 면에는, 도 1 및 도 2에 나타내는 바와 같이, 복수의 돌기물(36)이 간격을 두고 위쪽으로 돌출되어 형성되어 있다. 돌기물(36)의 형상은 특별히 한정되지 않지만, 원주형 또는 원뿔대형이 바람직하다. 또한, 이 돌기물(36)을 갖는 면의 바깥둘레부에는, 돌기물(36)과 대략 같은 높이의 측벽(35)이 형성되어 있다. 또한, 이 돌기물을 갖는 면 상에는 밀착층(31)이 적층되어 있다. 이 밀착층(31)은 측벽(35)의 상면에서 접착되고, 또한 돌기물(36)의 상면과 밀착층(31)은 접착되어도 되며 접착되어 있지 않아도 된다. 지그 기대(30)의 돌기물을 갖는 면에는, 돌기물(36), 측벽(35) 및 밀착층(31)에 의해 구획공간(37)이 형성되어 있다. 이들의 구 획공간(37)은 모두 연통(漣通)되어 있다.
한편, 지그 기대(30)의 돌기물을 갖지 않는 면에는, 이 면측의 외부와 구획공간(37)을 관통하는 관통 구멍(38)이 기대(30)의 두께방향에 설치되어 있다. 관통 구멍(38)은 지그 기대(30)에 1개 이상 설치되어 있으면 되고, 복수개가 설치되어도 된다. 또한, 지그 기대(30)의 돌기물을 갖지 않는 면의 관통 구멍(38) 대신에, 지그 기대(30)의 수평방향으로 관통 구멍(38)을 설치하고, 측벽(35)에 개구부를 설치하여도 된다. 이 관통 구멍(38)의 개구부에, 탈착 자유자재의 진공장치를 접속함으로써, 구획공간(37) 내의 기체가 배기되어 밀착층(31)을 요철 형상으로 변형시킬 수 있다.
지그 기대(30)의 재질은 기계 강도가 우수한 것이면 특별히 한정되지 않지만, 예를 들면 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리에틸렌테레프탈레이트 수지, 아크릴 수지, 폴리염화비닐 등의 열가소성 수지; 알루미늄 합금, 마그네슘 합금, 스테인리스 등의 금속재료; 유리 등의 무기 재료; 유리섬유 강화 에폭시 수지 등의 유기 무기 복합재료 등을 들 수 있다. 지그 기대(30)의 굽힘 탄성률은 1 GPa 이상인 것이 바람직하다. 이와 같은 굽힘 탄성률을 가지고 있으면, 지그 기대의 두께를 필요 이상으로 두껍게 하지 않고 강직성을 부여할 수 있다. 이와 같은 재료를 사용함으로써, 고정 지그에 칩을 밀착시키고 나서 픽업장치에 탑재할 때까지의 반송에 있어서 만곡되지 않아, 칩의 위치 어긋남이나 탈락이 발생하지 않는다.
지그 기대(30)의 바깥지름은, 반도체 웨이퍼의 바깥지름과 대략 동일 또는 반도체 웨이퍼의 바깥지름보다도 큰 것이 바람직하다. 지그 기대(30)가 반도체 웨이퍼의 규격 사이즈의 최대경(예를 들면 직경 300 mm)에 대응할 수 있는 바깥지름을 가지고 있으면, 그보다 작은 모든 반도체 웨이퍼에 대해 적용할 수 있다. 또한, 지그 기대(30)의 두께는 0.5~2.0 mm가 바람직하고, 0.5~0.8 mm가 보다 바람직하다. 지그 기대의 두께가 상기 범위에 있으면, 웨이퍼의 이면 연삭 후에 웨이퍼를 만곡시키지 않고 충분히 지지할 수 있다.
돌기물(36) 및 측벽(35)의 높이는 0.05~0.5 mm가 보다 바람직하다. 또한, 돌기물(36) 상면의 직경은 0.05~1.0 mm가 바람직하다. 또한, 돌기물의 간격(돌기물의 중심간 거리)은 0.2~2.0 mm가 바람직하다. 돌기물(36)의 크기 및 돌기물의 간격이 상기 범위에 있으면, 구획공간(37) 내의 탈기에 의해 밀착층(31)을 충분히 요철 형상으로 변형시킬 수 있어, 반도체 칩을 용이하게 밀착층(31)으로부터 떼어낼 수 있다. 또한, 밀착층(31)의 요철의 변형을 여러번 반복한 후에도, 원래의 평탄한 상태로 계속해서 복원할 수 있다.
관통 구멍(38)의 직경은 특별히 한정되지 않지만, 2 mm 이하가 바람직하다.
이와 같은 지그 기대(30)는, 예를 들면 열가소성의 수지재료를 금형을 사용해서 가열 성형하여, 지그 기대의 저부와, 측벽(35)과, 돌기물(36)을 일체로 제조해도 되고, 평면 원형판 상에 측벽(35) 및 돌기물(36)을 형성하여 제조해도 되며, 또는 오목형 원판의 오목부 내표면에 돌기물(36)을 형성하여 제조해도 된다. 돌기물(36)의 형성방법으로서는, 전주법(電鑄法)에 의해 금속을 소정의 형상으로 석출시키는 방법, 스크린 인쇄에 의해 돌기물을 형성하는 방법, 평면 원형판 상에 포토 레지스트를 적층하고, 노광, 현상하여 돌기물을 형성하는 방법 등을 들 수 있다. 또한, 금속제 평면 원형판의 표면을 에칭에 의해 돌기물 형성부분을 남기고 침식 제거하는 방법이나 샌드블라스트에 의해 평면 원형판의 표면을 돌기물 형성부분을 남기고 제거하는 방법 등에 의해 지그 기대(30)를 제조하는 것도 가능하다. 또한, 관통 구멍(38)은 돌기물을 형성하기 전에 미리 형성해도 되고, 나중에 형성해도 된다. 또한, 지그 기대의 성형과 동시에 형성해도 된다.
지그 기대(30) 상에 배치된 밀착층(31)의 재질로서는, 가요성, 유연성, 내열성, 탄성, 점착성 등이 우수한 우레탄계, 아크릴계, 불소계 또는 실리콘계의 엘라스토머를 들 수 있다. 이 엘라스토머에는 필요에 따라 보강성 필러나 소수성 실리카 등의 각종 첨가제를 첨가해도 된다.
밀착층(31)은 지그 기대(30)와 대략 동일 형상의 평판인 것이 바람직하고, 밀착층(31)의 바깥지름은 지그 기대(30)의 바깥지름과 대략 동일한 것이 바람직하며, 두께는 20~200 ㎛가 바람직하다. 밀착층(31)의 두께가 20 ㎛ 미만이면, 흡인의 반복에 대한 기계적인 내구성이 부족해지는 경우가 있다. 한편, 밀착층(31)의 두께가 200 ㎛를 초과하면, 흡인에 의한 박리에 현저히 시간이 걸리는 경우가 있어 바람직하지 않다.
또한, 밀착층(31)의 인장파단강도는 5 MPa 이상인 것이 바람직하고, 인장파단신도는 500% 이상인 것이 바람직하다. 인장파단강도나 인장파단신도가 상기 범위에 있으면, 밀착층(31)의 변형을 여러번 반복한 경우에도, 밀착층(31)의 파단도 느슨해짐도 발생하지 않아, 원래의 평탄한 상태로 복원시킬 수 있다.
또한, 밀착층(31)의 굽힘 탄성률은 10~100 MPa의 범위가 바람직하다. 밀착층(31)의 굽힘 탄성률이 10 MPa 미만인 경우, 밀착층(31)은 돌기물(36)과의 접점 이외의 부분이 중력으로 휘어져버려, 칩에 밀착할 수 없게 되는 경우가 있다. 한편, 100 MPa를 초과하면, 흡인에 의한 변형이 발생하기 어려워져, 칩을 용이하게 박리할 수 없게 되는 경우가 있다.
또한, 밀착층(31)의 반도체 웨이퍼에 접하는 쪽 면의 전단 밀착력은 35 N 이상인 것이 바람직하다. 본 발명에 있어서 전단 밀착력은, 밀착층(31)과 실리콘 웨이퍼의 미러면과의 사이에서 측정한 값을 말하는데, 세로 30 mm×가로 30 mm×두께 3 mm의 크기를 갖는 주지의 유리판에 밀착층(31)을 첩부(貼付)하고 실리콘으로 되는 미러 웨이퍼 상에 배치하여, 유리판과 밀착층(31)의 전체에 900 g의 하중을 5초간 가하고, 유리판을 미러 웨이퍼와 평행하게 하중을 가해 눌러내린 경우에, 움직이기 시작했을 때의 하중을 측정한 것이다.
또한, 밀착층(31)의 밀착력은 2 N/25 mm 이하인 것이 바람직하다. 이것을 초과하는 값에서는 밀착층(31)과 그 위에 배치되는 칩과의 밀착이 지나치게 커져 블로킹 상태가 되어, 흡인에 의한 칩의 박리가 불가능해질 우려가 있다. 또한, 본 발명에 있어서 밀착력이란, 밀착층(31)을 웨이퍼의 미러면에 첩부하고, 이것을 박리했을 때의 박리강도를 말한다.
이와 같은 밀착층(31)은, 예를 들면 캘린더법, 프레스법, 코팅법 또는 인쇄법 등에 의해 사전에 상기 엘라스토머로 되는 필름을 제작하고, 이 엘라스토머 필름을 지그 기대(30)의 적어도 측벽(35)의 상면에서 접착함으로써 형성할 수 있고, 이에 따라 구획공간(37)이 형성된다. 상기 밀착층(31)을 접착하는 방법으로서는, 아크릴 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지 또는 엘라스토머 수지로 되는 접착제를 매개로 접착하는 방법이나, 밀착층(31)이 히트실성(heat sealing characteristics)인 경우는 히트실에 의해 접착하는 방법을 들 수 있다.
밀착층(31)의 표면에는 비점착처리가 행해져 있어도 되고, 특히 요철 형상으로 변형했을 때에 반도체 칩과 접촉하는 돌기물(36) 상부의 밀착층 표면만이 비점착처리되어 있는 것이 바람직하다. 이와 같이 처리하면, 밀착층(31)이 변형되기 전에는 밀착층 표면의 비점착처리되어 있지 않은 부분에서 반도체 칩에 밀착되어, 요철 형상으로 변형된 밀착층(31)은 돌기물(36) 상부의 표면, 즉 비점착성의 볼록부 표면에서만 반도체 칩과 접촉하고 있기 때문에, 반도체 칩을 더욱 용이하게 밀착층(31)으로부터 떼어낼 수 있다. 비점착처리방법으로서는, 예를 들면 진공장치에 의해 구획공간(37) 내의 공기를 흡인하여 밀착층(31)을 요철 형상으로 변형시키고, 볼록부 선단을 지석 롤러(grind stone roller) 등에 의해 물리적으로 조면화(roughening)하는 방법, UV처리하는 방법, 비점착성 고무를 적층하는 방법, 비점착성 도료를 코팅하는 방법 등을 들 수 있다. 비점착부의 표면조도는, 산술평균조도(Ra)가 1.6 ㎛ 이상이 바람직하고, 1.6~12.5 ㎛가 보다 바람직하다. 비점착부를 상기 범위의 표면조도로 조면화함으로써, 밀착층(31)은 열화(劣化)되지 않고, 또한 반도체 칩을 용이하게 밀착층(31)으로부터 떼어낼 수 있다.
<칩>
본 발명에서 픽업되는 피처리체는, 도 3에 나타낸 바와 같이, 다이싱공정을 거쳐 절단 라인(5)에 의해 주사위 크기의 작은 육면체 형상으로 다이싱된 반도체 웨이퍼(1)이다. 이에 의해, 반도체 웨이퍼(1)는 사전에 복수개의 칩(13)으로 개편화되어 있다.
칩(13)은 실리콘 반도체 웨이퍼, 갈륨·비소 반도체 웨이퍼 등으로 회로를 형성한 후, 이들을 개편화하여 얻어진다. 여기서, 반도체 웨이퍼를 개편화하여 제작된 반도체 칩을 칩(13)으로서 설명하고 있지만, 칩(13)으로서는 이들에 한정되지 않고, 유기 기판, 세라믹 기판이나 유리 기판 등의 평판상물로부터 분할되어 개편화되는 각종 칩을 사용할 수 있다. 웨이퍼 표면으로의 회로의 형성은, 에칭법, 리프트 오프법 등, 다양한 방법에 의해 행할 수 있다.
그리고, 이와 같이 복수의 칩(13)으로 개편화된 반도체 웨이퍼(1)가 도 4에 나타낸 바와 같이, 고정 지그(3) 상에 배치된다.
또한, 다수의 칩(13)으로 개편화된 반도체 웨이퍼(1)를, 고정 지그(3)의 밀착층(31) 상에 첩부된 상태를 실현하는 수단은 특별히 한정되지 않는다. 결과적으로, 도 4에 나타낸 바와 같은 상태가 실현된다면 어떤 경로를 거쳐도 된다.
예를 들면, 반도체 웨이퍼를 통상의 다이싱 시트를 사용하여 다이싱을 행하고, 이것을 밀착층(31)에 전사함으로써, 밀착층(31) 상에 칩(13)이 웨이퍼 형상을 유지한 상태를 달성해도 된다. 또한, 밀착층(31)을 다이싱 시트로서 사용하고, 밀착층(31)을 절단하지 않도록 반도체 웨이퍼(1)만을 다이싱해도 된다. 또한, 다이싱 블레이드를 사용하는 다이싱장치 대신, 레이저광선에 의한 다이싱장치(레이저 다이서)로 행해도 된다. 레이저 다이서는, 레이저광선의 초점을 조절하여 웨이퍼의 분 할을 행하기 때문에, 밀착층(31)을 함께 절단하지 않도록 제어하기 쉽다.
또한, 다이싱으로서 이른바 스텔스 다이싱법(stealth dicing method)으로 알려져 있는 방법에 의해 행해도 된다. 스텔스 다이싱법은, 웨이퍼의 내부에만 초점을 맞추어 레이저를 조사하고, 초점부분을 개질시킨 후에 이 궤적을 스트레스에 의해 파단시킴으로써 개편화하는 다이싱법이기 때문에, 밀착층(31)을 동시에 절단할 수 없다. 이 때문에, 이 방법이 특히 유효하다.
스텔스 다이싱법으로는, 반도체 웨이퍼 내부에, 반도체 웨이퍼의 각 회로를 구획하는 절단 예정 라인을 따라 취약부를 형성한다. 이 상태에서는, 각 칩군이 취약부를 매개로 연접(連接)해 있어, 전체적으로 웨이퍼 형상을 유지하고 있다. 취약부의 형성은, 절단 예정 라인을 따라 반도체 웨이퍼 내부에 초점을 맞추어 레이저광을 조사함으로써 행해진다. 레이저광의 조사에 의해, 웨이퍼 내부가 국소적으로 가열되어 결정구조의 변화 등에 의해 개질된다. 개질된 부분은, 주변의 부위에 비해 과잉의 스트레스 상태에 놓여, 잠재적으로 취약하다. 따라서, 반도체 웨이퍼에 스트레스를 가하면, 이 취약부를 기점으로 웨이퍼의 상하방향으로 균열이 성장하여, 웨이퍼를 칩마다 분할할 수 있다. 스트레스로서는 기계적인 진동이나 초음파 등을 활용할 수 있고, 이것으로 고정 지그 상의 웨이퍼를 분할할 수 있다.
이와 같은 스텔스 다이싱법의 상세는, 예를 들면 「전자재료, 2002년 9월, 17~21페이지」, 일본국 특허공개 제2003-88982호 공보에 기재되어 있다.
또한, 다이싱 시트에 첩부된 웨이퍼를 상기와 같이 스텔스 다이싱법에 의해 개편화를 행하는 경우는, 익스팬드와 동시에 웨이퍼를 개편화해도 된다. 익스팬드 시에 다이싱 시트를 연신할 때의 장력은, 다이싱 시트 상에 고정되어 있는 웨이퍼로 전파된다. 이때, 웨이퍼 내부에 취약부가 형성되어 있으면, 이 취약부가 장력에 저항할 수 없어, 취약부에서 파단이 발생한다. 그 결과, 취약부를 기점으로 하여 웨이퍼의 상하방향으로 균열이 발생하여, 웨이퍼를 칩마다 분할할 수 있다. 이렇게 형성된 칩은 전술한 바와 같이 다이싱 시트로부터 고정 지그의 밀착층으로 전사함으로써 고정 지그 상에 칩을 배열할 수 있다.
또한, 이른바 선(先) 다이싱을 응용해도 된다. 즉, 반도체 회로가 형성된 웨이퍼 표면으로부터 그 웨이퍼 두께보다도 얕은 컷팅 깊이의 홈을 형성하고, 그 회로면에 표면 보호 시트를 첩착(貼着)하여, 상기 반도체 웨이퍼의 이면 연삭을 행함으로써 웨이퍼의 두께를 얇게 하는 동시에, 최종적으로는 개개의 칩(13)으로의 분할을 행하여, 연삭면을 밀착층(31)에 밀착시키고, 그 표면 보호 시트를 박리함으로써, 밀착층(31) 상에 복수의 칩(13)이 웨이퍼 형상 그대로 정렬된 상태를 달성해도 된다.
<픽업장치>
도 6은 본 발명의 일 실시예의 픽업장치(100)를 나타낸 것이고, 도 4 및 도 5는 픽업장치(100)에 의한 픽업방법을 모식적으로 나타낸 도면이다.
본 실시예에 있어서의 픽업장치(100)는, 그 상면에 고정 지그(3)를 탑재하기 위한 테이블(51)이 배치된다. 테이블(51)에는, 고정 지그(3)의 하부를 구성하는 지그 기대(30)를 흡착 고정하기 위한 흡착부(50)가 복수개 형성되는 동시에, 중앙부에 고정 지그(3)의 관통 구멍(38)을 매개로 구획공간(37)을 흡인하기 위한 흡인 부(52)가 형성되어 있다. 흡인부(52)의 외측에 설치된 복수개의 흡인부(50)는, 테이블(51)의 내부에서 연통되고 있으며, 이들은 배관통로(54)를 매개로 동일한 진공장치(56)에 접속되어 있다. 한편, 흡인부(52)는 고정 지그(3)의 관통 구멍(38)과 대응하는 위치에 형성되어 있으며, 이 흡인부(52)는 배관통로(60)를 매개로 다른 진공장치(4)에 접속되고, 진공장치는 각각 독립적으로 제어 가능하게 되어 있다.
이와 같이 하여, 픽업장치(100)로는, 진공장치(56)를 구동시킴으로써, 테이블(51) 상에 올려놓여진 고정 지그(3)를 이동 불능으로 고정할 수 있다. 한편, 진공장치(4)를 구동시킴으로써, 고정 지그(3)의 밀착층(31)이 요철 형상으로 변형되어, 밀착층(31) 상의 칩(13)을 픽업 가능한 상태로 변화시킬 수 있다.
본 실시예에 있어서의 픽업장치(100)는, 테이블(51)이 X 방향, Y 방향 및 회전방향으로 이동 가능하게 되어 있다. 이 픽업장치(100)는, 장치 프레임의 기저부로부터 순서대로, X 방향으로 이동 가능한 제1 테이블(42)과, 제1 테이블(42)의 상부에, X 방향에 대해 직교하는 Y 방향(도 6의 지면(紙面)에 대해 직각인 방향)으로 이동 가능한 제2 테이블(44)과, 회전장치(49)를 가지고 있다. 제1 테이블(42)에서는, 상부측의 작동대(operation base)(42a)가 하방부(42b)에 대해 X 방향으로 이동하고, 제2 테이블(44)에서는, 상부측의 작동대(44a)가 하방부(44b)에 대해 Y 방향으로 이동한다. 또한, 이 제2 테이블(44) 상에는 모터가 내장된 회전대(46)가 구비되고, 이 회전대(46)의 구동에 의해, 상부의 턴테이블(48)이 수평방향으로 임의의 각도로 회전 가능하게 되어 있다. 그리고, 이 턴테이블(48) 상에, 흡착부(50, 52)를 구비한 테이블(51)이 세팅된다.
본 실시예의 픽업장치(100)는, 테이블(51)의 상방에 흡착 콜릿(70)이 배치된다. 흡착 콜릿은 그 하부에 흡착부(70a)를 가지고, 도시하지 않는 진공장치와 연통하며, 흡착부(70a)의 하면은 칩(13)을 흡착 유지 가능하게 되어 있다. 또한, 흡착 콜릿(70)은, 그 암부(arm portion)가 상승 하강 및 수평방향으로 동작 가능하여, 칩(13)으로 하강 근접하여 흡착부(70)가 흡착함으로써 칩(13)을 고정 지그(3)로부터 픽업할 수 있다. 또한, 암부가 상승하고, 계속해서 수평방향으로 이동함으로써, 흡착 콜릿(70)은 칩(13)을 목적하는 장소로 이송할 수 있다.
픽업장치(100)의 측방에는, 도시하지 않는 칩 회수장치 또는 칩 본드장치가 배치되고, 흡착 콜릿(70)이 이송하는 칩(13)을 받아, 소정의 처리가 행해지도록 되어 있다.
다음으로 본 실시예에 있어서의 픽업장치(100)를 사용한 칩(13)의 픽업방법에 대해 설명한다.
전술한 수단 등에 의해 고정 지그(3)의 밀착층(31)의 면 상에 반도체 웨이퍼를 개편화하여 칩(13)을 배열한다. 칩(13)을 밀착한 고정 지그(3)를, 픽업장치(100)의 테이블(51) 상에, 고정 지그의 관통 구멍(38)과 테이블(51)의 흡착부(52)가 일치하도록 탑재한다. 진공장치(56)를 구동하여 복수의 흡착부(50)에 부압(negative pressure)을 가함으로써, 고정 지그(3)가 테이블(51)에 이동 불능으로 고정된다. 여기서 진공장치(4)를 구동하고, 고정 지그(3)의 구획공간(37)을 흡인하여 밀착층(31)을 요철 형상으로 변형시킨다. 이에 따라, 칩(13)은 밀착층(31) 상에 점접촉으로만 밀착하게 되어, 세침의 밀어올림 없이 픽업 가능한 상태가 된다.
계속해서, 도시하지 않는 카메라 등으로 칩(13)의 배열을 관찰하고, 픽업 대상 칩이 흡착 콜릿(70)의 수수 위치(receiving point)에 일치하도록 제1 테이블(42), 제2 테이블(44) 및 회전장치(49)를 조작하여, 테이블(51)을 소정 위치로 이동시킨다. 목적의 칩의 X 방향, Y 방향 및 각도가 흡착 콜릿(70)에 상대한 것이 확인되었을 때, 흡착 콜릿(70)이 하강된다. 흡착 콜릿(70)이 칩(13)의 표면에 접촉하지 않을 정도로 근접했을 때, 흡착부(70a)에 부압을 가함으로써, 칩(13)을 고정 지그(3)의 밀착층(37)으로부터 픽업한다. 픽업된 칩(13)은, 흡착 콜릿(70)으로 도시하지 않는 칩 회수장치 또는 칩 본드장치로 이송되어, 다음 공정이 되는 소정의 처리가 행해진다.
이와 같이 본 실시예의 픽업장치(100)에서는, 세침에 의한 밀어올림을 필요로 하지 않기 때문에, 칩(13)에 데미지를 주는 경우도 없다. 따라서 고품질의 칩(13)을 다음 공정에 제공할 수 있다.

Claims (7)

  1. 칩이 고정되어 있는 고정 지그로부터 칩을 픽업하는 방법으로서,
    상기 고정 지그는, 편면에 복수의 돌기물을 가지며, 또한 그 편면의 바깥둘레부에 상기 돌기물과 대략 같은 높이의 측벽을 갖는 지그 기대(jig base)와, 그 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽의 상면에서 접착된 밀착층으로 되고, 상기 지그 기대의 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되며, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통 구멍이 설치되어 있고,
    상기 칩을 상기 고정 지그의 밀착층면에 고정된 상태로 하는 칩 고정공정과,
    상기 관통 구멍을 통하여 상기 구획공간 내의 공기를 흡인하여 상기 밀착층을 변형시키는 밀착층 변형공정과,
    상기 칩의 상면측으로부터 흡착 콜릿이 상기 칩을 흡인하여, 당해 칩을 상기 밀착층으로부터 완전히 픽업하는 픽업공정을 포함하는 것을 특징으로 하는 칩의 픽업방법.
  2. 제1항에 있어서,
    상기 칩이 반도체 웨이퍼를 개편화(個片化)한 반도체 칩인 것을 특징으로 하는 칩의 픽업방법.
  3. 제2항에 있어서,
    상기 반도체 칩이, 반도체 칩을 다이싱 시트 상에서 다이싱을 행하여 개편화된 것으로, 반도체 칩이 노출된 면을 상기 고정 지그의 밀착층에 밀착시킨 후, 다이싱 시트를 박리함으로써 반도체 칩을 고정 지그의 밀착층면에 배열시킨 것을 특징으로 하는 칩의 픽업방법.
  4. 제2항에 있어서,
    상기 반도체 칩이, 반도체 웨이퍼의 회로면측을 하프컷하고 회로면을 보호 시트로 보호하여 이면측으로부터 하프컷의 홈까지 도달하도록 연삭을 행하여 개편화된 것으로, 반도체 칩이 노출된 면을 상기 고정 지그의 밀착층에 밀착시킨 후, 보호 시트를 박리함으로써 반도체 칩을 고정 지그의 밀착층면에 배열시킨 것을 특징으로 하는 칩의 픽업방법.
  5. 제2항에 있어서,
    상기 반도체 칩이, 레이저광에 의해 반도체 웨이퍼의 층 내에 취약부를 형성하고, 그 취약부의 궤적이 목적하는 윤곽이 되도록 레이저광을 대향 이동시켜, 반도체 웨이퍼에 충격을 주어 그 취약부의 궤적을 파단시켜서 개편화된 것으로, 레이저광을 조사하기 전에 반도체 웨이퍼를 고정 지그의 밀착층에 밀착시킨 것을 특징으로 하는 칩의 픽업방법.
  6. 제1항 내지 제5항 중 어느 한 항의 픽업방법에 있어서 사용하는 픽업장치로서, 상기 고정 지그를 고정하는 테이블과 칩을 흡인 유지하는 흡착 콜릿을 가지고, 상기 테이블은 상기 고정 지그 본체를 고정하는 흡착부와, 고정 지그의 관통 구멍에 접속하여 상기 구획공간을 흡인하기 위한 흡인부가 개구하여, 각각 독립적으로 흡착이 가능해져 있는 것을 특징으로 하는 칩의 픽업장치.
  7. 제6항에 있어서,
    상기 테이블은 X 방향, Y 방향, 회전방향으로 이동 가능하여, 목표의 칩과 흡착 콜릿이 정면으로 마주하도록 위치 제어 가능한 것을 특징으로 하는 칩의 픽업장치.
KR1020097009842A 2006-10-18 2007-10-12 칩의 픽업방법 및 픽업장치 KR101143036B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006283983A JP2008103493A (ja) 2006-10-18 2006-10-18 チップのピックアップ方法及びピックアップ装置
JPJP-P-2006-283983 2006-10-18
PCT/JP2007/070009 WO2008047731A1 (fr) 2006-10-18 2007-10-12 Procédé de saisie de puces et appareil de saisie de puces

Publications (2)

Publication Number Publication Date
KR20090080084A true KR20090080084A (ko) 2009-07-23
KR101143036B1 KR101143036B1 (ko) 2012-05-11

Family

ID=39313962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097009842A KR101143036B1 (ko) 2006-10-18 2007-10-12 칩의 픽업방법 및 픽업장치

Country Status (7)

Country Link
US (1) US20100289283A1 (ko)
EP (1) EP2080219A4 (ko)
JP (1) JP2008103493A (ko)
KR (1) KR101143036B1 (ko)
CN (1) CN101529575A (ko)
TW (1) TW200822272A (ko)
WO (1) WO2008047731A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000408A (ko) * 2013-06-24 2015-01-02 토와 가부시기가이샤 전자 부품용의 수용 지그, 그 제조 방법 및 개편화 장치
KR20190033348A (ko) * 2017-09-21 2019-03-29 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812660B2 (ja) * 2007-03-09 2011-11-09 信越ポリマー株式会社 基板等の取扱装置及び基板等の取扱方法
JP5196838B2 (ja) 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP5234601B2 (ja) * 2008-06-24 2013-07-10 信越ポリマー株式会社 トレー治具
JP2010036974A (ja) * 2008-08-07 2010-02-18 Shin Etsu Polymer Co Ltd 保持治具
JP4397429B1 (ja) * 2009-03-05 2010-01-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
KR101141154B1 (ko) * 2009-09-21 2012-07-13 세메스 주식회사 기판 가열 유닛, 이를 포함하는 기판 처리 장치, 그리고 이를 이용한 기판 처리 방법
CN102034732B (zh) * 2009-09-30 2015-01-21 京瓷株式会社 吸附用构件、使用其的吸附装置及带电粒子线装置
US8251422B2 (en) * 2010-03-29 2012-08-28 Asm Assembly Automation Ltd Apparatus for transferring electronic components in stages
JP5477645B2 (ja) * 2010-04-20 2014-04-23 三菱電機株式会社 半導体基板の製造方法および半導体製造装置
CN101976653A (zh) * 2010-08-28 2011-02-16 大连佳峰电子有限公司 一种芯片拾取转运装置及其运转方法
JP5535011B2 (ja) * 2010-09-06 2014-07-02 信越ポリマー株式会社 基板用の保持治具
JP5767052B2 (ja) * 2011-07-29 2015-08-19 リンテック株式会社 転写装置および転写方法
JP2013102126A (ja) * 2011-10-14 2013-05-23 Fuji Electric Co Ltd 半導体装置の製造方法および半導体装置の製造装置
EP2946890A1 (en) * 2013-01-15 2015-11-25 Meiko Electronics Co., Ltd. Reduced pressure adhesion device
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
CN104476568B (zh) * 2014-12-16 2015-11-18 贵州联合光电股份有限公司 用于取放电子元件的可调式气动装置
JP6380160B2 (ja) * 2015-02-25 2018-08-29 三菱電機株式会社 真空ピンセット及び半導体装置の製造方法
JP6600354B2 (ja) * 2015-05-26 2019-10-30 株式会社イシダ 物品吸着用部品
US20160375653A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Integrated circuit die transport apparatus and methods
CN105960106A (zh) * 2016-04-21 2016-09-21 京东方科技集团股份有限公司 假压头及其工作方法
JP2018056159A (ja) * 2016-09-26 2018-04-05 セイコーエプソン株式会社 粘着テープ剥離治具、半導体チップの製造装置、memsデバイスの製造装置、液体噴射ヘッドの製造装置、および、粘着テープ剥離方法
JP6918537B2 (ja) * 2017-03-24 2021-08-11 東レエンジニアリング株式会社 ピックアップ方法、ピックアップ装置、及び実装装置
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2019029650A (ja) * 2017-07-26 2019-02-21 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
JP6353969B1 (ja) * 2017-11-29 2018-07-04 株式会社ユー・エム・アイ 搬送具と搬送方法と搬送具ユニット
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
KR102594542B1 (ko) * 2018-10-31 2023-10-26 세메스 주식회사 다이 이젝팅 장치
US10804134B2 (en) * 2019-02-11 2020-10-13 Prilit Optronics, Inc. Vacuum transfer device and a method of forming the same
JP2020181887A (ja) * 2019-04-25 2020-11-05 三菱電機株式会社 半導体装置の製造方法
CN111863690B (zh) * 2019-04-29 2023-10-20 成都辰显光电有限公司 批量转移头及其加工方法
CN110985520A (zh) * 2019-12-24 2020-04-10 扬州海科电子科技有限公司 一种用于芯片自吸附凝胶盘的真空底座
KR102294505B1 (ko) * 2020-01-02 2021-08-30 (주) 예스티 기판 처리 장치
CN112967987B (zh) * 2020-10-30 2022-03-01 重庆康佳光电技术研究院有限公司 芯片转移基板和芯片转移方法
CN113212943B (zh) * 2021-07-07 2021-09-07 杭州硅土科技有限公司 用于精密器件包装的自清洁真空释放吸附盒及自清洁方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP4266106B2 (ja) * 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP2003229469A (ja) * 2002-02-04 2003-08-15 Disco Abrasive Syst Ltd 半導体チップピックアップ装置
JP2003088982A (ja) 2002-03-29 2003-03-25 Hamamatsu Photonics Kk レーザ加工方法
JP4314868B2 (ja) * 2003-04-10 2009-08-19 パナソニック株式会社 半導体チップのピックアップ装置およびピックアップ方法ならびに吸着剥離ツール
JP4513534B2 (ja) * 2003-12-03 2010-07-28 株式会社ニコン 露光装置及び露光方法、デバイス製造方法
SG2014014955A (en) * 2003-12-03 2014-07-30 Nippon Kogaku Kk Exposure apparatus, exposure method, method for producing device, and optical part
JP2006054289A (ja) * 2004-08-11 2006-02-23 Nikon Corp 基板保持装置、ステージ装置、露光装置、及びデバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000408A (ko) * 2013-06-24 2015-01-02 토와 가부시기가이샤 전자 부품용의 수용 지그, 그 제조 방법 및 개편화 장치
KR20190033348A (ko) * 2017-09-21 2019-03-29 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법
KR20230017900A (ko) * 2017-09-21 2023-02-06 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법
US11631608B2 (en) 2017-09-21 2023-04-18 Samsung Electronics Co., Ltd. Support substrates, methods of fabricating semiconductor packages using the same, and methods of fabricating electronic devices using the same
US11908727B2 (en) 2017-09-21 2024-02-20 Samsung Electronics Co., Ltd. Support substrates, methods of fabricating semiconductor packages using the same, and methods of fabricating electronic devices using the same

Also Published As

Publication number Publication date
EP2080219A4 (en) 2010-12-29
KR101143036B1 (ko) 2012-05-11
US20100289283A1 (en) 2010-11-18
JP2008103493A (ja) 2008-05-01
EP2080219A1 (en) 2009-07-22
TW200822272A (en) 2008-05-16
CN101529575A (zh) 2009-09-09
WO2008047731A1 (fr) 2008-04-24

Similar Documents

Publication Publication Date Title
KR101143036B1 (ko) 칩의 픽업방법 및 픽업장치
KR101399690B1 (ko) 접착제 부착 칩의 제조방법
KR20090071636A (ko) 고정 지그, 칩의 픽업방법 및 픽업장치
KR101244482B1 (ko) 반도체 장치의 제조 방법
JP5652940B2 (ja) 半導体チップ付着装置、及び半導体チップ付着方法
KR101442305B1 (ko) 고정 지그 및 작업물의 처리 방법
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
JP2003133395A (ja) 半導体基板用治具及びこれを用いた半導体装置の製造方法
KR20070113109A (ko) 반도체장치의 제조방법
KR102413733B1 (ko) 정렬 지그, 정렬 방법 및 전착 방법
JP5234644B2 (ja) 粘着保持トレー
KR20100052471A (ko) 작업물 반송 방법 및 작업물 전달 기구를 갖는 장치
TWI354325B (ko)
JP5328422B2 (ja) 電子部品保持具
JP2004186352A (ja) 半導体装置及び半導体装置の製造方法
JP2013105778A (ja) 電子部品保持具
JP2004273639A (ja) 半導体装置の製造方法
JP2013004697A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2011151229A (ja) 接着シート用支持媒体および支持フレーム
JP2006237504A (ja) 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法
JP2020043150A (ja) ウェーハの加工方法
JP2016164940A (ja) ダイシングフィルム及び半導体装置の製造方法
JP2009187969A (ja) 基板の加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee