KR20090058011A - 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 Download PDF

Info

Publication number
KR20090058011A
KR20090058011A KR1020097006883A KR20097006883A KR20090058011A KR 20090058011 A KR20090058011 A KR 20090058011A KR 1020097006883 A KR1020097006883 A KR 1020097006883A KR 20097006883 A KR20097006883 A KR 20097006883A KR 20090058011 A KR20090058011 A KR 20090058011A
Authority
KR
South Korea
Prior art keywords
reference voltage
slope
imaging device
comparison
reference voltages
Prior art date
Application number
KR1020097006883A
Other languages
English (en)
Other versions
KR101391505B1 (ko
Inventor
유스께 오이께
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090058011A publication Critical patent/KR20090058011A/ko
Application granted granted Critical
Publication of KR101391505B1 publication Critical patent/KR101391505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 열병렬 ADC 탑재된 CMOS 이미지 센서에 있어서, 고해상도 AD 변환을 고속으로 실행하는 것을 가능하게 한다. 본 발명은 열병렬 ADC 탑재된 CMOS 이미지 센서 (10)에 있어서, 슬로프의 기울기가 서로 다른 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5를 이용함과 동시에, 단위 화소 (11)의 출력 전압 Vx와 참조 전압 Vref1 내지 Vref4를 비교하는 비교 회로 (32)와, 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5를 비교하는 비교 회로 (33)을 칼럼 처리 회로 (15)에 갖고, 비교 회로 (32), (33) 및 업/다운 카운터 (34)의 각 동작에 의해서 고해상도 AD 변환을 고속으로 실행한다.
광전 변환 소자, 화소 어레이부, 열 신호선, 행 주사 수단, 아날로그-디지탈 변환 수단, 비교 수단, 고체 촬상 장치

Description

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치{SOLID STATE IMAGING DEVICE, SOLID STATE IMAGING DEVICE DRIVE METHOD, AND IMAGING DEVICE}
본 발명은 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치에 관한 것으로서, 특히 단위 화소의 행렬 형상의 배열에 대하여 열마다 아날로그-디지탈 변환 회로(이하, ADC(Analog-Digital Converter)라고 함)를 배치하여 이루어지는 열병렬 ADC 탑재된 고체 촬상 장치, 상기 고체 촬상 장치의 구동 방법 및 상기 고체 촬상 장치를 이용한 촬상 장치에 관한 것이다.
고체 촬상 장치, 예를 들면, 열병렬 ADC 탑재된 CMOS 이미지 센서에 있어서, 단위 화소로부터 출력되는 아날로그 신호를 참조 전압과 비교하고, 그 비교 결과를 기초로 디지탈 신호로 변환하는 ADC에 업/다운 카운터를 이용함으로써, 단위 화소의 리셋트 시에 출력되는 리셋트 레벨의 오프셋치를 캔슬하는 동작을 용이하게 한 기술이 보고되어 있다(예를 들면, 일본 특허 공개 제2005-303648호 공보 참조).
도 11은 종래예에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서 (100)의 구성을 도시하는 블럭도이다.
도 11에 있어서, 단위 화소 (101)은 포토다이오드 및 화소내 증폭기를 갖고, 행렬 형상으로 2차원 배치됨으로써 화소 어레이부 (102)를 구성하고 있다. 이 화 소 어레이부 (102)의 n행 m열의 화소 배치에 대하여, 행마다 행 제어선 (103)(103-1 내지 103-n)이 배선되고, 열마다 열 신호선 (104)(104-1 내지 104-m)가 배선되어 있다. 화소 어레이부 (102)의 행 어드레스나 행 주사의 제어는, 행 주사 회로 (105)에 의해 행 제어선 (103-1) 내지 (103-n)을 통해 행해진다.
열 신호선 (104-1) 내지 (104-m)의 각 일단측에는, 이들 열 신호선 (104-1) 내지 (104-m) 마다 칼럼 처리 회로 (106)이 배치되어 있다. 칼럼 처리 회로 (106)은, 비교 회로 (107), 업/다운 카운터 (108), 전송 스위치 (109) 및 메모리 회로 (110)을 갖는 구성으로 되어 있다.
이 칼럼 처리 회로 (106)에 있어서, 비교 회로 (107)은 열 신호선 (104-1) 내지 (104-m)을 통해 얻어지는 선택행의 단위 화소 (101)의 출력 신호와, 디지탈≡ 아날로그 변환 회로(이하, DAC(Digital-Analog Converter)라고 함) (111)에 의해서 생성되는 참조 전압 Vref와의 대소 비교를 행한다. DAC (111)은 마스터 클럭 MCK에 동기하여 동작하는 타이밍 제어 회로 (112)로부터 공급되는 제어 신호 CS1과 클럭 CKS에 기초하여 참조 전압 Vref를 생성한다.
업/다운 카운터 (108)은 타이밍 제어 회로 (112)로부터 공급되는 제어 신호 CS2에 의해서 동작이 제어되고, 클럭 CK에 동기하여 카운터의 업 카운트 또는 다운 카운트를 실행하고, 비교 회로 (107)의 출력 Vco의 변화에 의해 카운트를 정지한다. 전송 스위치 (109)는 타이밍 제어 회로 (112)로부터 공급되는 제어 신호 CS3에 의해서 온(닫힘)/오프(열림) 제어되고, 업/다운 카운터 (108)의 카운트치를 메모리 회로 (110)에 전송한다. 메모리 회로 (110)에 유지된 카운트치는 열 주사 회 로 (113)에 의한 열 주사에 의해서 순차 수평 출력선 (114)에 판독되어, 촬상 데이터로서 얻어진다.
다음으로, 상기 구성의 종래예에 따른 CMOS 이미지 센서 (100)의 동작을 도 12의 타이밍차트를 이용하여 설명한다.
1회째의 판독 동작에서는, 단위 화소 (101)의 리셋트 성분 ΔV가 판독된다. 이 리셋트 성분 ΔV에는 단위 화소 (101)마다 변동되는 고정 패턴 노이즈가 오프셋으로서 포함되어 있다. 다만, 리셋트 성분 ΔV의 변동은 일반적으로 작고, 또한 리셋트 레벨은 전체 화소 공통이기 때문에, 열 신호선 (104-1) 내지 (104-m)의 신호 전압 Vx는 대략 기지이다.
따라서, 1회째의 리셋트 성분 ΔV의 판독 시에는, 참조 전압 Vref를 조정함으로써, 비교 회로 (107)에서의 비교 기간을 짧게 하는 것이 가능하다. 리셋트 성분 ΔV의 판독에 있어서는, 업/다운 카운터 (108)은 클럭 CK에 동기하여 다운 카운트를 실행하고, 비교 회로 (107)의 출력 Vco가 변화할 때까지 카운트를 계속한다. 비교 회로의 출력 Vco가 변화하여, 카운트가 정지했을 때의 카운트치가 ΔV가 된다.
2회째의 판독으로 단위 화소 (101)의 신호 성분 Vsig를 판독하는데, 이 때, 판독된 값에는, 신호 성분 Vsig에 추가로 변동 성분 ΔV가 포함된다. 2회째의 판독 시에 있어서는, 업/다운 카운터 (108)은 클럭 CK에 동기하여 업 카운트를 실행하고, 비교 회로 (107)의 출력 Vco가 변화할 때까지 카운트를 계속한다.
업 카운트한 카운트치는 신호 성분 Vsig와 변동 성분 ΔV의 합이 되기 때문 에, 2회째의 판독 결과로부터 1회째의 판독 결과를 뺀 값이 신호 성분 Vsig가 된다. 즉, 1회째 판독 전의 카운터 초기치로부터 업 카운트된 값이 신호 성분 Vsig가 된다. 이것은, 변동 성분을 캔슬하는 상관 2중 샘플(CDS: Correlated Double Sample)의 동작에 상당한다.
열병렬 ADC 탑재된 CMOS 이미지 센서 (100)에 있어서는, AD 변환의 고해상도화가 요구되는 한편, 입사 광량이 큰 단위 화소에서는 쇼트노이즈에 기인한 랜덤 노이즈가 지배적이 되어, 고해상도의 AD 변환의 필요성은 낮다. 고해상도 AD 변환은 입사 광량이 작고, 단위 화소 (101)의 출력 진폭이 작은 경우에 특히 요구되고 있다.
상술한 종래예에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서 (100)에 있어서는, AD 변환의 해상도를 고정밀로 하는 경우에, 업/다운 카운터 (108)의 카운터 동작에 필요한 클럭수가 증가한다. 예를 들면, 10 bit의 AD 변환을 실행하는 경우에는 210 클럭(=1024 클럭) 필요해지고, 또한 2 bit 추가하여 12 bit의 AD 변환을 실행하는 경우에는 212 클럭(=4096) 필요하게 된다. 즉, 필요한 클럭수가 해상도의 지수 오더가 되어, 고해상도 AD 변환과 AD 변환의 고속화의 양립이 곤란하였다.
따라서, 본 발명은 고해상도 AD 변환을 고속으로 실행하는 것이 가능한 고체 촬상 장치, 상기 고체 촬상 장치의 구동 방법 및 촬상 장치를 제공하는 것을 목적으로 한다.
<발명의 개시>
상기 목적을 달성하기 위해서, 본 발명은 광전 변환 소자를 포함하는 단위 화소가 행렬 형상으로 2차원 배치됨과 동시에, 상기 단위 화소의 행렬 형상 배치에 대하여 열마다 열 신호선이 배선되어 이루어지는 화소 어레이부와, 상기 화소 어레이부의 각 단위 화소를 행마다 선택 제어하는 행 주사 수단을 구비한 고체 촬상 장치에 있어서, 상기 행 주사 수단에 의해서 선택 제어된 행의 단위 화소로부터 상기 열 신호선을 통해 출력되는 아날로그 신호를 동일 기울기의 슬로프 형상의 복수의 제1 참조 전압 중 어느 1개와 비교함과 동시에, 상기 제1 참조 전압과 슬로프의 기울기가 서로 다른 제2 참조 전압과 상기 복수의 제1 참조 전압 중 어느 하나를 비교하고, 이들의 비교 결과에 따른 카운트량으로 카운트 동작을 행하고 그 카운트치를 디지탈 신호로 하는 AD 변환 동작을 행하는 구성을 채용하고 있다.
상기 구성의 고체 촬상 장치에 있어서, 슬로프 형상의 참조 전압으로서 n개의 제1 참조 전압을 이용하고, 이들 제1 참조 전압 중에서 아날로그 신호의 신호 레벨에 적합한 참조 전압을 이용하여 레벨 판정을 행함으로써, AD 변환에 요하는 시간을 단일의 참조 전압을 이용하는 경우의 1/n로 단축할 수 있다. 특히, n개의 제1 참조 전압에 추가로, 이들 제1 참조 전압과 슬로프의 기울기가 서로 다른 제2 참조 전압을 이용함과 동시에, 제1, 제2 비교 수단을 갖고, 이들 비교 수단 및 계수 수단의 각 동작에 의해서 AD 변환 동작을 행함으로써, n개의 제1 참조 전압의 오프셋 정밀도에 의존하지 않고서, 고해상도 AD 변환을 고속으로 실행할 수 있다.
본 발명에 따르면, AD 변환에 요하는 시간을 단축할 수 있음과 동시에, n개의 제1 참조 전압의 오프셋 정밀도에 의존하지 않고서, 고해상도 AD 변환을 고속으 로 실행할 수 있음에 의해, 고해상도 AD 변환을 고속으로 실행하는 것이 가능하게 되기 때문에, 고품질의 화상을 고프레임 레이트로 취득할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서의 구성을 도시하는 블럭도이다.
도 2는 AD 변환의 원리 설명도(그 1)이다.
도 3은 AD 변환의 원리 설명도(그 2)이다.
도 4는 제1 실시 형태에 따른 CMOS 이미지 센서의 회로 동작의 설명에 제공하는 타이밍차트이다.
도 5는 입사 광량과 노이즈 레벨의 관계를 도시한 도면이다.
도 6은 본 발명의 제2 실시 형태에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서의 구성을 도시하는 블럭도이다.
도 7은 제2 실시 형태에 따른 CMOS 이미지 센서의 회로 동작의 설명에 제공하는 타이밍차트이다.
도 8은 오프셋 생성 회로의 구성의 일례를 도시하는 블럭도이다.
도 9는 오프셋 생성 회로의 회로 동작의 설명에 제공하는 타이밍차트이다.
도 10은 본 발명에 따른 촬상 장치의 구성의 일례를 도시하는 블럭도이다.
도 11은 종래예에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서의 구성을 도시하는 블럭도이다.
도 12는 종래예에 따른 CMOS 이미지 센서의 회로 동작의 설명에 제공하는 타 이밍차트이다.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세히 설명한다.
[제1 실시 형태]
도 1은 본 발명의 제1 실시 형태에 따른 고체 촬상 장치, 예를 들면 열병렬 ADC 탑재된 CMOS 이미지 센서의 구성을 도시하는 블럭도이다.
도 1에 도시된 바와 같이, 본 실시 형태에 따른 CMOS 이미지 센서 (10)은 광전 변환 소자를 포함하는 단위 화소 (11)이 행렬 형상(매트릭스 형상)에 다수 2차원 배치되어 이루어지는 화소 어레이부 (12)를 가짐과 동시에, 그 주변의 구동계 및 신호 처리계로서, 행 주사 회로 (13), 참조 전압 생성 회로 (14), 칼럼 처리 회로 (15), 열 주사 회로 (16), 수평 출력선 (17) 및 타이밍 제어 회로 (18)을 갖는 구성으로 되어 있다.
이 시스템 구성에 있어서, 타이밍 제어 회로 (18)은 마스터 클럭 MCK에 기초하여, 행 주사 회로 (13), 참조 전압 생성 회로 (14), 칼럼 처리 회로 (15) 및 열 주사 회로 (16) 등의 동작의 기준이 되는 클럭 신호 CK나 제어 신호 CS1 내지 CS3 등을 생성하여, 행 주사 회로 (13), 참조 전압 생성 회로 (14), 칼럼 처리 회로 (15) 및 열 주사 회로 (16) 등에 대하여 제공한다.
단위 화소 (11)로서는, 여기서는 도시를 생략하지만, 광전 변환 소자(예를 들면, 포토다이오드)에 추가로, 예를 들면, 상기 광전 변환 소자로 광전 변환하여 얻어지는 전하를 FD(플로팅 디퓨전)부에 전송하는 전송 트랜지스터와, 상기 FD부의 전위를 제어하는 리셋트 트랜지스터와, FD부의 전위에 따른 신호를 출력하는 증폭 트랜지스터를 갖는 3 트랜지스터 구성의 것이나, 또한 화소 선택을 행하기 위한 선택 트랜지스터를 별도로 갖는 4 트랜지스터 구성의 것 등을 사용할 수 있다.
화소 어레이부 (12)에는, 단위 화소 (11)의 n행 m열의 배열에 대하여, 화소행마다 행 제어선 (21)(21-1 내지 21-n)이 배선되고, 화소열마다 열 신호선 (22)(22-1 내지 22-m)이 배선되어 있다. 행 제어선 (21-1) 내지 (21-n)의 각 일단은, 행 주사 회로 (13)의 각 행에 대응한 각 출력단에 접속되어 있다. 행 주사 회로 (13)은 시프트 레지스터 또는 어드레스 디코더 등에 의해서 구성되어, 행 제어선 (21-1) 내지 (21-n)을 통해 화소 어레이부 (12)의 행 어드레스나 행 주사의 제어를 행한다.
참조 전압 생성 회로 (14)는 시간이 경과함에 따라서 레벨이 계단 형상으로 변화하는 슬로프 형상(경사 형상)의 파형의 참조 전압 Vref를 생성하는 수단으로서, 예를 들면 DAC(디지탈-아날로그 변환 회로)를 이용하고, 타이밍 제어 회로 (18)로부터 주어지는 제어 신호 CS1에 의한 제어 하에서, 상기 타이밍 제어 회로 (18)로부터 주어지는 클럭 CK에 기초하여, 서로 다른 기울기의 슬로프를 갖는 복수 계통, 예를 들면 2계통의 참조 전압 Vref를 생성하는 DAC (141), (142)를 갖는 구성으로 되어 있다. 또한, 슬로프 형상의 파형의 참조 전압 Vref1 내지 Vref5를 생성하는 수단으로서는 DAC에 한정되는 것은 아니다.
DAC (141)은 슬로프의 기울기가 동일하고, 오프셋이 서로 다른 예를 들면 하강하는 슬로프의 복수, 예를 들면 4개의 참조 전압 Vref1 내지 Vref4를 생성한다. 한편, DAC (142)는 타이밍 제어 회로 (18)로부터 주어지는 제어 신호 CS1에 의한 제어 하에서, 참조 전압 Vref1 내지 Vref4와 슬로프의 기울기가 서로 다른, 구체적으로는 참조 전압 Vref1 내지 Vref4보다도 슬로프의 기울기가 큰, 예를 들면 상승하는 슬로프의 참조 전압 Vref5를 생성한다.
칼럼 처리 회로 (15)는, 예를 들면, 화소 어레이부 (12)의 화소열마다, 즉 열 신호선 (22-1) 내지 (22-m)마다 설치되고, 화소 어레이부 (12)의 각 단위 화소 (11)로부터 열마다 출력되는 출력 전압(아날로그 신호) Vx를 디지탈 신호로 변환하는 AD 변환(아날로그-디지탈 변환) 수단으로서의 기능을 가지고 있다. 화소 어레이부 (12)의 화소열마다 설치되는 칼럼 처리 회로 (15)의 각각은 전부 동일 구성으로 되어 있다.
또한, 칼럼 처리 회로 (15)는 단위 화소 (11) 모두의 정보를 판독하는 프로그래시브 주사 방식에서의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드 시에 비하여, 단위 화소 (11)의 노광 시간을 1/N로 설정하여 프레임 레이트를 N배, 예를 들면 2배로 높이는 고속 프레임 레이트 모드와의 각 동작 모드에 대응한 AD 변환 동작을 선택적으로 행할 수 있는 구성으로 되어 있다.
통상 프레임 레이트 모드와 고속 프레임 레이트 모드의 모드 전환은, 타이밍 제어 회로 (18)로부터 주어지는 제어 신호 CS2, CS3에 의한 제어에 의해서 실행된다. 또한, 타이밍 제어 회로 (18)에 대해서는, 외부의 시스템 컨트롤러(도시하지 않음)으로부터, 통상 프레임 레이트 모드와 고속 프레임 레이트 모드의 각 동작 모드를 전환하기 위한 지시 정보가 주어진다.
(칼럼 처리 회로)
여기서, 칼럼 처리 회로 (15)의 구성의 상세에 대해서 구체적으로 설명한다.
칼럼 처리 회로 (15)는 참조 전압 선택 회로 (31), 비교 회로 (32), (33), 계수 수단인 업/다운 카운터(도면 중, U/DCNT) (34), 전송 스위치 (35) 및 메모리 회로 (36)을 갖는 구성으로 되어 있다.
참조 전압 선택 회로 (31)은, DAC (141)에서 생성된 예를 들면 4개의 참조 전압 Vref1 내지 Vref4를 입력으로 하여, 비교 회로 (32)의 비교 출력 Vco1에 기초하여 4개의 참조 전압 Vref1 내지 Vref4 중 어느 하나를 선택하여 비교 회로 (32)에 그 비교 기준 전압으로서 제공한다.
비교 회로 (32)는 화소 어레이부 (12)의 각 단위 화소 (11)로부터 열 신호선 (22-1) 내지 (22-m)을 통해서 주어지는 출력 전압 Vx와, 참조 전압 선택 회로 (31)에서 선택된 참조 전압 Vref1 내지 Vref4 중 어느 하나를 비교하여, 예를 들면, 하강하는 슬로프 파형의 참조 전압 Vref1 내지 Vref4가 출력 전압 Vx를 상회한 때에 비교 출력 Vco1이 액티브("H" 레벨) 상태가 되고, 참조 전압 Vref1 내지 Vref4가 출력 전압 Vx 이하인 때에 비교 출력 Vco1이 비액티브("L" 레벨) 상태가 된다.
비교 회로 (33)은 참조 전압 선택 회로 (31)에서 선택된 참조 전압 Vref1 내지 Vref4 중 어느 하나와, DAC (142)에서 생성된 참조 전압 Vref5를 비교하여, 하강하는 슬로프 파형의 참조 전압 Vref1 내지 Vref4가, 상승하는 슬로프 파형의 참조 전압 Vref5를 상회한 때에 비교 출력 Vco2가 액티브 상태가 되고, 참조 전압 Vref1 내지 Vref4가 참조 전압 Vref5 이하인 때에 비교 출력 Vco2가 비액티브 상태 가 된다.
업/다운 카운터 (34)는, 타이밍 제어 회로 (18)로부터 주어지는 제어 신호 CS2에 의한 제어 하에서, 타이밍 제어 회로 (18)로부터 DAC (141), (142)와 동시에 클럭 CK이 주어져, 상기 클럭 CK에 동기하여 다운(DOWN) 카운트 또는 업(UP) 카운트를 행함과 동시에, 비교 회로 (32), (33)의 각 비교 출력 Vco1, Vco2의 논리("H" 레벨/"L" 레벨)에 따라서 카운트량을 전환한다. 이 카운트량은 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5의 슬로프의 기울기의 비에 의해서 결정된다.
이와 같이, 본 발명에서는 칼럼 처리 회로 (15)에 복수의 비교 회로, 본 예에서는 2개의 비교 회로 (32), (33)을 가짐과 동시에, 슬로프의 기울기가 서로 다른 복수 계통의 참조 전압, 예를 들면 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5를 동시에 이용하는 것을 특징으로 한다. 그리고, 비교 회로 (32), (33) 및 업/다운 카운터 (34)의 각 동작에 의해 화소 어레이부 (12)의 각 단위 화소 (11)의 출력 전압(아날로그 신호) Vx를 디지탈 신호로 변환하는 AD 변환이 행하여진다.
(AD 변환의 원리)
여기서, 본 실시 형태에 따른 AD 변환의 원리에 대해서 도 2를 이용하여 설명한다. 또한, 도 2에서는, 참조 전압 선택 회로 (31)에서 선택된 참조 전압 Vref1 내지 Vref4 중 어느 하나를 참조 전압 Vrefa로 하고, DAC (142)에서 생성된 참조 전압 Vref5를 참조 전압 Vrefb로서 나타내고 있다.
전술한 바와 같이, 참조 전압 Vrefa와 참조 전압 Vrefb는 슬로프의 기울기가 서로 다른 신호이다. 여기서, 참조 전압 Vrefa의 기울기를 -1로 했을 때의 참조 전압 Vrefb의 기울기를 n으로 한다. 참조 전압 Vrefa는 오프셋 전압 Voa로부터 -1의 기울기로 변화하고, 단위 화소 (11)의 출력 전압 Vx와 비교 회로 (32)에서 대소 판정된다. 이 판정에 의해 비교 출력(비교 결과) Vco1이 얻어진다. 한편, 참조 전압 Vrefb는 오프셋 전압 Vob로부터 n의 기울기로 변화하고, 또 다른 한쪽의 참조 전압 Vrefa와 비교 회로 (33)에서 대소 판정된다. 이 판정에 의해 비교 출력 Vco2가 얻어진다.
도 2의 (A)의 예에서는, 먼저 비교 회로 (32)의 비교 출력 Vco1이 "H" 레벨로부터 "L" 레벨로 천이하고, 이어서 비교 회로 (33)의 비교 출력 Vco2가 "H" 레벨로부터 "L" 레벨로 천이하는 경우를 도시하고 있다. 오프셋 전압 Vob를 기준으로 한 출력 전압 Vx의 레벨을 얻기 위해서는, 기간 1 및 기간 2에 있어서 참조 전압 Vrefb의 기울기로부터 +n의 카운트량을, 기간 2에 있어서 참조 전압 Vrefa의 기울기로부터 +1의 카운트량을, 기간 내의 클럭수만큼 카운트함으로써 얻어진다. 여기서, 기간 1의 클럭수를 N, 기간 2의 클럭수를 M으로 한 경우, 오프셋 전압 Vob를 기준으로 한 출력 전압 Vx의 레벨인 Vx-Vob는 nN+(n+1)M이 된다.
도 2의 (B)의 예에서는, 먼저 비교 회로 (33)의 비교 출력 Vco2가 "H" 레벨로부터 "L" 레벨로 천이하고, 이어서 비교 회로 (32)의 비교 출력 Vco1이 "H" 레벨로부터 "L" 레벨로 천이한다. 오프셋 전압 Vob를 기준으로 한 출력 전압 Vx의 레벨을 얻기 위해서는, 기간 1에 있어서 참조 전압 Vrefb의 기울기로부터 +n의 카운트량을, 기간 3에 있어서 참조 전압 Vrefa의 기울기로부터 -1의 카운트량을, 기간 내의 클럭수만큼 카운트함으로써 얻어진다.
즉, 참조 전압 Vrefa가 출력 전압 Vx와 교차하기도 전에, 참조 전압 Vrefb가 출력 전압 Vx와 교차하면, 너무 카운트하게 되기 때문에, -1의 카운트량으로 카운트하는 것이다. 여기서, 기간 1의 클럭수를 N, 기간 3의 클럭수를 M으로 한 경우, 오프셋 전압 Vob를 기준으로 한 출력 전압 Vx의 레벨인 Vx-Vob는 nN-M이 된다.
업/다운 카운터 (34)의 카운트량(+n/+(n+1)/-1)의 전환에 대해서는, 비교 회로 (32)의 비교 출력 Vco1과 비교 회로 (33)의 비교 출력 Vco2의 논리("H" 레벨/"L" 레벨) 상태에 기초하여 행해진다.
구체적으로는, 비교 회로 (32), (33)의 각 비교 출력 Vco1, Vco2가 모두 "H" 레벨인 경우에는 기간 1로 하여 카운트량은 +n이 된다. 비교 회로 (33)의 비교 출력 Vco2만이 "H" 레벨인 경우에는 기간 2로 하고 카운트량은 +(n+1)이 된다. 비교 회로 (32)의 비교 출력 Vco1만이 "H" 레벨인 경우에는 기간 3으로 하고 카운트량은 -1로 된다. 비교 회로 (32), (33)의 각 비교 출력 Vco1, Vco2가 모두 "L" 레벨인 경우에는 카운트량은 0이다.
이하에, AD 변환 동작에 대해서 구체적으로 설명한다. 우선, 1회째의 판독에서 변동 성분 ΔV를 취득할 때와, 2회째의 판독에서 신호 성분 Vsig와 변동 성분 ΔV의 합을 취득할 때에, 동일한 참조 전압의 조를 이용한 경우, 즉 도 2에서 말하는 참조 전압 Vrefa와 참조 전압 Vrefb를 양쪽의 판독에서 이용한 경우에 대해서 고려해본다.
2회째의 판독 결과로부터, 1회째의 판독 결과인 변동 성분 ΔV를 빼는, 소위 상관 2중 샘플링(CDS)을 실행하면, 참조 전압의 오프셋 전압 Voa나 오프셋 전압 Vob, 비교 회로 (32), (33)의 지연 시간 등, AD 변환 결과에 변동으로서 영향을 주는 성분이 동시에 캔슬된다.
이 경우, 종래 기술에서의 고속이지만 저해상도가 되는 기울기가 큰 슬로프를 이용한 경우의 AD 변환에 상당하는 고속의 변환 시간에서, 종래 기술에서의 저속이지만 고해상도가 되는 기울기가 작은 슬로프를 이용한 경우의 AD 변환에 상당하는 높은 해상도를 얻을 수 있다.
다음으로, 1회째의 판독에서 변동 성분 ΔV를 취득할 때와, 2회째의 판독에서 신호 성분 Vsig와 변동 성분 ΔV의 합을 취득할 때에, 기울기가 작은 참조 전압에 오프셋을 건 경우를 생각한다. 즉, 도 2의 (C)에 나타낸 바와 같이, 참조 전압 Vrefa에 오프셋을 건 참조 전압 Vrefc을 이용하는 경우이다.
기울기가 큰 참조 전압 Vrefb의 슬로프 전압 범위가 단위 화소 (11)의 출력 전압 Vx의 출력 범위를 만족하는 곳에서 업/다운 카운터 (34)의 동작이 종료하기 때문에, 입사 광량이 크고 단위 화소의 출력 진폭이 큰 경우에는, 기울기가 작은 참조 전압 Vrefa와 출력 전압 Vx의 비교 결과 Vco1가 천이하지 않는다. 이러한 출력 전압 Vx의 경우에는, 참조 전압 Vrefa에 오프셋을 걸어, 도 2의 (C)와 같은 오프셋 전압 Vco이고 슬로프의 기울기가 참조 전압 Vrefa와 동일한 참조 전압 Vrefc로 전환한다. 카운트량의 판정 등은 상술한 것과 동일하다.
이 경우, 슬로프의 기울기가 작은 참조 전압 Vrefc의 오프셋치는 상관 2중 샘플링(CDS)으로서는 제거되지 않지만, 슬로프의 기울기가 큰 참조 전압 Vrefb에 의해 화소열마다 검출되어 있다. 여기서의 해상도는, 종래 기술에서의 기울기가 큰 참조 전압 Vrefb를 이용한 AD 변환에 상당하지만, 상술한 고해상도의 AD 변환과 동일 제어로 전환할 수 있기 때문에, 열병렬 처리에 적합하다.
통합하면, 고해상도가 특히 요구되는 출력 신호 진폭이 작은 경우, 즉 입사 광량이 작은 화소에 대해서는, 고속이고 또한 높은 해상도의 AD 변환이 적용된다. 한편, 입사 광량이 큰 화소에 대해서는, 일반적으로 쇼트노이즈에 기인한 랜덤 노이즈 성분이 지배적이 되어 상대적으로 낮은 해상도로 충분하기 때문에, 해상도를 떨어뜨린 AD 변환이 적용된다. 또한, 카운트량의 전환이나 업/다운 카운터 (34)의 제어는 열병렬로 실행하는 것이 가능하다.
이상의 원리 설명에서는, 참조 전압 Vrefa를 하강 슬로프(기울기가 마이너스)로 하고, 참조 전압 Vrefb를 상승 슬로프(기울기가 플러스)로 한 경우를 예로 들어 설명했지만, 슬로프의 기울기의 부호가 역, 즉 참조 전압 Vrefa가 상승 슬로프, 참조 전압 Vrefb가 하강 슬로프일 수도 있고, 또한 슬로프의 기울기의 부호가 동일할 수도 있다.
여기서, 참조 전압 Vrefa, Vrefb의 슬로프의 기울기를 모두 마이너스로 한 경우의 AD 변환의 원리에 대해서 도 3을 이용하여 설명한다.
여기서는, 참조 전압 Vrefa의 기울기를 -1과 했을 때의 참조 전압 Vrefb의 기울기를 -n으로 한다. 참조 전압 Vrefa는 오프셋 전압 Voa로부터 -1의 기울기로 변화하고, 단위 화소 (11)의 출력 전압 Vx와 비교 회로 (32)에서 대소 판정된다. 이 판정에 의해 비교 출력 Vco1이 얻어진다. 한편, 참조 전압 Vrefb는 오프셋 전압 Vob로부터 -n의 기울기로 변화하고, 또 다른 한쪽의 참조 전압 Vrefa와 비교 회 로 (33)에서 대소 판정된다. 이 판정에 의해 비교 출력 Vco2가 얻어진다.
비교 회로 (32), (33)의 각 비교 출력 Vco1, Vco2의 논리 상태로 결정되는 업/다운 카운터 (34)의 카운트량은, 도 2의 동작에 있어서의 참조 전압 Vrefb의 기울기 n이 기울기 -n으로 되어 있을 뿐이기 때문에, 도 3에 도시된 바와 같이, 도 2의 기울기 n을 기울기 -n으로 대체할 뿐이고, 도 2의 경우와 같이 AD 변환을 실현할 수 있다.
다만, 참조 전압 Vrefa와 참조 전압 Vrefb가 교차할 필요가 있기 때문에, 참조 전압 Vrefa와 참조 전압 Vrefb의 기울기의 부호가 서로 다른 경우와 비교하여 기울기의 부호가 동일한 경우에는, 도 3으로부터 분명한 바와 같이, 참조 전압 Vrefb가 참조 전압 Vrefa의 오프셋 전압 Voa보다도 높은 전압으로부터 변화를 개시할 필요가 있다. 이에 따라, 참조 전압 Vrefb의 필요한 입력 범위가 넓어지기 때문에, 기울기의 부호가 서로 다른 쪽이 바람직하다고 할 수있다.
또한, 클럭 CK의 1 클럭 당의 비교 회로 (33)의 전압 해상도는, 참조 전압 Vrefa와 참조 전압 Vrefb의 슬로프의 기울기의 부호가 동일한 경우 쪽이 높은 정밀도가 요구된다. 예를 들면, 참조 전압 Vrefa와 참조 전압 Vrefb의 차분의 기울기는, 슬로프의 기울기의 부호가 동일한 경우에는 n-1(1 클럭 당의 전압차가 작음)이 되고, 슬로프의 기울기의 부호가 서로 다른 경우에는 n+1(1 클럭 당의 전압차가 큼)이 된다.
또한, 본 예에 따른 칼럼 처리 회로 (15)에서는, 계수 수단으로서 단위 화소 (11)로부터 순차 출력되는 제1 아날로그 신호인 변동 성분 ΔV와 제2 아날로그 신 호인 신호 성분 Vsig에 대해서 다운 카운트와 업 카운트를 행함으로써 계수 동작과 동시에 감산 처리를 실행하는 업/다운 카운터 (34)를 이용한 예를 설명했지만, 업/다운 카운터 (34)에 한정되는 것이 아니고, 비교 회로 (32), (33)에서의 비교 동작의 개시로부터 비교 동작의 종료까지의 비교 시간을 동기 신호(클럭 CK)에 동기하여 계수 동작을 행하는 카운터일 수도 있다.
도 1로 설명을 복귀한다. 전송 스위치 (35)는 타이밍 제어 회로 (18)로부터 주어지는 제어 신호 CS3에 의한 제어 하에서, 통상 프레임 레이트 모드에서는, 어떤 행의 단위 화소 (11)에 대한 업/다운 카운터 (34)의 카운트 동작이 완료한 시점에 온(닫힘) 상태가 되어 상기 업/다운 카운터 (34)의 카운트 결과를 메모리 회로 (36)에 전송한다.
한편, 고속 프레임 레이트에서는, 어떤 행의 단위 화소 (11)에 대한 업/다운 카운터 (34)의 카운트 동작이 완료한 시점에 오프(열림) 상태인 채로 있고, 이어서, 다음 행의 단위 화소 (11)에 대한 업/다운 카운터 (34)의 카운트 동작이 완료한 시점에 온 상태가 되어 상기 업/다운 카운터 (34)의 예를 들면 수직 2 화소분에 대한 카운트 결과를 메모리 회로 (36)에 전송한다.
이와 같이 하여, 화소 어레이부 (12)의 각 단위 화소 (11)로부터 열 신호선 (22-1) 내지 (22-m)을 경유하여 열마다 공급되는 출력 전압(아날로그 신호) Vx가, 칼럼 처리 회로 (15)의 각각에 있어서의 비교 회로 (32), (33) 및 업/다운 카운터 (34)의 각 동작에 의해, 디지탈 신호로 변환되어 메모리 회로 (36)에 저장된다.
열 주사 회로 (16)은 시프트 레지스터나 어드레스 디코더 등에 의해서 구성 되고, 칼럼 처리 회로 (15)의 열 어드레스나 열 주사의 제어를 행한다. 이 열 주사 회로 (16)에 의한 제어 하에서, 칼럼 처리 회로 (15)의 각각에서 AD 변환된 디지탈 신호는 순서대로 수평 출력선 (17)에 판독되고, 상기 수평 출력선 (17)을 경유하여 촬상 데이터로서 출력된다.
다음으로, 상기 구성의 CMOS 이미지 센서 (10)의 동작에 대해서, 도 4의 타이밍차트를 이용하여 설명한다. 여기서는, 참조 전압 Vref1 내지 Vref4의 슬로프의 기울기를 -1로 하고, 참조 전압 Vref5의 슬로프의 기울기를 n으로 한다.
또한, 단위 화소 (11)의 구체적인 동작에 대해서는 설명을 생략하지만, 주지한 바와 같이, 단위 화소 (11)에서는 리셋트 동작과 전송 동작이 행해지고, 리셋트 동작에서는 소정의 전위로 리셋트되었을 때의 FD부의 전위가 단위 화소 (11)의 출력의 변동 성분 ΔV로서 열 신호선 (22-1) 내지 (22-m)에 출력되고, 전송 동작에서는 광전 변환 소자로부터 광전 변환에 의한 전하가 전송되었을 때의 FD부의 전위가 신호 성분 Vsig로서 열 신호선 (22-1) 내지 (22-m)에 출력된다.
1회째의 판독에서는, 변동 성분 ΔV를 판독한다. 이 때, 참조 전압 선택 회로 (31)은 참조 전압 Vref1 내지 Vref4 중의 참조 전압 Vref1을 선택한다. 이에 따라, 비교 회로 (32)는 단위 화소 (11)의 출력 전압 Vx를 참조 전압 Vref1과 비교하여 비교 출력 Vco1을 얻는다. 동시에, 비교 회로 (33)은 참조 전압 Vref1과 참조 전압 Vref5를 비교하여 비교 출력 Vco2을 얻는다.
이 예에서는, 비교 출력 Vco1이 먼저 "H" 레벨로부터 "L" 레벨로 천이하고, 이어서 비교 출력 Vco2가 "H" 레벨로부터 "L" 레벨로 천이하기 때문에, 양쪽이 "H" 레벨인 기간에는 카운트량을 n으로 하고, 비교 출력 Vco2만 "H" 레벨인 기간에는 카운트량을 n+1로 하고, 클럭 CK에 동기하여 업 카운트한다. 1회째의 판독의 종료 시점에서의 카운트치는 Vo-ΔV에 상당한다. 여기서, Vo는 참조 전압 Vref5의 초기 전압이다.
비교 회로 (32)에 의한 레벨 판정에서는, 참조 전압 Vref4, 참조 전압 Vref3, 참조 전압 Vref2의 순으로, 각각의 초기 전압과 단위 화소 (11)의 출력 전압 Vx를 비교하여, 초기 전압이 출력 전압 Vx를 최초로 상회한 때에 상기 초기 전압의 참조 전압을 선택한다. 이에 따라, 슬로프의 기울기의 작은 참조 전압이 출력 전압 Vx와 AD 변환 기간 내에서 교차한다. 도 4의 예에서는, 참조 전압 Vref3이 선택되어 있다.
2회째의 판독에서도 1회째의 판독과 동일하게 카운트량을 전환하지만, 2회째의 판독에서는 다운 카운트를 실행한다. 즉, 도 4의 예에서는, 비교 출력 Vco1, Vco2의 양쪽이 "H" 레벨인 기간에는 카운트량을 n으로 하고, 비교 출력 Vco2만 "H" 레벨인 기간에는 카운트량을 n+1로 하고, 클럭 CK에 동기하여 다운 카운트한다. 다운 카운트된 분은 Vo-(Vsig+ΔV)에 상당하기 때문에, AD 변환 기간에서의 최종적인 카운트치는 신호 성분 Vsig가 된다.
여기서, 종래 기술에서 12 bit의 AD 변환 해상도가 얻어지는 참조 전압의 슬로프의 기울기를 -1로 하고, 본 실시 형태의 기울기가 작은 쪽의 참조 전압 Vref1으로부터 Vref4의 기울기를 -1로 하고, 또 다른 한쪽의 참조 전압 Vref5의 기울기 n을 4로 한 경우를 생각한다. 또한, 종래 기술로 기울기 4의 참조 전압을 채용한 경우에는, 고속이지만 AD 변환 해상도는 10 bit가 된다.
상기한 조건으로, 종래 기술로 12 bit의 AD 변환에 필요한 클럭수는 4096 클럭이 되고, 종래 기술의 10 bit의 AD 변환에 필요한 클럭수 1024 클럭의 4배의 변환 시간이 필요해진다.
이에 비하여, 본 실시 형태에서는, 단위 화소 (11)의 입사 광량이 작은 경우, 2회째의 신호 성분 Vsig의 판독에 있어서도, 1회째의 변동 성분 ΔV의 판독과 동일한 참조 전압이 선택됨으로써 12 bit의 AD 변환 해상도가 얻어진다. 한편, 단위 화소 (11)의 입사 광량이 큰 경우, 레벨 판정으로 기울기 1의 참조 전압에 오프셋이 걸리고, 기울기 4의 참조 전압으로 오프셋 보정이 걸리기 때문에, 10 bit의 AD 변환 해상도가 얻어진다.
즉, 본 실시 형태에 있어서는, 1024 클럭의 AD 변환 시간에, 최대 진폭의 1/4에 상당하는 작은 진폭의 신호에 대하여 12 bit의 AD 변환, 큰 진폭의 신호에 대하여 10 bit의 AD 변환이 적용된다. 이들의 전환은 열병렬로 실행할 수 있고, 2회째의 판독에서 AD 변환에 요하는 시간은, 종래 기술의 10 bit의 AD 변환 상당이 되고, 고속이다.
단위 화소 (11)의 출력의 랜덤 노이즈 성분에는, 판독마다 동일하게 포함되는 판독 노이즈 성분과, 입사 광량의 평방근에 비례하는 쇼트노이즈 성분이 있고, 입사 광량, 즉 단위 화소 (11)의 출력 진폭에 대하여 도 5에 도시한 바와 같은 관계가 된다. 즉, CMOS 이미지 센서는 입사 광량이 증가하면 랜덤 노이즈도 증가하는 특성을 갖고 있다. 따라서, 큰 진폭의 신호에 대하여 10 bit의 AD 변환을 적용 했다고 해도 실용상 아무런 문제없다.
상기 구성의 CMOS 이미지 센서 (10)에 있어서, 슬로프의 기울기가 서로 다른 복수 계통의 참조 전압(도 1에서는, 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5)의 기울기의 비율은 임의이고, 저조도 영역과 고조도 영역 각각에 있어서의 AD 변환의 해상도에 따라서 설정할 수 있다.
또한, 슬로프의 기울기가 작은 참조 전압은 기울기가 동일하고 오프셋이 서로 다른 전압이 복수 필요하다. 이들 참조 전압을 도 1에 도시된 바와 같이 칼럼 처리 회로 (15)의 외부로부터 공급하는 경우에는, 기울기가 동일하고, 서로 다른 오프셋치를 갖는 슬로프 형상의 참조 전압을 복수 공급하게 된다. 공급하는 수는, 단위 화소 (11)의 출력 진폭에 따라서 임의로 결정할 수 있는데, 기울기가 서로 다른 참조 전압(도 1에서는, 참조 전압 Vref1 내지 Vref4와 참조 전압 Vref5)의 기울기의 절대치의 비가 1:n인 경우, 기울기가 작은 참조 전압은 n종류 이상의 서로 다른 오프셋으로 전환되는 것이 바람직하다.
상술한 바와 같이, 열병렬 ADC 탑재된 CMOS 이미지 센서 (10)에 있어서, 단위 화소 (11)의 출력 전압 Vx의 레벨 판정을 행하기 위한 슬로프 형상의 참조 전압으로서 단일의 참조 전압 Vref대신에, n개의 참조 전압, 본 예에서는 4개의 참조 전압 Vref1 내지 Vref4를 이용하여, 이들 참조 전압 Vref1 내지 Vref4 중에서 출력 전압 Vx의 레벨에 적합한 참조 전압을 이용하여 레벨 판정을 행함으로써, AD 변환에 요하는 시간을 단일의 참조 전압 Vref를 이용하는 경우의 1/n로 단축할 수 있기 때문에, AD 변환 동작의 고속화를 도모할 수 있다.
특히, 4개의 참조 전압 Vref1 내지 Vref4에 추가로, 이들 참조 전압과 슬로프의 기울기가 상이한 참조 전압 Vref5를 이용함과 동시에, 단위 화소 (11)의 출력 전압 Vx와 참조 전압 Vref1 내지 Vref4 중의 어느 하나를 비교하는 비교 회로 (32)와, 참조 전압 Vref1 내지 Vref4 중 어느 하나와 참조 전압 Vref5를 비교하는 비교 회로 (33)을 칼럼 처리 회로 (15)에 갖고, 비교 회로 (32), (33) 및 업/다운 카운터 (34)의 각 동작에 의해서 AD 변환 동작을 행하는 구성을 채용함으로써, 도 2의 (C), 도 3의 (C)로부터 분명한 바와 같이, 참조 전압 Vref1 내지 Vref4의 오프셋 정밀도에 의존하지 않고서, 즉 참조 전압 상호의 오프셋 전압의 차가 동일하지 않더라도, 고해상도 AD 변환을 고속으로 실행하는 것이 가능하게 되기 때문에, 고품질의 화상을 고프레임 레이트로 취득할 수 있다.
그리고, 쇼트노이즈에 기인한 랜덤 노이즈 성분이 작고 고해상도 AD 변환이 요구되는 입사 광량이 작은 단위 화소의 출력에 대하여 고해상도 AD 변환이 적용되고, 입사 광량이 크고 랜덤 노이즈 성분이 지배적인 단위 화소의 출력에 대해서는 비교적 해상도가 낮은 AD 변환이 적용된다. 그 전환의 판정은 칼럼 처리 회로 (15)에서 병렬로 실행되고, 후단에서의 합성 처리 등은 필요없다.
본 실시 형태에 따른 CMOS 이미지 센서 (10)에서의 AD 변환에 요하는 시간은, 종래예에 따른 CMOS 이미지 센서에 있어서의 비교적 해상도가 낮은 AD 변환에 필요한 시간에 상당하기 때문에, 입사 광량이 작은 단위 화소에 적용되는 고해상도 AD 변환과 동등한 화질을 종래 수법으로 취득하는 경우에 비하여 수배 고속이다. 그리고, AD 변환의 동작 기간이 짧기 때문에, CMOS 이미지 센서 (10) 전체의 소비 전력의 감소에 기여할 수 있다.
[제2 실시 형태]
도 6은 본 발명의 제2 실시 형태에 따른 고체 촬상 장치, 예를 들면 열병렬 ADC 탑재된 CMOS 이미지 센서의 구성을 도시하는 블럭도이고, 도면 중, 도 1과 동 등 부분에는 동일 부호를 붙여 도시하고 있다.
제1 실시 형태에 따른 CMOS 이미지 센서 (10)에서는, 슬로프의 기울기가 동일하고 오프셋이 서로 다른 복수의 참조 전압을 칼럼 처리 회로 (15)의 외부로부터 공급하는 구성을 채용하고 있는 데 비하여, 본 실시 형태에 따른 CMOS 이미지 센서 (50)에서는, 칼럼 처리 회로 (15A)의 내부에서 오프셋을 거는 구성을 채용하고 있고, 그것 이외의 구성은, 기본적으로, 제1 실시 형태에 따른 CMOS 이미지 센서 (10)과 동일하다.
구체적으로는, 도 6에 도시된 바와 같이, DAC (141)에 있어서 단일의 참조 전압 Vref1을 생성하는 한편, 칼럼 처리 회로 (15A)는 상기 참조 전압 Vref1에 대하여 열마다 오프셋을 거는 오프셋 생성 회로 (37)를 참조 전압 선택 회로 (31) 대신에 갖는 구성으로 되어 있다. 오프셋 생성 회로 (37)은 DAC (141)으로부터 입력되는 참조 전압 Vref1에 대하여 Vo1 내지 Vo4의 오프셋을 건 참조 전압 Vref1_off를 생성한다. 오프셋 생성 회로 (37)의 구체적인 구성 및 동작에 대해서는 후술한다.
도 7에 본 실시 형태에 따른 CMOS 이미지 센서 (50)의 회로 동작의 설명에 제공하는 타이밍차트를 도시한다. 레벨 판정 동작 이외에는, 슬로프의 기울기가 동일하고 오프셋이 서로 다른 복수의 참조 전압을 칼럼 처리 회로 (15)의 외부로부터 공급하는 제1 실시 형태에 따른 CMOS 이미지 센서 (10)의 경우와 마찬가지이다.
레벨 판정 동작에서는, 오프셋 생성 회로 (37)에 있어서, 참조 전압 Vref1_off의 오프셋치를 순차 설정하여, 비교 회로 (32)의 출력 전압 Vco1의 결과로부터, 참조 전압 Vref1_off가 단위 화소 (11)의 출력 전압 Vx를 최초로 상회한 때의 오프셋치를 열마다 유지하고, 2회째의 판독에 있어서의 AD 변환을 실행한다.
도 7의 예에서는, 오프셋치 Vo4로부터 순서대로 오프셋치 Vo3, 오프셋치 Vo2와 비교한다. 여기서는, 오프셋치 Vo3으로 출력 전압 Vx를 상회했기 때문에, 그 시점에 레벨 판정을 종료하고, 신호 성분 Vsig와 변동 성분 ΔV의 판독 동작으로 옮기고 있다. 오프셋치 Vo3으로 출력 전압 Vx를 상회하지 않는 경우에는, 도 7에 점선으로 나타낸 바와 같이, 오프셋치 Vo2와 비교하고, 그래도 상회하지 않는 경우에는, 1회째의 판독과 동일 오프셋 Vo1로 판독을 실행한다.
출력 전압 Vx의 신호 진폭이 작은 경우에는, 변동 성분 ΔV의 판독과 동일 오프셋이 되기 때문에, 도 1의 구성에 있어서의 도 4의 동작과 같이, 높은 해상도에서의 AD 변환이 실현된다.
(오프셋 생성 회로)
도 8은 오프셋 생성 회로 (37)의 구성의 일례를 도시하는 블럭도이다. 도 7에 도시된 바와 같이, 본 예에 따른 오프셋 생성 회로 (37)은, 캐패시터 (371), 버퍼 (372), 스위치 소자 (373), OR 게이트 (374) 및 AND 게이트 (357)에 의해서 구성되어 있다.
캐패시터 (371)의 일단에는 참조 전압 Vref1이 입력되고, 스위치 소자 (373)의 일단에는 참조 전압 Vref5가 입력된다. 캐패시터 (371) 및 스위치 소자 (373)의 각 타단은 버퍼 (372)의 입력단에 공통으로 접속되어 샘플&홀드 회로를 구성하고 있다.
본 오프셋 생성 회로 (37)에는, 도 6의 타이밍 제어 회로 (18)에서 생성되는 2개의 제어 신호 SW1, SW2가 주어진다. 제어 신호 SW1은 본 오프셋 생성 회로 (37)을 초기화하기 위한 신호이다. 제어 신호 SW2는 비교 회로 (32)에서의 레벨 판정을 유효하게 하기 위한 신호이다.
제어 신호 SW1는 OR 게이트 (374)의 한쪽의 입력이, 제어 신호 SW2는 AND 게이트 (375)의 한쪽의 입력이 된다. AND 게이트 (375)는 비교 회로 (32)의 비교 출력 Vco1을 다른쪽의 입력으로 한다. OR 게이트 (374)는 AND 게이트 (375)의 출력을 다른쪽의 입력으로 한다. OR 게이트 (374)의 출력은 스위치 소자 (373)의 제어 신호 SWo가 된다.
계속해서, 상기 구성의 오프셋 생성 회로 (37)의 회로 동작에 대해서 도 9의 타이밍차트를 이용하여 설명한다.
제1 실시 형태에 따른 CMOS 이미지 센서 (10)의 경우와 같이, 리셋트 레벨(변동 성분) ΔV를 취득한 후, 신호 레벨(신호 성분) Vsig를 열 신호선 (22-1) 내지 (22-m)에 출력하고, 비교 회로 (32)에 있어서 레벨 판정 동작을 행한다. 레벨 판정 기간에는 제어 신호 SW가 "H" 레벨이 된다. 이에 따라, 비교 회로 (32)의 비교 출력 Vco1이 AND 게이트 (375)를 통과하여, OR 게이트 (374)를 통해 스위치 소 자 (373)에 그 제어 신호 SWo로서 공급된다.
다음으로, 참조 전압 Vref5가 단위 화소 (11)의 출력 전압 Vx를 상회한 곳에서, 비교 회로 (32)의 출력 전압 Vco1이 "L" 레벨로부터 "H" 레벨로 천이하고, 그 때의 참조 전압 Vref5를 홀드한다. 그리고, 참조 전압 Vref1의 슬로프에 따라서, 버퍼 (372)의 출력 전압(참조 전압) Vref1_off는, 홀드된 전압분의 오프셋이 걸린 상태로부터 전압이 변화한다.
도 9의 (A)에서는 출력 전압 Vx가 높은 전압으로 되어 있기 때문에, 슬로프에는 오프셋이 걸리지 않고, 리셋트 레벨 취득과 동일 슬로프의 움직임이 된다. 한편, 도 9의 (B)에서는, 출력 전압 Vx가 낮은 전압으로 되어 있기 때문에, 레벨 판정에서의 홀드된 타이밍에 따라서, 오프셋이 걸린 참조 전압 Vref1_off가 얻어진다.
마지막으로, 제어 신호 SW1이 "H" 레벨이 됨으로써 본 오프셋 생성 회로 (37)이 초기화되어, 다음 리셋트 레벨 취득 동작에 들어 간다.
상술한 것부터 분명한 바와 같이, 본 실시 형태에 따른 CMOS 이미지 센서 (50)은, 제1 실시 형태에 따른 CMOS 이미지 센서 (10)과는, 칼럼 처리 회로 (15A) 내의 오프셋 생성 회로 (37)로 참조 전압 Vref1에 오프셋을 걸도록 하고 있는 점에서 상이하지만, AD 변환의 기본적인 동작은 제1 실시 형태에 따른 CMOS 이미지 센서 (10)과 동일하다. 따라서, 본 실시 형태에 따른 CMOS 이미지 센서 (50)에 있어서도, 제1 실시 형태에 따른 CMOS 이미지 센서 (10)과 동일한 작용 효과를 얻을 수 있다. 즉, 고해상도 AD 변환을 고속으로 실행하는 것이 가능해져, 고품질의 화상 을 고프레임 레이트로 취득할 수 있다.
또한, 상기 제1, 제2 실시 형태에서는, 칼럼 처리 회로 (15), (15A)를 화소 어레이부 (12)의 1 화소열마다 1개씩 배치하도록 했지만, 복수의 화소열마다 칼럼 처리 회로 (15), (15A)를 1개씩 배치하고, 복수열의 단위 화소 (11)로부터의 출력 전압 Vx를 전환 수단에 의해서 전환하여 공통의 칼럼 처리 회로 (15), (15A)에 공급하는 시스템 구성을 채용하는 것도 가능하다.
[적용예]
이상 설명한 제1, 제2 실시 형태에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서 (10), (50)은, 비디오 카메라나 디지탈 스틸 카메라, 나아가서는 휴대 전화 등의 모빌 기기용의 카메라 모듈 등의 촬상 장치에 있어서, 그 촬상 디바이스로서 이용하기에 적합한 것이다.
여기에, 촬상 장치란 촬상 디바이스로서의 고체 촬상 장치, 상기 고체 촬상 장치의 촬상면(수광면) 상에 피사체의 상광을 결상시키는 광학계 및 상기 고체 촬상 장치의 신호 처리 회로를 포함하는 카메라 모듈(예를 들면, 휴대 전화 등의 전자 기기에 탑재되어 이용됨), 상기 카메라 모듈을 탑재한 디지탈 스틸 카메라나 비디오 카메라 등의 카메라 시스템을 말하는 것으로 한다.
도 10은 본 발명에 따른 촬상 장치의 구성의 일례를 도시하는 블럭도이다. 도 10에 도시된 바와 같이, 본 발명에 따른 촬상 장치는 렌즈 (61)을 포함하는 광학계, 촬상 디바이스 (62), 카메라 신호 처리 회로 (63) 및 시스템 컨트롤러 (64) 등에 의해서 구성되어 있다.
렌즈 (61)은 피사체로부터의 상광을 촬상 디바이스 (62)의 촬상면에 결상한다. 촬상 디바이스 (62)는 렌즈 (61)에 의해서 촬상면에 결상된 상광을 화소 단위로 전기 신호로 변환하여 얻어지는 화상 신호를 출력한다. 이 촬상 디바이스 (62)로서, 전술한 제1, 제2 실시 형태에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서 (10), (50)이 이용된다.
카메라 신호 처리부 (63)은 촬상 디바이스 (62)로부터 출력되는 화상 신호에 대하여 다양한 신호 처리를 행한다. 시스템 컨트롤러 (64)는 촬상 디바이스 (62)나 카메라 신호 처리부 (63)에 대한 제어를 행한다. 특히, 촬상 디바이스 (62)의 열병렬 ADC가 화소 모두의 정보를 판독하는 프로그래시브 주사 방식에서의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드 시에 비교하여, 화소의 노광 시간을 1/N로 설정하여 프레임 레이트를 N배로 높이는 고속 프레임 레이트 모드의 각 동작 모드에 대응한 AD 변환 동작이 가능하면, 외부로부터의 지령에 따라서 동작 모드의 전환 제어 등을 행한다.
상술한 바와 같이, 비디오 카메라나 전자 스틸 카메라, 나아가서는 휴대 전화 등의 모빌 기기용 카메라 모듈 등의 촬상 장치에 있어서, 그 촬상 디바이스 (62)로서 전술한 제1, 제2 실시 형태에 따른 열병렬 ADC 탑재된 CMOS 이미지 센서 (10), (50)을 이용함으로써, 이들 CMOS 이미지 센서 (10), (50)에서는 고해상도 AD 변환을 고속으로 실행할 수가 있기 때문에 고속 촬상이 가능해지고, 또한 AD 변환의 동작 기간이 짧기 때문에, CMOS 이미지 센서, 나아가서는 촬상 장치 전체의 소비 전력의 감소를 도모할 수 있는 이점이 있다.

Claims (8)

  1. 광전 변환 소자를 포함하는 단위 화소가 행렬 형상으로 2차원 배치됨과 동시에, 상기 단위 화소의 행렬 형상 배치에 대하여 열마다 열 신호선이 배선되어 이루어지는 화소 어레이부와,
    상기 화소 어레이부의 각 단위 화소를 행마다 선택 제어하는 행 주사 수단과,
    상기 행 주사 수단에 의해서 선택 제어된 행의 단위 화소로부터 상기 열 신호선을 통해 출력되는 아날로그 신호를 디지탈 신호로 변환하는 아날로그-디지탈 변환 수단을 구비하고,
    상기 아날로그-디지탈 변환 수단은,
    상기 아날로그 신호를 동일 기울기의 슬로프 형상의 복수의 제1 참조 전압 중 어느 하나와 비교하는 제1 비교 수단과,
    상기 제1 참조 전압과 슬로프의 기울기가 서로 다른 제2 참조 전압과 상기 제1 비교 수단에서 이용하는 상기 복수의 제1 참조 전압 중 어느 하나를 비교하는 제2 비교 수단과,
    상기 제1, 제2 비교 수단의 비교 결과에 따른 카운트량으로 카운트 동작을 행하고 그 카운트치를 상기 디지탈 신호로 하는 계수 수단을 갖는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 슬로프의 기울기가 동일하고, 서로 다른 오프셋을 갖는 복수의 참조 전압을 상기 복수의 제1 참조 전압으로서 생성하는 참조 전압 생성 수단을 구비하고,
    상기 아날로그-디지탈 변환 수단은,
    상기 아날로그 신호의 신호 레벨에 따라서, 상기 복수의 제1 참조 전압 중 어느 하나를 선택하여 상기 제1 비교 수단에 공급하는 참조 전압 선택 수단을 갖는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서, 슬로프 형상의 단일의 참조 전압을 생성하는 참조 전압 생성 수단을 구비하고,
    상기 아날로그-디지탈 변환 수단은,
    상기 아날로그 신호의 신호 레벨에 따라서, 상기 단일의 참조 전압에 오프셋을 제공하여 전압을 시프트하여 상기 복수의 제1 참조 전압 중 어느 하나로서 상기 제1 비교 수단에 공급하는 오프셋 생성 수단을 갖는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서, 상기 제1 참조 전압과 상기 제2 참조 전압의 슬로프의 기울기의 부호가 서로 다른 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서, 상기 계수 수단의 카운트량은 상기 제1, 제2 참조 전압의 슬로프의 기울기에 따라서 전환하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서, 상기 계수 수단의 카운트량은 상기 제1, 제2 비교 수단의 비교 결과의 논리 상태에 따라서 전환하는 것을 특징으로 하는 고체 촬상 장치.
  7. 광전 변환 소자를 포함하는 단위 화소가 행렬 형상으로 2차원 배치됨과 동시에, 상기 단위 화소의 행렬 형상 배치에 대하여 열마다 열 신호선이 배선되어 이루어지는 화소 어레이부와,
    상기 화소 어레이부의 각 단위 화소를 행마다 선택 제어하는 행 주사 수단을 구비한 고체 촬상 장치의 구동 방법이며,
    상기 행 주사 수단에 의해서 선택 제어된 행의 단위 화소로부터 상기 열 신호선을 통해 출력되는 아날로그 신호를 동일 기울기의 슬로프 형상의 복수의 제1 참조 전압 중 어느 하나와 비교하는 제1 비교 스텝과,
    상기 제1 참조 전압과 슬로프의 기울기가 서로 다른 제2 참조 전압과 상기 제1 비교 스텝에서 이용하는 상기 복수의 제1 참조 전압 중 어느 하나를 비교하는 제2 비교 스텝과,
    상기 제1, 제2 비교 스텝에서의 비교 결과에 따른 카운트량으로 카운트 동작을 행하고 그 카운트치를 디지탈 신호로 하는 계수 스텝
    을 갖는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  8. 광전 변환 소자를 포함하는 단위 화소가 행렬 형상으로 2차원 배치됨과 동시에, 상기 단위 화소의 행렬 형상 배치에 대하여 열마다 열 신호선이 배선되어 이루어지는 화소 어레이부와, 상기 화소 어레이부의 각 단위 화소를 행마다 선택 제어하는 행 주사 수단과, 상기 행 주사 수단에 의해서 선택 제어된 행의 단위 화소로부터 상기 열 신호선을 통해 출력되는 아날로그 신호를 디지탈 신호로 변환하는 아날로그-디지탈 변환 수단을 구비하여 이루어지는 고체 촬상 장치와,
    피사체로부터의 광을 상기 고체 촬상 장치의 촬상면 상에 유도하는 광학계를 구비하고,
    상기 아날로그-디지탈 변환 수단은,
    상기 아날로그 신호를 동일 기울기의 슬로프 형상의 복수의 제1 참조 전압 중 어느 하나와 비교하는 제1 비교 수단과,
    상기 제1 참조 전압과 슬로프의 기울기가 서로 다른 제2 참조 전압과 상기 제1 비교 수단에서 이용하는 상기 복수의 제1 참조 전압 중 어느 하나를 비교하는 제2 비교 수단과,
    상기 제1, 제2 비교 수단의 비교 결과에 따른 카운트량으로 카운트 동작을 행하고 그 카운트치를 상기 디지탈 신호로 하는 계수 수단
    을 갖는 것을 특징으로 하는 촬상 장치.
KR1020097006883A 2006-10-06 2007-09-18 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 KR101391505B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-274750 2006-10-06
JP2006274750A JP4882652B2 (ja) 2006-10-06 2006-10-06 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Publications (2)

Publication Number Publication Date
KR20090058011A true KR20090058011A (ko) 2009-06-08
KR101391505B1 KR101391505B1 (ko) 2014-05-07

Family

ID=39282642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006883A KR101391505B1 (ko) 2006-10-06 2007-09-18 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치

Country Status (7)

Country Link
US (2) US8089541B2 (ko)
EP (1) EP2071831B1 (ko)
JP (1) JP4882652B2 (ko)
KR (1) KR101391505B1 (ko)
CN (1) CN101523899B (ko)
TW (1) TW200833097A (ko)
WO (1) WO2008044433A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074287A2 (ko) * 2010-12-03 2012-06-07 동국대학교 산학협력단 컬럼 고정 패턴 노이즈를 제거하기 위한 ａｄｃ 및 이를 포함하는 ｃｍｏｓ 이미지 센서
US9686492B2 (en) 2013-12-06 2017-06-20 Canon Kabushiki Kaisha Image sensor, image capturing apparatus and cellular phone having dual reference signal generators arranged in separated chips
US10911650B2 (en) 2013-08-05 2021-02-02 Sony Corporation Conversion apparatus, imaging apparatus, electronic apparatus, and conversion method

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979195B2 (ja) * 2005-02-21 2012-07-18 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP4386118B2 (ja) 2007-08-31 2009-12-16 ソニー株式会社 撮像回路
US8023022B2 (en) * 2008-05-13 2011-09-20 Olympus Corporation Solid-state imaging apparatus
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2010251957A (ja) * 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP5304410B2 (ja) * 2009-04-17 2013-10-02 ソニー株式会社 Ａｄ変換装置、固体撮像素子、およびカメラシステム
US8310580B2 (en) * 2009-07-27 2012-11-13 Sony Corporation Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5402373B2 (ja) * 2009-08-07 2014-01-29 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8450673B2 (en) 2010-10-29 2013-05-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Pixel circuit, imaging integrated circuit, and method for image information acquisition
US8217822B2 (en) * 2010-11-09 2012-07-10 Microsoft Corporation Resolution enhancing analog-to-digital conversion
US9311927B2 (en) * 2011-02-03 2016-04-12 Sony Corporation Device and method for audible transient noise detection
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
JP2013027014A (ja) * 2011-07-26 2013-02-04 Sony Corp 固体撮像装置およびａｄ変換出力ビット数制御方法
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
KR101842259B1 (ko) * 2011-09-23 2018-03-27 삼성전자주식회사 이미지 센서 및 이를 포함하는 엑스-레이 이미지 센싱 모듈
JP2013179479A (ja) * 2012-02-28 2013-09-09 Nikon Corp 固体撮像装置及びこれを用いた電子カメラ
KR101356049B1 (ko) * 2012-03-16 2014-01-29 한국과학기술원 상보적 램프신호를 이용하여 ａ／ｄ 변환을 수행하는 ａｄｃ 및 이를 적용한 이미지 센싱 장치
US8730081B2 (en) 2012-03-19 2014-05-20 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
JP5978771B2 (ja) 2012-05-31 2016-08-24 ソニー株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置
JP5941783B2 (ja) * 2012-08-03 2016-06-29 オリンパス株式会社 撮像装置
JP6097574B2 (ja) * 2013-01-25 2017-03-15 キヤノン株式会社 撮像装置、その駆動方法、及び撮像システム
JP6149408B2 (ja) * 2013-01-29 2017-06-21 株式会社リコー 固体撮像素子、画像読取装置及び画像形成装置
JP6478467B2 (ja) * 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
JP6226551B2 (ja) * 2013-05-08 2017-11-08 キヤノン株式会社 撮像装置
TWI615031B (zh) * 2013-07-16 2018-02-11 Sony Corp 信號處理裝置及方法、攝像元件與攝像裝置
US9467638B2 (en) 2013-08-13 2016-10-11 The Hong Kong University Of Science And Technology Sensory array with non-correlated double sampling random access-reset pixel and multi-channel readout
JP6399749B2 (ja) * 2013-12-19 2018-10-03 キヤノン株式会社 撮像装置および撮像システム
JP6362328B2 (ja) * 2013-12-26 2018-07-25 キヤノン株式会社 固体撮像装置及びその駆動方法
JP2015128258A (ja) * 2013-12-27 2015-07-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ａｄ変換回路及びａｄ変換方法
KR102170619B1 (ko) 2014-07-03 2020-10-28 삼성전자주식회사 이미지 센서와 이를 포함하는 장치
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
CN104469192B (zh) * 2014-12-11 2017-11-17 昆山锐芯微电子有限公司 补偿电路和图像传感器
JP2016181736A (ja) * 2015-03-23 2016-10-13 キヤノン株式会社 撮像装置、その駆動方法及び撮像システム
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
JP6643919B2 (ja) * 2016-03-02 2020-02-12 キヤノン株式会社 信号処理装置及び方法、及び撮像装置
JP6649806B2 (ja) * 2016-03-02 2020-02-19 キヤノン株式会社 信号処理装置、撮像装置及び制御装置、信号処理方法及び制御方法
JP7005231B2 (ja) * 2017-08-28 2022-01-21 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019216356A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置
KR102695077B1 (ko) 2018-06-14 2024-08-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 신호 처리 회로, 고체 촬상 소자, 및, 신호 처리 회로의 제어 방법
KR102592932B1 (ko) * 2018-09-19 2023-10-24 에스케이하이닉스 주식회사 고속 데이터 리드아웃 장치 및 그를 이용한 씨모스 이미지 센서
US11272132B2 (en) 2019-06-07 2022-03-08 Pacific Biosciences Of California, Inc. Temporal differential active pixel sensor
CN112511772B (zh) * 2020-10-28 2024-06-04 深圳奥辰光电科技有限公司 一种图像传感器、增强图像传感器线性的方法及深度相机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777496B2 (ja) * 2000-02-10 2011-09-21 富士フイルム株式会社 固体撮像素子
US6545624B2 (en) * 2000-02-11 2003-04-08 Hyundai Electronics Industries Co., Ltd. Image sensor with analog-to-digital converter that generates a variable slope ramp signal
JP2003087664A (ja) * 2001-09-11 2003-03-20 Seiko Epson Corp 半導体装置
CN1225897C (zh) * 2002-08-21 2005-11-02 佳能株式会社 摄像装置
CN101478646B (zh) * 2004-02-23 2012-08-08 索尼株式会社 固态图像拾取设备及其驱动的方法
JP4655500B2 (ja) * 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4289206B2 (ja) * 2004-04-26 2009-07-01 ソニー株式会社 カウンタ回路
JP4756839B2 (ja) * 2004-09-01 2011-08-24 キヤノン株式会社 固体撮像装置及びカメラ
JP2008294913A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 固体撮像装置およびその駆動方法
JP2009089085A (ja) * 2007-09-28 2009-04-23 Sony Corp 固体撮像素子およびその駆動方法、並びにカメラシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074287A2 (ko) * 2010-12-03 2012-06-07 동국대학교 산학협력단 컬럼 고정 패턴 노이즈를 제거하기 위한 ａｄｃ 및 이를 포함하는 ｃｍｏｓ 이미지 센서
WO2012074287A3 (ko) * 2010-12-03 2012-10-11 동국대학교 산학협력단 컬럼 고정 패턴 노이즈를 제거하기 위한 ａｄｃ 및 이를 포함하는 ｃｍｏｓ 이미지 센서
US10911650B2 (en) 2013-08-05 2021-02-02 Sony Corporation Conversion apparatus, imaging apparatus, electronic apparatus, and conversion method
US9686492B2 (en) 2013-12-06 2017-06-20 Canon Kabushiki Kaisha Image sensor, image capturing apparatus and cellular phone having dual reference signal generators arranged in separated chips

Also Published As

Publication number Publication date
JP2008098722A (ja) 2008-04-24
EP2071831A1 (en) 2009-06-17
KR101391505B1 (ko) 2014-05-07
JP4882652B2 (ja) 2012-02-22
TW200833097A (en) 2008-08-01
US8089541B2 (en) 2012-01-03
EP2071831A4 (en) 2011-11-09
CN101523899B (zh) 2011-07-06
WO2008044433A1 (fr) 2008-04-17
EP2071831B1 (en) 2013-02-27
US8687097B2 (en) 2014-04-01
CN101523899A (zh) 2009-09-02
US20120086842A1 (en) 2012-04-12
TWI339528B (ko) 2011-03-21
US20090225211A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR101391505B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US10764525B2 (en) Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
KR101358948B1 (ko) 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법
KR101574577B1 (ko) 아날로그-디지털 변환 장치, 아날로그-디지털 변환 방법, 고체 촬상 소자, 및 카메라 시스템
JP4952301B2 (ja) 撮像装置およびカメラ
US9602751B2 (en) Imaging apparatus, imaging system, and method for reducing a difference in resolutions
JP4618349B2 (ja) 固体撮像素子、撮像方法及び撮像装置
JP2004015208A (ja) 固体撮像装置及びその信号処理方法
KR101459138B1 (ko) 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법
JP2014192542A (ja) 撮像装置、半導体集積回路装置、及び、ａ／ｄ変換方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee