KR20090014142A - 미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법 - Google Patents

미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법 Download PDF

Info

Publication number
KR20090014142A
KR20090014142A KR20087023327A KR20087023327A KR20090014142A KR 20090014142 A KR20090014142 A KR 20090014142A KR 20087023327 A KR20087023327 A KR 20087023327A KR 20087023327 A KR20087023327 A KR 20087023327A KR 20090014142 A KR20090014142 A KR 20090014142A
Authority
KR
South Korea
Prior art keywords
layer
substrate
microstructure
spacer
protective substrate
Prior art date
Application number
KR20087023327A
Other languages
English (en)
Other versions
KR101416512B1 (ko
Inventor
마유미 야마구치
코나미 이즈미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090014142A publication Critical patent/KR20090014142A/ko
Application granted granted Critical
Publication of KR101416512B1 publication Critical patent/KR101416512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/008—Aspects related to assembling from individually processed components, not covered by groups B81C3/001 - B81C3/002
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

희생층 에칭을 행하지 않고 미소 구조체 및 마이크로머신을 제조한다. 기판(101) 위에 박리층(102)을 형성하고, 박리층(102) 위에 가동 전극이 되는 층(103)을 형성한다. 박리층(102)의 계면에서, 가동 전극이 되는 층(103)을 기판으로부터 박리한다. 다른 기판(105) 위에 고정 전극이 되는 층(106)을 형성한다. 가동 전극이 되는 층(103)과 고정 전극이 되는 층(106)이 서로 마주 보도록, 부분적으로 형성된 스페이서층(103)을 사이에 두고, 가동 전극이 되는 층(103)을 기판(105)에 고정한다.
미소 구조체, 마이크로머신, 박리층, 지지 기판, 보호 기판, 스페이서층, 고정 전극, 가동 전극

Description

미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법{Microstructure, micromachine, and manufacturing method of microstructure and micromachine}
본 발명은, 마이크로머신(micromachine)을 구성하는 미소 구조체(microstructure), 마이크로머신, 및 반도체장치에 관한 것이다. 또한, 본 발명은, 미소 구조체 및 미소 구조체를 포함하는 마이크로머신의 제조방법에 관한 것이다.
마이크로머신은, MEMS(Micro Electro Mechanical System) 또는 MST(Micro System Technology)라고도 불리고, 미소한 기계적 미소 구조체와 전기 회로를 조합한 종합적 시스템을 가리킨다. 상기 미소 구조체는 일반적인 반도체 소자와 달리, 3차원적인 구조를 가지고, 미소 구조체의 일부가 가동(可動)인 경우가 많다. 이 마이크로머신은, 센서, 액츄에이터, 인덕터 또는 가변 커패시터 등의 수동 소자, 스위치 등의 다양한 기능을 가질 수 있다. 또한, 상기 전기 회로는 일반적으로 반도체 소자를 사용하여 구성되고, 상기 미소 구조체의 동작을 제어하는 것이나, 미소 구조체로부터 출력되는 미소한 신호를 수신하여 처리할 수 있다.
또한, 마이크로머신은 제조방법에 따라 분류될 수 있는데, 실리콘 기판의 결 정 이방성을 사용하여 미소 구조체를 제조하는 벌크 마이크로머신과, 다양한 기판 위에 박막을 적층하여 3차원적인 미소 구조체를 제조하는 표면 마이크로머신이 있다(문헌 1: 일본국 특허 제3590283호 참조). 특히, 표면 마이크로머신은, 미소 구조체와 전기 회로를 동일 기판 위에 형성할 수 있기 때문에, 특히 미국에서 활발하게 연구되고 있다.
마이크로머신에 포함되는 미소 구조체는, 기판에 고정된 부분, 일부가 기판에 고정된 가동(可動) 부분(구조층), 및 그들 사이에 제공된 공간 부분을 포함하는 3차원적인 구조를 가진다. 미소 구조체에 공간 부분을 제공하기 위해서는, 공간 부분의 형태를 만들기 위한 일시적인 층(희생층이라고 부른다)을 형성하는 공정과, 마지막으로 그 희생층을 제거하는, 희생층 에칭이라고 불리는 공정을 필요로 한다. 이들 공정은 일반적인 반도체 소자를 제조하는 공정과는 다르기 때문에, 전기 회로에 포함되는 반도체 소자와 미소 구조체는 상이한 기판들 위에 상이한 공정을 거쳐 형성되는 경우가 많다. 그리고, 반도체 소자와 전기 회로를 따로따로 형성하고, 기판들을 서로 부착하거나, 또는 반도체 소자와 전기 회로를 하나의 패키지에 넣어 접속함으로써 일체로 하는 방법으로 마이크로머신을 제조하는 경우가 있다.
미소 구조체의 제조에서 희생층 에칭은 중요한 공정이지만, 많은 문제를 가지는 율속점(律速点)(rate-controlling point)이기도 하다. 먼저, 희생층 에칭에서의 가장 일반적인 문제는 매우 긴 시간을 필요로 한다는 것이다. 예를 들어, 2∼3 ㎛ 두께의 희생층을 제거하는데 수 시간 내지 수십 시간이 걸리는 경우도 있다. 이것은, 미소 구조체의 공간을 만들기 위해, 면적이 크고 막 두께가 두꺼운 대량의 희생층을 에칭에 의해 제거해야 하기 때문이다. 또한, 다른 이유는, 희생층이 구조층 아래에 존재하는 복잡한 형상을 가지기 때문에, 등방성 에칭을 적용하여 희생층 에칭을 행하기 때문이다.
또한, 희생층 에칭을 행하기 위한 등방성 에칭으로서는, 습식 에칭을 적용하는 경우가 많다. 그러나, 액체를 사용한 희생층 에칭은, 희생층 에칭 종료 후의 건조시에 모세관 현상에 의해 구조층과 기판이 서로 부착하고, 미소 구조체의 좌굴(buckling)(스티킹(sticking)이라고도 불림)이 일어난다는 문제를 가진다.
또한, 구조층 아래에 존재하는 희생층의 에칭된 부분과 에칭되지 않은 부분이 기판 표면에 또는 기판들 사이에 생겨 수율을 저하시킨다는 문제도 있다. 또한, 희생층 에칭에 의해, 기판 위에 형성되는 미소 구조체의 공간 부분의 크기, 즉, 기판과 구조층 사이의 거리 등에 편차가 생긴다는 문제가 있다. 희생층 에칭 전의 공정들에 의해, 기판 위의 피가공물에는 단시간의 에칭으로는 영향을 받지 않는 미소한 편차가 발생하여 있다. 그 편차는 장시간을 필요로 하는 희생층 에칭에 의해 현저하게 되어, 공간 부분의 크기의 편차에 큰 영향을 미친다.
또한, 희생층의 막 두께는 일정한 범위 내로 한정된다. 예를 들어, 희생층이 너무 두꺼우면, 희생층 에칭에 긴 시간이 걸리고, 반대로 희생층이 너무 얇으면, 에칭제가 확산하지 않고 희생층 에칭이 진행되지 않으므로, 구조층이 기판에 부착하기 쉽게 된다는 문제가 생긴다. 또한, 희생층을 형성하는 면적도 일정한 범위 내로 한정되는 경우가 많다. 이것은 부착을 방지하기 위한 것이고, 또한, 희생층 에칭에 필요로 하는 시간을 가능한 한 짧게 하기 위한 것이다.
또한, 희생층 에칭은 장시간에 걸쳐 행해지기 때문에, 에칭에 의해 제거되지 않는 다른 층에 악영향을 미칠 우려가 있다. 예를 들어, 희생층 에칭을 행하고 있는 동안에, 에칭제에 의해 구조층이나 배선층이 조금씩 제거되는 문제가 생긴다. 이러한 문제를 가능한 한 많이 회피하기 위해, 박막의 적층 관계나 사용하는 재료를 주의깊게 고려할 필요가 있다. 이것은 적층 관계나 사용하는 재료를 크게 제한한다. 또한, 이것은 마이크로머신의 제조 공정을 복잡하게 하고, 예를 들어, 상이한 기능들을 가진 미소 구조체들을 동일 기판 위에 동시에 제조하는 것을 매우 어렵게 한다.
희생층 에칭은 다른 부분에 악영향을 주기 때문에, 희생층 에칭을 필요로 하는 미소 구조체와, 반도체 소자 등의 다른 구성요소를 동일 기판 위에 동시에 형성하는 것도 매우 어렵다. 또한, 반도체 소자의 수율의 원인과 미소 구조체의 수율의 원인은 상이하다. 이들을 동일 기판 위에 형성하는 경우, 완성품의 수율은 각 수율의 곱이 되기 때문에, 수율이 극단적으로 저하하게 된다.
또한, 미소 구조체는, 어느 정도의 두께를 가진 박막의 성막과 가공을 반복하여 다수의 층을 적층하여 형성된다. 이러한 공정에서, 하부 층에 의해 생기는 단차부 위에 성막된 박막은, 평탄한 부분과 비교하여 막 두께가 불균일하게 되고, 단차부 위에서 그 부분으로부터 파괴가 일어나기 쉬워, 미소 구조체의 강도를 저하시키게 된다.
이와 같이, 희생층 에칭이라고 하는 공정을 포함하는 미소 구조체의 제조, 및 이 미소 구조체를 가지는 마이크로머신의 제조는 많은 과제를 가지고 있다.
본 발명은, 상기와 같이 희생층 에칭이라고 하는 공정에 기인하여 생기는, 제조에 장시간을 필요로 하는 문제, 및 높은 빈도로 불량이 발생하는 문제를 해결하기 위해 이루어진 것이다.
먼저, 마이크로머신, 및 마이크로머신에 포함되는 미소 구조체에 대하여 설명한다. 마이크로머신은, 선택적으로 형성된 공간 부분을 가지고 3차원적인 구조를 가지는 미소 구조체와, 그 미소 구조체를 제어하거나 또는 미소 구조체로부터의 출력을 검출하기 위한 전기 회로를 포함한다. 전기 회로는 반도체 소자를 포함하고 있다. 미소 구조체는, 공간 부분을 사이에 두고 서로 마주 보는 2개의 전극을 포함하고 있다. 그 전극들 중 하나는, 일부가 기판에 고정되어 있고 이동 가능한 가동(可動) 전극(본 명세서에서는 제1 도전층이라고도 부름)이고, 다른 하나는, 기판에 고정되어 있고 이동하지 않는 고정 전극(본 명세서에서는 제2 도전층이라고도 부름)이다. 또한, 이동 가능한 제1 도전층은 단층으로 형성되어도 좋지만, 제1 도전층의 위 또는 아래에 절연층이나 반도체층 등을 적층함으로써 가동 부분을 형성하여도 좋다. 본 명세서에서는, 이 제1 도전층이나 절연층의 단층 또는 적층에 의해 형성한 가동 층을 구조층이라고 부른다.
또한, 일반적으로는, 미소 구조체에 포함되는 공간 부분은, 처음에 희생층을 형성하여 공간의 형상을 형성하고, 마지막에 희생층을 제거함으로써 형성된다. 이 희생층의 제거는 에칭에 의해 행해지고, 본 명세서에서는 이 공정을 희생층 에칭이라고 부른다. 그 공간은 공기로 채워진다.
미소 구조체에서, 구조층이 공간 부분 내에서 이동할 수 있는 경우가 많다. 여기서, 구조층의 운동은, 구조층의 어느 1점 또는 1점 이상이 기판에 접속되어 지지된 상태에서, 상하 운동(기판면에 수직인 방향을 따라), 횡방향 운동(기판면에 평행한 방향을 따라), 및 어느 축을 중심으로 한 회전 운동을 포함한다.
상기한 과제들을 해결하기 위해, 본 발명은, 희생층 형성 공정 및 희생층 에칭 공정을 거치지 않고 미소 구조체를 제조하는 것을 특징으로 한다. 즉, 제1 기판 위에 제1 층을 형성하고, 제2 기판 위에 제2 층을 형성한다. 그 다음, 제1 기판으로부터 제1 층을 박리하고, 이 제1 층을 스페이서층을 사이에 두고 제2 기판에 부착한다. 스페이서층을 사이에 두고 제1 층과 제2 층을 부착시킴으로써, 제2 기판 위에 형성된 제2 층과, 그 위에 부착된 제1 층과의 사이에 공간 부분이 형성되고, 이것에 의해, 제1 층이 이동 가능한 미소 구조체를 형성한다.
본 발명에 따른 미소 구조체의 하나는, 스페이서층과 제1 층이 표면 위에 포함되고, 그 표면과 제1 층과의 사이에 스페이서층이 선택적으로 제공되고, 구조층은, 상기 스페이서층에 의해 상기 표면에 고정되어 있는 부분과, 상기 표면과 떨어져 마주 보고 있는 부분을 포함하는 것을 특징으로 한다. 스페이서층은 제1 층과 표면 사이에 비접촉 부분을 제공하도록 형성되어 있고, 이것에 의해, 제1 층이 상기 표면에 고정되어 있으면서 운동하는 것이 가능하게 된다.
본 발명에 따른 미소 구조체는, 표면 위에, 제1 스페이서층, 제1 층, 제2 스페이서층, 및 보호 기판을 가진다. 보호 기판은 상기 표면과 마주 보도록 제공되어 있다. 제1 스페이서층은 상기 표면과 구조층과의 사이에 제공되어 있다. 제2 스페이서층은 상기 구조층과 상기 보호 기판과의 사이에 제공되어 있다. 상기 구조층은 상기 제1 스페이서층에 의해 상기 표면에 고정되고, 상기 제2 스페이서층에 의해 상기 보호 기판에 고정되어 있는 부분과, 상기 표면 및 상기 보호 기판과 떨어져 마주 보고 있는 부분을 포함하고 있다. 제1 스페이서층 및 제2 스페이서층은 제1 층을 상기 표면, 보호 기판, 다른 층 등과 접촉하지 않도록 고정시킨다.
본 발명에 따른 미소 구조체에서, 제1 층은 제1 영역, 제2 영역, 및 제3 영역을 포함한다. 제1 영역은 상기 표면과 제1 층 사이에 제공된 제1 스페이서층에 의해 상기 표면에 고정되어 있다. 제2 영역은 제1 영역으로부터 떨어져 있고, 상기 표면과 떨어져 마주 보고 있다. 제3 영역은 스프링으로서 기능하고, 제1 영역을 제2 영역에 접속한다. 상기 표면과 제2 영역 사이 및 상기 표면과 제3 영역 사이에는 각각 공간 부분이 제공되어 있고, 상기 제2 영역은 상기 표면과 떨어져 마주 보고 있다. 또한, 보호 기판을 제공하는 경우에는, 제1 층의 제1 영역이 제2 스페이서층에 의해 보호 기판에 고정된다.
본 발명에 따른 미소 구조체에서, 표면의 일부 또는 전체 표면에 부착하는 제2 층이 제공될 수 있다. 제2 층은 도전층을 포함하는 층으로서 제공될 수 있다. 또한, 제3 층을 가지고 있어도 좋다. 제3 층은 제1 층과 마주 보는 보호 기판의 표면의 일부 또는 전채 표면에 부착하도록 제공된다. 제3 층은 도전층을 포함하는 층으로서 제공될 수 있다.
또한, 본 발명에 따른 미소 구조체에서, 한 쌍의 기판 사이에 구조층이 제공될 수 있다. 본 발명에 따른 미소 구조체의 하나는, 한 쌍의 대향하는 기판과, 한 쌍의 대향하는 기판 사이에 제공된 제1 층, 제1 스페이서층 및 제2 스페이서층을 포함한다. 또한, 한 쌍의 기판 사이에 제2 층이 형성될 수 있다. 또한, 제3 층이 더 형성될 수도 있다.
제1 스페이서층 및 제2 스페이서층은, 제1 층이 한 쌍의 기판, 또는 제2 층이나 제3 층 등의 다른 층과 접촉하지 않도록 제1 층을 한 쌍의 기판에 고정시킨다. 제1 스페이서층은 기판들 중 한쪽 기판과 제1 층 사이에서 한쪽 기판 위에 선택적으로 제공되고, 제2 스페이서층은 다른 한쪽 기판과 제1 층 사이에서 다른 한쪽 기판 위에 선택적으로 제공되어 있다. 제1 층의 일부가 이동 가능하고, 다른 일부가 제1 스페이서층에 의해 한쪽 기판에 고정되고, 또한, 제2 스페이서층에 의해 다른 쪽 기판에 고정되어 있다.
본 명세서에서, 기계적 변화란, 제1 층의 가동 부분이 가속도, 압력, 정전 인력 등의 다양한 외력을 받아 기판면에 수직인 방향 또는 기판면에 평행한 방향으로 변위하는 것을 의미한다. 전기적 변화란, 전압의 변화, 전류량의 변화, 저항값의 변화, 용량의 변화 등의 전자기학적 물리량의 변화를 의미한다.
본 발명에 따르면, 희생층 에칭을 행하지 않고 미소 구조체를 형성할 수 있다. 즉, 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 행할 수 있다. 또한, 미소 구조체가 습식 에칭에서와 같은 액체 에칭제에 접하지 않기 때문에, 모세관 현상에 의한 구조층과 기판의 부착을 발생하지 않도록 미소 구조체를 형성할 수 있다. 이와 같이 본 발명을 적용함으로써, 제조에 걸리는 시간을 단축할 수 있고, 희생층 에칭이라고 하는 프로세스에 의해 야기되는 다양한 불량의 발생을 저감할 수 있다.
도 1(A)∼도 1(E)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 2(A1)∼도 2(B2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 3(A1)∼도 3(B2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 4(A)∼도 4(C2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 5(A)∼도 5(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 6(A)∼도 6(E)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 7(A)∼도 7(E)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 8(A) 및 도 8(B)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 9(A)∼도 9(C)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 10(A1)∼도 10(B2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 11은 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 12(A) 및 도 12(B)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 13(A1)∼도 13(B2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 14(A)∼도 14(C)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 15(A)∼도 15(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 16(A)∼도 16(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 17(A1)∼도 17(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 18(A1)∼도 18(B2)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 19(A)∼도 19(C)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 20(A1)∼도 20(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 21(A)∼도 21(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 22(A)∼도 22(D)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 23(A)∼도 23(C)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 24(A)∼도 24(C)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 25(A) 및 도 25(B)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
도 26(A1)∼도 26(B2)는 본 발명의 반도체 소자를 가지는 층의 제조방법을 나타내는 도면.
도 27(A) 및 도 27(B)는 본 발명의 반도체 소자를 가지는 층의 제조방법을 나타내는 도면.
도 28(A) 및 도 28(B)는 본 발명의 반도체 소자를 가지는 층의 제조방법을 나타내는 도면.
도 29(A) 및 도 29(B)는 본 발명의 반도체 소자를 가지는 층의 제조방법을 나타내는 도면.
도 30은 본 발명의 마이크로머신을 나타내는 도면.
도 31(A)∼도 31(C)는 본 발명의 마이크로머신을 나타내는 도면.
도 32(A) 및 도 32(B)는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 33(A) 및 도 33(B)는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 34(A)∼도 34(E)는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 35는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 36(A)∼도 36(E)는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 37(A)∼도 37(F)는 본 발명의 반도체장치의 실시형태를 나타내는 도면.
도 38(A) 및 도 38(B)는 본 발명의 미소 구조체의 제조방법을 나타내는 도면.
본 발명의 실시형태에 대하여 도면을 참조하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되는 것은 아니다. 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되어서는 않된다. 또한, 도면을 사용하여 본 발명의 구성을 설명함에 있어서, 같은 것을 가리키는 부호는 다른 도면 간에서도 공통으로 사용한다.
[실시형태 1]
본 실시형태에서는, 본 발명의 미소 구조체의 제조방법에 대하여 설명한다.
먼저, 도 1(A)∼도 1(E)를 참조하여, 본 발명의 미소 구조체의 제조방법, 및 이 제조방법을 실행하는데 있어서 중요한 박리방법에 대하여 설명한다. 여기서, 도면은 기판 단면도를 나타내고 있다.
본 발명의 미소 구조체를 제조하기 위해, 먼저, 도 1(A)에 나타내는 바와 같이, 제1 기판(제1 지지 기판이라고도 부름)(101) 위에 박리층(102) 및 제1 층(103)을 형성하여, 제1 층을 포함하는 기판(104)을 제조한다. 다음에, 도 1(B)에 나타내는 바와 같이, 제2 기판(제1 보호 기판이라고도 부름)(105) 위에 제2 층(106)을 형성하여, 제2 층을 포함하는 기판(107)을 제조한다.
그 다음, 도 1(C)에 나타내는 바와 같이, 박리층(102)을 경계로 하여, 제1 층을 포함하는 기판(104)으로부터 제1 층(103)을 박리한다. 도 1(D)에 나타내는 바와 같이, 이 제1 층(103)을 스페이서층(108)을 사이에 두고, 제2 층을 포함하는 기판(107)에 부착한다. 여기서, 스페이서층(108)은 제1 층(103) 또는 제2 층(106) 위에 선택적으로 형성된다.
이와 같이, 스페이서층(108)을 사이에 두고 제1 층(103)을 제2 층을 포함하는 기판(107)에 부착함으로써, 도 1(E)에 나타내는 바와 같이, 제2 기판(105) 위에 형성된 제2 층(106)과 그에 부착된 제1 층(103)과의 사이에 공간 부분(109)이 제공된다. 즉, 스페이서층(108) 때문에, 제1 층(103)은, 제2 층(106)에 접하지 않고 또한 부착하지 않는 부분을 가지게 되어, 제1 층(103)이 움직일 수 있게 된다. 이 경우, 제1 층(103)이 제2 기판(105)에 수직인 방향으로 이동할 수 있는 층(= 구조층)으로서 작용하는 미소 구조체(110)가 제조될 수 있다.
제1 기판(101)으로부터 제1 층(103)을 박리하기 위한 경계를 형성하는 박리 층(102)으로서, 낮은 물리적 부착성을 가지고 적층된 다수의 막; 가열, 레이저광 조사, 또는 자외선 조사 등의 어떤 처리에 의해 막질이 변화하여 취약화되는 막; 또는 적층된 막끼리의 부착성이 낮추어질 수 있는 막이 사용된다.
그리고, 부착성이 저하된 막의 계면에서 제1 기판(101)과 제1 층(103)을 박리할 수 있다. 예를 들어, 귀금속과 같이 산화하기 어려운 금속막과 산화막(예를 들어, 규소의 산화막)은 부착성이 낮다는 것은 알려져 있다. 이것을 사용하여, 제1 기판(101) 위에 박리층(102)으로서 금속막 및 규소의 산화막을 적층하고, 그 위에 제1 층(103)을 형성한다. 그 다음, 금속막과 규소의 산화막과의 계면에서 제1 기판(101)으로부터 제1 층(103)을 박리할 수 있다.
제1 기판(101) 위에 형성되는 박리층(102)의 재료, 및 제1 기판(101)으로부터 제1 층(103)을 박리하는 방법으로서는, 아래의 (1)∼(4)를 예로 들 수 있다.
(1) 제1 기판(101) 위에 박리층(102)으로서, 금속 산화막의 단층 또는 적층을 형성한다. 그 다음, 가열이나 레이저광 조사 등에 의해 박리층(102)인 금속 산화막을 취약화시켜, 제1 기판(101)과 제1 층(103)의 박리를 행한다. 여기서, 제1 기판(101)으로서 유리 기판이나 석영 기판과 같은 광투과성 기판을 사용하는 경우, 기판 뒷면으로부터 레이저광 조사를 행할 수 있다. 가열이나 레이저광 조사에 의해 금속 산화막이 취약화되는 것은 이 금속 산화막이 결정화되기 때문이라고 생각된다.
(2) 제1 기판(101) 위에 박리층(102)으로서, 수소를 함유하는 비정질 규소막을 형성한다. 그 다음, 가열이나 레이저광 조사에 의해 박리층(102)을 취약화시키 거나, 또는 박리층(102)을 에칭에 의해 제거함으로써, 제1 기판(101)과 제1 층(103)의 박리를 행한다.
(3) 박리층(102)을 형성하지 않고, 제1 기판(101) 위에 제1 층(103)을 형성한다. 그 다음, 제1 기판(101)을 뒷면으로부터 연마하여 얇게 하거나 또는 제거하거나, 또는 에칭에 의해 제1 기판(101)을 제거하여, 제1 층(103)을 얻는다. 예를 들어, 제1 기판(101)으로서 석영 기판을 사용한 경우, HF 용액이나 HF 증기, CHF3, 또는 C4F8과 H2와의 혼합 가스 등을 사용한 에칭에 의해 제1 기판(101)을 제거할 수 있다. 또한, 제1 기판(101)으로서 실리콘 기판을 사용한 경우에는, NF3, BrF3, ClF3 등의 불화 할로겐 가스에 의한 에칭으로 기판을 제거할 수 있다.
(4) 제1 기판(101) 위에 박리층(102)으로서 금속 및 금속 산화막을 적층하여 형성한다. 그 다음, 가열이나 레이저광 조사 등에 의해 금속 산화막을 취약화시키고, 박리층(102)의 일부를 에칭에 의해 제거하고, 취약화된 금속 산화막과 금속 사이의 계면에서 물리적 박리를 행한다. 예를 들어, 박리층(102)을 텅스텐이나 몰리브덴 등의 금속을 사용하여 형성한 경우, 박리층(102)의 에칭은, 암모니아 과산화물 용액 등의 용액, 또는 CCl4로 대표되는 염소계 가스, 또는 CF4, SF6, NF3로 대표되는 불소계 가스에 O2를 조합한 것을 사용하여 행할 수 있다. 또는, 박리층(102)을 알루미늄이나 티탄 등의 금속을 사용하여 형성한 경우, 산성 용액, 또는 Cl2 가스를 사용할 수 있다.
여기서, 금속 산화막을 취약화시키는 공정, 또는 박리층(102)을 에칭하는 공정을 거치지 않고, 물리적으로 박리할 수도 있다. 또한, 물리적으로 박리하는 방법은, 예를 들어, 제1 기판(101)의 단부에 칼집을 내어, 제1 기판(101)과 제1 층(103)과의 사이에 박리를 위한 계기를 만들고, 그 단부로부터 시작하여 제1 층(103)을 벗겨내는 방식으로 행할 수 있다.
상기에 나타낸 공정에 의해, 희생층 에칭이라는 공정을 거치지 않고, 미소 구조체(110)를 제조할 수 있다. 이와 같이 제조된 미소 구조체(110)에 외력을 가하면, 구조층이 힘을 받은 방향으로 이동할 수 있기 때문에, 미소 구조체(110)는 그 움직임을 감지함으로써 센서로서 기능할 수 있다.
본 실시형태에서 설명한 본 발명의 미소 구조체의 제조방법을 사용함으로써, 희생층 에칭을 행하지 않고 미소 구조체(110)를 제조할 수 있기 때문에, 상기 발명이 해결하고자 하는 과제에서 설명한 바와 같은, 희생층 에칭에 기인하는 문제들을 회피할 수 있다. 본 발명은 이하의 유용한 효과 (a)∼(e)를 나타낸다.
(a) 본 발명을 적용함으로써, 대표적으로는, 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있다. 즉, 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 행할 수 있다.
(b) 이와 같이, 희생층 에칭을 박리 및 부착으로 대체함으로써, 습식 에칭을 행할 때와 같은 액체 에칭제에 미소 구조체가 접하지 않기 때문에, 모세관 현상에 의한 구조층과 기판과의 부착을 발생시키지 않고 미소 구조체(110)를 제조할 수 있다.
(c) 박리 및 부착에 의해 미소 구조체(110)를 제조하기 때문에, 공간 부분(109)에 희생층이나 에칭시의 부생성물이 잔류하는 문제를 일으키지 않고 미소 구조체(110)를 제조할 수 있다. 즉, 어느 기판 또는 기판의 일부에서 희생층 에칭이 완료되었음에도, 다른 기판 또는 기판의 다른 부분에서는 희생층 에칭이 완료되지 않는 것과 같은 문제를 회피할 수 있다. 또한, 본 발명의 방법에서는, 제1 기판(101)으로부터 박리된 제1 층(103)을, 제2 층(106)을 포함하는 제2 기판(105)에 부착시키기 때문에, 기판 위에 제조되는 모든 미소 구조체(110)의 공간 부분(109)들을 균일하게 형성할 수 있다.
(d) 장시간의 희생층 에칭에 기인하는, 기판면에서의 에칭 레이트의 편차가 일어나지 않기 때문에, 큰 기판을 사용하여 미소 구조체와 마이크로머신을 제조하는 것이 가능하다. 이와 같이 큰 기판을 사용함으로써, 한 번에 많은 제품을 제조할 수 있어 제품의 가격을 낮출 수 있게 된다.
(e) 장시간을 필요로 하는 희생층 에칭 공정이 불필요하기 때문에, 다른 층에 악영향을 주는 일이 없다. 예를 들어, 희생층 에칭에 의한 구조층의 막 감소가 일어나지 않기 때문에, 구조층의 막 두께를 균일하게 형성할 수 있다. 또한, 박리층 에칭을 행하는 경우에, 이 에칭에 의한 영향이 우려되는 재료를 사용하는 일이 있더라도, 박리층 에칭을 행하지 않는 제2 기판(105) 위에 이 재료를 형성함으로써, 그 영향을 회피하는 것이 가능하게 된다.
[실시형태 2]
본 실시형태에서는, 실시형태 1에서 설명한 미소 구조체의 제조방법을 도 2 ∼도 4를 참조하여 보다 구체적으로 설명한다. 또한, 우측의 도면은 기판의 상면도를 나타내고, 좌측은 상면도의 점선 O-P를 따라 취한 단면도를 나타낸다.
먼저, 제1 층을 가지는 한쪽 기판의 가공 방법을 도 2(A1)∼도 2(B2)를 참조하여 설명한다.
도 2(A1) 및 도 2(A2)에 나타내는 바와 같이, 제1 기판(제1 지지 기판이라고도 부름)(201) 위에 박리층(202)을 형성한다. 여기서, 제1 기판(201)에는, 실리콘 기판과 같은 반도체 성질을 가지는 기판 외에, 유리나 석영, 플라스틱 등의 절연성을 가지는 기판, 또는 금속과 같이 도전성을 가지는 기판 등 다양한 기판을 사용할 수 있다.
또한, 박리층(202)은, 상기한 예 (1)∼(4)에서 설명한 바와 같이, 금속이나 규소 등의 원소나 화합물을 사용하여 CVD법이나 스퍼터링법 등에 의해 형성한다. 박리층(202)은 제1 기판(201)의 전면(全面)에 형성하여도 좋고, 또는 기판의 일부에 선택적으로 형성할 수도 있다. 박리층(202)을 기판의 일부에 선택적으로 형성하는 경우, 성막된 박리층(202) 위에 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 가공할 수 있다.
그 다음, 도 2(A1) 및 도 2(A2)에 나타내는 바와 같이, 박리층(202) 위에, 구조층이 되는 제1 층(203)을 형성한다. 제1 층(203)은, 규소나 그의 화합물, 금속 원소나 그의 화합물 등의 다양한 재료를 사용하여 CVD법이나 스퍼터링법 등의 성막 방법에 의해 형성할 수 있다. 여기서, 제1 층(203)은 단일 재료를 사용한 단층 구조이어도 좋고, 다수의 재료를 사용한 적층 구조로 하여도 좋다. 제1 층(203)을 적층 구조로 형성하는 경우, 다수의 층을 연속하여 성막할 수도 있지만, 성막과 가공을 반복하여 제1 층(203)을 형성하는 것도 가능하다.
본 실시형태에서는, 도 2(A1) 및 도 2(A2)에 나타내는 바와 같이, 제1 층(203)이 2종류의 막을 연속하여 성막한 적층 구조를 가지는 예를 나타내지만, 제1 층(203)의 구조는 이 예에 한정되지 않고, 예를 들어, 금속이나 밀도가 높은 재료를 사용한 성막과 가공을 행하여 형성되는 전극이나 매스(mass)(추)를 가질 수도 있다.
그 다음, 도 2(B1) 및 도 2(B2)에 나타내는 바와 같이, 구조층의 형상을 결정하도록 제1 층(203)을 가공한다. 제1 층(203)의 가공에서는, 포토리소그래피법에 의해 제1 층(203) 위에 레지스트 마스크를 형성하고, 에칭을 행함으로써, 도 2(B1) 및 도 2(B2)에 나타내는 바와 같이, 제1 층(203)에 개방부(204)를 형성할 수 있다. 제1 층(203)에 개방부(204)를 형성하기 위한 에칭으로서는, 제1 층(203)에 포함되는 재료에 맞추어 습식 에칭이나 건식 에칭을 사용할 수 있고, 또는 그들 에칭을 조합한 것을 사용하는 것도 가능하다.
또한, 제1 층(203)의 가공에서는, 도 2(B1) 및 도 2(B2)에 나타내는 바와 같이, 제1 층(203)뿐만 아니라 박리층(202)도 가공할 수 있다. 그러나, 제1 층(203)에만 개방부(204)를 형성하도록 가공하는 것도 가능하다.
상기의 공정에 의하여, 제1 층을 포함하는 기판(205)이 형성될 수 있다.
다음에, 제2 층을 포함하는 기판의 가공에 대하여 도 3(A1)∼도 3(B2)를 참조하여 설명한다. 도 3(A1) 및 도 3(A2)에 나타내는 바와 같이, 제2 기판(제1 보 호 기판이라고도 부름)(206) 위에 제2 층(207)을 형성한다. 제2 기판(206)에는, 제1 기판(201)과 마찬가지로, 반도체 성질을 가지는 기판, 절연성을 가지는 기판, 도전성을 가지는 기판 등 다양한 기판을 사용할 수 있다.
제2 층(207)은, 제1 층(203)과 마찬가지로, 규소나 그의 화합물, 금속 원소나 그의 화합물 등의 다양한 재료를 사용하여 CVD법이나 스퍼터링법 등의 성막 방법에 의해 형성할 수 있다. 또한, 제2 층(207)은, 제1 층(203)과 마찬가지로, 단층 구조 또는 적층 구조로 형성할 수 있다. 제2 층(207)을 적층 구조로 형성하는 경우에는, 다수의 층을 연속하여 성막할 수도 있지만, 성막과 가공을 반복하여 제2 층(207)을 형성하는 것도 가능하다. 예를 들어, 제2 기판(206)이 특수한 기능을 가지는 기판인 경우에는, 제2 층(207)을 형성하지 않고 다음의 공정으로 진행하는 것도 가능하다.
본 실시형태에서는, 도 3(A1) 및 도 3(A2)에 나타내는 바와 같이, 제2 층(207)이 2종류의 막을 연속하여 성막한 적층 구조를 가지는 예를 설명한다. 그러나, 제2 층(207)의 구조는 이 예에 한정되지 않고, 금속막 등을 성막하고 가공함으로써 형성되는 전극이나 배선 등을 가질 수도 있다.
그 다음, 도 3(B1) 및 도 3(B2)에 나타내는 바와 같이, 제2 층(207) 위에 스페이서층(208)을 형성한다. 스페이서층(208)은, 제1 층을 포함하는 기판(205)을 제2 층(207)이 형성된 제2 기판(206)에 간격을 유지한 채 부착하기 위한 층이다. 따라서, 본 명세서에서는 스페이서층을 부착층이라고도 부른다. 스페이서층(208)은 절연성 무기 화합물이나 절연성 유기 화합물 등을 사용하여 단층 또는 적층 구 조로 형성할 수 있다. 또한, 폴리이미드나 에폭시 등의 유기 화합물을 주원료로 하는 영구성의 후막 레지스트를 사용하는 것도 가능하다.
스페이서층(208)은 제2 층(207) 위에 선택적으로 형성된다. 따라서, 후막 레지스트와 같은 감광성 재료를 사용하면, 성막, 노광, 및 현상만으로 스페이서층(208)을 용이하게 형성할 수 있다. 또한, 감광성이 아닌 재료를 사용하는 경우에도, 성막 후에 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 에칭에 의해 가공하여 스페이서층(208)을 형성할 수 있다. 또한, 스크린 인쇄법이나, 잉크젯법으로 대표되는 액적 토출법 등에 의해 스페이서층(208)을 형성하는 것도 가능하다.
본 실시형태에서는, 제2 층(207) 위에 스페이서층(208)을 형성하는 예를 나타냈지만, 제1 층을 포함하는 기판(205) 위에 스페이서층(208)을 형성할 수도 있다.
상기의 공정에 의하여, 제2 층을 포함하는 기판(209)이 형성될 수 있다.
다음에, 제1 층을 포함하는 기판(205)과, 제2 층을 포함하는 기판(209)을 사용하여 미소 구조체를 제조하는 방법의 일 예를 도 4(A)∼도 4(C2)를 참조하여 설명한다.
도 4(A)에 나타내는 바와 같이, 상기 공정에서 형성한, 제1 층을 포함하는 기판(205)과 제2 층을 포함하는 기판(209)을, 제1 층(203)과 제2 층(207)이 서로 마주 보도록 스페이서층(208)을 사이에 두고 부착한다. 이들 기판을 부착하기 위해, 스페이서층(208)은 접착성을 가진다. 스페이서층(208) 때문에, 제1 층(203)은 제2 층(207)과 접촉하지 않고 제2 기판(206)에 고정된다.
그 다음, 도 4(B)에 나타내는 바와 같이, 박리층(202)의 계면(도 4(B)에서 화살표로 나타내는 부분)에서 제1 기판(201)을 박리하여 제거한다. 제1 기판(201)으로부터 제1 층(203)을 박리하는 방법으로서는, 상기한 예 (1)∼(4)에 나타낸 방법을 사용할 수 있다. 여기서, 제1 층(203) 위에 박리층(202)이 잔류하고 있어도 좋다. 또한, 잔류한 박리층(202)을 제거하는 공정을 추가하여도 좋다. 또한, 분리된 제1 기판(201)은 반복하여 사용할 수 있다.
상기의 공정에서 제1 기판(201)을 분리함으로써, 희생층 에칭이라는 공정을 거치지 않고, 제2 기판(206) 위에, 제2 층(207), 스페이서층(208), 및 제1 층(203)을 적층시킬 수 있다. 이어서, 도 4(C1) 및 도 4(C2)에 나타내는 바와 같이, 제2 기판(206)과 제1 층(203)과의 사이에 공간 부분을 가지고 제1 층(203)이 가동 층(구조층)으로서 작용하는 미소 구조체가 형성될 수 있다.
형성된 미소 구조체에서는, 제1 층(203)이 구조층(가동 층 또는 가동 전극이라고도 부름)으로서 작용하고, 제2 층(207)이 제2 기판(206)에 고정된 고정 층(고정 전극이라고도 부름)으로서 작용한다. 구조층(제1 층(203))은 스페이서층(208) 및 제2 층(207)을 사이에 두고 제2 기판(206)에 고정되어 있다. 그리고, 구조층은 기판에 수직인 방향, 또는 기판에 평행한 방향, 또는 수직 방향과 수평 방향을 조합하여 기판에 대하여 어느 각도를 가지는 방향으로 이동할 수 있다. 제1 층(203)은, 가동 부분에서 S자 형상을 다수 연결한 형상을 가지는 부분을 포함한다. 이 부분은 제1 층(203)의 가동 부분을, 스페이서층(208)에 의해 고정된 제1 층(203)의 부분에 연결한다.
즉, 도 38(A) 및 도 38(B)에 나타내는 바와 같이, 구조층(제1 층(203))은, 기판에 고정된 제1 영역(210)과, 이동 가능한 제2 영역(211), 및 스프링으로서 기능하는 제3 영역(212)을 포함한다. 스페이서층(208)은 구조층의 제1 영역과 제2 기판(206) 사이에 제공되고, 제1 영역(210)은 스페이서층(208)에 의해 제2 기판(206)에 고정되어 있다. 제2 층을 포함하는 기판(209)의 표면과 제2 영역(211) 및 제3 영역(212)과의 사이에는 공간 부분이 제공되고, 제2 영역(211)은 제2 층을 포함하는 기판(209)의 표면과 떨어져 마주 보고 있다. 제2 영역(211)은 제1 영역(210)으로부터 분리되어 있고, 제2 기판(206)과 떨어져 마주 보고 있고, 가동 부분으로서 작용한다. 제3 영역(212)은 고정되어 있는 제1 영역(210)을 이동 가능한 제2 영역(211)에 연결한다. 제3 영역(212)은, 꾸불꾸불하게 굽어진 형상, 즉, S자 형상을 다수 연결한 형상으로 가공된다. 이와 같이 가공함으로써, 제3 영역(212)은 스프링으로서 기능할 수 있다.
제2 층을 포함하는 기판(209)과 제1 층(203)과의 거리는 스페이서층(208)의 두께에 의해 결정된다. 또한, 제1 층(203)의 가동 부분과 스페이서층(208)에 의해 고정된 부분과의 거리는, 도 2(B1) 및 도 2(B2)를 사용하여 설명한 제1 층(203)의 가공에 의해 결정된다. 따라서, 제2 기판(206)과 제1 층(203)과의 사이에 형성되는 공간 부분의 크기와, 제1 층(203)에 형성된 개방부의 크기는, 스페이서층(208)의 두께와 제1 층(203)의 가공에 의해 임의로 조절될 수 있다.
본 실시형태에서 설명한 미소 구조체를 제조하는 방법을 단순한 예를 사용하 여 설명하였지만, 제1 층(203), 제2 층(207), 및 스페이서층(208) 각각이 적층 구조를 가질 수도 있고, 또는 임의의 형상으로 가공되어, 다양한 기능을 가지는 미소 구조체를 제조하는 것이 가능하다.
이와 같이 제조된 미소 구조체에 외력이 가해지면, 구조층이 힘을 받은 방향으로 이동할 수 있기 때문에, 미소 구조체는 그 움직임을 감지함으로써 센서로서 기능할 수 있다. 또는, 제1 층(203) 및 제2 층(207)에 서로 마주보는 전극을 형성하여, 구조층이 정전 인력에 의해 이동하도록 할 수 있으므로, 미소 구조체가 액츄에이터로서 기능할 수도 있다. 그리고, 이 액츄에이터를 이용하여, 스위치, 가변 용량을 가지는 커패시터 등을 제조할 수 있다.
본 실시형태에서 설명한 본 발명의 미소 구조체를 제조하는 방법을 이용함으로써, 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있기 때문에, 상기 발명이 해결하고자 하는 과제에서 설명한 바와 같은, 희생층 에칭에 기인하는 문제들을 회피할 수 있다. 즉, 실시형태 1에서와 같은 효과 (a)∼(e)를 얻을 수 있다.
또한, 본 실시형태에 따르면, 이하의 효과 (f)∼(i)를 추가로 얻을 수 있다.
(f) 본 발명의 방법에서는, 기판과 제1 층 사이의 공간 부분의 거리가 스페이서층의 두께에 의해 결정되고, 제1 층에서 기판에 고정된 부분과 가동 부분과의 사이의 공간의 거리는 제1 에칭에 의해 결정될 수 있다. 따라서, 미소 구조체에 포함되는 공간 부분의 크기는, 희생층 에칭에 기인하는 희생층의 두께나 면적에 의해 한정됨이 없이 임의로 설정될 수 있다.
(g) 본 발명에서는 박리 및 부착에 의해 미소 구조체를 제조하기 때문에, 크 기를 한정하지 않고, 임의의 크기의 미소 구조체를 제조할 수 있다. 예를 들어, 수 mm평방 내지 수십 mm평방의 큰 미소 구조체를 제조하는 것도 가능하다.
(h) 본 발명에서는, 상기와 같이, 제1 층과 제2 층의 2개 층을 부착시켜 미소 구조체를 제조하기 때문에, 사용하는 재료의 자유도 및 구조의 자유도가 높아진다. 구체적으로는, 도 2(B1) 및 도 2(B2)에 나타내는 제1 에칭에 의한 제1 층의 가공에 의해 구조층의 형상이 결정되기 때문에, 형상의 자유도가 높은 미소 구조체를 제조할 수 있다. 또한, 희생층 에칭을 고려하지 않아도 되기 때문에, 적층 편차가 넓어져, 상이한 기능을 가지는 미소 구조체들을 동시에 제조하는 것이 용이하게 된다. 예를 들어, 센서와 수동 소자를 동시에 형성하는 것이 가능하다.
(i) 또한, 본 발명에서는, 희생층을 형성하지 않고, 또한, 제1 층과 제2 층을 따로따로 형성하여 부착하기 때문에, 희생층과 같은 두꺼운 막에 의해 생기는 단차부가 없고, 그 단차부를 가로지르는 부분으로부터 생기는 파괴가 일어나지 않는다. 따라서, 강도가 높은 미소 구조체가 제조될 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 3]
본 실시형태에서는, 실시형태 1에서 설명한 방법을 응용하여 미소 구조체를 제조하는 예를 도 5∼도 9를 참조하여 설명한다. 여기서, 도면들은 단면도를 나타낸다.
도 5(A)에 나타내는 바와 같이, 제1 기판(제1 지지 기판이라고도 부름)(301) 위에 제1 박리층(302) 및 제1 층(303)을 형성하여, 제1 층을 포함하는 기판(304)을 제조한다. 그리고, 도 5(B)에 나타내는 바와 같이, 제1 박리층(302)의 계면에서, 제1 층을 포함하는 기판(304)으로부터 제1 층(303)을 박리한다.
그 다음, 제2 기판(305) 위에 제1 스페이서층(306)을 선택적으로 형성하고, 제3 기판(307) 위에 제2 스페이서층(308)을 선택적으로 형성한다. 제1 스페이서층(306)을 가지는 제2 기판(305)과, 제2 스페이서층(308)을 가지는 제3 기판(307)을, 이들 기판 사이에 제1 층(303)을 끼우도록 부착한다(도 5(C)).
이와 같이, 제1 스페이서층(306) 및 제2 스페이서층(308)을 통하여 제1 층(303)을 끼우도록 제2 기판(305)과 제3 기판(307)을 부착함으로써, 제2 기판(305)과 제1 층(303)과의 사이, 및 제3 기판(307)과 제1 층(303)과의 사이에 공간 부분(309)들이 형성된다. 이와 같이 하여, 제2 기판(305)과 제3 기판(307)에 의해 봉지(封止)되고 제1 층(303)이 가동 층(= 구조층)으로서 작용하는 미소 구조체(310)가 제조될 수 있다(도 5(D)).
여기서, 제1 기판(301) 위에 박막을 형성하기 때문에, 제1 기판(301)에는, 높은 온도에서의 성막이나 에칭제를 사용한 가공에 견딜 수 있는 기판, 예를 들어, 유리, 석영, 금속, 반도체 등의 기판을 사용하는 것이 바람직하다. 또한, 성막 조건이나 가공 조건을 만족하는 것이라면, 플라스틱과 같은 유기 수지 재료로 형성된 기판을 사용하는 것도 가능하다. 또한, 제2 기판(제1 보호 기판이라고도 부름)(305), 및 제3 기판(제2 보호 기판이라고도 부름)(307)은, 공간 부분을 사이에 두고 제1 층(303)을 보호하는 패키지(package)로서의 기능을 가지므로, 얇고 유연 하고 저렴한 기판, 예를 들어, 플라스틱 필름과 같은 기판을 사용할 수 있다. 또한, 제1 기판(301)과 마찬가지로, 유리나 석영 등의 기판을 사용할 수도 있다.
제1 기판(301) 위에 형성하는 제1 박리층(302)의 재료와 형성 방법, 및 제1 층을 포함하는 기판(304)으로부터 제1 층(303)을 박리하는 방법에는, 실시형태 1 및 2에서 설명한 방법을 적용할 수 있다.
제1 층(303)에는, 이동할 수 있음으로써 기능을 발휘하는 층을 형성할 수 있는 재료를 선택하여 가공한다. 예를 들어, 이동함으로써 왜곡(distortion)이 생겨 전기 저항 등의 막의 특성이 변화하는 재료를 사용하고, 그 재료를, 이동에 의해 왜곡을 크게 할 수 있는 구조로 가공할 수 있다.
제1 스페이서층(306)과 제2 스페이서층(308)에는, 실시형태 2의 스페이서층과 마찬가지로, 절연성 무기 화합물이나 절연성 유기 화합물 등을 사용하고, 단층 구조 또는 적층 구조를 채용할 수 있다. 또는, 아크릴, 에폭시, 폴리이미드 등을 주원료로 하는 영구성의 후막 레지스트를 사용하는 것도 가능하다.
상기 공정에 의해, 공간 부분(309)에서의 제1 층(303)의 이동에 의해 기능하는 미소 구조체(310)가 제조될 수 있다. 예를 들어, 제1 층(구조층)(303)을, 왜곡에 의해 전기 저항이 변화하도록 형성함으로써, 가속도나 압력 등의 외력에 기인한 구조층의 이동을 전기적으로 검출하고, 센서로서 기능하는 미소 구조체(310)를 제조할 수 있다.
도 5(A)∼도 5(D)의 제조예를 응용한, 미소 구조체의 다른 제조예에 대하여 도 6(A)∼도 6(E)를 참조하여 설명한다. 도 6(A)에 나타내는 바와 같이, 제1 기 판(301) 위에 제1 박리층(302) 및 제1 층(303)을 형성하여, 제1 층을 포함하는 기판(304)을 제조한다. 그리고, 도 6(B)에 나타내는 바와 같이, 제1 박리층(302)의 계면에서, 제1 층을 포함하는 기판(304)으로부터 제1 층(303)을 박리한다.
그 다음, 도 6(C)에 나타내는 바와 같이, 제2 기판(311) 위에 제2 층(312)을 형성하여, 제2 층을 포함하는 기판(313)을 제조한다. 마찬가지로, 도 6(D)에 나타내는 바와 같이, 제3 기판(314) 위에 제3 층(315)을 형성하여, 제3 층을 포함하는 기판(316)을 제조한다.
그 다음, 제2 층을 포함하는 기판(313) 위에 제1 스페이서층(317)을 선택적으로 형성하고, 제3 층을 포함하는 기판(316) 위에 제2 스페이서층(318)을 선택적으로 형성한다. 제1 스페이서층(317)을 가지는, 제2 층을 포함하는 기판(313)을, 제2 스페이서층(318)을 가지는, 제3 층을 포함하는 기판(316)에, 제2 층(312)과 제3 층(315)이 서로 마주 보고 제1 층(303)이 사이에 끼워지도록 부착한다.
이와 같이, 제1 스페이서층(317) 및 제2 스페이서층(318)을 통하여 제1 층(303)이 끼워지고 제2 층(312)과 제3 층(315)이 서로 마주 보도록, 제2 층을 포함하는 기판(313)과 제3 층을 포함하는 기판(316)을 부착함으로써, 제2 층(312)과 제1 층(303)과의 사이, 및 제3 층(315)과 제1 층(303)과의 사이에 공간 부분(319)들이 형성된다. 이와 같이 하여, 제2 기판(311)과 제3 기판(314)에 의해 봉지되고 제1 층(303)이 가동 층(= 구조층)으로 작용하는 미소 구조체(320)가 제조될 수 있다.
여기서, 제2 기판(311) 및 제3 기판(314) 위에 박막을 형성하기 때문에, 제2 기판(311)과 제3 기판(314) 각각에는, 높은 온도의 성막이나 에칭제를 사용한 가공에 견딜 수 있는 기판, 예를 들어, 유리, 석영, 금속, 반도체 등의 기판을 사용하는 것이 바람직하다. 또한, 성막 조건이나 가공 조건을 만족시키는 것이라면, 플라스틱과 같은 유기 수지 재료로 형성된 기판을 사용하는 것도 가능하다. 특히, 얇고 경량의 기판을 제2 기판(311) 및 제3 기판(314)에 적용함으로써 소형의 미소 구조체를 제조하는 것이 가능하게 된다.
제1 층(303), 제2 층(312), 및 제3 층(315)에는, 도 6(E)에 나타내는 바와 같이, 공간 부분(319)을 통하여 서로 마주 보는 것에 의해 기능을 발휘하는 층들을 형성할 수 있는 재료를 선택하여 가공한다. 예를 들어, 제1 층(303), 제2 층(312), 및 제3 층(315) 중 적어도 2개의 층이 도전성 재료를 사용하여 형성되면, 서로 마주 보는 2개의 도전층이 커패시터로서 작용할 수 있다.
상기 공정에 의해, 공간 부분에서의 제1 층(303)의 이동에 의해 제1 층(303), 제2 층(312), 및 제3 층(315)이 협동하여 기능하는 미소 구조체(320)가 제조될 수 있다. 예를 들어, 제1 층(303), 제2 층(312), 및 제3 층(315)이 도전성 재료를 사용하여 형성된 경우, 가속도나 압력 등의 외력을 받아 구조층이 이동했을 때, 제2 층(312)과 제1 층(303) 사이의 거리, 및 제3 층(315)과 제1 층(303) 사이의 거리가 각각 변화하기 때문에, 그 변화를 정전 용량의 변화로서 검출함으로써 센서로서 기능하는 미소 구조체(320)를 제조할 수 있다.
또한, 이와 같이 제조한 미소 구조체(320)에서는, 제1 층(303)을 외부로부터 전자기적으로 분리하는 것도 가능하다. 예를 들어, 제1 층(303)을 높은 주파수의 신호를 전송하는 도파로(waveguide)로서 형성하고, 제2 층(312) 및 제3 층(315)을 접지 전위(그라운드 전위)로 함으로써, 저손실의 전송선을 형성할 수 있다. 이 경우, 제1 층(303)은 이동할 필요는 없다.
또한, 도 5(A)∼도 5(D)의 제조예를 응용한, 미소 구조체의 또 다른 제조예에 대하여 도 7(A)∼도 7(E)를 참조하여 설명한다. 본 발명의 미소 구조체에서는, 도 7(A)에 나타내는 바와 같이, 제1 기판(301) 위에 제1 박리층(302) 및 제1 층(303)을 형성하여, 제1 층을 포함하는 기판(304)을 제조한다. 그리고, 도 7(B)에 나타내는 바와 같이, 제1 박리층(302)의 계면에서, 제1 층을 포함하는 기판(304)으로부터 제1 층(303)을 박리한다.
그 다음, 도 7(C)에 나타내는 바와 같이, 제2 기판(311) 위에 제2 박리층(321)을 형성하고, 제2 박리층(321) 위에 제2 층(322)을 형성한다. 제2 층(322)의 상면에 제1 보호 기판(323)을 접착제(324)를 사용하여 부착한다.
제2 박리층(321)의 계면에서 제2 기판(311)으로부터 제2 층(322)을 박리하여, 제1 보호 기판(323)측으로 옮김으로써, 제2 층을 포함하는 기판(325)을 제조한다(도 7(D)).
그 다음, 제2 층을 포함하는 기판(325) 위에 제1 스페이서층(326)을 선택적으로 형성하고, 제3 기판(제2 보호 기판이라고도 부름)(328) 위에 제2 스페이서층(327)을 선택적으로 형성한다. 제2 층을 포함하는 기판(325)과 제3 기판(328)을, 이들 기판 사이에 제1 층(303)이 끼워지도록 부착한다(도 7(E)).
이와 같이, 제1 스페이서층(326)을 사이에 두고, 제2 층을 포함하는 기 판(325)과 제1 층(303)의 한쪽 면을 부착하고, 제2 스페이서층(327)을 사이에 두고 제3 기판(328)과 제1 층(303)의 다른 쪽 면을 부착함으로써, 제2 층(322)과 제1 층(303)과의 사이, 및 제3 기판(328)과 제1 층(303)과의 사이에 공간 부분(329)들이 형성된다. 이와 같이 하여, 제1 보호 기판(323) 및 제3 기판(328)에 의해 봉지되고 제1 층(303)이 가동 층(= 구조층)으로서 작용하는 미소 구조체(330)가 제조될 수 있다.
여기서, 제1 보호 기판(323)과 제3 기판(328)은, 공간 부분(329)을 사이에 두고 제1 층(303)을 보호하는 패키지로서의 역할을 가지므로, 제1 보호 기판(323)과 제3 기판(328) 각각에, 얇고 유연하고 저렴한 기판, 예를 들어, 플라스틱 필름과 같은 기판을 사용할 수 있다. 또한, 제1 기판(301)과 마찬가지로, 유리나 석영 등의 기판을 사용하는 것도 가능하다.
제1 층(303) 및 제2 층(322)에는, 도 7(E)에 나타내는 바와 같이, 공간 부분(329)을 통하여 서로 마주 보도록 함으로써 기능을 발휘하는 재료를 선택하여 가공한다. 예를 들어, 제1 층(303) 및 제2 층(322)을 도전성 재료를 사용하여 형성하면, 서로 마주 보는 2개의 도전층이 커패시터로서 작용할 수 있다.
제2 박리층(321), 제1 스페이서층(326), 및 제2 스페이서층(327)은 상기 예들과 마찬가지로 형성될 수 있고, 제1 층을 포함하는 기판(304)으로부터 제1 층(303)을 박리하는 방법에, 실시형태 1 및 2에서 설명한 방법을 적용할 수 있다.
또한, 도 7(A)∼도 7(E)에 나타낸 제조예를 변형한 예를 도 8(A) 및 도 8(B)를 참조하여 설명한다. 도 8(A)에 나타내는 바와 같이, 제3 기판(331) 위에 제3 층(332)을 형성하여, 제3 층을 포함하는 기판(333)을 제조한다.
그 다음, 도 7(E)에 나타낸 제3 기판(328) 대신에, 제3 층을 포함하는 기판(333)을 사용하고, 이 제3 층을 포함하는 기판(333) 위에 제2 스페이서층(327)을 선택적으로 형성한다.
제1 스페이서층(326)을 사이에 두고, 제2 층을 포함하는 기판(325)을 제1 층(303)의 한쪽 면에 부착하고, 제2 스페이서층(327)을 사이에 두고, 제3 층을 포함하는 기판(333)과 제1 층(303)의 다른 쪽 면을, 제3 층(332)과 제1 층(303)이 서로 마주 보도록 부착한다. 이것에 의하여, 제2 층(322)과 제1 층(303)과의 사이, 및 제3 층(332)과 제1 층(303)과의 사이에 공간 부분(334)이 제공된다. 이와 같이 하여, 제1 보호 기판(323) 및 제3 기판(331)에 의해 봉지되고 제1 층(303)이 가동 층(= 구조층)으로서 작용하는 미소 구조체(335)가 형성될 수 있다. 또한, 다른 공정, 사용되는 재료, 부재에 대해서는 도 5∼도 7에서의 것과 마찬가지로 할 수 있다.
제1 층(303), 제2 층(322), 및 제3 층(332)에는, 도 8(B)에 나타내는 바와 같이, 공간 부분(334)을 통하여 서로 마주 보게 함으로써 기능을 발휘하는 재료를 선택하여 가공한다. 예를 들어, 제1 층(303), 제2 층(322), 및 제3 층(332) 중 적어도 2개의 층을 도전성 재료를 사용하여 형성하면, 서로 마주 보는 2개의 도전층이 커패시터로서 작용할 수 있다.
또한, 도 7(A)∼도 7(E)의 제조방법의 변형예를 도 9(A)∼도 9(C)를 참조하여 설명한다. 도 9(A)에 나타내는 바와 같이, 제3 기판(336) 위에 제3 박리 층(337) 및 제3 층(338)을 형성하고, 제3 층(338)의 상면에 제2 보호 기판(339)을 접착제(340)를 사용하여 부착한다.
그리고, 도 9(B)에 나타내는 바와 같이, 제3 박리층(337)의 계면에서 제3 기판(336)으로부터 제3 층(338)을 박리하여, 제2 보호 기판(339)측으로 옮김으로써, 제3 층을 포함하는 기판(341)을 제조한다.
제3 층을 포함하는 기판(341) 위에 제2 스페이서층(343)을 선택적으로 형성한다. 제2 층을 포함하는 기판(325)과, 제2 스페이서층(343)을 가지고 제3 층을 포함하는 기판(341)을, 이들 기판 사이에 제1 층(303)을 끼우고 서로 마주 보도록 부착한다(도 9(C)).
이와 같이, 제1 스페이서층(342)을 사이에 두고, 제2 층을 포함하는 기판(325)을 제1 층(303)의 한쪽 면에 부착하고, 제2 스페이서층(343)을 사이에 두고, 제3 층을 포함하는 기판(341)과 제1 층(303)의 다른 쪽 면을, 제3 층(338)과 제1 층(303)이 서로 마주 보도록 부착함으로써, 제2 층(322)과 제1 층(303)과의 사이, 및 제3 층(338)과 제1 층(303)과의 사이에 공간 부분(344)이 제공된다. 이와 같이 하여, 제1 보호 기판(323) 및 제2 보호 기판(339)에 의해 봉지되고 제1 층(303)이 가동 층(= 구조층)으로서 작용하는 미소 구조체(345)가 형성될 수 있다. 또한, 다른 공정, 사용되는 재료, 부재에 대해서는 도 5∼도 7에서의 것과 마찬가지로 할 수 있다.
제1 층(303), 제2 층(322), 및 제3 층(338)에는, 도 9(C)에 나타내는 바와 같이, 공간 부분(344)을 통하여 서로 마주 보는 것에 의해 기능을 발휘하는 재료를 선택하여 가공한다. 예를 들어, 제1 층(303), 제2 층(322), 및 제3 층(338) 중 적어도 2개의 층을 도전성 재료를 사용하여 형성하면, 서로 마주 보는 2개의 도전층이 커패시터로서 작용할 수 있다.
상기 공정에 의하여, 공간 부분에서의 제1 층(303)의 이동에 의해 제1 층(303), 제2 층(322), 및 제3 층(338)이 협동하여 기능하는 미소 구조체(345)가 제조될 수 있다. 예를 들어, 제1 층(303), 제2 층(322), 및 제3 층(338)을 도전성 재료를 사용하여 형성한 경우, 가속도나 압력 등의 외력을 받아 구조층이 이동했을 때, 제2 층(322)과 제1 층(303) 사이의 거리, 및 제3 층(338)과 제1 층(303) 사이의 거리가 각각 변화하기 때문에, 그 변화를 용량의 변화로서 검출하고 센서로서 기능하는 미소 구조체(345)가 제조될 수 있다.
또한, 이와 같이 제조한 미소 구조체(345)에서는, 제1 층(303)을 외부로부터 전자기적으로 분리하는 것도 가능하다. 예를 들어, 제1 층(303)을, 높은 주파수의 신호를 전송하는 도파로(waveguide)로서 형성하고, 제2 층(322) 및 제3 층(332)을 접지 전위(그라운드 전위)로 함으로써, 저손실의 전송로를 형성할 수 있다. 이 경우, 제1 층(303)은 이동할 필요는 없다.
이와 같이, 본 발명의 미소 구조체의 제조방법을 적용함으로써, 실시형태 1 및 2와 마찬가지로, 이하의 효과를 얻을 수 있다.
(a) 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있다. 즉, 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 행할 수 있다.
(b) 또한, 희생층 에칭을 박리 및 부착으로 대체함으로써, 미소 구조체가 습식 에칭에서와 같은 액체 에칭제에 접하지 않으므로, 모세관 현상에 의한 구조층과 기판과의 부착이 생기지 않도록 미소 구조체를 제조할 수 있다.
(e) 또한, 본 발명에서는, 장시간을 필요로 하는 희생층 에칭 공정이 불필요하기 때문에, 다른 층에 악영향을 주는 일이 없다. 예를 들어, 희생층 에칭에서 구조층의 막 감소가 일어나지 않기 때문에, 구조층의 막 두께를 균일하게 형성할 수 있다. 또한, 박리층 에칭을 행하는 경우, 이 에칭에 의해 영향이 우려되는 재료를 사용하는 경우라도, 희생층 에칭을 행하지 않는 제2 기판 또는 제3 기판 위에 이 재료를 형성함으로써 그 영향을 회피하는 것이 가능하다.
(f) 또한, 본 발명의 방법에서는, 기판과 제1 층과의 사이의 공간 부분의 거리가 스페이서층의 두께에 의해 결정되고, 제1 층에서 기판에 고정되는 부분과 가동 부분과의 사이의 공간의 거리는 제1 에칭에 의해 결정될 수 있다. 따라서, 미소 구조체에 포함되는 공간 부분의 크기는, 희생층 에칭에 기인하는 희생층의 두께나 면적에 의해 한정되지 않고 임의로 설정될 수 있다.
(g) 본 발명에서는 박리 및 부착에 의해 미소 구조체를 제조하므로, 크기에 대한 한정 없이 임의의 크기의 미소 구조체를 제조할 수 있다. 예를 들어, 수 mm평방 내지 수십 mm평방의 큰 미소 구조체를 제조하는 것도 가능하다.
(i) 또한, 본 발명에서는, 희생층을 형성하지 않고, 또한, 제1 층과 제2 층을 따로따로 형성하여 부착하기 때문에, 희생층과 같은 두꺼운 막에 의해 생기는 단차부가 없고, 그 단차부를 가로지르는 부분으로부터 생기는 파괴가 일어나지 않 는다. 따라서, 강도가 높은 미소 구조체가 제조될 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 4]
본 실시형태에서는, 실시형태 1에서 설명한 본 발명의 미소 구조체의 제조방법을 도 10∼도 16을 참조하여 구체적으로 설명한다. 도 10(A1), 도 10(B1), 도 12(B), 도 13(A1), 도 13(B1)은 상면도이고, 도 10(A2), 도 10(B2), 도 11, 도 12(A), 도 13(A2), 도 13(B2), 도 14∼도 16은 상면도의 점선 O-P를 따라 취한 단면도이다.
먼저, 제1 층을 포함하는 기판을 제조하는 예를 도 10 및 도 11을 참조하여 설명한다.
도 10(A1) 및 도 10(A2)에 나타내는 바와 같이, 제1 기판(401) 위에 박리층(403)을 형성한다. 여기서, 제1 기판(401)으로서, 예를 들어, 유리 기판, 석영 기판, 플라스틱 기판 등을 사용할 수 있다. 또는, 금속 기판 등의 도전성 기판이나, 실리콘, 게르마늄, 또는 실리콘과 게르마늄의 화합물 등의 반도체 기판을 사용하는 것도 가능하다. 본 실시형태에서는, 유리 기판을 사용하여 미소 구조체를 제조하는 예를 나타낸다.
또한, 상기에서 설명한 기판을 사용하는 경우, 준비한 기판을 그대로 사용하는 것도 가능하지만, 기판 표면에 그 표면을 보호하는 층(예를 들어, 절연성 층)을 형성한 기판을 사용할 수도 있다. 이와 같은 보호층(402)은, 예를 들어, 산화규 소, 질화규소 또는 산화질화규소 등을 함유하는 절연성 막을 사용하여 형성할 수 있다. 본 실시형태에서는, 제1 기판(401) 위에 보호층(402)으로서, 두께 100 nm의 산화질화규소층을 CVD법에 의해 형성하고, 보호층(402) 위에 박리층(403)을 형성하는 예를 설명한다.
그 다음, 보호층(402) 위에 박리층(403)을 형성한다. 박리층(403)에는, 예를 들어, 텅스텐, 몰리브덴, 티탄, 탄탈, 니오브, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 주석, 오스뮴, 이리듐, 규소로부터 선택된 원소를 함유하는 재료, 이들 원소를 주성분으로 하는 합금 재료, 또는 이들 원소의 산화물이나 질화물 등의 화합물 재료를 사용할 수 있다. 이들 재료는, 스퍼터링법이나 플라즈마 CVD법 등의 공지의 방법에 의해 성막할 수 있다. 박리층(403)은, 단일 재료를 사용한 단층 구조로 형성할 수 있고, 또는, 다수의 재료를 사용한 적층 구조로 형성하는 것도 가능하다.
박리층(403)을 적층 구조로 형성하는 경우, 예를 들어, 첫번째 층으로서, 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 함유하는 층 중 어느 하나를 형성하고, 두번째 층으로서, 텅스텐, 몰리브덴, 또는, 텅스텐과 몰리브덴의 혼합물의 산화물, 질화물, 산화질화물, 또는 질화산화물을 함유하는 층을 형성할 수 있다.
박리층(403)에, 텅스텐 등의 금속을 함유하는 층과 이 금속의 산화물을 함유하는 층과의 적층 구조를 사용하는 경우, 금속을 함유하는 층 위에 산화규소를 함유하는 층을 형성함으로써, 금속을 함유하는 층과 산화규소를 함유하는 층과의 계 면에, 금속의 산화물을 함유하는 층이 형성되도록 하는 방법을 이용하여도 좋다.
또는, 텅스텐 등의 금속을 함유하는 층의 표면을, 열산화 처리, 산소 플라즈마 처리, 또는 오존수 등 산화력이 강한 용액을 상요한 처리 등을 행하여, 금속을 함유하는 층 위에 이 금속의 산화물을 함유하는 층을 형성한 후, 그 상층에 질화규소층, 산화질화규소층, 또는 질화산화규소층을 형성할 수 있다. 금속의 질화물을 함유하는 층, 금속의 산화질화물을 함유하는 층, 및 금속의 질화산화물을 함유하는 층을 형성하는 경우도 마찬가지이다. 본 실시형태에서는, 박리층(403)으로서 두께 30 nm의 텅스텐층을 스퍼터링법에 의해 형성하는 예를 나타낸다.
그 다음, 박리층(403) 위에 하지층(404)을 형성한다. 하지층(404)은, 산화규소, 산화질화규소, 질화규소, 질화산화규소 등을 사용하여 스퍼터링법이나 플라즈마 CVD법 등의 공지의 방법에 의해 형성할 수 있다. 하지층(404)을 형성함으로써, 외부로부터의 불순물의 침입을 방지할 수 있다. 본 실시형태에서는, 하지층(404)으로서, 두께 50 nm의 질화산화규소를 함유하는 층과, 두께 100 nm의 산화질화규소를 함유하는 층을 CVD법에 의해 적층시켜 형성하는 예를 나타낸다.
그 다음, 하지층(404) 위에, 미소 구조체를 구동할 때의 가동 전극이 되는 제1 도전층(405)을 형성한다. 제1 도전층(405)은, 도전성 금속 원소나 그의 화합물을 사용하여 형성하고, 포토리소그래피법에 의해 레지스트 마스크를 형성하고 에칭을 행함으로써, 제1 도전층(405)을 가공할 수 있다. 제1 도전층(405)의 형상은, 형성하는 구조층(제1 층(407))의 구조를 고려하여 결정된다. 본 실시형태에서는, 제1 도전층(405)을, 제1 층의 형상에 기초하여, 제1 층의 치수로부터 얼라인먼트 마진(alignment margin)을 뺀 형상으로 가공하는 예를 나타낸다.
제1 도전층(405)은, 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta) 등의 금속 원소, 또는 이들 금속 원소를 주성분으로 하는 도전성 화합물을 사용하여 스퍼터링법이나 플라즈마 CVD법 등의 공지의 방법에 의해 형성할 수 있다. 본 실시형태에서는, 제1 도전층(405)으로서, 두께 400 nm의 티탄을 스퍼터링법에 의해 형성하는 예를 나타낸다.
또한, 제1 도전층(405)의 가공은, 습식 에칭이나 건식 에칭 등의 에칭에 의해 행할 수 있다. 그 중에서도 이방성 건식 에칭을 적용하는 것이 많고, 그 예로서는, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 이용할 수 있다. 이때, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절함으로써, 가공성(에칭 속도, 가공하는 층의 측면의 형상 등)을 높일 수 있다. 에칭용 가스로서는, 예를 들어, 제1 도전층(405)이 알루미늄으로 형성되는 경우에는, Cl2, BCl3, SiCl4 등을 사용할 수 있다. 또한, 제1 도전층(405)이 텅스텐이나 몰리브덴 등의 금속으로 형성되는 경우에는, CCl4로 대표되는 염소계 가스, 또는 CF4, SF6, NF3로 대표되는 불소계 가스에 O2를 조합하여 사용할 수 있다.
그 다음, 제1 도전층(405) 위에 제1 절연층(406)을 형성한다. 도 10(A1)의 상면도에서는 제1 절연층(406)이 도시되지 않았다. 제1 절연층(406)은 제1 도전층(405)과 함께 구조층의 골격을 이루는 것으로, 제1 절연층(406)의 재료, 막 두 께, 적층 구조 등은, 제조하는 미소 구조체의 성능(예를 들어, 구조층의 무게, 스프링 정수(spring constant), 움직임 범위 등)을 고려하여 결정된다. 제1 층(407)은, 절연성 무기 화합물이나 절연성 유기 화합물 등의 단층 또는 적층으로 형성될 수 있다. 예를 들어, 제1 절연층(406)을 형성하는 무기 재료로서는, 산화규소, 또는 질화규소를 사용할 수 있다. 또한, 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 벤조시클로부텐, 실록산, 또는 폴리실라잔을 사용할 수 있다. 본 실시형태에서는, 제1 절연층(406)으로서, 두께 900 nm의 산화질화규소를 CVD법에 의해 형성하는 예를 나타낸다.
본 실시형태에서는, 상기에서 설명한 바와 같이 형성한 하지층(404), 제1 도전층(405), 및 제1 절연층(406)의 적층 구조를 제1 층(407)이라 부른다. 제1 층(407)은 미소 구조체를 형성하는 구조층으로서 작용한다.
그 다음, 도 10(B1) 및 도 10(B2)에 나타내는 바와 같이, 제1 층(407)의 형상을 결정하기 위한 제1 에칭을 행한다. 제1 에칭에 의해, 제1 층(407)의 형상을 결정하도록 개방부(408)가 형성된다. 제1 에칭에 의한 개방부(408)의 형성은, 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 에칭을 행함으로써 행해질 수 있다. 본 실시형태에서는, 제1 도전층(405)을 가공한 후에 제1 절연층(406)을 형성하고 있기 때문에, 제1 에칭에서 하지층(404)과 제1 절연층(406)이 가공된다. 본 발명에서는, 제1 에칭에서, 제1 층(407)을 형성하는 모든 층이 가공될 수도 있다.
제1 에칭은 습식 에칭이나 건식 에칭 등의 에칭에 의해 행할 수 있고, 본 실 시형태에서는 이방성 건식 에칭을 적용한다. 본 실시형태에서는, 산화질화규소를 사용하여 제1 절연층(406)을 형성하고 있으므로, 제1 에칭을 위한 에칭용 가스로서, CHF3, HF, C2F6, 또는 C4F8 등과 H2를 조합한 것을 사용할 수 있다. 또한, 상기한 가스에 Ar, He 등을 혼합함으로써, 에칭시에 발생하는 화합물의 축적을 억제할 수 있다. 또한, 제1 절연층(406)을 다수의 재료를 적층하여 형성하는 경우, 제1 에칭에서 에칭용 가스를 바꿈으로써, 다수의 층을 연속하여 에칭하는 것이 가능하다.
본 실시형태에서는, 구조층의 스프링 정수를 작게 하여 이동하기 쉽게 하기 때문에, 구조층의 지지 빔으로서 작용하는 제1 층(407)을 꾸불꾸불하게 굽어진 형상, 즉, S자 형상을 다수 연결한 형상으로 가공한다. 또한, 본 실시형태에서는, 구조층을 형성하는 제1 도전층(405)을 외부 전원이나 신호선에 전기적으로 접속하기 때문에, 제1 도전층(405)이 지지 빔에 제공되도록 가공된다. 제1 도전층(405)과 제1 절연층(406)을 제1 에칭에 의해 동시에 가공하는 것도 가능하다.
도 10(B1) 및 도 10(B2)에 나타내는 바와 같이, 제1 층(407)을 기둥-빔(posr-and-beam) 구조를 가지도록 가공함으로써, 구조층이 기판에 수직인 방향(상하 방향)으로 이동할 수 있는 미소 구조체가 제조될 수 있다. 또한, 구조층의 스프링 정수를 낮게 하여 미소 구조체의 움직임 범위를 크게 하기 위해, 빔을 길게 하거나, 외팔보(cantilever) 구조를 이용할 수도 있다. 또는, 제1 층(407)을 두껍게 형성하고, 빗살 형상으로 가공함으로써, 횡방향으로 움직일 수 있는 구조층을 가지는 미소 구조체를 제조할 수도 있다.
그 다음, 도 11에 나타내는 바와 같이, 박리층(403)의 일부를 제거하기 위한 박리층 에칭을 행한다. 이 에칭에 의하여, 제1 기판(401)으로부터 제1 층(407)을 박리하기 쉽게 할 수 있다. 예를 들어, 본 실시형태와 같이 박리층(403)을 텅스텐으로 형성한 경우, 박리층(403)의 에칭은 암모니아 과산화물 용액을 사용한 습식 에칭에 의해 행할 수 있다. 여기서, 암모니아 과산화물 용액은, 암모니아, 과산화수소수 및 순수(純水)를 혼합한 액체로서, 예를 들어, 28%의 암모니아와, 31%의 과산화수소수와, 순수를 3 : 5 : 2의 비율로 혼합하여 얻을 수 있다.
도 11에 나타내는 바와 같은 박리층 에칭을 행하지 않고 공정을 진행시키는 것도 가능하다. 또한, 박리층 에칭 대신에, 제1 기판(401)을 가열하거나, 또는 뒷면으로부터 레이저광을 조사함으로써 박리층(403)을 취약화시켜, 제1 기판(401)으로부터 제1 층(407)을 박리하기 쉽게 하는 공정을 행하는 것도 가능하다.
상기 공정에 의하여, 제1 층을 포함하는 기판(409)이 형성될 수 있다. 제1 층을 포함하는 기판(409)은 상기 예에 한정되는 것은 아니고, 예를 들어, 도 12(A)에 나타내는 바와 같이, 제1 층(407) 내에, 추(weight)로서 작용하는 층을 형성하여, 구조층의 이동성을 높일 수도 있다. 여기서, 추로서 작용하는 층은 금속과 같은 밀도가 높은 물질을 사용하여 형성할 수 있다.
도 10(B1) 및 도 10(B2)에 나타내는 바와 같이, 빔의 한쪽에만 제1 도전층(405)이 형성되어 있으면, 좌측과 우측 사이에서 스프링 정수가 다르게 되기 때문에, 도 12(B)에 나타내는 바와 같이, 양쪽 빔(410)에 제1 도전층(405)을 형성하 는 가공을 행하여, 기둥-빔 구조에서 좌우의 빔(410)들의 스프링 정수의 밸런스를 취하도록 할 수도 있다.
다음에, 제2 층을 포함하는 기판을 제조하는 예를 도 13(A1) 및 도 13(A2)를 참조하여 설명한다.
먼저, 도 13(A1) 및 도 13(A2)에 나타내는 바와 같이, 제2 기판(411) 위에 제2 도전층(413)을 형성한다. 여기서, 제2 기판(411)으로서는, 제1 기판(401)과 마찬가지로, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판 등의 도전성 기판, 또는 실리콘, 게르마늄, 실리콘과 게르마늄의 화합물 등으로 된 반도체 기판을 사용할 수 있다. 본 실시형태에서는, 제1 기판(401)과 마찬가지로, 유리 기판을 사용하는 예를 나타낸다.
제1 기판(401) 또는 제2 기판(411)으로서 사용하는 기판은 본 실시형태의 예에 한정되는 것은 아니고, 다른 기판을 사용할 수 있다. 예를 들어, 고온에서 성막 및 가공을 행하는 프로세스를 적용하고자 하는 경우, 제1 기판(401)과 제2 기판(411) 중의 어느 한쪽에 실리콘 등의 반도체 기판을 적용하고, 다른 한쪽에 유리나 석영 기판 등의 저렴한 기판을 사용하는 것도 가능하다. 구체적으로는, 한쪽 기판으로는 반도체 기판을 사용하고, 그 위에, 반도체 소자를 포함하는 전자 회로를 형성하고, 다른 한쪽의 기판으로는 유리 기판을 사용하고, 그 위에, 구조층(제1 층(407))을 형성하는 것과 같이, 기판을 나누어 사용함으로써, 목적에 따른 미소 구조체를 제조하는 것도 가능하다.
제2 기판(411)으로서는, 제1 기판(401)과 마찬가지로, 준비한 기판을 그대로 사용하여도 좋고, 산화규소, 질화규소 또는 산화질화규소 등을 함유하는 절연성 막을 사용하여 보호층을 형성한 기판을 사용할 수도 있다. 본 실시형태에서는, 제1 기판(401)과 마찬가지로, 제2 기판(411) 위에 보호층(412)으로서 두께 100 nm의 산화질화규소층을 CVD법에 의해 형성하고, 그 보호층(412) 위에 제2 도전층(413)을 형성하는 예를 나타낸다.
그 다음, 도 13(A1) 및 도 13(A2)에 나타내는 바와 같이, 보호층(412) 위에 제2 도전층(413)을 형성한다. 제2 도전층(413)은 제1 도전층(405)과 함께 구조층을 구동시키기 위한 도전층이고, 기판 위에 고정된 고정 전극이 된다. 제2 도전층(413)의 형성은 다음과 같이 행할 수 있다. 도전성 재료를 스퍼터링법이나 플라즈마 CVD법 등에 의해 성막한다. 성막된 재료 위에, 포토리소그래피법에 의해 레지스트 마스크를 형성한다. 성막된 재료를 레지스트 마스크를 사용한 에칭에 의해 가공한다. 제2 도전층(413)의 재료는, 제1 도전층(405)과 마찬가지로, 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta) 등의 금속 원소, 또는 이들 금속 원소를 주성분으로 하는 도전성 화합물을 사용할 수 있다. 본 실시형태에서는, 제2 도전층(413)으로서, 두께 100 nm의 티탄층과, 400 nm의 알루미늄층을 스퍼터링법에 의해 적층시켜 형성하는 예를 나타낸다.
본 실시형태에서는, 제2 도전층(413)으로서, 미소 구조체를 구동시키기 위해 사용하는 고정 전극(413a)과, 가동 전극(제1 도전층(405)) 및 고정 전극을 전원이나 신호선에 접속하는 배선(413b)을 형성한다. 도 13(A1) 및 도 13(A2)에 나타내는 배선(413b)은, 제1 도전층(405)에 전기적으로 접속되는 배선이다. 이들 배선은 기판 내 또는 기판 밖의 어느 부품에라도 접속되지만, 설명의 편의상, 도면의 지면의 범위 내에 있는 고정 전극(413a)과 배선(413b)만을 나타내고 있다.
본 실시형태에서는, 상기에서 설명한 보호층(412)과 제2 도전층(413)의 적층 구조를 제2 층(414)이라 부른다. 상기 공정에 의하여, 제2 층을 포함하는 기판(415)이 형성될 수 있다.
그 다음, 도 13(B1) 및 도 13(B2)에 나타내는 바와 같이, 제2 층을 포함하는 기판(415) 위에 제1 스페이서층(416)을 선택적으로 형성한다. 제1 스페이서층(416)은, 실시형태 1 내지 3과 마찬가지로, 절연성 무기 화합물이나 절연성 유기 화합물 등을 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 예를 들어, 제1 스페이서층(416)을 형성하는 무기 재료로서는, 산화규소, 또는 질화규소를 사용할 수 있다. 또한, 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 벤조시클로부텐, 실록산, 또는 폴리실라잔을 사용할 수 있다. 또는, 폴리이미드나 에폭시 등의 유기 화합물을 함유하는 영구성의 후막 레지스트를 사용하는 것도 가능하다.
선택된 영역에 제1 스페이서층(416)을 형성하는 방법으로서는, 스크린 인쇄법이나, 잉크젯법으로 대표되는 액적 토출법 등을 사용할 수 있다. 이들 방법은, 특히 용매에 의해 점도를 조절할 수 있는 유기 재료를 사용하는 경우에 유효한 경우가 많다. 또는, 레지스트와 같은 감광성 재료를 사용함으로써, 성막, 노광, 및 현상만으로 제1 스페이서층(416)을 형성할 수도 있다.
다음에, 도 14(A)∼도 14(C) 및 도 15(A)∼도 15(D)를 참조하여, 제1 층을 포함하는 기판(409)으로부터 제1 층(407)을 박리하여, 제2 층을 포함하는 기판(415)에 부착하는 예를 설명한다. 도면들은, 제1 층을 포함하는 기판(409) 및 제2 층을 포함하는 기판(415)의 상면도의 점선 O-P를 따라 취한 단면도이다.
도 14(A)에 나타내는 바와 같이, 제1 층을 포함하는 기판(409)의 상면에 제3 기판(418)을 부착한다. 제3 기판(418)은 제1 기판(401)으로부터 제1 층(407)을 박리하기 위한 지지 기판이기 때문에, 제3 기판(418)으로서, 유리 기판이나 플라스틱 기판 외에, 필름과 같이 얇고 유연한 기판을 사용할 수 있다.
또한, 제3 기판(418)과 제1 층을 포함하는 기판(409)과의 부착을 위해, 접착성이 약하고 용이하게 떼어낼 수 있는 접착제(417)를 사용할 수 있다. 여기서, 용이하게 떼어낼 수 있는 접착제(417)의 대표예로서는, 열 가소성 수지를 들 수 있다. 열 가소성 수지는 가열 처리에 의해 접착력이 저하하는 층을 형성하고, 예를 들어, 가열에 의해 연화하는 재료, 가열에 의해 팽창하는 마이크로캡슐이나 발포제를 혼입한 재료, 열 경화성 수지에 열 용융성이나 열 분해성을 부여한 재료, 수분의 침입에 의해 계면 강도가 열화(劣化)하는 재료, 또는 수분의 침입에 따라 흡수성 수지가 팽창하는 재료가 사용될 수 있다. 또한, 접착제(417)로서는, 자외선 조사에 의해 접착력이 저하하는 수지를 사용할 수도 있다. 또한, 제1 층(407)에서 구조층이 되는 부분에는 부착하지 않도록, 제3 기판(418) 위에 선택적으로 접착제(417)를 형성하는 것도 가능하다.
그 다음, 도 14(B)에 나타내는 바와 같이, 기판(409)으로부터 제1 층(407)을 박리한다. 본 실시형태에서는, 박리층(403)으로서 텅스텐을 성막하고, 그 위에 하 지층(404)으로서 질화산화규소를 성막하고 있으므로, 박리층(403)과 하지층(404) 사이에는 산화텅스텐 층이 형성되고, 이 산화텅스텐 층과 하지층(404)과의 계면에서 부착성이 저하한다. 또한, 박리층(403)의 에칭에 의해 박리층(403)의 일부를 제거하고 있으므로, 그 박리에는, 제1 층(407)을 제3 층으로 물리적으로 옮기는 방법을 이용한다. 이때, 박리층(403)의 부착성을 더욱 저하시키기 위해, 기판 뒷면으로부터 레이저광 조사를 행하는 것도 가능하다.
물리적으로 옮기는 방법(전사(轉寫) 방법)으로서는, 구체적으로는, 박리층(403)의 에칭을 행한 제1 층을 포함하는 기판(409)에 제3 기판(418)을 부착하고, 이 제3 기판(418)을 제1 기판(401)으로부터 벗겨냄으로써, 제1 층(407)을 제3 기판(418)측으로 옮긴다. 이때, 제1 층(407)에 박리층(403)이 부착되어 있는 경우가 있으므로, 제1 층(407)으로부터 박리층(403)을 제거하는 공정을 추가하는 것도 가능하다.
그 다음, 도 14(C)에 나타내는 바와 같이, 제3 기판(418)에 부착되어 있는 제1 층(407)을, 제2 층을 포함하는 기판(415)의 상면에 부착한다. 도 14(C)에서는, 제1 기판(401)에 접착되어 있던, 제1 층(407)의 측부에, 제1 스페이서층(416)을 통하여, 제2 층을 포함하는 기판(415)을 부착하는 예를 나타내고 있다.
그 다음, 도 15(A)에 나타내는 바와 같이, 가열 등의 처리에 의해 접착제(417)의 접착력을 저하시키고, 제1 층(407)과 제3 기판(418)의 분리를 행한다. 예를 들어, 접착제(417)로서 열 가소성 수지를 사용한 경우에는, 120℃ 정도의 가열 처리에 의해 제3 기판(418)을 분리할 수 있다. 이때, 접착제(417)는 제3 기 판(418)측에 부착되어 있고, 제1 층(407)에는 잔류하지 않는다.
제1 층(407)과 제3 기판(418)를 서로 분리함으로써, 도 15(B)에 나타내는 바와 같은 미소 구조체(420)가 형성된다. 미소 구조체(420)에서는, 제2 기판(411) 위에 제2 층(414), 제1 스페이서층(416), 및 제1 층(407)이 적층되고, 제1 스페이서층(416)이 존재하지 않는 부분에는, 제1 층(407)과 제2 층과의 사이에 공간 부분(421)이 제공된다. 또한, 제1 층(407)은 그 공간 부분(421) 위에 존재한다. 또한, 제1 스페이서층(416)에 부착된, 제1 층(407)의 부분이 제2 기판(411)에 의해 지지되고, 제2 층을 포함하는 기판(415)에서 떨어져 제공된, 제1 층(407)의 부분이, 이동 가능한 구조층으로서 작용한다.
그 다음, 제1 층(407) 내의 제1 도전층(405)을, 배선을 형성하는 제2 도전층(413)에 전기적으로 접속하기 위해, 도 15(B)에 나타내는 바와 같이, 배선을 형성하는 영역에 도전성 페이스트(419)를 적하한다. 그리고, 도 15(C)에 나타내는 바와 같이, 제1 층(407)과 제2 층(414) 사이의 공간이 도전성 페이스트(419)로 채워짐으로써, 제1 도전층(405)이 제2 도전층(413)에 포함되는 배선(413b)에 전기적으로 접속될 수 있다.
여기서, 도전성 페이스트(419)란, 입경이 수 ㎛ 내지 수십 ㎛인 도전성 입자를 유기 수지에 용해 또는 분해시킨 것을 가리킨다. 도전성 입자로서는, 은, 구리, 알루미늄, 금, 니켈, 백금, 팔라듐, 탄탈, 몰리브덴, 티탄 등의 금속 입자, 할로겐화 은의 미립자, 또는 분산성 나노 입자 등을 사용할 수 있다. 또한, 도전성 페이스트에 포함되는 유기 수지로서는, 금속 입자의 바인더, 용매, 분산제 및 피복 재로서 기능하는 유기 수지로부터 선택된 하나 또는 다수를 사용할 수 있다. 대표적으로는, 에폭시 수지, 페놀 수지, 실리콘 수지 등의 유기 수지를 들 수 있다. 또한, 도전층을 형성할 때, 페이스트를 도포한 후에 소성을 행하는 것이 바람직하다. 예를 들어, 페이스트의 재료로서, 은을 주성분으로 하는 미립자(예를 들어, 입경 1 nm 이상 100 nm 이하)를 사용하는 경우, 150∼300℃의 온도에서 소성함으로써 페이스트를 경화시켜, 도전층을 얻을 수 있다.
또한, 미소 구조체(420)를 보호하기 위해, 도 15(D)에 나타내는 바와 같이, 제1 층(407) 위에 제2 스페이서층(422)을 형성하고, 제1 층을 포함하는 기판(409)과 제4 기판(423)을 서로 부착시킬 수 있다. 제2 스페이서층(422)은, 제1 스페이서층(416)과 마찬가지로, 절연성 무기 화합물이나 절연성 유기 화합물 등을 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 또는, 제2 스페이서층(422)을 제4 기판(423) 위에 형성한 다음, 제1 층을 포함하는 기판(409)과 제4 기판(423)을 부착할 수도 있다. 제4 기판(423)은, 공간 부분(424)를 사이에 두고 제1 층(407)을 보호하는 패키지로서의 역할을 가지므로, 얇고 유연하고 저렴한 기판, 예를 들어, 플라스틱 필름과 같은 기판을 사용할 수 있다. 그러나, 제1 기판(401)과 마찬가지로, 유리나 석영 등의 기판을 사용하는 것도 가능하다.
상기의 공정에서 얻어진 미소 구조체(420)에서, 제1 층(407)(구조층)은 제1 영역(425), 제2 영역(426), 및 제3 영역(427)을 가지고 있다. 제1 영역(425)은 제1 스페이서층(416) 및 제2 스페이서층(422)에 의해 고정되어 있는 영역이다. 제1 스페이서층(416)은 제2 층을 포함하는 기판(415)의 표면과 제1 영역(425)과의 사이 에 제공되고, 제1 영역(425)을 제2 기판(411)에 고정시킨다. 또한, 제2 스페이서층(422)은 제1 영역(425)과 제4 기판(보호 기판)(423)과의 사이에 제공되고, 제1 영역(425)을 제4 기판(423)에 고정시킨다. 그리고, 제2 층을 포함하는 기판(415)의 표면과 제2 영역(426) 및 제3 영역(427)과의 사이, 및 제4 기판(423)과 제2 영역(426) 및 제3 영역(427)과의 사이에 각각 공간 부분이 제공되어 있다. 제2 영역(426)은 제2 층을 포함하는 기판(415)의 표면 및 제4 기판(423)과 떨어져 마주 보고 있고, 가동 부분으로서 작용한다. 제3 영역(427)은 스프링으로서 기능하고, 고정된 제1 영역(425)을 이동 가능한 제2 영역(426)에 연결한다.
다음에, 상기한 방법과는 달리, 접착제(417) 및 제3 기판(418)을 사용하지 않고 제2 층을 포함하는 기판(415)에 제1 층(407)을 부착하는 방법에 대하여 도 16(A)∼도 16(D)를 참조하여 설명한다.
도 16(A)에 나타내는 바와 같이, 제1 층을 포함하는 기판(409)과 제2 층을 포함하는 기판(415)이, 제1 스페이서층(416)을 사이에 두고 서로 마주 보도록 부착된다. 그 다음, 도 16(B)에 나타내는 바와 같이, 제1 층을 포함하는 기판(409)으로부터 제1 기판(401)을 박리한다. 여기서는, 제1 기판(401)뿐만 아니라 보호층(402)도 박리된다. 그 다음, 제1 도전층(405)을 제2 도전층(413)에 접속하기 위해, 도 16(C)에 나타내는 바와 같이, 배선(413b)이 형성된 부분의 위로부터 도전성 페이스트(419)를 적하한다. 그리고, 도 16(D)에 나타내는 바와 같이, 제2 스페이서층(422)을 형성하고 그것에 제4 기판(423)을 부착한 때, 미소 구조체(420)가 보호될 수 있다.
도 14 및 도 15를 참조하여 설명한 부착 방법에서는, 제1 기판(401)으로부터 제1 층(407)을 박리한 후에, 제1 층(407)과 제2 층을 포함하는 기판(415)을 부착시키고 있다. 도 16을 참조하여 설명한 부착 방법에서는, 제1 층을 포함하는 기판(409)과 제2 층을 포함하는 기판(415)을 부착시킨 후에, 제1 기판(401)을 제1 층(407)으로부터 박리하고 있다. 이와 같이, 상기 2가지 방법은 공정의 순서가 상이하다. 이 공정의 차이에 의해, 제1 층(407)에 포함되는 2개의 면 중, 제2 층(414)에 대면하는 면이 2가지 방법에서 상이하다. 즉, 전자(前者)의 공정의 경우에는, 제1 기판(401)과 접하고 있던, 제1 층(407)의 면이 제2 층(414)에 대면하고, 후자의 공정에서는, 다른 쪽 면이 제2 층(414)에 대면한다. 따라서, 어느 방법을 채용하는지에 따라, 제1 층(407)의 적층 순서가 역으로 되는 경우가 있다.
이와 같이 제조된 미소 구조체에 외력이 가해지면, 구조층이 힘을 받은 방향으로 이동할 수 있기 때문에, 미소 구조체는 그 움직임을 감지함으로써 센서로서 기능할 수 있다. 또는, 제1 층(407) 및 제2 층(414)에 서로 마주하는 전극들을 형성하여, 구조층이 정전 인력으로 이동할 수 있게 되므로, 미소 구조체가 액츄에이터로서 기능할 수 있다. 또한, 이 액츄에이터를 이용하여, 스위치나, 가변 용량을 가지는 커패시터 등을 제조할 수도 있다.
본 실시형태에서 설명한 본 발명의 미소 구조체를 제조하는 방법을 적용함으로써, 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있기 때문에, 실시형태 1 내지 3과 마찬가지로, 희생층 에칭에 기인하는 문제들을 회피할 수 있다. 이하, 본 실시형태에 의한 몇 가지 효과를 설명한다.
(a) 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 완료할 수 있다.
(b) 희생층 에칭을 박리 및 부착으로 대체함으로써, 습식 에칭에서와 같이 미소 구조체가 액체 에칭제에 접하는 일이 없으므로 모세관 현상에 의한 구조층과 기판의 부착이 생기지 않도록 미소 구조체를 제조할 수 있다.
(c) 본 발명의 방법에서는, 박리 및 부착에 의해 미소 구조체를 제조하기 때문에, 공간 부분에 희생층이나 에칭시의 부생성물이 잔류하는 문제를 일으키지 않는다. 즉, 어느 기판 또는 기판의 일부에서는 희생층 에칭이 종료되어 있음에도, 다른 기판 또는 기판의 다른 부분에서는 희생층 에칭이 종료되지 않는 문제를 회피할 수 있다. 또한, 본 발명의 방법에서는, 제1 기판(401)으로부터 박리한 제1 층(407)을 제2 층을 가지는 제2 기판(411)에 부착하기 때문에, 기판 위에 제조되는 모든 미소 구조체의 공간 부분을 균일하게 형성할 수 있다.
(e) 장시간을 필요로 하는 희생층 에칭 공정을 필요로 하지 않기 때문에, 다른 층에 악영향을 주는 일이 없다. 예를 들어, 희생층 에칭에서의 구조층의 막 감소가 일어나지 않기 때문에, 구조층의 막 두께를 균일하게 형성할 수 있다. 또한, 박리층(403)의 에칭을 행하는 경우에, 이 에칭에 의한 영향이 우려되는 재료를 사용하는 경우라도, 이 재료를 희생층 에칭을 행하지 않는 제2 기판(411) 위에 형성함으로써 그 영향을 회피하는 것이 가능하다.
(f) 본 발명의 방법에서는, 기판과 제1 층(407)과의 사이의 공간 부분의 거리가 제1 스페이서층(416)의 두께에 의해 결정되고, 제1 층(407)에서 기판에 고정 되어 있는 부분과 가동 부분과의 사이의 공간의 거리는 제1 에칭에 의해 결정될 수 있다. 따라서, 미소 구조체에 포함되는 공간 부분의 크기는, 희생층 에칭에 기인하는 희생층의 두께나 면적에 의한 한정 없이 임의로 설정될 수 있다.
(g) 본 발명에서는 박리 및 부착에 의해 미소 구조체를 제조하므로, 크기를 한정하지 않고, 임의의 크기의 미소 구조체를 제조할 수 있다. 예를 들어, 수 mm평방 내지 수십 mm평방의 큰 미소 구조체를 제조할 수도 있다.
(i) 또한, 본 발명에서는, 희생층을 형성하지 않고, 또한, 제1 층(407)과 제2 층을 따로따로 형성하여 부착하기 때문에, 희생층과 같이 두꺼운 막에 의해 생기는 단차부가 없고, 그 단차부를 가로지르는 부분으로부터 생기는 파괴가 일어나지 않는다. 따라서, 강도가 높은 미소 구조체를 제조할 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 5]
본 실시형태에서는, 상기 실시형태에서 설명한 미소 구조체의 제조방법을, 도 17∼도 20을 참조하여 구체적으로 설명한다. 우측의 도면은 기판의 상면도이고, 좌측은 상면도의 점선 O-P를 따라 취한 단면도이다.
먼저, 제1 기판의 가공 방법을 도 17(A1)∼도 17(D)를 참조하여 설명한다.
도 17(A1) 및 도 17(A2)에 나타내는 바와 같이, 제1 기판(401) 위에 보호층(402), 박리층(403), 하지층(404), 제1 도전층(405), 및 제1 절연층(406)을 순차로 형성한다. 여기까지의 공정에는, 실시형태 4에서 설명한 것과 같은 방법을 적 용할 수 있다.
여기서, 제1 도전층(405)은, 미소 구조체의 가동 전극을 형성하는 부분(405a)과, 가동 전극을 다른 도전층에 전기적으로 접속하는 배선을 형성하는 부분(405b)을 가진다. 또한, 실시형태 4와 마찬가지로, 제1 층은 구부러진 지지 빔을 가지는 기둥-빔 구조로 되어 있기 때문에, 제1 도전층(405)은 배선과 가동 전극과의 사이에 제공된 지지 빔 내에서 지지 빔의 형상에 따라 제공된다.
그 다음, 도 17(B1) 및 도 17(B2)에 나타내는 바와 같이, 제1 도전층(405)의 배선 부분(405b) 위에 제공된 제1 절연층(406)에, 제1 도전층을 노출시키도록 콘택트 홀을 형성한다. 그리고, 제1 절연층(406) 위 및 콘택트 홀 위에 제3 도전층(501)을 형성한다.
콘택트 홀은, 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 에칭을 행함으로써 형성할 수 있다. 예를 들어, 제1 절연층이 산화질화규소로 형성되고, 콘택트 홀이 이방성 건식 에칭에 의해 형성되는 경우, 에칭용 가스로서, CHF3, HF, C2F6, 또는 C4F8 등과 H2를 조합한 것을 사용할 수 있다. 또한, 상기 가스에 Ar, He 등을 혼합하면, 에칭시에 발생하는 화합물의 축적을 억제할 수 있다.
제3 도전층(501)에는, 제1 도전층(405)과 마찬가지로, 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta) 등의 도전성 금속 원소, 또는 이와 같은 금속 원소를 주성분으로 하는 도전성 화합물을 사용한다. 이와 같은 도전성 재료를 함유하는 막을 스퍼터링법이나 플라즈마 CVD법 등의 공지의 방법에 의해 형성한 다. 포토리소그래피법에 의해 레지스트 마스크를 형성하고, 성막된 도전성 재료를 에칭에 의해 소정의 형상으로 가공함으로써, 제3 도전층(501)을 형성할 수 있다. 본 실시형태에서는, 제3 도전층(501)으로서 두께 400 nm의 알루미늄을 스퍼터링법에 의해 형성하는 예를 나타낸다.
상기 공정에 의하여, 제1 도전층(405)에 전기적으로 접속된 제3 도전층(501)이 상층으로서 형성된다. 여기서, 상기 공정에서 형성된 하지층(404), 제1 도전층(405), 제1 절연층(406), 및 제3 도전층(501)을 제1 층(502)이라 부른다.
그 다음, 도 17(C1) 및 도 17(C2)에 나타내는 바와 같이, 제1 층(502)의 형상을 결정하기 위해 개방부(408)를 형성하는 제1 에칭을 행한다. 그리고, 도 17(D)에 나타내는 바와 같이, 박리층의 일부를 제거하는 박리층 에칭을 행한다. 제1 에칭 및 박리층 에칭은 실시형태 4와 같은 방법을 적용하여 행할 수 있다.
제1 에칭에서는, 구조층의 스프링 정수를 작게 하여 구조층이 쉽게 움직이게 하기 위해, 구조층의 지지 빔이 되는 제1 층(502)을, 꾸불꾸불하게 굽어진 형상, 즉, S자 형상을 다수 연결한 형상으로 가공한다. 또한, 구조층을 형성하는 제1 도전층(405)이 외부 전원이나 신호선에 전기적으로 접속되기 때문에, 제1 도전층(405)이 지지 빔 내에 제공되도록 가공된다. 그러나, 제1 도전층(405)과 제1 절연층(406)을 제1 에칭에 의해 동시에 가공하는 것도 가능하다.
상기 공정에 의하여, 제1 층을 포함하는 기판(503)이 형성될 수 있다.
다음에, 제2 층을 포함하는 기판을 제조하는 예를 도 18(A1)∼도 18(B2)를 참조하여 설명한다.
먼저, 도 18(A1) 및 도 18(A2)에 나타내는 바와 같이, 제2 기판(411) 위에 보호층(412) 및 제2 도전층(413)을 형성한다. 여기까지의 공정에 대해서는, 실시형태 4에서 설명한 것과 같은 방법을 적용할 수 있다.
본 실시형태에서는, 제2 도전층(413)으로서, 미소 구조체를 구동시키기 위해 사용되는 고정 전극(413a)과, 가동 전극(제1 도전층) 및 고정 전극을 전원이나 신호선에 접속하는 배선(413b)을 형성한다. 도 18(A1) 및 도 18(A2)에 나타내는 배선(413b)은 제3 도전층(501)에 전기적으로 접속되는 배선이다. 이들 배선(413b)은 기판 내 또는 기판 밖의 어느 부품에 접속된다.
보호층(412)과 제2 도전층(413)의 적층체를 제2 층(414)이라 부른다. 상기 공정에 의하여, 제2 층을 포함하는 기판(415)이 형성될 수 있다.
그 다음, 도 18(B1) 및 도 18(B2)에 나타내는 바와 같이, 제2 층을 포함하는 기판(415) 위에 제1 스페이서층(504)을 선택적으로 형성한다. 제1 스페이서층(504)으로서는, 기판면에 수직인 방향에서만 도전성을 가지는 접착제(여기서는 이방성 도전 접착제라고 부름)를 사용한다. 제1 스페이서층(504)을 형성하는 방법으로서는, 스크린 인쇄법이나 액적 토출법 등, 실시형태 4에서와 같은 방법을 적용할 수 있다.
다음에, 제1 층(502)과 제2 층(414)을 부착하는 방법에 대하여 도 19(A)∼도 19(C)를 참조하여 설명한다. 도 19(A)에 나타내는 바와 같이, 제1 층을 포함하는 기판(503)과 제2 층을 포함하는 기판(415)을, 제1 스페이서층(504)을 사이에 두고 서로 마주 보도록 부착한다. 이와 같이, 이방성 도전 접착제(제1 스페이서 층(504))를 사이에 두고 제1 층(502)과 제2 층(414)이 서로 마주 보도록 부착함으로써, 제2 도전층(413)의 배선(413b)이 제3 도전층(501)의 배선 부분에 전기적으로 접속된다.
그 다음, 도 19(B)에 나타내는 바와 같이, 제1 층을 포함하는 기판(503)으로부터 제1 기판(401)을 박리한다. 제1 기판(401)뿐만 아니라 보호층(402)도 박리된다. 그리고, 도 19(C)에 나타내는 바와 같이, 제2 스페이서층(505)을 형성하고, 미소 구조체(508)를 보호하기 위해 제4 기판(제1 보호 기판)(506)을 부착한다. 부호 507은 공간 부분이다. 제1 기판(401)으로부터 제1 층(502)을 박리하는 방법, 및 제2 스페이서층(505)을 형성하여 제4 기판(506)에 부착하는 방법에는, 실시형태 4에서와 같은 방법을 적용할 수 있다.
이와 같이 제조된 미소 구조체(508)에 외력이 가해지면, 구조층이 힘을 받은 방향으로 이동하기 때문에, 미소 구조체가 그 움직임을 감지함으로써 센서로서 기능할 수 있다. 또는, 제1 층(502) 및 제2 층(414)에 서로 마주보는 전극들을 형성하여, 구조층이 정전 인력에 의해 이동하도록 함으로써, 미소 구조체이 액츄에이터로서 기능할 수도 있다. 또한, 이 액츄에이터를 이용하여, 스위치, 가변 용량을 가지는 커패시터 등을 제조할 수도 있다.
이와 같이, 임의의 기능을 가지는 미소 구조체를 제조하기 위해서는, 그들의 용도에 맞추어 제1 층을 가공한다. 예를 들어, 도 17(C1) 및 도 17(C2)에 나타내는 바와 같이, 제1 층(502)을 기둥-빔 구조를 가지도록 가공함으로써, 구조층이 기판 수직 방향(상하 방향)으로 이동할 수 있는 미소 구조체를 제조할 수 있다. 또 한, 구조층의 스프링 정수를 낮게 하여 미소 구조체의 움직임 범위를 크게 하기 위해, 빔을 길게 하거나, 외팔보 구조를 이용하는 것도 가능하다. 또는, 제1 층(502)을 두껍게 성막하고, 빗살 형상으로 가공함으로써, 횡방향으로 이동할 수 있는 구조층을 가지는 미소 구조체를 제조할 수도 있다.
예를 들어, 횡방향으로 이동할 수 있는 구조층을 가지는 미소 구조체를 제조하는 경우, 제1 층(514)을 도 20(A1) 및 도 20(A2)에 나타내는 바와 같이 형성할 수 있다. 제1 층(514)으로서, 하지층(512) 및 제1 도전층(513)이, 보호층(510) 및 박리층(511)이 형성된 제1 기판(509) 위에 형성된다. 제1 도전층(513)은 실시형태 4에서와 같은 방법에 의해 형성할 수 있고, 또는, 도금 등의 방법에 의해 단시간에 두꺼운 층을 형성하는 것과 같은 방법을 적용하여도 좋다.
그 다음, 도 20(B1) 및 도 20(B2)에 나타내는 바와 같이, 제1 에칭을 행하여 개방부(516)를 형성하여, 가동 전극(514a)과 배선(514b)을 형성한다. 개방부(516)에 의해, 가동 전극(514a)과 배선(514b)은 다른 부분으로부터 절연되도록 물리적으로 분리된다. 그리하여, 제1 층을 포함하는 기판(515)이 형성된다. 여기서, 제1 에칭 후에, 박리층을 취약화시키는 공정인 박리층 에칭 등을 행하여도 좋다.
그리고, 제2 층을 포함하는 기판(535)을 형성한다. 제2 층을 포함하는 기판(535)을 형성하는 방법에는, 도 18(A1)∼도 18(B2)에서 나타낸, 제2 층을 포함하는 기판(415)을 형성하는 방법과 같은 방법을 이용할 수 있다. 제2 기판(531) 위에, 적층 구조의 제2 층(534)이 형성된다. 제2 층(534)은 보호층(532)과 제2 도전층(533)의 적층체로 이루어진다.
그 다음, 도 20(C)에 나타내는 바와 같이, 제1 층을 포함하는 기판(515)과 제2 층을 포함하는 기판(535)을, 제1 스페이서층(518)(이방성 도전 접착제)을 사이에 두고 부착시킨다. 이것에 의해, 제1 층(514)의 배선(514b)이 제2 층(534)의 제2 도전층(533)에 전기적으로 접속된다. 그 다음, 제1 기판(509)을 제1 층(514)으로부터 박리하여, 제1 기판(509)을 없앤다. 여기서는, 제1 기판(509)뿐만 아니라 보호층(510) 및 박리층(511)도 박리된다.
그 다음, 도 20(D)에 나타내는 바와 같이, 제2 스페이서층(519)(이방성 도전 접착제)을 사이에 두고 제1 층(514)에 보호 기판(520)을 부착하여, 미소 구조체(521)를 보호한다. 보호 기판(520)을 제공함으로써, 제1 층(514)과 제2 층(534)과의 사이, 및 제1 층(514)과 보호 기판(520)과의 사이에 공간 부분(523)이 각각 제공된다.
여기서, 제2 스페이서층(519)(이방성 도전 접착제)을 사이에 두고, 제1 층을 포함하는 기판(515)과 제2 층을 포함하는 기판(535)을 부착하는 방법, 제1 층(514)으로부터 제1 기판(509)을 박리하는 방법, 및 보호 기판(520)을 부착하는 방법에 대해서는, 실시형태 4 등에서 설명한 방법들을 적용할 수 있다. 이와 같이 제조된 미소 구조체(521)의 구조층은, 제1 층(502)을 빗살 형상으로 가공함으로써, 제2 기판(531)에 평행한 방향으로 이동할 수 있다. 예를 들어, 미소 구조체에 외력이 가해지면, 구조층이 제2 기판(531)에 평행한 방향으로 이동할 수 있기 때문에, 미소 구조체는 그 움직임을 감지함으로써 센서로서 기능할 수 있다. 또는, 가동 전극(514a) 및 제1 도전층(513)에 서로 마주보는 전극들을 형성하여, 구조층이 정전 인력에 의해 이동하도록 함으로써, 미소 구조체가 액츄에이터로서 기능할 수 있다. 또한, 이 액츄에이터를 이용하여, 스위치, 가변 용량을 가지는 커패시터 등을 제조할 수도 있다.
본 실시형태에서 설명한 미소 구조체를 제조하는 방법을 적용함으로써, 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있다. 즉, 본 실시형태를 실시함으로써, 실시형태 1 및 2에서 설명한 효과 (a)∼(i)를 얻을 수 있다. 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 행할 수 있다. 또한, 미소 구조체가 습식 에칭에서와 같이 액체 에칭제에 닿지 않으므로, 모세관 현상에 의한 구조층과 기판의 부착을 발생시키지 않도록 미소 구조체를 제조할 수 있다. 이와 같이, 본 발명을 적용함으로써, 미소 구조체의 제조에 필요로 하는 시간을 단축하고, 불량의 발생을 저감시킬 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 6]
본 실시형태에서는, 실시형태 1 내지 5에서 설명한 방법들 중 어느 것에 의해 제조할 수 있는 미소 구조체의 기능 및 형상의 예를 설명한다.
도 21(A)는, 스위치로서 기능하는 미소 구조체(마이크로스위치라고도 부름)의 단면도를 나타낸다. 이 미소 구조체는, 제2 기판(601) 위에 형성된 제2 층(602)과 스페이서층(603), 및 스페이서층(603)에 의해 제2 기판(601)에 부착된 제1 층(604)을 가진다. 제1 층(604) 및 제2 층(602)은, 임의의 재료를 사용하여 단층 구조 또는 적층 구조로 형성될 수 있다. 이 예는, 제1 층(604)이 제1 및 제2 도전층(611, 612)과 제1 절연층(606)을 가지고, 제2 층(602)이 제2 도전층(607), 제2 절연층(608), 및 제3 도전층(609)을 가지는 예를 나타낸다.
도 21(B)는, 이 미소 구조체에 포함되는 제1 층(604)의 상면도를 나타낸다. 제1 층(604)에 의하여, 꾸불꾸불하게 굽어진 형상을 각각 가지는 4개의 빔(610)에 의해 지지된 구조층이 형성된다. 빔(610)은 제1 절연층(606)으로 형성된다. 그리고, 구조층은, 정전 인력에 의해 미소 구조체를 이동시키는 전극(도 21(B)의 제1 도전층(611)을 가리킴; 당겨짐 전극(pulled electrode)이라고도 부름), 및 접촉이나 용량의 변화에 응답하여 신호를 전하는 전극(도 21(B)의 제2 도전층(612)을 가리킴)을 가진다. 또한, 도 21(A)에 나타내는 제2 도전층(607)이 당겨짐 전극(제1 도전층(611))과 짝을 이루는 전극으로서 기능한다.
서로 마주 보는 제1 도전층(611)과 제2 도전층(607)으로 형성되는 상하 전극 사이에 전압을 인가하면, 구조층이 정전 인력에 의해 제2 기판(601)측으로(아래 방향으로) 당겨진다. 그 다음, 신호를 전하는 전극(제2 도전층(612))이 제3 도전층(609)과 접촉하거나, 또는 제2 도전층(612)과 제3 도전층(609) 사이의 거리가 변화하여, 용량이 변화함으로써, 마이크로스위치가 스위치로서 기능한다.
상기 실시형태에서도 설명한 바와 같이, 구조층을 지지하는 빔(610)을 얇게 함으로써, 스프링 정수를 낮게 할 수 있기 때문에, 구조층을 당길 때의 구동 전압을 작게 할 수 있다. 또한, 각각의 빔(610)을 꾸불꾸불하게 굽어진 형상으로 가공함으로써, 미소 구조체의 면적을 작게 할 수 있다.
이와 같은 마이크로스위치는, 반도체 소자와는 달리, 도전층들의 접촉에 의해 신호를 전달하고, 신호를 전달하지 않을 때는 도전층들이 떨어져 있으므로, 신호 전달시의 손실이 적고, 신호를 전달하지 않을 때의 절연성이 뛰어난 스위치가 얻어질 수 있다.
다음에, 도 21(C)는, 움직임 센서로서 기능하는 미소 구조체(센서라고도 부름)의 단면도를 나타낸다. 이 미소 구조체는, 제2 기판(613) 위에 형성된 제2 층(614), 제1 스페이서층(615), 제1 층(616), 제2 스페이서층(617), 및 제3 층을 포함하는 기판(618)을 가진다. 제1 층(616)은 제1 스페이서층(615)에 의해 제2 기판(613)에 부착되어 있다. 제3 층을 포함하는 기판(618)이 제2 스페이서층(617)에 의해 제1 층(616)에 부착되어 있다. 제3 층을 포함하는 기판(618)은 기판(618a) 위에 단층 구조의 제3 층(619)을 가진다.
제1 층(616), 제2 층(614), 및 제3 층(619)은 임의의 재료를 사용한 적층 구조로 형성될 수 있다. 이 예에서는, 제1 층(616)이 제1 도전층(620)을 가지고, 제2 층(614)이 제2 도전층(621)을 가지고, 제3 층(619)이 제3 도전층(622)을 가진다. 또는, 제1 층(616), 제2 층(614), 및 제3 층(619) 각각이, 절연층 등을 중첩시킨 적층 구조를 가져도 좋다(도 21(C)에는 도시하지 않았음).
도 21(D)는, 이 미소 구조체에 포함되는 제1 층(616)의 상면도를 나타낸다. 제1 층은 구부러진 빔(623)을 가진다. 구조층을 지지하는 빔들이 구부러진 단부 부분, 즉, 구조층의 바로 옆의 부분(도 21(D)에서 원으로 둘러싸인 부분)에, 기판으로 지지된 미소 구조체가 형성된다. 이와 같은, 구조층을 지지하는 빔(623)이 기판에 고정되어 있는 부분을 앵커(anchor)(624)라고 부른다. 앵커(624)는 제1 스페이서층(615) 및 제2 스페이서층(617)에 의해 고정되어 있다. 이와 같은 형상을 가지는 제1 층(616)을 포함하는 미소 구조체에, 기판면에 수직인 방향으로 외력이 가해지면, 구조층이 힘을 받는 방향으로 이동할 수 있다. 따라서, 이 미소 구조체는 구조층의 움직임을 감지함으로써 센서로서 기능할 수 있다.
이와 같이, 구부러진 빔(623)에 의해 구조층을 지지함으로써, 기판면에 평행 방향의 진동을 저감할 수 있고, 기판면에 수직인 방향의 움직임을 쉽게 감지할 수 있게 된다. 또한, 구부러진 빔의 굵기나 적층 구조를 바꿈으로써, 미소 구조체의 스프링 정수를 다수의 레벨로 변화시킬 수 있다. 다수의 스프링(통상 2∼3개의 스프링)에 의해 지지되는 모델로 나타내어지는 빔 구조로 형성할 수 있고, 예를 들어, 시동 시는 미소 구조체를 유연한 스프링에 의해 지지할 수 있고, 움직임 범위가 커짐에 따라 미소 구조체를 딱딱한 스프링에 의해 지지하여 미소 구조체의 움직임을 제어할 수 있다.
이와 같은 센서는, 제1 층(616)과 제2 층(614) 사이의 용량의 변화, 및 제1 층(616)과 제3 층(619) 사이의 용량의 변화에 의해 제1 층(616)의 운동량을 검출할 수 있다. 또한, 제1 층(616)의 빔(623)에, 왜곡에 의해 전기 특성이 변화하는 재료를 사용하는 경우, 그 전기 특성에 의해 제1 층(616)의 운동량을 검출할 수 있다. 그리고, 이와 같은 센서의 검출 정밀도는, 검출 대상이 되는 외력(물리량)의 분해능에 따라 높아질 수 있다.
다음에, 도 22(A)는, 가변 커패시터로서 기능하는, 외팔보 구조의 미소 구조 체(이 미소 구조체를 버랙터(varactor)라고도 부름)의 단면도를 나타낸다. 이 미소 구조체는, 제2 기판(625) 위에 형성된 제2 층(626), 제1 스페이서층(627), 제1 스페이서층(627)에 의해 제2 기판(625)에 부착된 제1 층(628), 제2 스페이서층(629), 및 제2 스페이서층(629)에 의해 제1 층(628)에 부착된 보호 기판(630)을 가진다.
제1 층(628) 및 제2 층(626)은 임의의 재료를 사용하여 단층 구조 또는 적층 구조로 형성될 수 있다. 이 예에서는, 제1 층(628)이 제1 도전층(631)을 가지고, 제2 층(626)이 제2 도전층(632)을 가진다. 또한, 제1 층(628) 및 제2 층(626)은, 절연층 등을 중첩한 적층 구조를 가져도 좋다. 여기서는, 제1 층(628)이, 제1 도전층(631)을 끼우고 있는 제1 절연층(633)과 제2 절연층(634)을 가지는 예를 나타낸다.
도 22(B)는, 이 미소 구조체에 포함되는 제1 층(628)의 상면도를 나타낸다. 제1 층(639)(구조층)은 2개의 지지 빔(635)에 의해 가동 부분이 지지된 외팔보 형상을 가진다.
즉, 제1 층(구조층)(628)은 제1 영역, 제2 영역, 및 제3 영역을 가지고 있다. 제1 영역은 제1 스페이서층(627) 및 제2 스페이서층(629)에 의해 고정되어 있는 영역이다. 제1 스페이서층(627)은 제2 기판(625)의 표면과 제1 영역 사이에 제공되고, 제1 영역을 제2 기판(625)에 고정시킨다. 또한, 제2 스페이서층(629)은 제1 영역과 보호 기판(630) 사이에 제공되고, 제1 영역을 보호 기판(630)에 고정시킨다. 제2 기판(625)의 표면과 제2 영역 및 제3 영역과의 사이, 및 보호 기 판(630)과 제2 영역 및 제3 영역과의 사이에 공간 부분이 각각 제공되어 있다. 제2 영역은 제2 기판(625)의 표면 및 보호 기판(630)과 떨어져 마주 보고 있고, 가동 영역이다. 제3 영역은 스프링으로서 기능하고, 고정된 제1 영역과 이동 가능한 제2 영역을 연결하고 있다.
그리고, 구조층은, 정전 인력에 의해 미소 구조체를 이동시키는 전극(631a)(도 22에서 지지 빔 옆의 전극; 당겨짐 전극이라고도 부름), 및 커패시터를 형성하는 전극(631b)(도면에서 외팔보의 끝에 있는 전극)을 가진다. 이들 전극은 제1 도전층(631)으로 형성된다. 또한, 제2 도전층(632)의 한쪽(도 22(A)의 좌측)이, 당겨짐 전극(631a)과 짝을 이루는 전극으로서 기능하고, 다른 한쪽(도 22(A)의 우측)이 전극(631b)과 짝을 이루어 커패시터를 구성한다.
서로 마주 보는 제1 도전층(631)과 제2 도전층(632)으로 형성되는 상하 전극 사이에 전압을 인가하면, 구조층이 정전 인력에 의해 제2 기판(625)측으로(아래 방향으로) 당겨진다. 그 다음, 제1 도전층(631)과 제2 도전층(632)으로 형성되는 커패시터 전극드 사이의 거리가 바뀌는 것에 의해 용량이 변화하기 때문에, 도 22(A) 및 도 22(B)에 나타내는 미소 구조체는 가변 커패시터로서 기능할 수 있다.
이와 같이 외팔보 구조를 이용함으로써, 미소 구조체의 스프링 정수를 낮출 수 있으므로, 구조층을 이동시키기 위한 전압을 낮게 할 수 있다. 또한, 도 22(B)에 나타내는 바와 같이, 미소 구조체를 지지하는 빔(635)을 2개의 부분으로 나눔으로써, 스프링 정수를 더욱 낮게 할 수 있다.
상기한 3가지 예에서와 같이, 제1 층을 에칭에 의해 어느 형상으로 가공한 후 제2 기판에 부착함으로써, 다양한 형상의 미소 구조체를 형성할 수 있다. 그러나, 제1 층의 형상을 에칭에 의해 가공하지 않고 그대로 제2 기판에 부착하는 것으로도 미소 구조체를 제조하는 것이 가능하다. 이와 같이, 제1 층을 에칭에 의해 가공하지 않고 제2 층에 부착함으로써 제조한 미소 구조체의 예를 설명한다.
먼저, 도 22(C)는, 높은 주파수의 신호를 전달하기 위한 도파로로서 기능하는 미소 구조체의 단면도를 나타낸다. 이 미소 구조체는, 제2 기판(636) 위에 형성된 제2 층(637), 제1 스페이서층(638), 제1 스페이서층(638)에 의해 제2 기판(636)에 부착된 제1 층(639), 제2 스페이서층(640), 및 제2 스페이서층(640)에 의해 제1 층(639)에 부착된 제3 층을 포함하는 기판(641)을 가진다. 부호 641a는 기판을 나타네고, 부호 641b는 제3 층을 나타낸다.
제1 층(639), 제2 층(637), 및 제3 층(641b)은 임의의 재료를 사용한 적층 구조를 가질 수 있다. 이 예에서는, 제1 층(639)은 제1 도전층(643) 및 제1 절연층(645)을 가지고, 제2 층(637)은 제2 도전층(642)을 가지고, 제3 층(641b)은 제3 도전층(644)을 가진다. 또는, 이들 층은 절연층 등이 중첩된 적층 구조를 가지고 있어도 좋다. 여기서는, 제1 층(639)이 제1 절연층(645)을 가지는 예를 나타낸다.
제1 층(639)은, 평행하게 형성된 3개의 도전층(643a∼643c)을 가진다. 양단의 2개의 도전층(643a, 643c)과, 제2 도전층(642), 및 제3 도전층(644)은 접지 전위(그라운드(ground) 전위, 어스(earth), 또는 기준 전위라고도 부름)로 설정되고, 제1 도전층(643)의 중심에 위치한 1개의 도전층(643b)은 신호선으로서 작용으로써, 고주파의 신호를 전달하기 위한 도파로를 형성할 수 있다.
상기와 같이 제조함으로써, 제1 에칭에 의해 제1 층을 가공하지 않고, 도파로로서 기능하는 미소 구조체를 형성할 수 있다. 또한, 신호선을 공간에 의해 분리하고, 그 신호선의 주위를 그라운드 전위로 실드(shield)함으로써, 도파로는 외부로부터의 노이즈를 받기 어렵고, 전달시의 손실을 줄일 수 있다.
도 22(D)는, 압전 소자로서의 미소 구조체의 단면도를 나타낸다. 이 미소 구조체는, 제1 보호 기판(646), 제1 스페이서층(647)에 의해 제1 보호 기판(646)에 부착된 제1 층(648), 제2 스페이서층(649), 및 제2 스페이서층(649)에 의해 제1 층(648)에 부착된 제2 보호 기판(650)을 가진다.
제1 층(648)은 임의의 재료를 사용한 적층 구조를 가질 수 있고, 제1 도전층(651), 제2 도전층(652), 및 제1 도전층(651)과 제2 도전층(652) 사이에 끼어진 압전층(653)이 포함된다. 압전층(653)은, ZnO, AlN, PZT 등의 압전성 재료를 사용하여 형성된다. 또한, 제1 층(648)은 압전층과 도전층을 다수 적층하여 형성하여도 좋다. 또한, 제1 보호 기판(646) 및 제2 보호 기판(650) 위에, 임의의 재료를 포함하는 적층 구조를 가지는 제2 층 및 제3 층을 형성하여도 좋다.
이와 같이, 제1 도전층(651)과 제2 도전층(652) 사이에 압전층(653)을 끼운 압전 소자는, 다수의 주파수 대역을 가지는 교류 신호로부터 특정 주파수의 신호만을 추출하는 필터, 압력이나 가속도에 의한 구조층의 움직임에 의해 전압을 발생시키는 센서, 또는 전압을 인가한 때 이동할 수 있는 액츄에이터 등으로서 기능하는 미소 구조체가 된다.
구체적으로는, 다수의 압전 소자를 병렬 또는 직렬로 접속함으로써, 다수의 주파수 대역을 가지는 교류 신호로부터 특정 주파수의 신호만을 추출하는 필터를 형성할 수 있다. 또한, 제1 층(648)을 가동 구조로 형성하면, 제1 층이 압력이나 가속도 등의 외력을 받아 이동함으로써, 제1 도전층(651)과 제2 도전층(652)과의 사이에 전위차가 생기기 때문에, 미소 구조체는 이 전위차를 감지함으로써 센서로서 기능할 수 있다. 또한, 제1 도전층(651)과 제2 도전층(652)과의 사이에 전압을 인가하면, 제1 층(648)이 이동할 수 있고, 이 움직임을 이용한 마이크로펌프와 같은 액츄에이터를 형성할 수 있다.
본 실시형태에서 설명한 바와 같이, 본 발명의 미소 구조체의 제조방법에 따르면, 제1 층을 제1 에칭에 의해 가공하여, 다양한 형상을 가지는 미소 구조체를 제조할 수 있다. 또한, 본 발명의 미소 구조체의 제조방법에 따르면, 임의의 재료를 사용한 적층 구조를 가지는 제1 층, 제2 층, 및 제3 층을 형성하여, 다양한 형상을 가지는 미소 구조체를 제조할 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 7]
본 발명의 마이크로머신은 전기 회로와 미소 구조체를 포함한다. 전기 회로는 다수의 반도체 소자를 포함하고, 미소 구조체는 구조층과 그 구조층에 인접하는 공간 부분을 포함한다. 전기 회로는 미소 구조체에 전기적으로 접속되고, 미소 구조체의 동작을 제어하거나, 또는 미소 구조체로부터 출력되는 미소한 신호를 수신하여 처리한다. 본 실시형태에서는, 미소 구조체, 및 전자 회로를 구성하는 반도 체 소자를 동일 기판 위에 제조하는 방법에 대하여 도면을 참조하여 설명한다.
본 발명의 마이크로머신의 제조방법에서는, 먼저, 도 23(A)에 나타내는 바와 같이, 제1 기판(701) 위에 박리층(702)과 제1 층(703)을 형성한다. 제1 층(703)은 임의의 재료를 사용하여 적층 구조로 형성할 수 있고, 미소 구조체의 구조층을 구성한다. 제1 층(703)을 적층 구조로 형성하는 경우, 다수의 층을 연속하여 성막하는 것도 가능하지만, 성막과 가공을 반복하여 적층 구조를 형성하는 것도 가능하다. 성막된 층의 가공은, 포토리소그래피법에 의한 레지스트 마스크의 형성, 및 에칭에 의해 행할 수 있다.
그 다음, 도 23(B)에 나타내는 바와 같이, 제1 에칭에 의해 제1 층(703)을 가공하여, 구조층의 형상을 형성한다. 제1 에칭은, 상기 제1 층(703)을 형성하는 층의 가공과 마찬가지로, 포토리소그래피법에 의한 레지스트 마스크의 형성, 및 에칭에 의해 행할 수 있다. 제1 층(703)을 다수의 상이한 재료를 사용하여 적층 구조로 형성하는 경우, 제1 에칭에 의한 제1 층(703)의 가공에 건식 에칭을 적용함으로써, 적층된 층을 에칭 가스를 바꾸면서 연속적으로 가공하는 것이 가능하게 된다.
그 다음, 도 23(C)에 나타내는 바와 같이, 제1 기판(701)으로부터 제1 층(703)을 박리한다. 제1 층(703)의 박리는, 부착성이 낮은(또는 부착성을 낮게 할 수 있는) 박리층(702)과 제1 층(703)과의 계면으로부터 행할 수 있다. 박리층(702)의 형성 방법, 및 제1 층의 박리 방법에 대해서는, 실시형태 1 등에서 설명한 방법을 적용할 수 있다.
그 다음, 본 발명의 마이크로머신의 제조방법에서, 도 24(A)에 나타내는 바와 같이, 제2 기판(704) 위에 제2 층(705)을 형성한다. 본 발명의 마이크로머신에 포함되는 전기 회로는, 제2 층(705)에 반도체 소자를 형성함으로써 형성된다. 따라서, 제2 층(705)은, 반도체 소자를 포함하는 층(706)과, 제1 층에 마주하는, 미소 구조체를 형성하는 층(707)을 포함한다.
또는, 반도체 소자를 포함하는 층을 다수 적층하여도 좋다. 도 24(B)는, 제2 기판(704) 위에, 반도체 소자를 포함하는 층(706)을 2층 적층한 경우를 나타낸다. 이와 같이 반도체 소자를 포함하는 층(706)을 적층하는 경우, 그 층들을 제2 기판(704) 위에 직접 형성하여도 좋고, 또는 다른 기판 위에 형성한 반도체 소자를 포함하는 층(706)을, 상기 실시형태에서 설명한 박리 프로세스를 사용하여 제2 기판(704) 위에 다수 적층시키는 것도 가능하다.
그 다음, 도 24(C)에 나타내는 바와 같이, 제2 층(705)이 형성된 제2 기판 위의 선택적 영역에 스페이서층(708)을 형성한다. 이 스페이서층(708)은, 실시형태 2 등에서 설명한 바와 같이, 절연성 무기 화합물이나 절연성 유기 화합물 등을 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다. 선택적 영역에 스페이서층을 형성하는 방법으로서는, 스크린 인쇄법이나, 잉크젯법으로 대표되는 액적 토출법 등을 사용할 수 있다. 이들 방법은, 특히 용매에 의해 점도를 조절할 수 있는 유기 재료를 사용하는 경우에 유효한 경우가 많다. 또는, 레지스트와 같은 감광성 재료를 사용함으로써, 성막, 노광, 및 현상만으로 스페이서층을 형성할 수도 있다.
그 다음, 본 발명의 마이크로머신의 제조방법에서, 도 25(A) 및 도 25(B)에 나타내는 바와 같이, 상기 공정에서 제조된 제1 층(703)과, 제2 층(705)이 형성된 제2 기판(704)을, 스페이서층(708)을 사이에 두고 부착한다. 이와 같이, 제1 층(703)과 제2 층(705)을 스페이서층(708)을 사이에 두고 부착함으로써, 전기 회로 및 미소 구조체를 가지는 마이크로머신을 제조할 수 있다.
다음에, 제2 층에 포함되는 반도체 소자를 포함하는 층의 제조방법에 대하여 도면을 참조하여 설명한다. 도면에서, 도 26(A1), 도 26(B1), 도 27(A), 도 28(A), 및 도 29(A)는 상면도를 나타내고, 도 26(A2), 도 26(B2), 도 27(B), 도 28(B), 및 도 29(B)는 상면도의 점선 O-P를 따라 취한 단면도를 나타낸다.
본 발명의 마이크로머신에 포함되는 미소 구조체 및 반도체 소자는, 유리 기판, 석영 기판, 플라스틱 기판 등의 절연성 기판 위에 제조될 수 있다. 또는, 금속 등의 도전성 기판이나, 실리콘, 게르마늄, 또는 실리콘과 게르마늄의 화합물 등의 반도체 기판을 사용하는 것도 가능하다. 상기한 기판을 사용하는 경우, 기판을 그대로 사용하는 것도 가능하지만, 기판 표면에 절연층을 형성한 기판을 사용할 수도 있다.
예를 들어, 플라스틱 필름과 같이 얇고 유연한 기판 위에 미소 구조체 및 반도체 소자를 형성하면, 유연성이 높고 박형인 마이크로머신을 제조할 수 있다. 또한, 유리 기판을 사용하여 미소 구조체 및 반도체 소자를 제조한 경우, 그 기판을 뒷면으로부터 연마하여 얇게 함으로써, 박형인 마이크로머신을 형성하는 것도 가능하다.
본 실시형태에서는, 절연성 표면을 가지는 기판(709) 위에, 하지가 되는 층 (하지층(710))을 형성한다(도 26(A2)). 하지층(710)은 산화규소, 질화규소 또는 산화질화규소 등의 절연막을 사용하여 형성할 수 있다. 또한, 하지층(710)은 상기한 재료를 포함하는 단층으로 형성하여도 좋고, 또는 다수의 재료를 포함하는 적층으로 형성하여도 좋다. 본 실시형태에서는 하지층이 2층 구조를 가지는 예를 나타낸다.
하지층(710)의 첫번째 층으로서는, SiH4, NH3, N2O 및 H2를 반응 가스로 사용하여 플라즈마 CVD법에 의해 산화질화규소막을 10∼200 nm(바람직하게는 50∼100 nm)의 두게로 형성할 수 있다. 본 실시형태에서는, 막 두께 50 nm의 산화질화규소막을 형성한다. 그 후, 하지층(710)의 두번째 층으로서, SiH4 및 N2O를 반응 가스로 사용하여 플라즈마 CVD법에 의해 산화질화규소막을 50∼200 nm(바람직하게는 100∼150 nm)의 두께로 형성할 수 있고, 본 실시형태에서는 막 두께 100 nm의 산화질화규소막을 형성한다.
그 다음, 하지층(710) 위에, 반도체 소자를 구성하는 게이트 전극(711)(제1 도전층)을 형성한다. 게이트 전극(711)은, 몰리브덴이나 텅스텐 등의 도전성 금속이나 그의 화합물을 스퍼터링법이나 CVD법 등에 의해 성막하고, 포토리소그래피법 및 에칭에 의해 가공하여 형성한다(도 26(A1)).
게이트 전극(711)의 가공은 에칭(구체적으로는, 이방성 건식 에칭)에 의해 행한다. 이방성 건식 에칭의 예로서는, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭을 사용할 수 있다. 이때, 에칭 조건(코일형 전극에 인가되는 전력량, 기판(709)측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절함으로써, 가공성을 높일 수 있다. 또한, 제1 도전층, 제2 도전층 및 게이트 전극을 가공하는 에칭용 가스로서는, CCl4로 대표되는 염소계 가스, 또는 CF4, SF6 또는 NF3로 대표되는 불소계 가스에 O2를 조합하여 사용할 수 있다.
또한, 상기 에칭 조건을 조절함으로써, 게이트 전극(711)이 테이퍼각을 가지는 사다리꼴 형상과 같은 임의의 형상으로 가공될 수 있다(도 26(A1)). 여기서, 테이퍼각이란, 기판과 층 측면과의 사이의 둔각을 가리키고, 테이퍼각을 가지는 층의 단면은 사다리꼴 형상이 된다. 또는, 상기한 에칭의 가공성을 향상시키기 위해, 게이트 전극을 형성하는 층을, 상이한 재료들을 사용한 적층으로 형성할 수도 있다. 이와 같이, 게이트 전극이 테이퍼각을 가지는 형상으로 형성되면, 단차 위에 성막되는 층을 균일하게 성막할 수 있다.
그 다음, 게이트 전극(711) 위에, 제1 절연층(712)(게이트 절연층)을 형성한다. 제1 절연층(712)은, 하지층(710)과 마찬가지로, 산화규소, 질화규소 등의 규소를 함유하는 재료를 사용하여 플라즈마 CVD법 또는 스퍼터링법 등에 의헤 형성할 수 있다. 예를 들어, 제1 절연층(712)으로서, 플라즈마 CVD법에 의해 산화질화규소막(조성비: Si=32%, O=59%, N=7%, H=2%)을 115 nm의 두께로 형성할 수 있다. 그러나, 제1 절연층(712)은 산화질화규소막에 한정되는 것은 아니고, 규소를 함유하는 다른 절연막을 단층 구조 또는 적층 구조로 하여 사용하여도 좋다.
또한, 제1 절연층(712)의 재료로서, 유전율이 높은 금속 산화물, 예를 들어, 하프늄 산화물이나 티탄 산화물 등을 사용할 수도 있다. 이와 같은 고유전율 재료를 사용하여 제1 절연층을 형성함으로써, 반도체 소자를 낮은 전압으로 구동할 수 있어, 저소비전력의 마이크로머신을 제조할 수 있다.
또한, 제1 절연층(712)은 고밀도 플라즈마 처리에 의해 성막할 수 있다. 고밀도 플라즈마 처리란, 플라즈마 밀도가 1×1011 cm-3 이상, 바람직하게는 1×1011 cm-3∼9×1015 cm-3이고, 마이크로파(예를 들어, 주파수 2.45 GHz)와 같은 고주파를 사용한 플라즈마 처리이다. 이러한 조건으로 플라즈마를 발생시키면, 전자 온도가 0.2 eV∼2 eV로 낮다. 이와 같이, 낮은 전자 온도가 특징인 고밀도 플라즈마에 의해, 활성종의 운동 에너지가 낮기 때문에, 플라즈마 데미지(damage)가 적고 결함이 적은 막을 형성할 수 있다.
이와 같은 플라즈마 처리를 가능하게 하는 성막실에 기판을 배치하고, 플라즈마 발생용의 전극, 소위 안테나와 피형성체와의 거리를 20 mm∼80 mm, 바람직하게는 20 mm∼60 mm로 하여 성막 처리를 행한다. 이와 같은 고밀도 플라즈마 처리는, 저온 프로세스(기판 온도 400℃ 이하)를 가능하게 한다. 그 때문에, 내열성이 낮은 유리나 플라스틱을 기판으로서 사용할 수 있다.
이와 같은 절연막의 성막 분위기는 질소 분위기 또는 산소 분위기로 할 수 있다. 질소 분위기란, 대표적으로는, 질소와 희가스와의 혼합 분위기, 또는 질소와 수소와 희가스와의 혼합 분위기이다. 희가스로서는, 헬륨, 네온, 아르곤, 크립톤, 크세논 중 적어도 한가지를 사용할 수 있다. 또한, 산소 분위기란, 대표적으 로는, 산소와 희가스와의 혼합 분위기, 산소와 수소와 희가스와의 혼합 분위기, 또는 일산화이질소와 희가스와의 혼합 분위기이다. 희가스로서는, 헬륨, 네온, 아르곤, 크립톤, 크세논 중 적어도 한가지를 사용할 수 있다.
고밀도 플라즈마 처리에 의해 형성된 절연막은 치밀하고, 다른 피막에 대한 데미지가 적다. 또한, 고밀도 플라즈마 처리에 의해 형성된 절연막은, 그 절연막과 그에 접하는 층과의 계면 상태를 개선할 수 있다. 예를 들어, 고밀도 플라즈마 처리에 의해 제1 절연층을 형성하면, 그 절연층 위에 형성하는 반도체층과의 계면 상태를 개선할 수 있다. 그 결과, 반도체 소자의 전기 특성을 향상시킬 수 있다. 또한, 이와 같이 절연막을 미소 구조체층 위에 성막함으로써, 미소 구조체를 형성하는 층에 대한 데미지를 줄일 수 있고, 구조층의 강도를 유지할 수 있다. 또한, 제1 절연층 뿐만 아니라, 하지층이나 다른 절연막을 성막하는 경우에도, 고밀도 플라즈마 처리를 사용할 수 있다.
그 다음, 제1 절연층(712) 위에, 반도체 소자를 구성하는 제1 반도체층(713)을 성막한다(도 26(A1)). 제1 반도체층(713)은, 규소를 함유하는 재료로 형성할 수 있다. 규소를 함유하는 재료에는, 규소, 게르마늄을 대략 0.01∼4.5 원자% 함유하는 규소-게르마늄 등이 있다. 본 발명에서는, 비정질 반도체층을 형성하고, 가열 처리를 행하여, 결정화된 결정성 반도체층을 형성한다. 가열 처리에는, 가열로, 레이저 조사, 또는 레이저광 대신에 램프 광의 조사(이하, 램프 어닐이라고도 부름), 또는 그들의 조합을 사용할 수 있다.
비정질 반도체층을 결정화하여 결정성 반도체층을 형성하기 위한 가열 처리 에 레이저 조사를 사용하는 경우, 연속 발진형 레이저 빔(CW 레이저 빔)이나 펄스 발진형 레이저 빔(펄스 레이저 빔)을 사용할 수 있다. 레이저 빔으로서는, Ar 레이저, Kr 레이저, 엑시머 레이저, YAG 레이저, Y2O3 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저, 금 증기 레이저 중 하나 또는 그들의 조합으로부터 발진되는 빔을 사용할 수 있다. 이와 같은 레이저 빔의 기본파, 또는 제2 고조파 내지 제4 고조파 중 하나를 조사함으로써, 대립경의 결정을 얻을 수 있다. 예를 들어, Nd:YVO4 레이저(기본파 1064 nm)의 제2 고조파(532 nm) 또는 제3 고조파(355 nm)를 사용할 수 있다. 이때, 레이저의 에너지 밀도는 대략 0.01∼100 MW/cm2 (바람직하게는 0.1∼10 MW/cm2)가 필요하다. 그리고, 주사 속도를 대략 10∼2000 cm/sec로 하여 조사한다.
또한 연속 발진 레이저의 기본파 레이저 빔과, 연속 발진 레이저의 고조파 레이저 빔을 조사하도록 하여도 좋고, 또는 연속 발진 레이저의 기본파 레이저 빔과 펄스 발진 레이저의 고조파 레이저 빔을 조사하도록 하여도 좋다. 다수의 레이저 빔을 조사함으로써, 에너지를 보충할 수 있다.
또한, 반도체층이 펄스 레이저 빔에 의해 용융되고 나서 고화(固化)하기까지, 다음의 펄스 레이저 빔을 조사할 수 있는 발진 주파수로 레이저 빔을 발진시키는 펄스 레이저 빔을 사용할 수도 있다. 이와 같은 주파수로 발진하는 레이저 빔 을 사용함으로써, 주사 방향으로 연속적으로 성장한 결정립을 얻을 수 있다. 레이저 빔의 구체적인 발진 주파수는 10 MHz 이상이며, 이것은 통상 사용되고 있는 수십 Hz∼수백 Hz의 주파수대보다 현저하게 높은 주파수대이다.
그 외의 가열 처리로서 가열로를 사용하는 경우에는, 비정질 반도체층을 400∼550℃에서 2∼20시간 가열한다. 이때, 서서히 고온이 되도록 온도를 400∼550℃의 범위에서 다단계로 설정하는 것이 바람직하다. 400℃ 정도의 저온의 최초 가열 공정에 의해, 비정질 반도체층 중의 수소 등이 나오기 때문에, 결정화에 의해 막이 거칠어지는 현상을 저감시킬 수 있다. 또한, 결정화를 촉진시키는 금속 원소, 예를 들어, Ni을 비정질 반도체층 위에 형성하면, 가열 온도를 저감할 수 있어 바람직하다. 금속 원소로서는, Fe, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au 등의 금속을 사용할 수도 있다. 또한, 가열 처리에 더하여, 상기한 레이저 조사를 행하여 결정성 반도체층을 형성하여도 좋다.
또한, 결정화를 촉진시키는 금속 원소는 반도체장치의 오염물이기 때문에, 결정화 후에 제거하는 것도 가능하다. 이 경우, 가열 처리 또는 레이저 조사에 의한 결정화 후에, 반도체층 위에 게터링 싱크(sink)가 되는 층을 형성하고 가열함으로써, 금속 원소를 게터링 싱크로 이동시킬 수 있다. 게터링 싱크에는, 다결정 반도체층이나 불순물이 첨가된 반도체층을 사용할 수 있다. 예를 들어, 반도체층 위에, 아르곤 등의 불활성 원소가 첨가된 다결정 반도체층을 형성하여, 이것을 게터링 싱크로서 사용할 수 있다. 불활성 원소를 첨가함으로써, 다결정 반도체층에 왜곡(distortion)을 일으키게 할 수 있고, 그 왜곡을 사용하여 금속 원소를 효율적으 로 포획할 수 있다. 또는, 인 등의 원소를 첨가한 반도체층을 형성함으로써, 금속 원소를 포획할 수도 있다.
또한, 제1 반도체층은, 비정질 규소 중에 미소한 결정립이 함유된 규소층이어도 좋다. 예를 들어, CVD법을 이용하고 규소의 성막 조건을 적절히 선택함으로써, 수십 nm∼수 ㎛의 반경을 가지는 결정립을 형성할 수 있다. 또한, 제1 절연층의 성막에 고밀도 플라즈마 처리를 사용하는 방법을 설명하였지만, 상기와 같이 결정화한 반도체층에 고밀도 플라즈마 처리를 실시하여도 좋다. 고밀도 플라즈마 처리에 의하여, 반도체층 표면의 개질을 행할 수 있다. 그 결과, 계면 상태를 개선할 수 있고, 반도체 소자의 전기 특성을 향상시킬 수 있다.
그 다음, 상기에서 성막한 제1 반도체층(713) 위에, n형을 부여하는 불순물 원소 또는 p형을 부여하는 불순물 원소가 첨가되고 비정질 구조를 가지는 제2 반도체층(714)을 형성한다. n형을 부여하는 불순물 원소로서 전형적으로는, 인(P) 또는 비소(As)를 사용하고, p형을 부여하는 불순물 원소로서는, 붕소(B)를 사용할 수 있다. 이 불순물을 가지는 반도체에, 1×1020∼1×1021 /cm3의 농도 범위로 불순물 원소가 첨가되는 것이 바람직하다. 본 실시형태에서는, n형을 부여하는 불순물 원소가 첨가된 비정질 반도체를 제2 반도체층(714)으로서 형성하는 예를 나타낸다.
그 다음, 상기에서 형성한 제1 반도체층(713) 및 제2 반도체층(714)을 임의의 형상으로 가공함으로써, 반도체 소자를 형성하기 위한 반도체층(715)을 형성한다(도 26(A1) 및 도 26(A2)). 반도체층(715)의 가공은, 상기한 예와 마찬가지로, 포토리소그래피법 및 에칭에 의해 행할 수 있다.
그 다음, 제2 반도체층(714) 위에 제2 도전층(716)을 형성한다(도 26(B1) 및 도 26(B2)). 제2 도전층(716)은, 알루미늄, 티탄, 몰리브덴, 텅스텐 또는 규소 등의 도전성 금속 원소 또는 그의 화합물 등으로 성막하고 가공하여 형성할 수 있다.
제2 도전층(716)은, 반도체 소자의 소스 전극 및 드레인 전극에 접속되는 도전층이 되기 때문에, 마이크로머신을 구성하기 위한 전기적 접속 관계를 구성하도록 가공될 수 있다. 이때, 제2 도전층(716)은 반도체 소자의 채널 영역이 되는 부분 위에는 형성되지 않는다. 그리고, 이 제2 도전층(716)을 마스크로 사용하여, 제2 반도체층(714) 및 제1 반도체층(713)의 일부를 에칭에 의해 제거함으로써, 반도체 소자의 채널 영역(717)을 형성한다(도 26(B1) 및 도 26(B2)). 본 실시형태에서는, 상기한 공정에 의해, 반도체 소자로서 n채널형 박막트랜지스터가 형성된다(도 26(B1) 및 도 26(B2)).
그 다음, n형 반도체 소자, 및 미소 구조체가 되는 부분을 덮도록, 제2 절연층(718)을 형성한다(도 27(A)). 제2 절연층(718)은, 절연성 무기 화합물이나 절연성 유기 화합물 등에 의해 형성할 수 있다. 이 제2 절연층(718)은, 상기한 절연성 재료를 사용하여 단층 구조로 형성하여도 좋고, 2층 이상의 적층 구조로 형성하여도 좋다. 이 제2 절연층(718)은 제2 도전층(716)과 그 위에 형성되는 도전층을 절연시키고 기생 용량을 저감시킨다.
제2 절연층(718)을 형성하는 무기 재료로서는, 산화규소 또는 질화규소를 사용할 수 있다. 또한, 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이 미드아미드, 레지스트, 벤조시클로부텐, 실록산, 또는 폴리실라잔을 사용할 수 있다. 또한, 실록산 수지란, 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성되는 수지를 말하고, Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산 수지의 치환기로서는, 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 방향족 탄화수소), 또는 플루오로기를 사용할 수 있다. 또한, 폴리실라잔은, 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료를 출발 원료로 하여 형성된다.
그 다음, 제2 절연층(718)을 에칭하여, 콘택트 홀(719)을 형성한다(도 27(A) 및 도 27(B)). 이때의 에칭 처리는, 건식 에칭 처리 또는 습식 에칭 처리에 의해 행할 수 있다. 본 실시형태에서는, 이방성 건식 에칭에 의해 제1 콘택트 홀을 형성하는 예를 나타낸다.
그 다음, 제2 절연층(718) 및 콘택트 홀(719) 위에 제3 도전층(720)을 형성한다(도 27(B)). 제3 도전층(720)은 상기 제2 도전층(716)과 마찬가지로, 도전성 금속 원소 또는 그의 화합물 등을 성막하고 가공하여 형성할 수 있다. 제3 도전층(720)들 각각은 반도체 소자의 소스 전극 또는 드레인 전극에 전기적으로 접속될 수 있지만, 게이트 전극에는 접속될 수 없기 때문에, 게이트 전극에 이르는 콘택트 홀을 형성하고, 제3 도전층(720)과 같은 공정에서 전극을 형성하여, 게이트 전극에 접속할 수 있다.
상기 공정에 의하여, 반도체 소자를 포함하는 층이 형성될 수 있다. 또한, 상기 방법과는 달리, 반도체층을 형성한 후에, 선택된 영역에 불순물 원소를 첨가함으로써, 반도체 소자를 형성할 수도 있다. 이하, 그와 같이 반도체 소자를 형성 하는 방법에 대하여 설명한다.
도 26 및 도 27을 참조하여 설명한 제조예와 같이, 기판(709) 위에 하지층(710), 제1 도전층(711)(게이트 전극), 및 제1 절연층(712)(게이트 절연층)을 형성한 후, 반도체층(721)을 형성한다(도 28(B)). 반도체층(721)은 상기한 예와 마찬가지로, 규소를 함유하는 재료로 형성할 수 있다. 본 발명에서는, 비정질 반도체층을 형성하고, 가열 처리 또는 레이저 조사를 행하여, 결정화된 결정성 반도체층을 형성하고, 소정의 형상으로 가공한다.
그 다음, 반도체층(721)에 불순물 원소를 선택적으로 첨가하여, n형 불순물 영역(722n), 및(또는) p형 불순물 영역(722p)을 형성한다(도 28(A) 및 도 28(B)). 불순물 영역은, 포토리소그래피법에 의해 레지스트 마스크를 선택적으로 형성하고 불순물 원소를 첨가함으로써 형성될 수 있다. 불순물 원소를 첨가하는 방법은, 이온 도핑법 또는 이온 주입법으로 행할 수 있다. n형을 부여하는 불순물 원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용하고, p형을 부여하는 불순물 원소로서는, 붕소(B)를 사용할 수 있다. n형 불순물 영역(722n)에는, n형을 부여하는 불순물 원소가 1×1020∼1×1021 /cm3의 농도 범위로 첨가되는 것이 바람직하다. 또한, 반도체층(721)에 불순물 영역(722n, 722p)을 선택적으로 형성함으로써, 채널 형성 영역(722c)도 형성된다.
불순물 영역(722n, 722p)을 형성한 후, 불순물 원소를 활성화하기 위해 가열 처리, 적외광 조사, 또는 레이저광 조사를 행한다. 특히, 실온 내지 300℃의 분위 기 중에서, 앞면 또는 뒷면으로부터 엑시머 레이저를 사용하여 불순물 원소를 활성화시키면, 효과적인 활성화를 행할 수 있다. 이와 같은 활성화에 의하여, 제1 절연층에의 플라즈마 데미지와 제1 절연층과 반도체층과의 계면에의 플라즈마 데미지를 동시에 회복시키는 것도 가능하다. 또한, YAG 레이저의 제2 고조파를 조사하여 활성화하여도 좋다. YAG 레이저는 메인터넌스(maintenance)를 적게 요하기 때문에, YAG 레이저를 사용한 조사가 바람직한 활성화 수단이다.
또한, 반도체층(721) 및 구조층을 덮도록 산화질화규소막 또는 산화규소막 등의 절연막으로 이루어지는 패시베이션막을 형성하여, 수소화를 행하는 것도 가능하다. 수소화란, 불순물 원소의 첨가에 의해 생긴 반도체층(721)의 댕글링 본드(dangling bond)를 패시베이션막에 함유된 수소에 의해 종단시키는 것이다. 또한, 동시에, 상기에서 설명한 불순물 영역을 활성화할 수도 있다. 예를 들어, 반도체층 위에 플라즈마 CVD법에 의해 산화질화규소막을 100 nm의 두께로 형성하고, 그 후, 청정 오븐을 사용하여 300∼550℃에서 1∼12시간 가열 처리하여, 반도체층의 수소화를 행할 수 있다. 또는, 질소 분위기 중에서 410℃로 1시간 가열하는 것도 가능하다.
상기의 공정에 의하여, 반도체 소자로서, n채널형 박막트랜지스터 및 p채널형 박막트랜지스터가 형성된다(도 28(A) 및 도 28(B)). 본 실시형태에서는, n형 반도체 소자 및 p형 반도체 소자를 형성하고 있지만, 이들 중 어느 한쪽만을 사용하여 전기 회로를 형성할 수도 있다. 이와 같이 n형 반도체 소자와 p형 반도체 소자 중의 어느 한쪽만으로 전기 회로를 형성하면, 포토리소그래피에 사용하는 레티 클(reticle)(포토마스크)의 장수를 삭감할 수 있고, 제조 공정 수를 줄일 수 있다.
그 다음, 반도체 소자 위에 제2 절연층(723)을 형성한다(도 28(B)). 제2 절연층(723)은, 제2 절연층(718)과 마찬가지로, 절연성 무기 화합물이나 절연성 유기 화합물 등에 의해 형성할 수 있다. 제2 절연층은, 상기한 절연성 재료를 사용하여 단층 구조로 형성하여도 좋고, 2층 이상의 적층 구조로 형성하여도 좋다.
그 다음, 제2 절연층(723)을 에칭하여, 콘택트 홀(724)을 형성한다(도 28(A)). 이때, 에칭 처리는 건식 에칭 처리 또는 습식 에칭 처리를 적용할 수 있다. 본 실시형태에서는, 이방성 건식 에칭에 의해 콘택트 홀(724)을 형성하는 예를 나타낸다.
그 다음, 제2 절연층(723) 및 콘택트 홀(724) 위에 제3 도전층(725)을 형성한다. 제3 도전층(725)은, 상기한 예에서 설명한 제3 도전층(720)과 마찬가지로, 도전성 금속 원소나 그의 화합물 등으로 성막하고 가공하여 형성할 수 있다. 제3 도전층은 반도체 소자에 접속하여 소스 전극 및 드레인 전극을 형성할 뿐만 아니라, 미소 구조체를 반도체 소자에 전기적으로 접속하기도 한다(도 28(B)).
상기 공정에 의해, 반도체 소자를 포함하는 층이 형성될 수 있다. 또한, 도 28(A) 및 도 28(B)에 나타내는 방법과는 달리, 반도체층을 형성한 후에, 제1 도전층(게이트 전극)을 형성하고, 제1 도전층을 마스크로 하여 반도체층에 불순물 원소를 첨가함으로써, 반도체 소자를 형성할 수도 있다. 그러한 제조예를 도 29(A) 및 도 29(B)를 참조하여 설명한다.
이 경우에는, 기판(709) 위에 하지층(710)을 형성하고, 하지층(710) 위에 반 도체층(726)을 형성한다. 반도체층(726)은 상기한 예와 마찬가지로, 규소를 함유하는 재료로 형성할 수 있다. 본 발명에서는, 비정질 반도체층을 형성하고, 가열 처리 또는 레이저 조사를 행하여, 결정화된 결정성 반도체층을 형성하고, 소정의 형상으로 가공한다.
그 다음, 반도체층(726) 위에 제1 절연층(727)(게이트 절연막)을 형성한다. 제1 절연층(727)은 상기한 예와 마찬가지로, 산화규소, 질화규소 등의, 규소를 함유하는 재료를 사용하여 플라즈마 CVD법 또는 스퍼터링법 등에 의해 형성할 수 있다. 또한, 제1 절연층(727)은 고밀도 플라즈마 처리에 의해 형성할 수도 있다. 고밀도 플라즈마 처리에 의해 형성된 절연막은 치밀하고, 다른 막에 대한 데미지가 적고, 형성된 절연막과 그 절연막과 접하는 층과의 계면의 상태를 개선할 수 있다. 제1 절연층(727) 위에 제1 도전층(728)(게이트 전극)을 형성한다. 제1 도전층(728)은 상기한 예의 제1 도전층(711)과 마찬가지로, 도전성 금속 원소나 그의 화합물 등을 성막하고 가공하여 형성할 수 있다.
그 다음, 상기한 예와 마찬가지로, 반도체층(726)에 불순물 원소를 선택적으로 첨가하여, n형 불순물 영역(729n)과, p형 불순물 영역(729p)을 형성한다. 또한, 불순물 원소를 선택적으로 첨가함으로써 채널 형성 영역(729c)도 형성된다. 여기서, 채널 길이가 짧은 반도체 소자를 형성하는 경우에는, 오프 전류값(반도체 소자가 오프 상태에 있을 때 흐르는 드레인 전류)을 충분히 낮게 하는 것이 중요하다. 이러한 오프 전류값을 저감하기 위해, 저농도 드레인(LDD: Light Doped Drain) 영역을 가지는 반도체 소자를 제조하는 것이 바람직하다. n채널형 트랜지 스터에서, 채널 형성 영역(729c)과 고농도 불순물 영역(n형 불순물 영역(729n))과의 사이에 저농도 불순물 영역을 제공하는 것이 바람직하다.
저농도 불순물 영역을 형성하는 방법은, 예를 들어, 다음과 같다. 즉, 제1 도전층(728)을 마스크로 하여 불순물 원소를 선택적으로 첨가하고, n형의 저농도 불순물 영역을 형성하고, 그 후, 제1 도전층(728) 위에 절연층을 형성하고, 이 절연층에 이방성 에칭을 실시함으로써, 제1 도전층(728)의 측면에, 반도체층(726)의 n형의 저농도 불순물 영역이 되는 영역과 겹치도록 사이드 월이라고 불리는 절연층을 형성한다. 그 다음, 제1 도전층(728) 및 사이드 월을 마스크로 사용하여, n형의 저농도 불순물 영역을 가지는 반도체층(726)에 n형 불순물 원소를 첨가하여, 상기 n형의 저농도 불순물 영역보다 불순물 원소의 농도가 높은 고농도 불순물 영역을 형성할 수 있다. 이에 의하여, LDD 영역을 가지는 n형 반도체 소자가 형성될 수 있다.
또한, 핫 캐리어의 주입에 의한 열화(劣化)에 의해 온(ON) 전류값(반도체 소자가 온 상태에 있을 때 흐르는 드레인 전류)가 저하하는 것을 방지하기 위해, 게이트 절연막을 사이에 두고 LDD 영역이 게이트 전극과 중첩하는 GOLD(Gate-drain Overlapped LDD) 구조를 가지는 반도체 소자를 제조하는 것이 바람직하다. 이와 같은 구조로 함으로써, 드레인 근방의 고전계가 완화되어 핫 캐리어 주입을 방지하고, 반도체 소자의 열화를 방지할 수 있다.
그 다음, 반도체 소자 위에 제2 절연층(730)을 형성한다(도 29(B)). 제2 절연층(730)은, 상기한 예의 제2 절연층(718)과 마찬가지로, 절연성 무기 화합물이나 절연성 유기 화합물 등으로 형성할 수 있다. 제2 절연층은 상기한 절연성 재료를 사용하여 단층 구조로 형성하여도 좋고, 2층 이상의 적층 구조로 형성하여도 좋다.
그 다음, 제2 절연층(730)을 에칭하여 콘택트 홀(731)을 형성한다. 이때, 에칭 처리는 건식 에칭 처리 또는 습식 에칭 처리애 의해 행할 수 있다. 본 실시형태에서는, 이방성 건식 에칭에 의해 제1 콘택트 홀을 형성하는 예를 나타낸다.
그 다음, 제2 절연층(730) 및 제1 콘택트 홀(731) 위에 제2 도전층(732)을 형성한다. 제2 도전층(732)은, 상기 예에서 설명한 제3 도전층(725)과 마찬가지로, 도전성 금속 원소나 그의 화합물 등을 성막하고 가공하여 형성할 수 있다. 제2 도전층(732)은 반도체 소자와 접속하여 소스 전극 및 드레인 전극을 형성할뿐만 아니라, 미소 구조체를 반도체 소자에 전기적으로 접속하기도 한다(도 29(B)).
상기 공정에 의하여, 반도체 소자를 포함하는 층이 형성될 수 있다.
여기서, 도 26∼도 29에 나타낸 제조예에서, 제1 도전층, 제2 도전층, 및 제3 도전층 각각이 모서리를 가진 패턴을 가지는 경우, 이 모서리를 둥그런 형상으로 가공하는 것이 바람직하다. 그렇게 함으로써, 층의 모서리가 벗겨져 떨어지는 것에 의해 생기는 오물의 발생을 억제하고, 기판 위에 존재하는 오물을 효율적으로 세정할 수 있다. 이러한 특징은, 제1 도전층, 제2 도전층, 및 게이트 전극 등이 금속이나 금속 화합물로 형성되어 있는 경우나, 두께가 두꺼운 층을 가공하는 경우에 바람직하다. 또한, 이들 도전층은 반도체층이나 하지층과 비교하여 두꺼운 층이기 때문에, 도전층을 단면이 테이퍼각을 가지도록 가공하면, 층의 모서리가 벗겨져 떨어지는 것에 의해 생기는 오물의 발생을 억제하고, 기판 위에 존재하는 오물 을 효율적으로 세정할 수 있다.
그리고, 필요에 따라, 상기와 같이 형성된 반도체 소자를 포함하는 층 위에, 미소 구조체를 형성하는 층을 추가로 적층하여도 좋다. 예를 들어, 제2 절연층 및 제3 도전층 위에, 제3 절연층 및 제4 도전층을 형성하는 것이 가능하다. 그러나, 제3 절연층을 미소 구조체를 형성하는 층으로서 사용하는 것도 가능하다.
이와 같이 하여, 기판 위에, 반도체 소자를 포함하는 제2 층이 형성될 수 있다.
본 발명의 제조방법에서는, 희생층 에칭을 행하지 않기 때문에, 미소 구조체 외에, 반도체 소자 등의 다른 소자를 동시에 형성하는 것도 가능하다. 특히, 제2 층(부착시에 박리하지 않는 층)을 형성하는 제2 기판 위에 반도체 소자를 제조함으로써, 희생층 에칭 등의 공정에 의해 야기되는 특성의 저하 없이, 종래의 특성의 반도체 소자를 가지는 마이크로머신을 제조할 수 있다.
본 발명의 마이크로머신의 상기 제조방법을 적용함으로써, 실시형태 1 등에서 설명한 미소 구조체의 제조방법의 것과 같은 효과 (a) 내지 (i)를 얻을 수 있다. 몇몇 효과를 하기에 나타낸다.
(a) 희생층 에칭을 행하지 않고 미소 구조체를 제조할 수 있다. 즉, 희생층 에칭과 같은 공정을 박리 및 부착에서 행하기 때문에, 매우 단시간에 그 공정을 행할 수 있다.
(b) 희생층 에칭을 박리 및 부착으로 대체함으로써, 습식 에칭에서와 같은 액체 에칭제에 미소 구조체가 접하지 않으므로 모세관 현상에 의한 구조층과 기판 과의 부착이 생기지 않도록 미소 구조체를 제조할 수 있다.
(i) 본 발명에서는, 희생층을 형성하지 않고, 또한, 제1 층과 제2 층을 따로따로 형성하여 부착하기 때문에, 희생층과 같이 두꺼운 막에 의해 생기는 단차부가 없고, 그 단차부를 가로지르는 부분으로부터 생기는 파괴가 일어나지 않는다. 따라서, 강도가 높은 미소 구조체를 제조할 수 있다.
또한, 본 실시형태를 상기 실시형태에서 설명한 미소 구조체와 자유롭게 조합하여 마이크로머신을 제조할 수 있다. 즉, 전자 회로를 구성하는 반도체 소자를 제조하는 공정과 동일한 공정에서, 미소 구조체를 구성하는 몇 개의 구조층을 제조하므로, 미소 구조체와 전자 회로를 가지는 마이크로머신을 제조할 수 있다.
[실시형태 8]
본 실시형태에서는, 본 발명의 마이크로머신의 구성 및 그의 기능의 일 예를 설명한다. 본 발명의 마이크로머신은, 3차원적인 구조를 가지는 미소 구조체와, 반도체 소자를 가지고 상기 미소 구조체를 제어하는 전기 회로를 가지는 것을 특징으로 한다.
도 30은 마이크로머신의 개념도를 나타낸다. 마이크로머신(801)은 미소 구조체(802)와, 및 반도체 소자를 포함하는 전기 회로(803)를 가진다.
마이크로머신(801)에 포함되는 미소 구조체(802)는 기판과 구조층과의 사이에 제공된 공간을 가지고, 구조층은 그 공간 내부에서 이동 가능한 경우가 많다. 이러한 미소 구조체(802)는, 물리량을 검출하는 센서나, 전기 회로(803)로부터의 신호를 변위로 변환하는 액츄에이터로서 기능할 수 있다. 또한, 도 30에 나타내는 바와 같이, 마이크로머신(801)은 다수의 미소 구조체(도면 중의 제1 미소 구조체(806), 및 제2 미소 구조체(807) 등)를 가질 수 있다.
또한, 마이크로머신(801)에 포함되는 전기 회로(803)는, 외부 제어장치와의 통신을 행하기 위한 인터페이스 회로(804)와, 미소 구조체를 제어하기 위한 신호를 처리하는 제어 회로(805)를 가진다. 그 외에도, 전기 회로(803)는, 미소 구조체로부터의 출력 신호를 증폭하는 증폭 회로, 외부의 제어장치로부터의 제어 신호를 아날로그 신호로부터 디지털 신호로 변환하는 A/D 컨버터, 디지털 신호로부터 아날로그 신호로 변환하는 D/A 컨버터, 미소 구조체의 제어 프로그램을 기억하는 메모리, 및 이 메모리를 제어하는 메모리 제어 회로 등을 가질 수 있다.
다음에, 상기한 구성을 가지는 마이크로머신의 기능의 예를 도 31(A)∼도 31(C)를 참조하여 설명한다. 예를 들어, 도 31(A)에 나타내는 바와 같이, 본 발명의 마이크로머신(801)은 미소 구조체(802)와 전기 회로(803)를 포함한다. 또한, 마이크로머신(801)은 마이크로머신(801)을 제어하기 위한 외부 제어장치(808)에 케이블(전송선)(809)로 접속되어 있고, 외부 제어장치(808)로부터 마이크로머신(801)에 제어 신호와 구동 전력이 공급된다. 여기서, 제어 신호를 송수신하기 위한 전송선과, 전력을 공급하는 전송선은 동일하여도 좋고, 별개로 제공되어도 좋다.
예를 들어, 미소 구조체(802)가 물리량이나 물질의 농도 등을 검출하는 기능을 가지는 경우, 마이크로머신(801)은, 미소 구조체(802)에 의해 검출한 정보를 전기 회로(803)로 처리하여, 외부 제어장치(808)로 전달하는 센서로서 기능할 수 있다. 이 경우, 전기 회로(803)는, 상기에서 설명한 것과 같은 제어 회로, A/D 컨버 터, D/A 컨버터, 메모리, 및 메모리 제어 회로 등을 가질 수 있다.
또한, 도 31(B)에 나타내는 바와 같이, 본 발명의 마이크로머신(801)은, 무선으로 외부 제어장치와 통신을 행하는 무선 통신 회로(810), 및 그 외의 회로를 가지는 전기 회로(803)와, 미소 구조체(802)를 가질 수도 있다. 여기서, 무선 통신 회로(810)는, 전자파를 송수신하기 위한 안테나(811), 안테나에 의해 수신한 전자파로부터 전기 회로(803) 및 미소 구조체(802)의 구동 전력을 생성하는 전원 회로, 안테나(811)에 의해 수신한 전자파로부터 신호를 복조하는 복조 회로 등을 가질 수 있다. 또한, 무선 통신 회로(810)는, 전자파로부터 구동 전력을 생성하는 전원 회로 외에, 전원으로서, 배터리, 광이나 열 등에 의해 발전을 행하는 발전 회로 등을 더 포함할 수도 있다.
이와 같이, 마이크로머신이 무선 통신 회로(810)를 가지고, 전자파를 사용하여 무선으로 외부 제어장치(808)와 통신을 행함으로써, 마이크로머신(801)은 전송 케이블에 제한되지 않고, 기능을 발휘할 수 있는 범위의 자유도를 넓게 할 수 있다. 또한, 상기와 같이 무선 통신을 행할 수 있음으로써, 어디에나 존재할 수 있고 사용자에게 친밀한 마이크로머신을 실현하는 것이 가능하게 된다. 이 경우, 마이크로머신(801)을 제어하는 외부 제어장치(808)도, 마이크로머신(801)과 통신을 행하기 위한 무선 통신 회로, 안테나(812) 등을 가지게 된다.
또한, 도 31(C)에 나타내는 바와 같이, 마이크로머신(801)은 무선 통신을 행하는 반도체장치(예를 들어, RFID 태그, IC 태그 등)의 일부를 구성하는 것도 가능하다. 즉, 무선 통신 회로(810)에 포함되는 커패시터, 인덕터 등의 수동 소자, 스 위치, 고주파 신호를 전달하기 위한 도파로 등을 미소 구조체를 사용하여 형성한 반도체장치(= 마이크로머신)를 제조할 수 있다.
이 경우, 마이크로머신(801)은 무선 통신 회로(810), 복조 회로(813), 신호 처리 회로(814) 등을 포함하는 전기 회로(803)를 포함하고, 이 무선 통신 회로(810), 복조 회로(813) 등은, 미소 구조체를 사용하여 구성되는 수동 소자, 스위치 등을 가진다.
미소 구조체를 사용하여 수동 소자를 형성함으로써, 종래보다 더 양호한 특성을 얻을 수 있기 때문에, 이 수동 소자를 사용하여 무선 통신 회로를 구성하면, 감도가 높은 무선 통신을 행할 수 있다. 또한, 종래보다 높은 주파수 대역과 넓은 주파수 대역에서의 통신이 가능한 반도체장치가 제공될 수 있다.
본 명세서에서 설명한 미소 구조체는 단지 일례이고, 목적에 따른 공정으로 목적에 맞는 형상을 형성하고 다양한 구동방법에 의해 소정의 기능을 구비한 미소 구조체를 제조할 수 있다. 예를 들어, 미소 구조체를, 기판 상면으로부터의 힘을 받아 구조층이 변위하는 것을 검출하는 센서로서 사용하는 것도 가능하고, 2개의 전극 사이의 용량을 변화시키는 가변 커패시터로서 사용할 수도 있다. 이와 같이, 하나의 미소 구조체가 상이한 구동방법을 사용하여 상이한 기능을 가질 수도 있다.
이상과 같이, 본 발명의 마이크로머신에 포함되는 미소 구조체는, 센서나 액츄에이터의 일부를 구성할 뿐만 아니라, 수동 소자나 도파로 등 전기 회로의 일부를 구성하는 것도 가능하다. 예를 들어, 고주파 영역을 사용하여 무선 통신을 행하는 경우, 수동 소자(커패시터, 인덕터, 저항 등)는 중요한 구성요소이지만, 일반 적인 반도체 소자(CMOS, BiCMOS 등)를 형성하는 공정에서는, 손실이 작고 고속 동작하는 수동 소자를 형성하는 것이 어렵다. 그러나, 상기한 공정을 적용하여 수동 소자를 미소 구조체로 형성함으로써, 수동 소자를가 양호한 특성을 가질 수 있다.
종래, 밀리미터 단위 이하의 미소한 대상물을 취급하는 경우, 먼저, 미소한 대상물의 구조를 확대하여, 그 정보를 인간이나 컴퓨터가 얻어 정보처리 및 동작 셋팅을 행하고, 그 동작을 축소하여 미소한 대상물에게 보내는 프로세스가 필요하였다. 그러나, 본 실시형태에 나타내는 마이크로머신은, 인간이나 컴퓨터로부터 상위 개념적 명령을 전하는 것만으로, 미소한 대상물을 취급하는 것이 가능하게 된다. 즉, 일단 인간이나 컴퓨터가 목적을 결정하고 명령을 전하면, 이 마이크로머신은 센서 등을 사용하여 대상물의 정보를 얻어 정보처리를 행하는 방식으로 동작할 수 있다.
또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다.
[실시형태 9]
본 실시형태에서는, 상기 실시형태들 중 어느 것에서 설명한 미소 구조체를 이용하는 반도체장치 및 전자기기의 양태에 대하여 설명한다. 먼저, 비접촉으로 데이터를 주고 받을 수 있는 반도체장치에 대하여 도 32∼도 34를 참조하여 이하에 설명한다.
반도체장치(80)는, 반도체장치 외부에 제공된 리더/라이터(reader/writer)와 비접촉으로 데이터를 교신하는 기능을 가진다. 리더/라이터는 반도체장치(80)에 신호를 보내고, 이 반도체장치(80)는 보내온 신호에 대응한 신호를 돌려준다. 리더/라이터는 반도체장치로부터 송신된 신호를 수신함으로써, 반도체장치의 데이터를 판독하는 것이 가능하게 된다.
반도체장치(80)는 고주파 회로(81), 전원 회로(82), 리셋 회로(83), 클록 발생 회로(84), 데이터 복조 회로(85), 데이터 변조 회로(86), 다른 회로를 제어하는 제어 회로(87), 기억 회로(88), 및 안테나(89)를 가지고 있다(도 32(A)).
고주파 회로(81)는, 안테나(89)로부터 신호를 수신하고, 데이터 변조 회로(86)로부터 수신한 신호를 안테나(89)로부터 출력하는 회로이다. 전원 회로(82)는 수신 신호로부터 전원 전위를 생성하는 회로이다. 리셋 회로(83)는 리셋 신호를 생성하는 회로이다. 클록 발생 회로(84)는 안테나(89)로부터 입력된 수신 신호에 기초하여 각종 클록 신호를 생성하는 회로이다. 데이터 복조 회로(85)는, 수신 신호를 복조하여 제어 회로(87)에 출력하는 회로이다. 데이터 변조 회로(86)는 제어 회로(87)로부터 수신한 신호를 변조하는 회로이다.
제어 회로(87)로서는, 예를 들어, 코드 추출 회로(71), 코드 판정 회로(72), CRC 판정 회로(73), 및 출력 유닛 회로(74)가 제공되어 있다. 또한, 코드 추출 회로(71)는 제어 회로(87)에 보내온 명령에 포함되는 다수의 코드를 각각 추출하는 회로이고, 코드 판정 회로(72)는 추출된 코드와 레퍼런스에 상당하는 코드를 비교하여 명령의 내용을 판정하는 회로이다. CRC 판정 회로(73)는 판정된 코드에 기초하여 송신 에러 등의 유무를 검출하는 회로이고, 출력 유닛 회로(74)는 그 검출 결과를 출력하는 회로이다.
또한, 기억 회로(88)의 수는 하나에 한정되지 않고, 다수의 기억 회로(88)가 제공되도 좋고, SRAM, 플래시 메모리, ROM, FeRAM 등이나, 유기 화합물층을 기억소자부에 가지는 것을 사용할 수 있다.
다음에, 비접촉으로 데이터의 교신이 가능한 본 발명의 반도체장치의 동작 예에 대하여 설명한다. 먼저, 안테나(89)에 의해 무선 신호가 수신되고, 그 무선 신호는 고주파 회로(81)를 통하여 전원 회로(82)에 보내져, 높은 전원 전위(이하, VDD라고 부름) 및 낮은 전원 전위(이하, VSS라고 부름)가 생성된다. 그리고, VDD는 반도체장치(80)내의 각 회로에 공급된다. 또한, 반도체장치(80)에 포함되는 다수의 회로에서 VSS는 공통이고, VSS는 GND일 수 있다.
또한, 고주파 회로(81)를 통하여 데이터 복조 회로(85)에 보내진 신호는 복조된다(이하, 이 신호를 복조 신호라 한다). 또한, 고주파 회로(81)를 거쳐 리셋 회로(83) 및 클록 발생 회로(84)를 통과한 신호 및 복조 신호는 제어 회로(87)에 보내진다. 제어 회로(87)에 보내진 신호는, 코드 추출 회로(71), 코드 판정 회로(72) 및 CRC 판정 회로(73) 등에 의해 해석된다. 그 다음, 해석된 신호에 의거하여, 기억 회로(88) 내에 기억되어 있는 반도체장치 정보가 출력된다. 출력된 반도체장치 정보는 출력 유닛 회로(74)를 통하여 부호화된다. 또한, 부호화된 반도체장치 정보는 데이터 변조 회로(86)를 통과하여, 안테나(89)에 의해 무선 신호로서 송신된다.
이와 같이, 리더/라이터로부터 반도체장치(80)에 신호를 보내고, 이 반도체장치(80)로부터 보내온 신호를 리더/라이터에 의해 수신함으로써, 반도체장치의 데 이터를 판독하는 것이 가능하게 된다.
상기와 같은 무선 통신 기능을 가지는 반도체장치(80)는, 스위치, 인덕터, 커패시터, 저항 소자 등 다양한 기능을 가지는 반도체 소자로 구성된다. 반도체장치를 구성하는 이들 소자를, 상기 실시형태에서 설명한 미소 구조체를 적용하여 제조할 수 있다. 또한, 스위치, 인덕터, 커패시터 외에도, 도파로로서 기능하는 미소 구조체를 사용할 수 있다. 또한, 인덕터로서는, 인덕턴스를 임의로 변화시킬 수 있는 가변 인덕터로 할 수 있고, 커패시터로서는, 커패시턴스를 임의로 변화시킬 수 있는 가변 커패시터로 할 수 있다.
또한, 상기와 같이 무선 통신이 가능한 반도체장치가 미소 구조체를 포함하기 때문에, 새로운 기능을 추가할 수도 있다. 예를 들어, 센서로서 기능하는 미소 구조체를 가짐으로써, 외부의 물리량을 검출하는 반도체장치를 제조할 수 있다. 외부의 물리량이란, 온도, 압력, 가속도, 변위와 같은 물리량을 의미한다. 특히, 본 발명의 미소 구조체는, 구조의 변화에 의해 역학적 물리량을 검출할 수 있다.
이와 같은 반도체장치의 구성예를 도 32(B)에 나타낸다. 반도체장치(80)는, 상기에서 설명한 구성에 추가하여, 센서 제어 회로(90) 및 센서 소자(91)를 포함한다. 센서 소자(91)는 본 발명의 미소 구조체를 포함하고, 외부의 물리량에 따라 변화함으로써 센서로서 기능한다. 또한, 센서 제어 회로(90)는, 센서 소자(91)와 제어 회로(87)와의 사이에서 정보를 전달하기 위한 인터페이스로서 기능한다. 이와 같은 구성의 반도체장치(80)는 기억 회로(88)에 기억되어 있는 정보와 센서 소자(91)에 의해 검출한 정보를 리더/라이터에 송신한다. 또한, 센서 소자(91)에 의 해 검출한 정보를 기억 회로(88)에 기억시키는 것도 가능하다.
여기서, 반도체장치(80)는, 리더/라이터로부터의 전자파에 의해 각 회로에의 전력 공급을 행하는 패시브 타입으로 할 수 있다. 또는, 배터리를 탑재하고 거기로부터 전력을 공급하는 액티브 타입으로 할 수도 있다. 또한, 미소 구조체를 사용한 발전 장치나 배터리(축전 장치)를 가지는 반도체장치를 사용하는 것도 가능하다. 발전 장치를 구성하는 미소 구조체로서는, 압전 소자, 열전 소자, 마이크로모터 등을 이용한 미소 구조체를 사용할 수 있다. 이 발전 장치는, 외부로부터 가해진 에너지를 전력으로 변환한다. 그 다음, 발전 장치에 의해 얻어진 전력을 반도체장치의 구동에 사용할 수 있다.
또한, 상기 실시형태에서 설명한 바와 같이, 반도체장치를 구성하는 반도체 소자 및 본 발명의 미소 구조체를, 플라스틱과 같이 얇고 유연한 기판 위에 형성하는 것도 가능하다. 이와 같이 얇고 유연한 기판 위에 제조함으로써, 반도체장치를 구부리는 것이 가능하게 되어, 곡면을 가진 물체에 부착하여 제공할 수 있다.
다음에, 상기에서 구성 및 동작의 일례를 나타낸, 비접촉으로 데이터를 주고 받을 수 있는 반도체장치의 사용 형태의 예에 대하여 설명한다. 도 33(A)에 나타내는 바와 같이, 표시부(3210)를 가지는 휴대 단말기(3220)에 리더/라이터(3230)가 설치되고, 물품(3240)의 측면에는 반도체장치(3200)가 부착되어 있다. 휴대 단말기(3220)의 사용자가 리더/라이터(3230)를 반도체장치(3200)에 접근시키면, 휴대 단말기(3220)의 표시부(3210)에는, 물품의 원재료나 원산지(나라), 생산 공정에서의 검사 결과나 유통 과정의 이력, 또한, 상품의 사용 방법이나 취급 설명 등, 물 품(3240)에 관한 다양한 정보가 표시된다.
또한, 반도체장치(3200)는, 물품(3240)의 생산 과정이나 유통 과정에서 관리를 행하기 위해 이용할 수도 있다.
예를 들어, 도 33(B)에 나타내는 바와 같이, 물품(3240)에 반도체장치(3200)을 제공하고, 물품(3240)을 리더/라이터(3230)가 설치되어 있는 컨베이어 벨트에 의해 반송한다. 검사와 같이 중요한 공정이나 관리가 필요한 공정의 직후에, 상기와 같이 물품(3240)에 설치된 반도체장치(3200)와 리더/라이터(3230)가 통신을 행함으로써, 물품(3240)의 관리를 행할 수 있다.
이와 같이, 물품을 관리하는 시스템에 반도체장치를 활용함으로써, 정보의 취득을 간단하게 행할 수 있고, 고기능화와 고부가가치화를 실현할 수 있다. 또한, 상기 실시형태에서 설명한 바와 같이, 곡면을 가진 물체에 반도체장치를 부착한 경우에도, 반도체장치에 포함된 반도체 소자의 손상을 방지하여, 신뢰성이 높은 반도체장치를 제공하는 것이 가능하게 된다.
또한, 본 발명의 반도체장치는, 비접촉으로 데이터의 송신과 수신이 가능하다는 기능을 활용함으로써, 물품의 관리나 시스템의 운용에 사용할 수 있다. 먼저, 도 34(A)∼도 34(D)는 반도체장치를 사용하여 물품을 관리하는 예를 나타낸다.
도 34(A)에 나타내는 바와 같이, 예를 들어, 열쇠(1110)와 같이 개인의 중요한 소유물에 반도체장치(1120)를 설치할 수 있다. 열쇠 외에도, 지폐, 동전, 유가증권류, 무기명 채권류, 증서류(운전면허증이나 주민등록증 등), 서적류 등에 반도체장치를 제공하는 것에 의해, 중요한 것을 관리하고, 용이하게 복제할 수 없게 관 리를 할 수 있다.
또한, 도 34(B)에 나타내는 바와 같이, 페트리 접시(petri dish)(1111)와 같은 용기에 반도체장치(1120)를 설치할 수 있다. 그 외에도, 시약병, 플라스크, 시험관 등의 실험 도구에 반도체장치(1120)를 설치할 수 있다. 예를 들어, 동일한 형상의 용기들을 사용하여 다수의 샘플을 사용한 실험을 행하는 경우, 용기마다 개별 정보를 관리할 수 있다.
도 34(C)에 나타내는 바와 같이, 가방(1112)에 반도체장치(1120)를 설치할 수 있다. 그 외에도, 신발, 안경 등의 장신구에 반도체장치(1120)를 설치할 수 있고, 예를 들어, 고가의 상품을 매장에 진열하여 판매하는 경우, 상품의 재고 상황이나 좀도둑 방지의 관리를 행할 수 있다.
도 34(D)에 나타내는 바와 같이, 약품 병(1113)에 반도체장치(1120)를 설치할 수 있다. 그 외에도, 포장지 등의 포장용 용기류에 반도체장치(1120)를 설치할 수 있고, 예를 들어, 가정이나 병원에서 각 환자가 복용해야 할 약의 관리, 오용, 오투여의 방지에 유용하게 쓸 수 있다.
그 외에, 기록 매체(디스크나 비디오 테이프 등), 탈 것류(자전거 등), 식품류, 의류, 생활용품류, 전자기기(액정 표시장치, EL 표시장치, 텔레비전 장치, 휴대 단말기 등) 등에 반도체장치를 설치함으로써 다양한 물품의 관리를 행할 수 있다. 이와 같이, 반도체장치는 물품의 관리에 이용하기 위해, 상기와 같은 다양한 형상의 물품의 표면에 붙이거나 물품의 제조 과정에서 그 물품 중에 묻거나 하여 고정할 수 있다.
다음에, 비접촉으로 통신을 행할 수 있는 반도체장치를 사용하여 시스템을 운용하는 예를 나타낸다. 예를 들어, 도 34(E)에 나타내는 바와 같이, 반도체장치(1120)를 신분 증명증(ID 카드)(1114)의 내부에 설치하고, 또한, 건물이나 방의 입구 등에 리더/라이터(1121)를 설치한다. 그리고, 신분 증명증(1114)을 소유한 인물이 리더/라이터(1121)의 곳을 통과했을 때, 리더/라이터(1121)는 각자가 소유한 신분 증명증(1114) 내의 인증 번호를 판독하고, 그 판독한 인증 번호에 관한 정보를 컴퓨터(1122)에 전한다. 컴퓨터(1122)는 리더/라이터(1121)로부터 공급된 정보에 기초하여, 통과한 인물이 입실 또는 퇴실이 허가되어 있는지 여부를 판단한다. 이와 같이, 반도체장치를 사용함으로써, 편리성을 향상시킨 입퇴실 관리 시스템을 제공할 수 있다.
여기서는 입퇴실 관리 시스템의 예를 들어 설명하였지만, 그 외에도, 반도체장치(1120)를 사용하여, 물류·재고 관리 시스템, 인증 시스템, 유통 시스템, 생산 이력 시스템, 서적 관리 시스템 등을 운용함으로써, 시스템의 고기능화, 다기능화, 고부가가치화를 도모할 수 있다.
또한, 위에서 설명한 비접촉으로 데이터를 주고 받을 수 있는 반도체장치에서의 신호 전송 방식으로서는, 전자(電磁) 결합 방식, 전자 유도 방식, 마이크로파 방식 등을 사용할 수 있다. 전송 방식은 실시자가 사용 용도를 고려하여 적절히 선택할 수도 있고, 전송 방식에 따라 최적의 안테나를 설치할 수도 있다.
예를 들어, 반도체장치에서의 신호 전송 방식으로서 전자 결합 방식 또는 전자 유도 방식(예를 들어, 13.56 MHz대)을 적용하는 경우에는, 자계 밀도의 변화에 의한 전자 유도를 이용하기 때문에, 안테나로서 기능하는 도전막을 고리 형상(예를 들어, 루프 안테나)이나 나선 형상(예를 들어, 스파이럴 안테나)으로 형성한다.
또한, 반도체장치에서의 신호 전송 방식으로서, 마이크로파 방식(예를 들어, UHF대(860∼960 MHz대), 2.45 GHz대 등)을 적용하는 경우에는, 안테나로서 기능하는 도전층의 길이 등의 형상을 신호 전송에 사용하는 전자파의 파장을 고려하여 적절히 설정할 수도 있다. 예를 들어, 안테나로서 기능하는 도전막을 선 형상(예를 들어, 다이폴 안테나), 평탄한 형상(예를 들어, 패치 안테나) 또는 리본형의 형상 등으로 형성할 수 있다. 또한, 안테나로서 기능하는 도전막의 형상은 선 형상에 한정되지 않고, 전자파의 파장을 고려하여 곡선 형상이나 구불구불한 형상 또는 이들을 조합한 형상으로 형성하여도 좋다.
안테나로서 기능하는 도전막은, CVD법, 스퍼터링법, 스크린 인쇄나 그라비아 인쇄 등의 인쇄법, 액적 토출법, 디스펜서법, 도금법 등에 의해 도전성 재료로 형성된다. 상기 도전막은, 알루미늄(Al), 티탄(Ti), 은(Ag), 구리(Cu), 금(Au), 백금(Pt) 니켈(Ni), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo)으로부터 선택된 원소, 또는 이들 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 사용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
예를 들어, 스크린 인쇄법에 의해 안테나로서 기능하는 도전막을 형성하는 경우에는, 입경이 수 nm 내지 수십 ㎛의 도전체 입자를 유기 수지에 용해 또는 분산시킨 도전성 페이스트를 선택적으로 인쇄함으로써, 그 도전막을 형성할 수 있다. 예를 들어, 도전성 페이스트의 재료로서, 은을 주성분으로 하는 미립자(예를 들어, 입경 1 nm 이상 100 nm 이하)를 사용하는 경우, 150∼300℃의 온도 범위에서 소성하는 것에 의해 도전성 페이스트를 경화시켜 도전막을 얻을 수 있다. 또는, 땜납이나 무연(無鉛) 땜납을 주성분으로 하는 도전성 페이스트를 사용하여도 좋고, 이 경우, 입경 20 ㎛ 이하의 미립자를 사용하는 것이 바람직하다. 땜납이나 무연 땜납은 저비용이라는 이점을 가지고 있다.
상기한 재료 외에도, 세라믹이나 페라이트 등을 안테나에 적용하여도 좋고, 그 외에도, 마이크로파대에서 유전율 및 투자율이 부(負)가 되는 재료(메타머티리얼(metamaterial))를 안테나에 적용하는 것도 가능하다.
또한, 전자 결합 방식 또는 전자 유도 방식을 적용하는 경우로서, 안테나를 구비한 반도체장치를 금속막에 접하여 제공하는 경우에는, 이 반도체장치와 금속막과의 사이에, 투자율을 가진 자성 재료를 제공하는 것이 바람직하다. 안테나를 구비한 반도체장치를 금속막에 접하여 제공하는 경우에는, 자계의 변화에 의해 금속막에 와전류가 흐르고, 이 와전류에 의해 발생하는 반(反)자계에 의하여, 자계의 변화를 약하게 할 수 있어 통신 거리가 저하한다. 따라서, 반도체장치와 금속막과의 사이에, 투자율을 가진 재료를 제공함으로써, 금속의 와전류를 억제하여 통신 거리의 저하를 억제할 수 있다. 또한, 자성 재료로서는, 높은 투자율을 가지고 고주파 손실이 적은 페라이트나 금속 박막을 사용할 수 있다.
또한, 안테나를 형성하는 경우에는, 트랜지스터 등의 반도체 소자와 안테나로서 기능하는 도전막을 1장의 기판 위에 형성하여도 좋고, 또는 반도체 소자와 안테나로서 기능하는 도전막을 별도의 기판 위에 형성한 후에 전기적으로 접속하도록 부착하여 형성하여도 좋다.
또한, 상기한 반도체장치에 봉지(封止) 처리를 행하는 것도 가능하다. 예를 들어, 반도체 집적회로나 반도체장치를 제1 시트재(필름, 기판이라고도 부른다)와 제2 시트재를 사용하여 봉지 처리를 행할 수 있다. 봉지에 사용하는 제1 시트재 및 제2 시트재로서는, 폴리프로필렌, 폴리에스테르, 비닐, 폴리불화비닐, 염화비닐 등으로 된 필름, 섬유질 재료로 된 종이, 기재(基材) 필름(폴리에스테르, 폴리아미드, 무기 증착 필름, 종이 등)과 접착성 합성 수지 필름(아크릴계 합성 수지, 에폭시계 합성 수지 등)과의 적층 필름 등을 사용할 수 있다.
또한, 봉지 처리에는, 열압착에 의해 가열 처리와 가압 처리가 행해진다. 열압착을 행할 때에는, 필름의 최외측 표면에 제공된 접착층, 또는 최외층에 제공된 층(접착층이 아님)을 가열 처리에 의해 녹여, 가압에 의해 접착한다. 여기서, 제1 시트재와 제2 시트재의 표면에는 접착층이 제공되어 있어도 좋지만, 접착층이 제공되지 않아도 좋다. 접착층은, 열 경화 수지, 자외선 경화 수지, 에폭시 수지계 접착제, 수지 첨가제 등의 접착제를 함유하는 층에 상당한다.
또한, 봉지 후에 내부에의 수분 등의 침입을 막기 위해, 봉지에 사용하는 시트재에 실리카를 코팅하는 것이 바람직하다. 예를 들어, 접착층과 폴리에스테르 등의 필름과 실리카 코팅을 적층시킨 시트재를 사용할 수 있다.
또한, 필름에 가열 처리를 행함에 있어서는, 열팽창 계수가 같은 제1 시트재와 제2 시트재를 사용하는 것이 바람직하다. 이것은, 가열 처리 후의 시트재의 수축률을 동일하게 함으로써, 반도체장치가 변형하여 반도체 소자에 비정상적인 응력 이 가해지는 것을 방지기 때문이다.
또한, 제1 시트재 및 제2 시트재로서, 정전기 등을 방지하는 대전 방지 대책을 실시한 필름(이하, 대전 방지 필름이라고 부름)을 사용할 수도 있다. 대전 방지 필름으로서는, 대전 방지 가능한 재료를 수지 중에 분산시킨 필름, 및 대전 방지 가능한 재료가 부착된 필름 등을 들 수 있다. 대전 방지 가능한 재료로서는, 금속, 인듐과 주석의 산화물, 양성 계면활성제나 양이온성 계면활성제나 비이온성 계면활성제 등의 계면활성제를 사용할 수 있다. 그 외에도, 측쇄에 카르복실기 및 4급 암모늄염기를 가지는 가교성 공중합체 고분자 화합물을 함유하는 수지 재료 등을 사용할 수 있다.
대전 방지 가능한 재료를 함유하는 필름은, 한면에 대전 방지 가능한 재료를 제공한 필름이어도 좋고, 양면에 대전 방지 가능한 재료를 제공한 필름이어도 좋다. 또한, 대전 방지 가능한 재료는 필름의 전면(全面) 또는 일부에 제공되어 있으면 좋다. 대전 방지 필름으로 반도체장치를 봉지함으로써, 반도체장치를 상품으로서 취급할 때, 외부로부터의 정전기 등에 의해 반도체 소자에 악영향이 미치는 것을 억제할 수 있다.
또한, 봉지 처리에서는, 제1 시트재와 제2 시트재 중 어느 하나를 사용하여 반도체장치의 어느 한쪽 면만의 봉지를 선택적으로 행하여도 좋다. 그 외에도, 제1 시트재나 제2 시트재 대신에 유리 기판을 사용하여 봉지를 행하여도 좋다. 이와 같은 봉지에 의하여, 외부로부터 반도체 소자에 혼입하는 불순물 원소나 수분 등을 억제할 수 있다.
또한, 본 실시형태는 상기 실시형태들 중 어느 것과도 자유롭게 조합하여 실시할 수 있다. 즉, 상기 실시형태들에서 설명한 재료나 형성 방법은 본 실시형태에서도 조합하여 이용할 수 있고, 본 실시형태에서 설명한 재료나 형성 방법도 상기 실시형태들에서도 조합하여 이용할 수 있다.
다음에, 본 발명의 미소 구조체를 사용하여 제조되는 반도체장치(전자기기), 특히 표시장치에 대하여 도 35∼도 37을 참조하여 설명한다. 상기 실시형태들에서 설명한 본 발명의 미소 구조체는 표시장치에 사용할 수 있고, 본 실시형태에서는, 스위칭 기능을 가지는 미소 구조체를 사용하여 표시장치의 화소부를 구성하는 예를 나타낸다.
도 35에 나타내는 바와 같이, 표시장치(5001)는, 화상을 표시하는 화소부(5002)와, 그 화소부(5002)를 제어하는 구동회로(5003)를 가진다. 화소부(5002)에서는, 미소 구조체(5004)를 가지는 화소가 매트릭스 형상으로 제공되어 있다. 또한, 화소부에서는, 미소 구조체를 가지는 화소를 일렬로 제공하여도 좋다. 구동회로(5003)로서는, 화소부(5002)에 신호를 순차로 전달하기 위한 공지의 드라이버 회로를 적용할 수 있다. 그리고, 화소부(5002)에 포함되는 미소 구조체(5004)는 화소의 선택/비선택 상태에 따라 운동하여 화상을 표시한다. 이와 같은 구성을 적용함으로써, 액정 표시장치, 전기 영동(泳動) 표시장치, 또는 GLV(Grating Light Valve)라고 불리는 광의 회절을 이용한 표시장치 등을 제조할 수 있다.
예를 들어, 상기 구성을 적용하여 전기 영동 표시장치를 구성하는 경우, 미소 구조체에 의해 형성된 스위칭 소자의 ON/OFF에 의해, 각 화소의 전기 영동 표시 입자의 움직임을 제어하여, 화상을 표시할 수 있다.
또한, 상기 구성을 적용하여 회절을 이용하는 표시장치를 제조하는 경우에 대하여 설명한다. 이 표시장치는, 광의 회절 효과를 이용하여 광의 방향이나 색 등을 제어하는 것을 특징으로 한다. 이 표시장치의 화소부는, 미소 구조체에 의해 형성되는 미소한 광회절 소자를 배열하여 형성하고, 이 회절 소자에 레이저광을 조사하여 투영을 행한다. 따라서, 미소 구조체는 가시광을 반사하는 재료를 사용하여 형성된다. 또한, 빔 구조를 가지는 회절 격자는 전기 신호에 의해 독립하여 움직일 수 있고, 그 움직임 양을 조절함으로써 회절량을 변화시킬 수 있다. 따라서, 회절 격자들 사이의 변형의 차이에 의해 화상의 명암을 만들어 낼 수 있다. 이 표시장치의 대표예는 GLV라고 불리는 프로젝터형 디스플레이이고, 화소부는, 미소 구조체들이 가시광을 반사하는 재료를 사용하여 형성되고, 가늘고 긴 빔 구조를 가지며, 일렬로 제공된 구조를 가진다. 일렬로 제공된 빔 구조를 가지는 미소 구조체들은, 기판 위에 제공된 도전층(고정 전극)과 구조층(가동 전극)과의 사이에 전압을 인가함으로써 상하로 이동할 수 있고, 회절 소자로서 기능한다. 이와 같이, 일렬로 제공된 미소 구조체들은, 미소 구조체들을 교대로 이동시킴으로써 직사각형 형상의 홈을 가지는 라미너(laminar)형 회절 격자가 되기 때문에, 미소 구조체들을 배열하는 주기에 대한 미소 구조체의 폭에 의해 회절 효율을 결정할 수 있다. 그 다음, 이 화소부에 광원으로부터 광을 조사하여, 미소 구조체들에 인가하는 전압을 변화시키는 것에 의해, 미소 구조체들의 움직임 양을 제어함으로써, 회절량을 변화시켜, 화상의 명암을 만들어 낼 수 있다. 이 표시장치를 컬러로 표시하는 경우, 광원으로서, 적, 녹, 청의 3가지 레이저광을 사용한다. 여기서, 레이저는 색 순도가 높은 것을 사용하는 것이 바람직하다. 그리고, 화소부로부터의 회절광만을 선택적으로 투과시키는 필터를 사용하여 회절광만을 추출하고, 그 광을 렌즈로 집광하여 스크린에 영상을 투사한다.
이와 같이, 광의 회절을 이용하는 표시장치는, 고정세, 고콘트라스트, 넓은 색 영역을 표시할 수 있고, 영상의 입체감이나 질감 등을 세부까지 표현할 수 있다. 이와 같은 표시장치는 프론트형 프로젝터나 프로젝션 텔레비전용으로서 이용할 수 있다.
다음에, 상기에서 설명한 구성을 가지는 표시장치를 가지는 반도체장치(전자기기)의 예를 설명한다. 도 36(A)는, 표시장치(8002), 그 표시장치(8002)를 구동하기 위한 구동회로 등을 가지는 텔레비전(8001)을 나타낸다. 도 36(B)는, 표시장치(8002), 전자 제어 회로, 입출력 인터페이스 등을 가지는 정보 단말기기(8003)를 나타낸다. 도 36(C)는, 표시장치(8002), 화상 처리 회로 등을 가지는 비디오 카메라(8004)를 나타낸다. 도 36(D)는, 표시장치(8002), 무선 통신 회로 등을 가지는 휴대 전화기(8005)를 나타낸다. 도 36(E)는, 표시장치(8002), 구동회로, 무선 통신 회로 등을 가지는 휴대형 텔레비전(8006)을 나타낸다.
이와 같은, 텔레비전(8001), 정보 단말기기(8003), 비디오 카메라(8004), 휴대 전화기(8005), 휴대형 텔레비전(8006) 등의 반도체장치는, 상기에서 설명한 미소 구조체를 가지는 반도체장치를 표시장치(8002), 구동회로, 전자 제어 회로, 무선 통신 회로, 기억장치 등에 적용함으로써 제조될 수 있다. 또한, 이 반도체장치 에 포함되는 표시장치(8002)는, 휴대 전화기나 휴대형 텔레비전 등의 휴대 단말기에 탑재하는 소형의 것, 휴대할 수 있는 중형의 것, 및 대형의 것(예를 들어 40 인치 이상)까지의 다양한 장치에 폭넓에 적용될 수 있다. 또한, 본 발명의 반도체장치(전자기기)는 도 36(A)∼도 36(E)의 것에 한정되지 않고, 다수의 미소 구조체나 반도체 소자를 포함하는 표시장치, 구동회로부 등에 적용될 수 있다.
또한, 표시장치를 가지는 반도체장치(전자기기)는, 얇고 유연한 기판 위에 제조함으로써, 가요성을 가지는 상태로 할 수 있다. 가요성 기판 위에 제조된 미소 구조체를 포함하는 반도체장치(전자기기)의 구체예에 대하여 도 37(A)∼도 37(E)를 참조하여 설명한다.
도 37(A)는, 표시장치(4002)와 지지대(4003)를 포함하는 대형 디스플레이(4001)를 나타낸다. 표시장치(4002)는 가요성 기판을 사용하여 형성되어, 경량이고 박형의 디스플레이(4001)를 실현할 수 있다. 또한, 표시장치(4002)를 만곡시키는 것도 가능하고, 지지대(4003)로부터 떼어내어, 만곡된 벽을 따라 부착시키는 것도 가능하다. 이와 같이, 가요성 디스플레이(4001)는, 평탄한 면은 물론 만곡된 부분에도 제공하는 것이 가능하기 때문에, 다양한 용도에 사용할 수 있다.
도 37(B)는, 표시장치(4002)를 가지고 감을 수 있는 디스플레이(4004)를 나타낸다. 디스플레이(4004)의 표시장치(4002)는 가요성 기판을 사용하여 형성되어 있기 때문에, 디스플레이(4004)를 접거나 감은 상태로 운반하는 것이 가능하다. 따라서, 디스플레이(4004)가 대형인 경우에도 용이하게 운반할 수 있다.
도 37(C)는, 표시장치(4002), 키보드(4009), 터치 패드(4010), 외부 접속 포 트(4011), 전원 플러그, 배터리 등을 가지는 시트(sheet)형 컴퓨터(4005)를 나타낸다. 표시장치(4002)는 가요성 기판을 사용하여 형성되어, 경량이고 박형의 컴퓨터(4005)를 실현할 수 있다. 또한, 컴퓨터(4005)의 본체 부분에 수납 공간(4012)를 형성하여, 표시장치(4002)를 감아 수납하는 것이 가능하다. 또한, 키보드(4009)도 가요성을 가지도록 형성함으로써, 키보드(4009)를, 표시장치(4002)와 마찬가지로, 수납 공간(4012)에 감아 수납할 수 있다. 이와 같은 구조의 시트형 컴퓨터(4005)를 형성함으로써, 운반이 편리하게 되고, 사용하지 않는 경우에도 장소를 차지하지 않고 수납하는 것이 가능하게 된다.
도 37(D)는, 표시장치(4002), 조작부인 키보드(4013), 스피커(4014) 등을 포함하는 20∼80 인치의 대형 디스플레이(4008)를 나타낸다. 표시장치(4002)는 가요성 기판을 사용하여 형성되고, 키보드(4013)를 떼어내어 접거나 감은 상태로 운반하는 것이 가능하다. 또한, 키보드(4013)와 표시장치(4002) 사이의 통신은 무선으로 행하는 구성으로 할 수도 있다. 따라서, 디스플레이(4008)를 만곡된 벽을 따라 부착하고, 키보드(4013)에 의해 무선으로 조작할 수 있다.
도 37(E)는, 표시장치(4002), 조작 키(4014) 등을 가지는 전자 책(4006)을 나타낸다. 표시장치(4002)는 문자 등의 정지 화상은 물론 동영상도 표시하는 것이 가능하다. 또한, 전자 책(4006)에는 모뎀이 내장되어 있어도 좋다. 표시장치(4002)는 가요성 기판을 사용하여 형성되어, 접어 구부리거나 감거나 할 수 있기 때문에, 장소를 차지하지 않고 운반이나 수납할 수 있다.
도 37(F)는, 표시장치(4002), 접속 단자(4016), 정보 처리 회로, 기억장치 등을 포함하는 IC 카드(4007)를 나타낸다. 표시장치(4002)는 가요성 기판을 사용하여 경량, 박형의 시트 형상으로 형성되어 있기 때문에, 카드의 표면에 붙여 사용할 수 있다. 그리고, IC 카드(4007)가 외부와의 통신에 의해 취득한 정보를 표시하는 것이 가능하게 되어 있다. 또한, IC 카드(4007)는 접속 단자(4016)를 가지지 않고, 비접촉으로 외부로부터 데이터를 수신할 수 있는 구성으로 할 수도 있다. 그 경우, IC 카드(4007)는 안테나, 무선 통신 회로 등을 가진다.
상기 실시형태들에서 설명한 본 발명의 미소 구조체를 가지는 표시장치를 본 실시형태에서와 같이 사용하는 것에 의해, 디스플레이나 무선 통신 기기 등의 다양한 기능을 가지는 반도체장치(전자기기)를 제조할 수 있다. 이와 같이, 본 발명은 매우 넓은 범위에 적용될 수 있고, 모든 분야의 반도체장치나 전자기기에 적용하는 것이 가능하다. 또한, 본 실시형태는 다른 실시형태들 중 어느 것과도 조합하여 실시할 수 있다.

Claims (19)

  1. 미소 구조체(microstructure)를 제조하는 방법으로서,
    제1 지지 기판 위에 박리층을 형성하는 공정;
    상기 박리층 위에 제1 층을 형성하는 공정;
    상기 박리층의 일부를 노출시키는 공정;
    접착층을 사이에 두고 상기 제1 층에 제2 지지 기판을 부착하는 공정;
    상기 제1 층이 상기 제2 지지 기판에 잔류하도록 상기 제1 층으로부터 상기 제1 지지 기판을 박리하는 공정;
    제1 보호 기판 위에 스페이서층을 형성하는 공정;
    상기 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제1 보호 기판을 부착하는 공정; 및
    상기 제2 지지 기판으로부터 상기 제1 층을 박리하는 공정을 포함하는, 미소 구조체 제조방법.
  2. 미소 구조체를 제조하는 방법으로서,
    제1 지지 기판 위에 박리층을 형성하는 공정;
    상기 박리층 위에 제1 층을 형성하는 공정;
    상기 박리층의 일부를 노출시키는 공정;
    접착층을 사이에 두고 상기 제1 층에 제2 지지 기판을 부착하는 공정;
    상기 제1 층이 상기 제2 지지 기판에 잔류하도록 상기 제1 층으로부터 상기 제1 지지 기판을 박리하는 공정;
    제1 보호 기판 위에 제1 스페이서층을 형성하는 공정;
    제2 보호 기판 위에 제2 스페이서층을 형성하는 공정;
    상기 제1 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제1 보호 기판을 부착하는 공정;
    상기 제2 지지 기판으로부터 상기 제1 층을 박리하는 공정; 및
    상기 제2 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제2 보호 기판을 부착하는 공정을 포함하는, 미소 구조체 제조방법.
  3. 제 2 항에 있어서, 상기 제2 보호 기판에 제3 층이 형성되는, 미소 구조체 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제1 보호 기판에 제2 층이 형성되는, 미소 구조체 제조방법.
  5. 마이크로머신(micromachine)을 제조하는 방법으로서,
    제1 지지 기판 위에 박리층을 형성하는 공정;
    상기 박리층 위에 제1 층을 형성하는 공정;
    상기 박리층의 일부를 노출시키는 공정;
    접착층을 사이에 두고 상기 제1 층에 제2 지지 기판을 부착하는 공정;
    상기 제1 층이 상기 제2 지지 기판에 잔류하도록 상기 제1 층으로부터 상기 제1 지지 기판을 박리하는 공정;
    제1 보호 기판 위에, 반도체 소자를 포함하는 층을 형성하는 공정;
    상기 반도체 소자를 포함하는 층 위에 스페이서층을 형성하는 공정;
    상기 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제1 보호 기판을 부착하는 공정; 및
    상기 제2 지지 기판으로부터 상기 제1 층을 박리하는 공정을 포함하는, 마이크로머신 제조방법.
  6. 마이크로머신을 제조하는 방법으로서,
    제1 지지 기판 위에 박리층을 형성하는 공정;
    상기 박리층 위에 제1 층을 형성하는 공정;
    상기 박리층의 일부를 노출시키는 공정;
    접착층을 사이에 두고 상기 제1 층에 제2 지지 기판을 부착하는 공정;
    상기 제1 층이 상기 제2 지지 기판에 잔류하도록 상기 제1 층으로부터 상기 제1 지지 기판을 박리하는 공정;
    제1 보호 기판 위에, 반도체 소자를 포함하는 층을 형성하는 공정;
    상기 반도체 소자를 포함하는 층 위에 제1 스페이서층을 형성하는 공정;
    제2 보호 기판 위에 제2 스페이서층을 형성하는 공정;
    상기 제1 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제1 보호 기판을 부착하는 공정;
    상기 제2 지지 기판으로부터 상기 제1 층을 박리하는 공정; 및
    상기 제2 스페이서층을 사이에 두고 서로 마주 보도록 상기 제1 층과 상기 제2 보호 기판을 부착하는 공정을 포함하는, 마이크로머신 제조방법.
  7. 제1 보호 기판 위에 선택적으로 형성된 제1 스페이서층과,
    상기 제1 스페이서층 위에 형성된 제1 층을 포함하고,
    상기 제1 층은, 상기 제1 스페이서층 위에 형성된 고정 부분과, 상기 스페이서가 없는 곳에 형성된 가동(可動) 부분을 포함하고, 상기 고정 부분과 상기 가동 부분은 적어도 일부가 물리적으로 연결되어 있고,
    상기 제1 층의 상기 가동 부분과 상기 제1 보호 기판과의 사이에 공간이 제공되어 있는, 미소 구조체.
  8. 제1 보호 기판 위에 선택적으로 형성된 제1 스페이서층과,
    상기 제1 스페이서층 위에 형성된 제1 층과.
    상기 제1 층 위에 선택적으로 형성된 제2 스페이서층과,
    상기 제2 스페이서층 위에 형성된 제2 보호 기판을 포함하고,
    상기 제1 층은, 상기 제1 스페이서층 위에 형성된 고정 부분과, 상기 제1 스페이서층이 없는 곳에 형성된 가동 부분을 포함하고, 상기 고정 부분과 상기 가동 부분이 적어도 일부가 물리적으로 연결되어 있고,
    상기 제1 층의 상기 가동 부분과 상기 제1 보호 기판과의 사이 및 상기 제1 층의 상기 가동 부분과 상기 제2 보호 기판과의 사이에 공간이 제공되어 있고,
    상기 가동 부분은 상기 제1 보호 기판에 수직인 방향 또는 상기 제1 보호 기판에 평행한 방향으로 변위되는, 미소 구조체.
  9. 제 8 항에 있어서, 상기 제2 보호 기판은 상기 제1 층과 마주보도록 형성된 제3 층을 포함하는, 미소 구조체.
  10. 제 8 항에 있어서, 상기 공간이 공기로 채워져 있는, 미소 구조체.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 제1 보호 기판은 상기 제1 층과 마주보도록 형성된 제2 층을 포함하는, 미소 구조체.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 제1 스페이서층이 유기 재료를 포함하는, 미소 구조체.
  13. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 제1 층이 도전성 재료를 포함하는, 미소 구조체.
  14. 제 7 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 제1 스페이서층이 상기 제1 층의 것과 다른 재료를 포함하는, 미소 구조체.
  15. 제 7 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 가동 부분의 변위에 의해, 기계적 변화가 전기적 변화로 변환되거나 또는 전기적 변화가 기계적 변화로 변환되는, 미소 구조체.
  16. 제1 보호 기판 위에 형성된 전기 회로와;
    상기 전기 회로에 전기적으로 접속된 미소 구조체를 포함하고,
    상기 전기 회로는, 상기 제1 보호 기판 위에 선택적으로 형성된 제1 스페이서층과, 상기 제1 스페이서층 위에 형성된 제1 층을 포함하고,
    상기 제1 층은, 상기 제1 스페이서층 위에 제공된 고정 부분과, 상기 제1 스페이서층이 없는 곳에 제공된 가동 부분을 포함하고, 상기 고정 부분과 상기 가동 부분은 적어도 일부가 물리적으로 연결되어 있고,
    상기 제1 층의 상기 가동 부분과 상기 제1 보호 기판과의 사이에 공간이 제공되어 있고,
    상기 가동 부분은 상기 제1 보호 기판에 수직인 방향으로 변위되는, 마이크로머신.
  17. 제 16 항에 있어서, 상기 공간이 공기로 채워져 있는, 마이크로머신.
  18. 제1 보호 기판 위에 형성된 전기 회로와;
    상기 전기 회로에 전기적으로 접속된 미소 구조체를 포함하고,
    상기 전기 회로는 반도체 소자를 포함하고,
    상기 미소 구조체는, 상기 제1 보호 기판 위에 선택적으로 형성된 제1 스페이서층과, 상기 제1 스페이서층 위에 형성된 제1 층과, 상기 제1 층 위에 선택적으로 형성된 제2 스페이서층과, 상기 제2 스페이서층 위에 형성된 제2 보호 기판을 포함하고,
    상기 제1 층은, 상기 제1 스페이서층 위에 형성된 고정 부분과, 상기 제1 스페이서층이 없는 곳에 형성된 가동 부분을 포함하고, 상기 고정 부분과 상기 가동 부분은 적어도 일부가 물리적으로 연결되어 있고,
    상기 제1 층의 상기 가동 부분과 상기 제1 보호 기판과의 사이 및 상기 제1 층의 상기 가동 부분과 상기 제2 보호 기판과의 사이에 공간이 제공되어 있고,
    상기 가동 부분이 상기 제1 보호 기판에 수직인 방향으로 변위되는, 마이크로머신.
  19. 제 18 항에 있어서, 상기 공간이 공기로 채워져 있는, 마이크로머신.
KR1020087023327A 2006-05-18 2007-05-08 미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법 KR101416512B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00138835 2006-05-18
JP2006138835 2006-05-18
PCT/JP2007/059823 WO2007135878A1 (en) 2006-05-18 2007-05-08 Microstructure, micromachine, and manufacturing method of microstructure and micromachine

Publications (2)

Publication Number Publication Date
KR20090014142A true KR20090014142A (ko) 2009-02-06
KR101416512B1 KR101416512B1 (ko) 2014-07-08

Family

ID=38723190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023327A KR101416512B1 (ko) 2006-05-18 2007-05-08 미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법

Country Status (5)

Country Link
US (3) US8138560B2 (ko)
EP (1) EP2029475B1 (ko)
KR (1) KR101416512B1 (ko)
CN (1) CN101405215B (ko)
WO (1) WO2007135878A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9919472B1 (en) * 2002-05-07 2018-03-20 Microfabrica Inc. Stacking and bonding methods for forming multi-layer, three-dimensional, millimeter scale and microscale structures
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
CN101405215B (zh) * 2006-05-18 2013-01-09 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP5202236B2 (ja) * 2007-11-13 2013-06-05 株式会社半導体エネルギー研究所 微小電気機械スイッチ及びその作製方法
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5210901B2 (ja) * 2008-02-06 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
US8466370B2 (en) * 2008-09-30 2013-06-18 Lockheed Martin Corporation Low index metamaterial
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
FR2942658B1 (fr) * 2009-02-27 2011-12-09 Commissariat Energie Atomique Peau protectrice pour robots
JP5454345B2 (ja) * 2010-05-11 2014-03-26 オムロン株式会社 音響センサ及びその製造方法
US8975106B2 (en) * 2010-07-09 2015-03-10 Chien-Hung Liu Chip package and method for forming the same
JP5877992B2 (ja) 2010-10-25 2016-03-08 株式会社半導体エネルギー研究所 表示装置
US8953120B2 (en) 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
FR2977884B1 (fr) 2011-07-12 2016-01-29 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
FR2977885A1 (fr) * 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue
JP2013211505A (ja) * 2012-03-02 2013-10-10 Fujifilm Corp 半導体装置の製造方法
SG11201405887RA (en) * 2012-03-22 2014-11-27 Dainippon Printing Co Ltd Card and card production method
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
JP5685567B2 (ja) * 2012-09-28 2015-03-18 株式会社東芝 表示装置の製造方法
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US9586291B2 (en) 2012-11-28 2017-03-07 Globalfoundries Inc Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US9926187B2 (en) 2013-01-29 2018-03-27 Nxp Usa, Inc. Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
US8921952B2 (en) * 2013-01-29 2014-12-30 Freescale Semiconductor Inc. Microelectromechanical system devices having crack resistant membrane structures and methods for the fabrication thereof
JP2014186169A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 表示装置の製造方法及び表示装置
TWI576190B (zh) 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
KR102232774B1 (ko) * 2013-12-27 2021-03-26 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
US9621975B2 (en) * 2014-12-03 2017-04-11 Invensense, Inc. Systems and apparatus having top port integrated back cavity micro electro-mechanical system microphones and methods of fabrication of the same
JP2016144261A (ja) * 2015-01-30 2016-08-08 ソニー株式会社 静電アクチュエータおよびスイッチ
CN104657707B (zh) * 2015-01-30 2018-03-20 业成光电（深圳）有限公司 指纹识别装置及其制作方法
CN104764773B (zh) * 2015-04-20 2017-11-03 中国科学院电子学研究所 一种悬臂梁式金属氧化物检测器及制造方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6581849B2 (ja) * 2015-09-01 2019-09-25 アズビル株式会社 微細機械装置
CN107577043B (zh) * 2016-07-04 2021-10-08 爱德华·帕克奇亚恩 用于显示器的mems光调制器
CN108062176B (zh) * 2016-11-09 2021-07-09 东友精细化工有限公司 触摸传感器层叠体及其制造方法
DE102016122525B4 (de) 2016-11-22 2019-09-19 Infineon Technologies Ag Sensorbauelemente eines mikroelektronischen Systems
US11737366B2 (en) 2017-03-01 2023-08-22 Rogers Corporation Layered sensor apparatus and method of making same
CN107706106A (zh) * 2017-09-21 2018-02-16 信利（惠州）智能显示有限公司 Amoled显示面板的制备方法
US11427731B2 (en) 2018-03-23 2022-08-30 Teledyne Micralyne, Inc. Adhesive silicon oxynitride film
DE102018204772B3 (de) 2018-03-28 2019-04-25 Infineon Technologies Ag Chip-Stapelanordnung und Verfahren zum Herstellen derselben
CN110554544B (zh) * 2018-06-01 2023-04-14 山力科技有限公司 微开关电子书写板
CN109336049B (zh) * 2018-10-11 2023-10-24 宁波大学 一种微结构操作方法及操作装置
US11662258B2 (en) * 2019-05-29 2023-05-30 Wiliot, LTD. Force sensor integrated on substrate
US11143690B2 (en) * 2019-10-02 2021-10-12 Nanya Technology Corporation Testing structure and testing method

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095125B2 (ja) * 1996-07-25 2008-06-04 Ｔｄｋ株式会社 メモリー装置
JPH10270718A (ja) 1997-03-26 1998-10-09 Mitsubishi Materials Corp 半導体慣性センサの製造方法
JP3161362B2 (ja) 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
US6811714B1 (en) * 2000-10-06 2004-11-02 Freescale Semiconductor, Inc. Micromachined component and method of manufacture
US7268081B2 (en) * 2000-11-02 2007-09-11 California Institute Of Technology Wafer-level transfer of membranes with gas-phase etching and wet etching methods
JP4061846B2 (ja) 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
US6663820B2 (en) 2001-03-14 2003-12-16 The Procter & Gamble Company Method of manufacturing microneedle structures using soft lithography and photolithography
KR100416266B1 (ko) * 2001-12-18 2004-01-24 삼성전자주식회사 막힌 희생층 지지대를 갖는 멤스 구조물 및 그의 제작방법
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
US7253488B2 (en) 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
JP2003326500A (ja) 2002-05-07 2003-11-18 Masaki Esashi ウエーハプロセス用薄板基板構造とこの薄板基板を用いたｍｅｍｓ素子の製造方法
KR100486716B1 (ko) 2002-10-18 2005-05-03 삼성전자주식회사 2-ｄ 액튜에이터 및 그 제조방법
US20050012197A1 (en) * 2003-07-15 2005-01-20 Smith Mark A. Fluidic MEMS device
US6930368B2 (en) * 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
JP4059203B2 (ja) 2004-01-27 2008-03-12 松下電工株式会社 マイクロリレー
KR100592368B1 (ko) * 2004-07-06 2006-06-22 삼성전자주식회사 반도체 소자의 초박형 모듈 제조 방법
KR100624436B1 (ko) 2004-10-19 2006-09-15 삼성전자주식회사 2축 액츄에이터 및 그 제조방법
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7683429B2 (en) 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
CN101405215B (zh) * 2006-05-18 2013-01-09 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法

Also Published As

Publication number Publication date
US8138560B2 (en) 2012-03-20
US20120171843A1 (en) 2012-07-05
EP2029475B1 (en) 2016-10-12
US8741682B2 (en) 2014-06-03
KR101416512B1 (ko) 2014-07-08
CN101405215A (zh) 2009-04-08
US9130012B2 (en) 2015-09-08
US20080176046A1 (en) 2008-07-24
WO2007135878A1 (en) 2007-11-29
US20140262000A1 (en) 2014-09-18
EP2029475A1 (en) 2009-03-04
CN101405215B (zh) 2013-01-09
EP2029475A4 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
KR20090014142A (ko) 미소 구조체, 마이크로머신, 미소 구조체 및 마이크로머신의 제조방법
JP5347052B2 (ja) Ｉｄタグ
JP4954580B2 (ja) 半導体装置及びその作製方法、並びに半導体装置の測定方法
JP2006024087A (ja) 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
JP4494003B2 (ja) 半導体装置
KR101325518B1 (ko) 반도체 장치 제조 방법
TWI413152B (zh) 半導體裝置製造方法
KR101241066B1 (ko) 반도체 장치 제조 방법
US7767543B2 (en) Method for manufacturing a micro-electro-mechanical device with a folded substrate
KR20180034362A (ko) 반도체 장치의 제조 방법
CN104737246A (zh) 由穿过衬底的通孔提供的电感器
CN1962409B (zh) 微结构以及微机电装置的制造方法
KR20090083362A (ko) 반도체 디바이스 및 이의 제작 방법
JP2007280368A (ja) 半導体装置及び当該半導体装置を具備するｉｄラベル、ｉｄタグ、ｉｄカード
JP2008109123A (ja) 半導体装置の作製方法
JP5095244B2 (ja) マイクロマシン、およびその作製方法
JP2007331095A (ja) 微小構造体、マイクロマシンおよび半導体装置、ならびに微小構造体およびマイクロマシンの作製方法
JP2008270784A (ja) 半導体装置及び半導体装置の作製方法
CN1940977B (zh) 半导体装置
JP4939873B2 (ja) 微小電気機械式装置の作製方法
KR20070039559A (ko) 박막 집적 회로를 제조하는 방법
JP5089037B2 (ja) 半導体装置の作製方法
JP2007013131A (ja) 集積回路装置及びその作製方法
JP2007152554A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6