KR20080090307A - 기판 및 그 제조 방법 - Google Patents

기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080090307A
KR20080090307A KR1020080030590A KR20080030590A KR20080090307A KR 20080090307 A KR20080090307 A KR 20080090307A KR 1020080030590 A KR1020080030590 A KR 1020080030590A KR 20080030590 A KR20080030590 A KR 20080030590A KR 20080090307 A KR20080090307 A KR 20080090307A
Authority
KR
South Korea
Prior art keywords
substrate
layer
hole
electrode
convex portion
Prior art date
Application number
KR1020080030590A
Other languages
English (en)
Inventor
아키노리 시라이시
게이 무라야마
마사히로 스노하라
나오유키 고이즈미
미츠토시 히가시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080090307A publication Critical patent/KR20080090307A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

기판은 발광 소자를 실장하기 위한 베이스 및 이 베이스 상에서 기립되는 벽부에 의해 획정되는 수납부(101C)를 포함한다. 패키지는 수납부(101C)의 주변을 둘러싸도록 형성된 벽부의 상단부가 커버와 접합되어서 발광 소자를 밀봉하도록 구성된다. 밀봉 구조는 베이스의 하면 측의 표면에 형성된 요철부, 이 요철부의 표면에 형성된 밀착층, 이 밀착층에 형성된 급전층, 및 급전층의 표면에 형성된 전극층으로 구성된다. 요철부는 관통 전극의 외주 또는 관통 구멍의 내벽으로부터 반경 방향으로 이격된 위치에 형성된 제 1 오목부와 제 1 오목부로부터 더욱 외측으로 이격된 위치에 형성된 제 2 오목부를 포함한다.
기판, 발광 소자, 베이스, 수납부, 패키지, 요철부

Description

기판 및 그 제조 방법{SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 기판 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 기밀 밀봉되는 패키지를 이용하고 관통 전극을 포함하는 기판 및 그 제조 방법에 관한 것이다.
기판 상에 형성되는, 또는 기판 상에 탑재되는 소자로서는, 다양한 종류의 소자가 이용될 수 있다. 상기 소자의 일부 종류는 그들이 기판 상에 밀봉되는 방식으로 이용되는 것이 바람직한 경우가 있다.
예를 들면, LED(Light Emitting Diode) 등의 광 기능 소자, 또는 마이크로 일렉트로 미캐니컬 시스템(MEMS이라고도 함)을 이용한 소자(이하에서는 MEMS 소자라 함)는 미세하고 정밀한 구성을 가지므로, 기판 상에 이러한 소자가 이용될 때, 구조상 밀봉되는 방식으로 이용되는 것이 바람직하다.
이 타입의 소자로서는, 광 기능 소자 이외에, 예를 들면 압력 센서, 가속도 센서, 자이로 등이 이용될 수 있다. 이 타입의 소자는, 진공 상태, 또는 감압 상태, 또는 불활성 가스로 치환된 분위기에서 이용되는 것이 바람직하고, 외부 공기 및 외부 공기에 포함된 먼지가 없는 밀봉 구조체에 의해서 밀봉된 공간에 수납되는 것이 바람직할 수 있다.
이 타입의 기밀 밀봉된 패키지를 제조하는 방법으로서는, 실리콘 웨이퍼를 함께 놓음으로써, 반도체 소자를 밀봉하는 방법이 제안되고 있다(예를 들면, 일본국 특허 공개 공보 제2005-19966호 참조).
한편, 상술한 기밀 밀봉된 패키지에서, 소자의 전극은 실리콘 기판(이하, 기판이라 함)을 관통하는 관통 전극에 접합되어서, 그들 사이에 전기적인 접속을 제공함으로써, 패키지의 소형화 및 박형화가 이루어질 수 있다.
또한, 관통 전극을 포함하는 패키지에서 기판의 관통 구멍의 내벽에 형성된 절연층과 관통 전극 사이의 밀착성이 저하 또는 열화되면, 외부 공기가 관통 구멍으로부터 기밀 밀봉된 공간에 침입할 수 있는 우려가 있다. 이와 같은 관통 구멍에서의 기밀성의 저하를 방지하는 수단으로서, 예를 들면 관통 구멍에 형성된 관통 전극의 단부 및 관통 전극 주변에 존재하는 기판 표면에 도전층을 형성하여서, 도전층과 기판 표면 사이의 밀착성에 인해서 기밀성을 확보하는 방법이 공지되어 있다(예를 들면, 일본국 특허 공개 공보 제2005-11987호 참조).
그러나, 상술한 방법에서는, 도전층과 기판 표면 사이의 밀착성을 확보하기 위해서, 관통 전극을 그 중심으로 하는 반경 방향으로 도전층의 크기를 크게 할 필요가 있으므로, 패키지 자체가 대형화되었다.
또한, 각 소자의 소형화로, 상호 인접하는 관통 전극 사이의 거리가 협소해져서 도전층의 설치 공간이 제한되고, 따라서 충분한 기밀성을 확보하는 것이 곤란해진다.
본 발명의 예시적인 실시예는 기판 및 이 기판의 제조 방법을 제공한다.
본 발명의 예시적인 실시예는 다음과 같은 수단을 가진다.
구체적으로, 본 발명에 따르면, 관통 전극이 관통 구멍의 적어도 일 부분에 형성되는 기판의 제조 방법은 상기 관통 구멍이 형성되는 또는 형성될 부분의 주변에 위치된 상기 기판의 표면에 오목부와 볼록부 중 적어도 하나를 포함하는 요철부를 형성하는 공정과, 상기 요철부의 표면에 전극층을 형성하는 공정을 포함한다.
상기 요철부는 상기 관통 구멍의 주위를 둘러싸는 방식으로 형성될 수 있다.
상기 요철부는 적어도 복수의 오목부 또는 복수의 볼록부를 포함하고, 상기 복수의 오목부 또는 상기 복수의 볼록부는 상기 관통 구멍의 중심에 대하여 기판의 주변 방향에서의 서로 다른 위치에 형성될 수 있다.
기판의 제조 방법은 상기 요철부의 표면에 밀착성 및 도전성을 가지는 밀착 층을 형성하는 공정을 더 포함할 수 있다.
기판의 제조 방법은 상기 관통 전극을 관통 구멍의 부분에 형성하는 공정을 더 포함하고, 상기 관통 구멍 내의 상기 관통 전극의 단부에는 상기 전극층이 형성될 수 있다.
기판의 제조 방법은 상기 관통 구멍의 내벽에 조화(roughening) 처리를 수행하는 공정을 더 포함할 수 있다.
기판의 제조 방법은 상기 관통 구멍의 내벽 및 상기 요철부의 표면에 밀착성 및 도전성을 가지는 밀착층을 형성하는 공정을 더 포함할 수 있다.
기판의 제조 방법은 상기 기판에 상기 관통 구멍을 형성하는 공정을 더 포함하고, 상기 관통 구멍은 상기 요철부를 형성하기 전에 형성될 수 있다.
기판의 제조 방법은 상기 기판에 상기 관통 구멍을 형성하는 공정을 더 포함하고, 상기 관통 구멍 및 상기 요철부는 동시에 형성될 수 있다.
본 발명에 따르면, 관통 구멍의 단부 주변에 위치된 기판 표면에 적어도 오목부 또는 볼록부를 포함하는 요철부를 형성하고, 요철부의 표면에 전극층을 형성한다. 따라서, 기판 표면과 전극층 사이의 접합 거리를 오목부 또는 볼록부의 형상에 따라서 실질적으로 연장할 수 있으므로, 관통 전극 주변에서의 기밀성을 보다 높일 수 있을 뿐만 아니라, 전극층의 설치 공간이 작아도 적절한 기밀성을 확보할 수 있다. 그러므로, 본 발명은 패키지의 소형화에도 대응할 수 있다.
이하, 첨부된 도면을 참조하여서 본 발명을 실시하기 위한 최선의 형태에 대하여 설명한다.
[실시예 1]
도 1은 본 발명의 실시예 1에 따른 기판을 이용한 패키지(100)의 전형적인 종단면도이다. 도 1을 참조하면, 패키지(100)는 Si 등으로 이루어진 기판(101)과, 광 기능 소자로서의 발광 소자(102)를 포함하는 반도체 장치이다. 발광 소자(102)는 LED 등으로 이루어지며 기판(101) 상에 탑재된다. 발광 소자(102)는 사파이어(Al2O3)로 이루어진 베이스 부재, P층, N층, 전극 등을 포함한다.
한편, 본 실시예에서는, 발광 소자(102)가 기판(101)에 실장되는 구성에 대하여 설명하지만, 발광 소자만이 아닌, 예를 들면 수광 소자 또는 MEMS 소자가 기판에 실장되는 구성의 반도체 장치에도 본 발명을 적용할 수 있는 것은 물론이다.
또한, 발광 소자(102) 상에는 글래스로 이루어진 광 투과성의 평판 형상의 커버(103)가 설치된다.
또한, 기판(101)에는 발광 소자(102)를 실장하기 위한 베이스(101A)와, 베이스(101A) 상에 설치 및 기립되는 벽부(101B)에 의해 획정되는 수납부(101C)가 설치된다. 이 수납부(101C)는 기판(101)의 상면 측이 개방되는 방향으로 형성된다. 그리고, 패키지(100)의 구조에 따르면, 수납부(101C)의 주위를 둘러싸도록 형성된 벽부(101B)의 상단부가 커버(103)와 접합되어서 발광 소자(102)를 밀봉한다. 발광 소자(102)는 기밀 밀봉된 밀폐 공간인 수납부(101C)에 실장된다. 따라서, 수납 부(101C)를 감압시키거나 불활성 가스로 채울 수 있어서, 발광 소자(102)의 성능을 유지할 수 있을 뿐만 아니라 수명을 길게 할 수 있다.
또한, 기판(101)과 커버(103)가 양극 접합(anode bonding)에 의해 함께 접합되면, 예를 들면 수지 등의 유기 재료에 의해서 함께 접합되는 경우와 비교할 때, 발광 소자(102)를 밀봉하기 위한 공간이 청정하게 유지될 수 있어서, 바람직하게 발광 소자(102)의 품질이 양호해진다.
또한, 발광 소자(102)는 Au로 이루어진 범프(106) 상에 설치된다. 상기 범프(106)는 접속층(106A)을 통해서 관통 전극(107)에 전기적으로 접속된다. 관통 전극(107)은 기판(101)의 저면을 관통하도록 형성된다. 관통 전극(107)은 전해 도금법에 따라서 관통 구멍(120) 내의 원통형 공간에 Cu 또는 Ni를 성장시킴으로써 설치된다. 접속층(106A)은, 예를 들면 Au층이 표면이 되는 방식으로 서로의 상측에 포개지는 Ni 층 및 Au 층을 포함한다. 또한, 접속층(106A)은 Ni/Pd/Au 도금층(Au가 그 표면이 됨) 또는 다른 도금층으로 이루어질 수도 있다.
발광 소자(102)가 접속되는 관통 전극(107) 측의 반대측(도 1에서의 하단부측)에는, 예를 들면 Au층이 표면이 되는 방식으로, 서로의 상부에 적층되는 Ni층 및 Au층을 포함하는 접속층(108A)이 형성된다. 접속층(108A)에는 솔더 범프(108)가 형성된다. 즉, 관통 전극(107)의 형성은 발광 소자(102)와, 상기 발광 소자(102)가 밀봉되는 공간의 외부에 존재하는 접속 대상 사이의 접속을 용이하게 할 수 있다. 또한, 솔더 범프(108)와 관통 전극(107)의 사이에도, 예를 들면 Ni/Au 도금층으로 구성된 접속층이 형성될 수 있지만, 도 1에서는 그것을 생략한다.
또한, 기판(101)의 하면에는, 절연층(실리콘 산화막)(110)이 형성된다. 이 절연층(110)은 기판(101)과 관통 전극(107)을 서로 절연시킬 뿐만 아니라 기판(101)과 범프(106)를 서로 절연시킨다.
여기에서, 기판(101)의 베이스(101A)를 관통하는 관통 구멍(120)뿐만 아니라 관통 구멍(120)에 형성된 관통 전극(107)을 밀봉하는 밀봉 구조에 대해서 설명한다. 도 1에서는, 확대해서 나타내는 부분은 관통 전극(107)의 밀봉 구조(130)를 제공한다. 관통 전극(107)과 관통 구멍(120)의 내벽에 형성된 절연층(실리콘 산화막)(110) 사이의 밀착성이 열화되어서 미소한 간극이 생기는 경우에, 밀봉 구조(130)는 이러한 간극을 통해서 수납부(101C)에 외부 공기가 침입하는 것을 방지할 뿐만 아니라, 수납부(101C)에 가압된 불활성 가스가 외부로 누출되는 것을 방지할 수 있다.
밀봉 구조(130)는 베이스(101A)의 하면에 형성된 요철부(140), 이 요철부(140)의 표면에 형성된 밀착층(150), 급전층(160), 및 급전층(160)의 표면에 형성된 전극층(170)을 포함한다.
요철부(140)는 관통 전극(107)의 외주 또는 관통 구멍(120)의 내벽으로부터 반경 방향으로 거리 L1(예를 들면, 10㎛~100㎛)만큼 이간된 위치에 형성된 제 1 오목부(180)와, 제 1 오목부(180)로부터 더욱 소정의 거리 L2(예를 들면, 10㎛~100㎛)만큼 이간된 위치에 형성된 제 2 오목부(190)를 가진다.
또한, 제 1 오목부(180)와 제 2 오목부(190) 사이에는, 볼록부(200)가 형성된다. 볼록부(200)의 반경 방향의 폭 L3(예를 들면, 10㎛~100㎛)은 제 1 오목 부(180) 및 제 2 오목부(190)의 간격(이간 거리)과 동일하다. 여기에서, 본 실시예에서는, 각각의 거리(L1, L2, L3)가 서로 동일하지만, 이 거리를 서로 다르게 할수도 있고, 각각의 부분을 불균일한 간격으로 배치할 수도 있다.
이 방식에서, 관통 전극(107)의 외부로부터 또는 관통 구멍(120)의 내벽으로부터 기판의 반경 방향으로 제 1 오목부(180), 볼록부(200) 및 제 2 오목부(190)가 다른 위치에 형성되므로, 요철부(140)에 대해서 밀착층(150)의 접속 길이(L)는 전극층(170)의 반경(R)에 반경 방향 및 수직 방향의 단차 부분의 길이(H)(제 1 오목부(180) 및 제 2 오목부(190)의 깊이)의 4배를 가산한 길이가 된다(L=R+4H). 따라서, 전극층(170)의 반경(R) 이외에 제 1 오목부(180), 제 2 오목부(190)의 단차부의 수에 의해서 접속 거리가 연장되므로, 베이스(101A)와 전극층(170)의 접속 강도가 증가할 뿐만 아니라, 베이스(101A)의 하면의 기밀성이 현저히 높아진다.
제 1 오목부(180) 및 제 2 오목부(190)의 깊이(H)는 전극층(170)의 반경(R)이나 관통 구멍(120)의 내경에 대응하는 소정의 값(예를 들면, 1㎛~50㎛)으로 설정된다. 제 1 오목부(180) 및 제 2 오목부(190)의 깊이(H)는 서로 동일하게 설정될 수 있거나, 서로 다르게 설정될 수 있다.
한편, 제 1 오목부(180) 및 제 2 오목부(190)의 반경 방향으로의 위치 및 깊이는, 상술한 괄호 안에 나타낸 수치에 한정되는 것이 아니지만, 그들 각각은 관통 전극(107)의 직경(관통 구멍(120)의 내경), 기판(101) 또는 베이스(101A)의 두께 등에 따라서 임의로 선택되는 수치로 설정된다.
여기에서, 상술한 패키지(100)에 이용되는 밀봉 구조(130)를 제조하는 방법 의 일례에 대해서, 도 2a 내지 도 2k를 참조하여, 특히 제조 방법의 단계(제 1 ~ 제 11)를 후술한다. 그러나, 이들 도면에서, 앞서 설명한 부분에는 동일한 참조 부호를 부여하고, 그 설명을 생략한다.
우선, 도 2a에 나타낸 공정에서, 예를 들면 Si 등으로 이루어지는 기판(101)의 상면 측을 에칭하여 패터닝하여서, 발광 소자(102)(도 1 참조)를 설치하기 위한 수납부(101C)를 형성한다. 한편, 본 실시예에서는, 기판(101)의 상면 측을 에칭하여서 발광 소자(102)를 수납하는 수납부(101C)를 형성하는 제조 방법에 대해서 설명하지만, 기판(101)의 두께가 박형인 경우에는, 평판 형상으로 형성된 기판의 표면에 발광 소자(102)의 주위를 둘러싸기 위한 벽을 형성하여서 수납부를 형성하는 제조 방법을 채용할 수도 있다.
이어서, 도 2b에 나타낸 공정에서, 관통 전극(107)을 형성하기 위한 관통 구멍(120)을 에칭에 의해 기판(101)의 베이스(101A)를 수직 방향으로 관통하는 방식으로 형성한다. 본 공정 후에 수행되는 조작을 참조하면, 도 2b에 나타낸 A부분에서 관통 구멍(120)뿐만 아니라 그 주변 부분을 둘러싸도록 밀봉 구조(130)를 형성하는 공정을 후술한다.
이어서, 도 2c에 나타낸 공정에서, 베이스(101A)의 하면측(도 2c에서는, 설명의 편의를 위해 하부 방향을 역으로 함)의 표면(101D)에 드라이 필름 레지스트 등의 레지스트(210)를 형성한다.
이어서, 도 2d에 나타낸 공정에서, 레지스트(210)를 패터닝(노광 및 현상)하여서, 전술한 제 1 오목부(180) 및 제 2 오목부(190)의 형성 위치에 대응하는 부분 을 제거한다. 패터닝 조작에 따라서 레지스트(210)에 형성되는 개구(212, 214) 각각은 제 1 오목부(180) 및 제 2 오목부(190)의 윤곽 형상에 대응한다. 그리고, 관통 구멍(120)으로부터 반경 방향으로 소정의 거리만큼 이간된 위치에서 관통 구멍(120)을 둘러싸는 방식으로 동심원 형상 또는 관통 구멍(120)을 중심으로 하는 사각 형상으로 개구(212, 214)를 형성한다.
이어서, 도 2e에 나타낸 공정에서, 상술한 패터닝 처리를 통해 형성된 레지스트(210)의 개구(212, 214)에 노출되는 베이스(101A)의 표면(101D)에 에칭 처리를 실시하여서, 제 1 오목부(180) 및 제 2 오목부(190)로 구성된 환상(環狀) 홈(상방에서 볼 때 환상임) 또는 사각 프레임 형상의 홈(상방에서 볼 때 사각형임)을 형성한다. 실제로는, 베이스(101A)의 상면 측의 면은 레지스트(210) 등에 의해 마스크로 되는 방식으로, 에칭이 수행되므로, 베이스(101A)의 표면(101D)에서 개구(212, 214)의 패턴닝된 형상(상방에서 볼 때의 형상)에 대응한 형태의 제 1 오목부(180) 및 제 2 오목부(190)가 에칭된다. 따라서, 레지스트(210)의 개구(212, 214)의 각 치수나 간격을 변화시켜서, 제 1 오목부(180) 및 제 2 오목부(190)를 임의의 치수 및 간격으로 형성하는 것이 가능하다.
이어서, 도 2f에 나타낸 공정에서, 박리 용액을 이용하여 레지스트(210)를 부풀게 하고 연화(軟化)시킨 후, 브러싱을 실시하여서, 레지스트(210)를 제거한다. 이 결과로서, 베이스(101A)의 표면(101D)에는, 관통 구멍(120)의 주위를 둘러싸는 방식으로 동심원 형상 또는 사각 프레임 형상의 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)가 각각 형성된다.
이어서, 도 2g에 나타낸 공정에서, 베이스(101A)의 하면(제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)의 표면을 포함), 수납부(101C)의 내벽면 및 관통 구멍(120)의 내벽면을 포함하는 기판(101)의 표면에, 예를 들면 열(thermal) CVD법 등에 따라서 산화막(실리콘 산화막 또는 열 산화막이라고도 함)으로 구성되는 절연층(110)을 형성한다.
이어서, 도 2h에 나타낸 공정에서, 예를 들면 기판(101)의 베이스(101A)의 하면측에 도전성 테이프(220)(도 2h에서, 일점쇄선으로 나타냄)를 부착한다. 그리고, 도전성 테이프(220)를 급전층으로 하여, 전해 도금법 등에 따라 관통 구멍(120)에 Cu층 또는 Ni층을 성장시킨다. 이로 인해서, 관통 구멍(120) 내에는 Cu 또는 Ni가 석출되어서 얻어지는 관통 전극(107)이 형성된다. 그리고, 관통 전극(107)이 형성된 후에는, 도전성 테이프(220)를 베이스(101A)의 하면으로부터 박리하여 제거한다.
이어서, 도 2i에 나타낸 공정에서는, PVD(Physical Vapor Deposition)법 또는 CVD(Chemical Vapor Deposition)법에 따라서, 절연층(110)에 대하여 밀착성이 양호한 밀착 금속(예를 들면, Ti, Ta 또는 Cr)을 제 1 오목부(180), 제 2 오목부(190), 볼록부(200) 및 관통 전극(107)을 포함하는 베이스(101A)의 표면(101D) 전체에 증착시켜서, 표면(101D) 상에 밀착층(150)을 형성한다.
이로써, 밀착층(150)의 표면은 관통 구멍(120)의 내벽(또는, 관통 전극(107)의 외주)으로부터 기판의 주변 가장자리 부분까지의 반경 방향(주변 방향)으로의 길이와, 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)의 수직 방향의 깊이 (또는, 높이)의 합(sum)이 되는 거리를 가진다. 이 방식으로, 밀착층이 제 1 오목부(180), 제 2 오목부(190), 및 볼록부(200)의 표면(반경 방향 및 상하 방향의 벽면을 포함)에 접합되므로, 밀착층과 절연층(110) 사이의 밀착성이 높아지게 되어서, 절연층(110)의 상부에는 밀착층(150)이 견고하게 설치된다.
이어서, 도 2j에 나타낸 공정에서, PVD법 또는 무전해 도금법에 따라서, 예를 들면 Cu로 이루어진 급전층(160)을 밀착층(150)의 표면에 형성한다. 급전층(160)은 밀착성이 높은 밀착층(150)에 접합되는 동시에, 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)의 표면(수직 방향의 벽면을 포함)에도 접합되므로, 평탄면에 접합되는 경우와 비교하면, 그 접합 거리가 대폭 연장되어서, 밀착층(150)과 급전층(160) 사이의 밀착 정도가 높아져서, 급전층(160)은 밀착층(150)에 대해서 견고하게 설치될 수 있다.
이어서, 도 2k에 나타낸 공정에서, 급전층(160)의 표면에 레지스트(230)를 형성하고, 레지스트(230)를 패터닝(노광 및 현상)해서 전술한 전극층(170)의 형성 위치에 대응하는 부분을 제거하여서, 전극 형성용 개구(232)를 형성한다. 전극 형성용 개구(232)는 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)가 노출되는 방식으로 관통 전극(107)의 축을 중심으로 하여서 원형 또는 사각형으로 형성된다.
이어서, 도 2l에 나타낸 공정에서, 급전층(160)의 표면에 세미애디티브법에 따라 급전층(160)으로부터의 급전에 의해 전해 도금을 실시하여서, 급전층(160)의 표면에 Cu 도금층으로 이루어진 전극층(170)을 형성한다. 또한, 전극층(170)은 세미애디티브법 이외에 서브트랙티브법과 같은 다른 방법에 의해서도 형성될 수 있 다.
이와 같이, 전극층(170)은 절연층(110), 밀착층(150) 및 급전층(160)을 통해서 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)의 표면에 접합되므로, 전극층(170)과 베이스(101A) 사이의 밀착성이 높아져서, 전극층(170)은 베이스(101A)의 상부에 견고하게 설치될 수 있다.
이어서, 도 2m에 나타낸 공정에서, 레지스트(230)를 제거하고, 그 후 전극층(170)의 영역에 존재하는 부분을 제외한 영역(전극층(170)의 외측의 영역)의 밀착층(150)과 급전층(160)을 에칭에 의해 제거한다. 이로써, 도 1에 나타내는 밀봉 구조(130)를 완성한다.
이 방법으로, 밀봉 구조(130)는 제 1 오목부(180), 제 2 오목부(190) 및 볼록부(200)의 표면(수직 방향의 벽면을 포함)에 절연층(110), 밀착층(150), 급전층(160) 및 전극층(170)을 설치하도록 구성된다. 따라서, 관통 구멍(120)의 내벽 및 관통 전극(107)의 외주 사이에서 미세한 간극이 발생한 경우에도, 관통 전극(107)의 주위의 기밀성을 높게 할 수 있을 뿐만 아니라, 평탄면 구조와 비교하여 접합 강도를 높게 할 수도 있다.
이하에서는, 상술한 밀봉 구조(130)를 가지는 기판(101)의 수납부(101C)에 발광 소자(102)를 실장하는 절차(단계 1~9)에 대해서 도 3a 내지 도 3i를 참조해서 설명한다. 그러나, 다음의 도면에서, 앞서 설명한 부분에는 동일한 참조 부호를 부여하고, 그 설명을 생략한다.
우선, 도 3a에 나타낸 공정에서, 베이스(101A)의 하면측에는, 복수의 수납 부(101c)의 각각에 설치된 관통 전극(107)의 주변에 기밀성이 확보된 밀봉 구조(130)가 설치된다.
이어서, 도 3b에 나타낸 공정에서, 도금법 등에 따라서, 예를 들면 각각 Ni/Au 등으로 이루어지는 접속층(106A, 108A)을 형성한다. 이 경우에, 접속층(106A)은 각각 대응하는 관통 전극(107)의 상단부측(수납부(101C)측)에 형성된다. 또한, 접속층(108A)은 각각 관통 전극(107)의 반대측(하단측)의 전극층(170) 상에 형성된다.
이어서, 도 3c에 나타낸 공정에서, 각각의 접속층(106A)에는, Au 등으로 이루어진 와이어를 접속층(106A)에 본딩함으로써 범프(106)를 형성한다. 한편, 도 3c 및 그 이후의 도면에서, 접속층(106A)의 도시는 생략한다.
이어서, 도 3d에 나타낸 공정에서, 수납부(101C)의 주의의 벽부(101B)의 상단부측 표면에 형성된 절연층(110)을, 예를 들면 마스크 에칭 방법에 따라서 제거한다. 본 공정에서, 절연층(110)이 제거된 벽부(101B)의 상단부에는, 이 후의 공정에서 글래스로 이루어지는 커버를 접합할 수 있다.
이어서, 도 3e에 나타낸 공정에서, 발광 소자(102)를 각각의 수납부(101C) 내에 설치한다. 이 경우에, 예를 들면 열 압착법 또는 초음파 접합법에 따라서, 발광 소자(102)의 전극과 범프(106)를 함께 전기적으로 접합하여서, 범프(106)를 통해서 발광 소자(102)와 관통 전극(107)이 전기적으로 접속될 수 있다.
이어서, 도 3f에 나타낸 공정에서, 예를 들면 붕규산 글래스 등으로 이루어진 투과성의 평판 형상의 커버(103)와 기판(101)의 벽부(101B)의 상단부 면을, 양 극 접합법 등에 따라 접합하여서, 발광 소자(102)를 기판(101)의 수납부(101C) 내에 밀봉하는 구조가 형성된다. 이 경우에, 양극 접합법에서는, 커버(103)와 기판(101)의 사이에 고전압을 인가하고, 커버(103)와 기판(101)의 온도를 높여서, 커버(103)와 벽부(101B)의 상단부면을 접합한다.
상술한 양극 접합으로 인해서, 기판을 구성하는 Si와 커버를 형성하는 글래스에 포함된 산소가 함께 결합하고, 안정하고 접합력이 양호한 접합이 행해진다. 또한, 수지 재료를 이용하여 얻어진 접합과 다르게, 발광 소자(102)가 밀봉되는 공간을 오염시키는 가스 또는 불순물의 발생 가능성이 거의 없다.
이어서, 도 3g에 나타낸 공정에서, 접속층(108A)에 솔더 범프(108)를 형성한다.
그 후, 도 3h에 나타낸 공정에서, 기판(101)과 커버(103)를 다이싱을 수행하여, 개별 조각화하여서, 상술한 패키지(100)(도 1을 참조)가 완성된다.
[실시예 2]
이하에서, 도 4는 본 발명의 실시예 2에 따른 기판을 이용한 밀봉 구조를 전형적으로 나타낸 종단면도이다. 패키지(100)에 이용되는 밀봉 구조의 실시예 2에 대해서, 도 4에 기초하여 설명한다. 이하의 도면에서, 앞서 설명한 부분에는 동일한 참조 부호를 부여하고, 그 설명을 생략한다.
도 4에 나타낸 바와 같이, 실시예 2에 따른 밀봉 구조(330)는 베이스(101A)의 하측 표면에 형성된 요철부(340), 요철부(340)의 표면에 형성된 밀착층(150), 밀착층(150)에 형성된 급전층(160) 및 급전층(160)의 표면에 형성된 전극층(170)을 포함한다.
요철부(340)는 관통 전극(107)의 외주 또는 관통 구멍(120)의 내벽에 대해서 반경 방향으로 소정의 거리 L1(예를 들면, 10㎛~100㎛)만큼 이간된 위치에 형성된 제 1 볼록부(380)와, 제 1 볼록부(380)로부터 더 외측으로 소정의 거리 L2(예를 들면, 10㎛~100㎛)만큼 이간된 위치에 형성된 제 2 볼록부(390)를 포함한다.
또한, 제 1 볼록부(380)와 제 2 볼록부(390) 사이에는 오목부(400)가 형성된다. 오목부(400)의 반경 방향으로의 폭 L3(예를 들면, 10㎛~100㎛)은 제 1 볼록부(380)와 제 2 볼록부(390) 사이의 간격(이간된 거리)과 동일하다. 한편, 본 실시예에서는, 각각의 거리(L1, L2 및 L3)가 서로 동일하게 설정된다. 그러나, 이들은 서로 다르게 설정될 수 있고, 이로써 볼록부 및 오목부가 불균일한 간격으로 배치될 수 있다.
이 방식으로, 관통 전극(107)의 외주 또는 관통 구멍(120)의 내벽으로부터 반경 방향으로의 다른 위치에 제 1 볼록부(380), 오목부(400) 및 제 2 볼록부(390)가 형성되기 때문에, 요철부(340)에 대한 밀착층(150)의 접합 길이(L)는 전극층(170)의 반경(R)과 반경 및 수직 방향의 단차 부분의 길이(H)(제 1 볼록부(380) 및 제 2 볼록부(390)의 높이)의 4배의 합으로서 얻어진 값이 된다(L=R+4H). 따라서, 전극층(170)의 반경(R) 이외에 제 1 볼록부(380), 제 2 볼록부(390)의 단차의 수만큼 접합 거리가 연장된다. 이것은 베이스(101A)와 전극층(170) 사이의 접합 강도를 높일뿐만 아니라, 베이스(101A)의 하측 표면에서의 기밀성도 현저히 높인다.
제 1 볼록부(380) 및 제 2 볼록부(390)의 높이(H)는 전극층(170)의 반경(R) 또는 관통 구멍(120)의 내경에 대응하는 소정의 값(예를 들면, 1㎛~10㎛)으로 각각 설정된다. 제 1 볼록부(380) 및 제 2 볼록부(390)의 높이(H)는 서로 동일하게 설정되거나, 각각 서로 다르게 설정될 수 있다.
한편, 제 1 볼록부(380) 및 제 2 볼록부(390)의 반경 방향으로의 위치뿐만 아니라 그 높이 역시 상술한 괄호 내에 기재된 수치에 제한되지 않고, 관통 전극(107)의 직경(관통 구멍(120)의 내경), 기판(101) 또는 베이스(101A)의 두께 등에 따라서 임의로 선택되는 수치로 설정된다.
이어서, 상기 밀봉 구조(330)를 제조하는 제조 방법에 대해서, 도 5a ~ 도 5i에 기초해서, 공정(제 1 ~ 제 9)을 설명한다. 도 5a ~ 도 5i에 나타낸 각 공정은, 전술한 도 2c ~ 도 2k에 나타낸 공정의 다른 실시예에 대응한다. 이하의 도면 중, 앞서 설명한 부분에는 동일한 참조 부호를 부여하고, 그 설명을 생략하는 경우도 있다.
우선, 도 5a에 나타낸 공정에서, 베이스(101A)의 하면측(도 5a에서, 설명의 편의를 위해, 하부 방향을 역으로 나타냄)의 표면(101D)에 드라이 필름 레지스트 등으로 이루어지는 레지스트(210)를 형성한다.
이어서, 도 5b에 나타낸 공정에서, 패터닝(노광 및 현상)하여서, 레지스트(210)를 상술한 제 1 볼록부(380) 및 제 2 볼록부(390)의 형성 위치에 대응하는 부분 이외의 표면(101D)의 부분으로부터 제거하여서, 제 1 볼록부(380) 및 제 2 볼록부(390)의 형성 위치에 대응하는 부분에만 레지스트(210)를 남긴다. 베이 스(101A)의 표면(101D)에 남은 레지스트(210)의 패턴은 제 1 볼록부(380) 및 제 2 볼록부(390)의 윤곽 형상에 대응한다. 그리고, 이들 패턴은 각각 관통 구멍(120)으로부터 반경 방향으로 소정의 거리만큼 이간된 위치에 형성하는 동시에, 관통 구멍(120)을 둘러싸는 방식으로 동심원 형상 또는 관통 구멍(120)을 그 중심으로 하는 사각 프레임 형상으로 형성된다.
이어서, 도 5c에 나타낸 공정에서, 패터닝된 레지스트(210) 사이에 각각 형성된 개구(216, 217 및 218) 내에 노출된 베이스(101A)의 표면(101D)에 에칭 처리를 실시한다. 이로 인해서, 레지스트(210)가 형성되지 않는 부분의 표면(101D)의 부분 제거된다. 이 결과로, 제 1 볼록부(380) 및 제 2 볼록부(390)로 이루어지는 환상 볼록부(상방으로부터 볼 때, 환상) 또는 사각 프레임 형상 볼록부(상방에서 볼 때 사각형), 및 오목부(400)가 형성된다.
실제에는, 베이스(101A)의 상면 측의 면은 레지스트(210) 등에 의해서 마스크로 된 상태에서, 에칭이 행해진다. 이로써, 에칭 처리에서, 레지스트(210)의 개구(216, 217 및 218)의 패턴 형상(상방에서 볼 때의 형상)에 대응하는 관통 구멍(120)의 주위 및 그 주위 외측에 위치한 오목부(400)가 에칭된다. 따라서, 레지스트(210)의 개구(216, 217 및 218)의 각 치수 및 그 이격 거리를 변화시킴으로써, 제 1 볼록부(380) 및 제 2 볼록부(390)를 임의의 치수 및 임의의 간격으로 형성할 수 있다.
이어서, 도 5d에 나타낸 공정에서, 박리 용액을 이용해서 레지스트(210)를 팽윤(澎潤) 및 연화시켜, 브러싱에 의해서 레지스트(210)를 제거한다. 이 결과로 서, 베이스(101A)의 표면(101D)에는 관통 구멍(120)의 주변을 둘러싸는 방식으로 각각 동심원 형상 또는 사각 프레임 형상의 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)가 형성되도록 구성된 기판(101)이 얻어진다.
이어서, 도 5e에 나타낸 공정에서, 베이스(101A)의 하면(제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)의 표면을 포함)뿐만 아니라, 수납부(101C)의 내벽면이나 관통 구멍(120)의 내벽면을 포함하는 기판(101)의 표면에는, 예를 들면 열(熱) CVD법 등에 따른, 산화막(실리콘 산화막 또는 열 산화막이라 부르기도 함)으로 이루어진 절연층(110)이 형성된다.
이어서, 도 5f에 나타낸 공정에서, 예를 들면 기판(101)의 베이스(101A)의 하면측에 도전성 테이프(220)(도 5f에서, 일점쇄선으로 나타냄)를 부착한다. 그리고, 도전성 테이프(220)를 급전층으로 하여서, 전해 도금법에 따라서 관통 구멍(120)에 Cu층 또는 Ni층을 성장시킨다. 이 결과로, 관통 구멍(120)에는, Cu 또는 Ni의 석출을 통해서 얻어지는 관통 전극(107)이 형성된다. 그리고, 관통 구멍(120)에 관통 전극(107)의 형성 후에는, 도전성 테이프(220)를 베이스(101A)의 하면으로부터 박리하여 제거한다.
이어서, 도 5g에 나타낸 공정에서, PVD(Physical Vapor Deposition)법 또는 CVD(Chemical Vapor Deposition)법에 따라서, 절연층(110)에 대해서 양호한 밀착성의 밀착 금속(예를 들면, Ti, Ta, Cr 등)을 제 1 볼록부(380), 제 2 볼록부(390), 오목부(400) 및 관통 전극(107)을 포함하는 베이스(101A)의 표면 전체에 증착시켜서, 밀착층(150)을 형성한다.
이로써, 밀착층(150)의 표면은 관통 구멍(120)의 내벽(또는, 관통 전극(107)의 외주)으로부터 주변 가장자리까지의 반경 방향(주변 방향)의 길이와, 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)의 수직 방향의 깊이(또는 높이)를 합한 거리에 대응하는 거리를 가진다. 즉, 이 방식으로 밀착층(150)은 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)의 표면(반경 방향 및 수직 방향의 벽면을 포함함)에 접합되므로, 밀착층(150)과 절연층(110) 사이의 기밀성이 높아져서, 밀착층(150)은 절연층(110)에 견고하게 형성될 수 있다.
이어서, 도 5h에 나타낸 공정에서, PVD법 또는 무전해 도금법에 따라서, 밀착층(150)의 표면에는 Cu 등으로 이루어지는 급전층(160)을 형성한다. 급전층(160)은 밀착성이 높은 밀착층(150)뿐만 아니라, 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)에 접합되므로, 급전층(160)의 접합 거리는 평탄면과 접합되는 경우와 비교하면, 대폭 연장된다. 이로 인해서, 밀착층(150)과 급전층(160) 사이의 기밀성이 높아짐으로써, 급전층(160)은 밀착층(150)에 견고하게 형성될 수 있다.
이어서, 도 5i에 나타낸 공정에서, 급전층(160)의 표면에 도금 레지스트(230)를 형성한 후, 도금 레지스트(230)를 패터닝(노광 및 현상)하여 전술한 전극층(170)의 형성 부분에 대응하는 도금 레지스트(230)를 제거하여서, 전극층 형성용 개구(232)를 형성한다. 전극층 형성용 개구(232)는, 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)가 노출되도록, 관통 전극(107)의 축을 중심으로 하여 원형 또는 사각형으로 형성된다.
이어서, 도 5j에 나타낸 공정에서, 세미애디티브법에 따라서, 급전층(160)으로부터의 급전을 이용한 전해 도금을 실시하여서, 급전층(160)의 표면에 Cu 도금층으로 이루어지는 전극층(170)을 형성한다. 대안으로, 전극층(170)은 세미애디티브법 이외에 서브트랙티브법 등의 다른 방법에 따라서 형성될 수도 있다. 이 방식으로, 전극층(170)은 밀착층(150) 및 급전층(160)을 통해서, 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)의 표면에 접합되므로, 평탄면에 접합되는 경우와 비교 하면, 그 접합 거리가 대폭 연장된다. 이로 인해서, 전극층(170)과 급전층(160) 사이의 기밀성이 높아지고, 이로써 전극층(170)은 급전층(160)에 대해서 견고하게 형성될 수 있다.
이어서, 도 5k에 나타낸 공정에서, 레지스트(230)를 제거하고, 이어서 전극층(170)의 하방 부분을 제외한 다른 부분(전극층(170)의 외측 부분)에 존재하는 밀착층(150)과 급전층(160)을 에칭에 의해서 제거한다. 이로써, 도 4에 나타낸 밀봉 구조(330)가 완성된다.
상술한 바와 같이, 밀봉 구조(330)에서 제 1 볼록부(380), 제 2 볼록부(390) 및 오목부(400)의 표면(수직 방향의 벽면을 포함)에서 서로의 상부에 절연층(110), 밀착층(150), 급전층(160) 및 전극층(170)을 형성한다. 따라서, 관통 전극(107)의 내벽과 관통 전극(107) 외주 사이에 미소한 간극이 발생할지라도, 평탄면이 이용되는 경우와 비교하면, 관통 전극(107)의 주위의 기밀성을 높게 할 수 있을 뿐만 아니라, 접합 강도를 더욱 높게 할 수 있다.
[실시예 3]
도 6은 본 발명의 실시예 3에 따른 기판에 이용된 전형적인 밀봉 구조를 나타내는 종단면도이다. 이하에서는 패키지(100)에 이용된 밀봉 구조의 실시예 3에 대해서, 도 6을 참조하여 설명한다. 후술되는 도면에서, 앞서 설명한 부분과 동일한 부분에는 동일한 부호를 부여하고, 일부 경우에는 그 설명을 생략한다.
도 6에 나타낸 바와 같이, 본 발명의 실시예 3에 따른 밀봉 구조(430)에서 관통 구멍(120)에 형성된 개구의 내벽에는 미소한 요철부로 구성되는 조면(粗面)(440)이 형성된다. 이 조면(440)을 형성하기 위해서, 전술한 실시예 1에 따른 도 2b에 나타낸 공정에서, 기판(101)의 베이스(101A)를 에칭하여서 베이스(101A)를 그 수직 방향으로 관통하는 관통 구멍(120)을 형성한 후에, 관통 구멍(120)의 내벽 전체 표면 또는 관통 구멍(120)의 내벽의 일부(개구 단부측)를 하프 에칭, 즉 베이스(101A)에 조화 처리를 실시한다.
그 후, 전술한 실시예 1에 따른 도 2g, 도 2i, 도 2j 및 도 2l에 나타낸 공정을 통해서, 베이스(101A)의 전체 표면 및 관통 구멍(120)의 내벽(조면(440)을 포함)에 절연층(110), 밀착층(150) 및 급전층(160)을 각각 형성하고, 레지스트(230)의 전극층 형성용 개구(232)에 전극층(170)을 형성한다. 또한, 도 2h에 나타낸 공정에 따라서 관통 전극(107)을 형성할 때, 전해 도금 시간을 단축함으로써, 관통 구멍(120)의 개구의 일 단부 측의 내벽이 노출되도록 관통 전극(107)의 일 단부가 관통 구멍(120)의 개구 단부보다 낮게 되는 방식으로 관통 전극(107)을 형성한다.
또한, 바람직하게는 밀착층(150)이 조면(440)의 표면에 균일한 막 두께로 형성될 수 있다. 이 밀착층(150)은, 예를 들면 분자 레벨에서의 균일한 박막 형성이 가능한 ALD(Atomic Layer Deposition)에 따라 형성될 수 있다. 그리고, 바람직하게는, 미소한 요철부를 포함하는 밀착층(150)의 표면에 균일한 막 두께를 가지는 급전층(160)이 형성될 수 있다.
또한, 세미애디티브법에 따라 급전층(160)으로부터의 급전에 의한 전해 도금 처리를 실시하여서, 급전층(160)의 표면에 Cu도금층으로 이루어진 전극층(170)을 형성한다. 대안으로서, 전극층(170)은 세미애디티브법 이외에 서브트랙티브법 등 의 다른 방법에 따라 형성될 수도 있다.
따라서, 앞서서의 실시예 1 및 2와 동일하게, 전극층(170)은 실시예 1에 따른 제 1 오목부(180) 및 제 2 오목부(190)(또는, 실시예 2에 따른 제 1 볼록부(380) 및 제 2 볼록부(390))의 표면에 형성될 뿐만 아니라, 관통 구멍(120)의 개구의 일 단부 측의 내벽에 형성되는 동시에 미소한 요철을 포함하는 조면(440)의 표면에 밀착층(150), 급전층(160)을 통해서 접합된다. 따라서, 전극층(170)과 급전층(160) 사이의 기밀성이 높아져서, 전극층(170)이 급전층(160)에 견고하게 형성될 수 있다.
또한, 실시예 3에 따르면, 관통 구멍(120)의 내벽에 조면(440)뿐만 아니라, 실시예 1에 따른 제 1 오목부(180) 및 제 2 오목부(190) 또는 실시예 2에 따른 제 1 볼록부(380) 및 제 2 볼록부(390)를 조합시킨다. 이로 인해서, 상술한 실시예 1 및 2 보다 밀착층(150), 급전층(160) 및 전극층(170) 사이의 기밀성이 더욱 높아져서, 전극층(170)은 베이스(101A) 상에 견고하게 형성될 수 있다.
지금까지 기술된 각각의 실시예에서는, 기판(101)의 수납부(101C)에 발광 소 자(102)가 실장된 예에 대하여 설명하였다. 그러나, 이것에 제한되지 않고, 발광 소자(102) 이외의 다른 소자(MEMS 소자 등)가 실장되는 기판 밀봉 구조에도 본 발명이 적용될 수 있는 것은 물론이다.
또한, 상기 각 실시예에서는, 기판(101)의 하면측에만 제 1 오목부(180) 및 제 2 오목부(190) 또는 제 1 볼록부(380) 및 제 2 볼록부(390)를 형성하는 구성에 대해서 설명하였다. 그러나, 이것에 제한되지 않고, 기판(101)의 상면측 및 하면측(관통 전극(107)의 양측)에 제 1 오목부(180) 및 제 2 오목부(190) 또는 제 1 볼록부(380) 및 제 2 볼록부(390)를 설치할 수 있는 것은 물론이다. 그리고, 택일적으로, 실시예 3에 따른 조면(440)을 관통 전극(107)의 양측의 개구 내벽에 형성할 수도 있고, 전극층(170)을 절연층(110), 밀착층(150) 및 급전층(160)을 통해서 조면(400)에 형성할 수도 있다.
또한, 상술한 각 실시예에서는, 발광 소자(102)가 실장되는 기판(101)에 관통 전극(107)을 설치하는 구성을 일례로 설명하였다. 그러나, 본 발명은 이것에 제한되지 않고, 예를 들면 집적 회로가 포함되는 실리콘 기판에 관통 전극(107)을 설치하는 동시에, 실시예 1에 따른 밀봉 구조(130), 또는 실시예 2에 따른 밀봉 구조(330), 또는 관통 구멍(120)의 개구 내벽에 조면(440)을 형성하고, 조면(440)에 절연층(110), 밀착층(150) 및 급전층(160)을 통해서 전극층(170)을 적층하는 구성도 채용할 수 있다.
본 발명을 제한된 수의 실시예에 대하여 설명하였지만, 본 발명에서 혜택을 받는 당업자라면 상술된 본 발명의 범주에서 벗어나지 않는 다른 실시예를 고안할 수 있다는 것은 자명하다. 따라서, 본 발명의 범주는 첨부된 청구항에만 한정되는 것이다.
도 1은 본 발명의 실시예 1에 따른 기판을 이용한 패키지(100)의 전형적인 종단면도.
도 2a는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 1)의 설명도.
도 2b는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 2)의 설명도.
도 2c는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 3)의 설명도.
도 2d는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 4)의 설명도.
도 2e는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 5)의 설명도.
도 2f는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 6)의 설명도.
도 2g는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 7)의 설명도.
도 2h는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 8)의 설명도.
도 2i는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 9)의 설명 도.
도 2j는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 10)의 설명도.
도 2k는 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 11)의 설명도.
도 2l은 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 12)의 설명도.
도 2m은 실시예 1에 따른 기판의 제조 방법의 공정 중 하나(공정 13)의 설명도.
도 3a는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 1)의 설명도.
도 3b는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 2)의 설명도.
도 3c는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 3)의 설명도.
도 3d는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 4)의 설명도.
도 3e는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 5)의 설명도.
도 3f는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 6)의 설명도.
도 3g는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 7)의 설명도.
도 3h는 실시예 1에 따른 기판에 발광 소자를 실장하는 제조 방법의 공정 중 하나(공정 8)의 설명도.
도 4는 실시예 2에 따른 기판에 이용된 밀봉 구조의 전형적인 종단면도.
도 5a는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 1)의 설명도.
도 5b는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 2)의 설명도.
도 5c는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 3)의 설명도.
도 5d는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 4)의 설명도.
도 5e는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 5)의 설명도.
도 5f는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 6)의 설명도.
도 5g는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 7)의 설명도.
도 5h는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 8)의 설명도.
도 5i는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 9)의 설명도.
도 5j는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 10)의 설명도.
도 5k는 실시예 2에 따른 기판의 제조 방법 중 하나(공정 11)의 설명도.
도 6은 실시예 3에 따른 기판에 이용된 밀봉 구조의 전형적인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 패키지 101 : 기판
101A : 베이스 101B : 벽부
101C : 수납부 102 : 발광 소자
103 : 커버 107 : 관통 전극
108 : 솔더 범프 110 : 절연층
120 : 관통 구멍 120, 330, 430 : 밀봉 구조
140 : 요철부 150 : 밀착층
160 : 급전층 170 : 전극층
180 : 제 1 오목부 190 : 제 2 오목부
200 : 볼록부 380 : 제 1 볼록부
390 : 제 2 볼록부 400 : 오목부
440 : 조면

Claims (15)

  1. 관통 전극이 관통 구멍의 적어도 일 부분에 형성되는 기판의 제조 방법에 있어서,
    상기 관통 구멍이 형성되는 또는 형성될 부분의 주변에 위치된 상기 기판의 표면에 오목부 또는 볼록부 중 적어도 하나를 포함하는 요철부를 형성하는 공정과,
    상기 요철부의 표면에 전극층을 형성하는 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 요철부는 상기 관통 구멍의 주위를 둘러싸는 방식으로 형성되는 것을 특징으로 하는 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 요철부는 적어도 복수의 오목부 또는 복수의 볼록부를 포함하고, 상기 복수의 오목부 또는 상기 복수의 볼록부는 상기 관통 구멍의 중심에 대하여 기판의 주변 방향에서 서로 다른 위치에 형성되는 것을 특징으로 하는 기판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 요철부의 표면에 밀착성 및 도전성을 가지는 밀착층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 관통 전극을 상기 관통 구멍 부분에 형성하는 공정을 더 포함하고,
    상기 관통 구멍 내의 상기 관통 전극의 단부에는 상기 전극층이 형성되는 것을 특징으로 하는 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 관통 구멍의 내벽에 조화(roughening) 처리를 수행하는 공정을 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 관통 구멍의 내벽 및 상기 요철부의 표면에 밀착성 및 도전성을 가지는 밀착층을 형성하는 공정을 더 포함하는 것을 특징으로 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 기판에 상기 관통 구멍을 형성하는 공정을 포함하고,
    상기 관통 구멍은 상기 요철부를 형성하기 전에 형성되는 것을 특징으로 하는 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판에 상기 관통 구멍을 형성하는 공정을 포함하고,
    상기 관통 구멍과 상기 요철부는 동시에 형성되는 것을 특징으로 하는 기판의 제조 방법.
  10. 기판으로서,
    상기 기판에 형성된 관통 구멍의 적어도 일 부분에 형성된 관통 전극과,
    상기 관통 전극의 주변의 기판의 표면에 형성되고, 오목부 또는 볼록부 중 적어도 하나를 포함하는 요철부와,
    상기 요철부의 표면에 형성된 전극층을 포함하는 것을 특징으로 하는 기판.
  11. 제 10 항에 있어서,
    상기 요철부는 상기 관통 전극의 주위를 둘러싸는 방식으로 형성되는 것을 특징으로 하는 기판.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 요철부는 적어도 복수의 오목부 또는 복수의 볼록부를 포함하고, 상기 복수의 오목부 또는 상기 복수의 볼록부가 상기 관통 전극의 중심에 대하여 기판의 주변 방향에서의 서로 다른 위치에 형성되는 것을 특징으로 하는 기판.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 요철부의 표면에 형성되고, 밀착성 및 도전성을 가지는 밀착층을 더 포함하는 것을 특징으로 하는 기판.
  14. 제 10 항 또는 제 11 항에 있어서,
    상기 관통 구멍의 내벽의 적어도 일 부분은 미소한 요철부를 가지는 조면(粗面)인 것을 특징으로 하는 기판.
  15. 제 14 항에 있어서,
    상기 관통 구멍의 내벽 및 상기 요철부의 표면에 형성되고, 밀착성 및 도전성을 가지는 밀착층을 더 포함하는 것을 특징으로 하는 기판.
KR1020080030590A 2007-04-03 2008-04-02 기판 및 그 제조 방법 KR20080090307A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007097614A JP5154819B2 (ja) 2007-04-03 2007-04-03 基板及びその製造方法
JPJP-P-2007-00097614 2007-04-03

Publications (1)

Publication Number Publication Date
KR20080090307A true KR20080090307A (ko) 2008-10-08

Family

ID=39430083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030590A KR20080090307A (ko) 2007-04-03 2008-04-02 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8481863B2 (ko)
EP (1) EP1978558B1 (ko)
JP (1) JP5154819B2 (ko)
KR (1) KR20080090307A (ko)
TW (1) TW200847366A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法
KR101091304B1 (ko) 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101637581B1 (ko) * 2010-03-09 2016-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
CN102244178A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管的封装结构
CN102270725A (zh) * 2010-06-01 2011-12-07 展晶科技(深圳)有限公司 发光二极管封装结构
CN102315354B (zh) * 2010-06-29 2013-11-06 展晶科技(深圳)有限公司 发光二极管的封装结构
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
JP6185415B2 (ja) 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
KR20170011366A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 반도체 칩 및 이를 가지는 반도체 패키지
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
CN110400860A (zh) * 2019-07-23 2019-11-01 华引芯（武汉）科技有限公司 一种uv led全无机密封结构及其制备方法
JP7469348B2 (ja) * 2022-03-16 2024-04-16 アオイ電子株式会社 配線基板および配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
JPH02324A (ja) * 1987-12-18 1990-01-05 Mitsui Mining & Smelting Co Ltd 導電膜回路およびその製造方法
JP3317193B2 (ja) * 1997-06-30 2002-08-26 株式会社村田製作所 電子部品のパッケージ構造及びその製造方法
JP4480207B2 (ja) * 1999-01-04 2010-06-16 イビデン株式会社 樹脂パッケージ基板
WO2001013686A1 (fr) * 1999-08-12 2001-02-22 Ibiden Co., Ltd. Carte de circuits imprimes multicouches, composition d'epargne de soudage, procede de fabrication de ladite carte imprimee et dispositif semi-conducteur
JP2002118338A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2004228392A (ja) 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP2004327910A (ja) 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007067216A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP4782526B2 (ja) 2005-09-30 2011-09-28 Ｊｕｋｉ株式会社 ミシン
US7354799B2 (en) * 2005-11-08 2008-04-08 Intel Corporation Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring

Also Published As

Publication number Publication date
TW200847366A (en) 2008-12-01
JP2008258322A (ja) 2008-10-23
JP5154819B2 (ja) 2013-02-27
US20080251287A1 (en) 2008-10-16
EP1978558A1 (en) 2008-10-08
EP1978558B1 (en) 2017-09-13
US8481863B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
KR20080090307A (ko) 기판 및 그 제조 방법
KR101591991B1 (ko) 발광소자 패키지 및 그 제조 방법
CN102884645B (zh) 发光装置的制造方法以及发光装置
JP4420538B2 (ja) ウェーハパッケージの製造方法
US9595453B2 (en) Chip package method and package assembly
US7834438B2 (en) Sealed structure and method of fabricating sealed structure and semiconductor device and method of fabricating semiconductor device
US20090242923A1 (en) Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
US7829993B2 (en) Semiconductor apparatus
JP2011131309A (ja) 半導体パッケージの製造方法
JP2007027279A (ja) 半導体装置および半導体装置の製造方法
JP2007194591A (ja) ウェハレベルパッケージングキャップ及びその製造方法
TW201719926A (zh) 光電配置及用於產生光電配置之方法
JP5179046B2 (ja) 電子部品および電子部品の製造方法
JP2009238957A (ja) 基板へのビアの形成方法
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
JP2007067211A (ja) 半導体装置及びその製造方法
US20120104445A1 (en) Chip package and method for forming the same
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
JP2014192435A (ja) 電子装置及びその製造方法、並びに発振器
JP5620698B2 (ja) 半導体構成体及び半導体構成体の製造方法
JP2010239180A (ja) 圧電デバイスの製造方法
JP2010287648A (ja) 半導体装置の製造方法
JP2009521111A (ja) トレンチ絶縁コンタクト端子を有する薄膜画像センサ
CN114447194B (zh) 发光封装体及其制造方法
TWI809832B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid