TW201719926A - 光電配置及用於產生光電配置之方法 - Google Patents

光電配置及用於產生光電配置之方法 Download PDF

Info

Publication number
TW201719926A
TW201719926A TW105122184A TW105122184A TW201719926A TW 201719926 A TW201719926 A TW 201719926A TW 105122184 A TW105122184 A TW 105122184A TW 105122184 A TW105122184 A TW 105122184A TW 201719926 A TW201719926 A TW 201719926A
Authority
TW
Taiwan
Prior art keywords
pixel
contact
configuration
pixels
semiconductor region
Prior art date
Application number
TW105122184A
Other languages
English (en)
Other versions
TWI623113B (zh
Inventor
克里斯帝恩 萊瑞爾
柯賓恩 佩利馬爾
Original Assignee
歐司朗光電半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐司朗光電半導體公司 filed Critical 歐司朗光電半導體公司
Publication of TW201719926A publication Critical patent/TW201719926A/zh
Application granted granted Critical
Publication of TWI623113B publication Critical patent/TWI623113B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Devices (AREA)

Abstract

本發明詳述一種光電配置，包括- 模仁本體(2)，具有底部表面(2b)；- 第一像素群組(41)，複數個像素(1)為指定至該第一像素群組(41)，每一個像素(1)具有第一半導體區域(11)、第二半導體區域(12)及主動區域(10)；- 複數個分離結構(3)，配置在該像素(1)之間；以及- 至少一個第一接觸結構(51、52、53)，具有第一接觸平面(51)及第一接觸位置(52)，該第一接觸位置(52)在該底部表面(2b)處是自由可接近的，其中- 該第一像素群組(41)之該像素(1)在該頂部表面(2a)處是彼此並排地配置；- 該第一像素群組(41)之鄰接像素(1)之該第一半導體區域(11)及/或該第二半導體區域(12)藉由該分離結構(3)而彼此電性絕緣；- 第一接觸結構(51、52、53)是以一對一的方式指定至該第一像素群組(41)；以及- 該第一像素群組(41)之該像素(1)之該第一半導體區域(11)為藉由該第一接觸平面(51)而彼此電性傳導連接及藉由該第一接觸位置(52)而電性可接觸的。

Description

光電配置及用於產生光電配置之方法
本發明欲達到之其中一個目的在於具體說明可以以簡化方式產生的一種光電配置。本發明欲達到之更進一步的目的在於具體說明用於產生光電配置之一種簡化方法。
先前技術的光電配置需要線路連接，而且需要額外的支撐原件來確保配置的機械穩定性。
本發明具體說明一種光電配置。該光電配置能夠提供用於發射及/或用於吸收電磁輻射。該光電配置可以是發光二極體配置(舉例而言，例如顯示器)及/或光電二極體配置。
依據至少其中一項實施例，該光電配置包括具有頂部表面及背向該頂部表面之底部表面之模仁本體(molded body)。該模仁本體是實施作為該光電配置之載板。該模仁本體可以使用塑膠材料及/或(尤其是合成的)樹脂形成或由其中一種該材料所組成。尤其，該模仁本體 並非該光電配置之成長基板。該模仁本體可以以電性絕緣方式而實施。再者，該模仁本體可以以一體成形的方式而實施，也就是說以連續的方式。例如，該模仁本體為灌注組件(potting component)。再者，該模仁本體可以以層狀方式而實施，例如作為共形包覆(conformally overmoulding)層，較佳為電性絕緣層。
該模仁本體具有主要延伸平面，其中該主要延伸平面朝側向方向延伸。該模仁本體之該上表面及下表面分別地形成該模仁本體之主要表面。垂直於該主要延伸表面，朝垂直方向，該模仁本體具有厚度。相較於該模仁本體朝該側向方向之最大延伸度而言，該模仁本體之厚度是小的。例如，該模仁本體之該厚度係至少80微米及至多120微米。或者，該模仁本體之厚度可能在至少1微米及至多10微米，較佳為至多8微米。
依據至少一個實施例，該光電配置包括第一像素群組。複數個像素為指定至該第一像素群組。易言之，該第一像素群組包括複數個像素。該第一個像素群組之每一個該像素具有第一半導體區域、第二半導體區域及主動區域。該主動區域在該配置之操作期間發出及/或吸收該電磁輻射。該第一半導體區域、該第二半導體區域及該主動區域在每一個情況下可以形成具有(複合)半導體材料或由該(複合)半導體材料所組成。例如，該第一半導體區域、該第二半導體區域及該主動區域在每一個情況下是以氮化鎵(GaN)為基礎。該像素可以是該配置之個別區 段。在每一個情況下，該像素朝該側向方向可以具有至少30微米及至多300微米之最大延伸程度，較佳為至多100微米及尤其較佳為至多50微米。
在此及以下，“像素群組”可以是依據共同屬性而分組之一組像素。該共同屬性例如是像素群組之該像素之該第一半導體區域及/或該第二半導體區域之共同的電性接觸。像素群組之該像素之該第一半導體區域及/或該第二半導體區域接著可以在共同的電位勢上。或者或此外，該共同屬性可以由像素群組之該像素之共同的空間配置所提供，諸如，例如，以矩陣之共同的列或共同的行而配置。
依據至少一個實施例，該光電配置包括複數個分離結構。該分離結構是配置在該像素之間。該分離結構可以負責空間上分離至少部分該像素。再者，該像素可以藉由該分離結構而彼此光學解耦(optically decoupled)。
依據至少一個實施例，該光電配置包括至少一個第一接觸結構。該至少一個第一接觸結構包括第一接觸平面及第一接觸位置。該第一接觸位置在該底部表面處可自由接近。尤其，該第一接觸位置在該底部表面處是外部電性可接觸的。該第一接觸結構可以以電性傳導的方式而實施。尤其，該第一接觸平面及該第一接觸位置可以形成具有至少一個金屬或由該金屬所組成。該第一接觸結構之所有組件可以位在共同的電位勢上。易言之，該第一接觸平面、該第一接觸位置及(如果適合的話)該第一接觸結 構之其它組件係彼此電性傳導連接。
依據該光電配置之至少一個實施例，該像素是彼此並排地配置在該頂部表面處。在此及以下，“配置在該頂部表面處”可以意指該像素在生產公差之範圍內是以平行於該頂部表面之共同平面而配置。該配置之更多組件(諸如，例如，該第一接觸平面及/或絕緣層)接著可以配置在該像素及該模仁本體之間。或者或此外，該像素至少在某些位置上可以直接地相鄰接該頂部表面。
每一個該像素可以具有背向該模仁本體之輻射通道表面。由該主動區域所發射及/或接收之該電磁輻射穿越通過該像素之該輻射通道表面。該輻射通道表面可以形成例如該配置之共同的發光表面，該配置由於藉由該分離結構所分隔之該像素之該輻射通道表面而被分段。
該像素可以進一步側向配置成彼此距離一段距離。例如，在兩個鄰接像素之間之側向距離是至少1微米及至多20微米，較佳為至多在7微米，並且尤其較佳為至多在5微米。在此及以下，該側向距離為在該像素中朝其中一個該側向方向之兩個外部表面之間之最小距離。再者，在此及以下，若像素是朝該側向方向彼此並排地直接配置，則該像素可以是“鄰接的”。在每一個情況中，至少一個該分離結構可以配置在兩個像素之間。例如，該像素是配置成類似矩陣的方式，也就是說以列及行的方式，在該頂部表面處。
依據該光電配置之至少一個實施例，鄰接的 像素之該第一半導體區域及/或該第二半導體區域是藉由該分離結構而彼此電性絕緣。為此目的，該分離結構可以包括電性絕緣材料。該電性絕緣材料可以是鈍化層，例如，該鈍化層可以以氧化物及/或氮化物、塑膠或氣體(諸如，例如，在生產該配置之裝置中之環境大氣)而形成。再者，鄰接的像素之該第一半導體區域及/或該第二半導體區域可以藉由該分離結構而彼此在空間上分隔。
依據該光電配置之至少一個實施例，第一接觸結構是以一對一的方式指定至該第一像素群組。尤其，能夠將第一接觸位置以一對一的方式指定至該第一像素群組。
依據至少一個實施例，該第一像素群組之該像素為藉由該第一接觸平面而彼此電性傳導連接，尤其是以一對一的方式指定至該第一像素群組之該第一接觸結構之該第一接觸平面。該第一接觸平面可以是至少區域上直接接觸該第一像素群組之該像素之該第一半導體區域。這能夠讓該第一半導體區域只藉由該第一接觸平面而彼此電性傳導連接。
依據該光電配置之至少一個實施例，該第一像素群組之該像素之該第一半導體區域藉由該第一接觸位置為電性傳導可接觸的，尤其以一對一的方式指定至該第一像素群組之該第一接觸結構之該第一接觸位置。為了該目的，該第一接觸位置可以電性傳導連接至該第一接觸平面。例如，該配置為表面安裝元件(SMD，Surface Mountable Device)。然後，該第一接觸位置之電性接觸可以藉由焊接連接而執行。
依據至少一個實施例，該光電配置包括實施作為載板及具有頂部表面與背向該頂部表面之底部表面之模仁本體、第一像素群組、複數個分離結構及第一接觸結構。該第一像素群組具有複數個像素，每一個包括第一半導體區域、第二半導體區域及在該配置之該操作期間發出及/或吸收電磁輻射之主動區域。該複數個分離結構為配置在該像素之間。該第一接觸結構具有第一接觸平面及可在該底部表面處自由接近之第一接觸位置。該像素是彼此並排配置在該頂部表面處。該鄰接的像素之該第一半導體區域及/或該第二半導體區域是藉由該分離結構而彼此電性絕緣。第一接觸結構為以一對一的方式指定至該第一像素群組。再者，該第一像素群組之該像素之該第一半導體區域為藉由該第一接觸平面而彼此電性傳導連接並且為藉由該第一接觸區域而電性可接觸的。
依據該光電配置之至少一個實施例，該第一接觸位置包括在該模仁本體之該底部表面處可自由接近的該至少一個第一接觸結構之單獨的接觸位置。易言之，該第一接觸結構具有單一第一接觸位置。尤其，能夠讓該第一像素群組之該像素之該第一半導體區域藉由該第一接觸位置而只有外部電性可接觸。
依據該光電配置之至少一個實施例，該模仁本體為實施作為該配置之機械穩定組件。在此及以下，“機 械穩定”意指該光電配置之機械的處理是藉由該模仁本體所改良並且因此，例如，較高的外部力量可以作用在該光電配置上，而不會讓後者受到損毁。尢其，該光電配置藉由該模仁本體可以變成機械式自我支撐，也是說該光電配置例如在製造方法的上下文中可以使用工具來處理，諸如鑷子，例如，而不必存在進一步的支撐元件。
作為機械穩定元件之模仁本體之使用尤其能夠簡化該光電配置之生產。再者，該模仁本體保證高度機械穩定性。
此外，能夠讓該主動區域所發射及/或吸收之該電磁輻射之用於波長轉換之轉換材料鋪設在至少一個該輻射通道表面上，較佳在至少50%該輻射通道表面上，尤其較佳在所有該輻射通道表面上。例如，該轉換材料可以鋪設至該輻射通道表面做為灌注材料。該灌注材料可以矽膠或環氧樹脂形成，其中係導入波長轉換粒子，諸如，例如，磷粒子或量子點(quantum dot)。或者，該轉換材料可以呈現為轉換器薄層(converter lamina)，尤其為陶瓷轉換器薄層。尤其，能夠讓單一轉換器薄層鋪設在至少50%該輻射通道表面上。該轉換器薄層接著同樣可以具有機械穩定效果。例如，該轉換器薄層可以藉由電泳而產生。再者，該轉換材料可以鋪設至該輻射通道表面作為材料層，例如藉由噴塗。
依據該光電配置之至少一個實施例，該模仁本體是以至少一個下列材料所形成或由下列材料之其中一 者所組成：環氧樹脂、矽膠樹脂。這些材料尤其可以藉由壓縮成型方法、射出成型方法及/或轉移成型方法而進行鋪設。
依據該光電配置之至少一個實施例，該分離結構是藉由不具有該像素之材料的溝槽所形成。鄰接像素之該第一半導體區域、該主動區域及/或該第二半導體區域為空間上藉由該溝槽而彼此分離。尤其，該第一半導體區域、該主動區域及/或該第二半導體區域並未由半導體材料而彼此連接。該溝槽可以是例如已經導入半導體層順序(semiconductor layer sequence)內的蝕刻溝槽，在生產方法期間可以從該半導體層順序得到該第一半導體區域、該主動區域及/或該第二半導體區域。
依據該光電配置之至少一個實施例，該模仁本體延伸進入該溝槽內。易言之，該模仁本體是至少配置在該像素之間之某些位置中。尤其該溝槽可以完全地以該模仁本體填充。藉由該模仁本體導入該溝槽內，可以實現將該模仁本體固定至該像素。再者，可藉由將該模仁本體導入至該溝槽內而額外增加該配置之機械穩定性。
該模仁本體可以以輻射-非傳遞的方式實施。接著，該像素之光學隔離可以例如藉由該模仁本體導入至該溝槽內而執行。
再者，能夠以輻射-反射的方式實施該模仁本體。例如，為此目的，輻射-反射粒子可以嵌入至該模仁本體內部。在此及以下，若該配置對於由該主動區域所 發出及/或吸收之該電磁輻射具有至多40%、較佳為至多20%及尤其較佳為至多10%之傳輸係數，則該配置之組件為“輻射-非傳遞”。再者，在此及以下，若該配置對於該電磁輻射具有至少60%、較佳為至少80%、及尤其較佳為至少90%之反射，則該配置之組件為“輻射-反射”。
依據該光電配置之至少一個實施例，鄰接像素之該第一半導體區域及該主動區域為空間上彼此完全地分離。易言之，鄰接像素之該第一半導體區域及該主動區域並未藉由半導體材料而彼此連接。再者，鄰接像素之該第二半導體區域為經由中間區域而彼此連接。該中間區域為形成具有該第二半導體區域之材料。該像素之該第二半導體區域可以因此以連續及一體成形的方式實施。在這個例子中，能夠讓該中間區域在垂直方向比該第二半導體區域具有較小的延伸程度。
依據該光電配置之至少一個實施例，在該像素之間之空間是至少在區域上不具有半導體材料。尤其，在該像素之間之空間可以完全不具有半導體材料。易言之，能夠讓該像素之該第一半導體區域、該主動區域及該第二區域不藉由半導體材料而彼此連接。在該像素之間之該空間可以是由該溝槽所形成之該分離結構。
依據該光電配置之至少一個實施例，呈現複數個第一像素群組。第一接觸結構是以一對一的方式指定至每一個該第一像素群組。每一個該第一像素群組之該像素藉由以一對一的方式指定至個別的第一像素群組之該第 一接觸平面而可以彼此電性傳導連接。再者，每一個該第一像素群組之該像素可以電性傳導地與(尤其，以一對一的方式)被指定至該個別的第一像素群組之該第一接觸位置電性接觸。
依據至少一個實施例，該光電配置包括複數個第二像素群組。再者，該配置包括具有至少一個第二接觸平面及第二接觸位置之至少一個第二接觸結構。該第二接觸位置可以是在該底部表面處可自由接近的該第二接觸結構之單獨的接觸位置。該第二接觸位置在該底部表面處是可自由接近的。易言之，該第二接觸位置在該底部表面處是電性可接觸的。該第二接觸結構可以包括與該第一接觸結構相同的材料或由與該第一接觸結構相同的材料所形成。
依據該光電配置之至少一個實施例，每一個該第一像素群組之至少一個像素是特別指定至每一個第二像素群組。反過來說，能夠讓第一像素群組為特別指定至該第二像素群組之每一個像素。易言之，單一第一像素群組及單一第二像素群組是指定至該光電配置之每一個像素。例如，該像素是以類似矩陣的方式配置在該頂部表面處，其中該矩陣中配置成列之像素係分別指定至其中一個該第一像素群組，而該矩陣中配置成行之像素係分別指定至其中一個該第二像素群組。
再者，第二接觸結構是以一對一的方式指定至每一個第二像素群組。該第二像素群組之該像素之該第 二半導體區域為藉由該第二接觸平面而彼此電性傳導連接及藉由該第二接觸位置而電性可接觸的。尤其，該第二像素群組之該像素與指定至該第二像素群組之該第二接觸位置之該第二接觸位置是電性可接觸的。為此目的，該第二接觸位置可以具有與該第一接觸位置相同之結構。
依據該光電配置之至少一個實施例，該至少一個第一接觸結構具有朝垂直方向完全延伸穿越該模仁本體之至少一個第一電鍍導通孔。或者或此外，該第二接觸結構目前(如果適用的話)可以具有朝垂直方向完全延伸穿越該模仁本體之至少一個第二電鍍導通孔。該第一電鍍導通孔及/或該第二電鍍導通孔(如果適用的話)可以在該垂直方向上具有與該模仁本體相同的延伸程度。該第一電鍍導通孔及/或該第二電鍍導通孔(如果適用的話)為分別地電性傳導連接至該第一接觸平面及/或至該第二接觸平面。再者，該第一電鍍導通孔及/或該第二電鍍導通孔(如果適用的話)為分別地電性傳導連接至該第一接觸位置及/或至該第二接觸位置。
例如，該電鍍導通孔從該模仁本體之該底部表面完全延伸穿越該模仁本體。尤其較佳地，該電鍍導通孔從該模仁本體之該底部表面完全延伸穿越該模仁本體及穿越該半導體層順序之該主動層。在這個例子中，該電鍍導通孔較佳是藉由單一電性傳導元件所形成，例如由金屬所組成。該接觸結構可以藉由該電鍍導通孔、該接觸位置及該接觸平面所形成。依據其中一個實施例，該電鍍導通 孔在這個例子中為不具有電子組件，諸如切換器、電晶體或類似元件。
尤其，能夠只有提供該至少一個第一接觸位置及該至少一個第二接觸位置用於電性接觸該配置。接著，該配置只包括配置在該底部表面處及在後者處可自由接近之電性接觸位置。該至少一個第一接觸位置及/或該至少一個第二接觸位置分別至該第一半導體區域及/或第二半導體區域(尤其，分別至該第一接觸平面及/或第二接觸平面)之電性連接可以分別藉由該至少一個第一電鍍導通孔及/或該至少一個第二電鍍導通孔以無線路的方式實現。該配置尤其是不具有線路接觸。
具體而言，使用電鍍導通孔電性連接該接觸位置及該半導體區域能夠提供簡單可接觸的配置而不具有線路接觸。該電性接觸尤其可以只在該模仁本體之該底部表面處實現。因此，尤其包括以類似矩陣方式所配置之像素之配置可以以簡單的方式而實現。該光電配置因此可以是所謂的覆晶。
依據該光電配置之至少一個實施例，該第一電鍍導通孔及/或該第二電鍍導通孔之材料(如果適用的話)是用電沉積(electrodeposited)。該第一及/或第二電鍍導通孔在每一個例子中可以包括至少一個金屬，尤其是銅、鎳、錫及/或金。例如，該第一及/或該第二電鍍導通孔是電沉積在部分該第一接觸平面及/或該第二接觸平面上。
此外，如果適用的話，能夠讓該至少一個第一電鍍導通孔及/或該至少一個第二電鍍導通孔形成該配置之機械穩定組件。例如，該第一電鍍導通孔及/或該第二電鍍導通孔與該模仁本體一起形成該配置之單獨的機械穩定組件。
依據該光電配置之至少一個實施例，所有該第一半導體區域、所有該第二半導體區域及/或所有該主動區域分別地是由共同的(尤其是單一的)第一半導體層、共同的(尤其是單一的)第二半導體層及/或共同的(尤其是單一的)主動層所產生。易言之，該像素是藉由將半導體層順序結構化並至少部分移除該半導體層順序所產生，該半導體層順序包括第一半導體層、第二半導體層及主動層。
尤其，該像素在該模仁本體之該頂部表面處已經嵌合在一起，也就是說在該晶圓裝配中。例如，為此目的，在該模仁本體之嵌合之後，該半導體層順序被結構化。因此，能夠提供具有片段發光表面之配置，其中鄰接像素具有小的側向距離。然後，該像素之間之該側向距離僅受到例如用於該片段之技術所限定。例如，在鄰接像素之間具有使用攝影技術之該側向距離在接近99。7%的該例子中是在至多5微米(所謂的3個標準差範圍)。再者，能夠在該側向方向上產生具有較小延伸之像素。相對於上文所描述之片段的像素，在藉由先前產生的像素在該頂部表面處個別定位所嵌合之像素之例子中的側向距離是至少10微米。
再者，本發明詳述一種用於產生光電配置之方法。該光電配置較佳由在此所描述之方法而可生產。易言之，所揭露用於該配置之所有特徵亦揭露用於該方法，並且反之亦然。
依據該方法之至少一個實施例，首先半導體層順序是設置在成長基板上。該半導體層順序包括第一半導體層、第二半導體層及主動層。該主動層可以提供用於發出及/或吸收電磁輻射。
依據本方法之至少一個實施例，產生該分離結構及該像素。為此目的，該半導體層順序在某些位置中使用蝕刻製程而移除。尤其，溝槽可以產生於該半導體層順序中，其中溝槽可以在該像素之間形成分離結構。例如，該像素之結構化可以使用攝影技術來實行。
依據本方法之至少一個實施例，該模仁本體是在該半導體層順序中背向該成長基板之側產生。尤其，能夠讓該模仁本體在該像素中背向該成長基板之該側產生。在此及以下，“產生(producing)”該模仁本體意指該模仁本體之該材料是鋪設在該半導體層順序。尤其，用於產生該模仁本體之該模仁本體之該材料是以液體、粒狀、膏狀及/或氣體形式呈現。
依據本方法之至少一個實施例，該成長基板是分離的。該分離可以例如使用蝕刻製程或藉由雷射剝離而進行。該光電配置因此可以不需要成長基板。
依據本方法之至少一個實施例，後者包括該 下列步驟：- 提供包括第一半導體層、第二半導體層及主動層之半導體層順序於成長基板上，- 藉由在某些位置使用蝕刻製程移除該半導體層順序而產生該分離結構及該像素，- 在該半導體層順序中背向該成長基板之側處產生該模仁本體，以及- 分離該成長基板。
能夠讓該方法步驟依所指示之順序實行。
依據該方法之至少一項實施例，鋪設該模仁本體及分離該成長基板是在產生該分離結構及該像素之前而進行。易言之，該像素之該結構化是在該模仁本體已經鋪設之後而進行。尤其，該蝕刻製程是在該模仁本體已經產生在該半導體層順序處之後而進行。
依據本方法之至少一個實施例，該模仁本體是使用灌注方法鋪設。在此及以下，例如，射出成型方法、壓縮成型方法或轉移成型方法是視為灌注方法。
或者或此外，能夠讓模仁本體藉由層壓鋪設作為薄膜、鋪設作為塗漆及/或藉由化學或物理氣相沉積鋪設。
1‧‧‧像素
1a‧‧‧輻射通道表面
1b‧‧‧側邊表面
2‧‧‧模仁本體
2a‧‧‧頂部表面
2b‧‧‧底部表面
3‧‧‧分離結構
8‧‧‧成長基板
10‧‧‧主動區域
11‧‧‧第一半導體區域
12‧‧‧第二半導體區域
31‧‧‧中間區域
32‧‧‧退化半導體材料
41‧‧‧第一像素群組
42‧‧‧第二像素群組
43‧‧‧列
44‧‧‧行
51‧‧‧第一接觸平面
52‧‧‧第一接觸位置
53‧‧‧第一電鍍導通孔
61‧‧‧第二接觸平面
62‧‧‧第二接觸位置
63‧‧‧第二電鍍導通孔
71‧‧‧絕緣層
101‧‧‧主動區域
111‧‧‧第一半導體層
121‧‧‧第二半導體層
AB‧‧‧第一剖面線
CD‧‧‧第二剖面線
C‘D’‧‧‧第三剖面線
x、y‧‧‧側向方向
z‧‧‧垂直方向
在此所描述之光電配置及在此所描述之用於產生光電配置之方法在下文中依據例示性的實施例配合圖式詳細說明。
第1至7圖依據概要平面視圖及橫截面圖顯示在此所描述之光電配置之例示性的實施例。
第8圖依據概要橫截面圖顯示在此所描述之用於產生光電配置之方法之例示性的實施例。
是等同的、等同類型的或等同行為之元件於圖式中相同、相同類型或相同動作的元件係設有相同的元件符號。圖式與在圖式中彼此之元件之尺寸關係不應該視為等比例縮減。相反地，個別的元件可以以誇大的尺寸進行說明以獲得較佳的說明及/或提供較佳的瞭解。
在此所描述之光電配置之例示性的實施例是依據第1A圖之概要橫截面圖及第1B及1C圖之概要平面視圖詳細說明。如第1A圖所示之穿過該配置之剖面是沿著第一剖面線AB所擷取者。第1B圖顯示從上方觀看之平面視圖，而第1C圖顯示從下方觀看之平面視圖。在此及以下，“從上方”之平面視圖標示該光電配置之該像素1之輻射通道表面1a之平面視圖，而“從下方”之平面視圖標示該配置中背向該輻射通道表面1a之側之平面視圖。
該光電配置包括具有頂部表面2a及背向該頂部表面2a之底部表面2b之模仁本體2。該底部表面2b是可自由接近的。該模仁本體2負責用於機械穩定該配置。該模仁本體2沿著橫跨該模仁本體之主要延伸平面的兩個側向方向x、y而延伸。該頂部表面2a及該底部表面2b各形成該模仁本體之主要平面。
複數個像素1係嵌合在該頂部表面2a處。該像素1是指定至第一像素群組41。再者，第二像素群組42是指定至每一個像素1。第1A、1B及1C圖所示之例示性實施例之光電配置包括-純粹舉例而言-單一第一像素群組41，其中在第1A、1B及1C圖中之該配置之所有像素1是指定至該第一像素群組41。然後，每一個該第二像素群組42被指定至單一像素1。
每一個像素1包括第一半導體區域11、主動區域10及第二半導體區域12。例如，該第一半導體區域11可以形成具有n型傳導半導體材料。該第二半導體區域12可以形成具有p型傳導半導體材料。
再者，每一個像素1具有背向該模仁本體2之該輻射通道表面1a。該第二半導體區域12在該輻射通道表面1a處粗糙化。該粗糙化負責作為用以改善電磁輻射穿越該輻射通道表面1a之傳輸的耦出及/或耦入結構。
分離結構3是位在兩個鄰接像素1之間。該像素1之側邊表面1b直接鄰接該分離結構3。在第1A、1B及1C圖所示之例示性實施例中，該分離結構3係實施作為溝槽，其中該第一半導體區域11、該主動區域10及該第二半導體區域12是完全被該溝槽所分離。
該光電配置包括第一接觸結構51、52、53，該第一接觸結構51、52、53是以一對一的方式指定至該第一像素群組41。再者，該配置包括複數個第二接觸結構61、62、63，其中第二接觸結構61、62、63是以一對一的 方式指定至該配置之每一個該第二像素群組42。
該第一接觸結構51、52、53包括第一接觸平面51、第二接觸位置52及至少一個第一電鍍導通孔53。該第一接觸平面51是以連續的方式實施。尤其，該第一接觸平面51之外部表面係在從垂直方向z觀看之平面視圖中以多重連接的方式實施。該第一接觸平面51在該分離結構3之溝槽內是可自由接近的。或者，能夠讓介電物鋪設至在該分離結構3之該溝槽內之該第一接觸平面51。在這種情況下，該第一接觸平面51在該分離結構3之該溝槽之該區域中並非可自由接近的。該第一接觸平面51可以電性傳導地連接至該像素1之該第一半導體區域11，並且尤其可以與該第一半導體區域11直接接觸。例如，該像素1之該第一半導體區域11可以位在共同的電性電勢上。
該第一接觸平面51可以以輻射-反射方式實施。該第一接觸平面51可以使用金屬而形成，諸如銀或鋁，例如，或者由金屬所組成。
該第一接觸平面51為藉由該第一電鍍導通孔53而電性傳導地連接至該第一接觸位置52。例如，該第一電鍍導通孔53是以與該第一接觸平面51相同的材料而形成。該第一電鍍導通孔53可以以電解方式鋪設至該第一接觸平面51。例如，該第一電鍍導通孔51在生產該模仁本體2之前所執行之方法步驟中已經生產方法電沉積於中。尤其，該第一電鍍導通孔53在垂直方向z上可以完全延伸穿越該模仁本體2。
該第一接觸位置52是可自由接近的並且尤其在該底部表面2b處是電性可接觸的(參見第1A及1C圖)。該第一接觸位置52可以用至少一個電性傳導材料形成，諸如，例如鋁、銀、鈀、金、鉑、鈦、錫、銅或鎳，或由至少一個該材料所組成。
以電性絕緣材料(舉例而言，諸如氮化矽或氧化矽)所形成之絕緣層71是嵌合在該模仁本體2及該第一接觸平面51之間及在該模仁本體2及該像素1之間。該絕緣層71可以擔任在該像素1之材料之間之電性絕緣，使得電性連接僅藉由該第一接觸結構51、52及53及該第二接觸結構61、62、63所產生。尤其，該絕緣層71可以完全覆蓋該模仁本體2之該頂部表面2a，並且是與該頂部表面2a直接接觸。再者，能夠讓該第一半導體區域11之外部表面中面向模仁本體2而不被第一接觸平面51所覆蓋的位置被該絕緣層71覆蓋並且與該絕緣層71直接接觸。
該第二接觸結構61、62、63包括第二接觸平面61、第二接觸位置62及第二電鍍導通孔63。該第二電鍍導通孔63朝垂直方向z延伸完全穿越該模仁本體2。該第二電鍍導通孔63是額外地電性傳導連接至該第二接觸位置62。該第二接觸位置62是可自由接近的並且尤其在該底部表面2b處可電性接觸(參見第1A及1C圖)。
在本例子中，該第二接觸平面61為同樣實施作為電性電鍍導通孔，其中來自該第二電鍍導通孔63之該第二接觸平面61延伸穿越該絕緣層71、該第一半導體區 域11及該主動區域10進入被指定至該第二電鍍導通孔63之該像素1之該第二半導體區域12內。該第二接觸平面62及該第二電鍍導通孔63可以彼此以一體成形的方式實施。該第二接觸平面61可以藉由更進一步的絕緣材料(未顯示於該圖式中)與該第一半導體區域11及該主動區域10電性絕緣。
該第一接觸平面51在每一個例子中以框架方式圍繞該第二電鍍導通孔63。易言之，在平面視圖中，該第二電鍍導通孔63在側向方向x、y上至少在某些位置是被該第一接觸平面51(較佳是完全地)所封閉。再者，該第一電鍍導通孔53是側向地配置在與其中一個該第二電鍍導通孔63呈一個距離處。
該模仁本體2朝側向方向x、y完全地圍繞該第一電鍍導通孔53及該第二電鍍導通孔63。尤其，該第一及第二電鍍導通孔53、63係被該模仁本體2側向嵌入。
在此所描述之光電配置之更進一步例示性的實施例為依據在第2A、2B、2C及2D圖中之概要平面視圖而詳細說明。由上觀看之平面視圖為顯示於每一個例子中。所說明之例示性實施例可以沿著該第一剖面線AB具有例如與第1A圖所討論之有關的架構。
在第2A、2B、2C及2D圖中所說明之該光電配置在每一個例子中包括在每一個例子中是指定至至少一個第一像素群組41及至少一個第二像素群組42之複數個像素1。該像素1朝側向方向x、y彼此並排配置。在這個 例子中，該光電配置之該例示性的實施例之架構在第2A、2B、2C及2D圖中差別如下。
在第2A圖之該例示性的實施例中，該像素1具有相同的尺寸並且尤其在朝側向方向x、y上為相同的延伸程度。該像素1是以類似矩陣方式配置於列43及行44上。該第一接觸位置51延伸穿越行44之複數個像素1。或者，能夠讓該配置包括複數個第一接觸位置51。在這個例子中，該像素1可以指定至複數個第一像素群組41，其中第一接觸位置51是一對一指定至每一個第一像素群組41。
在第2B圖中之該例示性實施例之該像素為同樣地以類似矩陣方式而配置，其中該矩陣之不同的列43之該像素1在其中一個該側向方向x、y上具有不同的延伸程度。
在第2C圖之該例示性的實施例中，該像素1是以列配置，其中來自至少兩列43的像素1之數目是不同的，並且不同的列43之該像素1在該側向方向x、y上具有不同的延伸程度。
在第2D圖中之該例示性的實施例之該像素1在該側向方向x、y上具有不同的形狀及不同的延伸程度。至少一個該像素1在平面視圖中可以以橢圓的方式實施，尤其以圓形的方式。相鄰該橢圓像素1之該像素1具有至少一個彎曲的側表面1b。
在此所描述之光電配置之更進一步例示性的 實施例為依據第3圖所示之由上觀看的概要平面視圖而做更詳細的說明。該配置包括以類似矩陣方式配置成列43及行44之複數個像素1。純粹舉例而言，所有像素1是指定至單一第一像素群組41。在該像素之間之虛線是表示列43及行44之數目以及尤其像素1之數目可以任意地依比例變化。尤其，列43及行44之數目可以配合個別的技術需求。所有像素1是鋪設在共同的模仁本體2上。該模仁本體2可以朝側向方向x、y突出超過該像素1。
在此所描述之光電配置之更進一步例示性的實施例為依據第4圖所示之由上觀看的概要平面視圖而做更詳細的說明。該配置之該像素1再一次以類似矩陣的方式配置成列43及行44。相對於第3圖所示之例示性實施例，該像素1是指定至第一像素群組41之個別的列43並且該像素是指定至第二像素群組之個別的行44。第一像素群組41及第二像素群組42是指定至每一個像素1。
該第一像素群組41之該像素1之電性接觸係藉由在每一個情況中具有第一接觸平面51及接觸位置52之第一接觸結構51、52、53而在每一個情況中起作用。再者，該第二像素群組42之該像素1之電性接觸係藉由在每一個情況中具有第二接觸平面61及第二接觸位置62之第二接觸結構61、62、63而在每一個情況中起作用。個別的其中一個該第二像素群組42之該像素1之該第二半導體區域12藉由指定至該第二像素群組42之該第二接觸平面62而彼此電性傳導連接。
分割成指定至個別的列43之第一像素群組41及指定至個別的行44之第二像素群組42使得像素1在每一個情況中能夠分別單獨藉由小數量的第一及第二接觸位置52、62而被電性驅動。
在此所描述之光電配置之更進一步的例示性實施例為依據第5A、5B、6A、6B及7圖中之剖面圖而做更詳細的說明。穿越該配置之剖面圖係沿著第4圖所示之第二剖面線CD、或沿著第三剖面線C‘D’所擷取者。
在此所描述之該配置之其中一個例示性實施例之該像素1之電性接觸為依據在第5A圖中沿著該第三剖面線CD之剖面圖而做更詳細的說明。在該像素1之間之該分離結構3為如同在第1A圖所示之例示性實施例來實施。具有第二接觸位置62、第二接觸平面61及至少一個第二電鍍導通孔63之第二接觸結構61、62、63係以一對一的方式指定至每一個第二像素群組42。
個別的第二像素群組42之該像素1之該第二半導體區域12為藉由該第二接觸平面61而彼此電性傳導連接。在每一個第二像素群組42有複數個像素1的情況中，該第二接觸平面61可以包括穿越如結合第1A圖所說明之該像素1之電性電鍍導通孔，此外，並可包括，例如，以一體成形的方式實施並使用金屬形成之電性傳導層。該第二接觸平面61可以在至少某些位置中以輻射-反射方式實施。再者，該像素1之該第一半導體區域11在每一個情況中可藉由複數個第一接觸平面51而電性傳導連接至該 第一像素群組41之其他的像素1。
在此所描述之該配置之例示性實施例之該像素1之電性接觸為依據在第5B圖中沿著該第三剖面線C‘D’之剖面圖而做更詳細的說明。該第二半導體區域12為藉由該第二接觸結構61、62、63而電性接觸及連接。該第二接觸結構61、62、63之架構對應於在第5A圖中之架構。該第一半導體區域11為藉由第一接觸結構51、52、53而電性可接觸的，其中第一接觸結構51、52、53是以一對一的方式指定至每一個第一像素群組41。該第一接觸結構51、52、53之該第一電鍍導通孔53在每一個情況中是側向地配置在與該第二接觸結構61、62、63之該第二電鍍導通孔63一個距離處。
在此所描述之該配置之更進一步的例示性實施例為依據在第6A圖中沿著該第二剖面線CD之剖面圖及在第6B圖中沿著該第三剖面線C‘D’之剖面圖而做更多詳細的說明。相對於配合第1A、5A及5B圖中所描述之例示性實施例，只有鄰接像素1之該第一半導體區域11及該主動區域12是藉由以溝槽實施之該分離結構而彼此完全分離。該第二半導體區域12是經由中間區域31而彼此連接。該模仁本體2延伸進入以溝槽實施之該分離結構3。該分離結構3因此是藉由該模仁本體2形成。再者，該絕緣層71是部分配置在該分離結構3之該構槽內。該分離結構3之此類的實施例對於在此所描述之該光電配置之所有的例示性實施例是可能的。
在此所描述之該配置之更進一步的例示性實施例為依據在第7圖中沿著該第二剖面線CD之剖面圖而做更詳細的說明。所顯示之例示性實施例實質上對應於在第6A圖中之實施例，其中該分離結構3現在是藉由退化半導體材料32所形成。例如，為此目的，該第一半導體層111之區域在生產方法中是背面濺鍍的。該背面濺鍍可以例如藉由使用電漿(諸如，例如，氬氣電漿、氫氣電漿及/或氧氣電漿)對該第一半導體層進行處理而執行。該處理造成該第一半導體層111之該材料之傳導性至少部分毁壞，並且因此重新摻雜以形成該退化半導體材料32。該退化半導體材料32尤其是以非傳導的方式實施。
在此所描述之用於產生光電配置之方法的例示性實施例為依據在第8A及8B圖中之概要剖面圖而做更詳細的說明。在第8A圖之第一方法步驟中，包括第一半導體層111、主動層101及第二半導體層121之半導體層順序111、101、121是設置在成長基板8上。該模仁本體2已經產生在該半導體層順序111、101、121背向該成長基板8之側處。在產生該模仁本體2之前，第一接觸結構51、52、53及第二接觸結構61、62、63可例如藉由電沉積而沉積在該半導體層順序111、101、121上。
在第8B圖所示之方法步驟中，該成長基板8被拆除。分離結構3藉由蝕刻已經導入至該半導體層順序111、101、121內。尤其，導入分離結構3可以在鋪設該模仁本體2之後執行。
作為在第8A及8B圖中所示之方法之替代方式，產生該模仁本體2亦可以在結構化該像素1之後而執行。該成長基板8接著在該像素1已經產生之後而被拆除。
本申請案主張德國申請案DE102015111574.3之優先權，該德國申請案之揭露內容在此參照併入。
本發明並非限定於由依據該例示性的實施例之說明之該例示性的實施例。相反地，本發明涵括任何新穎的特徵並且亦涵括任何特徵之組合，該特徵尤其包含在該專利申請範圍中之任何特徵之組合，即使該特徵或該特徵本身之組合並未在該專利申請範圍或例示性的實施例中作明確地詳述。
1‧‧‧像素
1a‧‧‧輻射通道表面
1b‧‧‧側邊表面
2‧‧‧模仁本體
2a‧‧‧頂部表面
2b‧‧‧底部表面
3‧‧‧分離結構
10‧‧‧主動區域
11‧‧‧第一半導體區域
12‧‧‧第二半導體區域
41‧‧‧第一像素群組
42‧‧‧第二像素群組
51‧‧‧第一接觸平面
52‧‧‧第一接觸位置
53‧‧‧第一電鍍導通孔
61‧‧‧第二接觸平面
62‧‧‧第二接觸位置
63‧‧‧第二電鍍導通孔
71‧‧‧絕緣層
AB‧‧‧第一剖面線
x‧‧‧側向方向
z‧‧‧垂直方向

Claims (17)

  1. 光電配置，包括模仁本體(2)，實施作為載板並且具有頂部表面(2a)及背向該頂部表面(2a)之底部表面(2b)；第一像素群組(41)，複數個像素(1)為指定至該第一像素群組(41)，每一個像素具有第一半導體區域(11)、第二半導體區域(12)及在該配置之操作期間發出及/或吸收電磁輻射之主動區域(10)；複數個分離結構(3)，配置在該像素(1)之間；以及至少一個第一接觸結構(51、52、53)，具有第一接觸平面(51)及第一接觸位置(52)，該第一接觸位置(52)在該底部表面(2b)處是自由可接近的，其中該第一像素群組(41)之該像素(1)在該頂部表面(2a)處是彼此並排地配置；該第一像素群組(41)之鄰接像素(1)之該第一半導體區域(11)及/或該第二半導體區域(12)係藉由該分離結構(3)而彼此電性絕緣；第一接觸結構(51、52、53)係以一對一的方式指定至該第一像素群組(41)；以及該第一像素群組(41)之該像素(1)之該第一半導體區域(11)係藉由該第一接觸平面(51)而彼此電性傳導連接以及藉由該第一接觸位置(52)而電性可接觸的。
  2. 如申請專利範圍第1項所述之配置，其中，該第一接觸位置(52)係在該底部表面(2b)處可自由接近之該至少一個第一接觸結構(51、52、53)之單獨的接觸位置。
  3. 如申請專利範圍第1項或第2項所述之配置，其中，該模仁本體(2)係實施作為該配置之機械穩定組件。
  4. 如申請專利範圍第1項至第3項中任一項所述之配置，其中該模仁本體(2)係以至少一個下列材料所形成或由其中一個下列材料所組成：環氧樹脂、矽膠樹脂。
  5. 如申請專利範圍第1項至第4項中任一項所述之配置，其中，該分離結構(3)係由不具有該像素(1)之材料之溝槽所形成，並且鄰接像素之該第一半導體區域(11)、該主動區域(10)及/或該第二半導體區域(12)在空間上係藉由該溝槽而彼此分離。
  6. 如申請專利範圍第1項至第5項中任一項所述之配置，其中，該模仁本體(2)延伸進入該溝槽內。
  7. 如申請專利範圍第1項至第6項中任一項所述之配置，其中，該鄰接像素(1)之該第一半導體區域(11)及該主動區域(10)係藉由該分離結構(3)在空間上彼此完全地分離，以及其中，鄰接像素(1)之該第二半導體區域(12)係經由以該第二半導體區域(12)之該材料所形成之中間區域(31)而彼此連接。
  8. 如申請專利範圍第1項至第7項中任一項所述之配置，其中，在該像素(1)之間之空間至少在區域上係 不具有半導體材料。
  9. 如申請專利範圍第1項至第8項中任一項所述之配置，其中，存在複數個第一像素群組(41)，其中，第一接觸結構(51、52、53)係以一對一的方式指定至每一個第一像素群組(41)。
  10. 如申請專利範圍第1項至第9項中任一項所述之配置，更包括：複數個第二像素群組(42)；至少一個第二接觸結構(61、62、63)，具有至少一個第二接觸平面(61)及第二接觸位置(62)，該第二接觸位置(62)在該模仁本體(2)之該底部表面(2b)處係自由可接近的，其中每一個該第一像素群組(41)之至少一個像素(1)係特別指定至每一個第二像素群組(42)；第二接觸結構(61、62、63)係以一對一的方式指定至每一個第二像素群組(42)；該第二像素群組(42)之該像素(1)之該第二半導體區域(12)係藉由該第二接觸平面(61)而彼此電性傳導連接，並且藉由該第二接觸位置(62)而電性可接觸的。
  11. 如申請專利範圍第1項至第10項中任一項所述之配置，其中，該至少一個第一接觸結構(51、52、53)及/或如果存在的話，該至少一個第二接觸結構(61、62、63)分別地具有至少一個第一電鍍導通孔(53)及/或 如果適當的話，至少一個第二電鍍導通孔(63)，該第二電鍍導通孔(63)朝該垂直方向(z)完全地延伸穿越該模仁本體(2)，其中該第一電鍍導通孔(53)及/或該第二電鍍導通孔(63)，如果適當的話，分別地係電性傳導連接至該第一接觸位置(52)及/或如果適當的話，連接至該第二接觸位置(62)。
  12. 如申請專利範圍第1項至第11項中任一項所述之配置，其中，該第一電鍍導通孔(53)及/或該第二電鍍導通孔(63)之該材料，如果適當的話，被電沉積。
  13. 如申請專利範圍第1項至第12項中任一項所述之配置，係不具有線路接觸。
  14. 如申請專利範圍第1項至第13項中任一項所述之配置，其中，所有該第一半導體區域(11)、所有該第二半導體區域(12)及/或所有該主動區域(10)係分別地由共同第一半導體層(111)、共同第二半導體層(121)及/或共同主動層(101)所產生。
  15. 一種產生如申請專利範圍第1項至第14項中任一項所述之光電配置之方法，包括下列步驟：提供包括第一半導體層(111)、第二半導體層(121)及主動層(101)之半導體層順序(111、121、101)於成長基板(8)上；藉由使用蝕刻製程在某些位置中移除該半導體層順序(111、121、101)而產生該分離結構(3)及該像素(1)； 在該半導體層順序(111、121、101)背向該成長基板(8)之側產生該模仁本體(2)；以及拆除該成長基板(8)。
  16. 如申請專利範圍第15項所述之方法，其中，鋪設該模仁本體(2)及拆除該成長基板(8)係在產生該分離結構(3)及該像素(1)之前進行。
  17. 如申請專利範圍第15項或第16項所述之方法，其中，該模仁本體(2)係藉由灌注方法鋪設。
TW105122184A 2015-07-16 2016-07-14 光電配置及用於產生光電配置之方法 TWI623113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015111574.3A DE102015111574A1 (de) 2015-07-16 2015-07-16 Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
??102015111574.3 2015-07-16

Publications (2)

Publication Number Publication Date
TW201719926A true TW201719926A (zh) 2017-06-01
TWI623113B TWI623113B (zh) 2018-05-01

Family

ID=56418505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122184A TWI623113B (zh) 2015-07-16 2016-07-14 光電配置及用於產生光電配置之方法

Country Status (5)

Country Link
US (3) US10854783B2 (zh)
JP (1) JP2018519665A (zh)
DE (2) DE102015111574A1 (zh)
TW (1) TWI623113B (zh)
WO (1) WO2017009183A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
WO2019160062A1 (ja) * 2018-02-16 2019-08-22 京セラ株式会社 多数個取り素子収納用パッケージおよび多数個取り光半導体装置
FR3089065A1 (fr) * 2018-11-22 2020-05-29 Aledia Diode électroluminescente et procédé de fabrication d’une diode électroluminescente
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138350U (zh) 1976-04-15 1977-10-20
JPS5464470U (zh) * 1977-10-14 1979-05-08
JPS5558584A (en) * 1978-10-24 1980-05-01 Sanyo Electric Co Ltd Manufacture of solid display device
DE102007062046B4 (de) * 2007-12-21 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101960601B (zh) 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
DE102008016525A1 (de) 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
DE102011056708A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US8598611B2 (en) * 2012-01-09 2013-12-03 Micron Technology, Inc. Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods
JP2013232503A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
JP2013232479A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
KR101958419B1 (ko) 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
DE102013109031B4 (de) * 2013-08-21 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6435705B2 (ja) * 2013-12-27 2018-12-12 日亜化学工業株式会社 集合基板、発光装置及び発光素子の検査方法
DE102015211185A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015112280A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102015113310B4 (de) 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102015115900A1 (de) 2015-09-21 2017-03-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015117198A1 (de) 2015-10-08 2017-04-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
US10854783B2 (en) 2020-12-01
DE102015111574A1 (de) 2017-01-19
US20230054120A1 (en) 2023-02-23
US20180212108A1 (en) 2018-07-26
TWI623113B (zh) 2018-05-01
US11527678B2 (en) 2022-12-13
US20210074888A1 (en) 2021-03-11
JP2018519665A (ja) 2018-07-19
WO2017009183A1 (de) 2017-01-19
DE112016003199A5 (de) 2018-03-29

Similar Documents

Publication Publication Date Title
TWI623113B (zh) 光電配置及用於產生光電配置之方法
US8344412B2 (en) Chip level package of light-emitting diode
US9240395B2 (en) Waterproof surface mount device package and method
JP5340398B2 (ja) 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法
US10411168B2 (en) Semiconductor component having a small structural height
CN108054254B (zh) 半导体发光结构及半导体封装结构
US20160190410A1 (en) Optoelectronic component and method for the production thereof
US10505091B2 (en) Component and method of producing a component
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
US10629781B2 (en) Semiconductor element and method for production thereof
US20130236997A1 (en) Method of fabricating light emitting device
US11038083B2 (en) Optoelectronic semiconductor chip
US9356189B2 (en) Light-emitting device and method for manufacturing the same
US20100230701A1 (en) Light emitting device, light emitting device package and lighting system including the same
US10381391B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US8936955B2 (en) Method for manufacturing light emitting diodes
US11527521B2 (en) Composite semiconductor component having projecting elements projecting from a carrier substrate and method for producing the composite semiconductor component
US10651342B2 (en) Optoelectronic semiconductor chip
KR101765907B1 (ko) 광소자 패키지 및 그 제조 방법
KR101164967B1 (ko) 세라믹 코팅층이 형성된 광소자 패키지 및 그 제조 방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR20100092116A (ko) 자기 구조체를 구비하는 발광다이오드 및 자기 구조체를 구비하는 발광다이오드 패키지
KR20130071045A (ko) 전자 소자 탑재용 기판의 제조방법
KR20110124907A (ko) 방열구조 ｌｅｄ 패키지 및 그 제조방법
US20160336495A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees