JP3317193B2 - 電子部品のパッケージ構造及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品のパッケ
ージ構造に関し、より詳細には、プリント回路基板など
に実装される電子部品であって、電子部品素子をパッケ
ージ内に収納してなる電子部品のパッケージ構造の改良
に関する。

【０００２】

【従来の技術】電子部品の中には、電子部品素子をパッ
ケージ内に収納し、パッケージに表面実装可能な外部電
極を形成した構造を有するものが存在する。例えば、圧
電共振部品では、共振部の振動を妨げないために、圧電
共振子をパッケージ内の閉空間に収納した構造が広く用
いられている。

【０００３】電子部品素子をパッケージ内に収納した電
子部品のパッケージ構造では、当然のことながら、電子
部品素子に比べて外形が大きくなる。従って、電子部品
のパッケージ構造全体の小型化が強く求められている。
そこで、特開平５−８３０７４号公報には、小型化が可
能な電子部品のパッケージ構造が開示されている。この
電子部品のパッケージ構造を図１１（ａ），（ｂ）を参
照して説明する。

【０００４】パッケージ構造５１では、絶縁基板５２
と、キャップ５３とによりパッケージが構成されてい
る。このパッケージ内には圧電共振子５４が収納されて
いる。また、基板５２には、スルーホール電極５５ａ〜
５５ｃが形成されている。スルーホール電極５５ａ〜５
５ｃは、基板５２に貫通孔を形成し、該貫通孔の内周面
に電極材料を付与することにより構成されている。この
場合、電極は、貫通孔の内周面だけでなく、フランジ状
部分を構成するように上面及び下面にも至っている。

【０００５】圧電共振子５４は、上記スルーホール電極
５５ａ〜５５ｃに対し、導電性接着剤５６ａ〜５６ｃを
介して接合されている。導電性接着剤５６ａ〜５６ｃ
は、スルーホール電極５５ａ〜５５ｃ内に入り込んでい
るだけでなく、スルーホール電極５５ａ〜５５ｃの基板
５２の上面上のフランジ部分にも接合されている。

【０００６】パッケージ構造５１では、上記スルーホー
ル電極５５〜５５ｃを用いて圧電共振子５４を外部に引
き出しているため、キャップ５３の外側の領域を狭くす
ることができ、それによって小型化が図られるとされて
いる。

【０００７】

【発明が解決しようとする課題】パッケージ構造５１で
は、基板５２の外周縁に外部との接続のための外部電極
が形成されていない。すなわち、プリント回路基板など
にパッケージ構造５１を実装するに際しては、基板５２
の下面に露出されているスルーホール電極が用いられ
る。従って、パッケージ構造５１では、その平面形状の
小型化が図られるものの、プリント回路基板に実装され
た際に、外部から目視により半田などによる接合部分を
確認することができない。

【０００８】他方、電子部品においては、プリント回路
基板などに半田等を用いて実装した場合、接合部分を目
視により確認し得ること、例えば半田フィレットを目視
により確認し得ることが強く求められている。従って、
パッケージ構造５１では、このような要求に応えること
ができなかった。

【０００９】本発明の目的は、プリント回路基板などに
実装するのに必要な面積を低減することができ、高密度
実装に対応することができ、さらに、プリント回路基板
などに実装した際の接合部分を外部から目視により容易
に確認し得る電子部品のパッケージ構造及びその製造方
法を提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、下面が回路基板に実装される面とされているパッケ
ージ材と、前記パッケージ材上に搭載された電子部品素
子とを備える電子部品のパッケージ構造であって、前記
パッケージ材の側面に段差が形成されており、段差より
下方部分の平面形状が、段差より上方部分の平面形状を
下方に投影した領域の内側に位置しており、前記パッケ
ージ材の側面の前記下方部分に前記電子部品素子と電気
的に接続されている外部電極が形成されて、前記外部電
極が、前記パッケージ材の側面の下方部分に形成された
切欠に電極材料を充填することにより形成されているこ
とを特徴とする。

【００１１】

【００１２】請求項２に記載の発明は、前記電子部品素
子を収納するための閉空間を形成するために、前記パッ
ケージ材の上面に固定された第２のパッケージ材をさら
に備えることを特徴とする。

【００１３】請求項３に記載の発明では、前記外部電極
と前記電子部品素子とが、前記パッケージ材の上面から
下面に連なるビアホール電極と、前記ビアホール電極及
び前記外部電極に接続されるようにパッケージ材の下面
に形成された接続電極とを介して電気的に接続されてい
る構成がさらに備えられる。

【００１４】請求項４に記載の発明は、請求項１に記載
の発明に係る電子部品のパッケージ構造の製造方法であ
って、前記外部電極の形成位置に対応した部分に貫通孔
が形成されており、前記パッケージ材の段差より下方部
分を構成するためのマザーのセラミックグリーンシート
積層体を用意する工程と、前記マザーのセラミックグリ
ーンシート積層体の貫通孔に導電材を注入する工程と、
前記マザーのセラミックグリーンシート積層体上に、パ
ッケージ材の段差よりも上方部分に相当する部分を構成
するために複数枚の第２のマザーのセラミックグリーン
シートを積層し、積層体を得る工程と、前記積層体を厚
み方向に加圧する工程と、前記積層体を隣り合うパッケ
ージ材間において積層体の下面から前記段差に相当する
位置までダイシングして溝を形成し、該溝に突出するよ
うに前記外部電極を形成する工程と、ダイシング後にマ
ザーのセラミックグリーンシート積層体を焼成し、セラ
ミックスを焼結すると共に外部電極形成用電極材料を焼
き付けて外部電極を完成し、マザーの焼結体を得る工程
と、前記マザーの焼結体を溝に沿って分断し、個々のパ
ッケージ材を得る工程と、電子部品素子を搭載する工程
とを備えることを特徴とする。なお、電子部品の搭載
は、個々のパッケージ材を得た後に行ってもよく、ある
いはマザーの焼結体上で行ってもよい。

【００１５】請求項５に記載のように、好ましくは、前
記溝を形成した後に、マザーのセラミックグリーンシー
ト積層体の下面に導電材を付与する工程がさらに備えら
れる。また、導電材の付与は、好ましくは、メッキによ
り行われる。

【００１６】

【発明の実施の形態】以下、本発明の非限定的な実施例
を説明することにより、本発明を明らかにする。

【００１７】（第１の実施例）図１及び図２は、本発明
の第１の実施例に係る電子部品のパッケージ構造を説明
するための各断面図である。

【００１８】このパッケージ構造１は、パッケージ材と
してのセラミック基板２と、セラミック基板２上に固定
されたキャップ３とからなるパッケージを有する。この
パッケージの閉空間内に電子部品素子としての圧電共振
子４が収納されている。

【００１９】圧電共振子４は、チタン酸鉛系圧電セラミ
ックスのような圧電セラミックスからなる圧電板４ａを
用いて構成されている。圧電板４ａ内には、中間高さ位
置に内部電極４ｂが形成されている。また、圧電板４ａ
の上面及び下面に、それぞれ、共振電極４ｃ，４ｄが形
成されている。共振電極４ｃ，４ｄ及び内部電極４ｂ
は、圧電板４ａの中央領域において重なり合っている。
他方、圧電板４ａは厚み方向に分極処理されている。

【００２０】共振電極４ｃ，４ｄは、圧電板４ａの一方
端面に引き出されており、一方端面に形成された接続電
極４ｅにより共通接続されている。他方、内部電極４ｂ
は、圧電板４ａの他方端面に引き出されており、該他方
端面に形成された接続電極４ｆに電気的に接続されてい
る。接続電極４ｆは、圧電板４ａの端面から上面及び下
面に至るように形成されている。

【００２１】圧電共振子４は、接続電極４ｅ，４ｆ間に
交流電圧を印加することにより、厚み縦振動モードの高
調波を利用した圧電共振子として動作する。すなわち、
共振電極４ｃ，４ｄ及び内部電極４ｂの重なり合ってい
る位置が、エネルギー閉じ込め型共振部として動作し、
厚み縦振動の高調波を利用した共振子して動作する。

【００２２】圧電共振子４において良好な共振特性を得
るには、共振部の振動が妨げられないことが必要であ
る。従って、圧電共振子４は、セラミック基板２から、
所定の厚みの空間Ａを隔ててセラミック板２上に搭載さ
れている。

【００２３】上記空間Ａを確保するために、セラミック
基板２には、セラミック基板２の上面２ａから上方に突
出したビアホール電極５，６が形成されている。ビアホ
ール電極５，６は、セラミック基板２を構成するための
セラミックグリーンシート積層体の貫通孔に導電ペース
トのような液状もしくはスラリー状の導電材を充填し、
セラミックグリーンシート積層体と一体焼成することに
より構成される。この場合、ビアホール電極５，６の焼
成後の冷却に際しての熱収縮率が、セラミック基板２の
熱収縮率に比べて小さくなるように材料を選択すること
により、焼成後に、図示のような突出部が構成されるこ
とになる。

【００２４】なお、ビアホール電極５，６の下端は、セ
ラミック基板２の下方に突出していない。これは、焼成
に際し、セラミック基板２がステージや支持体上に配置
されているため、熱収縮率の差による上記突出部がセラ
ミック基板２の下面側では形成されないことによる。

【００２５】圧電共振子４が上記ビアホール電極５，６
のセラミック基板２の上面２ａから上方に突出している
部分に配置されることにより、所定の厚みの空間Ａが確
実に形成される。なお、圧電共振子４のビアホール電極
５，６との接続は、導電性接着剤７ａ，７ｂを用いて行
われている。

【００２６】すなわち、導電性接着剤７ａ，７ｂは、接
続電極４ｆ及び共振電極４ｄを、それぞれ、ビアホール
電極５，６に電気的に接続すると共に、圧電共振子４を
セラミック基板２上に物理的に固定している。

【００２７】他方、セラミック基板２の下面において
は、ビアホール電極５，６にそれぞれ電気的に接続され
るように、セラミック基板２の下面の全幅に至る接続電
極８ａ，８ｂが形成されている。図２に示すように、接
続電極８ｂは、ビアホール電極６の下端に接続されてお
り、かつ接続電極８ｂの両端は、外部電極９ａ，９ｂに
接続されている。

【００２８】外部電極９ａ，９ｂは、セラミック基板２
の側面に形成されているが、段差２ｂより上方には至ら
ないように形成されている。すなわち、セラミック基板
２の対向し合う一対の側面には、それぞれ、段差２ｂ，
２ｂが形成されている。段差２ｂよりも上方部分２ｃに
比べて、下方部分２ｄの平面形状が小さくされている。
すなわち、段差より下方部分２ｄの平面形状は、上方部
分２ｃの平面形状を下方に投影した領域の内側に位置す
るように、段差２ｂが形成されている。

【００２９】外部電極９ａ，９ｂは、この下方部分２ｄ
に形成されている。従って、本実施例のパッケージ構造
１をプリント回路基板等に実装する場合、外部電極９
ａ，９ｂを利用してプリント回路基板上の電極ランドに
実装することができるので、半田などの接合部材が外部
電極９ａ，９ｂに付着し、フィレットが形成されている
状態を目視により容易に確認することができる。

【００３０】しかも、外部電極９ａ，９ｂは、セラミッ
ク基板２の上方部分２ｃよりも外形の小さな下方部分２
ｄに形成されているので、実装面積の低減を果たすこと
ができ、高密度実装に対応することができる。すなわ
ち、上方部分２ｃの平面積は、圧電共振子４の寸法及び
キャップ３の外寸により限定されるが、下方部分２ｄの
外形を、上方部分２ｃの外形よりも小さくし得るので、
パッケージ構造１を用いることにより、プリント回路基
板上における実装に必要な面積を確実に低減することが
できる。

【００３１】なお、特に図示はしないが、ビアホール電
極５についても、接続電極８ａを介して、セラミック基
板２の側面の下方部分２ｄに形成された外部電極に同様
に電気的に接続されている。

【００３２】好ましくは、上記外部電極９ａ，９ｂは、
下方部分２ｄにおいて、側面に形成された切欠に電極材
料を充填することにより形成される。この場合には、外
部電極９ａ，９ｂを、ビアホール電極５，６と同様の方
法により形成することができ、かつ後述の製造方法から
明らかなように、外部電極９ａ，９ｂの表面に半田付け
性に優れた導電膜などを容易に形成することができる。

【００３３】なお、本実施例では、パッケージ材として
セラミック基板２を用いたが、セラミック基板２以外の
他の絶縁性材料によりパッケージ材を構成してもよく、
パッケージ材の形状についても、平板状のものに限ら
ず、上方に開口を有する有底筒状部材であってもよい。

【００３４】また、第２のパッケージ材としてのキャッ
プ３を構成する材料についても、金属や合成樹脂など適
宜の材料を用いることができる。また、第２のパッケー
ジ材についても、下方に開いたキャップ状のものに限ら
ず、セラミック基板２に代えて有底筒状の部材を用いる
場合には、第２のパッケージ材を平板状の部材で構成し
てもよい。すなわち、本発明における第１，第２のパッ
ケージ材の形状については、内部に電子部品素子を収納
するための閉空間を形成し得る限り、特に限定されるも
のではない。

【００３５】（電子部品のパッケージ構造の製造方法）
次に、電子部品のパッケージ構造１の製造方法を、図３
〜図９を参照して説明する。

【００３６】まず、図３に示すように、マザーのセラミ
ックグリーンシート積層体１１を用意する。マザーのセ
ラミックグリーンシート積層体１１は、セラミック基板
２の下方部分２ｄを構成するために用意されているもの
である。マザーのセラミックグリーンシート積層体１１
には、外部電極９ａ，９ｂの形成位置に対応する位置
に、貫通孔１１ａ，１１ｂが形成されている。また、ビ
アホール電極５，６が形成される位置に対応する位置に
貫通孔１１ｃ，１１ｄが形成されている。上記貫通孔１
１ａ〜１１ｄの形成は、マザーのセラミックグリーンシ
ート積層体１１を得た後に、パンチング等により容易に
行い得る。

【００３７】次に、図４に示すように、マザーのセラミ
ックグリーンシート積層体１１の上記貫通孔１１ａ〜１
１ｃ内に導電材１２ａ〜１２ｃを注入する。貫通孔１１
ｄについても、同様に導電材が注入される。この導電材
の注入は、マザーのセラミックグリーンシート積層体１
１の上面から導電材を付与し、スキージを用いて注入す
ることができ、この場合、導電材１２ａ〜１２ｃは、図
４に示すように、マザーのセラミックグリーンシート積
層体１１の上面において、貫通孔１１ａ〜１１ｃの周囲
に付着しない。なお、マザーのセラミックグリーンシー
ト積層体１１の下面側は支持体に支持されているため、
導電材１２ａ〜１２ｃは、下面側においても貫通孔１１
ａ〜１１ｃの周囲に付着しない。

【００３８】次に、図５に示す複数枚の第２のセラミッ
クグリーンシート１３を用意する。第２のマザーのセラ
ミックグリーンシートには、予め、ビアホール電極５，
６が形成される位置、すなわち貫通孔１１ｃ，１１ｄが
形成されている位置に対応する位置に貫通孔１３ａが形
成されている。また、貫通孔１３ａには、導電材がスキ
ージを用いて充填されている。なお、図５以下において
は、複数枚の第２のマザーのセラミックグリーンシート
が積層された積層体を参照番号１３で一括して示すこと
とする。

【００３９】次に、図６に示すように、マザーのセラミ
ックグリーンシート積層体１１の上面に、さらに、複数
枚の第２のマザーのセラミックグリーンシート１３を積
層する。すなわち、貫通孔１３ａを、貫通孔１１ｃ，１
１ｄが形成されている位置に合わせて第２のマザーのセ
ラミックグリーンシート１３を積層する。しかる後、得
られた積層体１４全体を厚み方向に加圧し、マザーのセ
ラミックグリーンシート１１，１３を圧着する。

【００４０】次に、積層体１４の下面から、ダイシング
し、溝１５，１５を形成する（図７参照）。溝１５，１
５の形成に際しては、隣り合うパッケージ材に対応する
位置で、しかも導電材１２ａ，１２ｂが充填されている
部分の中心を通るようにダイシングを行う。その結果、
溝１５，１５間に、個々のパッケージ材に対応した部分
が構成されることになり、溝１５の側面に、図２に示し
た外部電極９ａ、９ｂと同様の形状となるように導電材
１２ａ´，１２ｂ´が側面に形成された切欠内に充填さ
れた構造が得られる。

【００４１】次に、積層体１４を焼成し、図８に示すマ
ザーの焼結体１６を得る。マザーの焼結体１６では、導
電材１２ａ〜１２ｃが焼き付けられて、それぞれ、外部
電極９ａ，９ｂ及びビアホール電極６が形成されてい
る。ビアホール電極６については、その熱収縮率がセラ
ミックスの熱収縮率よりも小さいため、図示のように、
焼結体１６の上面１６ａから上方に突出されることにな
る。ビアホール電極５についても同様となる。

【００４２】次に、マザーの焼結体１６の下面の全面に
メッキにより導電膜１７を形成する。導電膜１７は、メ
ッキ以外の蒸着、スパッタリングもしくはイオンプレー
ティングなどの適宜の薄膜形成方法により形成すること
ができるが、接続電極８ｂとして機能させるのに十分な
膜厚の導電膜を形成するには、上記メッキ法を用いるこ
とが望ましい。また、導電膜１７の材料についても、Ａ
ｇ、Ｃｕ、Ａｌもしくはこれらの合金などの適宜の導電
性材料を用いることができる。

【００４３】上記導電膜１７を形成した後、マザーの焼
結体１６を、図９に示す一点鎖線Ｂに沿って分断する。
このようにして、図１及び図２に示したセラミック基板
２を得ることができる。なお、図１及び図２では、外部
電極９ａ，９ｂは単一の層として図示したが、この製造
方法によれば、接続電極８ｂを形成している導電膜が外
部電極９ａ，９ｂ上及び段差２ｂにも至るように形成さ
れる。もっとも、外部電極９ａ，９ｂ上及び段差２ｂ上
への導電膜の形成を防止するには、上記導電膜１７の形
成に際し、適宜のマスクを用いればよい。

【００４４】もっとも、導電膜１７の形成に際し、導電
膜１７として、半田付け性に優れた材料、例えば、Ｓ
ｎ、Ｐｂもしくはこれらの合金を用いれば、外部電極９
ａ，９ｂ上に導電膜１７が至るように導電膜１７を形成
することにより、外部電極９ａ，９ｂの半田付け性を高
めることも可能である。その場合には、導電膜１７の前
に、予め、接続電極８ｂを形成するための導電膜を別途
形成しておいてもよい。

【００４５】本実施例の製造方法では、上記のように、
外部電極９ａ，９ｂは、ビアホール電極６と同様に、貫
通孔に導電材を注入し、焼成後、固化させることにより
形成することができる。すなわち、同一の手法で、ビア
ホール電極５，６と外部電極９ａ，９ｂとを形成するこ
とができる。

【００４６】加えて、外部電極９ａ，９ｂを、上記のよ
うにマザーの積層体１６の段階でダイシングにより容易
に形成することができる。しかも、外部電極９ａ，９ｂ
上への半田付け性に優れたメッキ層の形成等について
も、マザーの焼結体１６の段階で容易に行うことができ
る。従って、製造工程を複雑にすることなく、小型であ
り、実装面積の小さなセラミック基板２を容易に得るこ
とができる。

【００４７】なお、電子部品のパッケージ構造１を得る
にあたっては、上記のようにして得たセラミック基板２
上に、導電性接着剤を用い、圧電共振子４を固定し、し
かる後、キャップ３を絶縁性接着剤などを用いてセラミ
ック基板２の上面に接合すればよい。この圧電共振子４
の搭載及びキャップ３の接合については、従来より公知
の適宜の接合方法を用いることができる。すなわち、導
電性接着剤に代えて、半田等の他の接合材を用いてもよ
い。

【００４８】（変形例）図１０は、第１の実施例の電子
部品のパッケージ構造１の変形例を説明するための略図
的断面図である。図１０に示すパッケージ構造２１で
は、第１の実施例で用いたセラミック基板２上に、キャ
ップ３に代えて、第２のパッケージ材として、絶縁性セ
ラミックスよりなる枠材２２及び蓋材２３が用いられて
いる。その他の点については、第１の実施例のパッケー
ジ構造１と同様である。

【００４９】枠材２２は、アルミナなどの絶縁性セラミ
ックスからなり、平面形状が矩形枠状とされている。こ
の枠材２２は、絶縁性接着剤を用いてセラミック基板２
の上面に接着固定されている。あるいは、この枠材２２
はセラミック基板２と同一材料で構成され、セラミック
基板２と同時焼成されたものであってもよい。また、枠
材２２の上面には、アルミニウムなどの金属板あるいは
絶縁性セラミック板よりなる平板状の蓋材２３が絶縁性
接着剤を用いて固定されている。このように、第２のパ
ッケージ材を構成する部材についても、２以上の部材を
接合して構成してもよく、かつその形状についても、電
子部品素子を収納する閉空間を構成し得る限り、特に限
定されるものではない。

【００５０】

【発明の効果】請求項１に記載の発明に係る電子部品の
パッケージ構造では、パッケージ材の側面に段差が形成
されており、段差より下方部分の平面形状が、段差より
上方部分の平面形状を下方に投影した領域の内側に位置
しているため、並びに、外部との接続のための外部電極
が、下方部分の側面に形成されているので、プリント回
路基板などに実装する際に、実装面積を低減することが
でき、高密度実装に対応することができる。

【００５１】また、外部電極、パッケージ材の側面の下
方部分に形成された切欠に電極材料を充填することによ
り形成されているので、マザーのセラミック焼結体から
上記パッケージ材を製造するに際し、マザーの焼結体段
階でビアホール電極と同様の方法により電極材料を貫通
孔に注入した後、焼成後にダイシングすることにより、
容易に外部電極を形成することができる。加えて、外部
電極上へのメッキ膜などの導電膜の形成についても、マ
ザーのパッケージ材段階で容易に行うことができる。

【００５２】請求項２に記載の発明では、パッケージ材
の上面に第２のパッケージ材が固定されて電子部品素子
を収納するための閉空間が形成されているので、電子部
品素子を確実に封止することができ、信頼性に優れた電
子部品のパッケージ構造を得ることができる。

【００５３】請求項３に記載の発明では、外部電極と電
子部品素子とが、パッケージ材の上面から下面に連なる
ビアホール電極と、ビアホール電極及び外部電極に接続
されるようにパッケージ材の下面に形成された接続電極
を介して電気的に接続されているので、パッケージ構造
の外表面を利用せずに電子部品素子を外部電極に接続す
ることができる。従って、パッケージ構造の大型化を招
くことなく、上記外部電極と電子部品素子とを電気的に
接続することができ、電子部品のパッケージ構造の小型
化が図られる。

【００５４】請求項４に記載の発明に係る製造方法によ
れば、マザーの積層体を用意した後に、隣り合うパッケ
ージ材間において、積層体の下面から段差に相当する位
置までダイシングして溝を形成することにより、溝に露
出した外部電極が形成される。また、ダイシング後に、
マザーのセラミックグリーンシート積層体を焼成するこ
とにより、上記パッケージ材を完成させ得るだけでな
く、外部電極が容易に完成される。従って、マザーの焼
結体を溝に沿って分断することにより、個々のパッケー
ジ材を容易に得ることができる。すなわち、請求項１に
記載の発明に係る電子部品のパッケージ構造に用いられ
るパッケージ材を、製造工程を煩雑化させることなく容
易に得ることができ、電子部品のパッケージ構造を能率
よくかつ安定に生産することができる。

【００５５】請求項５に記載の発明では、マザーのセラ
ミックグリーンシート積層体の下面に導電膜を形成する
工程を備えるため、この導電膜の形成により、電子部品
素子と外部電極との接続のための接続電極を形成した
り、あるいは外部電極表面に半田付け性を高めるための
導電膜を付与したりすることができる。

【００５６】請求項６に記載の発明では、上記導電膜の
形成がメッキにより行われるため、導電膜を接続電極と
して用いる場合、十分な膜厚の電極を確実に形成するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る電子部品のパッケ
ージ構造を示す断面図。

【図２】図１に示した電子部品のパッケージ構造の横断
面図。

【図３】本発明の電子部品のパッケージ構造の製造方法
の一実施例を説明するための斜視図であり、マザーのセ
ラミックグリーンシート積層体を示す部分切欠斜視図。

【図４】マザーのセラミックグリーンシート積層体に導
電材を注入した状態を示す部分切欠断面図。

【図５】複数枚の第２のマザーのセラミックグリーンシ
ートを積層した状態を示す断面図。

【図６】マザーのセラミックグリーンシート積層体にお
いて、第２のマザーのセラミックグリーンシートの貫通
孔に導電材を注入した状態を示す部分切欠断面図。

【図７】マザーのセラミックグリーンシート積層体をダ
イシングした後の状態を示す部分切欠断面図。

【図８】マザーのセラミックグリーンシート積層体を焼
成して得られたマザーの焼結体を示す部分切欠断面図。

【図９】マザーの焼結体の下面に導電膜を形成した状態
を示す部分切欠断面図。

【図１０】第１の実施例の電子部品のパッケージ構造の
変形例を説明するための横断面図。

【図１１】（ａ）及び（ｂ）は、従来の電子部品のパッ
ケージ構造の一例を示す平面図及び断面図。

【符号の説明】

１…電子部品のパッケージ構造 ２…セラミック基板（パッケージ材） ２ａ…上面 ２ｂ…段差 ２ｃ…上方部分 ２ｄ…下方部分 ３…第２のパッケージ材としてのキャップ ４…電子部品素子としての圧電共振子 ５，６…ビアホール電極 ８ａ，８ｂ…接続電極 ９ａ，９ｂ…外部電極 １１…マザーのセラミックグリーンシート積層体 １１ａ，１１ｂ…貫通孔 １２ａ，１２ｂ…導電材 １３…第２のマザーのセラミックグリーンシート積層体 １５…ダイシングにより形成された溝 １６…焼結体 １７…導電膜 ２１…電子部品のパッケージ構造 ２２…枠材 ２３…蓋材

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 守 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 井上 二郎 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 開田 弘明 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭61−290758（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12 H03H 9/02

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 下面が回路基板に実装される面とされて
   いるパッケージ材と、前記パッケージ材上に搭載された
   電子部品素子とを備える電子部品のパッケージ構造であ
   って、 前記パッケージ材の側面に段差が形成されており、段差
   より下方部分の平面形状が、段差より上方部分の平面形
   状を下方に投影した領域の内側に位置しており、 前記パッケージ材の側面の前記下方部分に前記電子部品
   素子と電気的に接続された外部電極が形成されて、前記
   外部電極が、前記パッケージ材の側面の下方部分に形成
   された切欠に電極材料を充填することにより形成されて
   いることを特徴とする、電子部品のパッケージ構造。
2. 【請求項２】 前記電子部品素子を収納するための閉空
   間を形成するために、前記パッケージ材の上面に固定さ
   れた第２のパッケージ材をさらに備えることを特徴とす
   る、請求項１に記載の電子部品のパッケージ構造。
3. 【請求項３】 前記外部電極と前記電子部品素子とが、
   前記パッケージ材の上面から下面に連なるビアホール電
   極と、該ビアホール電極及び前記外部電極に接続される
   ようにパッケージ材の下面に形成された接続電極とを介
   して電気的に接続されている、請求項１または２に記載
   の電子部品のパッケージ構造。
4. 【請求項４】 請求項１に記載の発明に係る電子部品の
   パッケージ構造の製造方法であって、前記外部電極の形
   成位置に対応した部分に貫通孔が形成されており、前記
   パッケージ材の段差より下方部分を構成するためのマザ
   ーのセラミックグリーンシート積層体を用意する工程
   と、 前記マザーのセラミックグリーンシート積層体の貫通孔
   に導電材を注入する工程と、 前記マザーのセラミックグリーンシート積層体上に、パ
   ッケージ材の段差よりも上方部分に相当する部分を構成
   するために複数枚の第２のマザーのセラミックグリーン
   シートを積層し、積層体を得る工程と、 前記積層体を厚み方向に加圧する工程と、 前記積層体の隣り合うパッケージ材間において積層体の
   下面から前記段差に相当する位置までダイシングして溝
   を形成し、該溝に露出するように前記外部電極を形成す
   る工程と、 ダイシング後にマザーのセラミックグリーンシート積層
   体を焼成し、セラミックスを焼結すると共に導電材を焼
   き付けて外部電極を完成し、マザーの焼結体を得る工程
   と、 前記マザーの焼結体を溝に沿って分断し、個々のパッケ
   ージ材を得る工程と、 電子部品素子を搭載する工程とを備えることを特徴とす
   る、請求項１に記載の電子部品のパッケージ構造の製造
   方法。
5. 【請求項５】 前記溝の形成後に、マザーのセラミック
   グリーンシート積層体の下面に導電材を付与する工程を
   さらに備え、前記マザーの焼結体を得る工程において、
   該導電材を焼き付けて導電膜を形成する、請求項４に記
   載の電子部品のパッケージ構造の製造方法。
6. 【請求項６】 前記導電膜の形成をメッキにより行う、
   請求項５に記載の電子部品のパッケージ構造の製造方
   法。