JPH1126901A - セラミック基板、電子部品及びセラミック基板の製造方法 - Google Patents

セラミック基板、電子部品及びセラミック基板の製造方法

Info

Publication number
JPH1126901A
JPH1126901A JP17483897A JP17483897A JPH1126901A JP H1126901 A JPH1126901 A JP H1126901A JP 17483897 A JP17483897 A JP 17483897A JP 17483897 A JP17483897 A JP 17483897A JP H1126901 A JPH1126901 A JP H1126901A
Authority
JP
Japan
Prior art keywords
electrode
ceramic substrate
electronic component
ceramic
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17483897A
Other languages
English (en)
Inventor
Satoru Ishino
悟 石野
Kenji Kubota
憲二 窪田
Takeshi Saito
毅 斉藤
Michinobu Maesaka
通伸 前阪
Mamoru Ogawa
守 小川
Jiro Inoue
二郎 井上
Hiroaki Kaida
弘明 開田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP17483897A priority Critical patent/JPH1126901A/ja
Publication of JPH1126901A publication Critical patent/JPH1126901A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 プリント回路基板などに実装した際に半田等
による接合部分を目視により容易に観察することがで
き、かつ小型化を図り得る電子部品搭載用セラミック基
板を提供する。 【解決手段】 セラミック基板2の側面に、平面視端縁
上の切欠2g,2hが形成されており、該切欠2g,2
hに電極材料がほぼ完全に充填されることにより外部電
極11c,11dが形成されているセラミック基板2。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば圧電共振子
などの電子部品素子をパッケージ化するのに用いられる
セラミック基板及びその製造方法に関し、より詳細に
は、セラミック基板の側面に外部との接続のための外部
電極が形成されているセラミック基板及びその製造方法
に関する。
【0002】
【従来の技術】電子部品の中には、実装された際に回路
基板と電子部品との一部が接触しないことが求められて
いるものがある。例えば、圧電共振子では、共振部の振
動を妨げないために、共振部が回路基板から所定の空間
を隔てて配置される必要がある。
【0003】また、発熱を伴う電子部品においては、プ
リント回路基板などへの熱伝導を抑制するために、プリ
ント回路基板と電子部品とが所定の空間を隔てて配置さ
れることが求められる。
【0004】そこで、この種の電子部品では、従来、電
子部品素子を表面実装可能なパッケージ内に収納した構
造が用いられている。もっとも、パッケージ内に電子部
品素子を収納した構造では、パッケージを用いるため、
外形が大きくなりがちであり、その小型化が強く求めら
れている。
【0005】特開平5−83074号公報には、圧電共
振子をパッケージに収納してなる電子部品の一例が開示
されている。図16(a)及び(b)は、この先行技術
に記載のパッケージ構造を示す部分切欠平面図及び断面
図である。
【0006】パッケージ構造61では、絶縁基板62
と、キャップ63とによりパッケージが構成されてい
る。このパッケージ内には圧電共振子64が収納されて
いる。また、基板62には、スルーホール電極65a〜
65cが形成されている。スルーホール電極65a〜6
5cは、基板62に貫通孔を形成し、該貫通孔の内周面
に電極材料を付与することにより構成されている。この
場合、電極は、貫通孔の内周面だけでなく、フランジ状
部分を構成するように上面及び下面にも至っている。
【0007】圧電共振子64は、上記スルーホール電極
65a〜65cに対し、導電性接着剤66a〜66cを
介して接合されている。導電性接着剤66a〜66c
は、スルーホール電極65a〜65c内に入り込んでい
るだけでなく、スルーホール電極65a〜65cの基板
62の上面のフランジ部分にも接合されている。
【0008】パッケージ構造61では、上記スルーホー
ル電極65〜65cを用いて圧電共振子64を外部に引
き出しているため、キャップ63の外側の領域を狭くす
ることができ、それによって小型化が図られるとされて
いる。
【0009】
【発明が解決しようとする課題】しかしながら、上記パ
ッケージ構造61では、セラミック基板62の下面にお
いてスルーホール電極65a〜65cが露出されてお
り、該スルーホール電極65a〜65cにおいて、例え
ばプリント回路基板上の電極ランドに接合される。従っ
て、プリント回路基板に実装した後に、外部から目視に
より接合部分の状態を確認することが困難であるという
問題があった。
【0010】電子部品においては、表面実装後に、接合
部分に形成される半田付け等を外部から容易に目視によ
り確認し得ることが強く求められているが、上記パッケ
ージ構造61では、このような要求に応えることができ
なかった。
【0011】本発明の目的は、電子部品素子をパッケー
ジ化するのに好適に用い得るセラミック基板であって、
電子部品の小型化を進めることができ、かつプリント回
路基板などに実装した際に接合部分を外部から目視によ
り容易に確認することが可能な構造を備えたセラミック
基板及びその製造方法を提供することにある。
【0012】また、本発明の他の目的は、上記セラミッ
ク基板を用いた電子部品を提供することにある。
【0013】
【課題を解決するための手段】請求項1に記載の発明
は、側面に外部電極が形成されているセラミック基板で
あって、前記外部電極が、セラミック基板側面の切欠に
電極材料がほぼ完全に充填されて形成されていることを
特徴とする。
【0014】請求項1に記載の発明に係るセラミック基
板において、上記外部電極は、セラミック基板の厚み方
向に対向している方向の面に露出するように形成されて
もよく、あるいは請求項2に記載のように、セラミック
基板の厚み方向一方面に露出しているが、他方面には露
出していないように外部電極を形成してもよい。
【0015】また、好ましくは、請求項3に記載のよう
に、セラミック基板の側面には段差が形成され、該段差
より下方部分の平面形状が、段差より上方部分の平面形
状を下方に投影した領域の内側に位置するように構成さ
れ、この場合、外部電極は、セラミック基板の側面にお
いて上述した下方部分にのみ形成される。
【0016】請求項4に記載の発明に係る電子部品は、
請求項1〜3に記載の発明に係るセラミック基板上に搭
載された電子部品素子をさらに備えることを特徴とし、
該電子部品素子は上記外部電極に電気的に接続されてい
る。
【0017】請求項5に記載の発明は、請求項1に記載
のセラミック基板の製造方法であって、前記外部電極の
形成位置に対応した部分に貫通孔が形成されているマザ
ーのセラミックグリーンシート積層体を用意する工程
と、前記マザーのセラミックグリーンシート積層体の貫
通孔に導電材を注入する工程と、前記マザーのセラミッ
クグリーンシート積層体を、導電材が注入された貫通孔
の略中心を通るように厚み方向に切断し、セラミック基
板の側面に相当する側面を露出させる工程と、切断後に
セラミックグリーンシート積層体を焼成し、セラミック
基板を得ると共に導電材を焼き付けて前記外部電極を形
成する工程とを備えることを特徴とする。
【0018】請求項5に記載のセラミック基板の製造方
法では、請求項6に記載のように、前記マザーのセラミ
ックグリーンシート積層体に、導電材を注入した後に、
マザーのセラミックグリーンシート積層体上に複数枚の
第2のマザーのセラミックグリーンシートを積層する工
程をさらに備えていてもよい。
【0019】
【発明の実施の形態】以下、図面を参照しつつ、本発明
の非限定的な実施例につき説明する。 (第1の実施例)図1は、本発明の1実施例に係るセラ
ミック板を用いた電子部品を示す断面図、図2は図1の
A−A線に沿う断面図である。
【0020】図1に示す電子部品1では、パッケージ材
としての基板2上に電子部品素子として圧電共振子3が
搭載されている。また、基板2には、圧電共振子3を囲
繞するように金属よりなるキャップ4が固定されてい
る。すなわち、キャップ4は、下方に開いた形状を有
し、基板2の上面に接着剤(図示せず)により固定され
て、圧電共振素子3を収納する内部空間を構成してい
る。
【0021】基板2は、例えば、アルミナなどの絶縁性
セラミックスよりなる。基板2には、ビアホール電極
5,6が形成されている。ビアホール電極5,6は、基
板2を貫いており、かつ上端が基板2の上面2aから上
方に突出されている。ビアホール電極5,6の下面は、
基板2の下面2bに露出しており、かつ基板2の下面2
b上に形成されている端子電極7a,7bに接続されて
いる。
【0022】圧電共振子3は、例えば、チタン酸鉛系圧
電セラミックスのような圧電セラミックスにより構成さ
れた圧電体3aを用いて構成されている。圧電体3a
は、厚み方向に分極処理されており、内部に内部電極3
bを有する。また、内部電極3bと圧電体3aの中央領
域で重なり合うように、電極3c,3dが圧電体3aの
上面及び下面に形成されている。圧電共振子3の一方端
部に形成されており、かつ圧電体3aの下面に至る端子
電極3eに内部電極3bが電気的に接続されている。他
方、電極3c,3dは、圧電体3aの他方端部に形成さ
れている端子電極3fにより相互に電気的に接続されて
いる。
【0023】圧電共振子3は、厚み縦振動モードを利用
したエネルギー閉じ込め型圧電共振子であり、端子電極
3e,3f間に交流電圧を印加することにより駆動され
る。圧電共振子3は、基板2上において、ビアホール電
極5,6の基板2の上面2aから突出している部分の先
端に載置され、かつ導電性接着剤8a,8bにより固定
されている。
【0024】ビアホール電極5,6の上端が、上記のよ
うに基板2の上面2aから上方に突出しているため、圧
電共振子3の下面と、基板2の上面2aとの間に、共振
部の共振を妨げないための十分な厚みの空間9が確保さ
れる。
【0025】ここで、ビアホール電極5,6は、基板2
に形成されている貫通孔に電極材料を充填することによ
り構成されている。また、ビアホール電極5,6の上方
の上記突出部は、以下の製造方法により形成される。
【0026】すなわち、基板2を得るにあたり、支持フ
ィルム上において、複数枚のセラミックグリーンシート
を積層し、セラミックグリーンシート積層体を得る。次
に、セラミックグリーンシート積層体に、ビアホール電
極5,6が形成される部分において貫通孔を形成する。
次に、支持フィルムに支持されたセラミックグリーンシ
ート積層体の上方から、スキージを用い、導電ペースト
などの液状またはスラリー状の導電材を上記貫通孔に充
填する。スキージで導電材を上記貫通孔に充填している
ため、充填後には、貫通孔に充填された電極材料の上面
は、セラミックグリーンシート積層体の上面と面一とな
る。
【0027】しかしながら、上記セラミックグリーンシ
ート積層体を焼成して、基板2を得ると、セラミックス
の焼成後の冷却に際しての熱収縮率が、電極材料の熱収
縮率に比べて高いため、言い換えれば、電極材料の熱収
縮率の方が小さいため、図1に示されているように、ビ
アホール電極5,6の上方には、基板2の上面2aから
上方に突出した突出部が形成されることになる。
【0028】本願発明者の実験によれば、上記突出部を
形成するには、貫通孔に充填される電極材料の焼成後の
冷却に際しての収縮率に比べセラミックスの熱収縮率を
1〜20%高く設定すれば、圧電共振子3の下方に十分
な厚みの空間9を確実に形成し得ることが確かめられ
た。なお、上記熱収縮率の差が1%未満の場合には、ビ
アホール電極5,6の突出部の高さが不十分となり、十
分な厚みの空間9を形成することができないことがあ
り、20%を超えると、ビアホール電極5,6の突出部
が必要以上に高くなり、圧電共振子3が不安定となり、
導電性接着剤8a,8bによる接着作業が安定に行い難
くなったり、特性に悪影響を与えたりすることがある。
また、電子部品1の低背化を進めることが困難となる。
【0029】本実施例の電子部品の特徴は、図2及び図
3に示すように、基板2の側面にビアホール電極5,6
と同様の方法により形成された外部電極11a,11
b,11c,11dが形成されていることにある。
【0030】すなわち、外部電極11a,11b,11
c,11dは、基板2の側面2c,2dに形成された平
面視で半円状の切欠2e〜2h内に電極材料を完全に充
填することにより形成されている。すなわち、外部電極
11a〜11dを構成している電極材料は、切欠2e〜
2h内をほぼ充填するように付与されており、基板2の
上面及び下面には至らないように付与されている。
【0031】上記外部電極11a〜11dは、ビアホー
ル電極5,6と同様の手法により形成される。この外部
電極11a〜11dの製造方法を、図6〜図8を参照し
て説明する。なお、図6〜図8では、ビアホール電極
5,6を形成する部分については図示を省略しているこ
とを指摘しておく。まず、セラミック基板2を複数得る
ためのマザーのセラミックグリーンシート積層体21を
用意する。セラミックグリーンシート積層体21は、外
部電極11a〜11dが形成されている部分に相当する
位置に、切欠2e〜2hの平面形状を2倍とした円形の
貫通孔22が形成されている。
【0032】しかる後、図7に示すように、貫通孔22
内に、導電材をスキージを用いて充填する。この場合、
導電材23は、セラミックグリーンシート積層体21の
上面及び下面には至らないように付与される。
【0033】次に、図7に一点鎖線Bで示すように、注
入された導電材23の中心を通るようにマザーのセラミ
ックグリーンシート積層体21を厚み方向に切断し、図
8に示すセラミックグリーンシート積層体24を得る。
ここでは、側面に、平面視半円状の切欠が形成され、か
つ該切欠内に導電材23’が充填されている。このセラ
ミックグリーンシート積層体24を焼成することによ
り、外部電極11a〜11dが形成されたセラミック基
板2を得ることができる。
【0034】従って、外部電極11a〜11dは、ビア
ホール電極5,6と同一工程により形成される。しか
も、外部電極11c,11dは、基板2の下面に形成さ
れている端子電極7bに電気的に接続されるように形成
されている。
【0035】よって、電子部品10をプリント回路基板
などに表面実装する際には、外部電極11a〜11dを
利用して半田付け等によりプリント回路基板などの電極
ランドに接合することができる。この場合、側面に形成
されている外部電極11a〜11dが電極ランドと接合
される際に半田フィレットを形成するが、外部から目視
により外部電極11a〜11dと電極ランドとの接合状
態を容易に確認することができる。
【0036】本実施例では、上記のように外部電極11
a〜11dの形成により、プリント回路基板などに実装
した際の接続状態を目視により容易に確認することがで
きるだけでなく、基板の側面にスルーホール電極と同様
にして外部電極が形成されている従来の電子部品(図1
9)に比べて基板の寸法を小さくすることができる。こ
れを、図4及び図5を参照して説明する。
【0037】図4(a)は、従来から公知のスルーホー
ル電極を示す部分切欠断面図である。スルーホール電極
71は、基板72に貫通孔72aを形成し、該貫通孔7
2aの内周面、上面及び下面に至るように電極材料を付
与することにより形成されている。
【0038】これに対して、ビアホール電極は、図4
(b)に示すように、基板12に貫通孔12aを形成
し、該貫通孔12a内に電極材料13を充填することに
より形成される。
【0039】従って、マザーのセラミック積層体段階
で、上記スルーホール電極71を形成し、図4(a)の
一点鎖線C−Cに沿って切断し、平面視半円状の外部電
極71Aを形成した場合、図5(a)に示すように、基
板72の上面及び下面において、スルーホール電極71
のフランジ部71aが切欠73よりも内側に至るように
形成される。
【0040】これに対して、上記ビアホール電極13の
中心に沿って切断し、図5(b)に示すように外部電極
13Aを形成した場合、外部13Aは、基板12の切欠
12aよりも内側には至らない。よって、図5(a)に
示す外部電極71Aの内側端と、基板72に実装される
電子部品素子Xとの間の距離を、図5(b)における外
部電極13Aの内側端と基板12に実装される電子部品
素子Xとの間の距離を等しくした場合、フランジ部71
aを有しない分だけ、基板72に比べて基板12の寸法
を小さくすることができる。すなわち、スルーホール電
極と同様にして形成された外部電極71Aに比べ、ビア
ホール電極と同様にして形成されている外部電極13A
を用いることにより、基板の小型化を図り得る。
【0041】従って、本実施例では、上記外部電極11
a〜11dが形成されているが、従来のスルーホール電
極と同様にして形成された外部電極を用いる場合に比
べ、基板2の小型化、ひいては電子部品1の小型化を図
り得る。
【0042】(変形例)図1に示した実施例では、基板
2の側面に形成される外部電極11c,11dが基板2
の上面から上方に突出するように形成されていたが、外
部電極11c,11dに代えて、図9に示すように中間
高さ位置に至る外部電極11e,11fを形成してもよ
い。外部電極11e,11fを形成した場合において
も、電子部品14をプリント回路基板等に実装した場
合、プリント回路基板上の電極ランドと外部電極11
e,11fとの半田による接合状態を外部から目視によ
り容易に確認することができる。また、第1の実施例の
場合と同様に、基板2の小型化も図り得る。
【0043】なお、外部電極11e,11fの形成は、
以下のように行い得る。セラミックグリーンシートを積
層してセラミックグリーンシート積層体を得るに際し、
支持フィルム上において、外部電極11e,11fが形
成されるセラミック層に相当する枚数のセラミックグリ
ーンシートを積層する。この場合、予め、各セラミック
グリーンシートには、外部電極11e,11fが形成さ
れる部分に貫通孔を形成しておき、かつ各貫通孔に導電
材を注入しておく。この導電材が注入された対応する貫
通孔を整合させて複数枚のセラミックグリーンシートを
積層する。次に、外部電極11e,11fの上端よりも
上方に位置するセラミック層に応じた枚数の第2のセラ
ミックグリーンシートを積層する。この場合も、積層に
先立ち、第2のセラミックグリーンシートには、ビアホ
ール電極5,6が形成される位置に貫通孔を形成し、該
貫通孔に導電材を充填しておく。
【0044】次に、マザーのセラミックグリーンシート
積層体を個々の基板単位に切断し、焼成することによ
り、上記外部電極11e,11fが形成されている基板
2を得ることができる。
【0045】図10(a)及び(b)は、第1の実施例
の電子部品1の他の変形例を示す縦断面図及び横断面図
である。電子部品1では、セラミック基板2上にキャッ
プ4が固定されていたが、本発明において、電子部品素
子を収納するためのパッケージの構造については適宜変
更し得る。
【0046】すなわち、図10(a),(b)に示すよ
うに、圧電共振子3よりも厚みの大きな枠材26を用
い、枠材26の上面に平板状の蓋材27を固定し、パッ
ケージを構成してもよい。図10(a)及び(b)に示
す電子部品28では、キャップ4(図1)に代えて、上
記枠材26及び平板状の蓋材27が用いられていること
を除いては、パッケージ構造1と同様に構成されてい
る。なお、枠材26及びキャップ27を構成する材料に
ついても、特に限定されるものではない。
【0047】(第2の実施例)図11〜図15を参照し
て本発明の第2の実施例に係る電子部品のパッケージ構
造を説明する。
【0048】本実施例では、図11に分解斜視図で示す
ように、上方に開口31aを有する有底角筒状のパッケ
ージ材31と、開口31を閉成するように固定される平
板状の蓋材32とによりパッケージが構成されている。
このパッケージ内に、電子部品素子としての圧電共振子
3が収納される。圧電共振子3は、図1に示した圧電共
振子3と同様に構成されている。
【0049】従って、本実施例で得られる電子部品33
は、図12に示すように、全体が略直方体状の形状を有
する。このパッケージ構造33の縦断面図を図13に、
図13の一点鎖線D−Dに沿う部分を図14に横断面図
で、図13の一点鎖線E−Eに沿う部分に相当する断面
を図15に示す。
【0050】パッケージ材31は、アルミナなどの誘電
体セラミックスにより構成されている。パッケージ材3
1には、セラミック層を貫くように、ビアホール電極3
5,36,40が形成されている。ビアホール電極3
5,36は、パッケージ材31の内底31bから上方に
突出されている。従って、パッケージ材31上に搭載さ
れた圧電共振子3は、所定の厚みの空間Aを隔てて内底
31bから浮かされた状態で配置されている。また、導
電性接着剤37a,37bにより、圧電共振子3がビア
ホール電極35,36に接続されている。
【0051】他方、パッケージ材31は、一対の対向し
合う側面において、段差31c,31dを有する。図1
4に示すように、ビアホール電極36は、この段差31
c,31dが形成されている高さ位置まで延ばされてい
る。ビアホール電極36の下端は、段差31c,31d
が形成されている高さ位置に形成されている接続電極3
8に電気的に接続されている。
【0052】また、パッケージ材31の内底31bと段
差31dとの間には、コンデンサを構成するための複数
の内部電極が形成されている。すなわち、ビアホール電
極35,36に接続されている複数の内部電極39a
と、ビアホール電極40に接続されている複数の内部電
極39bとが形成されている。内部電極39aと内部電
極39bとは、セラミック層を介して重なり合うように
配置されている。
【0053】ビアホール電極40は、内部電極39bの
うち、最上部の内部電極に接続されており、上端は図1
3から明らかなように内底31bに至っていない。他
方、ビアホール電極40の下端は、段差31c,31d
が形成されている高さ位置まで至っており、接続電極4
1に電気的に接続されている。
【0054】また、パッケージ材31の段差31c,3
1dよりも下方部分においては、側面に、外部電極42
a〜42cが形成されている(図11参照)。外部電極
42a〜42cは、それぞれ、向かい合う一対の側面に
形成されており、第1の実施例と同様に、平面視半円状
の切欠に電極材料を充填して形成されている。
【0055】図14に示すように、外部電極42c,4
2cは、接続電極38に電気的に接続されており、従っ
てビアホール電極36に電気的に接続されている。他
方、図15に示すように、外部電極42b,42bは接
続電極41に接続されており、従ってビアホール電極4
1に電気的に接続されている。
【0056】よって、本実施例の電子部品33では、外
部電極42a〜42c間に、圧電共振子と2個のコンデ
ンサを接続した回路構成が実現される。このように、本
発明に係る電子部品では、パッケージ材内に複数の内部
電極を形成したコンデンサを構成してもよく、この場合
には、該複数の内部電極がビアホール電極に電気的に接
続されて、所望の回路が構成されることになる。
【0057】本実施例の電子部品のパッケージ構造33
は、上記のように圧電共振子と2個のコンデンサを接続
した回路構成を有するため、例えば圧電発振子として好
適に用いることができる。
【0058】
【発明の効果】請求項1に記載の発明に係るセラミック
基板では、側面に形成されている外部電極が、セラミッ
ク基板側面の切欠に電極材料がほぼ完全に充填されて形
成されているので、該セラミック基板を例えばプリント
回路基板などに表面実装した場合、半田フィレットなど
がセラミック基板の側面に付着することになる。従っ
て、セラミック基板を表面実装した際に、接合部分の状
態を外部から目視により容易に確認することができる。
【0059】しかも、側面の切欠に電極材料がほぼ完全
に充填されて外部電極が形成されているので、すなわち
ビアホール電極と同じ手法により外部電極が形成されて
いるため、外部電極はセラミック基板の上面及び下面に
は至らないように形成される。その結果、セラミック基
板上に例えば電子部品素子を搭載する場合、電子部品素
子と外部電極との間の距離を短縮することができ、セラ
ミック基板を用いた電子部品の小型化を図り得る。
【0060】請求項2に記載の発明では、外部電極が、
セラミック基板の厚み方向一方面に露出しているが、他
方面には露出していないため、外部電極が露出していな
い他方面上における電子部品素子を搭載するための領域
を有効に利用することができる。すなわち、同じ外形の
電子部品素子を搭載する場合、より小型のセラミック基
板を用いることができ、セラミック基板に電子部品素子
が搭載された電子部品の小型化を図り得る。この場合、
電子部品素子と外部電極との電気的接続は、セラミック
基板内に適宜の配線構造を形成することにより行い得
る。
【0061】請求項3に記載の発明では、セラミック基
板の側面に段差が形成されており、段差より下方部分の
平面形状は段差より上方部分の平面形状を下方に投影し
た領域の内側に位置しており、外部電極が下方部分にお
いてセラミック基板側面に形成されているので、セラミ
ック基板の下面からプリント回路基板などに実装した場
合、実装面積の低減を図ることができ、高密度実装に対
応することができる。
【0062】請求項4に記載の発明では、請求項1〜3
の何れかに記載のセラミック基板上に電子部品素子が搭
載され電子部品が構成されているので、請求項4に記載
の発明に係る電子部品では、プリント回路基板などに実
装した場合、接合部分を外部から目視により容易に確認
することができると共に、電子部品の小型化を進めるこ
とが可能となる。
【0063】請求項5に記載の発明によれば、貫通孔が
形成されているマザーのセラミックグリーンシート積層
体の貫通孔に導電材を注入し、導電材が注入された貫通
孔の略中心を通るように厚み方向に切断してセラミック
板の側面に相当する側面を露出させ、調製するという一
連の工程を得ることにより、すなわちビアホール電極形
成方法と同一手法を用いることにより、容易に請求項1
に記載の発明に係るセラミック板を得ることができる。
【0064】また、請求項6に記載の発明のように、マ
ザーのセラミックグリーンシート積層体に導電材を注入
した後に、マザーのセラミックグリーンシート積層体上
に複数の第2のマザーのセラミックグリーンシートを積
層することにより、請求項2に記載の発明のように、外
部電極がセラミック基板の厚み方向一方面に露出してい
るが、他方面には露出していない構造を容易に得ること
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例としての電子部品を示す
表面断面図。
【図2】図1のA−A線に沿う断面図。
【図3】図1に示した電子部品の平面図。
【図4】(a)及び(b)は、スルーホール電極及びビ
アホール電極を説明するための部分切欠断面図。
【図5】(a)及び(b)は、それぞれスルーホール電
極及びビアホール電極と同様の手法により構成された外
部電極と電子部品素子との位置関係を説明するための模
式的平面図。
【図6】外部電極を形成するための貫通孔が形成された
マザーのセラミックグリーンシート積層体を示す部分切
欠斜視図。
【図7】図6に示したマザーのセラミックグリーンシー
ト積層体の貫通孔に導電材を注入した状態を示す断面
図。
【図8】マザーのセラミックグリーンシート積層体を切
断して得られた個々のセラミック基板単位のセラミック
グリーンシート積層体を示す断面図。
【図9】第1の実施例の電子部品の変形例を説明するた
めの側面断面図。
【図10】(a)及び(b)は、第1の実施例の電子部
品の他の変形例を説明するための正面断面図及び側面断
面図。
【図11】本発明の第3の実施例に係る電子部品のパッ
ケージ構造を説明するための分解斜視図。
【図12】第3の実施例に係る電子部品のパッケージ構
造の外観を示す斜視図。
【図13】第3の実施例のパッケージ構造の縦断面図。
【図14】図13のD−D線に沿う断面図。
【図15】図13のE−E線に沿う部分に相当する断面
図。
【図16】(a)及び(b)は、それぞれ、従来の電子
部品のパッケージ構造を説明するための部分切欠平面図
及び断面図。
【符号の説明】
1…電子部品 2…セラミック基板(パッケージ材) 3…電子部品素子としての圧電共振子 5,6…ビアホール電極 7a,7b…端子電極 8a,8b…接合材としての導電性接着剤 9…空間 13…ビアホール電極 13A…ビアホール電極と同一手法により形成された外
部電極 21…パッケージ構造 31…パッケージ材 32…蓋材 35,36,40…ビアホール電極 39a,39b…コンデンサを構成するための内部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前阪 通伸 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 小川 守 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 井上 二郎 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 開田 弘明 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 側面に外部電極が形成されているセラミ
    ック基板であって、 前記外部電極が、セラミック基板側面の切欠に電極材料
    がほぼ完全に充填されて形成されていることを特徴とす
    る、セラミック基板。
  2. 【請求項2】 前記外部電極が、前記セラミック基板の
    厚み方向一方面に露出しているが、他方面には露出して
    いない、請求項1に記載のセラミック基板。
  3. 【請求項3】 前記セラミック基板の側面に段差が形成
    されており、段差より下方部分の平面形状が、段差より
    上方部分の平面形状を下方に投影した領域の内側に位置
    しており、 前記外部電極が、前記セラミック基板の側面において下
    方部分に形成されている、請求項2に記載のセラミック
    基板。
  4. 【請求項4】 請求項1〜3の何れかに記載のセラミッ
    ク基板上に搭載された電子部品素子をさらに備え、該電
    子部品素子が前記外部電極に電気的に接続されている、
    電子部品。
  5. 【請求項5】 請求項1に記載のセラミック基板の製造
    方法であって、 前記外部電極の形成位置に対応した部分に貫通孔が形成
    されているマザーのセラミックグリーンシート積層体を
    用意する工程と、 前記マザーのセラミックグリーンシート積層体の貫通孔
    に導電材を注入する工程と、 前記マザーのセラミックグリーンシート積層体を、導電
    材が注入された貫通孔の略中心を通るように厚み方向に
    切断し、セラミック基板の側面に相当する側面を露出さ
    せる工程と、 切断後にセラミックグリーンシート積層体を焼成し、セ
    ラミック基板を得ると共に導電材を焼き付けて前記外部
    電極を形成する工程とを備えることを特徴とする、セラ
    ミック基板の製造方法。
  6. 【請求項6】 前記マザーのセラミックグリーンシート
    積層体に、導電材を注入した後に、マザーのセラミック
    グリーンシート積層体上に複数枚の第2のマザーのセラ
    ミックグリーンシートを積層する工程をさらに備える、
    請求項5に記載のセラミック基板の製造方法。
JP17483897A 1997-06-30 1997-06-30 セラミック基板、電子部品及びセラミック基板の製造方法 Pending JPH1126901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17483897A JPH1126901A (ja) 1997-06-30 1997-06-30 セラミック基板、電子部品及びセラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17483897A JPH1126901A (ja) 1997-06-30 1997-06-30 セラミック基板、電子部品及びセラミック基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1126901A true JPH1126901A (ja) 1999-01-29

Family

ID=15985547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17483897A Pending JPH1126901A (ja) 1997-06-30 1997-06-30 セラミック基板、電子部品及びセラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JPH1126901A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058789B1 (ko) 2009-04-27 2011-08-23 (주)아이엠 압전트랜스용 케이스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058789B1 (ko) 2009-04-27 2011-08-23 (주)아이엠 압전트랜스용 케이스

Similar Documents

Publication Publication Date Title
JP3336913B2 (ja) 電子部品のパッケージ構造
JP3285847B2 (ja) 表面実装型水晶発振器
JP2004072649A (ja) 表面実装水晶発振器
US7746184B2 (en) Bonding-type surface-mount crystal oscillator
US6674221B2 (en) Electronic component module and piezoelectric oscillator device
KR100408608B1 (ko) 전자부품의 패키지용 기판 및 이를 사용하는 압전 공진부품
JP2003068921A (ja) 表面実装型電子部品
JP2005072050A (ja) 電子デバイス基板、電子デバイス及びその製造方法
JP2000138532A (ja) 水晶発振器
JP2010118810A (ja) 圧電デバイス
JPH1126901A (ja) セラミック基板、電子部品及びセラミック基板の製造方法
JP3317193B2 (ja) 電子部品のパッケージ構造及びその製造方法
JP2002057545A (ja) 表面実装型圧電振動子用パッケージおよび表面実装型圧電振動子用パッケージの製造方法
JP2007124223A (ja) 圧電振動子収納用パッケージおよび圧電振動装置
JP4916805B2 (ja) 圧電発振器
JP2008187751A (ja) 表面実装型圧電発振器
JP2006100680A (ja) 電子デバイス用パッケージおよびその製造方法並びに圧電デバイス
JP5196976B2 (ja) 表面実装用の圧電デバイス
JPS63107307A (ja) チツプ状圧電部品とその製造方法
JP2005175520A (ja) 圧電振動子
JP4479075B2 (ja) 圧電発振器
JP3441335B2 (ja) 容量内蔵型圧電共振子の製造方法
JP3317219B2 (ja) 容量内蔵型圧電共振部品
JP2006179523A (ja) 高周波モジュール
JP2008041858A (ja) 表面実装型電子デバイスとそのパッケージの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040420

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817