KR20080033846A - 자기저항 소자 및 자기 메모리 - Google Patents

자기저항 소자 및 자기 메모리 Download PDF

Info

Publication number
KR20080033846A
KR20080033846A KR1020070082302A KR20070082302A KR20080033846A KR 20080033846 A KR20080033846 A KR 20080033846A KR 1020070082302 A KR1020070082302 A KR 1020070082302A KR 20070082302 A KR20070082302 A KR 20070082302A KR 20080033846 A KR20080033846 A KR 20080033846A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
group
free layer
pinned
Prior art date
Application number
KR1020070082302A
Other languages
English (en)
Other versions
KR100892802B1 (ko
Inventor
에이지 기따가와
도시히꼬 나가세
마사또시 요시까와
가쯔야 니시야마
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080033846A publication Critical patent/KR20080033846A/ko
Application granted granted Critical
Publication of KR100892802B1 publication Critical patent/KR100892802B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기저항 소자(10)는, 자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층(12)-상기 자유층(12)은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과, 자유층(12)을 개재하고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층(13) 및 제2 비자성체층(14)과, 자유층(12)의 일 측에만 그리고 자유층(12)과의 표면에 대향인 제1 비자성체층(13)의 표면에 마련되고, 자성체 재료를 포함하는 고정층(11)-상기 고정층(11)은 막면에 수직이며, 고정된 자화 방향을 가짐-을 포함한다.
자기저항 소자, 자성체 재료, 자유층, 비자성체층, 고정층

Description

자기저항 소자 및 자기 메모리{MAGNETORESISTIVE ELEMENT AND MAGNETIC MEMORY}
본 발명은 자기저항 소자 및 자기 메모리에 관한 것으로서, 예를 들어 전류를 공급함으로써 정보를 기록할 수 있는 자기저항 소자 및 자기 메모리에 관한 것이다.
강자성체 재료를 사용하는 MRAM(Magnetic Random Access Memory: 이하에서 자기 메모리로서 간주함)은 비휘발성, 고속 연산, 대용량 및 저전력 소비를 보장하는 비휘발성 메모리로서 기대된다. MRAM은 TMR(Tunneling MagnetoResistive) 효과를 이용하는 MTJ(Magnetic Tunnel Junction) 소자를 저장 소자로서 구비하고, MTJ 소자의 자화 상태에 따라 정보를 저장한다.
전류로 인해 유도된 자계에 기초하여 데이터를 기록하는 종래의 MRAM에서는 상호접속에 흐르는 전류의 값이 마이크로 제조 기법에 따라 감소한다. 그러므로 전류로 인해 유도되는 충분한 자계를 공급하는 것이 어렵다. 또한, MTJ 소자에 정보를 기록하기 위해 필요한 자계의 크기는 마이크로 제조 기법에 따라 커진다. 따라서, 상호접속 전류에 기초한 자기 기록 방식을 이용하여 126 내지 256Mbit를 생 성하는 MRAM은 곧 이론적인 한계에 도달한다.
SMT(Spin Momentum Transfer)에 기초한 기록 방식을 이용하는 MRAM이 제안되어 있다(예컨대, 미국특허번호 제6,256,223호). SMT(이하에서 스핀 주입으로서 간주함)는 그 소자가 작은 경우이더라도 자화 스위칭에 필요한 전류 밀도를 좀처럼 증가시키지 않는다. 따라서, 효과적인 기록이 가능하다.
MRAM의 용량을 증가시키기 위하여, 강자성체 재료를 셀의 집적 정도에 따라 하나의 셀 크기로 마이크로 제조하는 것이 필요하다. 예컨대, 1Gbit MRAM의 설계 시, 셀 크기는 100㎚ 이하로 생각된다. 더 큰 용량을 얻기 위하여, 셀 크기는 더 작아져야 한다. 강자성체 재료의 셀 크기가 작아짐에 따라, 자화 방향은 열 요동 여파로 인해 야기되는 열 진동의 영향으로 자유롭게 변한다. 열 요동 여파의 영향은 단축 자기 이방성이 있는 단일 자기 도메인의 예를 이용하여 설명한다.
Ku는 자기 이방성 에너지 밀도이고, V는 강자성체 재료의 활성화 부피라고 하자. 자기 이방성 에너지 U는 U=KuV로 주어진다. 주어진 온도 T에서 원자는 열 진동 에너지 KBT를 갖는다. 열 진동 에너지가 자기 이방성 에너지 U보다 클 때, 자화 스위칭이 용이하게 발생한다. 즉, KuV＜KBT(또는 KuV/KBT＜1)인 경우, 강자성체 셀은 상자성체 재료처럼 행동하는 자화를 나타내도록 행동한다. 상자성체 재료는 자화를 한 방향으로 유지할 수 없기 때문에 저장 소자로서 기능할 수 없다. 따라서, 최소 필수 조건은 KuV/KBT＞1이다.
저장 소자에 사용된 강자성체 재료는 수년 동안 자기 정보를 유지할 수 있어야 할 필요가 있다. 조건 KuV/KBT＞1은 시간 정보를 포함하지 않는다. 예컨대 10년 동안 1Gbit 메모리 셀에서의 자화 스위칭 확률을 1bit 이하로 낮추기 위해서는 KuV/KBT＞60 이상이 필요하다.
자기 이방성 에너지 U는 자기 이방성 에너지 밀도 Ku와 강자성체 재료의 활성화 부피 V의 곱에 직접 비례한다. 소자의 크기가 작아짐에 따라 그 소자의 활성화 부피 V도 감소한다. 한편, 강자성체 셀에 비휘발성 정보를 저장하기 위해서는 조건 KuV/KBT＞60을 충족시킬 필요가 있다. 이렇게 하기 위하여, 자기 이방성 에너지 밀도 Ku는 활성화 부피 V에서의 감소를 보상하도록 높여야 한다. 막 두께가 3㎚이고, 소자 크기가 100㎚인 경우, Ku는 1×105erg/cc 이상이어야 한다. 소자 크기가 40㎚인 경우, Ku는 6×105erg/cc 이상이어야 한다.
MRAM에서의 자기 이방성 에너지를 보장하기 위하여, 2가지 방법, 즉 형상 자기 이방성 에너지를 이용하는 방법과 자기결정 이방성 에너지를 이용하는 방법이 조사되고 있다. 형상 자기 이방성 에너지는 알려진 바와 같이 예컨대 평면 형상, 막 두께 및 소자 폭에 비례한다. 40㎚ 이하의 소자 크기에 형상 자기 이방성을 이용함으로써 자기 이방성 에너지를 보장하기 위해서는 긴 평면 형상 또는 두꺼운 소자 막을 설계할 필요가 있다.
막 두께를 3㎚로 고정하면서 평면 형상에만 기초하여 자기 이방성 에너지를 보장하기 위해서는 가로세로 비(aspect ratio)가 3 이상이어야 하는데, 이는 용량 증가를 어렵게 한다. 평면 형상을 가로세로 비가 2인 타원으로 고정하면서 막을 두껍게 함으로써 자기 이방성 에너지를 보장하기 위해서는 막 두께가 4㎚ 이상이어 야 한다. 막 두께의 증가는 스핀 주입 전류의 증가를 야기한다. 그러므로 수십 ㎚ 이하의 크기를 갖는 작은 강자성체 셀에서 형상 자기 이방성을 이용하여 자기 이방성 에너지를 보상하는 것은 어렵다.
자기 이방성 에너지가 자기결정 이방성 에너지를 이용함으로써 보장되는 경우를 고려한다. 자기결정 이방성은 결정 대칭으로부터 발생한다. 몇몇 강자성체 재료는 단축 이방성을 갖지 않고, 결정 구조에 따라 복수의 축에서 이방성을 갖는다. 이진 정보를 강자성체 재료에 전하기 위하여, 2개의 자화 방향, 즉 0°방향("1"로 가정함)과 180°방향("0"으로 가정함)은 바람직하게는 안정 상태에서 얻는다. 그러나 자기결정 이방성의 2개 이상의 방향이 존재하는 경우, 2개 이상의 안정 상태를 얻을 수 있다.
예를 들어, X와 Y 방향으로 자기 이방성을 갖는 강자성체 재료는 N극을 4개의 방향, 즉 안정 상태에서의 +X, +Y, -X 및 -Y 방향으로 향하게 할 수 있다. 스핀 주입 시 자화 스위칭은 바람직하게는 2개의 방향, 즉 +X 및 -X 방향으로만 발생한다. 따라서, +Y 및 -Y 방향은 존재하지 않아야 한다. 그러나 N극은 +Y 및 -Y 방향으로 향할 수 있으므로, 자화는 자화 스위칭 동안 몇몇 결점으로 인해 +Y 또는 -Y 방향으로 고정될 수도 있다. 그 결과, "1" 또는 "0" 정보를 정확하게 저장하는 것은 불가능하다.
즉, 자기 이방성 에너지를 위하여 자기결정 이방성을 이용하는 경우에는 단축 자기 이방성을 갖는 재료가 사용되어야 한다. 단축 자기 이방성은 면내(in-plane) 자화 구조에서 이용된다는 점을 가정한다. 예컨대 하드 디스크 매체에 사 용되는 CoCr 합금이 높은 자기결정 이방성 에너지 밀도를 갖는 재료로서 사용되는 경우, 결정축은 면에서 크게 분산된다. 이는 MR(Magnetic Resistance)과 비간섭성 세차운동(incoherent precession)에서의 감소를 야기하고, 스핀 주입 스위칭 전류가 증가하게 된다.
결정축이 수직 방향으로 향하는 경우, 그 결정축은 Z축만을 따라 정렬한다. 이는 결정축의 분산을 억제한다. 다음의 방법은 결정축을 Z 방향으로 향하게 하는 데 이용할 수 있다. 상이한 재료로 이루어진 막이 적층되고, 적층된 막의 계면에서 유도된 이방성이 이용된다. 6방정계 구조는 막면(film plane)에 관하여 [001] 방향으로 성장되고, 결정 대칭으로부터 유도된 자기결정 이방성이 이용된다. 결정 격자의 크기는 면내 방향과 수직 방향 사이에서 변한다. 대안으로 자기변형이 이용된다.
수직 자기 이방성을 갖는 재료 중 높은 자기결정 이방성을 갖는 재료의 예로는 L10 FePt 질서 합금(ordered alloy)이 있다. FePt 박막은 107 내지 108erg/cc 정도의 자기결정 이방성 에너지를 갖는다. 자기결정 이방성이 4×107erg/cc인 경우, MTJ 소자의 크기는 수 ㎚로 감소할 수 있다.
터널 장벽층에 단결정 산화마그네슘 MgO를 사용하는 Fe(001)/MgO(001)/Fe(001)의 에피택셜 MTJ 소자에 관한 제1원리 계산에 의해 이론적으로 1000% 이상의 거대 TMR 효과가 예상된다. "/"의 좌측은 상부 층을 나타내고, 그 우측은 하부 층을 나타낸다는 점을 알아야 한다. 높은 MR을 갖는 MTJ 소자 는 높은 스핀 분극성(polarizability)을 얻을 것이다. 스핀 주입 자화 스위칭의 행동을 분석적으로 해석하는 Sloncewski 방정식에 따르면, 스핀 주입 자화 스위칭 전류는 스핀 분극성이 증가함에 따라 감소한다. 이러한 이유로 인하여 MgO가 MTJ의 터널 장벽층에 사용되는 경우, MRAM의 전류는 약해진다고 예상된다.
[001] 방향으로 결정화된 MgO와 [001] 방향으로 결정화된 Fe, Pt 및 Fe가 단분자층에 순차적으로 적층되는 경우, 수직 자기 이방성을 갖는 FePt가 마련될 수 있다. 이 구조는 매우 효과적인 스핀 주입 토크 및 높은 열 안정성을 보장할 수 있고, 따라서 저전력 소비로 구동되는 대용량 메모리 셀에 적용할 수 있다고 예상된다.
스퍼터링과 같은 증기 켄칭법을 이용한 FePt 박막 형성은 고체상에서의 열역학 무질서-질서 변환점을 통과하지 않으면서 이루어진다. 이러한 이유로 인하여 준안정 면심 입방(fcc: face-centered cubic) 무질서 상(A1 상)은 막 형성 후 바로 형성된다. 준안정 A1 상을 L10 질서 구조로 변환하기 위해서는 원자의 격자 확산이 필요하다. 이를 위하여 약 600℃, 즉 FePt 합금의 ½ 용융점에서 어닐링이 실행되어야 한다.
그러나 강자성체 셀은 FEOL(Front End Of Line) 상호접속에 형성된 MOS 트랜지스터를 구비하므로, MOS 트랜지스터에 대한 손상과 FEOL 상호접속에 대한 손상의 관점에서 그와 같은 높은 어닐링을 실행하는 것은 매우 어렵다. 그러므로 낮은 온도로 어닐링함으로써 A1 상을 L10 질서 구조로 변환할 필요가 있다.
무질서-질서 변환은 Fe와 Pt 간의 상호확산(interdiffusion)이 필요하다. 또한, FePt 질서 합금은 면심 정방(fct: face-centered tetragonal) 구조를 구비하고, C축 방향으로 수축하므로, C축 방향으로의 수축 시 수반되는 탄성 에너지는 변환 시 극복되어야 한다. 구체적으로, 무질서-질서 변환 온도를 더 낮추기 위해서는 Fe와 Pt 간의 상호확산 시 활성화 에너지를 줄이거나, Fe와 Pt 간에 생성된 탄성 에너지를 줄이는 방법이 필요하다.
본 발명의 제1 양상에 따르면, 자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층-상기 자유층은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과, 자유층을 개재하고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층 및 제2 비자성체층과, 자유층의 일 측에만 그리고 자유층과의 표면에 대향인 제1 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 고정층-상기 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-을 포함하는 자기저항 소자를 제공한다.
본 발명의 제2 양상에 따르면, 자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층-상기 자유층은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과, 자유층을 개재하고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층 및 제2 비자성체층과, 자유층과의 표면에 대향인 제1 비자성체층의 표면에 마 련되고, 자성체 재료를 포함하는 제1 고정층-상기 제1 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-과, 자유층과의 표면에 대향인 제2 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 제2 고정층-상기 제2 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-을 포함하고, 제1 비자성체층은 제2 비자성체층의 저항값과 상이한 저항값을 갖는 자기저항 소자를 제공한다.
본 발명의 제3 양상에 따르면, 자기저항 소자와, 자기저항 소자를 개재하는 제1 전극 및 제2 전극을 구비하는 메모리 셀을 포함하고, 제1 전극 및 제2 전극을 통해 전류가 자기저항 소자에 공급되는 자기 메모리를 제공한다.
본 발명에 따르면, 자성체 재료로 이루어진 기록층이 얇아지더라도 수직 자기 이방성 및 열 안정성이 향상될 수 있다. 수직 자기 이방성의 향상으로 인하여 기록층은 매우 적은 전류로 자화 스위칭을 야기할 수 있으므로, 자화 스위칭에 필요한 기록 전류가 감소할 수 있다. 또한, 기록층의 자성체 재료의 규칙화 온도를 낮추는 것이 또한 가능하다. 즉, 높은 신뢰성의 수직 자기 MTJ 소자(구체적으로, 수직 자기 기록층)가 낮은 온도의 어닐링으로 형성될 수 있다. 이로 인해 MTJ 소자의 주변 회로에 대한 어떤 손상(MOS 트랜지스터에 대한 손상 및 FEOL(Front End Of Line) 상호접속에 대한 손상)을 억제할 수 있다.
또한, 본 발명에 따르면, 자성체 재료로 이루어진 기록층이 얇더라도, 기록층의 그래뉼레이션이 억제될 수 있다. 기록층에서의 쌍정 형성이 억제될 수 있으므로 결정축은 분산되지 않는다. 이로 인하여 기록층의 수직 자기 이방성 및 열 안정성을 향상시킬 수 있다. 또한, 기록층과 고정층은 수직 자기막으로부터 형성된다. 즉, 기록층과 고정층을 열적으로 안정시키는 데 필요한 이방성 자계는 자기결정 이방성에 의해 얻는다. 이로 인하여 MTJ 소자의 가로세로 비를 감소할 수 있으므로, MTJ 소자의 마이크로 제조가 가능하다. 더욱이, MTJ 소자가 마이크로 제조되더라도, 스위칭 전류 밀도는 증가하지 않는다. 그러므로 이전에는 불가능했었던 대용량(예컨대, 256Mbit 이상)을 갖고, 90㎚ 이하의 작은 MTJ 소자를 포함하는 자기 랜덤 액세스 메모리를 구현할 수 있다.
이하에서는 상술한 바에 기초한 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다. 동일한 참조부호는 동일한 기능 및 구조를 갖는 구성요소를 나타내고, 그 반복적인 설명은 필요한 경우에만 한다.
(제1 실시예)
도 1은 제1 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 도 1의 화살표는 자화 방향을 나타낸다. 이 실시예에서는 단일 고정층 구조(즉, 비자성체층의 양측에 자유층과 고정층을 배치하는 구조)를 갖는 MTJ 소자(10)를 기술한다.
MTJ 소자(10)는 결정 방위 하층(15), 고정층(또한 자화 고정층 또는 고정층으로서 간주함)(11), 터널 장벽층(비자성체층)(13), 기록층(또한 자화 자유층 또는 자유층으로서 간주함)(12) 및 캡층(14)을 순차적으로 적층함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결 정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
고정층(11)은 고정된 자화(또는 스핀) 방향을 갖는다. 기록층(12)의 자화 방향이 변한다(스위칭된다). 고정층(11)과 기록층(12)의 용이한 자화 방향은 막면(또는 적층면)에 수직이다(이러한 자화는 이하에서 수직 자화로서 간주한다). 즉, MTJ 소자(10)는 고정층(11)과 기록층(12)의 자화 방향이 막면에 수직인 소위 수직 자기 MTJ 소자이다.
용이한 자화 방향은 외부 자계 없는 자발 자화가 그러한 방향으로 향하는 경우에 육안으로 보이는 크기를 갖는 강자성체 재료의 내부 에너지를 최소화하는 방향이다. 곤란한 자화 방향은 외부 자계 없는 자발 자화가 그러한 방향으로 향하는 경우에 육안으로 보이는 크기를 갖는 강자성체 재료의 내부 에너지를 최대화하는 방향이다.
큰 스위칭 전류를 갖는 자기층이 고정층(11)으로서 사용되고, 고정층(11)의 스위칭 전류보다 낮은 스위칭 전류를 갖는 자기층이 기록층(12)으로서 사용되는 경우, 고성능 MTJ 소자(10)를 얻을 수 있다. 스핀 분극된 전자로 인하여 자화 스위칭이 발생하는 경우, 그 스위칭 전류는 포화 자화, 이방성 자계 및 활성화 부피에 비례한다. 이러한 요소들을 적절하게 조절함으로써, 기록층(12)의 스위칭 전류와 고정층(11)의 스위칭 전류 간의 차가 발생할 수 있다.
수직 자화를 구현하는 기록층(12) 및 고정층(11)으로서, 배향면이 (001)인 면심 정방 fct 구조에 기초한 L10 구조 또는 L12 구조를 갖는 자성체 재료가 사용된다. 예를 들어 5×105erg/cc 이상의 높은 자기결정 이방성 에너지 밀도를 갖는 자성체 재료가 바람직하다.
기록층(12)과 고정층(11)의 자성체 재료의 상세한 예로는 L10 결정 구조를 갖고, Fe(철), Co(코발트), Ni(니켈), Mn(망간) 및 Cr(크롬) 중 적어도 하나의 원소와 Pt(백금), Pd(팔라듐), Rh(로듐), Au(금), Hg(수은) 및 Al(알루미늄) 중 적어도 하나의 원소를 포함하는 질서 합금이 있다.
질서 합금의 예로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Co50Pd50, Fe30Ni20Pt50, Co30Fe20Pt50, Co30Ni20Pt50, Mn50Al50 및 Fe50Ni50이 있다. 이러한 질서 합금의 성분비는 단지 예시적이고, 따라서 이에 한정하지 않는다. 자기 이방성 에너지 밀도 및 포화 자화는 Cu(구리), Zn(아연), Ag(은), Ni(니켈), Co(코발트), Fe(철), Mn(망간), Cr(크롬), V(바나듐), Ti(티타늄) 또는 Os(오스뮴)과 같은 불순물 원소, 그 합금 또는 절연 재료를 질서 합금에 부가함으로써 낮출 수 있다. 성분비를 조절함으로써 마련된 L12 질서 합금이 또한 사용가능하다.
예를 들어 4㎚의 두께를 갖는 Fe50Pt50 층이 기록층(12)으로서 사용되고, Fe50Pt50 층이 고정층(11)으로서 또한 사용되는 경우, 고정층(11)의 자화 스위칭 전류는 기록층(12)의 자화 스위칭 전류보다 커야한다. 이를 위하여, 고정층(11)은 기록층(12)보다 두꺼워야 한다. 예를 들어 10 내지 20㎚ 두께의 층이 정보 기록 시 자화 방향이 변하지 않는 고정층(11)으로서 사용될 수 있다.
고정층(11)은 이방성 자계가 기록층(12)의 이방성 자계보다 크고, 포화 자화가 기록층(12)의 포화 자화보다 크고, 두께가 기록층(12)의 두께보다 두꺼우며, 덤핑 상수가 기록층(12)의 덤핑 상수보다 커야한다는 조건 중 하나 이상을 만족시킬 필요가 있다. Fe50Pt50 외에, 기록층(12)보다 두꺼운 L10 결정 재료 또는 L12 결정 재료가 사용될 수도 있다. 다음의 자성체 재료 (1) 내지 (3)이 고정층(11)에 또한 사용된다.
(1) 무질서 합금
Co(코발트)를 주성분으로서 포함하고, Cr(크롬), Ta(탄탈), Nb(니오브), V(바나듐), W(텅스텐), Hf(하프늄), Ti(티타늄), Zr(지르코늄), Pt(백금), Pd(팔라듐), Fe(철) 및 Ni(니켈) 중 적어도 하나의 원소를 포함하는 합금. 예로는 CoCr 합금, CoPt 합금, CoCrTa 합금, CoCrPt 합금, CoCrPtTa 합금 및 CoCrNb 합금이 있다. 이러한 합금은 비자성체 원소의 비율을 높임으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
(2) 인공 격자
Fe(철), Co(코발트) 및 Ni(니켈) 중 적어도 하나의 원소를 포함하는 합금과 Cr(크롬), Pt(백금), Pd(팔라듐), Ir(이리듐), Rh(로듐), Ru(루테늄), Os(오스뮴), Re(레늄), Au(금) 및 Cu(구리) 중 적어도 하나의 원소를 포함하는 합금을 교번하여 적층함으로써 형성한 층막(layered film). 예로는 Co/Pt 인공 격자, Co/Pd 인공 격자, CoCr/Pt 인공 격자, Co/Ru 인공 격자, Co/Os 인공 격자, Co/Au 인공 격자 및 Ni/Cu 인공 격자가 있다. 이러한 인공 격자는 자성체층 내 원소의 도핑 양 및 자성체층과 비자성체층의 막 두께를 조절함으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
(3) 페리 자성체 재료
희토류 금속과 천이 금속의 합금으로 이루어진 페리 자성체 재료. 예로는 Tb(테르븀), Dy(디스프로슘) 및 Gd(가돌리늄) 중 적어도 하나의 원소와 천이 금속 중 적어도 하나의 원소를 포함하는 비정질 합금이 있다. 예로는 TbFe, TbCo, TbFeCo, DyTbFeCo 및 GdTbCo가 있다. 이러한 합금은 성분비를 조절함으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
터널 장벽층(13) 및 캡층(14)으로서, 정방형 또는 입방형 결정 구조를 갖는 비자성체 재료가 사용된다. 터널 장벽층(13)으로서, Li(리튬), Be(베릴륨), Na(나트륨), Mg(마그네슘), Nb(니오브), Ti(티타늄), V(바나듐), Ta(탄탈) 및 Ba(바륨) 중 적어도 하나의 원소를 포함하는 산화물 또는 Ti(티타늄) 및 V(바나듐) 중 적어도 하나의 원소를 포함하는 질화물이 사용된다.
다음의 비자성체 재료 (1) 내지 (6)이 캡층(14)에 사용가능하다.
(1) Li(리튬), Be(베릴륨), Na(나트륨), Mg(마그네슘), Nb(니오브), Ti(티타늄), V(바나듐), Ta(탄탈) 및 Ba(바륨) 중 적어도 하나의 원소를 포함하는 산화물
(2) Ti(티타늄) 및 V(바나듐) 중 적어도 하나의 원소를 포함하는 질화물
(3) V(바나듐)을 포함하는 탄화물
(4) Li(리튬) 및 Pd(팔라듐) 중 적어도 하나의 원소를 포함하는 수소화물
(5) Zr(지르코늄) 및 Ho(홀뮴) 중 적어도 하나의 원소를 포함하는 셀레나이드
(6) Al(알루미늄), Au(금), As(비소), Ag(은), Be(베릴륨), Ga(갈륨), P(인), Pt(백금), Pd(팔라듐), Ir(이리듐), Rh(로듐), Cu(구리), V(바나듐), Cr(크롬), Nb(니오브), Mo(몰리브덴), Ta(탄탈) 및 W(텅스텐) 중 적어도 하나의 원소를 포함하는 금속 또는 금속간 화합물
하층(15)은 하층(15) 위에 있는 층의 결정 방향 또는 결정성을 제어하도록 마련된다. 고정층(11)이 수직 자기 이방성을 나타내게 하기 위해서는 배향면이 (001)인 fct 구조이어야 한다. 이러한 목적을 위하여, 수 ㎚ 두께의 MgO(산화마그네슘) 층이 하층(15)으로서 사용된다. 또한, 예를 들어 2.8Å, 4Å 또는 5.6Å의 격자 상수를 갖는 fcc 구조 또는 체심 입방(bcc: body-centered cubic) 구조를 갖는 원소 또는 화합물과, 예를 들어 Pt(백금), Pd(팔라듐), Ag(은), Au(금), Al(알루미늄), Cr(크롬) 또는 그 원소들을 주성분으로서 포함하는 합금이 하층(15)으로서 사용가능하다. 하부 전극(16)과 상부 전극(17)은 예를 들어 Ta(탄탈)를 사용한다.
상술한 구조를 갖는 MTJ 소자(10)에서 정보는 다음의 방식으로 기록된다. 우선, MTJ 소자(10)는 막면(또는 적층면)에 수직인 양 방향으로 전류가 흐르도록 통전된다.
전자가 고정층(11) 측으로부터 공급되는 경우(즉, 전자가 고정층(11)으로부터 기록층(12)으로 이동), 고정층(11)의 자화와 동일한 방향으로 스핀 분극된 전자가 기록층(12)에 주입된다. 이 경우, 기록층(12)의 자화는 고정층(11)의 자화와 동일한 방향으로 정렬하여 고정층(11)과 기록층(12)의 자화는 평행하게 정렬한다. 이 평행한 정렬에서 MTJ 소자(10)의 저항값은 최소가 된다. 이 상태가 데이터 "0"으로서 정의된다.
전자가 기록층(12) 측으로부터 공급되는 경우(즉, 전자가 기록층(12)으로부터 고정층(11)으로 이동), 고정층(11)에서 반사되고, 고정층(11)의 자화에 대하여 역방향으로 스핀 분극된 전자가 기록층(12)에 주입된다. 이 경우, 기록층(12)의 자화는 고정층(11)의 자화에 대하여 역방향으로 정렬하여 고정층(11)과 기록층(12)의 자화는 역 평행하게 정렬한다. 이러한 역 평행 정렬에서 MTJ 소자(10)의 저항값은 최대가 된다. 이 상태가 데이터 "1"로서 정의된다.
데이터는 MTJ 소자(10)에 판독 전류를 공급함으로써 독출된다. 판독 전류는 기록 전류보다 작은 값으로 설정된다. MTJ 소자(10)의 저항값은 고정층(11)과 기록층(12)의 자화가 TMR 효과로 인해 평행한 정렬 또는 역 평행한 정렬을 갖는지 여부에 따라 변한다. 저항값의 변화는 판독 전류에 기초하여 독출된다.
다음으로, MTJ 소자(10)의 예시적인 제조 방법을 설명한다. 기록층(12)으로서 기능하는 FePt층이 상온에서 형성되는 경우, FePt 합금은 무질서 상을 갖는다. FePt 질서 합금을 얻기 위하여, 약 300℃의 고온에서 막을 형성할 필요가 있다. 대안으로, Fe 및 Pt 층이 순차적으로 형성되어 약 400℃에서 가열되는 경우, FePt 합금은 질서 합금으로 변할 수 있다. 기록층(12)이 수직 자기 이방성을 나타내게 하기 위해서는 배향면이 (001)인 fct 구조이어야 한다. 배향면이 (001)인 기록층(12)은 배향면이 (001)인 MgO 터널 장벽층(13)을 사용함으로써 형성할 수 있다.
우선, 도 2에 도시한 바와 같이, 하부 전극(16)(예컨대, 약 100㎚ 두께의 Ta층)과 하층(15)이 기판(도시하지 않음)상에 순차적으로 형성된다. 예를 들어 약 10㎚ 두께의 FePt층이 고정층(11)으로서 하층(15) 위에 형성되어 배향면이 (001)이다. 고정층(11)의 규칙화(ordering)는 FePt 합금층을 높은 온도에서 형성함으로써 가능하게 된다. 대안으로, Fe 및 Pt 층이 순차적으로 형성되고, 그 층막이 가열되는 경우, 고정층(11)은 질서 구조로 변할 수 있다.
다음으로, 도 3에 도시한 바와 같이, 기판은 상온 근처로 냉각된다. 약 0.4 내지 1.0㎚ 두께의 MgO층이 터널 장벽층(13)으로서 형성된다. 고정층(11)의 산화를 억제하기 위하여, 터널 장벽층(13)은 약 0.4㎚ 두께의 Mg층과 약 0.6㎚ 두께의 MgO층을 순차적으로 형성함으로써 형성될 수도 있다. 이러한 프로세스로 MgO층은 배향면이 (001)이다. 형성된 MgO층은 약 300℃로 가열되어 그 결정성을 향상시킬 수도 있다. 약 0.4 내지 3㎚의 두께를 갖고, Fe 또는 Co를 주성분으로서 포함하는 계면층이 고정층(11)과 터널 장벽층(13) 사이에 삽입되어 스핀 분극성을 향상시킬 수도 있다. 계면층은 MgO의 지향성을 향상시킬 수 있다.
약 2㎚ 두께를 갖고, 배향면이 (001)인 체심 입방 bcc 구조를 갖는 Fe층이 터널 장벽층(13) 위에 제1 자성체층(12-1)으로서 형성된다. 다음으로, 약 2㎚ 두께를 갖고, 배향면이 (001)인 면심 입방 fcc 구조를 갖는 Pt층이 제1 자성체층(12- 1) 위에 제2 자성체층(12-2)으로서 형성된다. Fe 및 Pt 층은 나중에 기록층(12)으로서 기능한다. FePt 합금이 제2 자성체층(12-2)에 사용될 수도 있다. 제2 자성체층(12-2)에 사용되는 FePt 합금은 바람직하게는 더 높은 밀도로 Pt를 포함한다. 기록층(12) 형성 시, Pt 및 Fe 층의 적층 순서는 반대가 될 수도 있다. 즉, Pt층과 Fe층의 순서로 적층할 수도 있다. 그러나 MgO에 대한 격자 어긋남이 작기 때문에 Fe층을 먼저 적층하는 것이 더욱 바람직하다.
캡층(14)으로서 약 0.4 내지 0.9㎚ 두께의 MgO층이 제2 자성체층(12-2) 위에 형성된다. 기록층(12)의 산화를 억제하기 위하여, 캡층(14)은 약 0.4㎚ 두께의 Mg층과 약 0.5㎚ 두께의 MgO층을 순차적으로 형성함으로써 형성될 수도 있다. 층막이 약 400℃ 이상으로 가열되는 경우, 기록층(12)의 FePt 합금은 L10 질서 합금으로 변한다. 후술하는 바와 같이, FePt 합금의 면내 격자를 팽창시키는 효과는 규칙화를 촉진한다. 따라서, 기록층(12)은 높은 수직 자기 이방성을 얻을 수 있다. 또한, 400℃ 이하 예를 들어 300℃로 층막을 가열하여 캡층(14)으로서 기능하는 MgO층의 결정성을 향상시킨 다음, 약 400℃로 어닐링하는 것이 FePt를 규칙화하는 데 효과적이다.
기판은 상온 근처로 냉각된다. 약 100㎚ 두께의 Ta층이 캡층(14) 위에 상부 전극(17)으로서 형성된다. 이때, Ta는 얇은 MgO 캡층(14)을 통해 기록층(12)으로 확산한다. 이를 방지하기 위하여, 예컨대 Ru(루테늄), Au(금), Ag(은), Pt(백금), Pd(팔라듐), Rh(로듐) 또는 Ir(이리듐)의 층이 캡층(14)과 상부 전극(17) 사이에 항확산층으로서 삽입된다. 따라서, 도 1에 도시한 MTJ 소자(10)가 완성된다.
각각 약 2㎚ 두께의 Fe층과 Pt층이 형성된 후, FePt 질서 합금이 Fe와 Pt 간의 내부확산을 이용함으로써 어닐링 시에 마련된다. 이는 MgO와 FePt 간의 격자 어긋남이 약 8.6%로 높기 때문이다. 기록층(12)이 두꺼워지는 경우, 기록층(12)의 자화 스위칭에 필요한 전류 값은 증가한다. 기록층(12)의 두께가 스핀 확산 길이보다 두꺼운 경우, 기록층(12)에서의 스핀 토크는 완화되고, 기록층(12)의 자화 스위칭에 필요한 전류 값은 증가한다. 따라서, 기록층(12)의 두께는 10㎚ 이하가 바람직하다.
상술한 바와 같이, L10으로 질서화된 FePt 합금과 NaC1 결정 구조를 갖는 MgO(터널 장벽층(13)과 캡층(14)에 대응함) 간의 격자 어긋남은 약 8.6%로 높다. 이러한 이유로 기록층(12)이 얇아짐에 따라 FePt 합금은 결정체(grain)로 분리된다. FePt 합금이 결정체로 변하는 경우, 기록층(12)의 열 안정성은 낮아진다. 낮아진 열 안정성을 보상하기 위하여 기록층(12)의 Ku 또는 두께가 증가하는 경우, 기록층(12)의 자화 스위칭 전류 값이 증가한다.
그러나 MgO와 배향면이 (100)인 bcc-Fe 간의 격자 어긋남은 약 3.7%이다. 배향면이 (100)인 fcc-Pt와 배향면이 (100)인 bcc-Fe 간의 격자 어긋남은 약 3.2%이다. 기록층(12)이 얇아지더라도, 막의 그래뉼레이션(granulation)은 억제될 수 있다. 추가로, 캡층(14)으로서 기능하는 MgO층이 FePt 층막 위에 형성된 후 어닐링이 실행되는 경우, Fe와 Pt가 내부확산을 야기하여 L10으로 질서화된 FePt 합금이 형성된다. 기록층과 뛰어나게 격자 일치하는 터널 장벽층(13) 및 캡층(14)이 균일한 FePt를 얻는 데 효과적이다.
FePt 합금의 규칙화 온도는 예를 들어 무질서 상과 질서 상 간의 Gibbs 자유 에너지를 증가시키고, Fe와 Pt의 확산을 위한 활성화 에너지를 증가시키고, 또는 Fe와 Pt의 2개 상 계면 근처의 농도 기울기를 증가시킴으로써 낮아질 수 있다. 이 실시예에서 2개 상 계면 근처에 있는 원자의 농도 기울기는 Fe 및 Pt 층을 적층함으로써 증가한다. 이는 FePt 합금의 규칙화를 촉진하므로 규칙화 온도가 낮아질 수 있다.
MgO와 FePt 합금 간의 격자 어긋남은 FePt 질서 상의 면내 격자를 팽창시킨다. 이는 FePt 무질서 상과 FePt 질서 상 간의 Gibbs 자유 에너지 차를 증가시키고, FePt 합금의 규칙화를 촉진한다. 그 결과, FePt 합금의 규칙화 온도가 낮아진다. 터널 장벽층(13) 및 캡층(14)으로서 기능하는 MgO층은 무질서 상과 질서 상 간의 Gibbs 자유 에너지 차를 증가시킴으로써 규칙화 온도를 낮추는 효과가 있다.
금속막과 절연막 간의 내부확산은 금속막 간의 내부확산보다 적다. 높은 온도에서 어닐링이 실행되더라도, FePt 층막으로 확산하는 MgO의 영향은 적다. 이러한 이유로, 결정의 MgO 절연막이 캡층(14)으로서 사용되고, 어닐링으로 FePt 층막의 무질서-질서 변환이 생기는 경우, 낮은 온도에서의 규칙화, 균일한 FePt 막 형성 및 자기 특성의 향상이 가능하다.
L10으로 질서화된 Fe50Pt50과 NaC1 결정 구조를 갖는 MgO 간의 (100) 면의 격 자 어긋남은 부피 값에 의해 약 8.6%로 높다. 그러나 본 실시예에서 FePt 합금과 MgO 간의 격자 어긋남은 8.6%보다 작도록 억제되는데, 이는 FePt 합금의 면내 격자는 팽창하는 반면, MgO의 면내 격자는 수축하기 때문이다.
절연 재료가 캡층(14)에 사용되는 경우, MTJ 소자(10)의 MR비는 감소할 수도 있다. 이를 방지하기 위하여, 캡층(14)의 저항값 R2는 터널 장벽층(13)의 저항값 R1보다 작은 것이 바람직하다. R1＞R2를 만족시키기 위하여, Cu가 캡층(14)의 MgO와 혼합되어 그 저항값 R2를 감소시킨다. 대안으로, 캡층(14)으로서 기능하는 MgO층이 터널 장벽층(13)보다 얇은 경우, R1＞R2가 유지된다. 터널 장벽층(13)의 저항보다 낮은 저항을 갖는 반도체 또는 금속이 캡층(14)에 사용될 수도 있다. 그러나 캡층(14)에 사용되는 재료는 기록층(12)과 뛰어난 격자 일치를 보장하는 것이 바람직하다.
자성체 재료로 이루어진 기록층(12)의 규칙화는 다음의 방법 (1) 내지 (6)을 이용함으로써 촉진된다. 그 결과, 기록층(12)의 규칙화 온도는 낮아질 수 있다.
(1) 자성체 재료를 기록층(12)의 주성분으로서 포함하는 합금의 용융점이 떨어지는 경우, 규칙화 온도가 낮아질 수 있다. 구체적으로, Be(베릴륨), Mn(망간), Cu(구리), Sm(사마륨), Au(금), Nd(네오디뮴), Ag(은), Pr(프라세오디뮴), La(란탄), Ca(칼슘), Yb(이테르븀), Eu(유로퓸), Ce(세륨), Sr(스트론튬), Ba(바륨), Al(알루미늄), Mg(마그네슘), Zn(아연), Pb(납), Cd(카드뮴), Sn(주석) 및 In(인듐) 중 적어도 하나의 원소가 합금(예컨대, FePt 합금)에 첨가된다. 이는 FePt 합금의 규칙화 온도를 낮춘다.
(2) 원자 확산을 위한 활성화 에너지를 낮추기 위하여, 몇몇 방법으로 자성체 재료를 기록층(12)의 주성분으로서 포함하는 합금(예컨대, FePt)에 격자 빈자리(lattice vacancy)가 형성되고, 이에 의해 확산 시 활성화 에너지가 감소한다. 구체적으로, Fe 또는 Pt에서 고체 용해(solid-solve)하기 어려운 Sn(주석), Sb(안티몬), Pb(납) 또는 Bi(비스무트)와 같은 원소가 FePt에서 강제로 고체 용해된다. 고체 용해된 재료가 외부로 확산되거나, 어닐링 시 침전되는 경우, 격자 빈자리가 형성된다. 이는 기록층(12)의 규칙화 온도를 낮춘다.
(3) 기록층(12)의 규칙화는 기록층에 높은 이온화 경향이 있는 재료를 첨가함으로써 촉진될 수 있다. 구체적으로, Li(리튬), Na(나트륨), K(칼륨), Be(베릴륨), Mg(마그네슘), Ca(칼슘) 및 Sc(스칸듐) 중 적어도 하나의 원소가 기록층(12)의 주성분으로서의 자성체 재료에 첨가된다. 이는 기록층(12)의 규칙화 온도를 낮춘다.
(4) 무질서-질서 변환 시 탄성 에너지 증가를 억제하기 위하여, B(붕소) 또는 C(탄소)와 같은 침입형 원소를 기록층(12)의 주성분으로서의 자성체 재료에 첨가하는 것이 효과적이다. 이는, B가 L10의 C축을 따라 우선적으로 관여해 C축의 격자 변형을 억제하여 무질서-질서 변형 시 활성화 에너지가 감소한다. 이는 기록층(12)의 규칙화 온도를 낮춘다.
(5) 규칙화 온도는 기록층(12)의 산소량을 줄임으로써 낮출 수 있다. 구체적으로, 기록층(12)은 Fe, Co, Ni, Mn 및 Cr 중 적어도 하나의 제1 원소와 Pt, Pd, Rh, Au, Hg 및 Al 중 적어도 하나의 제2 원소로 이루어진 합금을 주성분으로서 포함한다. 제1 원소와 제2 원소의 성분비는 40 내지 60 원자%이고, 합금의 산소량은 1% 이하이다. 이는 기록층(12)의 어닐링을 예를 들어 진공에서 실행함으로써 얻는다.
(6) 기록층(12)이 C축을 수축하고, 탄성 에너지의 증가를 억제하는 높은 Ar(아르곤) 가스에서 형성되는 경우, 기록층(12)의 규칙화 온도는 낮아질 수 있다.
기록층(12)의 산화는 자기 이방성 에너지 밀도 Ku를 증가시킨다. 구체적으로, 기록층(12)은 Fe, Co, Ni, Mn 및 Cr 중 적어도 하나의 제1 원소와 Pt, Pd, Rh, Au, Hg 및 Al 중 적어도 하나의 제2 원소로 이루어진 합금을 주성분으로서 포함한다. 제1 원소의 양은 제2 원소의 양보다 적다. 합금의 산소량은 10% 이상이다. 이러한 구조를 갖는 기록층(12)은 자기 이방성 에너지 밀도 Ku를 증가시킬 수 있다.
상술한 바와 같이, 본 실시예에 따르면, 자성체 재료로 이루어진 기록층(12)이 얇아지더라도 수직 자기 이방성 및 열 안정성이 향상될 수 있다. 수직 자기 이방성의 향상으로 인하여 기록층(12)은 매우 적은 전류로 자화 스위칭을 야기할 수 있으므로, 자화 스위칭에 필요한 기록 전류가 감소할 수 있다.
기록층(12)의 자성체 재료의 규칙화 온도를 낮추는 것이 또한 가능하다. 즉, 높은 신뢰성의 수직 자기 MTJ 소자(10)(구체적으로, 수직 자기 기록층)가 낮은 온도의 어닐링으로 형성될 수 있다. 이로 인해 MTJ 소자(10)의 주변 회로에 대한 어떤 손상(MOS 트랜지스터에 대한 손상 및 FEOL(Front End Of Line) 상호접속에 대 한 손상)을 억제할 수 있다.
NaCl 결정 구조 및 배향면이 (001)인 MgO와 배향면이 (001)인 FePt 간의 격자 어긋남은 8.6%로 높다. 무질서-질서 변형이 발생하는 경우, 쌍정(twin crystall)이 FePt에 형성되어 결정 어긋남을 줄인다. 그 결과, 결정축은 수직 자기 이방성을 떨어뜨리도록 분산된다. 또한, MgO의 격자가 왜곡되어 FePt와 MgO 간의 격자 어긋남을 줄이고, 터널 전류를 떨어뜨린다. 유사하게, FePt가 그래뉼레이션되어 격자 어긋남을 줄이고, 자성체 재료의 유효 부피가 감소하고, 열 안정성이 떨어진다.
그러나 본 실시예에서는 자성체 재료로 이루어진 기록층(12)이 얇더라도, 기록층(12)의 그래뉼레이션이 억제될 수 있다. 기록층(12)에서의 쌍정 형성이 억제될 수 있으므로 결정축은 분산되지 않는다. 이로 인하여 기록층(12)의 수직 자기 이방성 및 열 안정성을 향상시킬 수 있다.
기록층(12)과 고정층(11)은 수직 자기막으로부터 형성된다. 즉, 기록층(12)과 고정층(11)을 열적으로 안정시키는 데 필요한 이방성 자계는 자기결정 이방성에 의해 얻는다. 이로 인하여 MTJ 소자(10)의 가로세로 비를 감소할 수 있으므로, MTJ 소자(10)의 마이크로 제조가 가능하다.
MTJ 소자(10)가 마이크로 제조되더라도, 스위칭 전류 밀도는 증가하지 않는다. 그러므로 이전에는 불가능했었던 대용량(예컨대, 256Mbit 이상)을 갖고, 90㎚ 이하의 작은 MTJ 소자(10)를 포함하는 자기 랜덤 액세스 메모리를 구현할 수 있다.
(제2 실시예)
제2 실시예에서는 터널 장벽층(13)의 결정성을 제어하는 자성체층이 터널 장벽층(13)과 고정층(11) 사이에 삽입되고, 이로 인해 터널 장벽층(13)과 기록층(12)의 결정성을 향상시킨다.
도 4는 제2 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 이 실시예에서는 단일 고정층 구조를 갖는 MTJ 소자(10)를 설명한다.
MTJ 소자(10)는 결정 방위 하층(15), 고정층(11A), 계면 고정층(11B), 터널 장벽층(13), 기록층(12) 및 캡층(14)을 순차적으로 적층함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
이 실시예의 고정층(11)은 고정층(11A)과 계면 고정층(11B)을 적층함으로써 형성된다. 도 4에 도시한 고정층(11A)은 제1 실시예의 고정층(11)과 동일한 자성체 재료로 이루어진다. L10 구조 및 배향면이 (001)인 10 내지 20㎚ 두께의 FePt층이 고정층(11A)으로서 사용되는 경우, 배향면이 (111)인 쌍정이 FePt층의 상부 계면에 형성될 수 있다. 터널 장벽층(13)으로서 기능하는 MgO층이 고정층(11A) 위에 형성되는 경우, MgO의 방위가 저하되고, 기록층(12)에 사용된 FePt의 (001) 면 방위도 또한 저하된다. 그 결과, 자기 특성이 저하되고, 기록층(12)의 신뢰성이 낮아진다.
이 실시예에서 계면 고정층(11B)은 자성체 재료로 이루어지고, 고정층(11A)과 터널 장벽층(13) 사이에 삽입된다. 약 0.4 내지 4㎚ 두께의 CoFeB 합금층이 계 면 고정층(11B)으로서 사용된다. 이는, 계면 고정층(11B)이 없는 구조와 비교하여, MgO의 결정성을 향상시키고, 따라서 기록층(12)의 결정성을 향상시킨다. Fe, Co 및 Ni 중 적어도 하나의 원소를 포함하는 합금, 예컨대 CoFeB 합금, FeB 합금 또는 CoFeNiB 합금으로 이루어진 막이 계면 고정층(11B)으로서 사용되는 경우, 높은 MR 및 높은 스핀 주입 효율을 얻을 수 있다.
(제3 실시예)
제3 실시예에서는 자기저항 효과를 강화시키는 자성체층이 기록층(12)과 터널 장벽층(13) 사이에 삽입되고, 이에 의해 MTJ 소자(10)의 특성이 향상된다.
도 5는 제3 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 이 실시예에서는 단일 고정층 구조를 갖는 MTJ 소자(10)를 설명한다.
MTJ 소자(10)는 결정 방위 하층(15), 고정층(11), 터널 장벽층(13), 계면 기록층(12B), 기록층(12A) 및 캡층(14)을 순차적으로 적층함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
이 실시예의 기록층(12)은 계면 기록층(12B)과 기록층(12A)을 적층함으로써 형성된다. 도 5에 도시한 기록층(12A)은 제1 실시예의 기록층(12)과 동일한 자성체 재료로 이루어진다.
높은 분극성을 갖는 강자성체 재료가 계면 기록층(12B)에 사용된다. 구체적으로, 배향면이 (001)인 fcc-Co 또는 배향면이 (001)인 bcc-Fe를 주성분으로서 포함하는 자성체 재료가 사용된다. 계면 기록층(12B)은 자기저항 효과를 강화시키는 효과와 스핀 주입 기록 시 기록 전류를 감소시키는 효과가 있다.
기록층(12)은 다음의 방식으로 형성된다. 약 0.4 내지 3㎚ 두께를 갖는 상술한 재료의 계면 기록층(12B)이 터널 장벽층(13) 위에 형성된다. 다음으로, 300℃에서의 막 형성으로 지향되고, 약 1 내지 10㎚의 두께를 갖는 FePt (001) 층이 계면 기록층(12B) 위에 형성된다. MgO의 캡층(14)이 기록층(12) 위에 형성된다.
상술한 구조를 갖는 MTJ 소자(10)에서는 기록층(12A)으로 인해 높은 열 안정성을 얻을 수 있다. 또한, 계면 기록층(12B)으로 인해 분극성 향상 효과 및 덤핑 상수 감소 효과를 얻을 수 있다. 그 결과, MTJ 소자(10)는 적은 전류에 의한 자화 스위칭을 구현할 수 있다.
제2 실시예가 제3 실시예에 또한 적용될 수 있다. 구체적으로, 기록층(12)은 기록층(12A)과 계면 기록층(12B)을 포함한다. 고정층(11)은 고정층(11A)과 계면 고정층(11B)을 포함한다. 이러한 구조를 갖는 MTJ 소자(10)에서는 기록층(12)의 결정성이 향상되고, 적은 전류로 인한 자화 스위칭이 가능하다.
(제4 실시예)
제4 실시예에서는 규칙화를 촉진하는 비자성체 재료로 이루어진 중간층이 기록층(12)에 삽입되고, 이에 의해 규칙화가 촉진된다. 또한, MTJ 소자(10)의 자기 특성이 향상된다.
도 6은 제4 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 도 6에 도시한 화살표는 자화 방향을 나타낸다. 이 실시예에서는 단일 고정층을 갖는 MTJ 소자(10)를 설명한다.
기록층(12)은 제1 자성체층(12-1), 중간층(12-3) 및 제2 자성체층(12-2)을 터널 장벽층(13)으로부터 순차적으로 적층함으로써 형성된다. 나머지 구성요소는 제1 실시예의 MTJ 소자(10)(도 1)와 동일하다.
중간층(12-3)은 기록층(12)의 주성분으로서의 합금의 규칙화를 촉진하는 비자성체 재료로 이루어진다. 예를 들어, 제1 자성체층(12-1)이 Fe로 이루어지고, 제2 자성체층(12-2)이 Pt로 이루어지는 경우, 중간층(12-2)은 예를 들어 Mg로 이루어진다. 이러한 구조를 갖는 기록층(12)은 높은 자기 특성을 보장할 수 있다.
상술한 구조를 갖는 MTJ 소자(10)의 제조 방법의 예를 설명한다. 터널 장벽층(13)이 형성될 때까지의 공정은 제1 실시예와 동일하다.
도 7에 도시한 바와 같이, 약 1㎚ 두께를 갖는 Fe층이 터널 장벽층(13)으로서 기능하는 MgO층 위에 제1 자성체층(12-1)으로서 형성된다. 약 1 내지 2㎚ 두께를 갖는 Mg층이 제1 자성체층(12-1) 위에 중간층(12-3)으로서 형성된다. 약 1㎚ 두께를 갖는 Pt층이 중간층(12-3) 위에 제2 자성체층(12-2)으로서 형성된다. 제2 자성체층(12-2)은 FePt 합금으로 이루어질 수도 있다.
약 1㎚ 두께를 갖는 MgO층이 제2 자성체층(12-2) 위에 캡층(14)으로서 형성된다. 기록층(12)의 산화를 억제하기 위하여, 캡층(14)이 약 0.5㎚ 두께를 갖는 Mg층과 약 0.5㎚ 두께를 갖는 MgO층을 순차적으로 형성함으로써 형성될 수도 있다. 그 후, 500℃에서 어닐링이 실행된다.
도 8은 어닐링 후 MTJ 소자(10)의 자기 특성을 나타내는 그래프이다. 도 8은 중간층(12-3)이 0 내지 2㎚ 범위 내에서 변하는 MTJ 소자(10)의 자기 특성을 도 시한다. 또한, 도 8은 어닐링이 500℃에서 2시간 동안 또는 400℃에서 2시간 동안 실행되는 경우에서의 MTJ 소자(10)의 자기 특성을 도시한다.
수직 자화의 스위칭 자계 Hc 값은 Fe와 Pt 간에 삽입된 Mg의 두께에 따라 증가한다. 이는 삽입된 Mg가 FePt의 내부확산을 촉진하기 때문이다. Mg의 삽입은 FePt의 규칙화를 촉진하고, 자기 특성을 향상시킨다.
Mg의 삽입은 다음의 효과로 인하여 FePt의 내부확산을 촉진하는 것으로 여겨진다. Mg는 Fe에서는 비고체 가용성(non-solid-soluble)이지만, Pt에서는 고체 가용성(solid-soluble)이다. Fe, Mg 및 Pt의 층막이 가열되는 경우, Pt는 Mg로 확산하면서 그것과 혼합된다. Mg로 확산한 Pt가 Fe와 Mg 사이의 계면에 도달한다. 다음으로, Mg를 Fe로 대체하면서 확산이 진행되어 FePt를 형성한다. 이 시점에서의 Mg 이동은 격자 빈자리를 형성하고, 이에 의해 FePt형성하기 위한 확산 에너지를 감소시킨다.
기판은 상온 근처로 냉각된다. 약 100㎚ 두께를 갖는 Ta층이 캡층(14) 위에 상부 전극(17)으로서 형성된다. 이 시점에서, Ta는 얇은 MgO 캡층(14)을 통과하여 기록층(12)으로 확산한다. 확산을 방지하기 위하여, 예를 들어 Ru(루테늄), Au(금), Ag(은), Pt(백금), Pd(팔라듐), Rh(로듐) 또는 Ir(이리듐)의 층이 캡층(14)과 상부 전극(17) 사이에 항확산층으로서 삽입된다.
상술한 바와 같이, 규칙화를 촉진하는 비자성체 재료가 Fe와 Pt 사이에 삽입되고, 어닐링이 실행되는 경우, 동일한 가열량으로 높은 자기 특성을 얻을 수 있다. 기록층(12)의 구조는 제1, 제2 및 제3 실시예에도 또한 적용할 수 있다.
(제5 실시예)
제5 실시예에서는 기록층(12)과 격자가 일치하는 재료가 캡층(14)에 사용되고, 이에 의해 기록층(12)의 자기 특성을 향상시킨다.
도 9는 제5 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 이 실시예에서는 단일 고정층 구조를 갖는 MTJ 소자(10)를 설명한다.
MTJ 소자(10)는 결정 방위 하층(15), 고정층(11), 터널 장벽층(13), 기록층(12) 및 캡층(14)을 순차적으로 적층함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
캡층(14)에는 Ru(루테늄), Al(알루미늄), Au(금), Ag(은), Cr(크롬), Cu(구리), Pt(백금), Pd(팔라듐), Rh(로듐) 및 Ir(이리듐) 중 적어도 하나의 원소를 포함하는 금속이 사용될 수 있다. 그와 같은 재료의 캡층(14)을 사용하여 어닐링 시 기록층(12)의 분리를 방지한다. 나머지 구성요소는 제1 실시예와 동일하다.
상술한 구조를 갖는 MTJ 소자(10)의 제조 방법의 예를 설명한다. 터널 장벽층(13)이 형성될 때까지의 공정은 제1 실시예와 동일하다.
도 10에 도시한 바와 같이, 제1 자성체층(12-1)으로서 기능하는 Fe층과 제2 자성체층(12-2)으로서 기능하는 Pt층이 터널 장벽층(13) 위에 순차적으로 형성된다. 층막은 약 400℃로 가열되고, 이에 의해 기록층(12)의 FePt 합금을 규칙화한다. 대안으로, FePt 합금층은 약 300℃로 터널 장벽층(13) 위를 가열함으로써 형성된다. 이는 기록층(12)의 FePt 합금을 또한 규칙화한다.
도 9에 도시한 바와 같이, 기판은 상온 근처로 냉각된다. 약 5㎚ 두께를 갖는 Au층이 기록층(12) 위에 캡층(14)으로서 형성된다. 다음으로, 약 100㎚ 두께를 갖는 Ta층이 캡층(14) 위에 상부 전극(17)으로서 형성된다.
이러한 구조를 갖는 MTJ 소자(10)에서는 기록층(12)과 격자 일치하는 금속이 캡층(14)에 사용되므로, 기록층(12)의 규칙화가 촉진될 수 있다. 이는 기록층(12)의 자기 특성을 향상시킨다. 나머지 효과는 제1 실시예와 동일하다. 이 실시예는 제2 내지 제4 실시예에 또한 적용가능하다.
(제6 실시예)
제6 실시예는 이중 고정층 구조(즉, 기록층의 양측에 2개의 고정층이 배치되어 비자성체층을 샌드위칭하는 구조)를 갖는 MTJ 소자(10)에 대한 본 발명의 응용 예이다. 도 11은 제6 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다.
이중 고정층 구조에서는 전류가 어떤 면 외부 방향으로 흐르는 경우, 스핀 주입 효과 및 스핀 축적 효과가 동시에 이용될 수 있다. 따라서, 자화 스위칭 전류가 감소할 수 있다. 이중 고정층 구조의 독특한 특징으로서, 기록층의 양측에 배치된 2개의 고정층이 반대의 자화 방향을 가지므로, 기록층의 자화 스위칭에 필요한 전류 밀도는 전류의 방향에 좌우되지 않아 "0" 데이터 및 "1" 데이터는 동일한 전류 값을 이용함으로써 기록될 수 있다. 이는 기록 회로가 복잡해지는 것을 방지한다.
MTJ 소자(10)는 결정 방위 하층(15), 제1 고정층(11), 제1 터널 장벽층(13), 기록층(12), 제2 터널 장벽층(22), 제2 고정층(21) 및 캡층(14)을 순차적으로 적층 함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
제1 고정층(11)과 제2 고정층(21)은 고정된 자화(또는 스핀) 방향을 갖는다. 기록층(12)의 자화 방향은 변한다(스위칭된다). 제1 고정층(11), 제2 고정층(21) 및 기록층(12)의 용이한 자화 방향은 막면(또는 적층면)에 대하여 수직이다. 즉, 도 11에 도시한 MTJ 소자(10)는 제1 고정층(11), 제2 고정층(21) 및 기록층(12)의 자화 방향이 막면에 수직인 소위 수직 자기 MTJ 소자이다.
수직 자화를 구현하는 제1 고정층(11), 제2 고정층(21) 및 기록층(12)으로서, 배향면이 (001)인 면심 정방 fct(face-centered tetragonal) 구조에 기초한 L10 구조 또는 L12 구조를 갖는 자성체 재료가 사용된다. 제1 고정층(11)과 기록층(12)의 재료는 제1 실시예와 동일하다.
제1 고정층(21)의 자성체 재료의 상세한 예로는 L10 결정 구조를 갖고, Fe(철), Co(코발트), Ni(니켈), Mn(망간) 및 Cr(크롬) 중 적어도 하나의 원소와 Pt(백금), Pd(팔라듐), Rh(로듐), Au(금), Hg(수은) 및 Al(알루미늄) 중 적어도 하나의 원소를 포함하는 질서 합금이 있다.
큰 스위칭 전류가 있는 자성체층이 제1 고정층(11)과 제2 고정층(21)으로서 사용되고, 제1 고정층(11)(또는 제2 고정층(21))의 스위칭 전류보다 작은 스위칭 전류가 있는 자성체층이 기록층(12)으로서 사용되는 경우, 고성능 MTJ 소자(10)를 얻을 수 있다. 스핀 분극된 전자로 인하여 자화 스위칭이 발생하는 경우, 스위칭 전류는 포화 자화, 이방성 자계 및 활성화 부피에 비례한다. 그것들을 적절하게 조절함으로써, 기록층(12)의 스위칭 전류와 제1 고정층(11)(또는 제2 고정층(21))의 스위칭 전류 간의 차가 발생할 수 있다.
제1 터널 장벽층(13)과 제2 터널 장벽층(22)으로서, 정방 또는 입방 결정 구조를 갖는 비자성체 재료가 사용된다. 터널 장벽층(13 및 22)으로서, Li(리튬), Be(베릴륨), Na(나트륨), Mg(마그네슘), Nb(니오브), Ti(티타늄), V(바나듐), Ta(탄탈) 및 Ba(바륨) 중 적어도 하나의 원소를 포함하는 산화물 또는 Ti(티타늄) 및 V(바나듐) 중 적어도 하나의 원소를 포함하는 질화물이 사용된다.
캡층(14)으로서, 자기저항 효과를 저하시키기 않기 위하여 금속이 사용되는 것이 바람직하다. 캡층(14)의 재료의 예로는 Ru(루테늄), Al(알루미늄), Au(금), Ag(은), Cr(크롬), Cu(구리), Pt(백금), Pd(팔라듐), Rh(로듐) 및 Ir(이리듐)이 있다.
제1 터널 장벽층(13)의 저항 R1과 제2 터널 장벽층(22)의 저항 R2는 R1＞R2 또는 R2＞R1을 만족시키도록 설계된다. 제1 터널 장벽층(13)과 제2 터널 장벽층(22)이 동일한 비자성체 재료로 이루어지는 경우, 서로 다른 두께를 갖도록 설계된다. 대안으로, 저항 R1 및 R2와 MR은 기록층(12)과 격차 일치하고, MR비를 저하시키지 않는 재료로 이루어진 금속 스페이스층을 제2 터널 장벽층(22)과 기록층(12) 사이에 삽입함으로써 조절될 수도 있다. 금속 스페이스층 재료의 예로는 Au 및 Cu가 있다.
저항 R1 및 R2와 MR은 MR비를 저하시키지 않는 재료로 이루어진 금속 스페이스층을 제2 터널 장벽층(22)과 제2 고정층(21) 사이에 삽입함으로써 조절될 수도 있다. 금속 스페이스층 재료의 예로는 Au 및 Cu가 있다.
상술한 구조를 갖는 MTJ 소자(10)에서는 데이터가 다음의 방식으로 기록된다. 우선, MTJ 소자(10)는 막면(또는 적층면)에 수직인 양 방향으로 전류가 흐르도록 통전된다.
전자가 고정층(11) 측으로부터 공급되는 경우(즉, 고정층(11)으로부터 기록층(11)으로 전자가 이동), 고정층(11)의 자화와 동일한 방향으로 스핀 분극된 전자 및 고정층(21)이 반사시키고, 고정층(21)의 자화와 반대 방향으로 스핀 분극된 전자가 기록층(12)에 주입된다. 이 경우, 기록층(12)의 자화는 고정층(11)의 자화와 동일한 방향으로 정렬하여 고정층(11)과 기록층(12)의 자화는 평행 정렬이 된다. 이러한 평행 정렬에서는 MTJ 소자(10)의 저항값이 최소가 된다. 이 상태는 데이터 "0"으로서 정의한다.
전자가 고정층(21) 측으로부터 공급되는 경우(즉, 고정층(21)으로부터 기록층(12)으로 전자가 이동), 고정층(21)의 자화와 동일한 방향으로 스핀 분극된 전자 및 고정층(11)이 반사시키고, 고정층(11)의 자화와 반대 방향으로 스핀 분극된 전자가 기록층(12)에 주입된다. 이 경우, 기록층(12)의 자화는 고정층(11)의 자화와 동일한 방향으로 정렬하여 고정층(11)과 기록층(12)의 자화는 역평행 정렬이 된다. 이러한 역평행 정렬에서는 MTJ 소자(10)의 저항값이 최대가 된다. 이 상태는 데이터 "1"로서 정의한다.
데이터는 MTJ 소자(10)에 판독 전류를 공급하고, MTJ 소자(10)의 저항값 변화를 검출함으로써 독출된다. 판독 전류는 기록 전류보다 적은 값으로 설정된다.
이러한 구조를 갖는 MTJ 소자(10)의 제조 방법의 예를 설명한다. 우선, 도 12에 도시한 바와 같이, 하부 전극(16)(예컨대, 약 100㎚ 두께를 갖는 Ta층)과 하층(15)이 기판(도시하지 않음) 위에 순차적으로 형성된다. 예를 들어, 약 10 내지 20㎚ 두께를 갖는 FePt층이 하층(15) 위에 제1 고정층(11)으로서 형성되어 배향면이 (001)이다. 제1 고정층(11)의 규칙화는 FePt 합금층을 높은 온도에서 형성함으로써 가능하다. 대안으로, Fe와 Pt가 순차적으로 형성되고, 그 층막이 가열되는 경우, 제1 고정층(11)은 질서 구조로 변할 수 있다.
다음으로, 도 13에 도시한 바와 같이, 기판은 상온 근처로 냉각된다. 약 0.4 내지 1.0㎚ 두께를 갖는 MgO층이 제1 터널 장벽층(13)으로서 형성된다. 고정층(11)의 산화를 억제하기 위하여, 제1 터널 장벽층(13)은 약 0.4㎚ 두께를 갖는 Mg층과 약 0.6㎚ 두께를 갖는 MgO층을 순차적으로 형성함으로써 형성될 수도 있다. 이러한 프로세스로 MgO층은 배향면이 (001)이다. 형성된 MgO층은 약 300℃로 가열되어 그 결정성을 향상시킬 수도 있다. 약 0.4 내지 3㎚ 두께를 갖고, Fe 또는 Co를 주성분으로서 포함하는 계면층이 제1 고정층(11)과 제1 터널 장벽층(13) 사이에 삽입되어 스핀 분극성을 향상시킬 수도 있다.
약 1 내지 3㎚ 두께 및 배향면이 (001)인 체심 입방 bcc 구조를 갖는 Fe층이 제1 터널 장벽층(13) 위에 제1 자성체층(12-1)으로서 형성된다. 다음으로, 약 1 내지 3㎚의 두께 및 배향면이 (011)인 면심 입방 fcc 구조를 갖는 Pt층이 제1 자성 체층(12-1) 위에 제2 자성체층(12-2)으로서 형성된다. FePt 합금이 제2 자성체층(12-2)에 사용될 수도 있다.
약 0.4 내지 1.0㎚ 두께를 갖는 MgO층이 제2 자성체층(12-2) 위에 제2 터널 장벽층(22)으로서 형성된다. 기록층(12)의 산화를 억제하기 위하여, 제2 터널 장벽층(22)은 약 0.4㎚ 두께를 갖는 Mg층과 약 0.5㎚ 두께를 갖는 MgO층을 순차적으로 형성함으로써 형성될 수도 있다. 층막이 약 400℃ 이상으로 가열되는 경우, 기록층(12)의 FePt 합금은 L10 질서 합금으로 변한다. 따라서, 기록층(12)은 높은 수직 자기 이방성을 얻을 수 있다. 400℃ 이하 예를 들어 300℃로 층막을 가열하여 제2 터널 장벽층(22)으로서 기능하는 MgO층의 결정성을 향상시킨 다음, 약 400℃로 어닐링하는 것이 FePt를 규칙화하는 데 효과적이다.
도 14에 도시한 바와 같이, 예를 들어 약 10㎚ 두께를 갖는 FePt층이 제2 터널 장벽층(22) 위에 제2 고정층(21)으로서 형성된다. 제2 고정층(21)은 (001) 면에 배향된다. 제2 고정층(21)은 예를 들어 300℃에서 가열함으로써 형성된다. 다음으로, 기판이 상온 근처로 냉각된 후, 약 5㎚ 두께를 갖는 캡층(14)과 약 100㎚ 두께를 갖는 상부 전극(17)(예컨대, Ta)이 도 11에 도시한 바와 같이 순차적으로 형성된다.
상세하게 상술한 바와 같이, 본 발명이 이중 고정층 구조에 적용되더라도, 제1 실시예와 동일한 효과를 얻는다. 제2 및 제4 실시예가 이 실시예에 또한 적용가능하다.
제2 및 제3 실시예가 이 실시예에 적용될 수도 있다. 구체적으로, 계면 기록층은 기록층(12)과 제1 터널 장벽층(13)의 사이, 기록층(12)과 제2 터널 장벽층(22)의 사이, 고정층(11)과 제1 터널 장벽층(13)의 사이 및 고정층(21)과 제2 터널 장벽층(22)의 사이에 삽입될 수도 있다. 계면 기록층으로서, 높은 분극성을 갖는 강자성체 재료가 사용된다. 이로 인하여 MTJ 소자(10)는 저 전류로 자화 스위칭을 구현할 수 있다.
(제7 실시예)
제7 실시예에서는 기록층(12)과 제2 고정층(21) 사이의 비자성체층에 금속이 사용되고, 이에 의해 MTJ 소자(10)의 MR을 향상시킨다. 또한, 기록층(12)과 격자 일치하는 비자성체 재료가 비자성체층에 사용되고, 이에 의해 기록층(12)의 자기 특성을 향상시킨다.
도 15는 제7 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도이다. 이 실시예에서는 이중 고정층 구조를 갖는 MTJ 소자(10)를 설명한다.
MTJ 소자(10)는 결정 방위 하층(15), 제1 고정층(11), 터널 장벽층(13), 기록층(12), 비자성체 금속층(23), 제2 고정층(21) 및 캡층(14)을 순차적으로 적층함으로써 형성한 층 구조를 갖는다. 층 구조는 반대의 적층 순서를 가질 수도 있다. 하부 전극(16)은 결정 방위 하층(15)의 하면에 마련된다. 상부 전극(17)은 캡층(14)의 상면에 마련된다.
비자성체 금속층(23)으로서, 기록층(12)과 격자 일치하는 비자성체 재료가 사용된다. 구체적으로, 다음의 비자성체 재료 (1) 내지 (6)이 비자성체 금속 층(23)에 사용가능하다.
(1) Li(리튬), Be(베릴륨), Na(나트륨), Mg(마그네슘), Nb(니오브), Ti(티타늄), V(바나듐), Ta(탄탈) 및 Ba(바륨) 중 적어도 하나의 원소를 포함하는 산화물
(2) Ti(티타늄) 및 V(바나듐) 중 적어도 하나의 원소를 포함하는 질화물
(3) V(바나듐)을 포함하는 탄화물
(4) Li(리튬) 및 Pd(팔라듐) 중 적어도 하나의 원소를 포함하는 수소화물
(5) Zr(지르코늄) 및 Ho(홀뮴) 중 적어도 하나의 원소를 포함하는 셀레나이드
(6) Au(금), Ag(은) 및 Cu(구리) 중 적어도 하나의 원소를 포함하는 금속
비자성체 금속층(23)이 금속으로 이루어지는 경우, 거대 자기저항(GMR: Giant MagnetoResistive) 효과가 이용가능하다. 터널 장벽층(13)의 저항 R1과 비자성체 금속층(23)의 저항 R2는 R1＞R2 또는 R2＞R1을 만족시키도록 설계된다.
제1 고정층(11), 터널 장벽층(13) 및 기록층(12)의 구조는 제6 실시예와 동일하다. 제6 실시예에서 기술한 자성체 재료 외에 다음의 재료 (1) 내지 (3)이 제1 고정층(11)과 제2 고정층(21)에 또한 사용가능하다.
(1) 무질서 합금
주성분으로서의 Co(코발트)와 Cr(크롬), Ta(탄탈), Nb(니오브), V(바나듐), W(텅스텐), Hf(하프늄), Ti(티타늄), Zr(지르코늄), Pt(백금), Pd(팔라듐), Fe(철) 및 Ni(니켈) 중 적어도 하나의 원소를 포함하는 합금. 예로는 CoCr 합금, CoPt 합금, CoCrTa 합금, CoCrPt 합금, CoCrPtTa 합금 및 CoCrNb 합금이 있다. 이러한 합 금은 비자성체 원소의 비율을 증가시킴으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
(2) 인공 격자
Fe(철), Co(코발트) 및 Ni(니켈) 중 적어도 하나의 원소를 포함하는 합금과 Cr(크롬), Pt(백금), Pd(팔라듐), Ir(이리듐), Rh(로듐), Ru(루테늄), Os(오스뮴), Re(레늄), Au(금) 및 Cu(구리) 중 적어도 하나의 원소를 포함하는 합금을 교번하여 적층함으로써 형성되는 층막. 예로는 Co/Pt 인공 격자, Co/Pd 인공 격자, CoCr/Pt 인공 격자, Co/Ru 인공 격자, Co/Os 인공 격자, Co/Au 인공 격자 및 Ni/Cu 인공 격자가 있다. 이러한 인공 격자는 자성체층 내 원소의 도핑 양과 자성체층 및 비자성체층의 막 두께 비율을 조절함으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
(3) 페리 자성체 재료
희토류 금속과 천이 금속의 합금으로 이루어진 페리 자성체 재료. 예로는 Tb(테르븀), Dy(디스프로슘), Gd(가돌리늄) 및 천이 금속 중 적어도 하나의 원소를 포함하는 비결정질 합금이 있다. 예로는 TbFe, TbCo, TbFeCo, DyTbFeCo 및 GdTbCo가 있다. 이러한 합금은 성분비를 조절함으로써 자기 이방성 에너지 밀도 및 포화 자화를 조절할 수 있다.
상술한 구조를 갖는 MTJ 소자(10)의 제조 방법의 예를 설명한다. 터널 장벽층(13)을 형성할 때까지의 공정은 제6 실시예와 동일하다.
도 16에 도시한 바와 같이, 제1 자성체층(12-1)으로서 기능하는 Fe층과 제2 자성체층(12-2)으로서 기능하는 Pt층이 터널 장벽층(13) 위에 순차적으로 형성된다. 그 층막이 약 400℃로 가열되는 경우, 기록층(12)의 FePt 합금은 질서 합금으로 변한다. 대안으로, FePt 합금층은 약 300℃로 가열함으로써 터널 장벽층(13) 위에 형성된다. 이로 인하여 기록층(12)의 FePt 합금을 또한 규칙화할 수 있다.
기판이 상온 근처로 냉각된 후, 도 15에 도시한 바와 같이, 약 3㎚ 두께를 갖는 Au층이 기록층(12) 위에 비자성체 금속층(23)으로서 형성된다. 예를 들어, 약 10㎚ 두께를 갖는 FePt층이 비자성체 금속층(23) 위에 제2 고정층(21)으로서 형성되어 배향면이 (001)이다. 제2 고정층(21)은 예를 들어 300℃로 가열함으로써 형성된다. 기판이 상온 근처로 냉각된 후, 약 5㎚ 두께를 갖는 캡층(14)(예컨대, Au)과 약 100㎚ 두께를 갖는 하부 전극(17)(예컨대, Ta)이 순차적으로 형성된다.
이러한 구조를 갖는 MTJ 소자(10)에서는 기록층(12)과 격자 일치하는 비자성체 재료가 비자성체 금속층(23)에 사용되므로, 기록층(12)의 규칙화가 촉진될 수 있다. 이는 기록층(12)의 자기 특성을 향상시킨다. 금속이 제2 터널 장벽층에 사용되는 경우, MTJ 소자(10)의 MR이 향상될 수 있다. 제2 내지 제4 실시예가 이 실시예에 적용될 수도 있다.
(제8 실시예)
제8 실시예에서는 MRAM이 상술한 MTJ 소자(10)를 사용함으로써 형성되는 예를 기술한다.
도 17은 제8 실시예에 따른 MRAM 장치를 나타내는 회로도이다. MRAM은 매트릭스로 배열된 복수의 메모리 셀(MC)을 구비하는 메모리 셀 어레이(30)를 포함한 다. 열 방향으로 동작하는 복수의 비트선 쌍 BL과 /BL이 메모리 셀 어레이(30)에 배열된다. 행 방향으로 동작하는 복수의 워드선 WL이 메모리 셀 어레이(30)에 또한 배열된다.
상술한 메모리 셀(MC) 각각은 비트선(BL)과 워드선(WL) 간의 교차점에 존재한다. 각 메모리 셀(MC)은 MTJ 소자(10)와 선택 트랜지스터(31)를 포함한다. MTJ 소자(10)의 한 단자는 비트선(BL)에 연결된다. MTJ 소자(10)의 다른 단자는 선택 트랜지스터(31)의 드레인 단자에 연결된다. 선택 트랜지스터(31)의 게이트 단자는 워드선(WL)에 연결된다. 선택 트랜지스터(31)의 소스 단자는 비트선(/BL)에 연결된다.
행 디코더(32)는 워드선(WL)에 연결된다. 기록 회로(34)와 판독 회로(35)는 한 쌍의 비트선 BL과 /BL에 연결된다. 열 디코더(33)는 기록 회로(34)와 판독 회로(35)에 연결된다. 행 디코더(32)와 열 디코더(33)는 각 메모리 셀(MC)을 선택한다.
메모리 셀(MC)로의 데이터 기록은 다음의 방식으로 실행된다. 메모리 셀(MC)을 데이터 기록 타깃으로서 선택하기 위하여, 메모리 셀(MC)에 연결된 워드선(WL)이 활성화된다. 이는 선택 트랜지스터(31)를 턴 온 한다.
양방향 기록 전류(Iw)가 MTJ 소자(10)에 공급된다. 구체적으로, 기록 전류(Iw)가 좌측에서 우측으로 MTJ 소자(10)에 공급되는 경우, 기록 회로(34)는 포지티브 전위를 비트선(BL)에 인가하고, 접지 전위를 비트선(/BL)에 인가한다. 기록 전류(Iw)가 우측에서 좌측으로 MTJ 소자(10)에 공급되는 경우, 기록 회로(34)는 포 지티브 전위를 비트선(/BL)에 인가하고, 접지 전위를 비트선(BL)에 인가한다. 이로 인하여 메모리 셀(MC)에 데이터 "0" 또는 데이터 "1"을 기록할 수 있다.
메모리 셀(MC)로부터의 데이터 판독은 다음의 방식으로 실행된다. 우선, 메모리 셀(MC)이 선택된다. 판독 회로(35)는 예를 들어 우측에서 좌측으로 흐르는 판독 전류(Ir)를 MTJ 소자(10)에 공급한다. 판독 회로(35)는 판독 전류(Ir)에 기초하여 MTJ 소자(10)의 저항값을 검출한다. 이로 인하여 MTJ 소자(10)에 저장된 데이터를 독출할 수 있다.
상세하게 상술한 바와 같이, 이 실시예에 따르면, MRAM은 제1 내지 제7 실시예에서 기술한 MTJ 소자(10)를 사용함으로써 형성될 수 있다. 추가로, 제1 내지 제7 실시예에서 기술한 MTJ 소자(10)의 사용은 스위칭 전류 밀도를 마이크로 제조 및 감소시킬 수 있는 MRAM을 형성할 수 있게 한다.
본 발명의 제1 내지 제8 실시예에 따른 MTJ 소자(10) 및 MRAM은 다양한 디바이스에 적용가능하다. 도 18 내지 24는 다수의 응용 예를 나타낸다.
(응용 예 1)
도 18은 DSL(Digital Subscriber Line) 모뎀의 DSL 데이터 경로 부분을 도시한다. 이 모뎀은 프로그램가능한 디지털 신호 프로세서(DSP)(100), 아날로그/디지털(A/D) 컨버터(110), 디지털/아날로그(D/A) 컨버터(120), 전송 드라이버(130) 및 수신 증폭기(140)를 포함한다.
도 18은 대역통과 필터를 나타내지 않는다. 도 18은 라인 코드 프로그램(DSP가 실행하여 인코딩된 가입자 라인 정보 및 전송 조건을 선택 및 작동시키는 프로그램(라인 코드; QAM, CAP, RSK, FM, AM, PAM, DWMT 등))을 유지하는 다양한 타입의 선택적 메모리로서 이 실시예에 따른 MRAM(170) 및 EEPROM(180)을 나타낸다.
응용 예 1에서는 2종류의 메모리, 즉 MRAM(170)과 EEPROM(180)가 라인 코드 프로그램을 유지하는 메모리로서 사용된다. MRAM(170)은 EEPROM(180)을 대신할 수도 있다. 즉, 2종류의 메모리를 사용하는 대신 단지 MRAM들을 사용할 수도 있다.
(응용 예 2)
도 19는 또 다른 응용 예로서의 휴대전화 단말기(300)를 나타낸다. 통신 기능을 구현하는 통신 유닛(200)은 전송/수신 안테나(201), 멀티플렉서(202), 수신 유닛(203), 베이스밴드 처리 유닛(204), 음성 코덱으로서 사용되는 DSP(205), 확성기(수신기)(206), 마이크로폰(전송기)(207), 전송 유닛(208) 및 주파수 합성기(209)를 포함한다.
휴대전화 단말기(300)는 휴대전화 단말기의 유닛을 제어하는 제어 유닛(220)을 포함한다. 제어 유닛(220)은 CPU(221), ROM(222), 이 실시예의 MRAM(223) 및 플래시 메모리(224)를 CPU 버스(225)를 통해 연결함으로써 형성되는 마이크로컴퓨터이다. ROM(222)은 CPU(221)가 실행하는 프로그램 및 표시되는 폰트와 같은 필수 데이터를 미리 저장한다. MRAM(223)은 필요하다면 CPU(221)가 프로그램 실행 동안 계산중인 데이터를 저장하거나, 제어 유닛(220)과 각 유닛 사이에서 교환된 데이터가 일시적으로 저장되는 작업 영역으로서 주로 기능한다. 휴대전화 단말기(300)가 전원 오프되더라도, 플래시 메모리(224)는 예를 들어 바로 그 선행 설정 조건을 저 장하여, 동일한 설정 조건이 그 다음 전원 온 시에 이용가능하다. 따라서, 휴대전화 단말기가 전원 오프되더라도, 설정 파라미터는 저장된 채 유지될 수 있다.
휴대전화 단말기(300)는 오디오 재생 처리 유닛(211), 외부 출력 단자(212), LCD(Liquid Crystal Display) 컨트롤러(213), 표시용 LCD(214) 및 링잉 신호를 생성하는 링거(ringer)를 또한 포함한다. 오디오 재생 처리 유닛(211)은 휴대전화 단말기(300)에 입력되는 오디오 정보(또는 외부 메모리(240)(후술함)에 저장된 오디오 정보)를 재생한다. 재생된 오디오 정보는 외부 출력 단자(212)를 통해 헤드폰 또는 휴대용 확성기에 전송될 수 있거나, 외부로 추출될 수 있다. 오디오 재생 처리 유닛(211)을 마련하여 오디오 정보를 재생할 수 있다. LCD 컨트롤러(213)는 예를 들어 CPU(212)로부터 CPU 버스(225)를 통해 표시 정보를 수신하고, 표시 정보를 LCD 제어 정보로 변환하여 LCD(214)를 제어하며, LCD(214)를 구동하여 표시를 실행한다.
휴대전화 단말기(300)는 인터페이스 회로(I/F)(231,233,235), 외부 메모리(240), 외부 메모리 슬롯(232), 키 조작 유닛(234) 및 외부 입/출력 단자(236)를 또한 포함한다. 외부 메모리 슬롯(232)은 메모리 카드와 같은 외부 메모리(240)를 수신한다. 외부 메모리 슬롯(232)은 인터페이스 회로(I/F)(231)를 통해 CPU 버스(225)에 연결된다. 휴대전화 단말기(300)가 슬롯(232)을 구비하는 경우, 휴대전화 단말기(300) 내 정보를 외부 메모리(240)에 기록하거나, 외부 메모리(240)에 저장된 정보(예컨대, 오디오 정보)를 휴대전화 단말기(300)에 입력하는 것이 가능하다. 키 조작 유닛(234)은 인터페이스 회로(I/F)(233)를 통해 CPU 버스(225)에 연 결된다. 키 조작 유닛(234)으로부터 입력되는 키 입력 정보는 예를 들어 CPU(221)에 전송된다. 외부 입/출력 단자(236)는 인터페이스 회로(I/F)(233)를 통해 CPU 버스(225)에 연결되고, 다양한 종류의 외부 정보를 휴대전화 단말기(300)에 입력하거나 휴대전화 단말기(300)로부터 외부로 정보를 출력하는 단자로서 기능한다.
응용 예 2에서는 ROM(222), MRAM(223) 및 플래시 메모리(224)가 사용된다. MRAM은 플래시 메모리(224)를 대신할 수도 있다. MRAM은 ROM(222)을 또한 대신할 수도 있다.
(응용 예 3)
도 20 내지 24는 MRAM이 미디어 콘텐츠를 저장하는 스마트 매체와 같은 카드(MRAM 카드)에 적용되는 예를 나타낸다.
도 20에 도시한 바와 같이, MRAM 카드 메인 보디(400)는 MRAM 칩(401)을 포함한다. 카드 메인 보디(400)는 MRAM 칩(401)에 대응하는 부분에 개구부(402)가 있어 MRAM 칩(401)이 노출된다. 개구부(402)에는 사용자가 MRAM 카드를 휴대하는 경우에 MRAM 칩(401)을 보호하는 셔터(403)가 있다. 셔터(403)는 외부 자계를 차단할 수 있는 세라믹과 같은 재료로 이루어진다. 데이터를 전송하기 위해서는 셔터(403)가 오픈되어 MRAM 칩(401)이 노출된다. 외부 단자(404)는 MRAM 카드에 저장된 콘텐츠 데이터를 추출하는 데 사용된다.
도 21 및 22는 MRAM 카드에 데이터를 전송하기 위한 카드 삽입형 전송 장치를 나타내는 평면도 및 단면도이다. 일반 사용자가 사용하는 제2 MRAM 카드(450)는 화살표로 도시한 바와 같이 전송 장치(500)의 삽입부(510)에 삽입되고, 그 카드 가 정지부(520)에 접할 때까지 민다. 정지부(520)는 제1 MRAM(550) 및 제2 MRAM 카드(450)를 배열하는 부재로서 또한 기능한다. 제2 MRAM 카드(450)가 사전설정된 위치에 배치되는 경우, 제1 MRAM 재기록 제어 유닛이 외부 단자(530)에 제어 신호를 공급하여 제1 MRAM(550)에 저장된 데이터가 제2 MRAM 카드(450)에 전송된다.
도 23은 고정형 전송 장치를 나타낸다. 이 전송 장치에서는 제2 MRAM 카드(450)가 화살표로 도시한 바와 같이 정지부(520)와 관련하여 제1 MRAM(550)에 고정된다. 전송 방법은 카드 삽입형과 동일하므로 그 설명은 생략한다.
도 24는 슬라이드형 전송 장치를 나타낸다. 전송 장치(500)는 CD-ROM 드라이브 또는 DVD 드라이브와 같은 슬라이딩 트레이(560)를 포함한다. 슬라이딩 트레이(560)는 화살표로 도시한 바와 같이 이동한다. 슬라이딩 트레이(560)가 파선으로 도시한 위치로 이동하는 경우, 제2 MRAM 카드(450)는 슬라이딩 트레이(560) 위에 배치되어 전송 장치(500) 쪽으로 이동한다. 제2 MRAM 카드(450)가 정지부(520)에 접합 때까지 제2 MRAM 카드(450)를 이동시키는 구조 및 전송 방법은 카드 삽입형과 동일하므로 그 설명은 생략한다.
본 기술분야의 당업자는 추가적인 장점 및 변형을 용이하게 발견한다. 그러므로 더 넓은 양상에서의 본 발명은 본 명세서에 도시하고 기술한 특정 설명 및 대표적인 실시예에 한정하지 않는다. 따라서, 첨부한 청구항들과 그 균등한 범위로 정의하는 일반적인 발명 개념의 사상 또는 범위를 벗어나지 않는 다양한 수정이 이루어질 수도 있다.
도 1은 제1 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 2는 제1 실시예에 따른 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 3은 도 2에 후속하는 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 4는 제2 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 5는 제3 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 6은 제4 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 7은 제4 실시예에 따른 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 8은 MTJ 소자(10)의 자기 특성을 나타내는 그래프.
도 9는 제5 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 10은 제5 실시예에 따른 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 11은 제6 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 12는 제6 실시예에 따른 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 13은 도 12에 후속하는 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 14는 도 13에 후속하는 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 15는 제7 실시예에 따른 MTJ 소자(10)의 구조를 나타내는 단면도.
도 16은 제7 실시예에 따른 MTJ 소자(10)의 제조 방법을 나타내는 단면도.
도 17은 제8 실시예에 따른 MRAM의 장치를 나타내는 회로도.
도 18은 MRAM의 응용예 1을 설명하기 위한 DSL(Digital Subscriber line) 모뎀의 DSL 데이터 경로 부분을 나타내는 블록도.
도 19는 MRAM의 응용예 2를 설명하기 위한 휴대전화 단말기를 나타내는 블록도.
도 20은 MRAM의 응용예 3을 설명하기 위한 카드(MRAM 카드)에 적용되는 MRAM의 예를 나타내는 평면도.
도 21은 MRAM 카드에 데이터를 전송하는 전송 장치를 나타내는 평면도.
도 22는 MRAM 카드에 데이터를 전송하는 전송 장치를 나타내는 단면도.
도 23은 MRAM 카드에 데이터를 전송하는 고정형 전송 장치를 나타내는 단면도.
도 24는 MRAM 카드에 데이터를 전송하는 슬라이드형 전송 장치를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : MTJ 소자
11 : 고정층
12 : 기록층
13 : 터널 장벽층
14 : 캡층
15 : 결정 방위 하층
16 : 하부 전극
17 : 상부 전극

Claims (23)

  1. 자기저항 소자로서,
    자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층-상기 자유층은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과,
    상기 자유층이 사이에 개재되고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층 및 제2 비자성체층과,
    상기 자유층의 일 측에만 그리고 상기 자유층과의 표면에 대향인 상기 제1 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 고정층-상기 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-
    을 포함하는 자기저항 소자.
  2. 제1항에 있어서,
    상기 제1 비자성체층은 Li, Be, Na, Mg, Nb, Ti, V, Ta 및 Ba로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 산화물과 Ti 및 V로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 질화물 중 하나로 이루어지는 자기저항 소자.
  3. 제1항에 있어서,
    상기 제2 비자성체층은 Li, Be, Na, Mg, Nb, Ti, V, Ta 및 Ba로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 산화물과, Ti 및 V로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 질화물과, V를 포함하는 탄화물과, Li 및 Pd로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 수소화물과, Zr 및 Ho로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 셀레나이드와, Al, Au, As, Ag, Be, Ga, P, Pt, Pd, Ir, Rh, Cu, V, Cr, Nb, Mo, Ta 및 W로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 금속 또는 금속간 화합물 중 하나로 이루어지는 자기저항 소자.
  4. 제1항에 있어서,
    상기 자유층은 10㎚ 미만의 두께를 갖는 자기저항 소자.
  5. 제1항에 있어서,
    상기 자유층은 L10 결정 구조 및 L12 결정 구조 중 하나를 갖는 자기저항 소자.
  6. 제1항에 있어서,
    상기 자유층은 Fe, Co, Ni, Mn 및 Cr로 구성되는 그룹으로부터 선택된 적어도 하나의 원소와 Pt, Pd, Rh, Au, Hg 및 Al로 구성되는 그룹으로부터 선택된 적어 도 하나의 원소로 이루어진 합금을 포함하는 자기저항 소자.
  7. 제6항에 있어서,
    상기 자유층에는 비자성체 재료로 이루어지는 중간층이 삽입되어 있는 자기저항 소자.
  8. 제6항에 있어서,
    상기 자유층은 Be, Mn, Cu, Sm, Au, Nd, Ag, Pr, La, Ca, Yb, Eu, Ce, Sr, Ba, Al, Mg, Zn, Pb, Cd, Sn 및 In으로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 자기저항 소자.
  9. 제6항에 있어서,
    상기 자유층은 Sn, Sb, Pb 및 Bi로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 자기저항 소자.
  10. 제6항에 있어서,
    상기 자유층은 Li, Na, K, Be, Mg, Ca 및 Sc로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 자기저항 소자.
  11. 제6항에 있어서,
    상기 자유층은 B 및 C로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 자기저항 소자.
  12. 제1항에 있어서,
    상기 자유층은 Fe, Co, Ni, Mn 및 Cr로 구성되는 그룹으로부터 선택된 적어도 하나의 제1 원소와 Pt, Pd, Rh, Au, Hg 및 Al로 구성되는 그룹으로부터 선택된 적어도 하나의 제2 원소로 이루어진 합금을 주성분으로서 포함하고,
    상기 제1 원소와 상기 제2 원소의 성분비는 40 내지 60 원자%의 범위 내로 설정되고,
    상기 합금의 산소량은 1% 미만인 자기저항 소자.
  13. 제1항에 있어서,
    상기 자유층은 Fe, Co, Ni, Mn 및 Cr로 구성되는 그룹으로부터 선택된 적어도 하나의 제1 원소와 Pt, Pd, Rh, Au, Hg 및 Al로 구성되는 그룹으로부터 선택된 적어도 하나의 제2 원소로 이루어진 합금을 주성분으로서 포함하고,
    상기 제1 원소의 양은 상기 제2 원소의 양보다 적고,
    상기 합금의 산소량은 10% 이상인 자기저항 소자.
  14. 자기저항 소자로서,
    자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층-상기 자유층은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과,
    상기 자유층이 사이에 개재되고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층 및 제2 비자성체층과,
    상기 자유층과의 표면에 대향인 상기 제1 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 제1 고정층-상기 제1 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-과,
    상기 자유층과의 표면에 대향인 상기 제2 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 제2 고정층-상기 제2 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-
    을 포함하고,
    상기 제1 비자성체층은 상기 제2 비자성체층의 저항값과 상이한 저항값을 갖는 자기저항 소자.
  15. 제14항에 있어서,
    상기 제1 비자성체층은 Li, Be, Na, Mg, Nb, Ti, V, Ta 및 Ba로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 산화물과 Ti 및 V로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 질화물 중 하나로 이루어지는 자기저항 소자.
  16. 제14항에 있어서,
    상기 제2 비자성체층은 Li, Be, Na, Mg, Nb, Ti, V, Ta 및 Ba로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 산화물과, Ti 및 V로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 질화물과, V를 포함하는 탄화물과, Li 및 Pd로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 수소화물과, Zr 및 Ho로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 셀레나이드와, Au, Ag 및 Cu로 구성되는 그룹으로부터 선택된 적어도 하나의 원소를 포함하는 금속 중 하나로 이루어지는 자기저항 소자.
  17. 제14항에 있어서,
    상기 자유층은 10㎚ 미만의 두께를 갖는 자기저항 소자.
  18. 제14항에 있어서,
    상기 자유층은 L10 결정 구조 및 L12 결정 구조 중 하나를 갖는 자기저항 소자.
  19. 제14항에 있어서,
    상기 자유층은 Fe, Co, Ni, Mn 및 Cr로 구성되는 그룹으로부터 선택된 적어도 하나의 원소와 Pt, Pd, Rh, Au, Hg 및 Al로 구성되는 그룹으로부터 선택된 적어 도 하나의 원소로 이루어진 합금을 포함하는 자기저항 소자.
  20. 제19항에 있어서,
    상기 자유층에는 비자성체 재료로 이루어지는 중간층이 삽입되어 있는 자기저항 소자.
  21. 자기저항 소자와, 상기 자기저항 소자를 개재하는 제1 전극 및 제2 전극을 구비하는 메모리 셀을 포함하고, 상기 제1 전극 및 제2 전극을 통해 전류가 상기 자기저항 소자에 공급되는 자기 메모리로서,
    상기 자기저항 소자는,
    자성체 재료를 포함하고, 배향면이 (001)인 면심 정방(fct: face-centered tetragonal) 결정 구조를 갖는 자유층-상기 자유층은 막면에 수직이며, 스핀 분극된 전자로 인해 변경가능한 자화 방향을 가짐-과,
    상기 자유층이 사이에 개재되고, 정방 결정 구조 및 입방 결정 구조 중 하나를 갖는 제1 비자성체층 및 제2 비자성체층과,
    상기 자유층의 일 측에만 그리고 상기 자유층과의 표면에 대향인 상기 제1 비자성체층의 표면에 마련되고, 자성체 재료를 포함하는 고정층-상기 고정층은 막면에 수직이며, 고정된 자화 방향을 가짐-
    을 포함하는 자기 메모리.
  22. 제21항에 있어서,
    상기 전류를 상기 제1 전극 및 제2 전극을 통해 상기 자기저항 소자에 양방향으로 공급하는 기록 회로를 더 포함하는 자기 메모리.
  23. 제22항에 있어서,
    상기 메모리 셀은 상기 기록 회로와 상기 제2 전극 사이에 전기적으로 연결되는 선택 트랜지스터를 포함하는 자기 메모리.
KR1020070082302A 2006-10-13 2007-08-16 자기저항 소자 및 자기 메모리 KR100892802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006280620A JP2008098523A (ja) 2006-10-13 2006-10-13 磁気抵抗効果素子および磁気メモリ
JPJP-P-2006-00280620 2006-10-13

Publications (2)

Publication Number Publication Date
KR20080033846A true KR20080033846A (ko) 2008-04-17
KR100892802B1 KR100892802B1 (ko) 2009-04-10

Family

ID=39297632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082302A KR100892802B1 (ko) 2006-10-13 2007-08-16 자기저항 소자 및 자기 메모리

Country Status (4)

Country Link
US (1) US7596015B2 (ko)
JP (1) JP2008098523A (ko)
KR (1) KR100892802B1 (ko)
CN (1) CN100580968C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251363B1 (ko) * 2009-03-02 2013-04-05 퀄컴 인코포레이티드 자기 터널 접합 디바이스 및 제조
US8848432B2 (en) 2011-12-21 2014-09-30 Samsung Electronics Co., Ltd. Magnetoresistive elements and memory devices including the same
KR20170047144A (ko) * 2015-10-21 2017-05-04 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
KR20170131202A (ko) * 2016-05-18 2017-11-29 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR20190024544A (ko) * 2017-08-28 2019-03-08 삼성전자주식회사 자기 접합부, 자기 메모리 및 자기 접합부를 제공하는 방법

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4435207B2 (ja) * 2007-06-13 2010-03-17 株式会社東芝 磁気ランダムアクセスメモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US7929258B2 (en) * 2008-01-22 2011-04-19 Seagate Technology Llc Magnetic sensor including a free layer having perpendicular to the plane anisotropy
JPWO2009110119A1 (ja) 2008-03-06 2011-07-14 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
JP4599425B2 (ja) 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US8233319B2 (en) * 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
JP5532436B2 (ja) 2008-09-02 2014-06-25 日本電気株式会社 磁気メモリ及びその製造方法
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
JP5550007B2 (ja) * 2008-12-05 2014-07-16 国立大学法人東北大学 磁性薄膜及びその製造方法、並びにこのような磁性薄膜を用いた各種応用デバイス
CN101770804B (zh) * 2009-01-06 2012-12-12 中国科学院物理研究所 一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器
US9520151B2 (en) 2009-02-12 2016-12-13 Seagate Technology Llc Multiple layer FePt structure
US8133332B2 (en) * 2009-02-12 2012-03-13 Seagate Technology Llc Method for preparing FePt media at low ordering temperature and fabrication of exchange coupled composite media and gradient anisotropy media for magnetic recording
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US7957183B2 (en) * 2009-05-04 2011-06-07 Magic Technologies, Inc. Single bit line SMT MRAM array architecture and the programming method
KR101687845B1 (ko) * 2009-05-19 2016-12-19 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용한 기억장치
US8331141B2 (en) * 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
KR101115039B1 (ko) * 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
JP5588642B2 (ja) * 2009-09-02 2014-09-10 エイチジーエスティーネザーランドビーブイ トンネル接合型磁気抵抗効果ヘッド及びその製造方法
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101658394B1 (ko) * 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
CN102163433B (zh) * 2010-02-23 2013-12-25 昭和电工株式会社 热辅助磁记录介质和磁存储装置
TWI381403B (zh) * 2010-03-09 2013-01-01 Nat Univ Tsing Hua 非序化合金的序化方法及由其方法所製得之磁性材料
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8692343B2 (en) 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
US8988934B2 (en) * 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5123365B2 (ja) * 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
JP5574350B2 (ja) 2010-12-22 2014-08-20 株式会社アルバック トンネル磁気抵抗素子の製造方法
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
CN102280574B (zh) * 2011-01-07 2014-04-16 江苏多维科技有限公司 薄膜磁电阻传感元件、多个传感元件的组合及与该组合耦合的电子装置
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9196332B2 (en) 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
JP5644620B2 (ja) * 2011-03-23 2014-12-24 Tdk株式会社 スピン伝導素子及び磁気ヘッド
JP2012203916A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8976577B2 (en) * 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
US9070456B2 (en) * 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5492144B2 (ja) 2011-05-27 2014-05-14 株式会社日立製作所 垂直磁化磁気抵抗効果素子及び磁気メモリ
KR20140040169A (ko) * 2011-05-27 2014-04-02 유니버시티 오브 노스 텍사스 그라핀 자기터널접합 스핀 필터 및 그 제조방법
US8686484B2 (en) * 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP5558425B2 (ja) 2011-07-04 2014-07-23 株式会社東芝 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
WO2013008421A1 (ja) * 2011-07-11 2013-01-17 パナソニック株式会社 膜構造体とその製造方法
JP5327293B2 (ja) * 2011-08-30 2013-10-30 ソニー株式会社 不揮発性磁気メモリ装置
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
KR101308105B1 (ko) 2011-11-18 2013-09-12 한국과학기술연구원 수직자화 박막 구조체 및 그 제조 방법
JP2013115412A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US9236562B2 (en) * 2011-12-30 2016-01-12 Intel Corporation Balancing energy barrier between states in perpendicular magnetic tunnel junctions
CN102623018A (zh) * 2012-04-01 2012-08-01 中国科学院苏州纳米技术与纳米仿生研究所 一种基于垂直磁化自由层的磁性多层膜及磁性传感器
KR102130054B1 (ko) * 2012-06-07 2020-07-06 삼성전자주식회사 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US8619394B1 (en) 2012-11-29 2013-12-31 HGST Netherlands B.V. Magnetic tunnel junction with barrier cooling for magnetic read head
JP6342113B2 (ja) * 2012-12-19 2018-06-13 サムスン エレクトロニクス カンパニー リミテッド 改良型特性を有する磁気接合を提供する方法およびシステム
US10672977B2 (en) * 2012-12-21 2020-06-02 Yimin Guo Perpendicular magnetoresistive elements
US9287323B2 (en) * 2013-01-08 2016-03-15 Yimin Guo Perpendicular magnetoresistive elements
US20140203383A1 (en) * 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element
US10953319B2 (en) * 2013-01-28 2021-03-23 Yimin Guo Spin transfer MRAM element having a voltage bias control
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US20140284733A1 (en) 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
US9059399B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM
US9087543B2 (en) * 2013-06-06 2015-07-21 International Business Machines Corporation Spin torque MRAM having perpendicular magnetization with oxide interface
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
JP6116694B2 (ja) * 2013-08-29 2017-04-19 三菱電機株式会社 磁気抵抗効果素子を備えた磁界検出器、および電流検出器
US9461242B2 (en) * 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US20150091110A1 (en) * 2013-09-27 2015-04-02 Charles C. Kuo Perpendicular Spin Transfer Torque Memory (STTM) Device with Coupled Free Magnetic Layers
US11043631B2 (en) * 2013-10-25 2021-06-22 Yimin Guo Perpendicular magnetoresistive elements
JP6077133B2 (ja) * 2013-11-18 2017-02-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
JP6375719B2 (ja) * 2014-06-24 2018-08-22 富士電機株式会社 磁性薄膜および磁性薄膜を含む応用デバイス
US9385307B2 (en) * 2014-10-01 2016-07-05 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104659202A (zh) * 2015-02-13 2015-05-27 西南应用磁学研究所 提高隧道结薄膜磁电阻效应的制备方法
WO2016139878A1 (ja) * 2015-03-05 2016-09-09 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド、及び電子機器
US9337415B1 (en) 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
WO2016209267A1 (en) 2015-06-26 2016-12-29 Intel Corporation Low stray field magnetic memory
KR102384258B1 (ko) 2015-06-26 2022-04-07 인텔 코포레이션 감소된 스위칭 전류를 갖는 수직 자기 메모리
KR102426415B1 (ko) 2015-06-26 2022-07-29 인텔 코포레이션 대칭 고정 층을 갖는 수직 자기 메모리
JP6586872B2 (ja) * 2015-12-11 2019-10-09 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US10468455B2 (en) * 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
CN105702416B (zh) * 2016-04-18 2019-03-15 北京航空航天大学 一种具有强垂直磁各向异性的多层膜
US9761793B1 (en) 2016-05-18 2017-09-12 Samsung Electronics Co., Ltd. Magnetic memory device and method for manufacturing the same
US10256399B2 (en) 2016-05-18 2019-04-09 International Business Machines Corporation Fabricating a cap layer for a magnetic random access memory (MRAM) device
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
US11107615B2 (en) * 2017-02-24 2021-08-31 Tdk Corporation Magnetization rotational element, magnetoresistance effect element, and memory device
US10665777B2 (en) * 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10014464B1 (en) 2017-03-01 2018-07-03 International Business Machines Corporation Combined CMP and RIE contact scheme for MRAM applications
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
US10522744B2 (en) 2017-10-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. High thermal stability by doping of oxide capping layer for spin torque transfer (STT) magnetic random access memory (MRAM) applications
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
KR102073467B1 (ko) * 2018-01-30 2020-02-04 고려대학교 산학협력단 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
US11430942B2 (en) * 2018-06-28 2022-08-30 Intel Corporation Multilayer free magnetic layer structure for spin-based magnetic memory
US10522746B1 (en) 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US11114605B2 (en) * 2018-08-12 2021-09-07 HeFeChip Corporation Limited Composite storage layer for magnetic random access memory devices
JP2020043282A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 記憶装置
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
US10837105B1 (en) * 2019-01-03 2020-11-17 Seagate Technology Llc Multilayer barrier and method of formation
CN111490151B (zh) * 2019-01-28 2023-06-02 上海磁宇信息科技有限公司 一种制作超小型磁性随机存储器阵列的方法
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
JP2020155440A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN112864308B (zh) * 2019-11-12 2023-04-28 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112928202A (zh) * 2019-12-05 2021-06-08 上海磁宇信息科技有限公司 磁性隧道结结构及其应用的磁性随机存储器
CN112928205B (zh) * 2019-12-05 2023-04-07 上海磁宇信息科技有限公司 提升磁垂直各向异性的磁性隧道结及磁性随机存储器
US11710707B2 (en) * 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
CN113592748B (zh) * 2021-07-06 2023-11-17 武汉工程大学 基于定量表征形变孪晶体积分数的图像处理方法与装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7105372B2 (en) * 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
JP4095597B2 (ja) * 2004-09-09 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251363B1 (ko) * 2009-03-02 2013-04-05 퀄컴 인코포레이티드 자기 터널 접합 디바이스 및 제조
US8580583B2 (en) 2009-03-02 2013-11-12 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9043740B2 (en) 2009-03-02 2015-05-26 Qualcomm Incorporated Fabrication of a magnetic tunnel junction device
US8848432B2 (en) 2011-12-21 2014-09-30 Samsung Electronics Co., Ltd. Magnetoresistive elements and memory devices including the same
KR20170047144A (ko) * 2015-10-21 2017-05-04 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
KR20170131202A (ko) * 2016-05-18 2017-11-29 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR20190024544A (ko) * 2017-08-28 2019-03-08 삼성전자주식회사 자기 접합부, 자기 메모리 및 자기 접합부를 제공하는 방법

Also Published As

Publication number Publication date
US7596015B2 (en) 2009-09-29
CN100580968C (zh) 2010-01-13
JP2008098523A (ja) 2008-04-24
US20080088980A1 (en) 2008-04-17
KR100892802B1 (ko) 2009-04-10
CN101162756A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100892802B1 (ko) 자기저항 소자 및 자기 메모리
US8705269B2 (en) Magnetoresistive element and magnetic memory
JP4599425B2 (ja) 磁気抵抗素子及び磁気メモリ
US8665639B2 (en) Magnetoresistive element and magnetic memory
KR101002503B1 (ko) 자기 저항 소자 및 자기 메모리
US8895162B2 (en) Magnetoresistive element and magnetic memory
US8098514B2 (en) Magnetoresistive element and magnetic memory
JP5072120B2 (ja) 磁気抵抗素子及び磁気メモリ
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
US9153770B2 (en) Magnetoresistive element and magnetic memory
US8565013B2 (en) Storage element and storage device
US8946837B2 (en) Semiconductor storage device with magnetoresistive element
US8659103B2 (en) Magnetoresistive element and magnetic memory using the same
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 11