KR20070113605A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20070113605A
KR20070113605A KR1020060047074A KR20060047074A KR20070113605A KR 20070113605 A KR20070113605 A KR 20070113605A KR 1020060047074 A KR1020060047074 A KR 1020060047074A KR 20060047074 A KR20060047074 A KR 20060047074A KR 20070113605 A KR20070113605 A KR 20070113605A
Authority
KR
South Korea
Prior art keywords
transistor
gate
signal line
voltage
signal
Prior art date
Application number
KR1020060047074A
Other languages
English (en)
Other versions
KR101404542B1 (ko
Inventor
김덕성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060047074A priority Critical patent/KR101404542B1/ko
Priority to US11/750,701 priority patent/US7982813B2/en
Priority to JP2007137351A priority patent/JP5340559B2/ja
Priority to CN2007101379782A priority patent/CN101078848B/zh
Priority to TW096118801A priority patent/TW200807120A/zh
Publication of KR20070113605A publication Critical patent/KR20070113605A/ko
Priority to JP2012132314A priority patent/JP5603373B2/ja
Application granted granted Critical
Publication of KR101404542B1 publication Critical patent/KR101404542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 복수의 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있으며, 행 방향으로 뻗어 있는 복수의 게이트선, 상기 게이트선과 각각 연결되어 있는 회로부 및 상기 회로부와 연결되어 있는 배선부를 포함하는 게이트 구동부를 포함하고, 상기 회로부는 트랜지스터를 포함하고, 상기 배선부는 신호선을 포함하고, 상기 트랜지스터와 상기 신호선은 연결 부재를 통하여 연결되어 있다.
ASG, 게이트 구동부, MB4, 정전기

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 평면도.
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도.
도 5는 도 4에 도시한 게이트 구동부용 시프트 레지스터의 j 번째 스테이지의 회로도의 한 예,
도 6은 본 발명의 한 실시예에 따른 게이트 구동부 중 첫번째 및 두번째 스테이지의 개략적인 배치도.
도 7은 도 6에 도시한 게이트 구동부의 일부를 확대 도시한 배치도.
도 8은 도 7의 게이트 구동부를 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도.
도 9a 및 도 10a는 도 7 및 도 8에 도시한 게이트 구동부의 제조 공정을 설명하는 배치도이며, 도 9b 및 도 10b는 각각 도 9a 및 도 10a를 각각 Ⅸb-Ⅸb 및 Ⅹb-Ⅹb 선을 따라 잘라 도시한 단면도.
도 11은 본 발명의 다른 실시예에 따른 게이트 구동부의 일부를 도시하는 배치도.
도 12는 본 발명의 다른 실시예에 따른 게이트 구동부의 일부를 도시하는 배치도.
<도면 부호의 설명>
3: 액정층 50: 테스트 패드
60: OLB 패드 70: 절단선
86, 86a, 86b, 86c: 연결 부재
100: 하부 표시판 110: 기판
127: 주사 시작 신호선
126a, 126b, 126c, 128a, 128b, 128c: 인입선
126d, 126e, 128d, 128e: 연결선
186, 186a, 186b, 186c, 187, 187a, 187b, 187c: 접촉 구멍
191: 화소 전극
200: 상부 표시판 230: 색필터
270: 공통 전극 300: 액정 표시판 조립체
400: 게이트 구동부 500: 데이터 구동부
600: 신호 제어부 800: 계조 전압 생성부
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다. 게이트선은 게이트 구동 회로가 생성한 게이트 신호를 생성하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.
게이트 구동부 및 데이터 구동부는 칩 형태로 이루어져 표시 패널에 실장된 다. 그러나, 최근에는 표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동부를 표시판에 집적하는 구조가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 제조 공정 중 표시판에 집적된 게이트 구동부에 정전기가 유입되는 것을 방지하는 액정 표시 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 복수의 스위칭 소자를 각각 포함하는 복수의 화소, 상 기 스위칭 소자에 연결되어 있으며, 행 방향으로 뻗어 있는 복수의 게이트선, 상기 게이트선과 각각 연결되어 있는 회로부 및 상기 회로부와 연결되어 있는 배선부를 포함하는 게이트 구동부를 포함하고, 상기 회로부는 트랜지스터를 포함하고, 상기 배선부는 신호선을 포함하고, 상기 트랜지스터와 상기 신호선은 연결 부재를 통하여 연결되어 있다.
상기 신호선은 상기 트랜지스터에 주사 시작 신호를 전달할 수 있다.
상기 트랜지스터 및 상기 신호선은 상기 게이트선과 동일한 재질로 이루어져있다.
상기 연결 부재는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 포함할 수 있다.
상기 연결 부재와 상기 신호선 및 상기 트랜지스터 사이에 형성되어 있는 보호막을 더 포함할 수 있다.
상기 보호막에는 상기 신호선과 상기 연결 부재를 연결하는 제1 접촉 구멍 및 상기 트랜지스터와 상기 연결 부재를 연결하는 제2 접촉 구멍이 형성되어 있을 수 있다.
상기 트랜지스터는 상기 연결 부재를 통하여 상기 신호선과 연결되는 적어도 하나의 인입선을 포함할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 복수의 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있으며, 행 방향으로 뻗어 있는 복수의 게이트선, 상기 게이트선과 각 각 연결되어 있는 복수의 회로부 및 상기 회로부와 연결되어 있는 배선부를 포함하는 게이트 구동부를 포함하고, 상기 배선부는 신호선을 포함하고, 상기 회로부는 신호선과 연결되어 있는 트랜지스터를 포함하며, 상기 트랜지스터는 상기 신호선과 직접 연결되어 있는 적어도 2개 이상의 인입선을 포함한다.
상기 신호선은 상기 트랜지스터에 주사 시작 신호를 전달할 수 있다.
상기 트랜지스터 및 상기 신호선은 상기 게이트선과 동일한 재질로 이루어질수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX)는 신호선에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이 터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보 여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 일렬로 배열된 복수의 스테이지(stage)를 포함하며, 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 동일한 공정으로 액정 표시판 조립체(300) 위에 형성되어 집적되어 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(500, 600, 800)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입 력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면 본 발명의 한 실시예에 따른 액정 표시판 조립체와 액정 표시판 조립체에 형성되어 있는 게이트 구동부에 대하여 도 3 내지 도 6을 참고하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체를 도시하는 평면도이다.
도 3을 참고하면, 본 발명의 한 실시예에 따른 액정 표시판 조립체(300)는 박막 트랜지스터 표시판(100), 공통 전극 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.
액정 표시판 조립체(300)는 영상을 표시하는 표시 영역(DA) 및 주변 영역(PA)으로 나뉜다.
표시 영역(DA)의 기판(110)에는 게이트선(G1-Gn), 게이트선(G1-Gn)과 교차하는 데이터선(D1-Dm), 게이트선(G1-Gn) 및 데이터선(D1-Dm)과 연결되어 있는 박막 트랜지스터(도시하지 않음), 박막 트랜지스터와 연결되어 있는 화소 전극(191) 등이 형성된다.
표시 영역(DA)의 상부 주변 영역(PA)에는 데이터선(D1-Dm)과 연결되는 데이터 구동부(도시하지 않음)가 장착되어 있다.
표시 영역(DA)의 측부 주변 영역(PA)에는 게이트 구동부(400)가 집적되어 형성되어 있다.
표시 영역(DA)의 상부 주변 영역(PA)에는 신호 제어부(600) 등으로부터 제어 신호를 게이트 구동부(400)에 입력하기 위한 오엘비(out lead bonding: OLB)(50) 패드가 형성되어 있다. 게이트 구동부(400)와 오엘비 패드(50)는 복수의 제1 연결 배선(81)으로 연결되어 있다.
표시 영역(DA)의 측부 주변 영역(PA)에는 게이트 구동부(400)와 이웃하는 테스트 패드부(60)가 형성되어 있다. 테스트 패드부(60)는 복수의 패드를 포함하며, 각 패드에는 액정 표시판 조립체 등을 테스트 하는 클록 신호(CK) 또는 주사 시작 신호(STV) 등이 입력된다. 테스트 패드부(60)는 복수의 제2 연결 배선(82)을 통하여 오엘비 패드(50)에 연결되며, 테스트 신호는 오엘비 패드(50)를 통하여 게이트 구동부(400)에 입력된다.
이제 도 4 내지 도 6을 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체의 게이트 구동부(400)에 대하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이고, 도 5는 본 발명의 한 실시예에 따른 게이트 구동부용 시프트 레지스터의 j 번째 스테이지의 회로도이며, 도 6은 본 발명의 한 실시예에 따른 게이트 구동부 중 첫번째 및 두번째 스테이지의 배치도이다.
도 4 내지 도 6을 참고하면, 게이트 구동부(400)인 시프트 레지스터(400)에는 주사 시작 신호(STV), 제1 및 제2 클록 신호(CLK1, CLK2)가 입력된다. 각 시프트 레지스터(400)는 게이트선에 각각 연결되어 있는 복수의 스테이지(ST1, STj-1, STj, STj+1, STn+1)를 포함한다. 복수의 스테이지(ST1, STj-1, STj, STj+1, STn+1)는 서로 종속적으로 연결되어 있으며, 주사 시작 신호(STV), 제1 및 제2 클록 신 호(CLK1, CLK2)가 입력된다.
각 클록 신호(CLK1, CLK2)는 하이인 경우에는 화소의 스위칭 소자(Q)를 구동할 수 있는 게이트 온 전압(Von)이고 로우인 경우는 게이트 오프 전압(Voff)인 것이 바람직하다.
각 스테이지(ST1, STj-1, STj, STj+1, STn+1)는 세트 단자(S), 게이트 전압 단자(GV), 한 쌍의 클록 단자(CK1, CK2), 리세트 단자(R), 프레임 리세트 단자(FR), 그리고 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지고 있다.
각 스테이지, 예를 들면 j번째 스테이지(STj)의 세트 단자(S)에는 전단 스테이지[ST(j-1)]의 캐리 출력, 즉 전단 캐리 출력[Cout(j-1)]이, 리세트 단자(R)에는 후단 스테이지[ST(j+2)]의 게이트 출력, 즉 후단 게이트 출력[Gout(j+1)]이 입력되고, 클록 단자(CK1, CK2)에는 클록 신호(CLK1, CLK2)가 입력되며, 게이트 전압 단자(GV)에는 게이트 오프 전압(Voff)이 입력된다. 게이트 출력 단자(OUT1)는 게이트 출력[Gout(j)]을 내보내고 캐리 출력 단자(OUT2)는 캐리 출력[Cout(j)]을 내보낸다.
단, 각 시프트 레지스터(400)의 첫 번째 스테이지에는 전단 캐리 출력 대신 주사 시작 신호(STV)가 입력된다. 또한, j 번째 스테이지(STj)의 제1 클록 단자(CK1)에 제1 클록 신호(CLK1)가, 제2 클록 단자(CK2)에 제2 클록 신호(CLK2)가 입력되는 경우, 이에 인접한 (j-1)번째 및 (j+1)번째 스테이지[ST(j-1), ST(j+1)]의 제1 클록 단자(CK1)에는 제2 클록 신호(CLK2)가, 제2 클록 단자(CK2)에는 제1 클록 신호(CLK1)가 입력된다.
도 5를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)의 각 스테이지, 예를 들면 j 스테이지는, 입력부(420), 풀업 구동부(430), 풀다운 구동부(440) 및 출력부(450)를 포함한다. 이들은 적어도 하나의 NMOS 트랜지스터(T1-T14)를 포함하며, 풀업 구동부(430)와 출력부(450)는 축전기(C1-C3)를 더 포함한다. 그러나 NMOS 트랜지스터 대신 PMOS 트랜지스터를 사용할 수도 있다. 또한, 축전기(C1-C3)는 실제로, 공정시에 형성되는 게이트와 드레인/소스간 기생 용량(parasitic capacitance)일 수 있다.
입력부(420)는 세트 단자(S)와 게이트 전압 단자(GV)에 차례로 직렬로 연결되어 있는 세 개의 트랜지스터(T11, T10, T5)를 포함한다. 트랜지스터(T11, T5)의 게이트는 클록 단자(CK2)에 연결되어 있으며 트랜지스터(T10)의 게이트는 클록 단자(CK1)에 연결되어 있다. 트랜지스터(T11)와 트랜지스터(T10) 사이의 접점은 접점(J1)에 연결되어 있고, 트랜지스터(T10)와 트랜지스터(T5) 사이의 접점은 접점(J2)에 연결되어 있다.
풀업 구동부(430)는 세트 단자(S)와 접점(J1) 사이에 연결되어 있는 트랜지스터(T4)와 클록 단자(CK1)와 접점(J3) 사이에 연결되어 있는 트랜지스터(T12), 그리고 클록 단자(CK1)와 접점(J4) 사이에 연결되어 있는 트랜지스터(T7)를 포함한다. 트랜지스터(T4)의 게이트와 드레인은 세트 단자(S)에 공통으로 연결되어 있으며 소스는 접점(J1)에 연결되어 있고, 트랜지스터(T12)의 게이트와 드레인은 클록 단자(CK1)에 공통으로 연결되어 있고 소스는 접점(J3)에 연결되어 있다. 트랜지스 터(T7)의 게이트는 접점(J3)에 연결됨과 동시에 축전기(C1)를 통하여 클록 단자(CK1)에 연결되어 있고, 드레인은 클록 단자(CK1)에, 소스는 접점(J4)에 연결되어 있으며, 접점(J3)과 접점(J4) 사이에 축전기(C2)가 연결되어 있다.
풀다운 구동부(440)는 소스를 통하여 게이트 오프 전압(Voff)을 입력받아 드레인을 통하여 접점(J1, J2, J3, J4)으로 출력하는 복수의 트랜지스터(T6, T9, T13, T8, T3, T2)를 포함한다. 트랜지스터(T6)의 게이트는 프레임 리세트 단자(FR)에, 드레인은 접점(J1)에 연결되어 있고, 트랜지스터(T9)의 게이트는 리세트 단자(R)에, 드레인은 접점(J1)에 연결되어 있으며, 트랜지스터(T13, T8)의 게이트는 접점(J2)에 공통으로 연결되어 있고, 드레인은 각각 접점(J3, J4)에 연결되어 있다. 트랜지스터(T3)의 게이트는 접점(J4)에, 트랜지스터(T2)의 게이트는 리세트 단자(R)에 연결되어 있으며, 두 트랜지스터(T3, T2)의 드레인은 접점(J2)에 연결되어 있다.
출력부(450)는 드레인과 소스가 각각 클록 단자(CK1)와 출력 단자(OUT1, OUT2) 사이에 연결되어 있고 게이트가 접점(J1)에 연결되어 있는 한 쌍의 트랜지스터(T1, T14)와 트랜지스터(T1)의 게이트와 드레인 사이, 즉 접점(J1)과 접점(J2) 사이에 연결되어 있는 축전기(C3)를 포함한다. 트랜지스터(T1)의 소스는 또한 접점(J2)에 연결되어 있다.
그러면 이러한 스테이지의 동작에 대하여 설명한다.
설명의 편의를 위하여 클록 신호(CLK1, CLK2)의 하이 레벨에 해당하는 전압 을 고전압이라 하고, 클록 신호(CLK1, CLK2)의 로우 레벨에 해당하는 전압의 크기는 게이트 오프 전압(Voff)과 동일하고 이를 저전압이라 한다.
먼저, 클록 신호(CLK2) 및 전단 캐리 출력[Cout(j-1)](또는 주사 시작 신호(STV))이 하이가 되면, 트랜지스터(T11, T5)와 트랜지스터(T4)가 턴온된다. 그러면 두 트랜지스터(T11, T4)는 고전압을 접점(J1)으로 전달하고, 트랜지스터(T5)는 저전압을 접점(J2)으로 전달한다. 이로 인해, 트랜지스터(T1, T14)가 턴온되어 클록 신호(CLK1)가 출력단(OUT1, OUT2)으로 출력되는데, 이 때 접점(J2)의 전압과 클록 신호(CLK1)가 모두 저전압이므로, 출력 전압[Gout(j), Cout(j)]은 저전압이 된다. 이와 동시에, 축전기(C3)는 고전압과 저전압의 차에 해당하는 크기의 전압을 충전한다.
이 때, 클록 신호(CLK1) 및 후단 게이트 출력[Gout(j+1)]은 로우이고 접점(J2) 또한 로우이므로, 이에 게이트가 연결되어 있는 트랜지스터(T10, T9, T12, T13, T8, T2)는 모두 오프 상태이다.
이어, 클록 신호(CLK2)가 로우가 되면 트랜지스터(T11, T5)가 턴오프되고, 이와 동시에 클록 신호(CLK1)가 하이가 되면 트랜지스터(T1)의 출력 전압 및 접점(J2)의 전압이 고전압이 된다. 이 때, 트랜지스터(T10)의 게이트에는 고전압이 인가되지만 접점(J2)에 연결되어 있는 소스의 전위가 또한 동일한 고전압이므로, 게이트 소스간 전위차가 0이 되어 트랜지스터(T10)는 턴오프 상태를 유지한다. 따라서, 접점(J1)은 부유 상태가 되고 이에 따라 축전기(C3)에 의하여 고전압만큼 전 위가 더 상승한다.
한편, 클록 신호(CLK1) 및 접점(J2)의 전위가 고전압이므로 트랜지스터(T12, T13, T8)가 턴온된다. 이 상태에서 트랜지스터(T12)와 트랜지스터(T13)가 고전압과 저전압 사이에서 직렬로 연결되며, 이에 따라 접점(J3)의 전위는 두 트랜지스터(T12, T13)의 턴온시 저항 상태의 저항값에 의하여 분압된 전압값을 가진다. 그런데, 두 트랜지스터(T13)의 턴온시 저항 상태의 저항값이 트랜지스터(T12)의 턴온시 저항 상태의 저항값에 비하여 매우 크게, 이를테면 약 10,000배 정도로 설정되어 있다고 하면 접점(J3)의 전압은 고전압과 거의 동일하다. 따라서, 트랜지스터(T7)가 턴온되어 트랜지스터(T8)와 직렬로 연결되고, 이에 따라 접점(J4)의 전위는 두 트랜지스터(T7, T8)의 턴온시 저항 상태의 저항값에 의하여 분압된 전압값을 갖는다. 이 때, 두 트랜지스터(T7, T8)의 저항 상태의 저항값이 거의 동일하게 설정되어 있으면, 접점(J4)의 전위는 고전압과 저전압의 중간값을 가지고 이에 따라 트랜지스터(T3)는 턴오프 상태를 유지한다. 이 때, 후단 게이트 출력[Gout(j+1)]이 여전히 로우이므로 트랜지스터(T9, T2) 또한 턴오프 상태를 유지한다. 따라서, 출력단(OUT1, OUT2)은 클록 신호(CLK1)에만 연결되고 저전압과는 차단되어 고전압을 내보낸다.
한편, 축전기(C1)와 축전기(C2)는 양단의 전위차에 해당하는 전압을 각각 충전하는데, 접점(J3)의 전압이 접점(J5)의 전압보다 낮다.
이어, 후단 게이트 출력[Gout(j+1)] 및 클록 신호(CLK2)가 하이가 되고 클록 신호(CLK1)가 로우가 되면, 트랜지스터(T9, T2)가 턴온되어 접점(J1, J2)으로 저전 압을 전달한다. 이 때, 접점(J1)의 전압은 축전기(C3)가 방전하면서 저전압으로 떨어지는데, 축전기(C3)의 방전 시간으로 인하여 저전압으로 완전히 내려가는 데는 어느 정도 시간을 필요로 한다. 따라서, 두 트랜지스터(T1, T14)는 후단 게이트 출력[Gout(j+1)]이 하이가 되고도 잠시동안 턴온 상태를 유지하게 되고 이에 따라 출력단(OUT1, OUT2)이 클록 신호(CLK1)와 연결되어 저전압을 내보낸다. 이어, 축전기(C3)가 완전히 방전되어 접점(J1)의 전위가 저전압에 이르면 트랜지스터(T14)가 턴오프되어 출력단(OUT2)이 클록 신호(CLK1)와 차단되므로, 캐리 출력[Cout(j)]은 부유 상태가 되어 저전압을 유지한다. 이와 동시에, 출력단(OUT1)은 트랜지스터(T1)가 턴오프되더라도 트랜지스터(T2)를 통하여 저전압과 연결되므로 계속해서 저전압을 내보낸다.
한편, 트랜지스터(T12, T13)가 턴오프되므로, 접점(J3)이 부유 상태가 된다. 또한 접점(J5)의 전압이 접점(J4)의 전압보다 낮아지는데 축전기(C1)에 의하여 접점(J3)의 전압이 접점(J5)의 전압보다 낮은 상태를 유지하므로 트랜지스터(T7)는 턴오프된다. 이와 동시에 트랜지스터(T8)도 턴오프 상태가 되므로 접점(J4)의 전압도 그만큼 낮아져 트랜지스터(T3) 또한 턴오프 상태를 유지한다. 또한, 트랜지스터(T10)는 게이트가 클록 신호(CLK1)의 저전압에 연결되고 접점(J2)의 전압도 로우이므로 턴오프 상태를 유지한다.
다음, 클록 신호(CLK1)가 하이가 되면, 트랜지스터(T12, T7)가 턴온되고, 접점(J4)의 전압이 상승하여 트랜지스터(T3)를 턴온시켜 저전압을 접점(J2)으로 전달하므로 출력단(OUT1)은 계속해서 저전압을 내보낸다. 즉, 비록 후단 게이트 출 력[Gout(j+1)]이 출력이 로우라 하더라도 접점(J2)의 전압이 저전압이 될 수 있도록 한다.
한편, 트랜지스터(T10)의 게이트가 클록 신호(CLK1)의 고전압에 연결되고 접점(J2)의 전압이 저전압이므로 턴온되어 접점(J2)의 저전압을 접점(J1)으로 전달한다. 한편, 두 트랜지스터(T1, T14)의 드레인에는 클록 단자(CK1)가 연결되어 있어 클록 신호(CLK1)가 계속해서 인가된다. 특히, 트랜지스터(T1)는 나머지 트랜지스터들에 비하여 상대적으로 크게 만드는데, 이로 인해 게이트 드레인간 기생 용량이 커서 드레인의 전압 변화가 게이트 전압에 영향을 미칠 수 있다. 따라서, 클록 신호(CLK1)가 하이가 될 때 게이트 드레인간 기생 용량 때문에 게이트 전압이 올라가 트랜지스터(T1)가 턴온될 수도 있다. 따라서, 접점(J2)의 저전압을 접점(J1)으로 전달함으로써 트랜지스터(T1)의 게이트 전압을 저전압으로 유지하여 트랜지스터(T1)가 턴온되는 것을 방지한다.
이후에는 전단 캐리 출력[Cout(j-1)]이 하이가 될 때까지 접점(J1)의 전압은 저전압을 유지하며, 접점(J2)의 전압은 클록 신호(CLK1)가 하이이고 클록 신호(CLK2)가 로우일 때는 트랜지스터(T3)를 통하여 저전압이 되고, 그 반대의 경우에는 트랜지스터(T5)를 통하여 저전압을 유지한다.
한편, 트랜지스터(T6)는 마지막 더미 스테이지(도시하지 않음)에서 발생되는 초기화 신호(INT)를 입력받아 게이트 오프 전압(Voff)을 접점(J1)으로 전달하여 접점(J1)의 전압을 한번 더 저전압으로 설정한다.
이러한 방식으로, 스테이지(400)는 전단 캐리 신호[Cout(j-1)] 및 후단 게이트 신호[Gout(j+1)]에 기초하고 클록 신호(CLK1, CLK2)에 동기하여 캐리 신호[Cout(j)] 및 게이트 신호[Gout(j)]를 생성한다.
그러면 도 7, 도 8, 그리고 앞서 설명한 도 6을 참고하여 본 발명의 한 실시예에 따른 게이트 구동부와 주사 시작 신호선과의 연결 관계에 대하여 상세하게 설명한다.
도 7은 도 6에 도시한 게이트 구동부 중 트랜지스터(T4)와 주사 시작 신호선과 연결 관계를 도시하는 배치도이며, 도 8은 도 7을 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
도 6을 참고하면, 시프트 레지스터(400)의 첫번째 스테이지(ST1)는 전단 캐리 신호 대신 주사 시작 신호(STV)가 입력된다. 즉, 주사 시작 신호(STV)를 전달하는 주사 시작 신호선은 첫번째 스테이지(ST1)의 트랜지스터(T4)의 게이트선에 연결되어 있다. 이하 주사 시작 신호선은 첫번째 스테이지(ST1)의 트랜지스터(T4)의 연결 관계에 대하여 상세하게 설명한다.
도 7 및 도 8을 참고하면, 기판(110) 위에 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)이 형성되어 있다. 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)은 기판(110)의 표시 영역에 형성되어 있는 게이트선(Gi, Gi-1)과 동일한 재질로 이루어져 있는 바, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계 열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 만들어질 수 있다. 그러나 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
또한 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
트랜지스터(T4)의 인입선(126), 주사 시작 신호선(127) 및 기판(110) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막의 표면은 평탄할 수 있다. 그러나 보호막(180)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)을 각각 드러내는 복수의 접촉 구멍(contact hole)(186, 187)이 형성되어 있다.
보호막(180) 위에는 연결 부재(86)가 형성되어 있다. 연결 부재(86)는 ITO 또는 IZO 따위의 투명 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 이루어진다.
트랜지스터(T4)의 인입선(126)은 접촉 구멍(186, 187)을 통하여 주사 시작 신호선(127)과 물리적, 전기적으로 연결되어 주사 시작 신호선(127)으로부터 주시 시작 신호(STV)를 인가 받는다.
이제 도 9a, 도 9b, 도 10a, 도 10b, 그리고 앞서 설명한 도 7 및 도 8을 참고하여 본 발명의 한 실시예에 따른 게이트 구동부 제조 방법의 일부에 대하여 설명한다.
도 9a 및 도 10a는 본 발명의 한 실시예에 따라 게이트 구동부를 제조하는 방법의 일부를 도시하는 배치도이며, 도 9b 및 도 10b는 각각 도 9a 및 도 10a를 Ⅸ-Ⅸ 및 Ⅹ-Ⅹ 선을 따라 잘라 도시한 단면도이다.
이하, 설명의 편의를 위하여 본 발명의 한 실시예에 따른 게이트 구동부(400)중 도 7 및 도 8에 도시한 부분에 대해 중점적으로 설명한다.
도 9a 및 도 9b를 참고하면, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속층을 형성한 후, 식각하여 주사 시작 신호선(127), 복수의 트랜지스터 및 트랜지스터(T4)의 인입선(126)을 형성한다.
이어서 도 10a 및 도 10b에 도시한 바와 같이, 트랜지스터(T4)의 인입선(126) 및 주시 신호 시작 신호선(127) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140)을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성한다.
그 후, 게이트 절연막(140) 위에 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 보호막(180)을 적층한다. 그 후 보호막(180) 및 게이트 절연막(140)을 식각하여 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)의 일부를 노출한다.
이어서 도 7 및 도 8에 도시한 바와 같이, 보호막(180) 위에 IZO 또는 ITO층을 스퍼터링으로 적층하고 감광막을 이용한 사진 공정으로 패터닝하여 연결 부재(86)를 형성한다.
이와 같은 공정 중에는 정전기가 발생하기 쉽다. 특히 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)을 형성한 후에 진행되는, 게이트 절연막(140) 및 보호막(180)의 적층 공정과 식각 공정 중에 정전기가 발생하기 쉽다. 정전기가 발생하면, 정전기는 테스트 패드부(60)를 통하여 게이트 구동부(400)로 인입되기 쉽다. 테스트 패드부(60) 중 주사 시작 신호선(127)과 직접 연결되어 있는 트랜지스터(T4)는 정전기 발생에 따른 손상을 입기 쉽다. 따라서 본 발명과 같이 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)을 직접 연결하지 않고 분리하여 형성한 후에, 정전기가 주로 발생하는 게이트 절연막(140) 및 보호막(180)의 형성 공정 이 후 연결 부재(86)를 통하여 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)을 연결하면 정전기로 인한 트랜지스터(T4)의 피해를 방지할 수 있다.
이제 도 11을 참고하여 본 발명의 다른 실시예에 따른 게이트 구동부에 대하여 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 게이트 구동부의 일부를 도시하는 배치도이다.
도 11을 참고하면, 기판(도시하지 않음) 위에 트랜지스터(T4)의 인입선(128) 및 주사 시작 신호선(127)이 형성되어 있다. 트랜지스터(T4)의 인입선(128), 주사 시작 신호선(127) 및 기판 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 보호막(도시하지 않음)이 형성되어 있다.
도 11의 게이트 구동부는 도 7 및 도 8에 도시한 게이트 구동부와 달리 주사 시작 신호선(127)과 트랜지스터(T4)의 인입선(128)이 직접 연결되어 있다. 트랜지스터(T4)의 인입선(128)은 복수의 가지(128a, 128b, 128c)를 포함하며, 각 가지(128a, 128b, 128c)는 복수의 연결부(128d, 128e)를 통하여 서로 연결되어 있다. 정전기가 발생하여 주사 시작 신호선(127)을 통하여 트랜지스터(T4)로 유입될 때, 정전기는 복수의 가지(128a, 128b, 128c)를 통하여 분산되어 유입된다. 따라서, 주사 시작 신호선(127)과 트랜지스터(T4)의 인입선(128)이 직접 연결되어 있어도, 정전기 발생에 따른 트랜지스터(T4)의 손상을 저하된다.
이제 도 12를 참고하여 본 발명의 다른 실시예에 따른 게이트 구동부에 대하여 상세하게 설명한다.
도 12는 본 발명의 다른 실시예에 따른 게이트 구동부를 도시하는 배치도이다.
도 12를 참고하면, 기판(도시하지 않음) 위에 트랜지스터(T4)의 인입선(126) 및 주사 시작 신호선(127)이 형성되어 있다. 트랜지스터(T4)의 인입선(128), 주사 시작 신호선(127) 및 기판 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 보호막(도시하지 않음)이 형성되어 있다.
도 12에 도시한 게이트 구동부 역시 도 11에 도시한 게이트 구동부와 마찬가지로 트랜지스터(T4)의 인입선(126)은 복수의 가지(126a, 126b, 126c)를 포함한다. 그러나 도 11의 게이트 구동부와 달리 복수의 가지(126a, 126b, 126c)가 주사 시작 신호선(127)에 직접 연결되어 있지 않다. 도 12의 게이트 구동부는 도 7 및 도 8에 도시한 게이트 구동부와 유사하게, 각각의 가지(126a, 126b, 126c)와 주시 시작 신호선(127)이 복수의 접촉 구멍(186a, 186b, 186c) 및 복수의 연결 부재(187a, 187b, 187c)를 통하여 서로 연결되어 있다. 각각의 가지(126a, 126b, 126c)는 복수의 연결부(126d, 126e)로 서로 연결되어 있다. 따라서, 정전기가 트랜지스터(T4)에 유입되는 것을 방지하고, 유입되더라도 정전기가 분산되어 그 피해를 최소화할 수 있다.
본 발명에 따르면 액정 표시 장치의 제조 공정 중 표시판에 집적된 게이트 구동부에 정전기가 유입되는 것을 방지하여 게이트 구동부의 손상을 최소화한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 기판,
    상기 기판 위에 형성되어 있으며 복수의 스위칭 소자를 각각 포함하는 복수의 화소,
    상기 스위칭 소자에 연결되어 있으며, 행 방향으로 뻗어 있는 복수의 게이트선,
    상기 게이트선과 각각 연결되어 있는 회로부 및 상기 회로부와 연결되어 있는 배선부를 포함하는 게이트 구동부
    를 포함하고,
    상기 회로부는 트랜지스터를 포함하고, 상기 배선부는 신호선을 포함하고,
    상기 트랜지스터와 상기 신호선은 연결 부재를 통하여 연결되어 있는
    액정 표시 장치.
  2. 제1항에서,
    상기 신호선은 상기 트랜지스터에 주사 시작 신호를 전달하는 액정 표시 장치.
  3. 제1항에서,
    상기 트랜지스터 및 상기 신호선은 상기 게이트선과 동일한 재질로 이루어지 는 액정 표시 장치.
  4. 제1항에서,
    상기 연결 부재는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 연결 부재와 상기 신호선 및 상기 트랜지스터 사이에 형성되어 있는 보호막을 더 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 보호막에는 상기 신호선과 상기 연결 부재를 연결하는 제1 접촉 구멍 및 상기 트랜지스터와 상기 연결 부재를 연결하는 제2 접촉 구멍이 형성되어 있는 액정 표시 장치.
  7. 제1항에서,
    상기 트랜지스터는 상기 연결 부재를 통하여 상기 신호선과 연결되는 적어도 하나의 인입선을 포함하는 액정 표시 장치.
  8. 기판,
    상기 기판 위에 형성되어 있으며 복수의 스위칭 소자를 각각 포함하는 복수의화소,
    상기 스위칭 소자에 연결되어 있으며, 행 방향으로 뻗어 있는 복수의 게이트선,
    상기 게이트선과 각각 연결되어 있는 복수의 회로부 및 상기 회로부와 연결되어 있는 배선부를 포함하는 게이트 구동부
    를 포함하고,
    상기 배선부는 신호선을 포함하고, 상기 회로부는 신호선과 연결되어 있는 트랜지스터를 포함하며,
    상기 트랜지스터는 상기 신호선과 직접 연결되어 있는 적어도 2개 이상의 인입선을 포함하는
    액정 표시 장치.
  9. 제8항에서,
    상기 신호선은 상기 트랜지스터에 주사 시작 신호를 전달하는 액정 표시 장치.
  10. 제8항에서,
    상기 트랜지스터 및 상기 신호선은 상기 게이트선과 동일한 재질로 이루어지는 액정 표시 장치.
KR1020060047074A 2006-05-25 2006-05-25 액정 표시 장치 KR101404542B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060047074A KR101404542B1 (ko) 2006-05-25 2006-05-25 액정 표시 장치
US11/750,701 US7982813B2 (en) 2006-05-25 2007-05-18 Liquid crystal display
JP2007137351A JP5340559B2 (ja) 2006-05-25 2007-05-24 液晶表示装置
CN2007101379782A CN101078848B (zh) 2006-05-25 2007-05-25 液晶显示器
TW096118801A TW200807120A (en) 2006-05-25 2007-05-25 Liquid crystal display
JP2012132314A JP5603373B2 (ja) 2006-05-25 2012-06-11 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047074A KR101404542B1 (ko) 2006-05-25 2006-05-25 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120117797A Division KR20120120926A (ko) 2012-10-23 2012-10-23 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070113605A true KR20070113605A (ko) 2007-11-29
KR101404542B1 KR101404542B1 (ko) 2014-06-09

Family

ID=38850485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047074A KR101404542B1 (ko) 2006-05-25 2006-05-25 액정 표시 장치

Country Status (5)

Country Link
US (1) US7982813B2 (ko)
JP (2) JP5340559B2 (ko)
KR (1) KR101404542B1 (ko)
CN (1) CN101078848B (ko)
TW (1) TW200807120A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치
KR101413578B1 (ko) * 2007-12-04 2014-07-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US7817388B2 (en) * 2008-03-27 2010-10-19 Himax Technologies Limited Latch-up protection circuit for LCD driver IC
RU2488191C1 (ru) 2009-06-09 2013-07-20 Шарп Кабусики Кайся Полупроводниковое устройство
JP5406295B2 (ja) * 2009-06-18 2014-02-05 シャープ株式会社 半導体装置
EP2455931A4 (en) 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
WO2011065045A1 (ja) 2009-11-30 2011-06-03 シャープ株式会社 走査信号線駆動回路およびこれを備えた表示装置
KR101320074B1 (ko) * 2009-12-10 2013-10-18 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널
EP2541533A1 (en) 2010-02-25 2013-01-02 Sharp Kabushiki Kaisha Display device
US8525541B2 (en) 2010-09-09 2013-09-03 Himax Display, Inc. Test method of liquid crystal display panel
TWI404956B (zh) * 2010-09-20 2013-08-11 Himax Display Inc 液晶顯示面板的測試方法
KR101773136B1 (ko) * 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN102306479A (zh) * 2011-07-04 2012-01-04 深圳市华星光电技术有限公司 一种适用于psva与阵列的测试电路
CN103236248B (zh) 2013-05-14 2015-07-08 合肥京东方光电科技有限公司 移位寄存器、栅极驱动单元与显示装置
JP6494341B2 (ja) * 2015-03-13 2019-04-03 株式会社ジャパンディスプレイ 表示装置
KR102420115B1 (ko) * 2015-05-22 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102469305B1 (ko) * 2015-08-17 2022-11-23 삼성디스플레이 주식회사 표시 구동 집적회로, 표시 장치 및 표시 장치의 구동 방법
WO2019113957A1 (en) 2017-12-15 2019-06-20 Boe Technology Group Co., Ltd. Display apparatus and gate-driver-on-array circuit
JP6753885B2 (ja) * 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
KR102578051B1 (ko) * 2018-06-01 2023-09-14 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치
KR102647372B1 (ko) * 2018-07-13 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10891902B2 (en) 2019-05-06 2021-01-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit of display device
CN109961746B (zh) * 2019-05-06 2020-09-08 深圳市华星光电半导体显示技术有限公司 用于显示屏的驱动电路
KR102676649B1 (ko) * 2019-09-20 2024-06-21 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
TWI748798B (zh) * 2019-12-20 2021-12-01 瑞鼎科技股份有限公司 顯示裝置、顯示驅動電路及顯示驅動方法
CN112558366A (zh) * 2020-12-08 2021-03-26 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US594502A (en) * 1897-11-30 trice
JP2803792B2 (ja) * 1992-08-28 1998-09-24 シャープ株式会社 アクティブマトリクス型液晶表示装置
JPH08114815A (ja) 1994-10-18 1996-05-07 Sony Corp Ｔｆｔアクティブマトリクス液晶基板の製造方法
DE69532724T2 (de) 1995-08-07 2005-03-17 Hitachi, Ltd. Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
KR100628254B1 (ko) 2000-04-12 2006-09-27 엘지.필립스 엘시디 주식회사 액정 표시 장치
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
JP4109864B2 (ja) * 2001-12-26 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 マトリクスアレイ基板及びその製造方法
JP2003195338A (ja) 2001-12-27 2003-07-09 Matsushita Electric Ind Co Ltd 液晶表示装置
WO2003107314A2 (en) 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100843478B1 (ko) 2002-06-15 2008-07-03 엘지디스플레이 주식회사 라인 온 글래스형 액정패널 및 그 제조방법
KR100843955B1 (ko) 2002-06-15 2008-07-03 엘지디스플레이 주식회사 라인 온 글래스형 액정패널 및 그 제조방법
JP2004118107A (ja) * 2002-09-27 2004-04-15 Kyocera Corp 液晶表示装置
KR100487808B1 (ko) * 2002-12-10 2005-05-06 엘지.필립스 엘시디 주식회사 그라인딩 공정 전의 액정표시패널 및 액정표시패널의 제조 방법
KR100717184B1 (ko) * 2003-08-01 2007-05-11 비오이 하이디스 테크놀로지 주식회사 액정 디스플레이 패널
KR101061853B1 (ko) * 2003-08-29 2011-09-02 삼성전자주식회사 표시 장치 및 그 표시판
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100983595B1 (ko) 2003-12-29 2010-09-27 엘지디스플레이 주식회사 액정 표시 장치의 정전기 방지 회로
KR100634833B1 (ko) 2004-03-30 2006-10-17 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR101010447B1 (ko) 2004-03-31 2011-01-21 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101009675B1 (ko) 2004-06-25 2011-01-19 엘지디스플레이 주식회사 라인 온 글래스형 액정표시소자
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
KR101014172B1 (ko) * 2004-09-13 2011-02-14 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20080067511A1 (en) 2008-03-20
JP5340559B2 (ja) 2013-11-13
US7982813B2 (en) 2011-07-19
JP2012168565A (ja) 2012-09-06
TW200807120A (en) 2008-02-01
JP5603373B2 (ja) 2014-10-08
JP2007316642A (ja) 2007-12-06
CN101078848B (zh) 2013-05-08
CN101078848A (zh) 2007-11-28
KR101404542B1 (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
JP5340559B2 (ja) 液晶表示装置
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
JP5078483B2 (ja) 液晶表示装置
KR101330214B1 (ko) 터치 스크린 표시 장치 및 그 구동 방법
KR101026807B1 (ko) 표시 장치용 구동 장치 및 표시판
JP2007079568A (ja) 液晶表示装置
JP5229858B2 (ja) 液晶表示装置
KR20070047439A (ko) 액정 표시 장치
KR20080009889A (ko) 액정 표시 장치
KR20120073495A (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
JP2006313349A (ja) 薄膜トランジスタ表示板及びそれを含む液晶表示装置
US9437148B2 (en) Display device having integral capacitors and reduced size
KR20070076177A (ko) 액정 표시 장치
JP2007164175A (ja) 表示装置
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR101080356B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
KR102579866B1 (ko) 게이트 구동회로를 포함하는 표시 기판
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
KR20120120926A (ko) 액정 표시 장치
KR20070060660A (ko) 액정 표시 장치
KR20070076624A (ko) 액정 표시 장치
KR20070117046A (ko) 액정 표시 장치
KR20070073047A (ko) 박막 트랜지스터 표시판
KR20070028142A (ko) 액정 표시 장치
KR20070082146A (ko) 액정 표시 장치용 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6