KR20070091299A - 전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한바이폴라 판독 기술 - Google Patents

전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한바이폴라 판독 기술 Download PDF

Info

Publication number
KR20070091299A
KR20070091299A KR1020077014246A KR20077014246A KR20070091299A KR 20070091299 A KR20070091299 A KR 20070091299A KR 1020077014246 A KR1020077014246 A KR 1020077014246A KR 20077014246 A KR20077014246 A KR 20077014246A KR 20070091299 A KR20070091299 A KR 20070091299A
Authority
KR
South Korea
Prior art keywords
transistor
electrically floating
memory cell
floating body
region
Prior art date
Application number
KR1020077014246A
Other languages
English (en)
Other versions
KR101242239B1 (ko
Inventor
세르게이 오크호닌
미하일 나고가
Original Assignee
이노베이티브 실리콘 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노베이티브 실리콘 에스.에이. filed Critical 이노베이티브 실리콘 에스.에이.
Publication of KR20070091299A publication Critical patent/KR20070091299A/ko
Application granted granted Critical
Publication of KR101242239B1 publication Critical patent/KR101242239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 셀 어레이 (예를 들어, 전기적 플로팅 바디 트랜지스터로 이루어진 복수의 메모리 셀을 가지는 메모리 셀 어레이) 의 메모리 셀의 데이터 상태를 샘플링, 감지, 판독 및/또는 판별하는 기술에 관한 것이다. 일 실시형태에서, 본 발명은 전기적 플로팅 바디 트랜지스터를 가지는 메모리 셀, 및/또는 이러한 메모리 셀 내의 데이터 상태를 판독하는 기술에 관한 것이다. 이에 대하여, 본 발명은 (예를 들어, 전기적 플로팅 상태인 바디 메모리 셀이 상태 "0" 및 상태 "1" 로 프로그래밍된 것과 관계없이) 전기적 플로팅 상태인 바디 메모리 셀의 데이터 상태를 판독 및/또는 판별하기 위해 진성 바이폴라 트랜지스터 전류를 채용한다. 판독 동작시에, 데이터 상태는 바이폴라 성분에 비해 무시가능한 인터페이스 채널 전류 성분만큼 충분히 작고 판독 제어 신호에 응답하는 바이폴라 전류를 이용하여 실질적으로 감지되고, 이에 의해 주로 판별된다. 바이폴라 트랜지스터 전류는 진성 바이폴라 트랜지스터의 높은 이득으로 인해 플로팅 바디 전위에 대해 매우 민감할 수도 있다. 이와 같이, 바이폴라 판독 기술을 통해서 획득가능한 프로그래밍 윈도우는 (인터페이스 채널 전류 성분에 주로 기초하는) 종래의 판독 기술을 채용하는 프로그래밍 윈도우보다 상당히 (예를 들어, 크기의 2 등급 이상) 높을 수도 있다.
전기적 플로팅 바디 트랜지스터, 메모리 셀, 데이터 감지회로, 메모리 셀 제어회로

Description

전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한 바이폴라 판독 기술{BIPOLAR READING TECHNIQUE FOR A MEMORY CELL HAVING AN ELECTRICALLY FLOATING BODY TRANSISTOR}
관련 출원
본 출원은, 2004 년 12 월 22 일 출원되고 "전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한 바이폴라 판독 기술 (Bipolar Reading Technique for a Memory Cell Having an Electrically Floating Body Transistor)" 이라 명명된, 미국 가출원 일련번호 제 60/638,663 호에 대해 우선권을 주장한다.
배경
본 발명은 반도체 메모리 셀, 어레이, 아키텍쳐 및 디바이스, 그리고 이러한 셀과 디바이스를 제어하고 및/또는 동작시키는 기술에 관한 것으로, 더욱 상세하게는, 전하가 축적된 전기적 플로팅 상태인 바디 (electrically floating body) 를 메모리 셀이 포함하는 반도체 DRAM (dynamic random access memory) 셀, 어레이, 아키텍쳐 및/또는 디바이스에 관한 것이다.
성능을 향상시키고, 누설 전류를 감소시키고, 그리고 전반적인 스케일링을 강화하는 기술, 재료 및 디바이스를 이용하여 진보된 집적회로를 채용하고 및/또는 제조하고자 하는 경향이 계속되고 있다. 실리콘-온-인슐레이터 (SOI; Silicon-on-Insulator) 는 그 상부 또는 그 내부 (이하, 집합적으로 "그 상부") 에 이러한 디바이스가 제조될 수도 있는 재료이다. 이러한 디바이스는 SOI 디바이스로서 공지되어 있고, 예를 들어, PD (partially depleted), FD (fully depleted) 디바이스, 다중 게이트 디바이스 (예를 들어, 이중 또는 삼중 게이트), 및 핀-FET (Fin-FET) 를 포함한다. SOI 디바이스는 개선된 성능 (예를 들어, 속도), 감소된 누설전류 특성 및 스케일링에서의 상당한 증대를 나타낸다.
일 유형의 DRAM 셀은, 그 중에서도, SOI 트랜지스터의 플로팅 바디 효과에 기초한다 (예를 들어, 2003년 6월 10일 출원되고 "반도체 디바이스" 로 명명된 미국 특허 출원번호 제 10/450,238 호, 이하, "반도체 메모리 디바이스 특허 출원" 참조). 이에 대해, 메모리 셀은 채널을 가지는 PD 또는 FD SOI 트랜지스터 (또는 벌크 재료/기판 내에 형성된 트랜지스터) 로 구성될 수도 있고, 여기서, 채널은 바디에 인접하게 배치되고 게이트 유전체에 의해 그 바디로부터 분리된다. 트랜지스터의 바디 영역은 그 바디 영역 하부에 배치된 절연 또는 비-도전성 영역 (예를 들어, 벌크-타입의 재료/기판) 으로 인해 전기적으로 플로팅 상태이다. 메모리 셀의 상태는 SOI 트랜지스터의 바디 영역 내의 전하의 농도에 따라 판별된다.
일 예로서, 도 1a, 도 1b 및 도 1c 를 참조하면, 반도체 DRAM 어레이 (10) 는, 게이트 (16), 전기적 플로팅 상태인 바디 영역 (18), 소스 영역 (20) 및 드레인 영역 (22) 을 가지는 트랜지스터 (14) 로 각각 구성된 복수의 메모리 셀 (12) 을 포함한다. 바디 영역 (18) 은 소스 영역 (20) 과 드레인 영역 (22) 사이에 배치된다. 또한, 바디 영역 (18) 은 절연 영역 (예를 들어, SOI 재료/기판 내 부) 또는 비-도전성 영역 (예를 들어, 벌크형 SOI 재료/기판 내부) 일 수도 있는 영역 (24) 상에 또는 그 상부에 배치된다. 절연 또는 비-도전성 영역은 기판 (26) 상부에 배치될 수도 있다.
데이터는 선택된 워드 라인(들) (28), 선택된 소스 라인(들) (30) 및/또는 선택된 비트 라인(들) (32) 에 적절한 제어 신호를 인가함으로써 선택된 메모리 셀에 기록되거나 또는 선택된 메모리 셀로부터 판독된다. 이에 응답하여, 전하 캐리어는 전기적 플로팅 상태인 바디 영역 (18) 에 축적되거나 또는 이 전기적 플로팅 상태인 바디 영역 (18) 으로부터 방출 및/또는 배출되며, 전기적 플로팅 상태인 바디 영역 (18) 내의 캐리어의 양에 의해 데이터 상태가 정의된다. 특히, 예를 들어, 본 명세서에서 설명되고 도시된 특징, 특성, 아키텍쳐, 구성, 재료, 기술 및 이점을 포함하는 반도체 메모리 디바이스 특허 출원의 전체적인 내용은 본 명세서의 참조로서 원용된다.
전술한 바와 같이, DRAM 어레이 (10) 의 메모리 셀 (12) 은, 예를 들어, N-채널형 트랜지스터의 바디 영역 (18) 으로부터 다수의 캐리어 (전자 또는 홀) 를 축적하거나 또는 방출/배출함으로써 동작한다 (도 2a 및 도 2b 참조). 이에 대해서, 예를 들어, 소스 영역 (20) 및/또는 드레인 영역 (22) 주변에서의 충격 이온화를 통해서 메모리 셀 (12) 의 바디 영역 (18) 내에서 다수의 캐리어 (34; 이 예시에서는 "홀") 를 축적하는 것은 로직 하이 (logic high) 또는 "1" 데이터 상태를 나타낸다 (도 2a 참조). 예를 들어, 소스/바디 접합부 및/또는 드레인/바디 접합부의 순방향 바이어싱을 통해서 바디 영역 (18) 으로부터 다수의 캐리어 (30) 를 방출 또는 배출하는 것은 로직 로우 (logic low) 또는 "0" 데이터 상태를 나타낸다 (도 2b 참조).
특히, 적어도 이를 설명하는 목적으로, 로직 하이 또는 상태 "1" 은, 프로그래밍되지 않은 디바이스 및/또는 로직 로우 또는 상태 "0" 로 프로그래밍된 디바이스에 관해 바디 영역내의 다수의 캐리어의 증가된 농도에 대응한다. 이와는 대조적으로, 로직 로우 또는 상태 "0" 은, 프로그래밍되지 않은 디바이스 및/또는 로직 하이 또는 상태 "1" 로 프로그래밍된 디바이스에 관해 바디 영역내의 다수의 캐리어의 감소된 농도에 대응한다.
종래의 판독은 트랜지스터 문턱 전압 보다 큰 게이트 바이어스 및 작은 드레인 바이어스를 인가함으로써 수행된다. 감지된 드레인 전류는 상태 "1" 및 상태 "0" 을 구별하기 위한 가능성을 부여하는 플로팅 바디 내에 축적된 전하에 의해 판별된다. 디바이스 크기의 영구적인 스케일링 축소는 디바이스 특성의 변화를 증대시킨다. 이러한 변화 (미스매치; mismatch) 가 정밀한 IC 설계의 키 (key) 라는 것이 널리 인식된다. 미스매치로 인해서, 설계자는 비용과 시간이 드는 상당한 설계 마진을 포함하거나 수율 손실의 위험을 가지게 된다.
플로팅 바디 메모리 디바이스는 2 종류의 상이한 논리 상태: "1" 및 "0" 에 대응하는 2 종류의 상이한 전류 상태를 가진다. 상태 "1" 및 상태 "0" 사이에 통상적으로 배치된 레퍼런스 셀로부터의 전류와 셀 전류를 비교함으로써 판독이 수행된다. 디바이스 전류에서의 충분히 큰 통계적 변화는 도 3 에 도시된 바와 같이 잘못된 판독을 야기할 수도 있다.
작은 프로그래밍 윈도우는 메모리 디바이스, 메모리 어레이, 및/또는 메모리 셀의 속도 또는 액세스 시간을 감소시킨다. 이와 같이, 기술 변동에 대해 좀 더 나은 판독 속도 및 강도를 제공하는 플로팅 바디 메모리 셀, 디바이스 및 어레이에 대한 고성능의 판독 기술이 필요하다.
발명의 개요
많은 발명이 본 명세서에 설명되고 도시된다. 본 발명은 임의의 단일 양태나 그 실시형태에 한정되지 않고, 이러한 양태 및/또는 실시형태의 임의의 조합 및/또는 변형에 한정되지 않는다. 또한, 본 발명의 각각의 양태 및/또는 그 실시형태들을 단독으로 채용하거나 본 발명의 다른 양태들 및/또는 그 실시형태들 중 하나 이상을 조합하여 채용할 수도 있다. 간략함을 위해, 수많은 이들 변형 및 조합이 본 명세서에 개별적으로 설명되지는 않는다.
일 양태에서, 본 발명은, 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀을 구비하는 집적 회로 디바이스로서, 상기 전기적 플로팅 바디 트랜지스터는 소스 영역, 드레인 영역, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 전기적 플로팅 상태인 바디 영역, 및 상기 전기적 플로팅 상태인 바디 영역 상부에 배치된 게이트를 포함하는 집적 회로 디바이스를 제공한다. 메모리 셀 각각은 적어도 (i) 트랜지스터의 바디 영역내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 트랜지스터의 바디 영역내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함한다. 상기 집적회로 디바이스는, 메모리 셀에 연결되어 상기 메모리 셀의 데이터 상태를 감지하기 위한 데이터 감지 회로를 더 포함하며, 상기 전기적 플로팅 바디 트 랜지스터는 전기적 플로팅 바디 트랜지스터에 인가된 판독 제어 신호에 응답하여 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생하고, 데이터 감지 회로는 바이폴라 트랜지스터 전류에 기초하여 메모리 셀의 데이터 상태를 실질적으로 판별한다.
전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터 또는 P-채널형 트랜지스터일 수도 있다.
판독 제어 신호는 게이트, 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여, 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도할 수도 있다. 일 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가되는 양전압 펄스를 포함한다. 다른 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가되는 음전압 펄스를 포함한다.
다른 양태에서는, 집적 회로 디바이스는, 제 1 도전형을 제공하기 위한 불순물을 각각 가지는 소스 영역 및 드레인 영역, 소스 영역과 드레인 영역 사이에 배치된 바디 영역, 및 상기 바디 영역 상부에 배치된 게이트로 필수적으로 구성되는 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀을 포함하고, 여기서, 바디 영역은 전기적으로 플로팅 상태이고 제 2 도전형은 제공하기 위한 불순물을 포함하며, 제 2 도전형은 제 1 도전형과는 상이하다. 메모리 셀 각각은 적어도 (i) 트랜지스터의 바디 영역 내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 트랜지스터의 바디 영역 내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함한다.
집적 회로 디바이스는 (i) 메모리 셀의 데이터 상태를 감지하기 위해 메모리 셀에 접속된 데이터 감지 회로, 및 (ii) 전기적 플로팅 바디 트랜지스터에 판독 제어 신호를 발생시키고 인가하기 위해 메모리 셀에 접속된 제어 회로를 더 포함한다. 전기적 플로팅 바디 트랜지스터에 인가된 판독 제어 신호에 응답하여, 전기적 플로팅 바디 트랜지스터는 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시키고, 여기서, 데이터 감지 회로는 바이폴라 트랜지스터 전류에 기초하여 메모리 셀의 데이터 상태를 실질적으로 판별한다.
본 발명의 이 양태의 전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터 또는 P-채널형 트랜지스터일 수도 있다.
판독 제어 신호는 게이트, 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도할 수도 있다. 일 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가된 양전압 펄스를 포함한다. 다른 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가되는 음전압 펄스를 포함한다.
또 다른 양태에서, 집적 회로 디바이스는 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀을 포함하고, 여기서 전기적 플로팅 바디 트랜지스터는 기판의 절연 영역 또는 층 상에 또는 그 상부에 존재하는 반도체 영역 또는 층 내부 또는 상부에 배치된다. 전기적 플로팅 바디 트랜지스터는 제 1 도전형을 제공하기 위한 불순물을 각각 가지는 소스 영역 및 드레인 영역, 상기 소스 영역과 상기 드 레인 영역 사이에 배치되며 전기적으로는 플로팅 상태이고 제 1 도전형과는 상이한 제 2 도전형을 제공하기 위한 불순물을 포함하는 바디 영역, 및 상기 바디 영역 상부에 배치된 게이트를 포함한다. 메모리 셀 각각은 적어도 (i) 트랜지스터의 바디 영역 내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 트랜지스터의 바디 영역내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함한다.
집적 회로 디바이스는 (i) 메모리 셀의 데이터 상태를 감지하기 위해 메모리 셀에 접속된 데이터 감지 회로, 및 (ii) 전기적 플로팅 바디 트랜지스터로 판독 제어 신호를 발생시켜 인가하기 위해 메모리 셀에 접속된 제어 회로를 더 포함한다. 전기적 플로팅 바디 트랜지스터에 인가된 판독 제어 신호에 응답하여, 전기적 플로팅 바디 트랜지스터는 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시키고, 여기서, 데이터 감지 회로는 바이폴라 트랜지스터 전류에 기초하여 메모리 셀의 데이터 상태를 실질적으로 판별한다.
본 발명의 양태에 따른 전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터 또는 P-채널형 트랜지스터일 수도 있다.
판독 제어 신호는 게이트, 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여, 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도할 수도 있다. 일 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가되는 양전압 펄스를 포함한다. 다른 실시형태에서, 판독 제어 신호는 전기적 플로팅 바디 트랜지스터의 드레인 영역에 인가되는 음전압 펄스를 포함한다.
또한, 본 발명의 수많은 발명 및 양태가 본 명세서에 설명되고 도시된다. 본 발명의 개요는 본 발명의 범위를 한정시키지 않는다. 또한, 본 발명의 개요는 본 발명을 한정하도록 의도되지 않고, 그 방법으로 해석되지 않아야만 한다. 특정 실시형태가 본 발명의 개요에서 설명 및/또는 약술되었지만, 본 발명은 이러한 실시형태, 설명 및/또는 약술에 한정되지 않고, 마찬가지로 청구범위가 제한되지 않는다. 사실상, 본 개요에 나타낸 실시형태와는 다른 및/또는 이들과 유사할 수도 있는 많은 다른 실시형태들이 이하의 설명, 도면 및 청구범위로부터 명백해질 수도 있다. 또한, 다양한 특징, 속성 및 이점이 본 발명의 개요에 설명되고, 이를 통해 명백해지지만, 이러한 특징, 속성 및 이점은 본 발명의 하나, 일부 또는 모든 실시형태를 막론하고 요구되지 않고, 사실상, 본 발명의 임의의 실시형태에 존재할 필요도 없다.
도면의 간단한 설명
이하, 첨부된 도면을 참조하여 상세한 설명이 이루어진다. 이들 도면은 본 발명의 상이한 양태를 나타내고, 서로 다른 도면에서의 구조, 구성요소, 재료 및/또는 엘리먼트등을 도시하는 참조 번호는 유사하게 라벨링된다. 상세하게 도시되지 않은 구조, 구성요소, 재료 및/또는 엘리먼트의 다양한 조합이 본 발명의 범위 내에서 가능하다.
도 1a 는 하나의 전기적 플로팅 바디 트랜지스터로 구성된 복수의 메모리 셀을 포함하는 종래 기술의 반도체 DRAM 어레이를 나타내는 개략도이다.
도 1b 는 하나의 전기적 플로팅 바디 트랜지스터 (PD-SOI NMOS) 로 구성된 예시적인 종래 기술의 메모리 셀의 3 차원 도면이다.
도 1c 는 도 1b 의 종래 기술의 메모리 셀에서 라인 C-C 를 따른 단면도이다.
도 2a 및 도 2b 는 하나의 전기적 플로팅 바디 트랜지스터 (PD-SOI NMOS) 로 구성된 종래 기술의 메모리 셀의 플로팅 바디, 소스 및 드레인 영역의, 주어진 데이터 상태에 대한, 전하 관계의 예시적인 개략도이다.
도 3 은 전기적 플로팅 바디 트랜지스터에서 판독된 전류의 통계적 변화를 도시한 도면이다.
도 4a 는 MOS 트랜지스터뿐만 아니라 진성 (intrinsic) 바이폴라 트랜지스터를 포함하는 등가의 전기적 플로팅 상태인 바디 메모리 셀 (N-채널형) 을 나타내는 개략도이다.
도 4b 는 MOS 트랜지스터뿐만 아니라 진성 바이폴라 트랜지스터를 포함하는 등가의 전기적 플로팅 상태인 바디 메모리 셀 (P-채널형) 을 나타내는 개략도이다.
도 5a 및 도 5b 는 바이폴라 판독과 종래의 판독 기술을 비교한 통계적 분포를 도시하는 도면이다.
도 6 은, 본 발명의 기술에 따라서 메모리 셀 상태를 판독하는, 메모리 셀 (전기적 플로팅 바디 트랜지스터를 가짐) 에 상태 "1" 및 상태 "0" 을 기록하기 위해 선택된 제어 신호의 예시적인 그래픽 도면이다.
도 7a 및 도 7b 는 본 발명의 특정 실시형태에 따라서 특히 메모리 셀 어레이, 데이터 감지 및 기록 회로, 메모리 셀 선택 및 제어 회로를 포함하는 집적 회 로 디바이스의 실시형태의 개략적인 블록도이다.
상세한 설명
먼저, 본 명세서는 많은 발명뿐만 아니라 이들 발명의 많은 양태 및 실시형태에 대해 설명한다.
제 1 양태에서, 본 발명은 전기적 플로팅 바디 트랜지스터를 가지는 메모리 셀, 및/또는 이러한 메모리 셀에서 데이터 상태를 판독하는 기술에 관한 것이다. 이에 대하여, 본 발명은 전기적 플로팅 상태인 바디 메모리 셀의 데이터 상태 (예를 들어, 전기적 플로팅 상태인 바디 메모리 셀이 상태 "0" 으로 프로그래밍되어 있는지 또는 상태 "1" 로 프로그래밍되는지의 여부) 를 판독 및/또는 판별하기 위해 진성 바이폴라 트랜지스터 전류를 채용한다. 여기서, 판독 동작 도중에, 데이터 상태는 바이폴라 성분에 비해 무시가능한 인터페이스 채널 전류 성분만큼 충분히 작으며 판독 제어 신호에 대해 응답하는 바이폴라 트랜지스터 전류에 의해 주로 결정되고, 상기 바이폴라 트랜지스터 전류를 사용하여 실질적으로 감지되고 및/또는 상기 바이폴라 트랜지스터 전류에 실질적으로 기초한다.
특히, 바이폴라 트랜지스터 전류는 진성 바이폴라 트랜지스터의 높은 이득으로 인한 플로팅 바디 전위에 대해서 매우 민감할 수도 있다. 이와 같이, 바이폴라 판독 기술과 함께 획득될 수 있는 프로그래밍 윈도우는 (인터페이스 채널 전류 성분에 주로 기초하는) 종래의 판독 기술을 채용하는 프로그래밍 윈도우보다 상당히 보다 더 높을 (예를 들어, 크기의 2 등급 이상) 수도 있다. 큰 프로그래밍 윈도우는 다른 기회/이점을 제공하는데, 예를 들어, 시뮬레이션이 바이폴라 판 독이 종래의 기술보다 현저히 빠르게 달성될 수도 있다 (예를 들어, 1ns 미만) 는 것을 증명한다.
도 4a 를 참조하면, 일 실시형태에서, 본 발명은 전기적 플로팅 바디 트랜지스터 (14) 를 가지는 메모리 셀 (12) 을 포함한다. 이 예시적인 실시형태에서, 전기적 플로팅 바디 트랜지스터 (14) 는, 다수의 캐리어가 "홀" 인 것과 같은, N-채널형 트랜지스터이다. N-채널형 트랜지스터 (14) 는 전기적 플로팅 상태인 바디 MOS 트랜지스터 및 진성 바이폴라 트랜지스터를 포함한다. 이에 대해, N-형 MOSFET 은 N+ 소스, P-형 바디 및 N+ 드레인을 포함하며, 상기 N+ 소스, P-형 바디 및 N+ 드레인이 NPN 바이폴라 트랜지스터의 이미터, 베이스 및 컬렉터를 각각 고유하게 형성한다.
특히, 도 4b 를 참조하면, 본 발명은 P-채널형 전기적 플로팅 바디 트랜지스터 (여기서, 다수의 캐리어는 "전자" 이다) 를 포함하는 메모리 셀에 모두 적용가능하다. 특히, P-채널형 트랜지스터는 전기적 플로팅 상태인 바디 MOS 트랜지스터 및 진성 바이폴라 트랜지스터를 등가적으로 포함한다. 이에 대해서, P-형 MOSFET 은 P+ 소스, N-형 바디 및 P+ 드레인을 포함하며, 상기 P+ 소스, N-형 바디 및 P+ 드레인이 PNP 바이폴라 트랜지스터의 이미터, 베이스 및 컬렉터를 각각 고유하게 형성한다.
판독 동작시에, 메모리 셀 (12) 의 트랜지스터 (14) 에서 바이폴라 트랜지스 터 전류를 야기하고, 강제형성하고 및/또는 유도하기 위해 게이트 (16), 소스 영역 (20) 및 드레인 영역 (22) 에 적절한 소정의 제어 신호가 인가될 수도 있다. 예를 들어, 일 실시형태에서, 소스 영역 (20) 및 게이트 (16) 에 0 볼트가 인가될 수도 있고, 드레인 영역 (22) 에 양전압 (예를 들어, +3.5 볼트) 이 인가될 수도 있다. 이러한 조합의 제어 신호는 임의의 채널 전류보다 상당히 큰 바이폴라 트랜지스터 전류를 유발 및/또는 야기한다. 이와 같이, 메모리 셀 (12) 의 트랜지스터 (14) (예를 들어, 드레인 영역 (22)) 에 결합된 감지 회로 (예를 들어, 상호-결합 감지 증폭기) 는 바이폴라 트랜지스터 전류를 주로 이용하여 및/또는 바이폴라 트랜지스터 전류에 실질적으로 기초하여 데이터 상태를 감지한다.
따라서, 판독 제어 신호에 응답하여, 전기적 플로팅 바디 트랜지스터 (14) 는 메모리 셀 (12) 의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시킨다. 데이터 상태가 로직 하이 또는 상태 "1" 인 경우, 전기적 플로팅 바디 트랜지스터 (14) 는 데이터 상태가 로직 로우 또는 상태 "0" 인 경우보다 실질적으로 큰 바이폴라 트랜지스터 전류를 제공한다. 사실상, 전기적 플로팅 바디 트랜지스터 (14) 는 데이터 상태가 로직 로우 또는 상태 "0" 인 경우에 바이폴라 트랜지스터 전류를 거의 제공하지 않을 수도 있다. 이하 더욱 상세하게 설명하는 바와 같이, 데이터 감지 회로는 바이폴라 트랜지스터 전류에 기초하여 메모리 셀의 데이터 상태를 실질적으로 판별한다.
전기적 플로팅 바디 트랜지스터 (14) 가 P-채널형 트랜지스터인 경우, 판독 동작시, 일 실시형태에서는, 소스 영역 (20) 과 게이트 (16) 에 0 볼트가 인가될 수도 있고, 드레인 영역 (22) 에 음전압 (예를 들어, -4 볼트) 이 인가될 수도 있다. 이러한 조합의 제어 신호는 임의의 채널 전류보다 상당히 큰 바이폴라 트랜지스터 전류를 야기 및/또는 유발한다. 또한, 전기적 플로팅 바디 트랜지스터 (14) 는 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시킨다. 이 실시형태에서, 데이터 상태가 로직 하이 또는 상태 "1" 인 경우, 전기적 플로팅 바디 트랜지스터 (14) 는 데이터 상태가 로직 로우 또는 상태 "0" 인 경우보다 실질적으로 큰 바이폴라 트랜지스터 전류를 제공한다. 사실상, 전기적 플로팅 바디 트랜지스터 (14) 는 데이터 상태가 로직 로우 또는 상태 "0" 인 경우에 바이폴라 트랜지스터 전류를 거의 제공하지 않을 수도 있다. 메모리 셀 (12) 의 트랜지스터 (14) (예를 들어, 드레인 영역 (22)) 에 결합된 감지 회로 (예를 들어, 상호-결합 감지 증폭기) 는 바이폴라 트랜지스터 전류를 주로 이용하여 및/또는 바이폴라 트랜지스터 전류에 실질적으로 기초하여 데이터 상태를 감지한다.
특히, 판독 동작을 구현하기 위한 예시적인 전압 진폭은 다만 예시일 뿐이다. 지정된 전압 레벨은 상대적 또는 절대적일 수도 있다. 이와 다르게, 지정된 전압은 상대적이며, 즉, 하나 이상의 전압 (예를 들어, 소스, 드레인 또는 게이트 전압) 이 양전압 및 음전압이 되거나 또는 양전압 및 음전압에 관계없이, 예를 들어 각각의 전압 레벨이 소정의 전압의 양만큼 증가 또는 감소될 수도 있다 (예를 들어, 각각의 전압이 0.25, 0.5, 1.0 및 2.0 볼트만큼 증가 또는 감소될 수도 있다).
도 5a 및 도 5b 를 참조하면, 본 명세서에 설명된 바이폴라 전류 판독 기술을 채용함으로써, 메모리 셀 (12) 의 동작 및/또는 응답 특성과 상태 "1" 및 상태 "0" 의 분포는 더욱 균일하게 된다. 이는 메모리 셀 (12) 에 저장된 데이터를 정확하게 판독하는데 보다 높은 신뢰도 및 보다 큰 확실성을 제공할 수도 있다. 도 6 은 도 4a 의 메모리 셀 (12) 에서 상태 "1" 및 상태 "0" 를 판독하기 위해, 예시적인 값/특성을 가지는 선택된 제어 신호의 예시적인 그래픽 도면이다. 이 설명의 일부분이 N-채널형 트랜지스터에 대해 설명된 상세한 설명을 포함하지만, 본 명세서에 설명된 본 발명 (및 그 실시형태) 은, 상기 언급된 바와 같이, P-채널형 트랜지스터에도 전적으로 적용가능하다.
다른 양태에서, 본 발명은 전기적 플로팅 바디 트랜지스터를 각각 포함하는 복수의 메모리 셀을 포함하는 메모리 어레이를 가지는 집적 회로 디바이스 (예를 들어, 분리형 메모리 디바이스 또는 내장형 메모리를 가지는 디바이스) 를 구현할 수도 있다. 메모리 어레이는 N-채널형 트랜지스터, P-채널형 트랜지스터 및/또는 상기 두 유형의 트랜지스터들로 구성될 수도 있다. 사실상, 메모리 어레이 주변의 회로 (예를 들어, 데이터 감지 회로 (예를 들어, 감지 증폭기 또는 비교기), 메모리 셀 선택 및 제어 회로 (예를 들어, 워드 라인 및/또는 소스 라인 드라이버) 뿐만 아니라 로우 및 컬럼 어드레스 디코더)) 는 P-채널형 및/또는 N-채널형의 트랜지스터를 포함할 수도 있다.
예를 들어, 도 7a 및 도 7b 를 참조하면, 집적 회로 디바이스는 복수의 메모리 셀 (12) 을 가지는 어레이 (10), 데이터 기록 및 감지 회로 (34), 및 메모리 셀 선택 및 제어 회로 (36) 를 포함한다. 데이터 기록 및 감지 회로 (34) 는 하나 이상의 메모리 셀 (12) 에 데이터를 기록하고 상기 메모리 셀 (12) 의 데이터 상태를 감지한다. 메모리 셀 선택 및 제어 회로 (36) 는 데이터 감지 회로 (34) 에 의해 판독될 하나 이상의 소정의 메모리 셀 (12) 을 선택 및/또는 인에이블한다.
메모리 어레이 (10) 는 전기적 플로팅 상태인 바디 메모리 셀 (12) 을 채용하는 임의의 수의 아키텍쳐, 레이아웃, 및/또는 구성을 이용하여 구현될 수도 있다. 이에 대하여, 본 발명의 기술을 이용하여 상태가 판독되는 전기적 플로팅 바디 트랜지스터는, 이하의 정규출원 및 가출원 상태의 U.S. 특허 출원에 대해 설명되고 도시된 메모리 셀, 아키텍쳐, 레이아웃, 구조 및/또는 구성으로 구현될 수도 있다.
(1) 2003년 6월 10일, Fazan 등에 의해 출원되고 "Semiconductor Device" 로 명명된 출원 일련번호 제 10/450,238 호.
(2) 2004년 2월 18일, Fazan 등에 의해 출원되고 "Semiconductor Device" 로 명명된 출원 일련번호 제 10/487,157 호.
(3) 2004년 4월 22일, Ferrant 등에 의해 출원되고 "Semiconductor Memory Cell, Array, Architecture and Device, and Method of Operating Same" 로 명명된 출원 일련번호 제 10/829,877 호.
(4) 2004년 5월 6일, Ferrant 등에 의해 출원되고 "Semiconductor Momory Device and Method of Operating Same" 로 명명된 출원 일련번호 제 10/840,009 호.
(5) 2004 년 9월 15일 Fazan 등에 의해 출원되고 "Low Power Programming Technique for a One Transistor SOI Memory Device & Asymmetrical Electrically Floating Body Memory Device, and Method of Manufacturing Same" 로 명명된 출원 일련번호 제 10/941,692 호.
(6) 2005년 3월 17일 Carman 에 의해 출원되고 "Memory Device/Array Having Electrically Floating Body Memory Cells, and Method of Operating Same" 로 명명된 출원 일련번호 제 60/662,923 호.
예를 들어, 본 명세서에 설명되고 도시된 발명, 특징, 특성, 아키텍쳐, 구성, 재료, 기술 및 이점을 포함하는 이들 6 개의 U.S. 특허 출원의 전체적인 내용은 본 명세서에서 참조로서 원용된다. 간략함을 위해, 이들 설명은 반복되지 않고, 메모리 셀, 아키텍쳐, 레이아웃, 구조에 관련되는 설명을 포함하는 이들 설명 (텍스트 및 도시) 은 참조로서 본 명세서 전체에 원용된다.
특히, 메모리 셀은 상기 참조된 6 개의 U.S. 특허 출원에 설명되고 도시된 임의의 제어 회로를 사용하여 제어 (예를 들어, 프로그래밍 또는 판독) 될 수도 있다. 간략함을 위해, 이들 설명은 반복되지 않으며, 이러한 제어 회로는 참조로서 본 명세서에 원용된다. 사실상, 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀을 프로그래밍, 판독, 제어 및/또는 동작하기 위한 모든 메모리 셀 선택 및 제어 회로는 현재 공지되어 있거나 이후 개발되는지의 여부에 관계없이 본 발명의 범위에 포함되도록 의도된다.
예를 들어, 본 발명은 2004년 5월 7일 Portmann 등에 의해 출원되고 "Reference Current Generator, and Method of Programming, Adjusting and/or Operating Same" 으로 명명된 미국 특허 출원 일련번호 제 10/840,902 호에 설명되고 도시된 판독 회로 및 기술을 채용할 수도 있다.
또한, 데이터 기록 및 감지 회로 (34) 는 메모리 셀 (12) 에 저장된 데이터를 판독하기 위해 감지 증폭기 (도 7b 참조) 를 포함할 수도 있다. 감지 증폭기 (예를 들어, 2005년 12월 12일 Waller 와 Carman 에 의해 출원되고, "Sense Amplifier Circuitry and Architecture to Write Date into and/or Read from Memory Cells" 로 명명되었으며, 그 전체가 참조로서 본 명세서에 원용되는 미국 특허 정규출원에 설명되고 도시된 상호-결합 감지 증폭기) 는 전압 또는 전류 감지 회로 및/또는 기술을 이용하여 메모리 셀 (12) 에 저장된 데이터 상태를 감지할 수도 있다. 전류 감지 증폭기의 과정에서, 전류 감지 증폭기는 셀 전류를 레퍼런스 전류, 예를 들어, 레퍼런스 셀의 전류 (통상적으로 도 7b 참조) 와 비교할 수도 있다. 대조적으로, 메모리 셀 (12) 이 로직 하이의 데이터 상태 (바디 영역 (18) 내에 포함된 상대적으로 보다 많은 다수의 캐리어 (34)) 또는 로직 로우의 데이터 상태 (바디 영역 (18) 내에 포함된 상대적으로 보다 적은 다수의 캐리 (28)) 를 가지는지에 따라서 판별될 수도 있다. 이러한 회로 및 구성은 당업계에 널리 공지되어 있다.
또한, 본 발명은, 2005년 9월 19일 Bauser 에 의해 출원되고 "Method and Circuitry to Generate a Reference Current for Reading a Memory Cell Having an Electrically Floating Body Transistor, and Decive Implementing Same" 로 명명 된 미국 특허 가출원 일련번호 제 60/718,417 호에 설명되고 도시된 (판독된 동작을 위한 데이터 감지 회로에 관련하여 이용되는) 레퍼런스 생성 기술을 채용할 수도 있다. 미국 특허 가출원 일련번호 제 60/718,417 호 전체가 본 명세서에 참조로서 원용된다.
(전술된) 예시적인 실시형태에서 메모리 셀 (12) 각각은 하나의 트랜지스터 (14) 를 포함하고 있지만, 메모리 셀 (12) 은 2004년 4월 22일 Ferrant 등에 의해 출원되고 "Semiconductor Memory Cell, Array, Architecture and Device, and Method of Operating Same" 로 명명된 출원 일련번호 제 10/829,877 호에 설명되고 도시된 바와 같이, 2 개의 트랜지스터를 포함할 수도 있다.
전기적 플로팅 메모리 셀, 트랜지스터 및/또는 메모리 어레이는 널리 공지된 기술 및/또는 재료를 이용하여 제조될 수도 있다. 사실상, 현재 공지되었는지 이후에 개발되는지의 여부에 관계없이, 전기적 플로팅 메모리 셀, 트랜지스터 및/또는 메모리 어레이를 제조하기 위해 임의의 제조 기술 및/또는 재료가 채용될 수도 있다. 예를 들어, 본 발명은 실리콘 (벌크형 또는 SOI), 게르마늄, 실리콘/게르마늄, 갈륨 비화물 또는 트랜지스터가 내부에 형성될 수도 있는 임의의 다른 반도체 재료를 채용할 수도 있다. 사실상, 전기적 플로팅 트랜지스터, 메모리 셀, 및/또는 메모리 어레이는, 2004년 7월 2일 Fazan 에 의해 출원되고 "집적 회로 디바이스, 및 그 제조 방법 (Integrated Circuit Device, and Method of Fabricating Same)" 으로 명명된 정규 특허 출원 일련번호 제 10/884,481 호, 2005년 10월 19일 Bassin 에 의해 출원되고 "One Transistor Memory Cell having Mechanically Strained Electrically Floating Body Region, and Method of Operating Same" 으로 명명된 가출원 일련번호 제 60/728,060 호, 및/또는 2005년 10월 19일 Okhonin 등에 의해 출원되고 "Memory Cell, Array and Device, and Method of Operating Same" 으로 명명된 가출원 특허 제 60/728,061 호 (이하, 집합적으로 "Integrated Circuit Device Patent Applications" 로 지칭) 에 설명되고 도시된 기술들을 채용할 수도 있다. 예를 들어, 본 명세서에 설명되고 도시된 발명, 특징, 특성, 아키텍쳐, 구성, 재료, 기술 및 이점을 포함하는 집적 회로 디바이스 특허 출원의 전체적인 내용이 본 명세서에 참조로서 원용된다.
사실상, (SOI 메모리 트랜지스터를 포함하는) 메모리 어레이 (10) 는, 집적 회로 디바이스 특허 출원에 설명되고 도시된 바와 같이, SOI 논리 트랜지스터와 통합될 수도 있다. 예를 들어, 일 실시형태에서, 집적 회로 디바이스는 (예를 들어, PD 또는 FD SOI 메모리 트랜지스터 (14) 를 가지는) 메모리부 및 (예를 들어, FinFET, 다중 게이트 트랜지스터, 및/또는 저성능의 트랜지스터 (예를 들어, 고성능 트랜지스터의 성능 특성을 가지지 않는 단일 게이트 트랜지스터-미도시) 를 가지는) 논리부를 포함한다. 다시, 예를 들어, 본 명세서에 설명되고 도시된 발명, 특징, 특성, 아키텍쳐, 구성, 재료, 기술 및 이점을 포함하는 집적 회로 디바이스 특허 출원의 전체적인 내용은 여기 참조로서 원용된다.
또한, 메모리 어레이는 N-채널, P-채널형 및/또는 상기 두 유형의 트랜지스터뿐만 아니라, PD 및/또는 FD 유형의 트랜지스터로 구성될 수도 있다. 예를 들어, 메모리 어레이 (예를 들어, 감지 증폭기 또는 비교기, 로우 (row) 및 컬럼 (column) 어드레스 디코더뿐만 아니라 라인 드라이버(본 명세서에는 미도시)) 주변에 있는 회로는 (P-채널형 및/또는 N-채널형에 관계없이) FD 유형의 트랜지스터를 포함할 수도 있다. 이와 다르게, 이러한 회로는 (P-채널형 및/또는 N-채널형에 관계없이) PD 유형의 트랜지스터를 포함할 수도 있다. 동일한 기판상에 PD 및/또는 FD 유형의 트랜지스터 모두를 집적시키는 많은 기술이 있다 (예를 들어, 2004년 2월 18일 Fazan 등에 의해 출원되고 "Semiconductor Device" 로 명명된 출원 일련번호 제 10/487,157 호 참조). 이러한 모든 기술은, 현재 공지되었거나 또는 이후에 개발됨에 관계없이, 본 발명의 범위 내에 포함되도록 의도된다.
특히, 전기적 플로팅 바디 트랜지스터 (14) 는 대칭 또는 비대칭 디바이스일 수도 있다. 트랜지스터 (14) 가 대칭인 경우, 소스 및 드레인 영역은 본질적으로 상호교환가능하다. 그러나, 트랜지스터 (14) 가 비대칭 디바이스일 경우, 트랜지스터 (14) 의 소스 또는 드레인 영역은 다른 전기적, 물리적, 도핑 농도 및/또는 도핑 프로파일 특성을 가진다. 이와 같이, 비대칭 디바이스의 소스 또는 드레인 영역은 통상적으로 상호교환이 불가능하다. (소스 및 드레인 영역이 상호교환 가능한지의 여부에 관계없이) 메모리 셀의 전기적 플로팅 N-채널형 트랜지스터의 드레인 영역은 비트 라인/감지 증폭기에 접속된 트랜지스터의 영역이다.
전술한 바와 같이, 메모리 어레이는 트랜지스터의 N-채널형, P-채널형 및/또는 상기 두 유형으로 구성될 수도 있다. 사실상, 메모리 어레이 주변에 있는 회로 (예를 들어, 감지 증폭기 또는 비교기, 로우 및 컬럼 어드레스 디코더뿐만 아니라 라인 드라이버 (본 명세서에는 미도시)) 는 P-채널형 및/또는 N-채널형 트랜 지스터를 포함할 수도 있다. P-채널형 트랜지스터가 메모리 어레이(들) 내에서 메모리 셀 (12) 로서 채용되는 경우, 이 개시 내용에 비추어 당업자에게는 적절한 기록 및 판독 전압 (예를 들어, 음전압) 이 널리 공지된다. 따라서, 간략함을 위해, 이러한 설명은 반복되지 않는다.
많은 발명이 본 명세서에 설명되고 도시되어 있다. 본 발명의 특정 실시형태, 특징, 속성 및 이점에 대해 설명하고 도시하였지만, 본 발명의 서로 상이한 및/또는 유사한 실시형태, 특징, 속성 및 이점뿐만 아니라 다른 많은 것이 이 설명과 도시로서 명백하다. 이와 같이, 본 명세서에 설명되고 도시된 본 발명의 실시형태, 특징, 특성 및 이점에 한정되지 않고, 본 발명의 이외의, 유사한 것뿐만 아니라 상이한, 실시형태, 특징, 속성 및 이점이 본 발명의 범위 내에 포함된다.
예를 들어, 전술한 바와 같이, 판독 및 기록 동작을 구현하기 위해 도시된/예시적인 전압 레벨은 다만 예시적일 뿐이다. 지정된 전압 레벨은 상대적일 수도 있고 절대적일 수도 있다. 이와 다르게, 지정된 전압은, 예를 들어, 하나 이상의 전압 (예를 들어, 소스, 드레인 또는 게이트 전압) 이 양전압 및 음전압이 되거나 또는 양전압 및 음전압이 되는 것에 관계없이, 각각의 전압 레벨이 소정의 전압량만큼 증가되거나 감소될 수도 있는 바와 같이 상대적일 수도 있다 (예를 들어, 각각의 전압이 0.1, 0.15, 0.25, 0.5, 1 볼트만큼 증가하거나 또는 감소될 수도 있다).
특히, 본 발명은, 2005년 10월 31일 Popoff 에 의해 출원되고 "Method and Apparatus for Varying the Programming Duration of a Floating Body Transistor, and Memory Cell, Array, and/or Device Implementing Same" 로 명명된 미국 특허 가출원 일련번호 제 60/731,668 호에 설명되고 도시된 바와 같이, 메모리 셀에 소정의 데이터 상태를 프로그래밍 또는 기록 (예를 들어, 데어터 상태 "1" 또는 "0" 를 메모리 셀로 프로그래밍 또는 기록) 하기 위해, 메모리 동작 (예를 들어, 재저장, 기록, 리프레쉬) 에 대해, 특정 파라미터 (예를 들어, 시간 또는 전압) 를 개별적으로 제어하는 회로 및 기술을 채용할 수도 있다. 예를 들어, 데이터 감지 증폭기 회로에 의해 소정의 메모리 상태를 메모리 셀에 프로그래밍/기록하는 기간은 주어진 메모리 동작 (예를 들어, 재저장, 기록, 리프레쉬) 에 따라서 또는 이를 기초로 하여 제어되고, 조절되고, 결정되고 및/또는 사전결정될 수도 있다. 이와 같이, 데이터 감지 증폭기 회로에 의해 소정의 메모리 상태를 메모리 셀에 프로그래밍/기록하기 위해 메모리 셀에 인가된 전압 조건은 메모리 동작 (예를 들어, 재저장, 기록, 리프레쉬) 에 따라서 제어되고 및/또는 조절될 수도 있다. 미국 특허 가출원 일련번호 제 60/731,668 호의 전체적인 내용, 예를 들어, 여기에 설명되고 도시된 발명, 특징, 특성, 아키텍쳐, 구성, 재료, 기술 및 이점은 본 명세서에서 참조로서 원용된다.
전술한 바와 같이, 본 발명의 각각의 양태, 및/또는 그 실시형태들을 단독으로 채용하거나 하나 이상의 이들 양태 및/또는 실시형태를 조합하여 채용될 수도 있다. 명료함을 위해, 이들 변형 및 조합에 대해서는 본 명세서에서 개별적으로 설명되지 않는다. 이와 같이, 본 발명은 임의의 단일 양태 (또는 그 실시형태) 에 한정되지 않을 뿐만 아니라, 임의의 조합 및/또는 이들 양태 및/또는 실시 형태의 변형에도 한정되지 않는다.
또한, 본 발명의 상기 실시형태들은 단지 예시적인 실시형태이다. 이들 실시형태는 제한적으로 의도되지 않고, 또한, 개시된 명확한 형태, 기술, 재료 및/또는 구성에 본 발명을 한정하도록 의도되지 않는다. 상기 교시에 관련하여 많은 변형 및 변경이 가능하다. 다른 실시형태가 이용될 수도 있고, 동작적인 변화가 본 발명의 범위를 벗어나지 않고 이루어질 수도 있다는 것이 명시된다. 이와 같이, 본 발명의 예시적인 실시형태의 전술한 설명은 도시 및 설명의 목적으로 제안되었다. 여러가지 변형 및 변경이 가능하다. 본 발명의 범위는 전술한 설명에만 한정되는 것은 아니다.

Claims (18)

  1. 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀; 및
    상기 메모리 셀에 결합되며 상기 메모리 셀의 데이터 상태를 감지하는 데이터 감지회로를 포함하며,
    상기 전기적 플로팅 바디 트랜지스터는, 소스 영역, 드레인 영역, 상기 소스 영역과 상기 드레인 영역 사이에 배치되고 전기적 플로팅 상태인 바디 영역, 및 상기 바디 영역위에 배치된 게이트를 포함하고,
    각각의 상기 메모리 셀은 (i) 상기 전기적 플로팅 바디 트랜지스터의 상기 바디 영역 내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 상기 전기적 플로팅 상태인 상기 바디 트랜지스터의 바디 영역 내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함하며,
    상기 전기적 플로팅 바디 트랜지스터는, 상기 전기적 플로팅 바디 트랜지스터에 인가된 판독 제어 신호에 응답하여, 상기 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시키고,
    상기 데이터 감지 회로는 상기 바이폴라 트랜지스터 전류에 기초하여 상기 메모리 셀의 데이터 상태를 실질적으로 판별하는, 집적 회로 디바이스.
  2. 제 1 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터인, 집적 회로 디바이스.
  3. 제 1 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 P-채널형 트랜지스터인, 집적 회로 디바이스.
  4. 제 1 항에 있어서,
    상기 판독 제어 신호는 상기 게이트 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여 상기 메모리 셀의 데이터 상태를 나타내는 상기 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도하는, 집적 회로 디바이스.
  5. 제 4 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 양전압 펄스를 포함하는, 집적 회로 디바이스.
  6. 제 4 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 음전압 펄스를 포함하는, 집적 회로 디바이스.
  7. 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀;
    상기 메모리 셀에 결합되어, 상기 메모리 셀의 데이터 상태를 감지하는 데이터 감지 회로; 및
    상기 메모리 셀에 결합되고 상기 전기적 플로팅 바디 트랜지스터에 판독 제어 신호를 발생시키고 인가하는 메모리 셀 제어 회로를 포함하며,
    상기 전기적 플로팅 바디 트랜지스터는 필수적으로,
    제 1 도전형을 제공하는 불순물을 가지는 소스 영역,
    상기 제 1 도전형을 제공하는 불순물을 가지는 드레인 영역,
    상기 소스 영역과 상기 드레인 영역 사이에 배치되고, 전기적으로 플로팅 상태이며, 상기 제 1 도전형과는 상이한 제 2 도전형을 제공하는 불순물을 포함하는, 바디 영역, 및
    상기 바디 영역 위에 배치된 게이트로 구성되고,
    상기 메모리 셀 각각은 (i) 상기 전기적 플로팅 바디 트랜지스터의 상기 바디 영역 내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 상기 전기적 플로팅 바디 트랜지스터의 상기 바디 영역 내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함하고,
    상기 전기적 플로팅 바디 트랜지스터는, 판독 제어 신호에 응답하여, 상기 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시키고,
    상기 데이터 감지 회로는 상기 바이폴라 트랜지스터 전류에 기초하여 상기 메모리 셀의 데이터 상태를 실질적으로 판별하는, 집적 회로 디바이스.
  8. 제 7 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터인, 집적 회로 디바이스.
  9. 제 7 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 P-채널형 트랜지스터인, 집적 회로 디바이스.
  10. 제 7 항에 있어서,
    상기 판독 제어 신호는 상기 게이트 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여 상기 메모리 셀의 데이터 상태를 나타내는 상기 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도하는, 집적 회로 디바이스.
  11. 제 10 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 양전압 펄스를 포함하는, 집적 회로 디바이스.
  12. 제 10 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 음전압 펄스를 포함하는, 집적 회로 디바이스.
  13. 전기적 플로팅 바디 트랜지스터를 포함하는 메모리 셀;
    상기 메모리 셀에 결합되고 상기 메모리 셀의 데이터 상태를 감지하는 데이터 감지 회로; 및
    상기 메모리 셀에 결합되고 상기 전기적 플로팅 바디 트랜지스터에 판독 제어 신호를 발생시키고 인가하는 메모리 셀 제어 회로를 포함하며,
    상기 전기적 플로팅 바디 트랜지스터는 기판의 절연 영역 또는 층 상에 또는 그 상부에 존재하는 반도체 영역 또는 층 내에 또는 상부에 배치되고,
    상기 전기적 플로팅 바디 트랜지스터는,
    제 1 도전형을 제공하는 불순물을 가지는 소스 영역,
    상기 제 1 도전형을 제공하는 불순물을 가지는 드레인 영역,
    상기 소스 영역, 상기 드레인 영역 및 상기 기판의 절연 영역 또는 층 사이에 배치되고, 전기적으로 플로팅 상태이며, 상기 제 1 도전형과는 상이한 제 2 도전형을 제공하는 불순물을 포함하는, 바디 영역, 및
    상기 바디 영역으로부터 이격된 게이트를 포함하고,
    상기 메모리 셀 각각은 (i) 상기 트랜지스터의 상기 바디 영역 내의 제 1 전하를 나타내는 제 1 데이터 상태, 및 (ii) 상기 트랜지스터의 상기 바디 영역 내의 제 2 전하를 나타내는 제 2 데이터 상태를 포함하며,
    상기 전기적 플로팅 바디 트랜지스터는, 판독 제어 신호에 응답하여, 상기 메모리 셀의 데이터 상태를 나타내는 바이폴라 트랜지스터 전류를 발생시키고,
    상기 데이터 감지 회로는 상기 바이폴라 트랜지스터 전류에 기초하여 상기 메모리 셀의 상기 데이터 상태를 실질적으로 판별하는, 집적 회로 디바이스.
  14. 제 13 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 N-채널형 트랜지스터인, 집적 회로 디바이스.
  15. 제 13 항에 있어서,
    상기 전기적 플로팅 바디 트랜지스터는 P-채널형 트랜지스터인, 집적 회로 디바이스.
  16. 제 13 항에 있어서,
    상기 판독 제어 신호는 상기 게이트, 소스 영역, 및 드레인 영역에 인가된 신호를 포함하여 상기 메모리 셀의 데이터 상태를 나타내는 상기 바이폴라 트랜지스터 전류를 야기하고, 강제형성하고 및/또는 유도하는, 집적 회로 디바이스.
  17. 제 16 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 양전압 펄스를 포함하는, 집적 회로 디바이스.
  18. 제 16 항에 있어서,
    상기 판독 제어 신호는 상기 전기적 플로팅 바디 트랜지스터의 상기 드레인 영역에 인가되는 음전압 펄스를 포함하는, 집적 회로 디바이스.
KR1020077014246A 2004-12-22 2005-12-21 전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한바이폴라 판독 기술 KR101242239B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US63866304P 2004-12-22 2004-12-22
US60/638,663 2004-12-22
US11/304,387 US7301803B2 (en) 2004-12-22 2005-12-15 Bipolar reading technique for a memory cell having an electrically floating body transistor
US11/304,387 2005-12-15
PCT/EP2005/013755 WO2006066890A1 (en) 2004-12-22 2005-12-21 Bipolar reading technique for a memory cell having an electrically floating body transistor

Publications (2)

Publication Number Publication Date
KR20070091299A true KR20070091299A (ko) 2007-09-10
KR101242239B1 KR101242239B1 (ko) 2013-03-12

Family

ID=36084273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014246A KR101242239B1 (ko) 2004-12-22 2005-12-21 전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한바이폴라 판독 기술

Country Status (4)

Country Link
US (2) US7301803B2 (ko)
EP (1) EP1716600A1 (ko)
KR (1) KR101242239B1 (ko)
WO (1) WO2006066890A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624665B2 (en) 2008-10-21 2014-01-07 Samsung Electronics Co., Ltd. Method of operating semiconductor device

Families Citing this family (302)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023833A1 (en) * 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7355916B2 (en) * 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US7436706B2 (en) * 2005-10-31 2008-10-14 Gregory Allan Popoff Method and apparatus for varying the programming duration and/or voltage of an electrically floating body transistor, and memory cell array implementing same
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
US7499352B2 (en) * 2006-05-19 2009-03-03 Innovative Silicon Isi Sa Integrated circuit having memory array including row redundancy, and method of programming, controlling and/or operating same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
KR101406604B1 (ko) 2007-01-26 2014-06-11 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US7688660B2 (en) * 2007-04-12 2010-03-30 Qimonda Ag Semiconductor device, an electronic device and a method for operating the same
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
EP2015362A1 (en) 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Semiconductor array and manufacturing method thereof
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7787319B2 (en) * 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US20090078999A1 (en) * 2007-09-20 2009-03-26 Anderson Brent A Semiconductor device structures with floating body charge storage and methods for forming such semiconductor device structures.
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
US7847338B2 (en) * 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8130548B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
KR20090075063A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
KR101442175B1 (ko) * 2008-05-23 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7855929B2 (en) * 2008-09-26 2010-12-21 Qimonda Ag Apparatus for the dynamic detection, selection and deselection of leaking decoupling capacitors
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) * 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
KR101585615B1 (ko) * 2009-02-26 2016-01-14 삼성전자주식회사 반도체 장치
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
IN2012DN06399A (ko) 2010-02-07 2015-10-02 Zeno Semiconductor Inc
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
US8547738B2 (en) 2010-03-15 2013-10-01 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8445961B2 (en) 2010-09-20 2013-05-21 International Business Machines Corporation Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET)
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
CN104471648B (zh) 2012-02-16 2017-07-21 芝诺半导体有限公司 包括初级和二级电晶体的存储单元
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US11144041B2 (en) * 2014-11-05 2021-10-12 The Boeing Company 3D visualizations of in-process products based on machine tool input
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
TWI694525B (zh) 2015-04-29 2020-05-21 美商季諾半導體股份有限公司 通過施加回饋偏壓提高漏極電流的金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）和存儲單元
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
TWI835705B (zh) 2018-04-18 2024-03-11 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439214A (en) 1968-03-04 1969-04-15 Fairchild Camera Instr Co Beam-junction scan converter
US4032947A (en) 1971-10-20 1977-06-28 Siemens Aktiengesellschaft Controllable charge-coupled semiconductor device
US3997799A (en) 1975-09-15 1976-12-14 Baker Roger T Semiconductor-device for the storage of binary data
JPS5567993A (en) 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
US4250569A (en) 1978-11-15 1981-02-10 Fujitsu Limited Semiconductor memory device
DE3065928D1 (en) 1979-01-25 1984-01-26 Nec Corp Semiconductor memory device
JPS55113359A (en) 1979-02-22 1980-09-01 Fujitsu Ltd Semiconductor integrated circuit device
JPS5742161A (en) 1980-08-28 1982-03-09 Fujitsu Ltd Semiconductor and production thereof
JPS6070760A (ja) 1983-09-27 1985-04-22 Fujitsu Ltd 半導体記憶装置
JPS61280651A (ja) 1985-05-24 1986-12-11 Fujitsu Ltd 半導体記憶装置
JP2582794B2 (ja) 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
FR2629941B1 (fr) 1988-04-12 1991-01-18 Commissariat Energie Atomique Memoire et cellule memoire statiques du type mis, procede de memorisation
US5164805A (en) 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
US5144390A (en) 1988-09-02 1992-09-01 Texas Instruments Incorporated Silicon-on insulator transistor with internal body node to source node connection
US5258635A (en) 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
US5024993A (en) 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
US5528062A (en) 1992-06-17 1996-06-18 International Business Machines Corporation High-density DRAM structure on soi
DE69329376T2 (de) 1992-12-30 2001-01-04 Samsung Electronics Co Ltd Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE69427051T2 (de) * 1993-05-28 2001-09-06 Canon Kk Photoelektrische Umwandlungsanordnung
EP0655788B1 (en) 1993-11-29 1998-01-21 STMicroelectronics S.A. A volatile memory cell
US5448513A (en) 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
US5489792A (en) 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US5446299A (en) 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JP3304635B2 (ja) 1994-09-26 2002-07-22 三菱電機株式会社 半導体記憶装置
US5627092A (en) 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5593912A (en) 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
FR2726935B1 (fr) 1994-11-10 1996-12-13 Commissariat Energie Atomique Dispositif a memoire non-volatile electriquement effacable et procede de realisation d'un tel dispositif
US6292424B1 (en) 1995-01-20 2001-09-18 Kabushiki Kaisha Toshiba DRAM having a power supply voltage lowering circuit
JP3274306B2 (ja) 1995-01-20 2002-04-15 株式会社東芝 半導体集積回路装置
JP2806286B2 (ja) 1995-02-07 1998-09-30 日本電気株式会社 半導体装置
JP3600335B2 (ja) 1995-03-27 2004-12-15 株式会社東芝 半導体装置
US5568356A (en) 1995-04-18 1996-10-22 Hughes Aircraft Company Stacked module assembly including electrically interconnected switching module and plural electronic modules
US5606188A (en) 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
US5629546A (en) 1995-06-21 1997-05-13 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
US5585285A (en) 1995-12-06 1996-12-17 Micron Technology, Inc. Method of forming dynamic random access memory circuitry using SOI and isolation trenches
JP3759648B2 (ja) 1996-03-04 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置
US5936265A (en) 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
US6424016B1 (en) 1996-05-24 2002-07-23 Texas Instruments Incorporated SOI DRAM having P-doped polysilicon gate for a memory pass transistor
US5886376A (en) 1996-07-01 1999-03-23 International Business Machines Corporation EEPROM having coplanar on-insulator FET and control gate
US5778243A (en) 1996-07-03 1998-07-07 International Business Machines Corporation Multi-threaded cell for a memory
US5811283A (en) 1996-08-13 1998-09-22 United Microelectronics Corporation Silicon on insulator (SOI) dram cell structure and process
JP3260660B2 (ja) 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP2877103B2 (ja) 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
KR19980057003A (ko) 1996-12-30 1998-09-25 김영환 반도체 메모리 디바이스 및 그 제조방법
US5732014A (en) 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
JP3441330B2 (ja) * 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
US6424011B1 (en) 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
US5784311A (en) 1997-06-13 1998-07-21 International Business Machines Corporation Two-device memory cell on SOI for merged logic and memory applications
GB2330679B (en) * 1997-10-21 2002-04-24 911 Emergency Products Inc Warning signal light
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US5976945A (en) 1997-11-20 1999-11-02 Vanguard International Semiconductor Corporation Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US5943258A (en) 1997-12-24 1999-08-24 Texas Instruments Incorporated Memory with storage cells having SOI drive and access transistors with tied floating body connections
US6097056A (en) 1998-04-28 2000-08-01 International Business Machines Corporation Field effect transistor having a floating gate
US6225158B1 (en) 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
TW432545B (en) 1998-08-07 2001-05-01 Ibm Method and improved SOI body contact structure for transistors
KR100268419B1 (ko) 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
US6096598A (en) 1998-10-29 2000-08-01 International Business Machines Corporation Method for forming pillar memory cells and device formed thereby
US6214694B1 (en) 1998-11-17 2001-04-10 International Business Machines Corporation Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
KR100290787B1 (ko) 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
US6157216A (en) 1999-04-22 2000-12-05 International Business Machines Corporation Circuit driver on SOI for merged logic and memory circuits
US6111778A (en) * 1999-05-10 2000-08-29 International Business Machines Corporation Body contacted dynamic memory
US6213869B1 (en) 1999-05-10 2001-04-10 Advanced Micro Devices, Inc. MOSFET-type device with higher driver current and lower steady state power dissipation
US6333532B1 (en) 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6566177B1 (en) 1999-10-25 2003-05-20 International Business Machines Corporation Silicon-on-insulator vertical array device trench capacitor DRAM
US6391658B1 (en) 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
US6544837B1 (en) 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
US6359802B1 (en) 2000-03-28 2002-03-19 Intel Corporation One-transistor and one-capacitor DRAM cell for logic process technology
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
JP4011833B2 (ja) 2000-06-30 2007-11-21 株式会社東芝 半導体メモリ
KR100339425B1 (ko) 2000-07-21 2002-06-03 박종섭 리세스된 소이 구조를 갖는 반도체 소자 및 그의 제조 방법
US6621725B2 (en) 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
US6492211B1 (en) 2000-09-07 2002-12-10 International Business Machines Corporation Method for novel SOI DRAM BICMOS NPN
US20020070411A1 (en) * 2000-09-08 2002-06-13 Alcatel Method of processing a high voltage p++/n-well junction and a device manufactured by the method
JP4064607B2 (ja) * 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US6350653B1 (en) 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate
US6496402B1 (en) * 2000-10-17 2002-12-17 Intel Corporation Noise suppression for open bit line DRAM architectures
US6421269B1 (en) 2000-10-17 2002-07-16 Intel Corporation Low-leakage MOS planar capacitors for use within DRAM storage cells
US6980234B2 (en) * 2000-10-19 2005-12-27 Canon Kabushiki Kaisha System for changing setup of first device that executes predetermined function by second device and these devices
US6849871B2 (en) * 2000-10-20 2005-02-01 International Business Machines Corporation Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS
US6429477B1 (en) 2000-10-31 2002-08-06 International Business Machines Corporation Shared body and diffusion contact structure and method for fabricating same
US6440872B1 (en) 2000-11-03 2002-08-27 International Business Machines Corporation Method for hybrid DRAM cell utilizing confined strap isolation
US6549450B1 (en) 2000-11-08 2003-04-15 Ibm Corporation Method and system for improving the performance on SOI memory arrays in an SRAM architecture system
US6441436B1 (en) 2000-11-29 2002-08-27 United Microelectronics Corp. SOI device and method of fabrication
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
US20020072155A1 (en) * 2000-12-08 2002-06-13 Chih-Cheng Liu Method of fabricating a DRAM unit
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6552398B2 (en) 2001-01-16 2003-04-22 Ibm Corporation T-Ram array having a planar cell structure and method for fabricating the same
US6441435B1 (en) 2001-01-31 2002-08-27 Advanced Micro Devices, Inc. SOI device with wrap-around contact to underside of body, and method of making
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
US6548848B2 (en) 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
EP1253634A3 (en) 2001-04-26 2005-08-31 Kabushiki Kaisha Toshiba Semiconductor device
US6556477B2 (en) 2001-05-21 2003-04-29 Ibm Corporation Integrated chip having SRAM, DRAM and flash memory and method for fabricating the same
JP2003031693A (ja) 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置
US6567330B2 (en) 2001-08-17 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor memory device
JP3984014B2 (ja) * 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6518105B1 (en) 2001-12-10 2003-02-11 Taiwan Semiconductor Manufacturing Company High performance PD SOI tunneling-biased MOSFET
JP2003203967A (ja) 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
US20030123279A1 (en) * 2002-01-03 2003-07-03 International Business Machines Corporation Silicon-on-insulator SRAM cells with increased stability and yield
DE10204871A1 (de) * 2002-02-06 2003-08-21 Infineon Technologies Ag Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6560142B1 (en) 2002-03-22 2003-05-06 Yoshiyuki Ando Capacitorless DRAM gain cell
JP4880867B2 (ja) * 2002-04-10 2012-02-22 セイコーインスツル株式会社 薄膜メモリ、アレイとその動作方法および製造方法
US6712222B2 (en) * 2002-07-29 2004-03-30 Earle Schaller Integrated scum baffle and launder cover for use in a clarifier tank
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
JP4044401B2 (ja) 2002-09-11 2008-02-06 株式会社東芝 半導体記憶装置
US6861689B2 (en) * 2002-11-08 2005-03-01 Freescale Semiconductor, Inc. One transistor DRAM cell structure and method for forming
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
US6714436B1 (en) 2003-03-20 2004-03-30 Motorola, Inc. Write operation for capacitorless RAM
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
JP4077381B2 (ja) * 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US20050062088A1 (en) * 2003-09-22 2005-03-24 Texas Instruments Incorporated Multi-gate one-transistor dynamic random access memory
US7184298B2 (en) * 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
US7072205B2 (en) * 2003-11-19 2006-07-04 Intel Corporation Floating-body DRAM with two-phase write
US7002842B2 (en) * 2003-11-26 2006-02-21 Intel Corporation Floating-body dynamic random access memory with purge line
US6952376B2 (en) * 2003-12-22 2005-10-04 Intel Corporation Method and apparatus to generate a reference value in a memory array
JP4559728B2 (ja) * 2003-12-26 2010-10-13 株式会社東芝 半導体記憶装置
US6903984B1 (en) * 2003-12-31 2005-06-07 Intel Corporation Floating-body DRAM using write word line for increased retention time
US7001811B2 (en) * 2003-12-31 2006-02-21 Intel Corporation Method for making memory cell without halo implant
US6992339B2 (en) * 2003-12-31 2006-01-31 Intel Corporation Asymmetric memory cell
US7061806B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Floating-body memory cell write
US7476939B2 (en) * 2004-11-04 2009-01-13 Innovative Silicon Isi Sa Memory cell having an electrically floating body transistor and programming technique therefor
US7251164B2 (en) * 2004-11-10 2007-07-31 Innovative Silicon S.A. Circuitry for and method of improving statistical distribution of integrated circuits
US7301838B2 (en) * 2004-12-13 2007-11-27 Innovative Silicon S.A. Sense amplifier circuitry and architecture to write data into and/or read from memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624665B2 (en) 2008-10-21 2014-01-07 Samsung Electronics Co., Ltd. Method of operating semiconductor device

Also Published As

Publication number Publication date
KR101242239B1 (ko) 2013-03-12
WO2006066890A1 (en) 2006-06-29
EP1716600A1 (en) 2006-11-02
US7301803B2 (en) 2007-11-27
US20080025083A1 (en) 2008-01-31
US20060131650A1 (en) 2006-06-22
US7477540B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR101242239B1 (ko) 전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀에 대한바이폴라 판독 기술
US7683430B2 (en) Electrically floating body memory cell and array, and method of operating or controlling same
KR101290459B1 (ko) 전기적 플로팅 바디 트랜지스터를 갖는 메모리 셀 및메모리 셀 어레이, 및 그 동작 방법
US8213226B2 (en) Vertical transistor memory cell and array
US7542345B2 (en) Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
US8325515B2 (en) Integrated circuit device
US9240496B2 (en) Semiconductor device with floating gate and electrically floating body
US7476939B2 (en) Memory cell having an electrically floating body transistor and programming technique therefor
US8659948B2 (en) Techniques for reading a memory cell with electrically floating body transistor
US20070023833A1 (en) Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
KR101277402B1 (ko) 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US20070085140A1 (en) One transistor memory cell having strained electrically floating body region, and method of operating same
US8446794B2 (en) Refreshing data of memory cells with electrically floating body transistors
US9257155B2 (en) Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 7