KR20070086082A - 마이크로전자장치에서의 구리 전착 - Google Patents

마이크로전자장치에서의 구리 전착 Download PDF

Info

Publication number
KR20070086082A
KR20070086082A KR1020077013226A KR20077013226A KR20070086082A KR 20070086082 A KR20070086082 A KR 20070086082A KR 1020077013226 A KR1020077013226 A KR 1020077013226A KR 20077013226 A KR20077013226 A KR 20077013226A KR 20070086082 A KR20070086082 A KR 20070086082A
Authority
KR
South Korea
Prior art keywords
group
electrolytic plating
polyether
inhibitor
plating composition
Prior art date
Application number
KR1020077013226A
Other languages
English (en)
Other versions
KR101138588B1 (ko
Inventor
빈센트 파넥카시오
수언 린
폴 피구라
리처드 허투비스
Original Assignee
엔쏜 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36337269&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20070086082(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엔쏜 인코포레이티드 filed Critical 엔쏜 인코포레이티드
Publication of KR20070086082A publication Critical patent/KR20070086082A/ko
Application granted granted Critical
Publication of KR101138588B1 publication Critical patent/KR101138588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

서브마이크론 크기의 상호접속 특징을 보유한 반도체 집적 회로 기판 위에 Cu를 전해 도금하기 위한 전해 도금 방법 및 조성물. 이 조성물은 Cu 이온의 급원과 폴리에테르 기를 함유하는 억제제 화합물을 포함한다. 상기 방법은 특징의 바닥에서부터 특징의 상부 개구부까지 수직 방향으로의 Cu 침착이 측벽에서의 Cu 침착보다 실질적으로 더 큰 과충전 속도인 빠른 보텀업(bottom-up) 침착에 의한 과충전을 수반한다.
반도체 집적 회로 기판, 상호접속 특징, 전해 도금, 구리, 보텀업 침착, 과충전

Description

마이크로전자장치에서의 구리 전착{COPPER ELECTRODEPOSITION IN MICROELECTRONICS}
본 발명은 마이크로전자장치 제조 분야에서 사용되는 전해성 Cu 금속피복에 사용되는 방법, 조성물 및 첨가제에 관한 것이다.
전해성 Cu 금속피복(electrolytic Cu metallization)은 반도체 집적회로(IC) 장치의 제조 분야 등의 마이크로전자장치 제조 분야에 이용되어 다양한 용도들에서 전기 상호접속을 제공한다. 실장 밀도가 크고 고속 회로 속도를 보유한 컴퓨터 칩과 같은 반도체 IC 장치의 제조 수요는 극초대규모집적회로(ULSI) 및 초대규모집적회로(VLSI) 구조에서 특징 크기의 하향 크기조정을 요구한다. 장치 크기의 소형화 및 회로 밀도의 증가 경향은 상호접속 특징(interconnect feature)의 치수 감소를 필요로 한다. 상호접속 특징은 유전 기판에 형성된 바이어스(vias) 또는 트렌치(trench)와 같은 특징으로서, 이후 금속이 충전되어 전기전도성 상호접속을 산출한다. 상호접속 크기의 추가 감소는 금속 충전의 문제를 드러낸다.
구리는 반도체 기판에서 접속선 및 상호접속을 형성하기 위해 알루미늄 대용으로 도입되었다. 구리는 알루미늄보다 비저항이 낮고, 동일한 저항인 경우 Cu선의 두께는 알루미늄선의 두께보다 얇을 수 있다.
구리의 사용은 IC 제조 공정에 수많은 요구 조건을 도입시켰다. 첫째, 구리는 반도체 접합부(junction)로 확산하는 경향이 있어서, 전기적 성질을 교란시켰다. 이러한 교란을 제거하기 위해, 질화티타늄, 탄탈, 질화탄탈 또는 당업계에 공지된 다른 층들과 같은 장벽층이 구리층의 침착 이전에 유전체에 적용된다. 또한, 구리는 장벽층 위에 비용 효과적이면서 IC 장치 사이에 시그널 전달을 위한 확실한 필수 커버리지 두께를 제공해야 한다. IC의 구조가 계속해서 축소됨에 따라, 이러한 요구 조건을 만족시키는 것이 점차 어려워지는 것으로 판명되었다.
종래 반도체 제조 공정 중 하나는 구리 다마스커스 시스템이다. 구체적으로, 이 시스템은 기판의 유전체 물질에 회로 구조를 에칭하는 것부터 시작한다. 회로 구조는 전술한 트렌치와 바이어스의 조합으로 구성된다. 그 다음, 후속 적용되는 구리 층이 기판 접합부로 확산되지 않도록 유전체 위에 장벽층을 배치한 다음, 후속 전기화학 공정을 위한 전기전도성을 마련하기 위해 구리 시드(seed) 층을 물리적 또는 화학적 증착시킨다. 기판 위에 바이어스와 트렌치에 충전할 구리는 도금(예컨대, 무전해 및 전해 도금), 스퍼터링, 플라즈마 증착(PVD) 및 화학적 증착(CVD)에 의해 침착시킬 수 있다. 전기화학적 침착이 일반적으로 다른 침착 방법보다 더 경제적이고 상호접속 특징을 완전하게 충전(종종 "보텀업 성장(bottom-up growth)"이라 한다)시킬 수 있기 때문에 Cu를 적용하는 최상의 방법인 것으로 인식되고 있다. 구리층이 침착된 후에는, 유전체의 대향면에서부터 과량의 구리를 화학적 기계적 연마에 의해 제거하여 유전체의 에칭된 상호접속 특징에 존재하는 구리만을 남겨둔다. 후속 층은 최종 반도체 패키지에 조립하기 전에 유사한 방식으로 형성시킨다.
구리 도금 방법은 반도체 산업의 엄중한 요구 조건을 만족시켜야 한다. 예를 들어, Cu 침착물은 균일해야 하고 장치의 작은 상호접속 특징, 예컨대 100nm 이하의 개구부(opening)를 완전하게 충전시킬 수 있어야 한다.
높은 종횡비의 특징에 Cu를 침착시키기 위해, 소위 "과충전(superfilling)" 또는 "보텀업 성장"에 의존하는 전해성 Cu 시스템이 개발되었다. 과충전은 공극형성oiding)을 초래할 수 있는 핀치오프(pinching off) 및 시임(seams)을 피하기 위해, 모든 표면에 동일한 속도로 충전되기보다는 보텀업에 의한 특징의 충전을 수반한다. 첨가제로서 억제제 및 가속화제로 이루어진 시스템이 과충전을 위해 개발되었다. 보텀업 성장의 운동량의 결과로서, Cu 침착물은 특징이 없는 평면(field) 영역에서보다 상호접속 특징 영역에서 더 두껍다. 이러한 과성장 영역은 보통 과도금, 마운딩(mounding), 범프(bump) 또는 험프(hump)라고 불린다. 특징의 소형화는 과충전 속도가 빨라질수록 과도금 험프를 더 높게 형성시킨다. 과도금은 Cu 표면을 평평하게 하는 후속 화학적 및 기계적 연마 공정 시에 문제가 된다. 이러한 과성장을 감소시키기 위해 "평준화제(leveler)"라고 불리는 세 번째 유기 첨가제가 흔히 사용된다.
상호접속부를 충전시키기 위해 Cu가 성장해야만 하는 개구부가 100nm 이하 정도인 상호접속부를 보유한 칩 구조가 소형화됨에 따라, 보텀업 속도를 증가시켜야 한다. 즉, Cu는 특징 바닥에서의 성장 속도가 나머지 영역에서의 성장 속도보다 실질적으로 더 커야 하고, 심지어 종래 더 큰 상호접속부의 과충전 시보다 더 커야 한다는 점에서 "더 빠르게" 충전해야 한다.
과충전 및 과도금 문제 외에도, 상호접속 특징을 충전시키기 위해 Cu를 전착시킬 때 마이크로결함(micro-defect)이 일어날 수 있다. 일어날 수 있는 1가지 결함은 특징 안의 내부 공극(void)의 형성이다. Cu가 특징 측벽 및 특징의 상부 유입부에 침착될 때, 특징 측벽 및 유입부에서의 침착은 핀치오프를 형성시킬 수 있어, 특징의 심연(depth)에 접근하지 못하게 하며, 특히 특징이 작고(예컨대, <100nm)(작거나) 종횡비(깊이:너비)가 큰 경우에 보텀업 성장 속도가 충분히 빠르지 않으면 그러하다. 일반적으로, 특징 크기가 더 작거나 종횡비가 더 클수록 핀치오프를 피하기 위해 보텀업 속도는 더 빨라야 한다. 더욱이, 더 작은 크기 또는 더 큰 종횡비의 특징은 바이어스/트렌치의 측벽과 바닥에 더 얇은 시드 커버리지를 형성하는 경향이 있고, 이러한 영역에서 구리 성장이 불충분해져 공극이 생성되기도 한다. 내부 공극은 특징을 통한 전기 접속성을 방해할 수 있다.
마이크로공극은 Cu 도금 후 일어나는 불균등한 Cu 성장 또는 그레인 재결정화로 인해 전해성 Cu 침착 동안이나 침착 후에 형성될 수 있는 또 다른 종류의 결함이다.
다른 관점에서, 반도체 기판의 일부 국소 영역, 흔히 물리적 증착에 의해 Cu 시드 층이 침착되어 있는 영역은 전해성 침착 동안 Cu를 성장시킬 수 없어서, 피트(pit) 또는 금속 유실 결함을 초래한다. 이러한 Cu 공극은 반도체 제조 산물의 수율을 감소시키는 바, "킬러 결함"인 것으로 간주된다. 반도체 기판 자체를 비롯한 이러한 Cu 공극의 형성에 기여하는 기작은 다수가 있다. 특히, Cu 전기도금 화 학은 이러한 결함의 발생 및 개체수에 영향을 미친다.
또 다른 결함은 국소적인 고전류밀도 부위, 국소적인 불순물 부위 등에서 발생되는 분리된 침착 피크인 표면 돌출부이다. 구리 도금 화학은 이러한 돌출 결함의 발생에 영향을 미친다. 결함으로 간주되지는 않지만, Cu 표면 거칠기(roughness) 역시 반도체 웨이퍼 제조에 중요하다. 일반적으로, 밝은 Cu 표면은 도금 용액에 웨이퍼를 유입시키는 동안에 형성되는 소용돌이(swirl) 패턴을 감소시킬 수 있는 바, 바람직하다. Cu 침착물의 거칠기는 거친 표면 지형의 피크와 계곡에 결함을 은폐시킬 수 있는 바, 정밀조사에 의한 결함 검출을 더욱 어렵게 한다. 더욱이, 거칠기가 특징의 핀치오프를 유발할 수 있고, 이로써 특징의 심연으로 접근이 차단되는 바, 미세한 상호접속 구조의 완전한 충전을 위해 Cu의 평탄한 성장이 더욱 중요해지고 있다. 일반적으로 억제제, 가속화제 및 평준화제를 비롯한 Cu 도금 화학이 Cu 침착물의 거칠기에 큰 영향을 미치는 것으로 인식되어 있다.
발명의 개요
본 발명은 전해액에 반도체 집적 회로 기판을 침지시켜, 평평한 도금 표면과 서브마이크론 크기의 상호접속 특징을 보유한 반도체 집적 회로 기판 위에 Cu를 전해 도금하기 위한 전해 도금 조성물에 관한 것이다. 이 조성물은 기판 위와 전기 상호접속 특징 내에 Cu를 전해 침착시키기에 충분한 양의 Cu 이온의 급원 및 질소 함유 종에 결합되고 약 1:9 내지 약 9:1 사이의 PO:EO 비로 존재하는 산화프로필렌(PO) 반복 단위와 산화에틸렌(EO) 반복 단위의 조합을 함유하는 억제제 화합물을 포함하며, 여기서 억제제 화합물의 분자량은 약 1000 내지 약 30,000 사이이다.
다른 관점에서, 본 발명은 전술한 조성물을 이용하여 기판 위에 Cu를 전해 도금하는 방법에 관한 것이다.
또 다른 관점에서, 본 발명은 바닥, 측벽 및 상부 개구부가 있는 서브마이크론 크기의 특징을 포함하는 전기 상호접속 특징을 구비한 반도체 집적 회로 장치 기판 위에 구리 침착물을 전기도금하는 방법으로서, 상기 반도체 집적 회로 장치 기판을, 이 기판 위와 전기 상호접속 특징 안에 Cu를 전해 침착시키기에 충분한 양의 Cu 이온의 급원, 가속화제 및 억제제를 함유하는 전해 도금 조성물에 침지시키는 단계; 및 이 전해 조성물에 전기적 전류를 공급하여, 상기 기판 위에 Cu를 침착시키고, 시판되는 억제제를 이용하는 것을 제외하고는 모든 면에서 동등한 비교용 공정의 비교용 수직 Cu 침착 성장 속도보다 50% 넘게 빠른 특징의 수직 Cu 침착 성장 속도로 특징의 바닥에서부터 특징의 상부 개구부까지 빠른 보텀업 침착에 의해 서브마이크론 크기의 특징을 과충전하는 단계를 포함하는 방법에 관한 것이다.
다른 목적 및 특징은 일부는 이하에서 분명해지고 다른 일부는 이하에서 지적될 것이다.
도 1은 시판되는 억제제 화합물을 함유하는 전해 도금조의 충전 속도(-●-) 대비 본 발명에 따른 억제제 화합물을 함유하는 전해 도금조의 충전 속도(-■-)를 비교한 그래프이다. 본 발명의 억제제 화합물을 함유하는 전해 도금조는 실시예 1에 열거된 도금조 성분을 함유하며, 실시예 7의 방법에 따라 도금했다. 시판되는 억제제 화합물을 함유하는 전해 도금조는 비교예 1에 열거된 도금조 성분을 함유하 며, 실시예 7의 방법에 따라 도금했다.
도 2A 및 도 2B는 실시예 7의 방법에 따라 제조된 과충전된 검사 트렌치를 보여주는 SEM 이미지 사진이다. 도 2A의 트렌치는 본 발명의 억제제 화합물을 포함하는 실시예 1에 열거된 첨가제를 함유하는 전해 도금조를 이용하여 충전시켰다. 도 2B의 트렌치는 시판되는 억제제 화합물을 포함하는 비교예 1에 열거된 첨가제를 함유하는 전해 도금조를 이용하여 충전시켰다.
도 3A 및 도 3B는 실시예 8의 방법에 따라 제조된 과충전된 검사 트렌치를 보여주는 SEM 이미지 사진이다. 도 3A의 트렌치는 본 발명의 억제제 화합물을 포함하는 실시예 5에 열거된 첨가제를 함유하는 전해 도금조를 이용하여 충전시켰다. 도 3B의 트렌치는 시판되는 억제제 화합물을 포함하는 비교예 5에 열거된 첨가제를 함유하는 전해 도금조를 이용하여 충전시켰다.
본 발명에 따르면, Cu가 모든 특징을 완전하고 실질적으로 결함 없이 충전해야 하는 경우에, 불량하게 시딩되거나 실질적으로 시딩되지 않은 상호접속 특징, 복잡한 기하형태의 상호접속 특징 및 직경이 큰 상호접속 특징뿐만 아니라 직경이 작은 특징(약 0.5㎛ 미만), 높은 종횡비(적어도 약 3:1) 또는 낮은 종횡비(약 3:1 미만)의 특징과 같은 문제가 되는 충전성이 있는 반도체 집적 회로 기판을 도금하기에 적합한 조성물이 제공된다.
본 발명의 문제가 되는 충전성이 있는 반도체 집적 회로 기판을 Cu 과충전시키기 위한 조성물은 억제제 화합물과 Cu 이온의 급원을 함유한다. 이 조성물은 또한 전형적으로 평준화제, 가속화제 및 염화물을 함유한다. 전술한 첨가제는 고(high) Cu 금속/저(low) 산 전해 도금조, 저 Cu 금속/고 산 전해 도금조, 및 중간 산/고 Cu 금속 전해 도금조에서 사용되고 있다. 또한, 본 발명의 조성물은 당업계에 공지된 할라이드, 그레인 개량제, 4차 아민, 다황화 화합물 등의 다른 첨가제를 포함할 수도 있다. 본 발명의 억제제, 평준화제 및 가속화제를 함유하는 조성물은 작은 직경/높은 종횡비 특징을 충전시키는데 사용될 수 있다.
본 발명의 Cu 도금 조성물에 바람직한 억제제는 양이온 종에 공유결합된 폴리에테르 기를 함유한다. 양이온성 폴리에테르 억제제는 질소 원자를 함유하는 것이 바람직하다. 질소 원자를 함유하는 양이온 종의 예에는 1차, 2차, 3차 및 4차 아민을 포함한다. "양이온성"이란 폴리에테르 억제제가 용액 중에서 양하전을 함유하거나 함유할 수 있다는 것을 의미한다. 1차, 2차 및 3차 아민은 약염기성이고 산을 함유하는 용액에 첨가될 때 양성자화되어 양하전을 띤다. 4차 아민은 4개의 질소 치환기를 함유하며 4차화된 질소는 용액 pH에 관계없이 양하전을 보유한다. 1차, 2차, 3차 및 4차 아민은 치환 또는 비치환 알킬 아민, 치환 또는 비치환 사이클로알킬 아민, 치환 또는 비치환 방향족 아민, 치환 또는 비치환 헤테로아릴 아민, 치환 또는 비치환 알킬에테르 아민 및 치환 또는 비치환 방향족 알킬 아민일 수 있다.
폴리에테르 기가 양이온성 종에 공유결합되어 있는 억제제는 아민 작용기 하나 이상, 바람직하게는 아민 작용기 2개 내지 5개 사이를 함유하는 것이 바람직하다. 따라서, 양이온성 종은 아민, 디아민, 트리아민, 테트라아민, 펜타아민 또는 심지어 그 이상의 아민일 수 있다. 알킬아민의 알킬 기는 치환 또는 비치환 알킬, 바람직하게는 탄소가 1 내지 8개 사이이고 분지형이거나 직쇄형일 수 있는 짧은 탄화수소 사슬일 수 있다. 알킬아민의 예에는 메틸아민, 에틸아민, 프로필아민, n-부틸아민, 이소부틸아민, t-부틸아민, 에틸렌디아민, 디에틸렌트리아민, 1,3-디아미노프로판, 1,4-디아미노부탄, 2-부텐-1,4-디아민 등을 포함할 수 있다. 사이클로알킬 아민의 사이클로알킬 기는 5원 또는 6원 탄소 고리를 포함하는 것이 전형적이지만, 이중고리, 삼중고리 및 그 이상의 다중고리 알킬 아민도 이용할 수 있다. 사이클로알킬 아민의 예에는 치환 또는 비치환 사이클로펜틸아민, 사이클로헥실아민, 사이클로펜틸아민, 사이클로펜틸디아민, 사이클로헥실아민, 사이클로펜틸아민, 사이클로알킬트리아민 및 그 이상의 사이클로알킬 아민이 있다. 알킬에테르 아민에는 에테르 부가 전형적으로 탄소 1 내지 8개 사이인 짧은 탄화수소 사슬에 의해 한정된 것, 예컨대 디에틸렌 글리콜 디아민 및 트리에틸렌 글리콜 디아민이 있다.
폴리에테르는 에폭사이드 단량체의 중합에 의해 형성될 수 있는 반복 단위의 사슬을 포함한다. 바람직한 양태에 따르면, 에폭사이드 단량체는 산화에틸렌 단량체, 산화프로필렌 단량체 및 이의 조합 중에서 선택될 수 있다. 폴리에테르는 산화에틸렌 단량체와 산화프로필렌 단량체 양자의 중합에 의해 형성된 반복 단위 사슬을 함유하는 것이 바람직하다. 따라서, 폴리에테르 중에 존재하는 산화에틸렌(EO) 반복 단위와 산화프로필렌(PO) 반복 단위의 비는 약 1:9 내지 약 9:1 범위일 수 있다. 일 구체예에 따르면, 이 비는 약 2:3 내지 약 3:2 사이, 예컨대 약 1:1 이다. 일 구체예에 따르면, 폴리에테르는 약 1 내지 약 30개의 EO 반복 단위와 약 30 내지 약 1개의 PO 반복 단위, 예컨대 약 7 내지 약 15개의 EO 반복 단위와 약 15 내지 약 7개의 PO 반복 단위를 함유한다. 현재 바람직한 구체예에 따르면, 폴리에테르는 예컨대 약 11개의 EO 반복 단위와 약 13개의 PO 반복 단위를 함유한다. 다른 바람직한 구체예에 따르면, 폴리에테르는 약 7개 또는 8개의 EO 반복 단위와 약 9개의 PO 반복 단위를 함유한다. 따라서, 폴리에테르의 분자량은 약 100g/mol 정도의 낮은 분자량에서부터 약 3600g/mol 정도의 높은 분자량 범위, 바람직하게는 약 1000g/mol 내지 약 1800g/mol 범위, 일 구체예에 따르면 약 1200g/mol 내지 약 1400g/mol 범위일 수 있다.
폴리에테르는 EO 반복 단위와 PO 반복 단위를 랜덤, 교대 또는 블록 배열로 함유하는 것이 바람직하다. 랜덤 배열인 경우, EO 반복 단위와 PO 반복 단위는 폴리에테르 사슬을 따라 뚜렷한 직선 패턴이 없다. 교대 배열인 경우, EO 반복 단위와 PO 반복 단위는 약간의 일정한 패턴, 예컨대 EO-PO, PO-EO 및 다른 교대 패턴의 반복 단위와 같은 패턴에 따라 교대로 배열된다. 공중합체는 블록 배열로 배열될 수 있다. 블록 배열인 경우, 폴리에테르 사슬의 선형부는 PO 반복 단위의 블록에 결합된 EO 반복 단위의 블록을 함유한다. 폴리에테르 사슬은 디블록을 함유할 수 있다. 즉, 이 사슬은 EO 반복 단위의 제1 블록이 PO 반복 단위의 제2 블록에 결합된 것을 포함할 수 있다. 또는, 이 사슬은 PO 반복 단위의 제1 블록이 EO 반복 단위의 제2 블록에 결합된 것을 포함할 수 있다. 더욱 복잡한 블록 배열인 경우에, 폴리에테르 사슬은 트리블록(EO 블록 - PO 블록 - EO 블록 또는 PO 블록 - EO 블록 - PO 블록), 테트라블록, 펜타블록 또는 그 이상의 블록 배열을 포함할 수 있다. PO 블록 - EO 블록 - PO 트리블록 배열이 전해액에서 폴리에테르 억제제의 기포 형성을 감소시키는데 효과적이라는 것을 발견했다. 블록 배열의 일 구체예에 따르면, 반복 단위의 각 블록은 약 1 내지 약 30개의 반복 단위, 더욱 바람직하게는 약 7개 내지 약 15개의 반복 단위를 함유한다. PO 블록 - EO 블록 - PO 블록의 트리블록 배열을 수반하는 바람직한 구체예에 따르면, 양이온성 종에 결합된 제1 PO 블록은 약 7개 내지 약 15개 PO 반복 단위를, PO 블록에 결합된 제2 EO 블록은 약 7개 내지 약 15개의 반복 단위를, 제2 EO 블록에 결합된 제3 PO 블록은 약 1 내지 약 5개 반복 단위를 함유하는 것이 좋다.
경우에 따라, PO/EO 폴리에테르는 치환 또는 비치환 알킬기, 아릴기, 아르알킬 또는 헤테로아릴기로 캡핑되기도 한다. 제조 용이성과 저렴한 경비면에서 바람직한 캡핑 부는 메틸기이다.
양이온성 종에 공유결합된 폴리에테르 기를 함유하는 억제제 화합물은 산성 용액에서 양하전과 반복 단위, EO 및 PO를 함유한다. 양하전, EO 반복 단위 및 PO 반복 단위의 분리된 작용기가는 본 발명의 Cu 도금 조성물의 억제제로서 폴리에테르의 기능에 영향을 미치고, 이로써 그 기능을 증강시키는 다른 이화학적 성질에 기여하는 것으로 생각된다.
특정 이론에 한정시키려는 것은 아니지만, 양이온성 종의 양하전은 상호접속 특징에 침착된 Cu에 대한 억제제 화합물의 인력을 증강시키는 바, 전해 도금 조작 동안에 음극으로서 작용한다. PO 반복 단위는 본 발명의 억제제에 존재하는 활성 반복 단위인 것으로 생각된다. 즉, PO 반복 단위는 억제제 작용기가를 보유하고 CU 침착물의 품질에 영향을 미친다. 특정 이론에 제한하려는 것은 아니지만, 비교적 소수성인 PO 반복 단위는 Cu 시드 층 및 전해 침착된 Cu 위에서 편광 필름을 형성하는 것으로 생각된다.
Cu 시드 층은 전형적으로 CVD, PVD 및 다른 당업계에 공지된 방법에 의해 상호접속 특징의 장벽층 위에 침착된다. Cu 시드 층은 전해 도금 조작 동안 상호접속부를 과충전시키는 Cu의 추가 환원을 위한 음극으로서 작용한다. Cu 시드 층은 얇은 층, 즉 약 700옹스트롬 미만의 두께일 수 있다. 또는, Cu 시드 층은 두꺼운 층, 즉 약 700 내지 약 1500옹스트롬 사이의 두께일 수 있다. 하지만, 특징의 바닥이나 측벽에서의 구리 두께는 PVD 공정의 불균일한 침착 속도로 인해 특징 상부 및 패턴이 없는 영역에서의 두께보다 일반적으로 훨씬 얇다. 일부 극한 환경에서, 바닥이나 측벽에서의 구리 커버리지는 시드가 불연속적일 정도로 얇을 수 있다. 따라서, 일부 경우에는 기판이 두께가 약 700옹스트롬 미만인 Cu 시드를 표면 위에 보유하는 표면부를 함유하기도 하고, 다른 일부 경우에는 시드는 불연속적이기도 하다. 다른 경우에는 특징 상부 위의 시드 커버리지가 다른 특징 영역에서보다 더 두껍기도 하고, 이는 종종 "시드 오버행"으로 불린다. 일반적으로, 시드 커버리지의 균일성은 특징 크기의 축소 및 종횡비 증가에 따라 유의적으로 저하된다. 본 발명은 얇은 시드 층 또는 오버행 시드 층을 보유하여 양호하게 작동하고 종래 기술보다 우수한 것으로 관찰되었다.
다소 소수성인 PO 반복 단위가 질소 함유 양이온성 종에 공유결합되어 있는 억제제 화합물은 Cu 시드 층 위에 억제성 필름을 형성시킬 수 있다. 얇은 구리 시드 커버리지의 경우에, 이러한 극성 유기 필름은 전류가 상호접속 특징 전체에, 즉 바이어스 또는 트렌치의 바닥과 측벽에 더욱 고르게 분포되게 한다. 고른 전류 분포는 측벽 성장에 비해 보텀업 성장을 더 빠르게 촉진시키는 것으로 생각되며, 바닥과 측벽 공극형성을 감소시키거나 없앨 수 있다. 이러한 강한 억제성 억제제는 또한 상호접속 특징의 상부에 있는 시드 오버행 영역에서의 구리 성장을 억제하여 초기 핀치 오프로부터 내부 공극 형성을 감소시키는 것이 바람직하다. 폴리에테르 기가 본 발명의 양이온성 종에 공유결합되어 있는 억제제 화합물은 얇거나 두꺼운 Cu 시드 층 위에서의 Cu 침착을 억제하는데 효과적인 것으로 발견되었다. 비교적 소수성인 PO 반복 단위로만 구성된 폴리에테르는 적당한 억제제로서 작용하는데 필수적인 용해성이 부족하다. 즉, PO는 우수한 억제제이지만 PO 반복 단위로만 구성된 중합체는 편광 필름을 형성하기에 충분한 고농도로 Cu 시드 층 위에 흡착할 수 있을 정도로 Cu 도금 용액에 충분히 용해될 수 없다. 따라서, 이러한 폴리에테르 기는 친수성과 이에 따른 용해성을 증가시키기 위해 추가로 EO 반복 단위를 함유한다.
양이온성 종이 질소 원자를 함유하는 구체예에서, 질소 원자는 PO/EO 폴리에테르 1개, 2개 또는 3개에 공유결합될 수 있다. 질소 원자는 2개의 PO/EO 폴리에테르에 공유결합되는 것이 바람직하다. 양이온성 종이 1차, 2차 또는 3차 아민인 구체예에서, 질소 원자는 알킬화되어 질소 원자를 4차화하여 양하전을 띠게 할 수 있다. 알킬 기는 탄소가 1 내지 8개인 단쇄 탄화수소 라디칼, 예컨대 메틸, 에틸, n-프로필, 이소프로필 등인 것이 바람직하다. 알킬 기는 메틸 기인 것이 바람직하다. 따라서, 질소 원자는 양하전을 띤 4차 아민을 형성할 수 있고, 이 때 억제제는 예컨대 메틸화된 알킬아민에 공유 결합된 2개의 PO/EO 폴리에테르를 함유하는 것이다.
양이온성 종이 질소 원자를 함유하는 구체예에서, 양이온성 종은 다음과 같은 화학식 (1), (2), (3) 또는 (4) 중에서 임의의 화학식을 갖는 것일 수 있다:
(1)
Figure 112007042520835-PCT00001
(2)
Figure 112007042520835-PCT00002
(3)
Figure 112007042520835-PCT00003
(4)
Figure 112007042520835-PCT00004
여기서, R1은 치환 또는 비치환된 알킬 기, 바람직하게는 탄소 1 내지 8개 사이의 직쇄 또는 분지쇄 알킬 기이고, 바람직하게는 R1은 폴리에테르기가 공유결합되어 있는 다른 아미노기에 의해 치환되는 것이며, 여기서 폴리에테르 기는 EO 반복 단위, PO 반복 단위 또는 이의 조합이 랜덤, 교대 또는 블록 배열로 배열된 것이며,
R2는 수소 및 알킬 기로 이루어진 그룹 중에서 선택되는 것이며, R2는 알킬 기인 경우에, 메틸 기인 것이 바람직하고,
R3은 바람직하게는 EO 반복 단위, PO 반복 단위 또는 이의 조합이 랜덤, 교대 또는 블록 배열로 배열되어 있는 폴리에테르 기이고,
R4는 수소, 치환 또는 비치환 알킬 기, 아릴 기, 아르알킬 또는 헤테로아릴 기로 이루어진 그룹 중에서 선택되는 것이다.
본 발명의 억제제 화합물은 분자량이 약 1000 내지 약 30,000 사이인 것이다. 폴리에테르가 질소 원자에 공유 결합되어 있는 양이온성 종에 공유 결합된 폴리에테르 기를 함유하는 억제제 화합물의 예는 이하 (5) 내지 (9)의 화학식을 나타내는 것이다.
화학식 (5)는 다음과 같은 화학식으로 표시되는 에틸렌디아민의 PO/EO 블록 공중합체이다:
화학식 (5)
Figure 112007042520835-PCT00005
여기서 n은 1 내지 약 30 사이일 수 있고, m은 1 내지 약 30 사이일 수 있다. 따라서, 화학식 (5)로 표시되는 억제제 화합물은 4개의 PO/EO 블록 공중합체에서 총 PO 반복 단위 약 4개 내지 약 120개와 총 EO 반복 단위 약 4개 내지 약 120개를 함유한다. 단일 PO/EO 블록 공중합체에서 PO(소수성 단위) 블록의 분자량은 약 50g/mol 내지 약 1800g/mol 사이일 수 있고, 단일 PO/EO 블록 공중합체에서 EO(친수성 단위) 블록의 분자량은 약 40g/mol 내지 약 1400g/mol 사이일 수 있다. 단일 PO/EO 공중합체의 분자량은 약 100g/mol 내지 약 3600g/mol 사이일 수 있다. 화학식 (5)로 표시되는 억제제 화합물의 예는 상표명 Tetronic® 704로서 BASF 코포레이션(미국 뉴저지 마운틴 올리브 소재)에서 입수할 수 있는 것이다. 이러한 억제제 화합물은 PO/EO 블록 공중합체당 약 13개의 PO 반복 단위를 함유하여 총 4개의 PO/EO 블록 공중합체에 총 약 52개 PO 반복 단위를 함유하고, PO/EO 블록 공중합체당 약 11개의 EO 반복 단위를 함유하여 총 4개의 PO/EO 블록 공중합체에 총 약 44개의 EO 반복 단위를 함유한다. 따라서, Tetronic® 704의 총 MW는 약 5000g/mol 내지 약 5500g/mol 사이이다. 화학식 (5)로 표시되는 또 다른 블록 공중합체의 예는 상표명 Tetronic® 504로서 BASF 코포레이션(미국 뉴저지 마운틴 올리브 소재)에서 입수할 수 있는 것이다. 이러한 억제제 화합물은 PO/EO 블록 공중합체당 약 9개의 PO 반복 단위를 함유하여 총 4개의 PO/EO 블록 공중합체에 총 약 36개 PO 반복 단위를 함유하고, PO/EO 블록 공중합체당 약 7.5개의 EO 반복 단위를 함유하여 총 4개의 PO/EO 블록 공중합체에 총 약 30개의 EO 반복 단위를 함유한다. 따라서, Tetronic® 504의 총 MW는 약 3200g/mol 내지 약 3600g/mol 사이이다. 도금조 조성물은 화학식 (5)의 블록 공중합체의 혼합물을 함유할 수 있다.
화학식 (6)은 다음과 같은 화학식으로 표시되는 에틸렌디아민의 N-메틸화된 PO/EO 블록 공중합체이다:
화학식 (6)
Figure 112007042520835-PCT00006
여기서, n은 1 내지 약 30 사이일 수 있고, m은 1 내지 약 30 사이일 수 있다. 화학식 (6)으로 표시되는 억제제 화합물의 급원은 N-메틸화된 Tetronic® 504 또는 N-메틸화된 Tetronic® 704이다.
화학식 (7)은 하기 화학식으로 표시되는 에틸렌디아민의 메틸 캡핑된 PO/EO 블록 공중합체이다:
화학식 (7)
Figure 112007042520835-PCT00007
여기서, n은 1 내지 약 30 사이일 수 있고, m은 1 내지 약 30 사이일 수 있다. 화학식 (7)로 표시되는 억제제 화합물의 급원은 메틸 캡핑된 Tetronic® 504 또는 메틸 캡핑된 Tetronic® 704이다. 다양한 대안으로서, 말단 산소 원자 중 하나는 메틸 기에 결합되고 나머지 3개의 말단 산소 원자는 수소 원자에 결합될 수 있다; 또는 말단 산소 원자 중 2개는 메틸 기에 결합되고 말단 산소 원자 중 2개는 수소 원자에 결합될 수 있다; 또는 말단 산소 원자 3개는 메틸 기에 결합되고 말단 산소 원자 1개는 수소 원자에 결합될 수 있다; 또는 모든 말단 산소 원자는 메틸 기에 결합될 수 있다.
또 다른 대안예에 따르면, 블록 공중합체는 구름점이 구리 용액과 상용성일 정도인 이상 전술한 바와 같이 메틸화 및 캡핑된다.
화학식 (8)은 다음과 같은 화학식으로 표시되는 에틸렌디아민의 PO/EO/PO 트리블록 공중합체이다:
화학식 (8)
Figure 112007042520835-PCT00008
여기서, n은 1 내지 약 30 사이일 수 있고, m은 1 내지 약 30 사이일 수 있으며, o는 약 1 내지 약 5 사이일 수 있고, 또는 구름점이 구리 용액과 상용할 수 있을 정도인 것이다. o는 1 또는 2인 것이 바람직하다. 화학식 (8)로 표시되는 억제제 화합물의 급원은 PO-캡핑된 Tetronic® 504 또는 PO-캡핑된 Tetronic® 704이다.
화학식 (9)는 하기 화학식으로 표시되는 트리에틸렌 글리콜 디아민의 PO/EO 블록 공중합체이다:
화학식 (9)
Figure 112007042520835-PCT00009
여기서, n은 1 내지 약 30 사이일 수 있고, m은 1 내지 약 30 사이일 수 있다. PO/EO 블록 공중합체가 공유 결합될 수 있는 트리에틸렌 글리콜 디아민은 상표명 Jeffamine XTJ-504로서 헌츠맨 LLC(미국 유타주 솔트레이크 시티 소재)에서 입수할 수 있는 것이다. 화학식 (9)로 표시되는 억제제 화합물의 PO/EO 블록 공중합체의 구조는 Tetronic® 504 또는 Tetronic® 704에서의 PO/EO 블록 공중합체와 실질적으로 동일할 수 있다. 따라서, 화학식 (9)로 표시되는 억제제 화합물의 MW는 약 5200g/mol 내지 약 5800g/mol 사이일 수 있다.
전술한 억제제 화합물이 도금조에 존재할 수 있는 농도는 약 10mg/L 내지 약 1000mg/L 사이, 바람직하게는 약 50mg/L 내지 약 200mg/L 사이일 수 있다. 이러한 농도 범위로 약 양이온성 폴리에테르 억제제를 Cu 도금 조성물에 첨가하면 집적 회로 장치의 복잡한 특징을 충전시키기에 충분할 뿐만 아니라, 조기 핀치오프, 바닥 공극형성 또는 측벽 공극형성을 감소시킬 수 있는 장점이 있다.
또한, 본 발명의 조성물은 높은 종횡비 특징에 Cu의 과충전을 실질적으로 방해함이 없이 평준화 효과를 향상시키는 평준화제를 함유하는 것이 바람직하다. 이러한 바람직한 평준화제의 일 예는 본원에 전문이 분명하게 참고 인용되는 미국 특허공개번호 2005/0045488(2004.10.12 출원)에 개시되어 있다. 이러한 평준화제는 과충전을 실질적으로 방해하지 않는 바, Cu 도금조는 수직 방향으로의 성장 속도가 수평 방향으로의 성장 속도를 실질적으로 초과하고, 심지어 종래 직경이 더 큰 상호접속부의 과충전에서에서보다더 훨씬 큰 수직 방향으로의 성장 속도를 제공하는 가속화제 및 억제제 첨가제 혼합물과 함께 배합될 수 있다. 이러한 바람직한 평준화제의 일 예는 상표명 ViaForm L700으로서 엔쏜 인크.에서 입수할 수 있는 4-비닐 피리딘과 메틸 설페이트의 반응 산물이다. 이러한 평준화제는 예컨대 약 0.1mg/L 내지 약 25mg/L 사이의 농도로 첨가된다.
가속화제는, 본 출원인이 현재 선호하는 시스템에 따르면, 미국 특허 6,776,893(전문이 본원에 분명하게 참고인용된다)에 개시된 바와 같은 도금조 용해성 유기 이가 황 화합물이다. 바람직한 일 구체예에 따르면, 가속화제는 하기 화학식 (10)에 대응하는 것이다:
화학식 (10)
R1-(S)nRXO3M
여기서, M은 수소, 원자가를 충족시키는데 필요한 알칼리 금속 또는 암모늄이고;
X는 S 또는 P이며;
R은 탄소원자가 1 내지 8개인 알킬렌 또는 사이클릭 알킬렌 기, 방향족 탄화수소 또는 탄소원자가 6 내지 12개인 방향족 탄화수소 또는 지방족성 방향족 탄화수소이고;
n은 1 내지 6이고;
R1은 MO3XR이다(여기서, M, X 및 R은 앞에서 정의한 바와 같다).
특히 바람직한 가속화제는 하기 화학식 (11)에 따른 1-프로판설폰산, 3,3'-디티오비스, 이나트륨 염이다:
화학식 (11)
Figure 112007042520835-PCT00010
이러한 가속화제는 전형적으로 약 0.5 내지 약 1000mg/L 사이의 농도, 더 전형적으로 약 2 내지 약 50mg/L 사이, 예컨대 약 5 내지 30mg/L 사이의 농도로 첨가한다. 본 발명의 유의적인 관점은 가속화제를 더 많은 농도로 사용할 수 있게 하고, 많은 용도들에서 실제로 종래 방법에서보다 더 많은 농도의 가속화제가 사용되어야 한다는 점이다. 이것은 이하 실시예 7에서 입증된 과충전 속도를 증가시킬 수 있게 한다.
경우에 따라, 본원에 전문이 분명하게 참고인용된 미국 특허 공개번호 2003/0168343에 개시된 바와 같은 염화벤질과 하이드록에틸 폴리에틸렌이민의 반응 산물과 같은 종류의 추가 평준화 화합물이 도금조에 첨가될 수 있다. Cu 전해 도금조의 성분은 도금되는 기판 및 원하는 Cu 침착물의 종류에 따라 다양하게 달라질 수 있다. 전해조는 산 도금조와 알칼리 도금조를 포함한다. 다양한 Cu 전해 도금조는 서적[Modern Electroplating, edited by F.A.Lowenheim, John Reily & Sons, Inc. 1974, pages 183-203]에 기술되어 있다. Cu 전해 도금조의 예에는 Cu 플루오로보레이트, Cu 파이로포스페이트, Cu 시아나이드, Cu 포스포네이트 및 다른 Cu 금속 복합체, 예컨대 메탄 설폰산이 있다. 가장 전형적인 Cu 전해 도금조는 산 용액에 황산Cu를 함유하는 것이다.
Cu 및 산의 농도는 다양한 범위 중에서 변동될 수 있다: 예컨대 Cu 약 4 내지 약 70g/L 사이, 산 약 2 내지 약 225g/L 사이. 이와 관련하여, 본 발명의 화합물은 모든 산/Cu 농도 범, 예컨대 고 산/저 Cu 시스템, 저 산/고 Cu 시스템, 및 중간 산/고 Cu 시스템 등에서 사용하기에 적합하다. 고 산/저 Cu 시스템의 경우, Cu 이온 농도는 약 4g/L 내지 약 30g/L 사이이고, 산 농도는 황산 약 100g/L 초과 내지 약 225g/L 이하일 수 있다. 고 산/저 Cu 시스템의 일 예에 따르면, Cu 이온 농도는 약 17g/L이고, H2SO4 농도는 약 180g/L이다. 저 산/고 Cu 시스템에 따르면, Cu 이온 농도는 약 30g/L 초과, 40g/L 초과 내지 약 60g/L 이하의 Cu일 수 있다(Cu 50g/L는 CuSO4·5H2O 황산구리 오수화물 200g/L에 해당한다 ). 이러한 시스템에서의 산 농도는 50g/L 미만, 40g/L 미만 및 심지어 30g/L 미만의 H2SO4 내지 약 2g/L 이상이다. 저 산/고 Cu 시스템의 일 예에 따르면, Cu 농도는 약 40g/L이고 H2SO4 농도는 약 10g/L이다. 중간 산/고 Cu 시스템에 따르면, Cu 이온 농도는 약 30g/L 내지 약 60g/L 사이일 수 있고, 산 농도는 황산 약 50g/L 초과 내지 약 100g/L 이하 함량일 수 있다. 중간 산/고 Cu 시스템에 따르면, Cu 이온 농도는 약 50g/L이고, 황산 농도는 약 80g/L이다.
또한, 염화물 이온이 도금조에 200mg/L 이하, 바람직하게는 약 10 내지 90mg/L 사이의 수준으로 사용될 수 있다. 이러한 농도 범위의 염화물 이온은 다른 도금조 첨가제의 기능을 향상시키기 위해 첨가한다. 이러한 첨가제 시스템은 가속화제, 억제제 및 평준화제를 포함한다.
Cu 도금된 금속에 바람직한 표면 마무리를 하기 위해 전형적으로 다양한 첨가제가 도금조에 사용될 수 있다. 각 첨가제가 바람직한 기능을 제공하면서 1종이 넘는 첨가제가 사용되는 것이 일반적이다. 상호접속 특징의 보텀업 충전의 개시뿐만 아니라 금속 도금된 물리적(예, 휘도), 구조적 및 전기적 성질(예, 전기전도성 및 신뢰성) 향상을 위해, 보통 2종 이상의 첨가제가 사용된다. 특별한 첨가제(보통 유기 첨가제)가 그레인 개량, 수지상 성장 억제 및 피복력 및 균일전착력 개선을 위해 사용된다. 전해 도금에 사용되는 전형적인 첨가제는 앞에서 인용한 "Modern Electroplating"을 비롯한 많은 관련 문헌에 논의되어 있다. 특히 바람직한 첨가제 시스템은 방향족 또는 지방족 4차 아민, 폴리설파이드 화합물 및 폴리에테르의 혼합물을 이용한다. 다른 첨가제로는 셀레늄, 텔루륨 및 황 화합물과 같은 종류가 있다.
반도체 기판을 도금하는 도금 장치는 공지되어 있고, 예컨대 미국 특허 6,024,856(Haydu et al.)에 기술되어 있다. 도금 장치는 Cu 전해액을 수용하고 이러한 전해성 도금 용액에 불활성인 플라스틱이나 다른 소재와 같은 적당한 물질로 제조된 전해성 도금 탱크를 구비한다. 이러한 탱크는 특히 웨이퍼 도금 시에는 원기둥형일 수 있다. 음극은 탱크의 상위부에 수평배치되고 트렌치 및 바이어스와 같은 개구부를 보유하는 실리콘 웨이퍼와 같은 임의의 종류의 기판일 수 있다. 웨이퍼 기판은 보통 가장 먼저 Cu 확산을 억제하기 위한 질화티타늄, 탄탈, 질화탄탈 또는 루테늄일 수 있는 장벽층으로 코팅된 다음, Cu 과충전 도금을 개시하기 위한 Cu 또는 다른 금속의 시드 층으로 코팅된다. Cu 시드 층은 화학적 증착(CVD), 물리적 증착(PVD) 등에 의해 적용될 수 있다. 양극 역시 웨이퍼 도금 시에는 원형인 것이 바람직하고, 탱크의 하위부에 수평 배치하여 양극과 음극 사이에 공간을 형성시킨다. 양극은 일반적으로 구리 금속과 같은 용해성 양극이다.
도금조 첨가제는 각종 기구 제조업체에서 개발한 막 기술에도 유용하다. 이러한 시스템에서, 양극은 막에 의해 유기 도금조 첨가제와 분리될 수 있다. 양극과 유기 도금조 첨가제의 분리 목적은 양극 표면 위에서 일어나는 유기 도금조 첨가제의 산화를 최소화하는 것이다.
음극 기판과 양극은 배선에 의해, 각각 정류기(전력 공급원)에 전기적으로 접속된다. 직류 또는 펄스류용 음극 기판은 용액 중의 Cu 이온이 음극 기판에서 환원되어 음극 표면 위에 도금된 Cu 금속을 형성하도록 순 음전하를 띠고 있다. 산화 반응은 양극에서 일어난다. 음극과 양극은 탱크 내에 수평 또는 수직 배치될 수 있다.
전해 도금 시스템의 작동 중에, Cu 금속은 정류기에 전류가 통할 때 음극 기판의 표면 위에 도금된다. 펄스류, 직류, 주기적 역전류, 또는 다른 적당한 전류가 이용될 수 있다. 전해액의 온도는 가열기/냉각기에 의해 유지될 수 있고, 여기서 전해액은 수용 탱크에서 배출되어 가열기/냉각기를 통해 통과한 다음 수용 탱크로 재순환된다.
얇은 구리 시드 커버리지의 경우에, 적은 전류는 상호접속 특징의 하위부로 전달되어, 바닥 또는 측벽 공극을 유도하고 저속의 보텀업 성장을 유도할 수 있다. 시드 오버행을 보유한 특징인 경우에, 전해 구리 성장은 보텀업 성장이 표면에 도달하기 전에 특징 상부에 조기 핀치오프를 일으킬 수 있다. 종래의 억제제는 내부 공극의 형성을 유도하는 Cu 전해 침착에 의하여, 상호접속 특징의 핀치오프를 방지하기에 충분할 정도로 보텀업 과충전을 빠르게 촉진하기 위한 상호접속 특징의 바닥으로 충분한 전류를 분포시킬 수 없으며, 특히 특징에 얇은 Cu 시드 층이 시딩된 경우에 그러하다. 또한, 종래의 억제제는 조기 핀치오프를 방지하기 위해 시드 오버행 영역에서의 구리 성장을 억제하기에 충분히 강한 억제성을 갖고 있지 않을 수 있다. 특정 이론에 국한시키려는 아니지만, 본 발명의 억제제 화합물은 내부 공극의 형성을 억제하고, Cu 시드 층 위에 편광 필름을 형성시켜 보텀업 과충전 침착 속도를 본 발명의 억제제 화합물을 함유하지 않는 전형적인 전해 도금 용액에 비해 최고 2배까지 향상시키는 작용을 하는 것으로 생각된다. 또한, 본 발명의 억제제 화합물은 대부분의 종래 억제제보다 더욱 강한 억제성(더 큰 편광성)을 보유하여, 전류가 상호접속 특징의 바닥 및 측벽에 침착된 Cu 시드 층 위로 더욱 균일하게 분포되게 하여 바닥 및 측벽 공극을 감소 또는 제거시킨다. 균일한 전류 분포는 특징의 측면 및 상부에서의 침착이 침착물의 핀치오프 및 내부 공극의 형성을 유발하지 않을 정도로 빠르게 보텀업 과충전이 일어나도록 특징의 바닥에서의 Cu 성장을 다른 영역에서의 침착에 비해 증가시킨다. 본 발명의 억제제 화합물은 얇거나 또는 오버행형 Cu 시드 층에 비해 빠른 보텀업 과충전을 유도하는데 효과적이다. 예를 들어, 억제제 화합물은 두께가 약 1옹스트롬 내지 약 100옹스트롬 사이인 상호접속 특징의 바닥 및 측벽 위의 얇은 Cu 시드 층이 시딩된 상호접속 특징을 과충전시키는데 효과적인 것으로 밝혀졌다.
본 발명의 억제제 화합물을 전해성 Cu 도금 용액에 첨가하는 것의 장점은 이 화합물을 함유하지 않는 도금조에서 형성된 침착물에 비해 내부 공극의 발생이 감소된다는 점이다. 내부 공극은 특징 측벽과 특징 상부 유입부에 침착하는 Cu로부터 형성되어 핀치오프를 유발하고, 이에 따라 특징 심연으로의 접근을 차단한다. 이러한 결함은 특히 특징이 작고(예컨대, <100nm) 및/또는 종횡비가 높은 경우, 예컨대 >4:1인 경우에 관찰된다. 특징에 남은 공극은 구리 상호접속의 전기 전도성을 방해할 수 있다. 본 발명의 억제제 화합물은 전술한 빠른 과충전 기작과 강한 억제성으로 인해 내부 공극의 발생을 감소시키는 것으로 보인다.
공정의 선택적인 특징은, 도금 시스템이 소정의 작동 변수(조건)이 충족되었을 때 시스템으로부터 전해액 일부를 제거함으로써 미국 특허 6,024,856에 기술된 바와 같이 조절되어야 하고, 이 제거와 동시에 또는 제거 후에 새로운 전해액이 거의 동일한 양으로 시스템에 첨가된다는 점이다. 새로운 전해액은 전해 도금조 및 시스템을 유지하는데 필요한 모든 물질을 함유하는 단일 액체인 것이 바람직하다. 첨가/제거 시스템은 일정한 도금성과 같이 도금 효과가 향상된 정상 상태의 일정한 도금 시스템을 유지한다. 이러한 시스템과 방법에 따르면, 도금조는 조의 성분이 거의 정상 상태 값이 경우에 정상 상태에 도달한다.
전해 조건, 예컨대 전류 농도, 인가 전압, 전류 밀도 및 전해액 온도는 종래 전해성 Cu 도금 방법에서와 거의 동일하다. 예를 들어, 조의 온도는 전형적으로 약 20 내지 27℃와 같은 실온 부근이지만, 약 40℃ 이하 또는 그 이상의 승온일 수 있다. 전류 밀도는 전형적으로 약 100mA/㎠ 이하, 전형적으로 약 2mA/㎠ 내지 약 60mA/㎠ 범위이다. 양극 대 음극 비는 약 1:1로 사용하는 것이 바람직하지만, 약 1:4 내지 4:1 범위에서 변동될 수도 있다. 또한, 공정은 전해 도금 탱크의 혼합을 이용하며, 이 혼합은 교반에 의해 또는 바람직하게는 탱크를 통해 재순환 전해액의 순환류를 통과시켜 공급할 수 있다. 전해 도금 탱크를 통해 순환류는 탱크에 전해액의 전형적인 체류 시간이 약 1분 미만, 더욱 전형적으로 30초 미만, 예컨대 10 내지 20초가 되게 한다.
이하 실시예는 본 발명의 실행을 더욱 상세히 예시한 것이다.
실시예 1. 본 발명의 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 높은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 저 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
ViaForm® 가속화제 9ml/L
양이온 억제제(화학식 (5)에 대응하는 MW 5500g/mol인 에틸렌디아민의 PO/EO 블록 공중합체) 200mg/L.
도금조(1L)는 다음과 같이 준비했다. CuSO4·5H2O (160g)를 탈이온수에 완전하게 용해시켰다. 농황산(10g)을 첨가한 뒤, 용액 중에 50mg의 염화물 이온을 생성하기에 충분한 염산 용액을 첨가했다. 총 부피가 1리터가 되도록 탈이온수를 첨가했다. 추가로 ViaForm 가속화제(9ml)와 화학식 (5)에 대응하는 MW 5500g/mol인 에틸렌디아민의 PO/EO 블록 공중합체를 첨가하여 최종 도금조를 준비했다.
비교예 1. 비교용 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
다음과 같은 성분을 함유하는 비교용의 저 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
ViaForm® 가속화제 9ml/L
다음과 같은 화학식으로 표시되는 시판용 억제제 200mg/L:
Figure 112007042520835-PCT00011
이 식에서, e+f+g의 총합은 21이고 h+i+j의 총합은 27이며 상표명 ViaForm으로 엔쏜 인크. 사 제품이다.
실시예 2. 본 발명의 억제제를 함유한 고 산/저 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 높은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 고 산/저 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 70g/L
H2SO4 (농황산) 180g/L
염화물 이온 50mg/L
ViaForm® 가속화제 3ml/L
양이온 억제제(화학식 (5)에 대응하는 MW 5500g/mol인 에틸렌디아민의 PO/EO 블록 공중합체) 400mg/L.
실시예 3. 본 발명의 억제제를 함유한 중간 산/고 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 낮은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 중간 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 200g/L
H2SO4 (농황산) 80g/L
염화물 이온 50mg/L
ViaForm® 가속화제 8ml/L
양이온 억제제(화학식 (5)에 대응하는 MW 5500g/mol인 에틸렌디아민의 PO/EO 블록 공중합체) 200mg/L
ViaForm® L700 4ml/L.
실시예 4. 본 발명의 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 낮은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 고 산/저 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
1-프로판설폰산, 3,3'-디티오비스, 이나트륨염 18mg/L
양이온 억제제(화학식 (9)에 대응하는 MW 5700g/mol인 트리에틸렌 글리콜 디아민의 PO/EO 블록 공중합체) 200mg/L
ViaForm® L700 2ml/L.
실시예 5. 본 발명의 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
다음과 같은 성분을 함유하는 비교용 저 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
ViaForm® 가속화제 9ml/L
양이온 억제제(화학식 (5)에 대응하는 MW 3400g/mol인 에틸렌디아민의 PO/EO 블록 공중합체) 200mg/L
비교예 5. 비교용 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 높은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 저 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
ViaForm® 가속화제 9ml/L
실시예 1의 시판용 억제제 200mg/L.
실시예 6. 본 발명의 억제제를 함유한 저 산/고 Cu 과충전 전해 도금조
직경이 작고, 종횡비가 높은 집적 회로 장치 특징을 과충전하기 위해, 다음과 같은 성분을 함유하는 저 산/고 Cu 전해 도금조를 준비했다:
CuSO4·5H2O (황산구리 오수화물) 160g/L
H2SO4 (농황산) 10g/L
염화물 이온 50mg/L
ViaForm® 가속화제 9ml/L
양이온 억제제(화학식 (8)에 대응하는 MW 5600g/mol인 트리에틸렌 글리콜 디아민의 PO/EO/PO 블록 공중합체) 200mg/L.
실시예 7. 저 산/고 Cu 과충전 전해 도금조를 이용한 검사 트렌치의 과충전
검사 트렌치(140nm; 종횡비 3 내지 4:1 사이)에 본 발명의 양이온성 억제제를 함유하는 실시예 1의 저 산/고 Cu 전해 도금조를 이용하여 Cu를 과충전시키고, 시판용 억제제를 함유하는 비교예 1의 저 산/고 Cu 전해 도금조를 이용하여 Cu를 과충전시킨 검사 트렌치와 비교했다.
실시예 1의 도금조에서 과충전된 검사 트렌치는 비교예 1의 종래의 전해 도금조에서 과충전된 검사 트렌치에 비해 더 빠르게 충전되었다(즉, 바닥에서의 성장이 더 크다). 도 1은 비교예 1의 도금조에 의해 달성되는 도금 속도(-●-)와 비교하여 실시예 1의 도금조에 의해 달성되는 도금 속도(-■-)를 보여주는 그래프이다. 두 경우마다, 바닥 성장 속도를 비교하기 위해 7mA/㎠의 전류 밀도에서 0 내지 6초 동안 Cu를 침착시켰다. 그 결과, 빠른 보텀업 침착이 특징의 바닥에서부터 특징의 상부 개구부까지의 수직 방향으로 Cu 침착이 특징 외측에 평평한 표면 위의 Cu 침착 보다 15배 넘게 빠른, 심지어 20배 넘게 빠른 과충전 속도에서 달성되는 것을 보여주었다. 즉, 예를 들어 본 발명의 수직 성장 속도는 6초에 약 3600 옹스트롬 또는 초당 600옹스트롬인 반면, 평면 두께 성장 속도는 6초에 약 150옹스트롬 또는 초당 약 25옹스트롬이었다. 따라서, 본 실시예에서의 수직 성장 속도는 평면 두께 성장 속도의 24배(600 v. 25 옹스트롬/sec)였다. 비교 공정의 수직 성장 속도는 6초에 약 1500옹스트롬 또는 초당 250옹스트롬인 반면, 평면 두께 성장 속도는 6초에 약 150옹스트롬 또는 초당 약 25옹스트롬(250 v. 25옹스트롬/초)이었다. 이것은 평면 두께 성장 속도 대비 약 10배의 수직 성장 속도에 해당한다. 이러한 침착 성장 속도는 침착 처음 6초 동안에 계산한 것이다. 이러한 데이터는 또한 본 발명의 공정이 전술한 시판용 억제제를 이용하는 것을 제외하고는 모든 면에서 비슷한 공정보다 특징에 수직 성장 속도가 1.5배 또는 50%(예컨대 1.5 내지 3배 사이) 빠르다는 것도 보여준다. 이와 관련하여 "수직"이란 용어는 특징 개구부 및 특징 바닥에 대한 성장 배향을 의미하고, 침착 탱크에 대하여 기판의 임의의 특정 배향을 의미하지는 않는다.
또한, 실시예 1의 도금조는 비교예 1의 도금조에 의한 도금과 비교했을 때, 바닥과 측벽 공극형성이 유의적으로 적은 극히 얇거나 불연속인 시드 위에 Cu를 침착시켰다(실시예 1의 도금조에 의해 도금된 검사 바이어스의 SEM 이미지 사진(도 2A) 및 비교예 1의 도금조에 의해 도금된 검사 바이어스의 SEM 이미지 사진(도 2B) 참조). 전해 침착은 100mA/㎠의 전류 밀도에서 일어났다. 실시예 1의 도금조를 이용한 전해 도금을 비교예 1의 도금조를 이용한 전해도금과 비교했을 때 바닥과 측벽의 공극 형성이 유의적으로 적은 것을 관찰할 수 있다.
실시예 8. 저 산/고 Cu 과충전 전해 도금조를 이용한 검사 트렌치의 과충전
검사 트렌치에 본 발명의 양이온성 억제제를 함유하는 실시예 5의 저 산/고 Cu 전해 도금조를 이용하여 Cu로 과충전시키고, 시판용 억제제를 함유하는 비교예 5의 저 산/고 Cu 전해 도금조를 이용하여 Cu로 과충전시킨 검사 트렌치와 비교했다. 검사 트렌치에 침착된 전해 도금된 Cu 침착물의 SEM 이미지 사진은 도 3A 및 도 3B에 제시했다. 도 3A는 실시예 5의 도금조에 의해 전해 도금된 검사 트렌치의 SEM 이미지 사진이다. 도 3B는 비교예 5의 도금조에 의해 전해 도금된 검사 트렌치의 SEM 이미지 사진이다. 양 침착물은 보텀업 성장의 진행을 나타내기 위해 7mA/㎠의 전류밀도에서 10초 동안 도금했다. SEM 이미지 사진으로부터, 실시예 5의 도금조를 이용한 과충전이 비교예 5의 도금조를 이용한 전해 과충전보다 더욱 완전한 바이어스 충전을 달성했음을 확인할 수 있다.
본 발명의 구성 요소 또는 이의 바람직한 구체예를 소개할 때, 단수적 표현이나 "상기"와 같은 표현은 그 구성 요소가 하나 또는 그 이상인 것을 의미하는 것으로 간주되어야 한다. 예를 들어, 전술한 상세한 설명 및 이하 청구의 범위에서 "상호접속"은 이러한 상호접속이 하나 또는 그 이상인 것을 의미하는 것이다. 또한, "포함하는", "함유하는" 및 "보유하는"이란 표현도 포괄적으로 표현하기 위한 것으 로서, 기술된 구성 요소외에 다른 추가 구성 요소가 있을 수 있다는 것을 의미한다. 이상의 설명은 본 발명의 범위에서 벗어남이 없이 다양한 변화가 이루어질 수 있는 바, 상기 상세한 설명에 포함되고 첨부되는 도면에 제시된 모든 소재는 제한적인 의미가 아닌 예시적인 것으로서 해석되어야 할 것이다. 본 발명의 범위는 첨부되는 청구의 범위에 의해 한정되어야 하고, 본 발명의 범위를 벗어나지 않는 한 전술한 구체예의 변경이 이루어질 수 있다.

Claims (30)

  1. 전해액에 반도체 집적 회로 기판을 침지시켜, 평평한 도금 표면과 서브마이크론 크기의 상호접속 특징을 보유한 반도체 집적 회로 기판 위에 Cu를 전해 도금하기 위한 전해 도금 조성물로서,
    상기 기판 위와 전기 상호접속 특징 내에 Cu를 전해 침착시키기에 충분한 양의 Cu 이온의 급원; 및
    질소 함유 종에 결합되고 약 1:9 내지 약 9:1 사이의 PO:EO 비로 존재하는 산화프로필렌(PO) 반복 단위와 산화에틸렌(EO) 반복 단위의 조합을 함유하며, 분자량이 약 1000 내지 약 30,000 사이인 억제제 화합물을 함유하는 전해 도금 조성물.
  2. 제1항에 있어서, 산화프로필렌 반복 단위와 산화에틸렌 반복 단위가 약 2:3 내지 약 3:2 사이의 PO:EO 비로 존재하는 것인 전해 도금 조성물.
  3. 제1항 또는 제2항에 있어서, EO 및 PO 반복 단위가 블록 공중합체 순서로 배열되어 있는 전해 도금 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 질소 함유 종이 적어도 하나의 아민 작용기를 함유하는 것인, 전해 도금 조성물.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 질소 함유 종이 2개 내지 5개 사이의 아민 작용기를 함유하는 것인, 전해 도금 조성물.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 질소 함유 종이 디아민을 함유하는 것인, 전해 도금 조성물.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 질소 함유 종이 에틸렌 디아민 및 트리에틸렌 글리콜 디아민으로 이루어진 그룹 중에서 선택되는 것인 전해 도금 조성물.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 억제제 화합물이 하기 화학식 및 이의 조합으로 이루어진 그룹 중에서 선택되는 구조를 함유하는 것인 전해 도금 조성물:
    Figure 112007042520835-PCT00012
    Figure 112007042520835-PCT00013
    Figure 112007042520835-PCT00014
    Figure 112007042520835-PCT00015
    이 식에서,
    R1은 치환 또는 비치환된 알킬 기이고,
    R2는 수소 및 알킬 기로 이루어진 그룹 중에서 선택되는 것이며,
    R3은 산화에틸렌 반복 단위, 산화프로필렌 반복 단위 및 이의 조합으로 이루어진 그룹 중에서 선택되는 반복 단위를 함유하는 폴리에테르이고,
    R4는 수소, 치환 또는 비치환 알킬 기, 아릴 기, 아르알킬 또는 헤테로아릴 기로 이루어진 그룹 중에서 선택되는 것이다.
  9. 제8항에 있어서, R1 알킬 기는 탄소 1 내지 8개 사이의 알킬 기이고, R1은 폴리에테르기가 공유결합되는 다른 아미노기에 의해 치환되며, 여기서 폴리에테르 기는 산화에틸렌 반복 단위, 산화프로필렌 반복 단위 또는 이의 조합이 랜덤, 교대 또는 블록 배열로 배열된 것을 함유하는 것인 전해 도금 조성물.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 폴리에테르 억제제가 약 50mg/L 내지 약 200mg/L 사이의 농도로 존재하는 전해 도금 조성물.
  11. 제1항 또는 제10항에 있어서, 폴리에테르 억제제가 다음과 같은 화학식으로 표시되는 것을 함유하는 것인 전해 도금 조성물:
    Figure 112007042520835-PCT00016
    이 식에서, n은 1 내지 약 30 사이이고, m은 1 내지 약 30 사이이다.
  12. 제1항 또는 제10항에 있어서, 폴리에테르 억제제가 다음과 같은 화학식으로 표시되는 것을 함유하는 것인 전해 도금 조성물:
    Figure 112007042520835-PCT00017
    이 식에서, n은 1 내지 약 30 사이이고, m은 1 내지 약 30 사이이다.
  13. 바닥, 측벽 및 상부 개구부가 있는 서브마이크론 크기의 특징을 포함하는 전기 상호접속 특징을 보유한 반도체 집적 회로 장치 기판 위에 구리 침착물을 전기도금하는 방법으로서,
    제1항 내지 제12항 중 어느 한 항에 기재된 전해 도금 조성물에 상기 반도체 집적 회로 장치 기판을 침지시키는 단계; 및
    상기 전해 조성물에 전류를 공급하여 기판 위에 Cu를 침착시키고 빠른 보텀업 침착에 의해 서브마이크론 크기의 특징을 과충전시키는 단계를 포함하는 방법.
  14. 바닥, 측벽 및 상부 개구부가 있는 서브마이크론 크기의 특징을 포함하는 전기 상호접속 특징을 구비한 반도체 집적 회로 장치 기판 위에 구리 침착물을 전기도금하는 방법으로서,
    상기 반도체 집적 회로 장치 기판을, 이 기판 위와 전기 상호접속 특징 안에 Cu를 전해 침착시키기에 충분한 양의 Cu 이온의 급원, 가속화제 및 억제제를 함유하는 전해 도금 조성물에 침지시키는 단계; 및
    이 전해 조성물에 전기적 전류를 공급하여, 상기 기판 위에 Cu를 침착시키고, 하기 화학식으로 표시되는 비교용 억제제를 이용하는 것을 제외하고는 모든 면에서 동등한 비교용 공정의 비교용 수직 Cu 침착 성장 속도보다 50% 넘게 빠른 특징의 수직 Cu 침착 성장 속도로 특징의 바닥에서부터 특징의 상부 개구부까지 빠른 보텀업 침착에 의해 서브마이크론 크기의 특징을 과충전하는 단계를 포함하는 방법:
    Figure 112007042520835-PCT00018
    이 식에서, e+f+g의 합은 21이고 h+i+j의 합은 27이다.
  15. 제14항에 있어서, 도금 조성물이 질소 함유 종에 결합되어 있고 약 1:9 내지 약 9:1 사이의 PO:EO 비로 존재하는 산화프로필렌(PO) 반복 단위와 산화에틸렌(EO) 반복 단위의 조합을 함유하는 억제제 화합물을 추가로 포함하는 것인, 방법.
  16. 제15항에 있어서, 억제제 화합물은 분자량이 약 1000 내지 약 30,000 사이인 것인 방법.
  17. 제15항 또는 제16항에 있어서, 산화프로필렌 반복 단위와 산화에틸렌 반복 단위가 약 2:3 내지 약 3:2 사이의 PO:EO 비로 존재하는 것인 방법.
  18. 제15항 내지 제18항 중 어느 한 항에 있어서, EO 및 PO 반복 단위가 블록 공중합체 순서로 배열되어 있는 것인 방법.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서, 질소 함유 종이 적어도 하나의 아민 작용기를 함유하는 것인 방법.
  20. 제15항 내지 제18항 중 어느 한 항에 있어서, 질소 함유 종이 2개 내지 5개 사이의 아민 작용기를 함유하는 것인 방법.
  21. 제15항 내지 제18항 중 어느 한 항에 있어서, 질소 함유 종이 디아민을 함유하는 것인 방법.
  22. 제15항 내지 제18항 중 어느 한 항에 있어서, 질소 함유 종이 에틸렌 디아민 및 트리에틸렌 글리콜 디아민으로 이루어진 그룹 중에서 선택되는 것인 방법.
  23. 제15항에 있어서, 억제제 화합물이 하기 화학식 및 이의 조합으로 이루어진 그룹 중에서 선택되는 구조를 함유하는 것인 방법:
    Figure 112007042520835-PCT00019
    Figure 112007042520835-PCT00020
    Figure 112007042520835-PCT00021
    Figure 112007042520835-PCT00022
    이 식에서,
    R1은 치환 또는 비치환된 알킬 기이고,
    R2는 수소 및 알킬 기로 이루어진 그룹 중에서 선택되는 것이며,
    R3은 산화에틸렌 반복 단위, 산화프로필렌 반복 단위 및 이의 조합으로 이루어진 그룹 중에서 선택되는 반복 단위를 함유하는 폴리에테르이고,
    R4는 수소, 치환 또는 비치환 알킬 기, 아릴 기, 아르알킬 또는 헤테로아릴 기로 이루어진 그룹 중에서 선택되는 것이다.
  24. 제23항에 있어서, R1 알킬 기는 탄소 1 내지 8개 사이의 알킬 기이고, R1은 폴리에테르 기가 공유결합되는 다른 아미노기에 의해 치환되며, 여기서 폴리에테르는 산화에틸렌 반복 단위, 산화프로필렌 반복 단위 또는 이의 조합이 랜덤, 교대 또는 블록 배열로 배열된 것을 함유하는 것인 방법.
  25. 제14항 내지 제24항 중 어느 한 항에 있어서, 폴리에테르 억제제가 약 50mg/L 내지 약 200mg/L 사이의 농도로 존재하는 것인 방법.
  26. 제14항에 있어서, 폴리에테르 억제제가 다음과 같은 구조를 함유하는 것인 방법:
    Figure 112007042520835-PCT00023
    이 식에서, n은 1 내지 약 30 사이이고, m은 1 내지 약 30 사이이다.
  27. 제14항에 있어서, 폴리에테르 억제제가 다음과 같은 구조를 함유하는 것인 방법:
    Figure 112007042520835-PCT00024
    이 식에서, n은 1 내지 약 30 사이이고, m은 1 내지 약 30 사이이다.
  28. 바닥, 측벽 및 상부 개구부가 있는 서브마이크론 크기의 특징을 포함하는 전기 상호접속 특징을 구비한 반도체 집적 회로 장치 기판 위에 구리 침착물을 전기도금하는 방법으로서,
    상기 반도체 집적 회로 장치 기판을, 이 기판 위와 전기 상호접속 특징 안에 Cu를 전해 침착시키기에 충분한 양의 Cu 이온의 급원, 가속화제 및 억제제를 함유하는 전해 도금 조성물에 침지시키는 단계; 및
    이 전해 조성물에 전기적 전류를 공급하여, 상기 기판 위에 Cu를 침착시키고, 상기 특징 외측인 기판 표면에서의 평면 침착 성장 속도보다 15배 넘게 빠른 특징의 수직 Cu 침착 성장 속도로 특징의 바닥에서부터 특징의 상부 개구부까지 빠른 보텀업 침착에 의해 서브마이크론 크기의 특징을 과충전하는 단계를 포함하는 방법.
  29. 제28항에 있어서, 억제제 화합물은 분자량이 약 1000 내지 약 30,000 사이이며 약 1:9 내지 약 9:1 사이의 PO:EO 비로 존재하는 산화프로필렌(PO) 반복 단위와 산화에틸렌(EO) 반복 단위의 조합을 함유하는 것인 방법.
  30. 제28항 또는 제29항에 있어서, 수직 Cu 침착 성장 속도가 평면 침착 두께 성장 속도보다 20배 넘게 빠른 것인 방법.
KR1020077013226A 2004-11-12 2005-11-14 마이크로전자장치에서의 구리 전착 KR101138588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62770004P 2004-11-12 2004-11-12
US60/627,700 2004-11-12
PCT/US2005/040996 WO2006053242A2 (en) 2004-11-12 2005-11-14 Copper electrodeposition in microelectronics

Publications (2)

Publication Number Publication Date
KR20070086082A true KR20070086082A (ko) 2007-08-27
KR101138588B1 KR101138588B1 (ko) 2012-06-27

Family

ID=36337269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013226A KR101138588B1 (ko) 2004-11-12 2005-11-14 마이크로전자장치에서의 구리 전착

Country Status (8)

Country Link
US (3) US7303992B2 (ko)
EP (1) EP1810322B1 (ko)
JP (1) JP4888913B2 (ko)
KR (1) KR101138588B1 (ko)
CN (1) CN101099231B (ko)
IN (1) IN2007DE03488A (ko)
TW (2) TW200632147A (ko)
WO (1) WO2006053242A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120089564A (ko) * 2009-04-07 2012-08-13 바스프 에스이 무공극 서브미크론 특징부 충전을 위한 억제제를 포함하는 금속 도금용 조성물
KR20200019182A (ko) * 2017-06-16 2020-02-21 아토테크더치랜드게엠베하 수성 산성 구리 전기도금조 및 구리 코팅의 전해 침착 방법
KR20210074409A (ko) * 2016-09-22 2021-06-21 맥더미드 엔쏜 인코포레이티드 마이크로전자장치에서의 구리 전착

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060213780A1 (en) * 2005-03-24 2006-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating composition and method
JP2006336031A (ja) * 2005-05-31 2006-12-14 Toray Eng Co Ltd 硫酸銅メッキ浴及びそのメッキ浴を使用したメッキ方法
JP4811880B2 (ja) * 2006-01-06 2011-11-09 エントン インコーポレイテッド 艶消し金属層を堆積するための電解液および工程
WO2008049019A2 (en) * 2006-10-17 2008-04-24 Enthone Inc. Copper deposition for filling features in manufacture of microelectronic devices
US20080111237A1 (en) * 2006-11-14 2008-05-15 Texas Instruments Incorporated Semiconductor device manufactured using an electrochemical deposition process for copper interconnects
JP5558675B2 (ja) * 2007-04-03 2014-07-23 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 金属メッキ組成物
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US20090250352A1 (en) * 2008-04-04 2009-10-08 Emat Technology, Llc Methods for electroplating copper
US10221496B2 (en) 2008-11-26 2019-03-05 Macdermid Enthone Inc. Copper filling of through silicon vias
US8058126B2 (en) * 2009-02-04 2011-11-15 Micron Technology, Inc. Semiconductor devices and structures including at least partially formed container capacitors and methods of forming the same
MY156728A (en) * 2009-04-07 2016-03-15 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
WO2010115757A1 (en) 2009-04-07 2010-10-14 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
US20120027948A1 (en) * 2009-04-07 2012-02-02 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
EP2507332A4 (en) 2009-11-30 2017-08-02 Basf Se Process for removing bulk material layer from substrate and chemical mechanical polishing agent suitable for this process
US10392531B2 (en) 2009-11-30 2019-08-27 Basf Se Process for removing a bulk material layer from a substrate and a chemical mechanical polishing agent suitable for this process
US8992757B2 (en) 2010-05-19 2015-03-31 Novellus Systems, Inc. Through silicon via filling using an electrolyte with a dual state inhibitor
EP2428541B1 (en) 2010-09-08 2019-03-06 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates containing silicon oxide dielectric and polysilicon films
WO2012032469A1 (en) 2010-09-08 2012-03-15 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrate materials for electrical, mechanical and optical devices
EP2614122A4 (en) 2010-09-08 2014-01-15 Basf Se AQUEOUS CLEANSING COMPOSITIONS WITH N-SUBSTITUTED DIAZENIUM DIOXIDE AND / OR N'-HYDROXY DIAZENIUM OXIDE SALTS
WO2012046179A1 (en) 2010-10-07 2012-04-12 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates having patterned or unpatterned low-k dielectric layers
CN108276915A (zh) 2010-12-10 2018-07-13 巴斯夫欧洲公司 用于化学机械抛光包含氧化硅电介质和多晶硅膜的基底的含水抛光组合物和方法
EP2668317B1 (en) 2011-01-26 2017-08-23 MacDermid Enthone Inc. Process for filling vias in the microelectronics
US9496146B2 (en) 2011-03-11 2016-11-15 Basf Se Method for forming through-base wafer vias
JP5363523B2 (ja) * 2011-03-28 2013-12-11 上村工業株式会社 電気銅めっき用添加剤及び電気銅めっき浴
US9243339B2 (en) 2012-05-25 2016-01-26 Trevor Pearson Additives for producing copper electrodeposits having low oxygen content
US8791005B2 (en) 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
CN102995076B (zh) * 2012-12-05 2016-04-06 陕西师范大学 用于微盲孔填充的电镀铜溶液
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
CN103103586B (zh) * 2013-02-22 2016-05-04 陕西师范大学 含有噻唑类化合物的电镀铜溶液
CN103103587B (zh) * 2013-02-22 2016-02-17 陕西师范大学 含巯基杂环化合物的电镀铜溶液
US20140238868A1 (en) * 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
CN105917032A (zh) * 2013-11-25 2016-08-31 乐思股份有限公司 铜的电沉积
US9809891B2 (en) * 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
TWI710671B (zh) 2014-09-15 2020-11-21 美商麥德美樂思公司 微電子技術中銅沈積用之平整劑
JP6359444B2 (ja) * 2014-12-25 2018-07-18 東京エレクトロン株式会社 配線層形成方法、配線層形成システムおよび記憶媒体
CN104532309A (zh) * 2014-12-31 2015-04-22 上海新阳半导体材料股份有限公司 能控制tsv深孔镀铜结晶及生长方式的添加剂b及其用途
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
CN105441994B (zh) * 2015-12-30 2017-09-19 上海新阳半导体材料股份有限公司 一种能用于提高凸点共面性的电镀液组合物
US10519557B2 (en) 2016-02-12 2019-12-31 Macdermid Enthone Inc. Leveler compositions for use in copper deposition in manufacture of microelectronics
CN109996785B (zh) 2016-09-22 2021-12-28 麦克德米德乐思公司 集成电路的晶圆级封装中的铜沉积
WO2018073011A1 (en) 2016-10-20 2018-04-26 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
KR102457310B1 (ko) 2016-12-20 2022-10-20 바스프 에스이 무-보이드 충전을 위한 억제 작용제를 포함하는 금속 도금용 조성물
US10662586B2 (en) 2017-06-28 2020-05-26 Gpcp Ip Holdings Llc Cationic polyetheramine dispersants for preparing papermaking stock
CN108166030B (zh) * 2017-12-20 2022-11-08 深圳市板明科技股份有限公司 一种通孔直流电镀填孔药水
CN108441898B (zh) * 2018-04-18 2021-02-09 深圳海恩特科技有限公司 一种电镀溶液及方法
US11512406B2 (en) * 2019-10-17 2022-11-29 Rohm And Haas Electronic Materials Llc Method of enhancing copper electroplating
JP2023533784A (ja) 2020-07-13 2023-08-04 ビーエーエスエフ ソシエタス・ヨーロピア コバルトシード上の銅電気メッキ用組成物
US20220213610A1 (en) * 2021-01-06 2022-07-07 Rohm And Haas Electronic Materials Llc Photoresist resolution capabilities by copper electroplating anisotropically
WO2024081584A1 (en) * 2022-10-10 2024-04-18 Macdermid Enthone Inc. Composition and method for nanotwinned copper formation

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2951822A (en) 1956-11-23 1960-09-06 Union Carbide Corp Preparation of polyglycidyl aromatic amines and resinous compositions made therefrom
US2931760A (en) 1957-09-25 1960-04-05 Leon R Westbrook Acid copper plating
US3328273A (en) 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
US3832291A (en) * 1971-08-20 1974-08-27 M & T Chemicals Inc Method of preparing surfaces for electroplating
DE2610705C3 (de) 1976-03-13 1978-10-19 Henkel Kgaa, 4000 Duesseldorf Saure galvanische Kupferbäder
US4512856A (en) * 1979-11-19 1985-04-23 Enthone, Incorporated Zinc plating solutions and method utilizing ethoxylated/propoxylated polyhydric alcohols
US4374709A (en) * 1980-05-01 1983-02-22 Occidental Chemical Corporation Process for plating polymeric substrates
US4336114A (en) * 1981-03-26 1982-06-22 Hooker Chemicals & Plastics Corp. Electrodeposition of bright copper
US4347108A (en) 1981-05-29 1982-08-31 Rohco, Inc. Electrodeposition of copper, acidic copper electroplating baths and additives therefor
US4376685A (en) * 1981-06-24 1983-03-15 M&T Chemicals Inc. Acid copper electroplating baths containing brightening and leveling additives
US4384930A (en) 1981-08-21 1983-05-24 Mcgean-Rohco, Inc. Electroplating baths, additives therefor and methods for the electrodeposition of metals
US4898652A (en) * 1986-03-03 1990-02-06 Omi International Corporation Polyoxalkylated polyhydroxy compounds as additives in zinc alloy electrolytes
US5174887A (en) * 1987-12-10 1992-12-29 Learonal, Inc. High speed electroplating of tinplate
DE4126502C1 (ko) * 1991-08-07 1993-02-11 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
US5328589A (en) * 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
US5612305A (en) 1995-01-12 1997-03-18 Huntsman Petrochemical Corporation Mixed surfactant systems for low foam applications
US6709562B1 (en) * 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
DE19653681C2 (de) * 1996-12-13 2000-04-06 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens
US6024856A (en) * 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
US6113771A (en) * 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6172180B1 (en) * 1998-08-25 2001-01-09 Circe Biomedical, Inc. Highly branched block copolymers
EP1118696A4 (en) 1998-09-03 2007-10-17 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6402923B1 (en) 2000-03-27 2002-06-11 Novellus Systems Inc Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element
NZ506137A (en) * 1998-12-02 2002-10-25 Toyokazu Katabe Screw drum type filtration device
US6379522B1 (en) * 1999-01-11 2002-04-30 Applied Materials, Inc. Electrodeposition chemistry for filling of apertures with reflective metal
US6544399B1 (en) * 1999-01-11 2003-04-08 Applied Materials, Inc. Electrodeposition chemistry for filling apertures with reflective metal
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
EP1087432A1 (en) * 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal layer deposited from a plating bath
BR0013310A (pt) 1999-08-18 2002-04-09 Huntsman Spec Chem Corp Diamina de poliester a base de adjuvantes de surfactantes e suas composições
US6399479B1 (en) 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill
US20040045832A1 (en) 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
KR100659544B1 (ko) 1999-11-12 2006-12-19 에바라 유지라이토 코포레이션 리미티드 비아 필링 방법
US6491806B1 (en) 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
EP1167582B1 (en) * 2000-07-01 2005-09-14 Shipley Company LLC Metal alloy compositions and plating method related thereto
US20020112964A1 (en) * 2000-07-12 2002-08-22 Applied Materials, Inc. Process window for gap-fill on very high aspect ratio structures using additives in low acid copper baths
KR100366631B1 (ko) * 2000-09-27 2003-01-09 삼성전자 주식회사 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
US6679983B2 (en) 2000-10-13 2004-01-20 Shipley Company, L.L.C. Method of electrodepositing copper
US6649038B2 (en) 2000-10-13 2003-11-18 Shipley Company, L.L.C. Electroplating method
KR20020029626A (ko) * 2000-10-13 2002-04-19 마티네즈 길러모 전해질
US6645364B2 (en) 2000-10-20 2003-11-11 Shipley Company, L.L.C. Electroplating bath control
US6660153B2 (en) * 2000-10-20 2003-12-09 Shipley Company, L.L.C. Seed layer repair bath
US20020134684A1 (en) 2000-10-25 2002-09-26 Shipley Company, L.L.C. Seed layer processes
EP1346083A2 (en) 2000-11-03 2003-09-24 Shipley Company LLC Electrochemical co-deposition of metals for electronic device manufacture
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
EP1219729B1 (en) * 2000-12-20 2012-01-18 Shipley Co. L.L.C. Electrolytic copper plating solution and method for controlling the same
US20050081744A1 (en) * 2003-10-16 2005-04-21 Semitool, Inc. Electroplating compositions and methods for electroplating
US6740221B2 (en) * 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US6863795B2 (en) * 2001-03-23 2005-03-08 Interuniversitair Microelektronica Centrum (Imec) Multi-step method for metal deposition
WO2002090623A1 (fr) * 2001-05-09 2002-11-14 Ebara-Udylite Co., Ltd. Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
DE60226196T2 (de) * 2001-05-24 2009-05-14 Shipley Co., L.L.C., Marlborough Zinn-Plattieren
US6551487B1 (en) * 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
US6572753B2 (en) 2001-10-01 2003-06-03 Eci Technology, Inc. Method for analysis of three organic additives in an acid copper plating bath
US8002962B2 (en) * 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US6926922B2 (en) * 2002-04-09 2005-08-09 Shipley Company, L.L.C. PWB manufacture
JP2003321792A (ja) * 2002-04-26 2003-11-14 Ebara Corp 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置
US6812143B2 (en) * 2002-04-26 2004-11-02 International Business Machines Corporation Process of forming copper structures
US6833479B2 (en) * 2002-08-16 2004-12-21 Cognis Corporation Antimisting agents
US6790773B1 (en) * 2002-08-28 2004-09-14 Novellus Systems, Inc. Process for forming barrier/seed structures for integrated circuits
US20040138075A1 (en) * 2002-11-01 2004-07-15 Brown David W. Coatings for metal containers, metalworking lubricant compositions, compositions for electroplating and electrowinning, latex compositions and processes therefor
JP3804788B2 (ja) * 2002-11-18 2006-08-02 荏原ユージライト株式会社 クローズド酸性銅めっきシステムおよびこれに利用される耐温性酸性銅めっき浴
EP1422320A1 (en) * 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
DE60336539D1 (de) 2002-12-20 2011-05-12 Shipley Co Llc Methode zum Elektroplattieren mit Umkehrpulsstrom
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
KR20040073974A (ko) * 2003-02-14 2004-08-21 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 전기도금 조성물
US7105082B2 (en) * 2003-02-27 2006-09-12 Novellus Systems, Inc. Composition and method for electrodeposition of metal on a work piece
US20050072683A1 (en) 2003-04-03 2005-04-07 Ebara Corporation Copper plating bath and plating method
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20050045485A1 (en) 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Method to improve copper electrochemical deposition
US20050095854A1 (en) 2003-10-31 2005-05-05 Uzoh Cyprian E. Methods for depositing high yield and low defect density conductive films in damascene structures
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
US7182849B2 (en) 2004-02-27 2007-02-27 Taiwan Semiconducotr Manufacturing Co., Ltd. ECP polymer additives and method for reducing overburden and defects
US20050199507A1 (en) * 2004-03-09 2005-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical structures and compositions of ECP additives to reduce pit defects
US20050211564A1 (en) * 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and composition to enhance wetting of ECP electrolyte to copper seed
US7771579B2 (en) 2004-12-03 2010-08-10 Taiwan Semiconductor Manufacturing Co. Electro chemical plating additives for improving stress and leveling effect
US8388824B2 (en) 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US20120027948A1 (en) 2009-04-07 2012-02-02 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
MY158203A (en) 2009-04-07 2016-09-15 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
MY156728A (en) 2009-04-07 2016-03-15 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
KR20140092626A (ko) 2013-01-16 2014-07-24 삼성전자주식회사 구리 전해 도금액, 구리 도금 장치 및 이를 이용한 구리 범프 형성 방법
TWI710671B (zh) 2014-09-15 2020-11-21 美商麥德美樂思公司 微電子技術中銅沈積用之平整劑
CN109952390A (zh) 2016-09-22 2019-06-28 麦克德米德乐思公司 在微电子件中的铜的电沉积

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120089564A (ko) * 2009-04-07 2012-08-13 바스프 에스이 무공극 서브미크론 특징부 충전을 위한 억제제를 포함하는 금속 도금용 조성물
KR20210074409A (ko) * 2016-09-22 2021-06-21 맥더미드 엔쏜 인코포레이티드 마이크로전자장치에서의 구리 전착
KR20200019182A (ko) * 2017-06-16 2020-02-21 아토테크더치랜드게엠베하 수성 산성 구리 전기도금조 및 구리 코팅의 전해 침착 방법

Also Published As

Publication number Publication date
WO2006053242A3 (en) 2006-06-29
EP1810322B1 (en) 2022-07-27
EP1810322A4 (en) 2015-06-10
USRE49202E1 (en) 2022-09-06
TWI400365B (zh) 2013-07-01
CN101099231B (zh) 2011-06-29
WO2006053242A2 (en) 2006-05-18
TW200632147A (ko) 2006-09-16
US20070289875A1 (en) 2007-12-20
US20060141784A1 (en) 2006-06-29
KR101138588B1 (ko) 2012-06-27
JP4888913B2 (ja) 2012-02-29
JP2008519908A (ja) 2008-06-12
CN101099231A (zh) 2008-01-02
US7815786B2 (en) 2010-10-19
EP1810322A2 (en) 2007-07-25
US7303992B2 (en) 2007-12-04
IN2007DE03488A (ko) 2007-08-31

Similar Documents

Publication Publication Date Title
KR101138588B1 (ko) 마이크로전자장치에서의 구리 전착
US6793796B2 (en) Electroplating process for avoiding defects in metal features of integrated circuit devices
KR101745731B1 (ko) 디피리딜계 평준화제를 이용한 마이크로전자장치의 구리 전착
KR102266305B1 (ko) 마이크로전자장치에서의 구리 전착
US20070178697A1 (en) Copper electrodeposition in microelectronics
KR20060127067A (ko) 마이크로전자공학에서의 구리 전착

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 8