KR20060078492A - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR20060078492A
KR20060078492A KR1020040118456A KR20040118456A KR20060078492A KR 20060078492 A KR20060078492 A KR 20060078492A KR 1020040118456 A KR1020040118456 A KR 1020040118456A KR 20040118456 A KR20040118456 A KR 20040118456A KR 20060078492 A KR20060078492 A KR 20060078492A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate driver
gate
signal
crystal display
Prior art date
Application number
KR1020040118456A
Other languages
English (en)
Other versions
KR101166580B1 (ko
Inventor
장용호
김빈
문수환
조남욱
윤수영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118456A priority Critical patent/KR101166580B1/ko
Priority to TW094120828A priority patent/TWI313444B/zh
Priority to JP2005190892A priority patent/JP4713246B2/ja
Priority to US11/173,168 priority patent/US8049704B2/en
Priority to CNB2005100824341A priority patent/CN100401175C/zh
Publication of KR20060078492A publication Critical patent/KR20060078492A/ko
Application granted granted Critical
Publication of KR101166580B1 publication Critical patent/KR101166580B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명의 액정표시소자는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하며, 각각의 화소에 박막트랜지스터를 구비하는 화소영역을 포함하는 액정패널과, 상기 액정패널에 형성되어 화소영역의 박막트랜지스터의 턴온시간 보다 긴 펄스폭을 갖는 주사신호를 상기 게이트라인으로 입력하는 게이트구동부와, 상기 데이터라인과 접속되어 데이터라인에 화상신호를 입력하는 데이터구동부로 구성된다.
게이트구동부, 비정질실리콘, 클럭신호, 중첩, 시프트레지스터

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자의 평면도.
도 2는 종래 액정표시소자의 게이트구동부의 구조를 나타내는 블럭도.
도 3은 도 2에 도시된 게이트구동부의 파형도.
도 4는 종래 게이트구동부로부터 출력되는 출력전압의 펄스를 나타내는 파형도.
도 5는 본 발명에 따른 액정표시소자의 게이트구동부의 파형도.
도 6은 종래 게이트구동부에서 출력되는 주사신호의 펄스와 본 발명에 따른 게이트구동부에서 출력되는 주사신호의 펄스를 나타내는 파형도.
도 7은 본 발명에 따른 액정표시소자를 나타내는 도면.
도 8은 본 발명에 따른 액정표시소자의 게이트구동부의 구조를 나타내는 블럭도.
도 9는 본 발명에 따른 액정표시소자의 게이트구동부의 회로도.
도 10은 도 9에 도시된 게이트구동부의 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 액정패널 112a,112b,113a,113b : 트랜지스터
114a,114b : 플립플롭 116a,116b,117a,117b : 논리게이트
120a,120b : 게이트구동부 122a,122b : 시프트레지스터
124a,124b : 클럭발생부
본 발명은 액정표시소자에 관한 것으로, 특히 게이트라인에 인가되는 주사신호를 설정된 펄스폭보다 연장함으로써 신호의 하강에 의한 불량을 방지할 수 있는 액정표시소자 및 그 구동방법에 관한 것이다.
액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 LCD는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 LCD에 대한 연구가 더욱 활발히 이루어지고 있다.
일반적으로 LCD는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) LCD가 주로 사용되고 있다.
도 1에 상기 TFT LCD의 패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트 라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 화상신호를 액정층(9)에 인가한다. 도면에서, 도면부호 11은 축적캐패시터로서, 입력되는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 한다.
주사신호는 게이트구동부(20)로부터 게이트라인(3)으로 인가되고 화상신호는 데이터구동부(34)로부터 데이터라인(5)으로 인가된다. 통상적으로 게이트구동부(20)와 데이터구동부(34)는 구동IC(driver Integrated Circuit)로 이루어져 액정패널(1)의 외부에 배치되지만, 도면에 도시된 바와 같이 근래 게이트구동부(20)를 액정패널에 일체로 형성된 구조의 액정표시소자가 활발히 연구되고 있다. 상기와 같이, 게이트구동부(20)를 액정패널(1)과 일체로 형성함으로써 액정표시소자의 부피를 감소시킬 수 있으며, 제조비용을 절감할 수 있게 되는 것이다.
한편, 데이터구동부(34)는 액정패널(1)과 인쇄회로기판(36)을 연결시키는 PCB(Plexible Circuit Board;30)상에 장착되어 데이터라인(5)을 통해 액정층에 화상신호를 인가한다. 이때, 인쇄회로기판(36)에는 타이밍제어부(timing controller) 등과 같은 부품과 배선이 형성된다.
도 2는 상기 게이트구동부(20)의 구조를 나타내는 간략도이다. 도면에 도시된 바와 같이, 상기 게이트구동부(20)는 복수의 시프트레지스터(22)를 구비하고 있으며, 상기 시프트레지스터(22)로부터 신호가 순차적으로 출력되어 게이트라인(G1∼Gn)으로 인가된다. 상기 시프트레지스터(22)에는 클럭발생부(24)와 연결되어 상 기 클럭발생부(24)로부터 발생한 클럭신호가 시프트레지스터(22)에 인가된다. 또한, 상기 시프트레지스터(22)에는 스타트신호(start signal)가 입력되는데, 첫단 이후의 시프트레지스터(24)에는 이전 단의 출력신호가 스타트신호로서 입력된다.
도 3은 상기 구조의 시프트레지스터에 입력되는 스타트신호(S)와 클럭신호(C1,C2,C3,C4) 및 상기 시프트레지스터(22)로부터 출력되는 출력전압(Vout1∼Voutn)을 나타내는 파형도이다. 도면에 도시된 스타트신호(C1,C2,C3,C4)와 클럭신호(S)가 각각의 단에 입력함에 따라 각단의 시프트레지스터(22)에서는 도면에 도시된 출력신호(Vout1∼Voutn)를 출력하여 순차적으로 게이트라인에 인가하게 된다.
한편, 게이트구동부는 액정패널부와 일체로 형성된다. 즉, 시프트레지스터(22)가 액정패널부와 기판상에 일체로 형성된다는 것이다. 따라서, 상기 시프트레지스터(22)를 구성하는 트랜지스터 등은 액정패널부의 화소영역에 형성되는 스위칭소자인 박막트랜지스터와 같이 사진식각공정을 통해 형성되는 것이다. 따라서, 상기 트랜지스터는 통상적으로 비정질실리콘을 이용하여 제작되는데, 이러한 비정질실리콘을 이용한 트랜지스터가 형성된 시프트레지스터가 채용된 게이트구동부는 다음과 같은 문제가 발생하게 된다.
일반적으로 시프트레지스터(22)로부터 출력된 출력전압이 주사신호로서 게이트라인을 통해 화소영역의 박막트랜지스터에 인가됨에 따라 상기 박막트랜지스터가 턴온되며, 동시에 데이터구동부로부터 인가되는 화상신호가 턴온된 박막트랜지스터의 채널(channel)을 통해 축적캐패시터에 충전된다. 즉, 도 3에 도시된 구형파(rectangular wave)형태의 출력전압의 1주기(1H, 즉 액정패널의 박막트랜지스터가 턴온되는 온타임 또는 화소에 신호가 인가되는 신호인가시간)에 액정층에 신호가 인가됨과 동시에 축적캐패시터에 신호가 충전되는 것이다.
한편, 비정질실리콘은 전계효과 이동도가 낮은 것으로 알려져 있다. 이러한 낮은 전계효과 이동도는 화소영역의 박막트랜지스터에 인가되는 주사신호(즉, 시프트레지스터의 출력전압)가 완전한 구형파가 되는 것을 방해한다. 즉, 도 4에 도시된 바와 같이, 신호의 상승시간과 하강신호가 지연되어 이상적인 구형파에 하강된 꼬리(tail)영역이 형성되는 것이다. 이러한 파형은 박막트랜지스터의 턴온시간을 감소시키기 때문에, 액정패널에 화상신호의 유효충전시간을 감소시키며, 그 결과 액정표시소자의 화질을 저하시키는 중요한 원인이 된다.
특히, 근래 액정표시소자의 해상도가 증가함에 따라 화상신호의 충전시간은 점차 줄어드는 추세이다. 예를 들어, QVGA급 액정표시소자의 경우 한화소에서의 충전시간이 약 60μsec인데 반해, 고해상도인 XGA급 액정표시소자의 경우에는 충전시간이 약 20μsec이다. 이와 같이, 충전시간이 감소함에 따라 낮은 전계효과 이동도에 의한 주사신호에서의 하강은 상대적으로 더욱 큰 유효충전시간의 감소효과를 유발하게 되므로, 고해상도로 갈수록 액정표시소자의 화질이 더욱 저하되는 문제가 있었다.
낮은 전계효과 이동도에 의한 문제를 해결하기 위해서는 박막트랜지스터를 아주 크게(예를 들어, 수천 μm정도) 제작해야만 하지만, 이 경우 게이트구동부를 형성하기 위한 영역이 크게 증가하기 때문에, 박막트랜지스터를 크게 형성하여 문제를 해결하는 방법은 실질적으로 불가능하였다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트라인을 통해 화소영역내의 박막트랜지스터에 인가되는 주사신호의 펄스폭을 박막트랜지스터의 턴온시간보다 길게함으로써 신호의 하강에 의한 불량을 방지할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 인접하는 게이트라인에 중첩하는 주사신호를 인가함으로써 크기의 증가나 비용의 증가없이 신호의 하강에 의한 불량을 효율적으로 방지할 수 있는 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하며, 각각의 화소에 박막트랜지스터를 구비하는 화소영역을 포함하는 액정패널과, 상기 액정패널에 형성되어 화소영역의 박막트랜지스터의 턴온시간보다 긴 펄스폭을 갖는 주사신호를 상기 게이트라인으로 입력하는 게이트구동부와, 상기 데이터라인과 접속되어 데이터라인에 화상신호를 입력하는 데이터구동부로 구성된다.
상기 게이트구동부는 홀수번째 게이트라인에 주사신호를 인가하는 제1게이트구동부 및 짝수번째 게이트구동부에 주사신호를 인가하는 제2게이트구동부로 이루어지는데, 상기 제1게이트구동부 및/또는 제2게이트구동부는 각각 순차적으로 동기화된 신호를 출력함과 동시에 상기 제1게이트구동부 및 제2게이트구동부에서 출력되어 인접하는 게이트라인에 인가되는 주사신호는 펄스폭이 중첩된다.
또한, 상기 제1게이트구동부 및 제2게이트구동부는 각각 클럭신호를 출력하 는 클럭발생부와 상기 클럭신호 발생부로부터 입력된 클럭신호에 따라 출력전압을 출력하는 복수의 시프트레지스터를 포함한다. 상기 시프트레지스터는 출력부분에 형성된 제1 및 제2 트랜지스터와, 상기 제1 및 제2트랜지스터의 게이트에 접속된 플립플롭과, 클럭신호 및 스타트신호가 입력되어 상기 플립플롭에 신호를 인가하는 논리게이트로 이루어진다.
화소영역에 형성된 박막트랜지스터에 인가되는 주사신호의 왜곡(즉, 신호의 하강에 의한 출력파형의 늘어진 현상)을 방지하기 위해서는 다음과 같은 몇가지 방법이 있을 수 있다. 첫번째는 상술한 바와 같이, 트랜지스터의 크기를 크게 하여 낮은 전계효과이동도에 의한 영향을 최소화하는 것이다. 두번째는 트랜지스터를 비정질실리콘이 아닌 다결정실리콘으로 형성하여 전계효과 이동도를 향상시키는 것이다. 첫번째 방법의 경우 이전에 언급한 바와 같이, 트랜지스터의 크기 증가에 따라 액정패널에 일체로 형성되는 게이트구동부의 크기가 증가하기 때문에, 실질적으로 불가능한 방법이다. 두번째 방법은 실질적으로 가능한 방법이지만, 제조비용이 증가하고 제조공정이 복잡해진다는 점에서 효과적이지 못하다는 단점이 있다.
본 발명에서는 가장 간단한 방법에 의해 게이트라인에 인가되는 주사신호가 왜곡되는 것을 방지한다. 다시 말해서, 본 발명에서는 다결정실리콘의 사용이나 게이트구동부 크기의 증가 없이도 주사신호가 왜곡되는 것을 실질적으로 방지하는 것이다.
주사신호의 왜곡이 중요한 이유는 화소영역내의 스위칭소자인 박막트랜지스 터의 턴온시간이 감소하며, 그에 따라 박막트랜지스터의 턴온시간동안 화소내에 충전되는 충전시간이 짧아진다는 것이다. 따라서, 트랜지스터의 턴온시간을 설정된 시간으로 확보할 수 있다면, 반도체층의 결정화나 트랜지스터의 크기 증가가 필요 없을 것이다.
본 발명은 이러한 관점에 따라 제안된 것이다. 즉, 본 발명은 트랜지스터의 턴온시간, 즉 화소영역의 스위칭소자인 박막트랜지스터에 인가되는 주사신호의 신호폭을 조정함으로써 설정된 시간동안 박막트랜지스터를 완전히 턴온시킴으로써 불량을 방지하는 것이다.
도 5에 본 발명의 시프트레지스터로부터 출력되어 게이트라인을 통해 화소영역의 박막트랜지스터에 인가되는 출력전압(즉, 주사신호,Vout1,Vout2,Vout3,Vout4)이 도시되어 있다. 각각의 출력전압은 각각의 게이트라인에 입력되어 해당 게이트라인에 접속된 박막트랜지스터를 구동시킨다. 도면에 도시된 바와 같이, 본 발명에서는 인접하는 게이트라인으로 입력되는 펄스와 중첩될 정도로 특정 게이트라인에 입력되는 출력전압의 펄스폭이 연장되므로, 비정질반도체의 낮은 전계효과 이동도에 의해 신호가 하강하는 경우에도 해당 게이트라인에 접속된 박막트랜지스터를 설정된 시간 동안 완전히 턴온시킬 수 있게 된다. 이때, 클럭발생부로부터 발생하여 시프트레지스터에 입력되는 클럭신호 역시 설정된 펄스 폭 보다 연장되어 전후의 펄스가 중첩된다.
도 6은 액정패널의 데이터라인에 인가되는 소스데이터와 게이트라인에 인가되는 종래 주사신호 및 본 발명의 주사신호를 나타내는 파형도이다. 화소에 소스신 호가 완전히 충전되기 위해서는 도면에 도시된 바와 같이 소스신호의 펄스폭(H) 동안 박막트랜지스터가 턴온되어 있어야만 한다. 그러나, 종래의 경우 펄스가 늘어져서 t1의 기간동안 펄스가 강하된 주사신호가 게이트라인을 통해 화소영역의 박막트랜지스터에 인가된다. 따라서, 박막트랜지스터는 H1 동안에는 완전히 턴온되지만 t1 동안에는 부분적으로 턴온되므로(문턱전압 이상의 신호에서만 턴온되므로), 박막트랜지스터를 통해 인가되는 소스데이터의 일부분만이 화소에 입력된다.
본 발명에서는 도면에 도시된 바와 같이 게이트라인에 인가되는 주사신호의 펄스폭을 t2시간만큼 연장한다. 상기 t2는 신호가 강하하는 시간으로서, 종래 파형의 강하시간 t1과 실질적으로 동일하므로(즉, t1=t2), H시간 동안에는 완전한 구형파의 펄스가 입력되어 H동안 화소영역의 박막트랜지스터가 턴온된다. 따라서, 화소에는 완전한 소스신호가 충전된다.
상기와 같이, 본 발명에서는 비정질반도체를 사용하는 경우, 낮은 전계효과 이동에 의한 신호의 강하를 고려하여 강하되는 신호의 폭 만큼 펄스폭을 크게 함으로써 화소영역의 박막트랜지스터가 원하는 시간동안 턴온되어 소스신호가 완전하게 화소에 충전되도록 한다. 이러한 신호의 인가에 의해 각각의 게이트라인에 인가되는 신호는 도 5에 도시된 바와 같이, 인접하는 게이트라인에 인가되는 신호와는 중첩되어 인가되는 것이다.
도 7은 상기와 같은 신호파형이 채택된 본 발명에 따른 액정표시소자의 구조를 나타내는 도면이다. 이때, 도 7에 도시된 본 발명의 액정표시소자는 도 1에 도시된 구조의 액정표시소자와는 게이트구동부(120a,120b)를 제외하고는 실질적으로 동일하므로, 그 상세한 설명을 생략하고 게이트구동부(120a,120b)를 위주로 설명한다.
도면에 도시된 바와 같이, 액정패널(101)의 외곽영역, 즉 화소영역의 외부에는 2개의 게이트구동부(120a,120b)가 형성되어 있다. 상기 게이트구동부(120a,120b)는 화소영역의 박막트랜지스터와 동일한 공정에 의해 일체로 형성된 것으로, 그 내부에는 비정질반도체로 이루어진 박막트랜지스터가 형성되어 있다. 이때, 제1게이트구동부(120a)는 화소영역에 형성되는 게이트라인(103)중 홀수번째 게이트라인에 접속되고 제2게이트구동부(120b)는 짝수번째 게이트라인에 접속된다. 다시 말해서, 게이트라인(103)은 교대로 제1게이트구동부(120a)와 제2게이트구동부(120b)에 접속되어 상기 게이트구동부(120a,120b)로부터 주사신호가 인가되는 것이다.
이때, 제1게이트구동부(120a)와 제2게이트구동부(120b)에서는 각각 순차적인 출력전압(즉, 주사신호)이 출력되지만, 제1게이트구동부(120a)와 제2게이트구동부(120b)에서 출력되는 출력신호는 서로 중첩되어 인접하는 게이트라인(103)에는 중첩되는 주사신호가 인가된다.
상기한 바와 같이, 본 발명에서는 게이트라인에 주사신호를 인가하는 제1게이트구동부(120a)와 제2게이트구동부(120b)를 액정패널의 양측면에 배치하여 게이트라인에 신호를 인가하지만, 본 발명에서 상기 게이트구동부(120a,120b)의 구조나 위치가 특별히 중요한 것은 아니다. 다시 말해서, 연장된 펄스폭을 갖는 신호를 출력하여 화소영역의 박막트랜지스터를 설정된 시간 동안 완전히 턴온시킬 수만 있다 면, 게이트구동부가 하나로 형성될 수도 있고 2개로 분리되어 형성될 수도 있을 것이다. 또한, 그 형성위치도 별개의 순차적인 신호를 출력하여 결과적으로 중첩하는 신호를 게이트라인에 인가할 수만 있다면 어떠한 위치에 형성하는 것도 가능할 것이다.
상기와 같이, 구성된 게이트구동부(120a,120b)의 상세한 구조를 도 8을 참조하여 설명하면 다음과 같다.
도 8은 상기 게이트구동부(120a,120b)에 형성되어 신호를 화소영역의 게이트라인에 출력하는 시프트레지스터를 나타내는 도면이다.
도면에 도시된 바와 같이, 상기 제1게이트구동부(120a) 및 제2게이트구동부(120b)는 각각 복수의 제1시프트레지스터(122a)와 제2시프트레지스터(122b)를 구비하고 있으며, 상기 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)에서는 신호가 순차적으로 출력되어 각각 홀수번째의 게이트라인(G1∼G(2n-1))과 짝수번째 게이트라인(G2∼G2n)으로 인가된다.
상기 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)는 각각 제1클럭발생부(124a) 및 제2클럭발생부(124b)와 연결되어 상기 제1클럭발생부(124a)와 제2클럭발생부(124b)로부터 발생한 클럭신호가 상기 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)에 인가된다. 또한, 상기 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)에는 각각 스타트신호(start signal;S1,S2)가 입력되는데, 첫단 이후의 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)에는 이전 단의 출력신호가 스타트신호로서 입력된다.
이때, 상기 제1시프트레지스터(122a) 및 제2시프트레지스터(122b)에서 출력되어 게이트라인(G1∼G2n)에 인가되는 주사신호는 그 펄스가 화소영역의 박막트랜지스터의 턴온시간만큼 연장되어 전후의 신호와 일부가 중첩된 파형이다. 상기와 같은 신호를 출력하는 게이트구동부의 시프트레지스터의 상세한 회로를 파형도를 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 도 8에 도시된 게이트구동부(120a,120b)의 시프트레지스터를 자세히 도시한 회로도이다. 이때, 도면에서는 플립플롭이 도시되어 있다. 이 플립플롭은 시프트레지스터의 기능을 설명하기 위해 개념적으로 도시한 것이다. 따라서, 이 플립플롭이라는 용어는 특정한 전기소자를 지칭하는 것이 아니라 시프트레지스터를 기능적으로 표현하기 위한 일례로서 나타낸 것이다. 그러므로, 이하의 설명에서 표현된 플립플롭이란 용어는 기능을 표현하는 적절한 용어로 대치되어 사용할 수 있을 것이다.
도 9에 도시된 바와 같이, 제1게이트구동부(120a)의 첫째단 시프트레지스터의 출력부분에는 제1트랜지스터(112a) 및 제2트랜지스터(112b)가 연결되어 있고 제2게이트구동부(120b)의 첫째단 시프트레지스터의 출력부분에는 각각 제3트랜지스터(113a) 및 제4트랜지스터(113b)가 연결되어 있다. 상기 제1 및 제2트랜지스터(112a,112b)와 제3 및 제4트랜지스터(113a,113b)의 게이트는 각각 제1플립플롭(114a) 및 제2플립플롭(114b)의 Q단자와 Qb단자에 각각 연결되어 있다. 또한, 상기 제1플립플롭(114a)의 S,R입력단자에는 제1논리게이트(116a) 및 제2논리게이트(116b)가 연결되어 있고 제2플립플롭(114b)의 S,R입력단자에는 제3논리게이트 (117a) 및 제4논리게이트(117b)가 연결되어 있다.
상기 제1트랜지스터(112a) 및 제3트랜지스터(113a)의 소스는 각각 클럭발생부(도면표시하지 않음)에 연결되어 클럭신호(C1,C2)가 입력되며, 제1트랜지스터(112a) 및 제3트랜지스터(113a)의 드레인과 제2트랜지스터(112b) 및 제4트랜지스터(113b)의 소스에는 출력단이 연결된다. 또한, 상기 제2트랜지스터(112b) 및 제4트랜지스터(113b)의 드레인은 접지에 접속된다. 상기 제1플립플롭(114a) 및 제2플립플롭(114b)의 S,R입력단에 각각 연결된 논리게이트(116a,116b,117a,117b)에는 각각 클럭신호(C1B,C2B) 및 스타트신호(S1)가 입력된다
도 10은 상기와 같은 구조의 게이트구동부(120a,120b)의 스타트신호(S1)와 클럭신호(C1,C1B,C2,C2B) 및 출력단을 통해 출력되어 게이트라인에 인가되는 출력전압(Vout1,Vout2,Vout3,Vout4)을 나타내는 파형도이다. 이때, 도면에서는 파형을 제1게이트구동부와 제2게이트구동부로 나누어 도시하였다.
도면에 도시된 바와 같이, 제1클럭발생부(도면표시하지 않음)로부터 출력되는 클럭신호(C1,C1B)는 종래의 클럭신호에 비해 2배로 연장된 신호로서 순차적으로 동기화되어 제1게이트구동부의 시프트레지스터에 인가되며, 제2클럭발생부(도면표시하지 않음)로부터 출력되는 클럭신호(C2,C2B)도 종래의 클럭신호에 비해 2배로 연장된 신호로서 동기화되어 순차적으로 제2게이트구동부(120b)의 시프트레지스터에 인가된다. 이때, 제1게이트구동부(120a) 및 제2게이트구동부(120b)의 첫째단 시프트레지스터에서 각각 출력되는 신호(즉, C1과 C2, C1B와 C2B)는 하이상태의 펄스폭에 대해 반주기가 중첩되는 신호이다(이 중첩되는 정도는 물론 반주기에 한정되 지 않는다).
상기와 같은 스타트신호(S1) 및 클럭신호(C1,C1B,C2,C2B)에 의한 시프트레지스터의 작동과 그 출력파형을 상세히 설명하면 다음과 같다.
우선, 도 9에 도시된 바와 같이, 제1게이트구동부(120a)의 첫째단 시프트레지스터에 로우상태의 스타트신호(S1)가 입력됨과 동시에 로우상태의 클럭신호(C1,C1B)가 입력되면, 제1플립플롭(114a)의 S,R입력단자에는 각각 로우신호가 인가되므로 제1플립플롭(114a)은 이전의 상태를 유지하여 Q단자는 하이신호를 출력하고 Qb단자는 로우신호를 출력한다. 따라서, 제1트랜지스터(112a)는 턴온되고 제2트랜지스터(112b)는 오프상태를 유지하게 되므로, 클럭신호(C1)가 출력전압(Vout1)으로 출력되므로 상기 출력전압(Vout1)은 로우가 된다.
이어서, 하이의 스타트신호(S1)와 로우의 클럭신호(C1,C1B)가 입력되면, 플립플롭(114)의 S,R입력단자에는 각각 로우신호가 인가되므로 플립플롭(114)은 역시 이전의 상태를 유지하여 Q단자에서는 하이신호를 출력하고 Qb단자에서는 로우신호를 출력한다. 따라서, 제1트랜지스터(112a)는 턴온상태를 유지하고 제2트랜지스터(112b)는 오프상태를 유지하므로, 출력전압(Vout1)은 클럭신호(C1)인 로우가 된다.
그후, 스타트신호(S1)가 하이를 유지한 상태에서 클럭신호(C1)가 하이로 되면, 하이의 클럭신호(C1)가 턴온된 제1트랜지스터(112a)를 통해 출력되므로, 출력전압(Vout1)은 하이가 된다. 이러한 하이의 출력전압(Vout1)은 클럭신호(C1B)가 하이로 될 때까지 유지된다. 즉, 클럭신호(C1B)가 하이로 되면(이때, 스타트신호(S1)는 로우), 제1플립플롭(114a)의 S.R단자에는 각각 로우신호 및 하이신호가 입력되 므로, 상기 제1플립플롭(114a)은 리셋되어 Q,Qb출력단자에는 각각 로우신호 및 하이신호가 출력되어 제1트랜지스터(112a)는 턴오프되고 제2트랜지스터(112b)는 턴온된다. 따라서, 출력전압(Vout1)은 로우로 된다.
이후, 로우의 스타트신호(S1)가 입력되고 하이의 클럭신호(C1) 및 로우의 클럭신호(C1B)가 입력되면, 플립플롭(114)의 S,R입력단자에는 각각 로우신호가 인가되므로 플립플롭(114)은 이전의 상태를 유지하므로 Q단자 및 Qb단자에는 각각 로우신호 및 하이신호가 출력된다. 따라서, 제1트랜지스터(112a)는 및 제2트랜지스터(112b)는 각각 턴온상태 및 턴오프상태를 유지하여 출력전압(Vout1)은 로우가 된다. 이러한 출력전압(Vout1)의 로우상태는 이후 계속된다.
상기와 같이, 스타트신호(S1)가 제1시프트레지스터의 첫단에 입력됨에 따라 첫단 시프트레지스터의 출력단에는 출력전압(Vout1)이 출력되면, 이 전압이 액정표시소자의 제1게이트라인에 인가된다.
상기 제1게이트구동부(120a)의 첫번째 단의 시프트레지스터에서 출력된 출력전압(Vout1)은 다음 단의 스타트신호로서 입력되어, 다음 단의 시프트레지스터를 인에이블시킨다. 다음 단의 시프트레지스터에서는 첫번째 단의 시프트레지스터와 같은 동작을 반복하여 제1출력전압(Vout1)과 동기되고 순차적인 제3출력전압(Vout3)을 출력하여 제3게이트라인에 인가한다. 이러한 동작이 반복되어 홀수번째의 게이트라인에는 순차적인 출력전압(Vout1∼Vout(2n-1))이 인가된다.
한편, 제2게이트구동부(120b)의 첫번째 단 시프트레지스터에는 제1게이트구동부(120a)의 첫번째 단 시프트레지스터에 입력되는 클럭신호(C1,C1B)와 반주기 중 첩된 클럭신호(C2,C2B)가 입력된다. 이러한 클럭신호(C2,C2B) 및 스타트신호(S1)의 입력에 따라 제1출력전압(Vout1)과는 반주기 중첩되는 제2출력전압(Vout2)이 출력되어 제2게이트라인에 인가된다. 또한, 상기 제2출력전압(Vout2)이 다음 단이 시프트레지스터에 스타트신호로 입력되어 상기 제2출력전압(Vout2)이 순차적인 제4출력전압(Vout4)가 출력되어 제4게이트라인에 입력되며, 이러한 과정이 반복하여 제2게이트구동부(120b)의 시프트레지스터에는 제1게이트구동부(120a)의 시프트레지스터에서 출력되는 출력전압(Vout1∼Vout(2n-1))과는 반주기 중첩된 출력전압(Vout2∼Vout2n)이 짝수의 게이트라인에 인가된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자에서는 순차적으로 출력전압을 출력하는 복수의 시프트레지스터를 구비하는 제1 및 제2게이트구동부가 액정패널에 개별적으로 구비되어, 각각의 게이트구동부가 홀수 및 짝수 게이트라인에 별도로 출력전압을 인가한다. 이때, 상기 홀수 및 짝수의 게이트라인에 교대로 주사신호를 인가하는 제1 및 제2게이트구동부의 시프트레지스터로부터 출력되는 출력전압(즉, 주사신호)은 화소영역의 스위칭소자인 박막트랜지스터의 턴온기간 보다 넓은 펄스폭을 가지므로 서로 일정 펄스폭(예를 들면, 반주기)이 중첩된다. 따라서, 시프트레지스터에 형성되는 박막트랜지스터가 비정질반도체로 이루어져 낮은 전계효과 이동도에 의해 주사신호의 펄스의 일부가 하강하는 경우에도 액정패널내의 화소영역의 박막트랜지스터에 인가되는 신호는 상기 박막트랜지스터를 완전히 턴온시킬 수 있게 되므로, 박막트랜지스터 턴온시간의 감소에 의한 불량을 방지할 수 있게 된다.
상기한 바와 같은 점을 감안하면, 제1게이트구동부 및 제2게이트구동부의 시프트레지스터에서 각각 출력되는 주사신호의 펄스 연장폭(다시 말해서, 인접하는 신호와의 중첩 폭)은 반주기에만 한정될 필요는 없을 것이다. 즉, 비정질반도체의 낮은 전계효과 이동도에 의한 주사신호의 하강정도에 따라 그 정도를 결정하여 화소내의 박막트랜지스터를 완전히 턴온시킬 수만 있다면, 연장정도는 필요에 따라 조절할 수 있을 것이다.
상술한 바와 같이, 본 발명에서는 게이트라인에 인가되는 주사신호의 펄스폭을 화소영역의 박막트랜지스터의 턴온시간보다 길게 연장하므로, 주사신호가 하강하는 경우에도 상기 박막트랜지스터가 설정된 시간동안 항상 턴온상태를 유지한다. 따라서, 게이트구동부에 형성되는 박막트랜지스터의 크기 증가나 고가의 폴리실리콘을 사용하지 않고도 신호하강에 의한 불량을 효과적으로 방지할 수 있게 된다.

Claims (15)

  1. 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하며, 각각의 화소에 박막트랜지스터를 구비하는 화소영역을 포함하는 액정패널;
    비정질반도체로 이루어져 상기 액정패널내에 형성되며, 화소영역의 박막트랜지스터의 턴온시간보다 긴 펄스폭을 갖는 주사신호를 상기 게이트라인으로 입력하는 게이트구동부: 및
    상기 데이터라인과 접속되어 데이터라인에 화상신호를 입력하는 데이터구동부로 이루어진 액정표시소자.
  2. 제1항에 있어서, 상기 게이트구동부는,
    홀수번째 게이트라인에 주사신호를 인가하는 제1게이트구동부; 및
    짝수번째 게이트라인에 주사신호를 인가하는 제2게이트구동부로 이루어진 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 상기 제1게이트구동부 및/또는 제2게이트구동부는 각각 순차적으로 동기화된 신호를 출력하는 것을 특징으로 하는 액정표시소자.
  4. 제2항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부에서 출력되어 인접하는 게이트라인에 인가되는 주사신호는 펄스폭이 중첩되는 것을 특징으로 하는 액정표시소자.
  5. 제4항에 있어서, 상기 인접하는 게이트라인에 인가되는 주사신호는 펄스폭이 반주기 중첩되는 것을 특징으로 하는 액정표시소자.
  6. 제2항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부는 각각,
    클럭신호를 출력하는 클럭발생부; 및
    상기 클럭신호 발생부로부터 입력된 클럭신호에 따라 출력전압을 출력하는 복수의 시프트레지스터를 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제6항에 있어서, 상기 시프트레지스터에는 스타트신호가 입력되는 것을 특징으로 하는 액정표시소자.
  8. 제7항에 있어서, 둘째단 이후의 시프트레지스터의 스타트신호는 이전 단의 출력전압인 것을 특징으로 하는 액정표시소자.
  9. 제6항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부로부터 출력되는 클럭신호는 일부의 펄스가 중첩되는 것을 특징으로 하는 액정표시소자.
  10. 제2항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부는 액정패널의 좌 우 양측면에 배치되어 홀수번째 게이트라인과 짝수번째 게이트라인에 양방향으로 신호를 인가하는 것을 특징으로 하는 액정표시소자.
  11. 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하며, 각각의 화소에 박막트랜지스터를 구비하는 화소영역을 포함하는 액정패널;
    비정질반도체로 이루어져 상기 액정패널내에 형성되며, 인접하는 게이트라인에 각각 서로 중첩하는 주사신호를 인가하는 게이트구동부: 및
    상기 데이터라인과 접속되어 데이터라인에 화상신호를 입력하는 데이터구동부로 이루어진 액정표시소자.
  12. 제11항에 있어서, 상기 인접하는 게이트라인에 인가되는 주사신호는 펄스폭이 반주기 중첩되는 것을 특징으로 하는 액정표시소자.
  13. 제11항에 있어서, 상기 게이트구동부는,
    홀수번째 게이트라인에 주사신호를 인가하는 제1게이트구동부; 및
    짝수번째 게이트라인에 주사신호를 인가하는 제2게이트구동부로 이루어진 것을 특징으로 하는 액정표시소자.
  14. 제13항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부는 각각,
    클럭신호를 출력하는 클럭발생부; 및
    상기 클럭신호 발생부로부터 입력된 클럭신호에 따라 출력전압을 출력하는 복수의 시프트레지스터를 포함하는 것을 특징으로 하는 액정표시소자.
  15. 제14항에 있어서, 상기 제1게이트구동부 및 제2게이트구동부는 액정패널의 좌우 양측면에 배치되어 홀수번째 게이트라인과 짝수번째 게이트라인에 양방향으로 신호를 인가하는 것을 특징으로 하는 액정표시소자.
KR1020040118456A 2004-12-31 2004-12-31 액정표시소자 KR101166580B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040118456A KR101166580B1 (ko) 2004-12-31 2004-12-31 액정표시소자
TW094120828A TWI313444B (en) 2004-12-31 2005-06-22 Liquid crystal display device
JP2005190892A JP4713246B2 (ja) 2004-12-31 2005-06-30 液晶表示素子
US11/173,168 US8049704B2 (en) 2004-12-31 2005-06-30 Liquid crystal display device
CNB2005100824341A CN100401175C (zh) 2004-12-31 2005-06-30 液晶显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118456A KR101166580B1 (ko) 2004-12-31 2004-12-31 액정표시소자

Publications (2)

Publication Number Publication Date
KR20060078492A true KR20060078492A (ko) 2006-07-05
KR101166580B1 KR101166580B1 (ko) 2012-07-18

Family

ID=36639811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118456A KR101166580B1 (ko) 2004-12-31 2004-12-31 액정표시소자

Country Status (5)

Country Link
US (1) US8049704B2 (ko)
JP (1) JP4713246B2 (ko)
KR (1) KR101166580B1 (ko)
CN (1) CN100401175C (ko)
TW (1) TWI313444B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150009208A (ko) * 2013-07-16 2015-01-26 삼성디스플레이 주식회사 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법
KR20170023314A (ko) * 2015-08-20 2017-03-03 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
US10586497B2 (en) 2012-03-08 2020-03-10 Lg Display Co., Ltd. Gate driver and image display device including the same
KR20210025800A (ko) * 2019-08-28 2021-03-10 엘지디스플레이 주식회사 표시 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
KR20070111041A (ko) * 2006-05-16 2007-11-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
KR101282401B1 (ko) * 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
CN101939777B (zh) * 2008-02-19 2013-03-20 夏普株式会社 显示装置及显示装置的驱动方法
CN101939791A (zh) * 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
US20100315403A1 (en) * 2008-02-19 2010-12-16 Shotaro Kaneyoshi Display device, method for driving the display device, and scan signal line driving circuit
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP5484109B2 (ja) 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
TWI406246B (zh) * 2009-03-26 2013-08-21 Chunghwa Picture Tubes Ltd 輸出致能訊號的調整裝置及其方法
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
KR101324428B1 (ko) * 2009-12-24 2013-10-31 엘지디스플레이 주식회사 표시장치
KR101097347B1 (ko) 2010-03-11 2011-12-21 삼성모바일디스플레이주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN102222488B (zh) * 2011-06-27 2013-07-03 福建华映显示科技有限公司 非晶硅显示装置
KR101939233B1 (ko) 2012-05-11 2019-04-10 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
KR102055328B1 (ko) 2012-07-18 2019-12-13 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
TWI469119B (zh) * 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
KR101463031B1 (ko) * 2012-09-27 2014-11-18 엘지디스플레이 주식회사 쉬프트 레지스터
CN104718568B (zh) * 2012-10-19 2017-06-09 夏普株式会社 显示装置及其驱动方法
CN104810001B (zh) * 2015-05-14 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及驱动方法
CN104810004A (zh) * 2015-05-25 2015-07-29 合肥京东方光电科技有限公司 时钟信号生成电路、栅极驱动电路、显示面板及显示装置
CN107784983A (zh) * 2016-08-25 2018-03-09 中华映管股份有限公司 栅极驱动电路
CN106504718A (zh) * 2016-12-29 2017-03-15 深圳市华星光电技术有限公司 一种驱动电路
KR102458156B1 (ko) * 2017-08-31 2022-10-21 엘지디스플레이 주식회사 표시 장치
JP6768724B2 (ja) * 2018-01-19 2020-10-14 株式会社Ｊｏｌｅｄ 表示装置および表示パネルの駆動方法
CN113196367A (zh) * 2018-12-03 2021-07-30 深圳市柔宇科技股份有限公司 显示装置和电子装置
CN109509455A (zh) * 2018-12-25 2019-03-22 惠科股份有限公司 显示面板的驱动方法、显示装置及存储介质
JP7181825B2 (ja) * 2019-03-26 2022-12-01 株式会社ジャパンディスプレイ 表示装置
KR20220022526A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651148A (en) 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
JPH02123326A (ja) * 1988-11-02 1990-05-10 Hitachi Ltd 液晶表示装置及びその駆動方法
KR100337865B1 (ko) 1995-09-05 2002-12-16 삼성에스디아이 주식회사 액정 표시 소자의 구동방법
TW385422B (en) 1997-05-09 2000-03-21 Ind Tech Res Inst Driving method for display panel
JP3622592B2 (ja) * 1999-10-13 2005-02-23 株式会社日立製作所 液晶表示装置
JP3309968B2 (ja) 1999-12-28 2002-07-29 日本電気株式会社 液晶表示装置およびその駆動方法
JP2001228830A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置の駆動装置、電気光学装置、及び電子機器
US6760005B2 (en) * 2000-07-25 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit of a display device
JP2002055660A (ja) * 2000-08-11 2002-02-20 Casio Comput Co Ltd 電子装置
JP5323292B2 (ja) * 2000-11-10 2013-10-23 株式会社ジャパンディスプレイセントラル 液晶駆動回路
JP4986334B2 (ja) 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP2002099263A (ja) * 2001-07-06 2002-04-05 Citizen Watch Co Ltd 反強誘電性液晶パネルの駆動方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CN100385478C (zh) * 2003-12-27 2008-04-30 Lg.菲利浦Lcd株式会社 包括移位寄存器的驱动电路以及使用其的平板显示器件
KR100995637B1 (ko) * 2003-12-29 2010-11-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101019416B1 (ko) * 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586497B2 (en) 2012-03-08 2020-03-10 Lg Display Co., Ltd. Gate driver and image display device including the same
KR20150009208A (ko) * 2013-07-16 2015-01-26 삼성디스플레이 주식회사 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법
KR20170023314A (ko) * 2015-08-20 2017-03-03 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20210025800A (ko) * 2019-08-28 2021-03-10 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JP2006189767A (ja) 2006-07-20
KR101166580B1 (ko) 2012-07-18
CN1797155A (zh) 2006-07-05
TWI313444B (en) 2009-08-11
US8049704B2 (en) 2011-11-01
US20060145991A1 (en) 2006-07-06
JP4713246B2 (ja) 2011-06-29
TW200622970A (en) 2006-07-01
CN100401175C (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
KR101166580B1 (ko) 액정표시소자
KR101157241B1 (ko) 게이트 드라이버 및 그 구동 방법
US8049703B2 (en) Flat display structure and method for driving flat display
US8810498B2 (en) Gate driving circuit and display apparatus having the same
US7310402B2 (en) Gate line drivers for active matrix displays
KR101275248B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US9793004B2 (en) Shift register, gate driver, and display apparatus
KR100656579B1 (ko) 액정구동회로 및 액정표시장치
KR100832252B1 (ko) 펄스 출력 회로
US20100321372A1 (en) Display device and method for driving display
KR20190114970A (ko) 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
US7372300B2 (en) Shift register and image display apparatus containing the same
EP2549465A1 (en) Scan signal line drive circuit and display device provided therewith
JP5719103B2 (ja) 表示装置
US8384461B2 (en) Shift register and display device
US8456409B2 (en) Gate drive circuit and display apparatus having the same
EP2400485A1 (en) Bidirectional shift register and image display device using the same
US20060290390A1 (en) Gate driver
US20130235026A1 (en) Scanning signal line drive circuit and display device equipped with same
US20090040168A1 (en) Liquid crystal display with blocking circuits
US20120044132A1 (en) Shift register, scanning line drive circuit, electro-optical device, and electronic apparatus
KR20060104816A (ko) 게이트 드라이버 및 이를 구비한 표시장치
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US20200126466A1 (en) Display device
KR101351377B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8