KR20050114126A - Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 - Google Patents

Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 Download PDF

Info

Publication number
KR20050114126A
KR20050114126A KR1020040039340A KR20040039340A KR20050114126A KR 20050114126 A KR20050114126 A KR 20050114126A KR 1020040039340 A KR1020040039340 A KR 1020040039340A KR 20040039340 A KR20040039340 A KR 20040039340A KR 20050114126 A KR20050114126 A KR 20050114126A
Authority
KR
South Korea
Prior art keywords
tft
liquid crystal
driving circuit
screen display
voltage
Prior art date
Application number
KR1020040039340A
Other languages
English (en)
Other versions
KR100675636B1 (ko
Inventor
이석우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040039340A priority Critical patent/KR100675636B1/ko
Priority to JP2005148581A priority patent/JP5016789B2/ja
Priority to US11/139,980 priority patent/US8692750B2/en
Priority to CNB2005100723942A priority patent/CN100381926C/zh
Publication of KR20050114126A publication Critical patent/KR20050114126A/ko
Application granted granted Critical
Publication of KR100675636B1 publication Critical patent/KR100675636B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 구동회로부 일체형 액정표시장치에 관한 것으로, 구동회로부의 구동소자들을 형성함에 있어서, 구동전압이 상대적으로 고전압에서 구동하는 소자는 GOLDD구조의 TFT를 포함하는 CMOS로 구성하고, 상대적으로 저전압에서 구동하는 소자는 LDD구조의 TFT를 포함하는 CMOS로 구성하는 것을 특징으로 한다. 상기와 같이 구동회로부를 구성하여 LDD구조의 TFT에 의해 면적축소를 GOLDD구조의 TFT에 의해 신뢰성을 향상시켜 면적이 감소되고 신뢰성이 향상된 최적의 구동회로부를 형성하는 효과를 얻을 수 있다.

Description

ＧＯＬＤＤ구조 및 ＬＤＤ구조의 ＴＦＴ를 동시에 포함하는 구동회로부 일체형 액정표시장치{DRIVING CIRCUIT INTEGRATED LIQUID CRYSTAL DISPLAY DEVICE COMPRISING GOLDD TYPE TFT AND LDD TYPE TFT}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로써, 특히 게이트중첩 LDD(gate overlapped lightly doped drain, 이하 GOLDD)구조 박막트랜지스터와 LDD구조를 겸비하는 액정표시소자 및 그 제조방법에 관한 것이다.
근래, 경박단소화된 평판표시소자(Flat Panel Display device)가 활발하게 연구되고 있는데, 그 중에서도 액정표시소자(liquid crystal display device)가 현재 양산화되어 사용되고 있다. 이러한 액정표시소자는 투과형 표시소자로서, 각각의 화소를 개별적으로 구동하는 스위칭소자인 박막트랜지스터(thin film transistor)가 구비된 박막트랜지스터 액정표시소자(TFT LCD)가 주로 사용되고 있다.
TFT는 기본적으로 전류를 흐르는 채널이 형성되는 반도체층과, 신호가 인가됨에 따라 채널에 전계를 형성하여 전류의 흐름을 온(on), 오프(off)시키는 게이트전극과, 신호가 입력되고 출력되어 게이트전극의 온, 오프에 따라 화소에 신호를 전달하는 소스전극 및 드레인전극으로 구성된다.
일반적으로 액정표시소자는 복수의 화소가 구비되어 실제 화상이 구현되는 화소영역과 상기 화소영역에 각종 신호를 인가하는 구동회로부로 구성된다. TFT는 화소영역과 구동회로부에 모두 형성된다. 특히, 근래 COG(Chip On Glass)가 소개됨에 따라 구동회로부에 전기이동도가 높은 다결정 TFT를 형성함으로써 컴팩트화된 액정표시소자를 형성하는 것이 주요 연구과제가 되고 있다.
일반적으로 구동회로부에 형성되는 TFT는 화소내에 형성되는 TFT에 비해 전기이동도가 훨씬 큰 TFT가 요구되며, 이러한 요구에 따라 주로 다결정 TFT를 형성하는 것이다.
한편, 근래 경박단소의 영상기기에 대한 요구가 증가함에 따라 액정표시소자의 크기를 감소시키기 위한 노력이 이루어지고 있다. 그러나 화상이 표시되는 화소영역의 크기를 감소하기란 불가능하므로(이 화소영역의 크기는 설정되어 있다), 실질적으로 액정표시소자의 크기 감소는 구동회로부의 면적 감소를 의미한다. 그런데, 구동회로부의 면적을 감소시키면, 필연적으로 구동회로부에 배치되는 TFT의 크기가 감소하게 된다. TFT의 크기 감소는 결국 채널의 길이 감소를 의미한다. 그런데, 이러한 채널의 길이 감소는 채널을 통과하는 핫캐리어(hot carrier)에 의한 채널층의 손상을 야기한다. 또한, 핫캐리어가 게이트 전극에 의해 형성되는 전계에 의해 채널내에 트랩(trap)됨으로써 소자의 문턱전압(threshold voltage)을 변화시켜 불량을 초래하는 문제가 발생한다.
상기의 문제를 해결하기 위하여 제안된 TFT가 채널층과 인접한 영역은 저농도의 불순물층을 형성하고 저농도의 채널영역 외곽에는 고농도의 불순물층이 형성된 LDD(lightly doped drain)구조의 TFT이다. 또한, 상기 LDD구조의 TFT는 일반적인 구조의 TFT에 비해 오프전류(off current)가 작기 때문에 누설전류를 효과적으로 방지할 수 있으며, 따라서 화질저하를 방지할 수 있다는 장점을 가진다.
그러나, 상기의 LDD구조의 TFT에서는 채널길이의 감소에 한정이 있다. 또한 LCD구조를 채택하여 TFT를 구성할 때 짧아지는 채널로 인해 TFT의 신뢰성이 문제된다. 따라서, HDTV와 같은 고화질의 영상기기에 적용되는 경우 핫캐리어에 의한 채널의 손상이 발생하여 신뢰성에 문제가 발생하게 된다.
이러한 문제를 해결하기 위해 제안된 구조가 GOLDD(Gate Overlapped LDD)구조의 TFT이다. 이 GOLDD구조의 TFT에서는 게이트전극과 LDD층이 오버랩 되므로, 짧은 채널(short channel)의 구성이 가능하게 되며, 그 결과 신뢰성 있는 작은 크기의 TFT의 제작이 가능해진다.
이하, 도 1a~1f를 참조하여 종래 GOLDD 구조 TFT를 제조하는 공정을 설명한다.
우선, 도 1a에서 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 기판(101)상에 버퍼층(102)을 형성한 후, 상기 버퍼층(102)상에 실리콘과 같은 비정질반도체을 적층하고 식각하여 반도체층을 형성한다. 이어서, 상기 반도체층위에 포토레지스트패턴을 형성하여 반도체층의 일부 영역을 블로킹한 상태에서 상기 반도체층의 일부 영역에 저농도의 불순물(즉, n-이온)을 주입하여 각각 채널층(103a) 및 n+층(103b)을 형성한다.
그후, 도 1b에서 도시된 바와 같이, 상기 채널층(103a)상의 포토레지스트(104)를 제거하고 레이저를 조사하여 상기 비정질반도체층을 결정화하는 동시에 주입된 불순물 이온을 활성화시킨다.
이어서, 도 1c에서 도시된 바와 같이, 상기 채널층(103a) 및 n-층(103b) 위에 게이트절연층(105)을 형성한 후 그 위에 금속층(106)을 적층한다.
도 1d에 도시된 바와 같이, 상기 금속층(106) 위에 포토레지스트를 적층하고 사진식각공정에 의해 패터닝하여 포토레지스트패턴(107)을 형성한 후 상기 포토레지스트패턴(107)을 이용하여 금속층(106)을 식각하여 게이트전극(106a)을 형성한다. 이때, 상기의 게이트전극(106a)은 채널층(103a) 보다 크게 형성한다.
이어서, 도 1e에서 도시된 바와 같이, 상기 게이트전극(106a)을 마스크로 적용하여 고농도의 불순물이온(n+이온)을 n-층(103b)에 주입한다. 상기 n+이온의 주입에 의해 n-층(103b)의 일부(즉, 게이트전극(106a)에 의해 블로킹되지 않은 영역)가 고농도의 n+층(103c)으로 되어, 게이트전극(106a)과 저농도의 불순물영역(LDD영역)이 오버랩된다.
상기와 같이, 고농도의 불순물층(103c)을 형성한 후, 도 1f에서 도시된 바와 같이, 기판(101) 전체에 걸쳐 보호층(108)을 형성하고 상기 보호층(108)위에 금속층을 적층하고 식각하여 소오스전극(109)과 드레인전극(110)을 형성한다. 이때, 상기 소오스전극(109) 및 드레인전극(110)은 보호층(108) 및 게이트절연층(105)에 형성된 컨택홀을 통해 n+층(103c)과 접속된다.
상기한 바와 같이, GOLDD 구조 TFT의 제조공정에서는 저농도의 불순물이온과 고농도의 불순물 이온 주입 영역을 구비하게 되는데, 이는 기본적으로 LDD구조와 동일하다. 그러나 LDD구조의 TFT는 TFT를 소형을 제작하는데 유리한 반면, 소자의 소형화로 인해 신뢰성에 문제가 있고, GOLDD구조 TFT는 신뢰성이 우수한 반면, TFT의 크기를 줄이는데 한계가 있다.
그러므로 GOLDD구조 TFT를 적용하는 구동회로부 일체형 액정표시장치는 소형화 추세에 있는 현재 기술개발 방향에 부응하는데 한계가 있고, GOLDD구조 TFT는 신뢰성은 우수하지만 크기 감소에 한계가 있다.
그러므로 본 발명은 구동회로부 일체형 액정표시장치에서 구동회로부의 면적을 감소하여 컴팩트한 액정표시장치를 형성하는 것을 목적으로 한다. 특히, 본 발명은 구동회로부에 형성되는 다양한 드라이빙 소자를 그 구동전압에 따라 LDD형 TFT 및 GOLDD구조 TFT를 선택적으로 적용함으로써 최적의 구동회로부를 형성하고 면적이 감소되는 액정표시소자를 형성하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 액정표시장치는 상대적으로 고전압에서 구동되는 구동회로부의 TFT는 신뢰성이 우수한 GOLDD구조의 TFT로 구성하고 상대적으로 저전압에서 구동되는 구동회로부의 TFT는 소형화가 가능한 LDD구조의 TFT로 구성한다.
특히, 상기 구동회로부중 10V이상의 고전압에서 구동되는 게이트 드라이브 내의 출력 버퍼 블록(out put buffer block), 레벨 쉬프터(level shifter)와 화면표시부의 화소스위치 TFT(pixel switching TFT)등은 GOLDD구조의 TFT로 구성하며, 10V이하의 저전압에서 구동되는 타이밍 컨트롤러(timing controller), 데이터 드라이브 내의 쉬프트 레지스터(shift register), DC-DC 컨버터(DC-DC converter), 공통전압 드라이버(Vcom driver)등은 LDD구조의 TFT로 구성한다.
이하 본 발명의 액정표시장치의 어레이기판의 구조를 도 2를 참조하여 살펴본다.
액정패널은 단위화소가 매트릭스 배열을 하는 어레이기판과 상기 어레이기판과 대향하는 컬러필터 기판으로 구성되고, 상기 어레이기판 및 컬러필터기판 사이에 액정이 충진된다.
그 중 상기 어레이기판은 단위화소가 형성되는 화면표시부와 상기 화면표시부에 구동신호를 인가하는 구동회로부로 나뉠 수 있다.
도 2를 참조하여 어레이기판의 구성을 살펴본다.
도 2에 도시된 바와 같이, 기판(200)의 소정의 위치에 화면표시부(201)와 상기 화면표시부의 외곽에 각종 구동회로가 형성되는 구동회로부(202)가 형성된다.
특히, 오늘날 폴리실리콘을 이용한 고속동작의 액정표시장치가 개발됨으로써 고속동작특성을 요하는 구동회로부를 화면표시부가 형성되는 기판에 함께 형성하는 SOG기술이 개발되어 액정패널 제조공정을 단축하고 액정패널을 콤팩트하게 형성할 수 있게 되었다. 그 중요한 요인 중에 하나가 TFT의 채널로써 폴리실리콘을 사용하는 것인데, 상기 폴리실리콘은 비정질실리콘에 비해 매우 우수한 전기전도도를 가진다. 그러므로 본 발명은 액정패널의 어레이기판을 형성함에 있어 폴리실리콘을 채널로 채택하는 폴리실리콘 TFT를 사용하여 구동회로부 및 화면표시부의 스위칭 소자를 형성한다.
화면표시부의 스위칭소자로는 P형 TFT 또는 N형 TFT중에서 선택적으로 사용될 수 있으며, 구동회로부의 구동소자로는 NMOS와 PMOS가 짝을 이루어 상보적으로 구동하는 CMOS(complementary metal oxide silicon)가 사용된다. 특히, 폴리실리콘을 채널로 채용하는 NMOS는 캐리어인 전자에 의한 누설전류 발생을 억제하기 위해 LDD구조로 구성된다.
본 발명의 구동회로부는 상기 CMOS를 구동소자로 채용한다. 특히, 상기 CMOS를 구성함에 있어 LDD구조의 NMOS대신에 GOLDD구조의 TFT를 이용하여 CMOS를 구성할 수도 있다. 즉, 본 발명은 각종 구동소자가 형성되는 구동회로부에 LDD구조의 TFT+PMOS 또는 GOLDD구조 TFT+PMOS의 결합으로 CMOS를 구성함으로써 누설전류 방지 및 구동회로부의 소형화에 최적화를 이룬다.
도 2에 도시된 바와 같이, 어레이기판의 구동회로부(202)에는 화면표시부(202)의 게이트라인에 게이트신호를 공급하는 게이트 드라이버(gate driver, 203)와 화면표시부(202)에 형성되면서 상기 게이트 라인과 수직교차하는 데이터라인에 데이터신호를 인가하는 데이터 드라이버(data driver, 204)가 화면표시부에 인접하여 형성된다.
또한 상기 구동회로부(202)에는 액정패널에 입력되는 디지털 화상 데이터를 처리, 이를 LCD구동회로에 보내주고 전체 액정패널을 동작시켜주는 신호를 만들거나, 시스템 인터페이스를 통해 입력되는 신호를 데이터 드라이브회로 및 게이트 드라이브회로가 상기 화면표시부를 구동할 수 있도록 각종 제어신호 및 데이터를 생성하는 타이밍 컨트롤러(timing controller)와, 외부입력 DC전압을 액정패널의 내부 구동에 필요한 DC전압으로 변환시키는 DC-DC 컨버터(DC-DC converter)와, 외부입력 디지털 신호를 아날로그 신호로 변환시키는 DA컨버터(digital-to-analog converter)와, 감마(gamma)전압 교정부 및 공통전압을 조절하는 공통전압 드라이브(Vcom driver)가 더 구비되어 있다. 상기 구동회로부에 형성되는 각종 구동소자는 CMOS를 기반으로 하여 구성된다.
본 발명은 CMOS구성함에 있어서, 상대적으로 고전압에서 작동하여 누설전류 발생 염려가 있는 구동소자에는 GOLDD구조의 TFT를 적용한 CMOS로 구성하고 상대적으로 저전압에서 작동하는 구동소자에는 LDD구조의 NMOS를 적용하는 CMOS로 구성하여 구동회로부의 구동안전성과 면적축소를 동시에 이루는 것이다.
예를 들어, 구동회로부에서 10V이상의 고전압에 의해 작동하는 게이트 드라이브 내의 출력 버퍼 블록(output buffer block), 레벨 쉬프터(level shifter) 및 화소 스위칭 TFT(pixel switching TFT)등에는 GOLDD를 채용하는 CMOS로 구성한다.
또한, 10V이하의 저전압에서 작동하는 타이밍 컨트롤러(timing controller), 데이터 드라이브 내의 쉬프트 레지스터(shift resistor), DC-DC 컨버터, 공통전압 드라이브등에는 LDD구조의 TFT를 채용하는 CMOS로 구성한다.
상기와 같이 구성함으로써 LDD구조에 의한 구동회로부의 면적축소효과와, 면적축소 효과는 상기 LDD구조 TFT에 미치지 못하지만 신뢰성이 우수한 GOLDD구조 TFT를 LDD구조의 TFT와 동시에 구동회로부에 채용함으로써 신뢰성과 면적축소에서 최적화된 구동회로부를 구성할 수 있다.
이하 구동회로부에 형성되는 CMOS의 제조공정을 도 3a~3f를 참조하여 살펴본다.
본 발명의 구동회로부에는 NMOS와 PMOS가 한 쌍을 이루는 CMOS와 GOLDD구조의 TFT와 PMOS가 한쌍을 이루는 CMOS가 구비되는데, 설명의 편의상 NMOS,GOLDD구조 TFT및 PMOS의 제조공정을 중심으로 살펴본다.
먼저, 도 3a에 도시된 바와 같이, 투명한 기판(301)의 소정의 영역(즉, LDD구조 TFT영역(L), GOOLDD구조 TFT영역(G), PMOS영역(P))에 각각 액티브층(302a,302b,302c)을 형성한다.
상기 액티브층(302a,302b,302c)을 형성하는 공정은 상기 기판(301)상에 비정질의 실리콘층을 PECVD방법에 의해 형성하고, 포토마스크 공정에 의해 상기 비정질실리콘층을 패터닝하므로 이루어진다. 즉, PECVD방법에 의해 비정질의 실리콘층을 기판(301)상에 증착하는 단계, 상기 비정질실리콘층상에 포토레지스트(미도시)를 도포하는 단계, 상기 포토레지스트를 마스크를 적용하여 노광하는 단계 및 현상하는 단계, 현상된 포토레지스트 패턴을 이용하여 상기 비정질실리콘을 패터닝하는 단계를 포함하여 이루어 질 수 있다.
상기 액티브층(302a,302b,302c)이 형성된 다음, 도 3b에 도시된 바와 같이, 상기 액티브층 상에 포토레지스트를 도포하고 포토마스크 공정을 통해 포토레지스트 패턴(304)을 형성한다. 상기 포토레지스트 패턴(304)은 LDD구조 TFT영역 및 GOLDD구조 TFT영역(G)상의 액티브층(302a,302b)일부를 가리고 PMOS영역 위의 액비브층(302c)은 전체를 가린다. 상기 LDD구조 TFT영역(L) 및 GOLDD구조 TFT영역(G)의 액티브층(302a,302b)상에 포토레지스트(304)는 액티브층의 채널영역(303c)을 가리고 나머지 영역은 노출시킨다.
이어서, 상기 포토레지스트 패턴(304)을 불순물 차단 마스크로 적용하여 저농도의 불순물 이온을 주입한다. 상기 주입되는 불순물 이온은 인(P)등의 5족 원소를 사용할 수 있다. 상기 이온 주입에 의해 상기 LDD구조 TFT영역(L) 및 GOLDD구조 TFT영역(G)상의 액티브층(302a,302b)일부, 즉, 포토레지스트(304)에 의해 가려지지 않은 영역(소스(303a) 및 드레인 영역(303b))에 저농도의 불순물이 주입된다.
그러나 PMOS 영역의 액티브층(302c)은 포토레지스트에 의해 가려지므로 불순물 이온이 주입되지 않는다.
이어서, 도 3c에 도시된 바와 같이, 상기 액티브층(302a,302b,302c)상에 실리콘산화막(SiO2)으로 구성되는 게이트절연층(305)을 플라즈마화학기상증착방법 (PECVD)방법에 의해 형성하고, 이어서 알루미늄(Al)등의 금속층을 형성하고 포토리소그래피 공정을 통해 상기 금속층을 패터닝하여 게이트전극(306,307,308)을 형성한다. 상기 게이트전극 중 GOLDD구조의 TFT영역(G)에 형성되는 게이트 전극(307)의 크기는 LDD구조 TFT영역(L)에 형성되는 게이트전극(306)보다 크게 형성한다. 이는 GOLDD구조 TFT에서 게이트전극 아래에 저농도 불순 물 영역을 형성하기 위함이다.
상기 게이트전극들(307,308,309)은 액티브층의 중앙에 형성되는 채널영역(303c)상부에 형성된다.
이어서, 상기 게이트전극(306,307,308)상에 포토레지스트 패턴(309a,309b)을 형성하되, LDD구조 TFT영역(L)의 게이트전극(306)상에는 상기 게이트전극(306)과 소스 및 드레인영역(303a,303b)의 일부를 가리도록 포토레지스트 패턴(309a)을 형성하고, 상기 PMOS영역(P)에는 PMOS영역이 모두 가려지도록 포토레지스트 패턴(309b)을 형성하고, GOLDD구조 TFT영역(G)에는 포토레지스트 패턴을 형성하지 않는다.
이어서, 상기 포토레지스트 패턴(309a,309b)을 마스크로 적용하여 고농도 불순물 이온을 소스 및 드레인영역에 주입한다.
그 결과, LDD구조 TFT영역(L)의 소스 및 드레인영역(303a,303b)에 고농도 불순물 영역(310b)과, 채널영역의 인접부에는 LDD영역(310a)이 형성된다. 또한, GOLDD구조 TFT영역(G)의 소스 및 드레인영역(303a,303b)에는 고농도 불순물 영역(311b)과 게이트전극(307)아래 형성되면서 채널영역에 인접한 저농도불순물 영역(311a)이 형성된다. 이때 주입되는 고농도 불순물 이온은 상기 저농도 불순물이온과 같이, 인(P)등의 5족 원소일 수 있다.
한편, 상기 LDD구조 TFT영역(L) 및 GOLDD구조 TFT 영역(G)의 소스 및 드레인영역에 불순물이 주입되는 동안, PMOS 영역의 액티브층은 포토레지스트에 의해 가려져 있으므로 불순물이 주입되지 않는다.
이어서, 도 3e에 도시된 바와 같이, 상기 LDD구조의 TFT영역(L) 및 GOLDD구조의 TFT영역(G) 모두를 포토레지스트(312)로 가린다. 이때, PMOS 영역(P)은 상기 포토레지스트에 의해 가려지지 않는다.
이어서, 상기 포토레지스트(312)를 이온 블록킹 마스크로 적용하고 붕소(B)등의 3족의 고농도 P형 불순물 이온을 주입한다. 이 때, PMOS영역(P)의 소스 및 드레인영역(313a,313b)영역에 고농도의 P형 불순물이온이 주입되어 PMOS가 구성된다.
상기 공정 결과, LDD구조의 NMOS, GOLDD구조의 TFT 및 PMOS가 구성된다.
위에서 설명한 바와 같이, 상기 LDD구조의 NMOS는 10V이하의 저전압 구동소자영역에 형성하고, GOLDD구조의 TFT는 10V이상의 상대적으로 고전압 구동소자 영역에 형성한다.
이어서, 도 3f에 도시된 바와 같이, LDD구조의 NMOS와 PMOS를 한쌍으로 구성하여 CMOS를 형성하고, 이와 동시에 GOLDD구조 TFT와 PMOS를 한쌍으로 구성하여 CMOS를 구성한다.
도 3f는 일례로 GOLDD구조 TFT와 PMOS를 연결하여 CMOS를 구성하는 것을 나타낸다.
TFT가 완성된 다음, 기판전체에 절연층(314)을 형성한다. 이어서 상기 절연층(314)상에 TFT의 소스 및 드레인영역을 노출시키는 컨택홀을 형성한다.
이어서, 상기 컨택홀을 통해 소스 및 드레인영역과 연결되는 소스(320) 및 드레인전극(321)을 형성하는데, 상기 소스 및 드레인전극이 형성되는 단계에서, PMOS의 드레인전극(313b)과 GOLDD구조 TFT의 드레인전극(311c)을 연결하는 공통 드레인전극(315)을 형성한다.
이어서, 상기 소스 및 드레인 전극상에 보호층(317)을 형성하고 상기 공통드레인전극(315)과 연결되는 드레인 접속단자(316)를 형성한다.
한편, 상기 공정은 구동회로부에 형성되는 CMOS의 제조공정을 중심으로 설명하였는데, 구동회로부가 형성되는 공정에서 화면표시부에도 스위칭소자로서 TFT가 동시에 형성될 수 있다. 상기 화면표시부의 TFT는 PMOS 또는 NMOS에서 선택되어 형성될 수 있다. 또한 상기 화면표시부의 스위칭소자가 고전압에서 구동할 경우, 신뢰성에서 우수한 GOLDD구조의 TFT를 스위칭소자로 사용할 수도 있다.
상기 결과, LDD구조의 TFT와 GOLDD구조의 TFT를 함께 포함하는 구동회로부 일체형 액정패널을 완성한다.
본 발명은 구동회로부 일체형의 액정패널을 제조함에 있어서, 구동전압이 상대적으로 높은 소자에는 GOLDD 구조 TFT를 포함하는 CMOS를 구성하고, 구동전압이 낮은 소자에는 LDD구조의 TFT를 포함하는 CMOS를 구성함으로써 구동회로부의 면적축소와 신뢰성을 동시에 만족할 수 있는 구동회로부 일체형 액정패널을 제조할 수 있다.
또한 상기 공정은 별도의 마스크 공정을 추가 않고 이루어짐으로써 공정 지연 없이 액정패널의 성능을 향상시킬 수 있다.
도 1a~1f는 종래의 GOLDD구조 TFT 제조공정을 나타내는 수순도.
도 2는 본 발명의 어레이 기판의 평면도.
도 3a~3f는 본 발명의 GOLDD 구조 TFT, LDD구조 TFT 및 PMOS의 제조공정을 나타내는 수순도.
******** 도면의 주요부분에 대한 부호의 설명*********
301:기판 302a,302b,302c:액티브층
303a,303b:소스,드레인영역 304,309a,309b,312:포토레지스트
306,307,308:게이트전극 314:절연층
317:보호층 320,321:소스,드레인전극

Claims (10)

  1. 단위화소가 매트릭스 배열하는 화면표시부와;
    LDD구조의 TFT를 포함하는 CMOS와 GOLDD구조의 TFT를 포함하는 CMOS를 동시에 구비하는 구동회로부를 포함하는 구동회로부 일체형 액정표시장치.
  2. 제 1 항에 있어서, 상기 구동회로부는
    시스템 인터페이스를 통해 입력되는 신호를 데이터 드라이브회로 및 게이트 드라이브회로가 상기 화면표시부를 구동할 수 있도록 각종 제어신호 및 데이터를 생성하는 타이밍 컨트롤러와;
    외부입력 직류(DC)전압을 이용하여 상기 화면표시부 내부의 구동에 필요한 직류(DC)전압으로 변환하는 DC-DC 컨버터와;
    상기 타이밍 컨트롤러로부터 입력되는 제어신호를 이용하여 상기 화면표시부의 데이터 라인에 특정 전압을 출력하는 데이터 드라이브와;
    상기 타이밍 컨트롤러로부터 입력되는 제어신호를 이용하여 상기 화면표시부의 게이트라인에 특정 전압을 출력하는 게이트드라이브와;
    상기 화면표시부에 형성되는 화소전극과 더불어 액정에 전계를 형성하는 공통전극의 전압을 구동하는 공통전압 드라이브(Vcom driver)를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  3. 제 2 항에 있어서, 상기 타이밍 컨트롤러, DC-DC 컨버터, 및 공통전압 드라이브(Vcom driver)는 LDD구조의 TFT를 포함하는 CMOS를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  4. 제 2 항에 있어서, 상기 데이터 드라이브는
    상기 타이밍 컨트롤러로부터 입력되는 제어신호를 저장하는 쉬프트 레지스터(shift resister)와; 상기 쉬프트 레지스터로부터 입력되는 제어신호를 상기 화면표시부에 필요한 아날로그 신호로 변환시키는 디지털-아날로그 컨버터(DAC)와; 상기 DAC로부터 입력되는 신호를 데이터라인에 인가하는 출력 버퍼 블록(output buffer block)을 구비하며,
    상기 게이트 드라이브는
    쉬프트 레지스터와; 상기 쉬프트 레지스터로부터 입력되는 제어신호를 특정레벨로 이동시키는 레벨 쉬프터(level shifter)와; 상기 레벨 쉬프트로부터 입력되는 제어신호를 상기 화면표시부의 게이트 라인에 인가하는 출력 버퍼 블록을 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  5. 제 4항에 있어서, 상기 게이트 드라이버 및 데이터 드라이버 내의 출력 버퍼 블록과, 레벨 쉬프트는 GOLDD구조 TFT를 포함하는 CMOS를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  6. 제 4 항에 있어서, 상기 데이터 드라이버 및 게이트 드라이버 내의 쉬프트 레지스터는 LDD구조의 TFT를 포함하는 CMOS를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  7. 제 1 항에 있어서, 상기 화면표시부에 형성되는 스위칭소자는 구동전압에 따라 GOLDD구조의 TFT 또는 LDD 구조의 TFT 및 PMOS 중에서 선택되어 형성되는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  8. 단위화소가 매트릭스 배열을 하는 화면표시부와;
    구동전압에 따라 LDD구조의 TFT를 포함하는 CMOS와 GOLDD구조의 TFT를 포함하는 CMOS로 나뉘어 구성하는 구동회로부를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  9. 제 8항에 있어서, 상기 구동전압이 10V이상인 경우, GOLD구조의 TFT를 포함하는 CMOS로 구성되고, 구동전압이 10V미만인 경우, LDD구조의 TFT를 포함하는 CMOS로 구성되는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
  10. 제 8항에 있어서, 상기 구동회로부는 LDD구조의 TFT를 포함하는 CMOS로 구성되는 타이밍 컨트롤러와, 데이터 드라이브내의 쉬프트 레지스터와, 디지털-아날로그 컨버터와, 공통전압 드라이브와;
    GOLDD구조의 TFT를 포함하는 CMOS로 구성되는 게이트 드라이버 내의 출력 버퍼와, 레벨 쉬프트를 구비하는 것을 특징으로 하는 구동회로부 일체형 액정표시장치.
KR1020040039340A 2004-05-31 2004-05-31 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 KR100675636B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040039340A KR100675636B1 (ko) 2004-05-31 2004-05-31 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치
JP2005148581A JP5016789B2 (ja) 2004-05-31 2005-05-20 駆動回路部一体型の液晶表示装置
US11/139,980 US8692750B2 (en) 2004-05-31 2005-05-31 Liquid crystal display device having GOLDD type TFT and LDD type TFT and method of making same
CNB2005100723942A CN100381926C (zh) 2004-05-31 2005-05-31 一种液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039340A KR100675636B1 (ko) 2004-05-31 2004-05-31 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050114126A true KR20050114126A (ko) 2005-12-05
KR100675636B1 KR100675636B1 (ko) 2007-02-02

Family

ID=35425870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039340A KR100675636B1 (ko) 2004-05-31 2004-05-31 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치

Country Status (4)

Country Link
US (1) US8692750B2 (ko)
JP (1) JP5016789B2 (ko)
KR (1) KR100675636B1 (ko)
CN (1) CN100381926C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382557B1 (ko) 2007-06-28 2014-04-08 삼성디스플레이 주식회사 표시 장치
WO2010050160A1 (ja) 2008-10-27 2010-05-06 シャープ株式会社 半導体装置及びその製造方法
TWI408471B (zh) * 2009-11-23 2013-09-11 Au Optronics Corp 顯示裝置
CN201725288U (zh) * 2010-05-27 2011-01-26 深圳富泰宏精密工业有限公司 触控笔
KR20120140474A (ko) 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
CN103441128B (zh) * 2013-05-27 2016-01-20 南京中电熊猫液晶显示科技有限公司 一种tft阵列基板及其制造方法
KR102235421B1 (ko) * 2013-12-06 2021-04-01 엘지디스플레이 주식회사 어레이 기판 및 그 제조방법
KR102060377B1 (ko) * 2014-01-27 2020-02-11 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
CN103985716B (zh) * 2014-05-06 2018-03-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
JPH08220505A (ja) * 1995-02-20 1996-08-30 Sanyo Electric Co Ltd 液晶表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794802B2 (ja) 1997-10-28 2006-07-12 株式会社半導体エネルギー研究所 表示パネル駆動回路および表示パネル
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
EP1031873A3 (en) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4637315B2 (ja) * 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3983460B2 (ja) * 1999-07-06 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6777254B1 (en) * 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4801241B2 (ja) * 1999-07-22 2011-10-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3688548B2 (ja) * 2000-03-14 2005-08-31 シャープ株式会社 画像表示装置
JP4712155B2 (ja) * 2000-05-02 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4352598B2 (ja) * 2000-08-24 2009-10-28 ソニー株式会社 液晶表示装置および携帯端末
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4439766B2 (ja) 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4377139B2 (ja) * 2003-02-19 2009-12-02 株式会社 日立ディスプレイズ 表示装置

Also Published As

Publication number Publication date
JP5016789B2 (ja) 2012-09-05
KR100675636B1 (ko) 2007-02-02
CN100381926C (zh) 2008-04-16
CN1704827A (zh) 2005-12-07
JP2005346053A (ja) 2005-12-15
US8692750B2 (en) 2014-04-08
US20050266595A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP5016789B2 (ja) 駆動回路部一体型の液晶表示装置
US7682881B2 (en) Thin film transistor substrate and method of manufacturing the same
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
JP2666103B2 (ja) 薄膜半導体装置
KR100567145B1 (ko) 반도체장치및그제조방법
KR20010074459A (ko) 사파이어상 실리콘상의 초고해상도 액정 디스플레이
KR100831881B1 (ko) 박막 반도체 장치
JP2007180480A (ja) 液晶表示装置用アレイ基板及びその製造方法並びに多結晶シリコン薄膜トランジスタ
JP4669834B2 (ja) 液晶表示装置の製造方法
AU752775B2 (en) Method for fabricating an electrically addressable silicon-on-sapphire light valve
KR100626134B1 (ko) 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기
JPH0982969A (ja) 薄膜トランジスタおよび液晶表示装置
JP3643025B2 (ja) アクティブマトリクス型表示装置およびその製造方法
JPH10270699A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路
JP4641741B2 (ja) 半導体装置
JP2006093714A (ja) 薄膜トランジスタ表示板及びその製造方法
WO2010050160A1 (ja) 半導体装置及びその製造方法
US20030096459A1 (en) Crystalline silicon thin film transistor panel for LCD and method of fabricating the same
KR20030038837A (ko) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
JP5337414B2 (ja) 表示装置およびその製造方法
JP4257482B2 (ja) 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置
KR20010009012A (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
KR101338994B1 (ko) 박막트랜지스터 및 그 제조방법
JP2004111562A (ja) 素子基板及びその製造方法、電気光学装置、投射型表示装置
JP2010122521A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee