KR20050095877A - 반도체 제조장치 - Google Patents

반도체 제조장치 Download PDF

Info

Publication number
KR20050095877A
KR20050095877A KR1020057013795A KR20057013795A KR20050095877A KR 20050095877 A KR20050095877 A KR 20050095877A KR 1020057013795 A KR1020057013795 A KR 1020057013795A KR 20057013795 A KR20057013795 A KR 20057013795A KR 20050095877 A KR20050095877 A KR 20050095877A
Authority
KR
South Korea
Prior art keywords
conveying
droplet
processed
plasma generating
manufacturing apparatus
Prior art date
Application number
KR1020057013795A
Other languages
English (en)
Other versions
KR101113773B1 (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050095877A publication Critical patent/KR20050095877A/ko
Application granted granted Critical
Publication of KR101113773B1 publication Critical patent/KR101113773B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 패턴이나 레지스트 패턴을 직접 기판 위에 묘사하는 수단과, 막형성이나 에칭 등의 기상 프로세스를 대기압 또는 대기압 근방 하에서 국지적으로 행하는 수단을 적용함으로써 제조라인의 공간 절약화, 효율화, 재료의 이용효율의 향상, 또는 제작비용의 삭감을 실현한다.

Description

반도체 제조장치{SEMICONDUCTOR PRODUCING APPARATUS}
본 발명은, 배선, 콘택홀 및 표시장치를 제작하는 반도체 제조장치에 관하며, 보다 자세하게는 액적 분사법(잉크젯법, 액적 토출법)에 의한 레지스트 패턴의 제작 방법, 액적 분사법(잉크젯법, 액적 토출법)에 의한 금속배선 패턴의 제작 방법, 대기압 또는 대기압 근방 하에서 행하는 국소적인 CVD(화학기상성장)법 및 에칭 처리 방법 중 어느 한 방법을 이용한 배선, 콘택홀 및 표시장치를 제작하는 반도체 제조장치에 관한 것이다. 또한, 박막을 막형성 또는 에칭하는 반도체 제조장치에 관한 것이다.
최근, 대각으로 20인치 이상의 대화면의 텔레비젼이 주목받고 있다. 그러나, 지금까지의 CRT(냉음극관)에서는 텔레비젼의 대형화에 한계가 있다고 하고 있으며, 최근 실용화되고 있는 방식에 PDP(플라즈마·디스플레이·패널), LCD(액정표시장치)가 있다. 또한 EL(일렉트로·루미네센스)표시장치도 금후 유력한 표시장치의 하나로서 받아들여지고 있다. 특히 LCD방식의 텔레비젼은, 경량, 공간절약, 소비전력 절약 등의 관점에서 현재 상당히 주목받고 있다.
LCD(액정표시장치)나 EL(일렉트로·루미네센스)표시장치로 대표되는 전기광학장치에는, 절연 표면상의 박막을 이용하여 형성된 박막 트랜지스터(TFT)가 많이 사용되고 있다. TFT는 집적회로 등에 널리 응용되고, 대부분의 경우 스위칭소자로서 이용된다. 화면의 고선명화, 고개구율화, 고신뢰성, 대형화의 요구가 높아짐에 따라, TFT는 표시장치에 필수 기술이 되고 있다.
TFT의 회로 패턴의 제작에 있어서는, 처리장치의 내부를 감압 또는 진공 상태에서 행하는 진공 프로세스나, 노광 장치에 의해 레지스트(포토레지스트)로 이루어지는 마스크를 제작하고, 불필요부를 에칭 제거하는 포토리소그래피 프로세스가 이용되고 있다.
진공 프로세스에 있어서는 피처리물에 막형성, 에칭 등의 처리를 행하는 프로세스 챔버를, 진공 또는 감압하기 위한 배기수단이 필요하게 된다. 배기 수단은 처리장치 외부에 설치된, 터보분자 펌프나 로터리 펌프 등로 대표되는 펌프와, 그것들을 관리, 제어하는 수단 또는 펌프와 처리실을 연결시켜서 배기계를 구성하는 배관이나 밸브 등으로 구성된다. 이들 설비를 구비하는 것은, 처리장치 외에 배기수단을 위한 스페이스가 필요하고, 또 그것을 위한 비용이 필요하다. 또한 처리실 자체에도 배기계의 설비를 장착할 필요가 있기 때문에, 처리장치의 사이즈가 배기계를 탑재하지 않는 것에 비해 증대한다.
종래부터 이용되어 온, TFT등의 회로패턴형성을 위한 포토리소그라피 프로세스, 예를 들면 금속배선 형성을 위한 포토리소그래피 프로세스는 다음과 같이 행한다. 우선, 유리로 대표되는 기판 위에 금속박막을 막형성한다. 다음에 감광성의 레지스트(포토레지스트)를 이 금속박막 위에 스핀 도포하여, 금속박막상 전면에 상기 레지스트를 형성하고, 가소성을 행한다. 다음에 목적으로 하는 패턴이 형성된 포토마스크를 통해 광조사를 행한다. 이때, 포토마스크상의 패턴이 차광 패턴으로서 기능하므로, 이 패턴에 차광되지 않는 레지스트가 감광하고, 현상액으로 에칭 제거가 가능하게 된다. 계속해서 현상, 본 소성을 행하고, 포토마스크의 패턴이 레지스트 패턴으로서 전사된다. 또한 패턴 모양으로 형성한 상기 레지스트를 마스크로서 상술한 금속박막을 녹이는 용액에 담그는 것으로 레지스트 패턴에 차광되지 않는 금속박막을 에칭 제거한다. 최후에 해당 레지스트 패턴을 박리함으로써, 포토마스크에 형성된 패턴 대로의 금속배선이 형성된다.
도 1a 및 도 1b는, 반도체 제조장치를 도시한 도면,(실시의 형태 1)
도 2a∼도 2e는, 플라즈마 발생 수단을 도시한 도면,(실시의 형태 1)
도 3a 및 도 3b는, 반도체 제조장치를 도시한 도면,(실시의 형태 2)
도 4는, 액적분사 헤드를 도시한 도면,(실시의 형태 3)
도 5a∼도 5c는, 액적분사 헤드를 도시한 도면,(실시의 형태 3)
도 6은 액적분사 헤드를 도시한 도면,(실시의 형태 4)
도 7a∼도 7c은, 액적분사 헤드를 도시한 도면(실시의 형태 4)
도 8은, 반도체 제조장치를 도시한 도면,(실시의 형태 5)
도 9a 및 도 9b는, 평탄화 장치를 도시한 도면,(실시의 형태 6)
도 10은, 반도체 제조장치를 도시한 도면,(실시예 1)
도 11a∼도 11d는, 배선의 제작 공정을 도시한 도면,(실시예 1)
도 12a∼도 12c는, 박막 트랜지스터의 제작 공정을 도시한 도면,(실시예 2)
도 13a∼도 13c은, 박막 트랜지스터의 제작 공정을 도시한 도면,(실시예 2)
도 14는, 박막 트랜지스터의 제작 공정을 도시하는 도면,(실시예 2)
도 15a∼도 15c는, 전자기기를 도시한 도면이다.(실시예 3)
그러나, 종래기술에서는, 기판의 전체면에 형성한 피막(레지스트막, 금속막, 반도체막 등)의 대부분을 에칭 제거하여, 배선 등이 기판에 잔존하는 비율은 수∼수십%정도였다. 레지스트막은 스핀 도포에 의해 형성될 때, 약 95%가 낭비였다. 즉, 재료의 대부분을 버리게 되어, 제조 원가에 영향을 미칠 뿐만 아니라, 환경부하의 증대를 초래하였다.
이러한 경향은 표시장치의 대화면화가 진행될수록 현저하게 된다. 이것은 대화면화가 진행됨에 따라, 제조라인에 흐르는 유리 소위 마더글래스 사이즈도 필연적으로 커지기 때문이다.
마더글래스 사이즈는 제조 메이커에 의해 약간 다르지만, 예를 들면 제4세대 에서 730 ×920mm, 제 5세대에서 1100 ×1250mm나 되고, 제 6세대로서는 1800 ×2000mm의 크기가 검토되고 있다.
또한 기판 사이즈가 대형화하면 필연적으로 제조 장치도 대형화되어, 상당히 큰 바닥면적이 필요하다. 특히 막형성 프로세스는 진공 중에서 행해지므로, 막형성실의 대형화 뿐만 아니라, 부대하는 진공펌프 등의 규모도 커지고, 장치의 점유 면적은 한도없이 대규모화 된다.
그래서, 상기 문제를 해결하기 위해서, 본 발명에서는 배선 패턴이나 레지스트 패턴을 직접 기판 위에 묘사하는 수단과, 또한, 막형성이나 에칭 등의 기상 프로세스를 대기압 또는 대기압 근방 하에서 국지적으로 행하는 수단을 적용한다.
본 발명은, 피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 적어도 하나의 플라즈마 발생 수단과, 상기 플라즈마 발생 수단을, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖는 반도체 제조장치로서, 상기 피처리물의 반송과 상기 플라즈마 발생 수단의 이동의 조합에 의해, 상기 피처리물에, 상기 막형성 처리, 상기 에칭 처리 또는 상기 애싱 처리를 행하는 것을 특징으로 한다.
피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 복수의 플라즈마 발생 수단을 갖는 반도체 제조장치로서, 상기 복수의 플라즈마 발생 수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고, 상기 피처리물의 반송과, 상기 복수의 플라즈마 발생 수단의 적어도 하나에 플라즈마를 발생시키는 것에 의해 상기 피처리물에, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 것을 특징으로 한다.
피처리물을 반송하는 수단과, 상기 피처리물 표면에 액적을 분사하기 위한 적어도 하나의 액적분사수단과, 상기 액적분사수단을, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖는 반도체 제조장치이며, 상기 피처리물의 반송과 상기 액적분사수단의 이동에 의해, 상기 피처리물에 액적을 부착시키는 것을 특징으로 한다.
피처리물을 반송하는 수단과, 상기 피처리물 표면에 액적을 분사하기 위한 복수의 액적분사수단을 갖는 반도체 제조장치이며, 상기 복수의 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고 있고, 상기 피처리물의 반송과 상기 복수의 액적분사수단의 적어도 하나로부터 액적을 분사시키는 것에 의해, 상기 피처리물에 액적을 부착시키는 것을 특징으로 한다.
피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 적어도 하나의 플라즈마 발생 수단과, 상기 피처리물 위에 액적을 부착시키는 적어도 하나의 액적분사수단을 갖는 반도체 제조장치로서, 상기 플라즈마 발생 수단 및 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖고 있으며, 상기 피처리물의 반송과, 상기 플라즈마 발생 수단 및 상기 액적분사수단의 이동에 의해, 상기 피처리물에 상기 막형성 처리, 에칭 처리, 애싱 처리 또는 액적을 부착시키는 것을 특징으로 한다.
피처리물을 반송하는 수단과, 상기 피처리물 위에 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 복수의 플라즈마 발생 수단과, 상기 피처리물 위에 액적을 부착시키는 복수의 액적분사수단을 갖는 반도체 제조장치로서, 상기 복수의 플라즈마 발생 수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고, 상기 복수의 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고 있으며, 상기 피처리물의 반송과, 상기 복수의 플라즈마 발생수단의 적어도 하나에 플라즈마를 발생시키는 것에 의해, 상기 피처리물 위에 상기 막형성 처리, 상기 에칭 처리 또는 상기 애싱 처리를 행하고, 상기 피처리물의 이동과, 액적분사수단으로부터 액적을 분사시킴으로써, 상기 피처리물 위에 상기 액적을 부착시키는 것을 특징으로 한다.
본 발명에서 이용하는 플라즈마 발생 수단은, 대기압 또는 대기압 근방 하에서 플라즈마를 발생하는 것을 특징으로 하고, 공급하는 가스의 종류를 선택하는 것으로 막형성 처리, 에칭 처리 또는 애싱 처리 중 어느 하나의 처리를 행할 수 있다. 또한 이 플라즈마 발생 수단의 형상의 일 예로서는, 제 1전극의 둘레를 둘러싸는 제 2전극을 갖고, 그 선단에 노즐형 가스의 가는 입구를 갖는 원통형으로 한다. 그리고, 양 전극간의 공간에 프로세스용 가스를 공급하여, 양 전극 사이에 플라즈마를 발생시키고, 플라즈마에 의해 생성된 이온, 래디컬 등의 화학적으로 활성인 여기종을 포함하는 반응성 가스류를 피처리물을 향해서 조사하는 기구를 갖는 것을 특징으로 한다.
본 발명에서 이용하는 액적분사수단은, 압전소자를 이용한 소위 피에조 방식이나, 액적절히 재료에 따라서는, 발열체를 발열시켜 기포를 일으켜 액적을 밀어내는 소위 써멀 잉크젯 방식을 이용한 수단에 상당한다.
상기한 수단에 의해, 액적을 피처리물 위에 분사 할 수 있다. 액적분사방식에는, 액적을 연속해서 분사하여 연속된 선 모양의 패턴을 형성하는 소위 시퀀셜 방식과, 액적을 도트 모양으로 분사하는, 소위 온디맨드 방식이 있다. 연속된 선 모양의 패턴을 형성할 경우, 디스펜서 방식을 이용하는 것이 바람직하다.
상기 구성을 갖는 본 발명은, 제조라인의 공간 절약화, 효율화를 꾀할 수 있고, 표시 패널의 제조로 대폭적인 품질향상, 생산성 향상, 제조 비용을 감소할 수 있으며, 지구환경에 적응한 배선 패턴이나 콘택홀의 형성, 각종 막형성 및 표시장치의 제작 방법을 제공할 수 있다. 또한 생산에 연결한 인라인 처리가 가능한 대기압 방식 때문에, 고속, 연속 처리가 가능하다. 또한, 원하는 개소에 필요한 양의 재료만을 이용하면 되므로, 버리는 재료가 줄어들기 때문에 재료의 이용 효율의 향상, 또한 제작 비용의 삭감을 실현한다.
(발명을 실시하기 위한 최량의 형태)
본 발명의 실시의 형태에 대해서, 이하에 설명한다.
실시의 형태 1
우선 본 발명의 특징으로서, 플라즈마 발생 수단을 이용하여, 대기압 또는 대기압 근방 하(5∼800Torr, 6.6 ×102∼1.1 ×105pa)에서 막형성 처리 또는 에칭 처리를 실시하는 것을 들 수 있다. 그래서, 도 1a∼도 2e를 이용하여, 본 발명에 있어서 이용되는 플라스마 처리장치의 일 예로서, 제 1의 전극이 제 2의 전극을 둘러싸고, 그 선단에 노즐형의 가는 입구를 갖는 원통형의 전극을 갖는 장치에 대하여 설명한다.
도 1a는, 본 발명에 있어서 이용되는 플라즈마 처리장치의 일 예의 측면도이고, 도 1b는 상면도이다. 동 도면에 있어서, 로드실(101)에는, 카셋트(102)에 들어간 원하는 사이즈의 유리 기판, 플라스틱 기판로 대표되는 수지기판 또는 규소로 대표되는 반도체 웨이퍼 등의 피처리물(103)이 셋트된다. 피처리물(103)의 반송 방식으로서는, 수평반송을 들 수 있지만, 제 5세대 이후의 기판을 이용할 경우에는, 점유 면적의 감소를 목적으로 하여 기판을 세로로 둔 종형 반송을 행해도 좋다.
로드실(101)에는 반송 수단(104a)이 배치되고 있다. 반송 수단(104a)은, 로드실(101)에 배치된 피처리물(103)을, 처리실(105)에 반송한다. 처리실(105)에는, 원통형의 전극을 갖는 플라즈마 발생 수단(106), 플라즈마 발생 수단(106)을 이동시키는 레일(107), 피처리물(103)의 이동을 행하는 이동 수단(104b), 기판을 가열하기 위한 가열수단(108) 등이 배치된다. 가열수단(108)으로서는, 필요에 따라, 히터, 램프 등의 공지한 가열수단을 이용하면 된다.
처리실(105)에서 플라즈마 처리가 행해진 피처리물은, 반송 수단(104c)에 의해 언로드실(109)로 보내지고, 언로드실 내의 카셋트(110)에 들어가게 된다.
플라즈마처리는, 플라즈마 발생 수단(106)의 양 전극 간의 공간에 흐르는 가스의 종류를 적절히 선택함으로써, 피처리물 표면에서 막형성 처리 또는 에칭 처리를 선택 할 수 있다. 유기물을 탄화 제거하는 애싱 처리도 에칭 처리의 한 종류이다. 가스의 종류로서는, 실란, 디실란, 수소, 산소, 질소, 암모니아, 불소, 염소, 3불화 질소, 4불화 탄소 등 공지한 것을 사용하면 되고, 목적에 따라 적절히 조합해서 사용해도 된다. 희석이나 플라즈마의 안정화를 목적으로 하여 불활성 가스를 가해도 좋다.
레일(107)은, 플라즈마 발생 수단(106)을 지지하고, 피처리물의 반송(이동)방향과 교차(직교)하는 X방향의 임의의 개소에 플라즈마 발생 수단(106)을 이동시키는 기구이다. 피처리물(103)이 처리실 내부로 반입되기 시작하면, 플라즈마 발생 수단(106)은 레일(107)에 의해 X방향을 이동하고, 플라즈마 처리를 행하는 초기의 소정의 위치에 설정된다. 그 후에 피처리물(103)이 플라즈마 발생수단(106)이 설정된 소정의 위치에 도달하면 플라즈마 처리를 개시한다. 피처리물(103)은 연속적으로 이동시켜도 좋고, 조금씩 이동하는 소위 스텝 이송이라도 좋다.
제어 수단(111)은, 플라즈마 발생 수단(106)과 피처리물(103)의 상대위치나, 플라즈마 처리의 파라미터 등을 일괄 제어한다.
제어 수단(111)에 피처리물(103) 위에 형성하는 패턴의 데이터를 입력해 두고, 임의의 위치에서 피처리물(103)에 플라즈마 처리를 행하도록 제어하면, 포트리소그래피 공정을 이용한 경우보다도 형상정밀도는 뒤지지만, 포토레지스트, 포토마스크, 현상액등의 부재를 사용하지 않고, 임의의 패턴을 직접 형성하는 것이 가능하여, 에칭 공정도 불필요하게 된다.
또한, 제어 수단(111)을 LAN케이블, 무선LAN, 광화이버 등으로 생산관리시스템 등에 접속하면, 공정을 외부로부터 일률적으로 관리하는 것이 가능하게 되어, 생산성을 향상시키는 것에 이어진다.
도면 중에서는 플라즈마 발생 수단(106)을 하나 밖에 도시하고 있지 않지만, 복수 장착함으로써, 다른 처리 시간의 단축이 가능하게 된다.
대부분의 플라스마장치는 감압하에서 그 처리가 행해지므로, 진공처리공정 및 대기개방 공정이 필요하다. 그 때문에 로드실, 처리실, 언로드실의 각 공간을 독립적으로 유지할 필요가 있어, 피처리물은 각 공간을 차차 이동해야 한다. 필연적으로 로드실, 처리실 등은 피처리물보다도 큰 공간이 된다.
이에 대하여 본 장치는 피처리물을 연속적으로 이동시키면서 처리를 행하므로 처리실을 피처리물 보다도 작게할 수 있게 된다. 처리 시간의 대폭적인 단축은 물론, 진공처리나 대기개방을 행하는 기구, 각 공간을 독립적으로 유지하는 기구도 필요없기 때문에, 메인티넌스성도 대폭적으로 향상된다.
다음에, 플라즈마 발생 수단(106)의 상세에 대해서 도 2a∼도 2e를 이용하여 설명한다. 도 2a는, 원통형의 전극을 갖는 플라즈마 발생 수단(106)의 사시도를 도시하고, 도 2b∼도 2d에는 이 원통형의 전극의 단면도를 도시한다.
도 2b에 있어서, 점선은 가스의 경로를 도시하고, 201, 202는 알루미늄, 동 등의 도전성을 갖는 금속으로 이루어지는 전극이며, 제 1전극(201)은 전원(고주파 전원)(203)에 접속되고 있다. 또 제 1전극(201)에는, 냉각수를 순환시키기 위한 냉각계(도시하지 않음)가 접속되어도 좋다. 냉각계를 배치하면, 냉각수의 순환에 의해 연속적으로 표면처리를 행할 경우의 온도상승을 방지하고, 연속 처리에 의한 효율의 향상이 가능하게 된다. 제 2전극(202)은, 제 1전극(201)의 주위를 둘러싸는 형상을 갖고, 전기적으로 접지되고 있다. 그리고, 제 1전극(201)과 제 2전극(202)은, 그 선단에 노즐형 가스의 가는 입구를 갖는 원통형을 갖는다. 또, 도면에는 도시하지 않지만, 제 1전극(201) 또는 제 2전극(202) 중 적어도 한 쪽의 전극 표면은 고체 유전체로 덮어져 있다. 고체 유전체로서는, 이산화 규소, 산화 알루미늄, 이산화 지르코늄, 이산화 티탄 등의 금속 산화물, 폴리에틸렌 테레부탈레이트, 폴리테트라 플루오로 에틸렌 등의 플라스틱, 유리, 티탄산 바륨 등의 복합 산화물 등을 들 수 있다. 고체 유전체의 형상은, 시트 모양이거나 필름 모양이라도 좋지만, 두께가 0.05∼4mm인 것이 바람직하다.
또한 이 제 1전극(201)과 제 2전극(202)의 양 전극 간의 공간에는, 밸브(204)를 통해 가스 공급 수단(가스봄베)(205)에서 프로세스용 가스(206)가 공급된다. 그렇게 하면, 이 공간의 분위기는 치환되고, 이 형태로 고주파 전원(203)에 의해 제 1전극(201)에 고주파전압(10∼500MHz)이 인가되면, 상기 공간에 플라즈마가 발생한다. 그리고, 이 플라즈마에 의해 생성되는 이온, 래디컬 등의 화학적으로 활성된 여기종을 포함하는 반응성 가스류를 피처리물(103)의 표면을 향해 조사하면, 이 피처리물(103)의 표면에 있어서 소정의 표면처리를 행할 수 있다.
또 가스 공급 수단(가스봄베)(205)에 충전되는 프로세스용 가스는, 처리실 내에서 행하는 표면처리의 종류에 맞춰서 적절히 설정한다. 배기가스(207)는, 밸브(208)를 통해 배기계(209)에 도입된다.
또한 프로세스용 가스(206)의 전부가 플라즈마 공정에서 소비되는 것은 아니고, 배기가스(207) 중에도 미반응의 가스가 혼재하고 있다. 일반적으로 배기가스는 배기가스 처리장치로 무독화되어, 폐기 혹은 회수되지만, 배기가스 중 미반응의 가스 성분을 필터(210)를 통해 프로세스용 가스(206)로서 환류시키는 것으로 프로세스용 가스의 이용 효율을 높일 수 있고, 배기 가스의 배출량도 억제할 수 있다.
또한 도 2b와는 단면이 다른 원통형의 플라즈마 발생 수단(106)을 도 2c 및 도 2d에 도시한다. 도 2c는, 제 1전극(201) 쪽이 제 2전극(202)보다도 길고, 제 1전극(201)이 예각형상을 갖고 있으며, 또한 도 2d에 도시하는 플라즈마 발생 수단(106)은, 제 1전극(201) 및 제 2전극(202) 사이에서 발생한 화학적으로 활성된 여기종을 포함하는 반응성 가스류를 외부에 분사하는 형상을 갖는다.
본 실시의 형태에서는 원통형의 플라즈마 발생 수단을 예로서 설명했지만, 특히 원통형에 한정되는 것이 아닌, 어떤 형상의 플라즈마 발생 수단을 이용해도 된다.
플라즈마 발생 수단의 선단과 피처리물 표면과의 거리는 3mm이하, 바람직하게는 1mm이하, 더 바람직하게는 0.5mm이하로 유지할 필요가 있다. 이 때문에, 예를 들면 거리 센서를 이용하는 등으로, 플라즈마 발생 수단과 피처리물 표면과의 거리를 일정하게 유지해도 좋다.
대기압 하에서 동작하는 플라즈마 처리장치를 사용하는 본 발명은, 감압 장치에 필요한 진공처리나 대기개방 시간이 필요없고, 복잡한 진공계를 배치할 필요가 없다. 특히 대형기판을 이용하는 경우에는, 필연적으로 챔버도 대형화하고, 챔버 내를 감압 상태로 하기 위한 처리 시간도 걸리기 때문에, 대기압 하에서 동작하는 본 장치는 유효하며, 제조 비용의 감소가 가능하다.
본 발명은, 반도체 집적회로의 배선 형성 공정, 액정 패널이나 EL패널을 만드는 TFT 기판의 배선 형성 공정 등 여러가지 분야에 적용할 수 있다. 즉, 본 발명은 본 실시의 형태에 있어서의 예시에 한정되지 않고, 산화 실리콘이나 아크릴 수지 등의 절연막, 다결정 실리콘이나 비정질 실리콘 등의 반도체 패턴을 형성하는 경우에도 적용할 수 있다.
실시의 형태 2
본 실시의 형태에 대해서, 실시의 형태 1과의 차이를 도 3a 및 도 3b을 이용하여 설명한다. 도 3a은, 본 실시의 형태에서 이용되는 플라즈마 처리장치의 측면도이고, 도 3b는 상면도이다.
본 실시의 형태의 플라즈마 발생 수단(306)은, 실시의 형태 1에 있어서의 플라즈마 발생수단(106)을 피처리물(303)의 반송방향에 대해 교차하는 방향으로 나열한 것이다(도 2e).
플라즈마 발생 수단을 복수 배치하고 있기 때문에, 플라즈마 발생 수단을 이동시킬 필요가 없어, 처리 시간의 단축을 달성할 수 있다.
또한 플라즈마 발생 수단(306)을 복수 배치하고, 다른 재료 가스를 공급하는 것으로 재질이 다른 막을 동일 처리실 내에서 막형성 할 수 있다. 즉, 첫 번째의 플라즈마 발생 수단에 의해 질화 규소막을 막형성하고, 다른 플라즈마 발생 수단에 의해 산화 규소막을 형성하는 것이 가능하게 된다. 제어 수단(311)에 입력한 데이터를 기초로, 어느 부위에서는 질화 규소막을 막형성하고, 다른 부위에서는 산화 규소막을 막형성하며, 또 다른 부위에서는 양자의 적층막을 형성하는 것도 가능하다. 동일막을 막형성할 경우에 있어서도, 실질적인 막형성 레이트의 향상에 연결된다. 하나의 플라즈마 발생 수단에 부적합한 문제가 일어난 경우에도, 플라즈마 발생 수단을 복수 구비하고 있으면, 다른 플라즈마 발생 수단을 예비로서 이용할 수 있기 때문에, 용장성을 갖게 할 수 있다.
실시의 형태 3
본 실시의 형태는, 실시의 형태 1의 플라즈마 처리장치를 점모양 액적분사장치에 적용한 것이다. 플라즈마 발생 수단을 점모양 액적분사수단으로 치환하여 사용한다.
도 4에 있어서, 액적분사수단의 내부구조를 설명한다.
외부로부터 액적분사수단(401)의 내부에 공급되는 액적은, 액실 유로(402)를 통과하여 예비액실(403)에 축적된 후, 액적을 분사하기 위한 노즐부(409)로 이동한다. 노즐부는 적당한 액적이 노즐 내에 장전되기 위해 배치된 유체 저항부(404)와, 액적을 가압하여 노즐 외부로 분사하기 위한 가압실(405) 및 액적분사 구멍(407)에 의해 구성된다.
가압실(405)의 측벽에는, 전압인가에 의해 변형되는 티탄산·지르코늄산·납((Pb(Zr, Ti)03) 등의 피에조 압전 효과를 갖는 압전소자(406)를 배치하고 있다. 이 때문에, 원하는 노즐에 배치된 압전소자(406)에 전압을 인가하는 것으로 가압실(405)내의 액적을 밀어내고, 외부에 액적(408)을 분사할 수 있다.
본 발명에서는 액적분사를 압전소자를 이용한 소위 피에조 방식으로 행하지만, 액적의 재료에 따라서는, 발열체를 발열시켜 기포를 일으키고 액적을 밀어내는 이른바 써멀 잉크젯 방식을 이용해도 좋다. 이 경우, 압전소자(406)를 발열체로 치환하는 구조가 된다.
또 액적분사를 위한 노즐(409)에 있어서는, 액적과, 액실유로(402), 예비액실(403), 유체 저항부(404), 가압실(405) 또는 액적분사 구멍(407)과의 젖는 성질이 중요하게 된다. 그 때문에 재질과의 젖는 성질을 조정하기 위한 탄소막, 수지막 등을 각각의 유로에 형성해도 좋다.
상기한 수단에 의해, 액적을 피처리물 위에 분사할 수 있다. 액적분사방식에는, 액적을 연속하여 분사시켜 연속된 선 모양의 패턴을 형성하는 소위 시퀀셜 방식과, 액적을 도트 모양으로 분사하는 소위 온디맨드 방식이 있으며, 본 발명에 있어서의 장치구성에서는 온디맨드 방식을 도시했지만, 시퀀셜 방식에 의한 헤드를 이용하는 것도 가능하다. 특히 연속된 선 모양의 패턴을 형성할 경우, 디스펜서 방식을 이용해도 좋다.
도 5a∼도 5c는 도 4에 있어서의 헤드의 바닥을 모식적으로 나타낸 것이다. 도 5a는, 헤드(501) 바닥면에 액적분사 구멍(502)을 하나 배치한 기본적인 배치이다. 이에 대해 도 5b에서는, 헤드(503) 바닥의 액적분사 구멍(504)을 삼각형으로 구성하도록 3점으로 늘린, 소위 클러스터형의 배치이다. 또 도 5c에서는, 헤드(505) 바닥의 액적분사 구멍을 상하로 나열한 배치이다. 이 배치에서는, 위의 액적분사 구멍(506)으로부터의 액적분사 후, 시간차를 두고 밑의 액적분사 구멍(507)으로부터 동일한 액적을 동일 개소에 분사함으로써, 이미 분사된 기판 상의 액적이 건조나 고화되기 전에, 또한 액적을 겹쳐 칠하는 것으로 두껍게 할 수 있다. 또한 위의 액적분사 구멍이 액적 등에 의해 막힘이 생겼을 경우, 예비로서 밑의 액적분사 구멍을 활용할 수도 있다.
상기한 액적분사장치의 액적으로서는, 레지스트, 페이스트 형의 금속재료 또는 상기 페이스트 형의 금속재료를 포함한 유기계 용매, 또는 초미립자형의 금속재료와 상기 초미립자형의 금속재료를 포함한 유기계 용매 등을 이용할 수 있다.
유기계 용매 중의 금속입자의 크기는, 특히 콘택홀에 있어서의 피복성을 양호하게 유지하기 위해, 10㎛이하, 바람직하게는 1㎛이하, 더 바람직하게는 100nm이하로 하면 좋다.
이들 액적은, 가열수단을 사용하여 액적착탄시에 가열건조시켜도 좋고, 필요 영역에 액적의 착탄이 완료된 후에 가열건조시켜도 좋다. 상기 레지스트는 가열처리에 따라 베이크 되어, 에칭 시 마스크로서 사용할 수 있다. 또 상기 초미립자형의 금속재료를 포함한 유기계 용매는, 가열처리에 의해 유기계 용매가 휘발하고, 초미립자형의 금속이 결합하는 것으로 금속배선으로서 사용할 수 있다. 또, 본 발명에서는 포토마스크를 이용한 노광 공정이 불필요하므로, 레지스트로서 기능하면 감광성의 레지스트를 사용할 필요는 없다.
실시의 형태 4
본 실시의 형태는 전술한 점모양 액적분사장치와는 다른 분사 장치로서, 선 모양 액적분사장치에 대해 설명한다.
도 6에 있어서, 선 모양 액적분사수단의 내부구조를 설명한다.
외부로부터 헤드(601) 내부에 공급되는 액적은, 공통 액실유로(602)를 통과한 후, 액적을 분사하기 위한 각 노즐부(609)로 분배된다. 각 노즐부(609)는 적당한 액적이 노즐 내로 장전되기 위해서 배치된 유체 저항부(603)와, 액적을 가압하여 노즐 외부로 분사하기 위한 가압실(604) 및 액적분사 구멍(606)으로 구성되고 있다.
가압실(604)의 측벽에는, 전압인가에 의해 변형되는 티탄산·지르코늄산·납(Pb(Z r, Ti)03)등의 피에조 압전 효과를 갖는 압전소자(605)를 배치하고 있다. 이 때문에, 원하는 노즐에 배치된 압전소자(605)에 전압을 인가하는 것으로 가압실(604)내의 액적을 밀어내고, 외부에 액적(607)을 분사할 수 있다. 또 각 압전소자는 이에 접하는 절연물(608)에 의해 절연되고 있기 때문에, 각각이 전기적으로 접촉하지 않고 개개의 노즐의 분사를 제어할 수 있다.
본 발명에서는 액적분사를 압전소자를 이용한 소위 피에조 방식으로 행하지만, 액적의 재료에 따라서는, 발열체를 발열시켜 기포를 일으켜 액적을 밀어내는 이른바 써멀 잉크젯 방식을 이용해도 좋다. 이 경우, 압전소자(605)를 발열체로 치환하는 구조가 된다.
또 액적분사를 위한 노즐부(609)에 있어서는, 액적과, 공통 액실유로(602), 유체 저항부(603), 2가압실(604) 또한 액적분사 구멍(606)의 젖는 성질이 중요하게 된다. 그 때문에 재질과의 젖는 성질을 조정하기 위한 탄소막, 수지막 등을 각각의 유로에 형성해도 좋다.
상기한 수단에 의해, 액적을 피처리물 위에 분사할 수 있다. 액적분사방식에는, 액적을 연속해서 분사시켜 연속된 선 모양의 패턴을 형성하는 소위 시퀀셜 방식과, 액적을 도트 모양으로 분사하는 소위 온디맨드 방식이 있으며, 본 발명에 있어서의 장치 구성에서는 온디맨드 방식을 나타냈지만, 시퀀셜 방식에 의한 헤드를 이용하는 것도 가능하다. 특히 연속된 선 모양의 패턴을 형성할 경우, 디스펜서 방식을 이용해도 좋다.
도 7a∼도 7c는 도 6에 있어서의 헤드의 바닥을 모식적으로 나타낸 것이다. 도 7a는, 헤드(701) 바닥면에 액적분사 구멍(702)을 선 모양으로 배치한 기본적인 것이다. 이에 대하여 도 7b에서는, 헤드 바닥(703)의 액적분사 구멍(704)을 2열로 하고, 각각의 열을 반 피치 비켜 배치한다. 또 도 7c에서는, 헤드 바닥(705)의 액적분사 구멍을, 피치를 비키지 않고 열을 늘려 배치했다. 도 7c의 배치에서는, 1단째의 액적분사 구멍(706)으로부터의 액적분사 후, 시간차를 두어 액적분사 구멍(707)으로부터 같은 액적을 같은 개소에 분사함으로써, 이미 분사된 기판상의 액적이 건조나 고화되기 전에, 또는 액적을 겹쳐 칠하는 것으로 두껍게 할 수 있다. 또한 1단째의 액적분사 구멍이 액적 등에 의해 막힘이 일어났을 경우, 예비로서 2단째의 액적분사 구멍을 활용할 수도 있다.
본 발명은, 반도체 집적회로의 배선 형성 공정, 액정 패널이나 EL패널을 만드는 TFT기판의 배선 형성 공정 등 여러가지 분야에 적용할 수 있다. 즉, 본 발명은 본 실시의 형태에 있어서의 예시에 한정되지 않고, 산화 실리콘이나 아크릴 수지 등의 절연막, 다결정 실리콘이나 비정질 실리콘 등의 반도체 패턴을 형성할 경우에도 적용할 수 있다.
실시의 형태 5
본 실시의 형태는, 리워크기능이 있는 레지스트 패턴형성장치의 예이다. 본 실시의 형태에 대해 도 8을 이용하여 설명한다.
도 8은, 본 실시의 형태에서 설명하는 장치의 측면도이다. 동 도면에 있어서, 로드 실(801)에는 카셋트(802)에 들어간 원하는 사이즈의 유리 기판, 플라스틱 기판으로 대표되는 수지기판 또는 규소로 대표되는 반도체 웨이퍼 등의 피처리물(803)이 셋트된다. 피처리물(803)의 반송 방식으로서는 수평반송을 들 수 있지만, 제 5세대 이후의 기판을 이용할 경우에는, 반송기 점유면적의 저감을 목적으로 하여, 기판을 세로로 둔 종형 반송을 행해도 좋다.
로드실(801)에는 반송 수단(804a)가 배치되어 있다. 반송 수단(804a)은, 배치된 피처리물(803)을, 제 1처리실(805)에 반송한다. 제 1처리실(805)에 있어서 액적분사수단(809)에 의해, 피처리물(803) 위에 레지스트 패턴이 형성된다.
다음에 제 2처리실(806)에서, 제 1처리실(805)에서 막형성된 레지스트 패턴에 불량부분이 없는지 패턴 검사를 행한다. 제 2처리실(806)에는 패턴 검사를 위한 촬영수단(810)이 구비되고 있다. 촬영수단(810)에서 레지스트 패턴을 촬영하여, 제어 수단(820)에서 정확한 패턴 데이터와 비교하여, 불량 패턴인지 여부를 판정한다. 불량 패턴이라고 판정된 경우에는 그 부위의 위치 정보를 기억해 둔다.
다음에 제 3처리실(807)에서, 제 2처리실(806)에서 얻어진 불량 패턴의 위치 정보에 따라, 불량패턴을 에칭 제거한다. 에칭 가스로서 산소 가스를 이용하면, 레지스트는 용이하게 제거가능하다. 또, 적절히 불소계의 가스를 혼합하는 것으로 제거 효과를 더욱 높일 수도 있게 된다. 제 3처리실에 구비되어 있는 플라즈마 발생 수단(811)은, 실시의 형태 1에서 설명한 것과 같이 이동시키는 기구를 이용하여 임의의 개소에 이동시켜도 좋고, 실시에 2에서 설명한 바와 같이 복수개 배치해도 좋다.
다음에 제 4처리실(808)에 있어서, 제 3처리실(807)에서 제거한 부분에 액적분사수단(812)에 의해 레지스트 패턴을 재차 형성함으로써, 불량 레지스트 패턴의 리워크가 완료된다.
상기한 공정을 거친 피처리물은, 최종적으로 언로드실(818)의 카셋트(819)에 수납한다.
본 실시의 형태에 의하면, 레지스트 패턴의 형상불량에 의한 수율의 저하를 개선할 수 있다. 패턴 결함 등의 불량은, 후공정이 될 수록 수율에 주는 영향이 크다. 본 실시의 형태는, 실시의 형태 1과 같은 레지스트 패턴을 이용하지 않고 피막 패턴을 직접 형성하는 경우에도 응용할 수 있다.
실시의 형태 6
본 실시의 형태에서는, 평탄화 장치에 대하여 설명한다.
본 실시의 형태에 대해서 도 9a 및 도 9b을 사용하여 설명한다.
도 9a는, 본 실시의 형태에서 설명하는 플라즈마 처리장치의 측면도이고, 도 9b는 처리실(905)에 있어서의 처리 상황을 설명하는 도면이다. 본 실시의 형태의 피처리물은, 피처리물 위에 예를 들면 배선 패턴이 형성되고 있고, 또한 그 위에 절연막이 형성되며, 절연막 표면이 배선 패턴의 형상을 반영하여 요철이 되는 상태를 상정하고 있다.
동 도면에 있어서, 로드실(901)에는, 카셋트(902)에 들어간 원하는 사이즈의 유리 기판, 플라스틱 기판로 대표되는 수지기판 또는 규소로 대표되는 반도체 웨이퍼 등의 피처리물(903)이 셋트된다. 피처리물(903)의 반송 방식으로서는, 수평반송을 들 수 있지만, 제 5세대 이후의 기판을 이용할 경우에는, 반송기의 점유 면적 감소를 목적으로 하여, 기판을 세로로 놓은 종형 반송을 행해도 된다.
로드실(901)에는 반송 수단(904a)이 배치되고 있다. 반송 수단(904a)은, 배치된 피처리물(903)을, 처리실(905)에 반송한다.
처리실(905)에는, 표면요철 검출수단(906)과 플라즈마 발생 수단(907)이 구비되고 있다. 표면요철 검출수단(906)과 플라즈마 발생 수단(907)은 필요에 따라 따로 따로 처리실로 나뉘어 설치되어도 좋다.
피처리물(903)이 처리실(905)내에 반입되면, 우선 표면요철 검출수단(906)에 의해 피처리물(903) 표면의 요철형상이 측정된다. 측정 결과는 제어 수단(911)으로 보내진다. 표면요철 검출수단(906)은 공지한 거리 센서나 변위 센서를 적응할 수 있으며, 접촉식이나 비접촉식의 것이라도 좋다. 접촉식 쪽이 보다 높은 정밀도에서의 측정이 가능하지만, 피처리물(903) 표면에 상처나 오염물을 부착시키는 원인으로도 될 수 있기 때문에, 비접촉식 쪽이 바람직하다.
피처리물(903) 표면의 요철형상 측정 후, 플라즈마 발생 수단(907)에 의해 피처리물(903)의 요철을 에칭 제거하고, 피처리물(903)의 표면을 평탄하게 할 수 있다. 이는, 표면요철 검출수단(906)에 의해 얻어진 형상 데이터를 기초로 제어 수단(911)이 플라즈마 발생 수단(907)의 출력이나 가스 유량을 적절히 변화시키는 것으로 가능하게 된다.
상기한 공정을 경과한 피처리물은, 최종적으로 언로드실(909)의 카셋트(910)에 수납된다.
본 실시의 형태에 의하면, CMP법을 이용하지 않고 평탄한 표면을 얻을 수 있기 때문에, CMP법에 필수적인 연마제를 사용하는 필요가 없어져 환경에 친숙하다. 또한 피처리물에 필요없는 응력이 가해지지 않기 때문에, 수율이나 특성의 향상을 기대할 수 있다.
또, 본 실시의 형태는 평탄화에 중점을 두고 설명했지만, 반대로 임의의 요철형상을 제작할 수도 있다. 예를 들면 반사형의 표시장치에 있어서, 반사 효율을 향상시키기 위해 반사 전극 혹은 하층에 있는 막표면에 요철형상을 부여할 수 있다.
(실시예)
실시예 1
본 실시예에서는, 도 10 및 도 11a∼도 11d을 이용하여, 처리실을 복수개 연결하여 피처리물 위에 피막 패턴을 형성하는 방법을 설명한다.
도 10은, 본 실시예에서 설명하는 장치의 측면도이다. 동 도면에 있어서, 로드실(1001)에는, 카셋트(1002)에 들어간 원하는 사이즈의 유리 기판, 플라스틱 기판로 대표되는 수지기판 또는 규소로 대표되는 반도체 웨이퍼 등의 피처리물(1003)이 셋트된다. 피처리물(1003)의 반송방식으로서는, 수평반송을 예로 들 수 있지만, 제 5세대 이후의 기판을 이용할 경우에는, 반송기 점유 면적의 감소를 목적으로 하여, 기판을 세로로 놓은 종형 반송을 행해도 좋다.
로드실(1001)에는 반송 수단(1004a)이 배치되어 있다. 반송 수단(1004a)은, 배치된 피처리물(1003)을, 제 1처리실(1005)에 반송한다. 피처리물(1003) 위에는, 제 1처리실(1005)c을 통과하면서 피막(1021)이 막형성된다. 예를 들면 규소 막을 막형성하는 경우에는 재료 가스로서 실란 혹은 실란과 수소의 혼합 가스를 이용하면 된다.(도 11a)
본 실시예에서는 정밀도가 높은 패턴을 형성시키기 위해서, 후공정에서 레지스트 패턴을 형성하지만, 피막을 피처리물(1003) 전면에 형성해 둘 필요는 없으며, 레지스트 패턴보다도 약간 큰 패턴으로서 선택적으로 막형성해도 된다. 그렇게 하는 것으로, 원재료 등의 절약이 되어, 막형성 비용을 내릴 수 있다.
제 1처리실에 구비되어 있는 플라즈마 발생 수단(1009)은, 실시의 형태 1에서 설명한 바와 같이, 이동시키는 기구를 이용하여 임의의 개소로 이동시켜도 되며, 실시의 형태 2에서 설명한 바와 같이 복수 배치해도 좋다.
다음에 제 2처리실(1006)에서, 제 1처리실(1005)에서 막형성된 피막(1021) 위에 레지스트 패턴(1022)을 형성한다(도 11b). 제 2처리실에는 실시의 형태 3 또는 실시의 형태 4에서 설명한 액적분사수단(1010)이 구비되고 있고, 제어 수단(1020)에 입력된 데이터를 기초로, 필요한 부분에만 레지스트를 적하함으로써 레지스트 패턴(1022)을 형성한다. 또 가열수단(1017)에 의해, 적하 형성한 레지스트 패턴이 제 3처리실(1007)에 들어가기 전에 소성을 완료시킨다. 제 2처리실에 구비되는 액적분사수단은, 실시의 형태 3에서 설명한 것 같은 점 모양이거나, 실시의 형태 4에서 설명한 선 모양이라도 좋다.
다음에 제 3처리실(1007)에서 제 1처리실(1005)에서 형성된 피막을 에칭 제거한다(도 11c).
이때, 제 2처리실(1006)에서 레지스트 패턴(1022)이 형성된 부분의 하부에 위치하는 피막은 에칭 가스에 노출되지 않기 때문에 제거되지 않는다. 에칭 가스는, 예를 들면 규소 막의 에칭에는, 불소계 가스, 염소가스, 4불화 탄소와 산소의 혼합 가스등을 적절히 이용하면 좋다. 제 3처리실에 구비되어 있는 플라즈마 발생 수단(1011)은, 실시의 형태 1에서 설명한 것과 같은 점 모양이거나, 실시예 2에서 설명한 선 모양이라도 좋다.
다음에 제 4처리실(1008)에서 레지스트 패턴(1022)을 제거한다 (도 1d).
레지스트 패턴은 유기물이기 때문에, 에칭 가스로서 산소 가스를 이용하면 용이하게 제거가 가능하다. 제 4처리실에 구비되어 있는 플라즈마 발생수단(1012)은, 실시의 형태 1에서 설명한 것 같은 점 모양이거나, 실시의 형태2에서 설명한 선 모양이라도 좋다.
상기한 공정을 경과한 피처리물은, 최종적으로 언로드실(1018)의 카셋트(1019)에 수납된다.
본 실시예에 의해, 피처리물 위에서는 연속적으로 이동하면서 피막 형성, 레지스트패턴 형성, 에칭, 레지스트 제거가 행해지므로, 피처리물 상의 일부분에서는 막형성이 행해지고 있지만 다른 부분에서는 레지스트 패턴형성이 행해지는 것과 같이, 하나의 공정이 끝나기 전에 다음 공정을 시작할 수 있기 때문에, 처리 시간의 대폭적인 단축이 가능하게 된다. 이때, 각 처리실의 통과시간을 일정하게 하기 위해, 플라즈마 발생 수단이나 액적분사수단의 처리속도를 최적화할 필요가 있다. 또한 각 처리실에서의 처리 온도를 같이 해 두는 것도 중요하지만, 처리실 사이에서 처리 온도가 다른 경우는, 필요에 따라 가열기구 뿐만 아니라, 냉각 기구도 설치하면 좋다. 원재료 등의 절약 뿐만아니라, 처리실을 피처리물보다도 작게할 수 있게 되므로, 장치 점유면적을 작게 할 수 있다.
실시예 2
본 실시예는, 상기 점 모양의 액적분사 구멍을 선 모양으로 배치한 액적 분사 헤드를 갖는 액적분사장치와, 대기압 하에 있어서의 플라즈마 발생기구를 갖는 플라즈마 처리장치를 이용한, 전기광학장치의 제작 방법을 설명한다. 본 실시예에 대해서 도 12a∼도 14를 이용하여 설명한다.
특히 대형화면 텔레비젼 용도의 설계룰은, 화소 피치가 가로 세로 모두 50∼750㎛정도, 게이트 메탈(용량배선)5∼50㎛정도, 소스배선 5∼25㎛정도, 콘택홀 2.5∼30㎛정도로 설정한다.
유리, 석영, 반도체, 플라스틱, 플라스틱필름, 금속, 유리 에폭시 수지, 세라믹 등의 재료로 이루어지는 피처리 기판(1201) 위에, 본 발명의 액적분사장치에 의해, 도전성을 갖는 액적을 필요한 개소에 분사하고, 게이트 전극 및 배선(1202), 용량전극 및 배선(1203)을 형성한다(도 12a).
여기에서, 액적분사법에 의해 분사구로부터 분사하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것을 이용한다. 도전성 재료라 함은, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al등의 금속, Cd, Zn의 금속 유화물, Fe, Ti, Si, Ge, Si, Zr, Ba 등의 산화물, 할로겐화 은의 미립자 또는 분산성 나노 입자에 상당한다. 또한 투명 도전막으로서 이용되는 인듐 주석 산화물(ITO), 인듐 주석 산화물과 산화 규소로 이루어지는 ITSO, 유기 인듐, 유기 주석, 산화아연, 질화 티탄 등에 상당한다. 단, 분사구로부터 분사하는 조성물은, 비저항값을 고려하여, Au, Ag, Cu 중 어느 한 재료를 용매에 용해 또는 분산시킨 것을 이용하는 것이 적절하며, 보다 적절하게는, 저저항인 Au, Cu를 이용하면 된다. 단, Ag, Cu를 이용할 경우에는, 불순물 대책을 위해, 아울러 배리어 막을 배치하면 된다. 배리어 막으로서는, 질화 규소막이나 니켈 붕소(NiB)를 이용할 수 있다.
또한 도전성 재료의 주위에 다른 도전성 재료가 코팅 되어, 복수의 층이 되는 입자라도 좋다. 예를 들면 동 주위에 니켈 붕소(NiB)가 코팅 되고, 그 주위에 은이 코팅 되는 3층 구조의 입자 등을 이용해도 된다. 용매는, 초산 부틸, 초산 에틸 등의 에스테르류, 이소프로필 알코올, 에틸 알코올 등의 알코올류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 이용한다. 조성물의 점도는 20cP이하가 적절하며, 이는, 건조가 일어나는 것을 방지하거나, 분사구로부터 조성물을 원활하게 분사할 수 있도록 하기 위함이다. 또한 조성물의 표면장력은 40mN/m이하가 적합하다. 단, 이용하는 용매나, 용도에 맞추어 조성물의 점도 등은 적절히 조정하면 된다. 일 예로서, ITO나, 유기인듐, 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼50mPa·s, Ag을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20mPa ·s, Au를 용매에 용해 또는 분산시킨 조성물의 점도는 10∼20mPa·s로 설정하면 된다.
또, 액적분사수단에 이용하는 노즐의 지름은, 0.1∼50㎛(적합하게는 0.6∼26㎛)로 설정하고, 노즐로부터 분사되는 조성물의 분사량은 0.00001p1 ∼50p1(적합하게는 0. 0001∼40p)로 설정한다. 이 분사량은, 노즐의 지름 크기에 비례하여 증가한다. 또한 피처리물과 노즐 분사구와의 거리는, 원하는 개소에 적하하기 위해서, 가능한 한 근처에 두는 것이 바람직하며, 적합하게는 0.1∼2mm정도로 설정한다. 또, 노즐 지름을 바꾸지 않아도, 압전소자에 인가되는 펄스전압을 바꾸는 것에 의해 분사량을 제어할 수도 있다. 이들의 분사 조건은, 선 폭이 약 10㎛이하가 되도록 설정해 두는 것이 바람직하다.
다음에 게이트 전극 및 배선(1202), 용량전극 및 배선(1203)이 형성된 기판에 가열처리 등을 시행하는 것으로 액적의 용매를 휘발시키고, 도전성 배선을 형성한다.
가공 정밀도에 대한 요구가 그 만큼 높지 않은 것이면 필요 없지만, 가공 정밀도가 요구되는 경우는, 액적분사장치에 의해 직접 레지스트 패턴을 형성하는 것으로, 도전성 배선을 형성해도 좋다. 이 경우에 상술한 도전성을 갖는 액적을 피처리물 전면에 형성해서 둘 필요는 없고, 레지스트 패턴보다도 약간 큰 패턴으로서 형성해 두면 된다.
다음에 실시의 형태 1 내지 실시의 형태 2에 도시한 것과 같은 플라즈마 처리장치를 이용하여 게이트 절연막(1204)을 형성한다(도 12b). 본 실시예에 있어서는 게이트 절연막(1204)으로서, 대기압 하에서 CVD법에 의해 질화 규소막을 형성하고 있지만, 산화 규소막 또는 그것들의 적층구조를 형성해도 좋으며, 다른 절연재료라도 좋다.
다음에 25∼80nm (바람직하게는 30∼60nm)의 두께로 활성 반도체층(1205)을 막형성한다(도 12c). 이 활성 반도체층(1205)은 비정질 규소막로 대표되는 비정질 반도체막이다. 게이트 전극 및 배선(1202), 용량전극 및 배선(1203)을 형성할 때와 마찬가지로, 활성 반도체층(1205)을 필요한 부분에만 막형성하는 것으로, 형성 비용을 내릴 수 있지만, 또한 높은 가공 정밀도가 필요한 경우에는, 액적분사장치에 의해 직접 레지스트 패턴을 형성하거나, 이 활성반도체 패턴을 형성해도 좋다.
다음에 N형의 도전형을 부여하는 불순물 원소가 첨가된 비정질 반도체막(1206)을 활성 반도체층(1205) 위에 형성한다(도 13a).
다음에 본 발명의 선 모양 액적분사장치를 이용하여 소스·드레인 전극 및 배선(1207)(1208)을 형성한다(도 13b). 또 소스·드레인 전극 및 배선(1207)(1208)은, 도 12a에 도시한 게이트 전극 및 배선(1202), 용량전극 및 배선(1203)과 마찬가지로 필요하다면 레지스트 패턴을 사용하는 것으로 패턴 형상의 정밀도를 높일 수 있다.
다음에 액적분사장치에 의해, 화소전극(1209)을 형성한다 (도 13c). 화소전극(1209)은, 액적분사 분사 장치에 의해 직접 묘화(描畵)해도 좋고, 도 12a에 도시한 게이트 전극 및 배선(1202), 용량전극 및 배선(1203)과 마찬가지로 패터닝을 행하는 것으로 형성해도 좋다.
또한 보호막(1210)으로서 질화 규소막을 형성한다(도 14). 본 실시예에서는, 보호막(1210)으로서 질화 규소막을 형성하지만, 산화 규소막 또는 그것들의 적층구조를 형성해도 좋고, 다른 절연재료라도 좋다. 또 아크릴막 등, 유기계 수지막을 사용할 수도 있다.
실시예 3
본 발명을 이용하여 여러가지 전자기기를 완성시킬 수 있다. 그 구체적인 예에 대해 도 15a∼도 15c를 이용하여 설명한다.
도 15a는 예를 들면 20∼80인치의 대형의 표시부를 갖는 표시장치로서, 케이스(1501), 지지대(1502), 표시부(1503), 스피커부(1504), 비디오 입력 단자(1505) 등을 포함한다. 본 발명은, 표시부(1503)의 제작에 적용된다. 이러한 대형의 표시장치는, 생산성이나 비용 면에서, 소위 제 5세대(1000 ×1200밀리), 제 6세대(1400 ×1600밀리), 제 7세대(1500 ×1800밀리)와 같은 대형기판을 이용하여 제작하는 것이 적합하다.
도 15b는, 노트형 PC이며, 본체(1601), 케이스(1602), 표시부(1603), 키보드(1604), 외부접속 포트(1605), 포인팅 마우스(1606) 등을 포함한다. 본 발명은, 표시부(1603)의 제작에 적용된다.
도 15c는 기록 매체를 구비한 휴대형 화상재생장치(구체적으로는 DVD재생장치)이며, 본체(1701), 케이스(1702), 표시부(A1703), 표시부(B1704), 기록 매체(DVD 등)판독부(1705), 조작 키(1706), 스피커부(1707) 등을 포함한다. 표시부(A1703)는 주로 화상정보를 표시하고, 표시부(B1704)는 주로 문자정보를 표시하지만, 본 발명은, 이들 표시부A, B1703, 1704의 제작에 적용된다.
이상과 같이, 본 발명의 적용 범위는 극에 넓으며, 본 발명을 모든 분야의 전자기기의 제작에 적용하는 것이 가능하다. 또한 상기한 실시의 형태, 실시예와 자유로이 조합할 수 있다.
실시예 4
본 실시예에서는, 배선 패턴을 형성하기 위해, 금속미립자를 유기용매 안에 분산시킨 조성물을 이용하고 있다. 금속미립자는 평균 입자 지름이 1∼50nm, 바람직하게는 3∼7nm의 것을 이용한다. 대표적으로는, 은 또는 금의 미립자이고, 그 표면에 아민, 알코올, 티올 등의 분산제를 피복한 것이다. 유기용매는 페놀수지나 에폭시계 수지 등이며, 열경화성 또는 광경화성의 것을 적용하고 있다. 이 조성물의 점도조정은,칙소제 혹은 희석 용제를 첨가하면 된다.
액적토출수단에 의해, 피형성면에 적량 토출된 조성물은, 가열처리에 의해 또는 광조사 처리에 의해 유기용매를 경화시킨다. 유기용매의 경화에 따른 체적수축으로 금속미립자 간은 접촉하고, 융합, 융착 혹은 응집이 촉진된다. 즉, 평균 입경이 1∼50nm, 바람직하게는 3∼7nm의 금속미립자가 융합, 융착 혹은 응집한 배선이 형성된다. 이와 같이, 융합, 융착 혹은 응집에 의해 금속미립자 끼리가 면접촉하는 상태를 형성하는 것에 의해 배선의 저(低)저항화를 실현할 수 있다.
본 발명은, 이러한 조성물을 이용하여 배선 패턴을 형성하는 것으로 선폭이 1∼10㎛정도의 배선 패턴의 형성도 용이하게 된다. 또한 마찬가지로 콘택홀의 직경이 1∼10㎛정도라도, 조성물을 그 안에 충전할 수 있다. 즉, 미세한 배선 패턴으로 다층배선구조를 형성할 수 있다.
또, 금속미립자의 대신에, 절연 물질의 미립자를 이용하면, 마찬가지로 절연성의 패턴을 형성할 수 있다.
또, 본 실시예는, 상기한 실시의 형태, 실시예와 자유로이 조합할 수 있다.
본 발명에 의해, 제조라인의 공간 절약화, 효율화를 꾀할 수 있고, 표시 패널의 제조로 대폭적인 품질향상, 생산성 향상, 제조 비용 감소를 실현할 수 있다. 또한 생산에 연결한 인라인 처리가 가능한 대기압방식 때문에, 고속, 연속 처리가 가능하게 된다.

Claims (28)

  1. 피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 적어도 하나의 플라즈마 발생 수단과,
    상기 플라즈마 발생 수단을, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖고,
    상기 피처리물의 반송과 상기 플라즈마 발생 수단의 이동에 의해, 상기 피처리물에, 상기 막형성 처리, 상기 에칭 처리 또는 상기 애싱 처리를 행하는 것을 특징으로 하는 반도체 제조장치.
  2. 제 1항에 이어서,
    상기 플라즈마 발생 수단은, 대기압 또는 대기압 근방 하에서 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  3. 제 1항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  4. 제 1항에 있어서,
    상기 피처리물을 반송하는 수단은, 연속 또는 스텝 이송을 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  5. 피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 복수의 플라즈마 발생 수단을 갖고,
    상기 복수의 플라즈마 발생 수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되며,
    상기 피처리물의 반송과 상기 복수의 플라즈마 발생 수단의 적어도 하나에 플라즈마를 발생시키는 것에 의해, 상기 피처리물에, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 것을 특징으로 하는 반도체 제조장치.
  6. 제 5항에 있어서,
    상기 플라즈마 발생 수단은, 대기압 또는 대기압 근방 하에서 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  7. 제 5항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  8. 제 5항에 있어서,
    상기 피처리물을 반송하는 수단은, 연속 또는 스텝이송을 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  9. 피처리물을 반송하는 수단과, 상기 피처리물 표면에 액적을 분사하기 위한 적어도 하나의 액적분사수단과
    상기 액적분사수단을, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖고,
    상기 피처리물의 반송과 상기 액적분사수단의 이동에 의해, 상기 피처리물에 액적을 부착시키는 것을 특징으로 하는 반도체 제조장치.
  10. 제 9항에 있어서,
    상기 액적의 부착은 대기압 또는 대기압 근방 하에서 행하는 것을 특징으로 하는 반도체 제조장치.
  11. 제 9항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  12. 제 9항에 있어서,
    피처리물의 반송은 연속 또는 스텝 이송인 것을 특징으로 하는 반도체 제조장치.
  13. 제 9항에 있어서,
    상기 액적은 유기수지 또는 금속을 포함한 유기계 용매인 것을 특징으로 하는 반도체 제조장치.
  14. 피처리물을 반송하는 수단과, 상기 피처리물 표면에 액적을 분사하기 위한 복수의 액적분사수단을 갖고,
    상기 복수의 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고 있으며,
    상기 피처리물의 반송과 상기 복수의 액적분사수단의 적어도 하나로부터 액적을 분사시키는 것에 의해, 상기 피처리물에 액적을 부착시키는 것을 특징으로 하는 반도체 제조장치.
  15. 제 14항에 있어서,
    상기 액적의 부착은 대기압 또는 대기압 근방 하에서 행하는 것을 특징으로 하는 반도체 제조장치.
  16. 제 14항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  17. 제 14항에 있어서,
    상기 피처리물을 반송하는 수단은, 연속 또는 스텝 이송을 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  18. 제 14항에 있어서,
    상기 액적은 유기수지 또는 금속원소를 포함한 유기계 용매인 것을 특징으로 하는 반도체 제조장치.
  19. 피처리물을 반송하는 수단과, 막형성 처리, 에칭 처리 또는 애싱 처리를 행하는 적어도 하나의 플라즈마 발생 수단과, 상기 피처리물 위에 액적을 부착시키는 적어도 하나의 액적분사수단을 갖고,
    상기 플라즈마 발생 수단 및 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향으로 이동하는 수단을 갖고 있으며,
    상기 피처리물의 반송과 상기 플라즈마 발생 수단 및 상기 액적분사수단의 이동에 의해, 상기 피처리물에 상기 막형성 처리, 에칭 처리, 애싱 처리 또는 액적을 부착시키는 것을 특징으로 하는 반도체 제조장치.
  20. 제 19항에 있어서,
    상기 막형성 처리, 상기 에칭 처리, 상기 애싱 처리 또는 액적의 부착은, 대기압 또는 대기압 근방 하에서 행하는 것을 특징으로 하는 반도체 제조장치.
  21. 제 19항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  22. 제 19항에 있어서,
    상기 피처리물을 반송하는 수단은, 연속 또는 스텝 이송을 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  23. 제 19항에 있어서,
    상기 막형성 처리, 상기 에칭 처리, 상기 애싱 처리 또는 상기 액적의 부착 처리로부터 선택된 복수의 처리를 동시에 행하는 것을 특징으로 하는 반도체 제조장치.
  24. 피처리물을 반송하는 수단과, 상기 피처리물 위에 막형성 처리, 에칭 처리 또 는 애싱 처리를 행하는 복수의 플라즈마 발생 수단과, 상기 피처리물 위에 액적을 부착시키는 복수의 액적분사수단을 갖고,
    상기 복수의 플라즈마 발생 수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되며,
    상기 복수의 액적분사수단은, 상기 피처리물의 반송 방향과 교차하는 방향에 배치되고,
    상기 피처리물의 반송과, 상기 복수의 플라즈마 발생 수단의 적어도 하나에 플라즈마를 발생시키는 것에 의해, 상기 피처리물 위에 상기 막형성 처리, 상기 에칭 처리 또는 상기 애싱 처리를 행하고, 상기 피처리물의 반송과, 액적분사수단으로부터 액적을 분사시키는 것에 의해, 상기 피처리물 위에 상기 액적을 부착시키는 것을 특징으로 하는 반도체 제조장치.
  25. 제 24항에 있어서,
    막형성 처리 또는 에칭 처리 또는 액적의 부착은, 대기압 또는 대기압 근방 하에서 행하는 것을 특징으로 하는 반도체 제조장치.
  26. 제 24항에 있어서,
    상기 피처리물을 반송하는 수단은, 상기 피처리물을 일정 방향으로 반송하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  27. 제 24항에 있어서,
    상기 피처리물을 반송하는 수단은, 연속 또는 스텝 이송을 행하는 기구를 갖는 것을 특징으로 하는 반도체 제조장치.
  28. 제 24항에 있어서,
    상기 막형성 처리, 상기 에칭 처리, 상기 애싱 처리 또는 상기 액적 부착 처리로부터 선택된 복수의 처리를 동시에 행하는 것을 특징으로 하는 반도체 제조장치.
KR1020057013795A 2003-02-06 2004-01-30 반도체 제조장치 KR101113773B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003029116 2003-02-06
JPJP-P-2003-00029116 2003-02-06
PCT/JP2004/000932 WO2004070811A1 (ja) 2003-02-06 2004-01-30 半導体製造装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020117003501A Division KR101229385B1 (ko) 2003-02-06 2004-01-30 반도체 제조장치
KR1020117003500A Division KR20110031384A (ko) 2003-02-06 2004-01-30 반도체 제조장치

Publications (2)

Publication Number Publication Date
KR20050095877A true KR20050095877A (ko) 2005-10-04
KR101113773B1 KR101113773B1 (ko) 2012-03-13

Family

ID=32844224

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117003500A KR20110031384A (ko) 2003-02-06 2004-01-30 반도체 제조장치
KR1020057013795A KR101113773B1 (ko) 2003-02-06 2004-01-30 반도체 제조장치
KR1020117003501A KR101229385B1 (ko) 2003-02-06 2004-01-30 반도체 제조장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117003500A KR20110031384A (ko) 2003-02-06 2004-01-30 반도체 제조장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117003501A KR101229385B1 (ko) 2003-02-06 2004-01-30 반도체 제조장치

Country Status (5)

Country Link
US (2) US7922819B2 (ko)
JP (1) JP4593287B2 (ko)
KR (3) KR20110031384A (ko)
CN (2) CN101552230B (ko)
WO (1) WO2004070811A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699679B1 (ko) * 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 플라즈마손상을 방지하는 방법
KR100720029B1 (ko) * 2005-10-17 2007-05-18 (주)어플라이드플라즈마 진공 인라인 원격 플라즈마 표면처리장치 및 그 방법
KR20160002394A (ko) * 2014-06-30 2016-01-07 램 리써치 코포레이션 반도체 프로세싱을 위한 대기 플라즈마 장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914755B2 (en) 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
KR20080106361A (ko) 2003-02-05 2008-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101069333B1 (ko) 2003-02-05 2011-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101131531B1 (ko) * 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
CN101848594B (zh) 2003-02-06 2013-03-13 株式会社半导体能源研究所 等离子体装置
CN101552230B (zh) * 2003-02-06 2011-05-25 株式会社半导体能源研究所 半导体制造装置
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP4051631B2 (ja) 2004-08-20 2008-02-27 セイコーエプソン株式会社 エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法
BRPI0710139A2 (pt) * 2006-04-14 2011-08-23 Silica Tech Llc Aparelho para deposição de plasma para fazer células solares, e, método para formar uma camada de células solares
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
DE102006052586B4 (de) * 2006-11-08 2008-07-03 Schott Solar Gmbh Verfahren und Vorrichtung zur Reinigung der Abgase einer Siliziumdünnschicht-Produktionsanlage
WO2009143142A2 (en) * 2008-05-19 2009-11-26 E. I. Du Pont De Nemours And Company Apparatus and method of vapor coating in an electronic device
DE102008041250A1 (de) * 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
JP5517509B2 (ja) * 2009-07-08 2014-06-11 三菱重工業株式会社 真空処理装置
FI124113B (fi) * 2010-08-30 2014-03-31 Beneq Oy Laitteisto ja menetelmä substraatin pinnan muokkaamiseksi
US20120088370A1 (en) * 2010-10-06 2012-04-12 Lam Research Corporation Substrate Processing System with Multiple Processing Devices Deployed in Shared Ambient Environment and Associated Methods
US9764409B2 (en) 2011-04-04 2017-09-19 Illinois Tool Works Inc. Systems and methods for using fluorine-containing gas for submerged arc welding
US9821402B2 (en) 2012-03-27 2017-11-21 Illinois Tool Works Inc. System and method for submerged arc welding
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
CN104835767B (zh) * 2015-05-20 2019-12-31 合肥鑫晟光电科技有限公司 湿法刻蚀机及采用该刻蚀机进行刻蚀的方法
JP6691694B2 (ja) * 2015-09-11 2020-05-13 日本電気硝子株式会社 ガラス基板の製造方法、及びガラス基板の製造装置
US10347463B2 (en) * 2016-12-09 2019-07-09 Fei Company Enhanced charged particle beam processes for carbon removal
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
JP7071231B2 (ja) * 2018-06-28 2022-05-18 キヤノン株式会社 平坦化装置、平坦化方法、物品製造方法及び液滴配置パターンデータの作成方法
KR102221258B1 (ko) * 2018-09-27 2021-03-02 세메스 주식회사 약액 토출 장치
WO2020174642A1 (ja) * 2019-02-28 2020-09-03 東芝三菱電機産業システム株式会社 成膜装置
US11342176B2 (en) * 2019-07-23 2022-05-24 The Regents Of The University Of Michigan Integrated electrohydrodynamic jet printing and spatial atomic layer deposition system for area selective-atomic layer deposition
KR20240001018A (ko) * 2021-04-27 2024-01-03 램 리써치 코포레이션 프로세싱 툴의 통합된 대기 플라즈마 처리 스테이션

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328257A (en) * 1979-11-26 1982-05-04 Electro-Plasma, Inc. System and method for plasma coating
US5549780A (en) 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3305425B2 (ja) * 1993-06-24 2002-07-22 株式会社アイ・エヌ・アール研究所 プラズマ加工方法
JPH0737887A (ja) 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法
JP2934153B2 (ja) 1994-08-05 1999-08-16 ティーディーケイ株式会社 フォトレジスト膜形成方法
US5679167A (en) * 1994-08-18 1997-10-21 Sulzer Metco Ag Plasma gun apparatus for forming dense, uniform coatings on large substrates
US5563095A (en) * 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices
US6245189B1 (en) * 1994-12-05 2001-06-12 Nordson Corporation High Throughput plasma treatment system
JP3598602B2 (ja) 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
JPH09320363A (ja) 1996-06-03 1997-12-12 Canon Inc 透明導電回路形成装置
JP3207360B2 (ja) 1996-08-21 2001-09-10 松下電器産業株式会社 Ｔｆｔ液晶表示装置
US6429400B1 (en) 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6203619B1 (en) * 1998-10-26 2001-03-20 Symetrix Corporation Multiple station apparatus for liquid source fabrication of thin films
US6909477B1 (en) 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP3555470B2 (ja) 1998-12-04 2004-08-18 セイコーエプソン株式会社 大気圧高周波プラズマによるエッチング方法
JP2000328269A (ja) 1999-05-24 2000-11-28 Sanyo Shinku Kogyo Kk ドライエッチング装置
CA2375365A1 (en) * 1999-05-27 2001-02-15 Patterning Technologies Limited Method of forming a masking pattern on a surface
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
JP4327951B2 (ja) 1999-08-26 2009-09-09 大日本印刷株式会社 微細パターン形成装置とその製造方法および微細パターン形成装置を用いた微細パターンの形成方法
JP2001093871A (ja) 1999-09-24 2001-04-06 Tadahiro Omi プラズマ加工装置、製造工程およびそのデバイス
BR0016661B1 (pt) 1999-12-21 2013-11-26 Métodos para formação de um dispositivo eletrônico, dispositivo eletrônico e dispositivo de exibição
EP1243034A1 (en) 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
AU781789B2 (en) 1999-12-21 2005-06-16 Flexenable Limited Solution processing
BR0016670A (pt) 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
US6372538B1 (en) * 2000-03-16 2002-04-16 University Of Delaware Fabrication of thin-film, flexible photovoltaic module
JP4222707B2 (ja) 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP2001279494A (ja) 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
JP2002237463A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 半導体素子の製造方法及び装置
JP2002237480A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002066391A (ja) * 2000-08-31 2002-03-05 Dainippon Screen Mfg Co Ltd 塗布方法および塗布装置
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
TW531801B (en) 2000-11-14 2003-05-11 Sekisui Chemical Co Ltd Normal plasma processing method and processing device
JP2002221616A (ja) * 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2002289864A (ja) 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP2002367774A (ja) * 2001-06-04 2002-12-20 Sony Corp 薄膜パターン形成方法および薄膜パターン形成装置
JP3726040B2 (ja) * 2001-06-28 2005-12-14 株式会社神戸製鋼所 プラズマ処理装置およびプラズマ処理方法
JP2003031477A (ja) 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP3890973B2 (ja) 2001-12-20 2007-03-07 セイコーエプソン株式会社 ヘッドユニット
US7056416B2 (en) 2002-02-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. Atmospheric pressure plasma processing method and apparatus
JP4546032B2 (ja) * 2002-03-19 2010-09-15 パナソニック株式会社 プラズマ処理装置及び方法
JP3805273B2 (ja) * 2002-03-29 2006-08-02 Ｕｈｔ株式会社 積層型電子部品の製造装置
JP2003302083A (ja) * 2002-04-10 2003-10-24 Canon Inc ワークの加工方法、ワークの加工装置及びカセット、並びに、プリント装置のユニット
JP3966059B2 (ja) * 2002-04-19 2007-08-29 セイコーエプソン株式会社 製膜方法と液滴吐出ヘッド、液滴吐出装置及びデバイスの製造方法、デバイス並びに電子機器
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
KR20080106361A (ko) 2003-02-05 2008-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
WO2004070819A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101069333B1 (ko) 2003-02-05 2011-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
KR101131531B1 (ko) 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
CN101552230B (zh) 2003-02-06 2011-05-25 株式会社半导体能源研究所 半导体制造装置
CN101848594B (zh) 2003-02-06 2013-03-13 株式会社半导体能源研究所 等离子体装置
WO2004070821A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720029B1 (ko) * 2005-10-17 2007-05-18 (주)어플라이드플라즈마 진공 인라인 원격 플라즈마 표면처리장치 및 그 방법
KR100699679B1 (ko) * 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 플라즈마손상을 방지하는 방법
KR20160002394A (ko) * 2014-06-30 2016-01-07 램 리써치 코포레이션 반도체 프로세싱을 위한 대기 플라즈마 장치
KR20220100826A (ko) * 2014-06-30 2022-07-18 램 리써치 코포레이션 반도체 프로세싱을 위한 대기압 플라즈마 장치

Also Published As

Publication number Publication date
JPWO2004070811A1 (ja) 2006-05-25
KR101229385B1 (ko) 2013-02-05
KR101113773B1 (ko) 2012-03-13
KR20110018470A (ko) 2011-02-23
CN101552230A (zh) 2009-10-07
CN101552230B (zh) 2011-05-25
US20110073256A1 (en) 2011-03-31
WO2004070811A1 (ja) 2004-08-19
CN100472731C (zh) 2009-03-25
CN1748294A (zh) 2006-03-15
US7922819B2 (en) 2011-04-12
JP4593287B2 (ja) 2010-12-08
US20050167404A1 (en) 2005-08-04
KR20110031384A (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
KR101229385B1 (ko) 반도체 제조장치
KR101186919B1 (ko) 표시장치의 제조 방법
KR101032338B1 (ko) 표시장치의 제작방법
US8569119B2 (en) Method for producing semiconductor device and display device
KR101069333B1 (ko) 표시장치의 제조방법
JP4667529B2 (ja) 半導体装置の作製方法
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR20080106361A (ko) 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
JP2007035911A (ja) ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee