JP4051631B2 - エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法 - Google Patents
エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法 Download PDFInfo
- Publication number
- JP4051631B2 JP4051631B2 JP2004241316A JP2004241316A JP4051631B2 JP 4051631 B2 JP4051631 B2 JP 4051631B2 JP 2004241316 A JP2004241316 A JP 2004241316A JP 2004241316 A JP2004241316 A JP 2004241316A JP 4051631 B2 JP4051631 B2 JP 4051631B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- manufacturing
- forming
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 94
- 238000005530 etching Methods 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010409 thin film Substances 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims description 157
- 239000000463 material Substances 0.000 claims description 34
- 230000001681 protective effect Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 23
- 238000001035 drying Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 239000012811 non-conductive material Substances 0.000 claims description 2
- 239000011344 liquid material Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 239000007788 liquid Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 239000007787 solid Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000010419 fine particle Substances 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
まず、エッチング保護膜となる乾燥膜の形成法の基本原理について簡単に説明する。
本発明では、基板上に配置した膜形成材料を含む液滴の乾燥方法を制御することで種々の形状に乾燥膜を形成し、それを必要に応じてさらにパターニングすることによりエッチング保護膜を形成する。具体的には、例えば、膜形成材料等の液滴に含まれる固形分濃度、液滴の乾燥速度、固形分が微粒子である場合にはその粒径等を適宜変化させて乾燥させることにより、乾燥膜の形状を種々に制御することができる。
まず、基板上に膜形成材料を含む液滴を配置すると、一般に、液滴の縁部での乾燥が速く進行する。従って、乾燥の初期段階では、まず、液滴の縁部で液体が急速に蒸発し、液滴に含まれる膜形成材料等の固形分濃度が上昇する傾向にある。縁部での固形分濃度が飽和濃度に達すると、縁部に固形分が析出し始める。この析出した固形分により液滴の縁部がピンで固定されたような状態となる。これにより、乾燥に伴う液滴の収縮(特に外径の収縮)が抑制される。このような縁部で析出した固形分によって乾燥に伴う液滴の収縮が抑制される現象を「ピニング」という。ピニングが起きると、液滴内で液滴の縁部で蒸発した液体を補うよう中央部から縁部に向かう液体の流れが生じる。この液体の流れにより液滴の縁部により多くの固形分が運ばれるようになり、液滴の縁部における固形分の濃度が上昇する。これにより、液滴の縁部が盛り上がったリング状の乾燥膜が得られる。
まず、図2(a)に示すように、膜形成材料を含む液滴を所定間隔で配置する。すると、各微小液滴が濡れ広がり、隣接する微小液滴と結合して、線状の液滴が形成される。次に、図2(b)に示すように、ピニング現象を利用して液滴を乾燥することで、液滴の縁部が盛り上がったリング状の乾燥膜が得られる。その後、図2(c)に示すように、エッチング保護膜として使用したい部分(図2(c)中の点線で囲まれた領域)を必要に応じて熱処理し、それ以外の不要部分に、例えば、インクジェット法を利用して膜形成材料を含まない溶媒を配置することで洗い流す。これにより、所望の形状にパターニングされた乾燥膜を得ることができる(図2(d)参照)。なお、不要な乾燥膜を洗い流す溶媒としては、乾燥膜の形成に使用した液体材料に含まれる溶媒(又は分散媒)と同一のものを利用しても異なるものを利用してもよい。また、図2(c)に示す工程と図2(d)に示す工程は順序が逆であってもよい。
図3は、第1の実施形態に用いられるインクジェットヘッド(液滴吐出ヘッドともいう)300の構成を示す図である。インクジェットヘッド300は、液滴吐出方式(いわゆるインクジェット方式)により膜形成材料を含む液体材料8から構成される液滴10を、ノズル310から基板400に向けて吐出させるものである。
図4(a)に示すように、まず、基板102(例:ガラス基板)の上に、半導体膜104を成膜する。具体的には、基板102上に、LPCVD法によりアモルファスシリコン膜(例:100nm)を形成する。その後、エキシマレーザ等によりアニーリングすることにより、アモルファスシリコン膜を結晶化させ、半導体膜104を得る。なお、半導体膜104の成膜方法は、これに限定されず、従来公知のいかなる成膜方法及び半導体膜材料を利用してもよい。
上記実施の形態では、ゲート電極等の導電線を形成する方法について説明したが、本実施形態では、チャネル領域を形成する方法を例に採り薄膜トランジスタの製造方法について説明する。
Claims (8)
- 基板上に膜形成材料を含む液滴を配置する第1工程と、
前記液滴を乾燥し、前記配置時の液滴の径よりも狭い幅の乾燥膜を形成する第2工程と、
前記乾燥膜の一部を除去することにより前記乾燥膜をパターニングする第3工程と、
パターニングされた前記乾燥膜をエッチング保護膜としてエッチングする第4工程と、
を含むことを特徴とするエッチング方法。 - 請求項1に記載のエッチング方法を利用して微細パターンを形成する工程を含むことを特徴とする微細構造体の製造方法。
- 表面に導電層が形成された基板に、膜形成材料を含む液滴を配置する第1工程と、
前記液滴を乾燥し、前記配置時の液滴の径よりも狭い幅の乾燥膜を形成する第2工程と、
前記乾燥膜の一部を除去することにより前記乾燥膜をパターニングする第3工程と、
パターニングされた前記乾燥膜をエッチング保護膜として前記導電層をエッチングする第4工程と、
を含むことを特徴とする導電線の形成方法。 - 前記エッチング保護膜が導電材料である、請求項3に記載の導電線の形成方法。
- 前記エッチング保護膜が非導電材料である、請求項3に記載の導電線の形成方法。
- 前記第2工程において、前記乾燥膜の幅が前記配置時の液滴の径の1/2以下である、請求項3〜5のいずれか一項に記載の導電線の形成方法。
- 請求項3〜6のいずれか一項に記載の導電線の形成方法を利用して、配線及び/又は電極を形成することを特徴とする薄膜トランジスタの製造方法。
- 請求項7に記載の薄膜トランジスタの製造方法を使用して薄膜トランジスタを製造する工程を含むことを特徴とする電子機器の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241316A JP4051631B2 (ja) | 2004-08-20 | 2004-08-20 | エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法 |
US11/200,162 US7510093B2 (en) | 2004-08-20 | 2005-08-10 | Method of manufacturing a wiring substrate, method of manufacturing an electro-optical device, method of manufacturing an electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241316A JP4051631B2 (ja) | 2004-08-20 | 2004-08-20 | エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060076A JP2006060076A (ja) | 2006-03-02 |
JP4051631B2 true JP4051631B2 (ja) | 2008-02-27 |
Family
ID=35908675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241316A Expired - Fee Related JP4051631B2 (ja) | 2004-08-20 | 2004-08-20 | エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7510093B2 (ja) |
JP (1) | JP4051631B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019672A (ja) * | 2004-06-02 | 2006-01-19 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法 |
JP4645492B2 (ja) * | 2006-03-17 | 2011-03-09 | セイコーエプソン株式会社 | 金属パターン形成方法 |
JP4797783B2 (ja) * | 2006-05-01 | 2011-10-19 | セイコーエプソン株式会社 | フォトマスクの製造方法およびフォトマスクの製造装置 |
JP2008171800A (ja) | 2006-10-31 | 2008-07-24 | Fei Co | 荷電粒子ビーム処理用保護層 |
EP2878951B1 (en) | 2012-07-24 | 2019-11-20 | PHC Holdings Corporation | Analyzing device |
US11396610B2 (en) * | 2015-07-03 | 2022-07-26 | National Research Council Of Canada | Method of printing ultranarrow line |
JP6418210B2 (ja) * | 2016-09-13 | 2018-11-07 | コニカミノルタ株式会社 | 平行線パターン形成方法、透明導電膜付き基材、デバイス及び電子機器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132248A (en) * | 1988-05-31 | 1992-07-21 | The United States Of America As Represented By The United States Department Of Energy | Direct write with microelectronic circuit fabrication |
JPH1166654A (ja) | 1997-08-18 | 1999-03-09 | Hitachi Ltd | 微細構造の作製法、微細構造、磁気センサ、磁気記録媒体および光磁気記録媒体 |
JP2003506886A (ja) * | 1999-05-27 | 2003-02-18 | パターニング テクノロジーズ リミテッド | 表面にマスキングパターンを形成する方法 |
GB2373095A (en) * | 2001-03-09 | 2002-09-11 | Seiko Epson Corp | Patterning substrates with evaporation residues |
GB2374202A (en) * | 2001-04-03 | 2002-10-09 | Seiko Epson Corp | Patterning method |
DE10142634A1 (de) * | 2001-08-31 | 2003-03-20 | Basf Ag | Thermoelektrisch aktive Materialien und diese enthaltende Generatoren und Peltier-Anordnungen |
JP2003133691A (ja) * | 2001-10-22 | 2003-05-09 | Seiko Epson Corp | 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体 |
JP4281342B2 (ja) | 2001-12-05 | 2009-06-17 | セイコーエプソン株式会社 | パターン形成方法および配線形成方法 |
JP4068883B2 (ja) | 2002-04-22 | 2008-03-26 | セイコーエプソン株式会社 | 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法 |
JP4042460B2 (ja) * | 2002-04-22 | 2008-02-06 | セイコーエプソン株式会社 | 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法 |
CN100472731C (zh) | 2003-02-06 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体制造装置 |
JP2005028279A (ja) | 2003-07-11 | 2005-02-03 | Seiko Epson Corp | 膜形成方法、デバイス製造方法、電気光学装置、並びに電子機器 |
JP2005028275A (ja) | 2003-07-11 | 2005-02-03 | Seiko Epson Corp | 膜形成方法、デバイス製造方法、電気光学装置、並びに電子機器 |
JP3687663B2 (ja) | 2003-07-11 | 2005-08-24 | セイコーエプソン株式会社 | 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法 |
US7022534B2 (en) * | 2004-01-14 | 2006-04-04 | Osram Opto Semiconductors Gmbh | Optimal bank height for inkjet printing |
-
2004
- 2004-08-20 JP JP2004241316A patent/JP4051631B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-10 US US11/200,162 patent/US7510093B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060037935A1 (en) | 2006-02-23 |
JP2006060076A (ja) | 2006-03-02 |
US7510093B2 (en) | 2009-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7220682B2 (en) | Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate | |
KR100620881B1 (ko) | 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 | |
US7202155B2 (en) | Method for manufacturing wiring and method for manufacturing semiconductor device | |
KR101079753B1 (ko) | 반도체장치 제조방법 | |
US7510093B2 (en) | Method of manufacturing a wiring substrate, method of manufacturing an electro-optical device, method of manufacturing an electronic apparatus | |
JP2004351272A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4619060B2 (ja) | 半導体装置の作製方法 | |
US7517735B2 (en) | Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus | |
JP4337744B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板の製造方法 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP2006126692A (ja) | 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器 | |
KR100733058B1 (ko) | 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기 | |
KR100841284B1 (ko) | 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법 | |
JP2004335851A (ja) | 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4572814B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP2004356320A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP4042625B2 (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2007139995A (ja) | 表示装置およびその製造方法 | |
JP2006065020A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
JP2006019672A (ja) | トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法 | |
JP2004305989A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2004311530A (ja) | パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器 | |
JP2008098550A (ja) | 膜パターンの形成方法 | |
Masuda et al. | HOT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |